WO2017056209A1 - 無停電電源装置 - Google Patents

無停電電源装置 Download PDF

Info

Publication number
WO2017056209A1
WO2017056209A1 PCT/JP2015/077652 JP2015077652W WO2017056209A1 WO 2017056209 A1 WO2017056209 A1 WO 2017056209A1 JP 2015077652 W JP2015077652 W JP 2015077652W WO 2017056209 A1 WO2017056209 A1 WO 2017056209A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
converter
bus bar
power supply
bus
Prior art date
Application number
PCT/JP2015/077652
Other languages
English (en)
French (fr)
Inventor
啓祐 大西
翔一 阿部
井上　文彦
Original Assignee
東芝三菱電機産業システム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝三菱電機産業システム株式会社 filed Critical 東芝三菱電機産業システム株式会社
Priority to KR1020187010941A priority Critical patent/KR102061988B1/ko
Priority to US15/758,557 priority patent/US11205919B2/en
Priority to PCT/JP2015/077652 priority patent/WO2017056209A1/ja
Priority to JP2017542570A priority patent/JP6450019B2/ja
Priority to CN201580083482.4A priority patent/CN108141140B/zh
Priority to CA2998832A priority patent/CA2998832C/en
Publication of WO2017056209A1 publication Critical patent/WO2017056209A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/062—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for AC powered loads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M5/4585—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only having a rectifier with controlled elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Definitions

  • the present invention relates to an uninterruptible power supply, and more particularly to an uninterruptible power supply that converts a DC voltage of a power storage device into an AC voltage and supplies it to a load during a power failure.
  • an uninterruptible power supply has a converter, an inverter, and a bidirectional chopper.
  • the AC voltage from the AC power source is converted into DC voltage by the converter, and the DC voltage is supplied to the power storage device by the bidirectional chopper and AC voltage is supplied by the inverter.
  • the DC voltage of the power storage device is supplied to the inverter via the bidirectional chopper, converted to AC voltage, and supplied to the load.
  • Patent Document 1 discloses a power conversion device including a rectifier diode, an inverter, and a regenerative converter.
  • the AC voltage supplied from the AC power source is converted into a DC voltage by a rectifier diode, and the DC voltage is converted into an AC voltage by an inverter and supplied to the induction motor.
  • the regenerative power generated by the induction motor is converted into a DC voltage by the inverter.
  • the DC voltage exceeds the upper limit value, the DC voltage is converted into an AC voltage by the regenerative converter and returned to the AC power source.
  • a main object of the present invention is to provide an uninterruptible power supply apparatus capable of simplifying control and reducing the size of the apparatus.
  • An uninterruptible power supply includes a first converter that converts an AC voltage supplied from an AC power source into a DC voltage, an inverter that converts the DC voltage into an AC voltage and supplies the load to the load, and a first converter Between the inverter and the inverter, the DC bus for transmitting the DC voltage, the bus bar connected to the DC bus for transmitting the DC voltage, and the bus bar connected to the bus bar. When the voltage exceeds the second voltage, the converter converts the DC voltage received from the bus bar into an AC voltage and returns it to the AC power source. When the AC voltage is supplied from the AC power source and connected to the bus bar, it is received from the bus bar.
  • the DC voltage of the power storage device is supplied to the inverter via the bus bar.
  • direction chopper in which a circuit board including a bus bar.
  • the second converter includes a first semiconductor device
  • the bidirectional chopper includes a second semiconductor device and a reactor, and each of the first and second semiconductor devices is mounted on a circuit board and connected to a bus bar. .
  • the control can be simplified.
  • the bus is connected between the DC bus and the second converter and the bidirectional chopper, a circuit board including the bus bar is provided, and the first semiconductor device of the second converter and the second semiconductor device of the bidirectional chopper Are mounted on a circuit board and connected to a bus bar. Therefore, the first and second semiconductor devices and the bus bar can be configured as an integral unit, and the size of the device can be reduced.
  • FIG. 3 It is a circuit block diagram which shows the structure of the uninterruptible power supply by one embodiment of this invention. It is a circuit diagram which shows the structure of the converter and inverter shown in FIG. 3 is a time chart for explaining a control method of the converter shown in FIG. 2. 3 is a time chart for explaining a control method of the inverter shown in FIG. 2. It is a circuit diagram which shows the structure of the regenerative converter shown in FIG. It is a circuit diagram which shows the structure of the bidirectional chopper shown in FIG. It is a figure which shows the structure of the converter unit shown in FIG. FIG. 8 is a sectional view taken along line VIII-VIII in FIG. It is sectional drawing which shows the structure of the laminated bus bar shown in FIG.
  • FIG. 11 is a diagram schematically showing a connection relationship among the laminated bus bar, capacitors C1a and C2a, and semiconductor modules M1a and M2a shown in FIGS. 7 to 10;
  • FIG. 11 is a diagram schematically showing a connection relationship among the laminated bus bar, capacitors C1e and C2e, and semiconductor modules M1d and M2d shown in FIGS. 7 to 10;
  • FIG. 1 is a circuit block diagram showing a configuration of an uninterruptible power supply according to an embodiment of the present invention.
  • an uninterruptible power supply includes an input filter 1, a converter 2, a DC positive bus L1, a DC negative bus L2, a DC neutral point bus L3, an inverter 3, an output filter 4, bus bars B1 to B3, smoothing capacitors C1, C2, regenerative converter 5, and bidirectional chopper 6 are provided.
  • the bus bars B1 to B3, the smoothing capacitors C1 and C2, the semiconductor module included in the regenerative converter 5 and the semiconductor module included in the bidirectional chopper 6 constitute one converter unit 7.
  • illustration of a control device that controls the converter 2, the inverter 3, the regenerative converter 5, and the bidirectional chopper 6 is omitted.
  • the input filter 1 includes reactors 11 to 13 and capacitors 14 to 16.
  • Reactors 11-13 receive commercial frequency three-phase AC voltages VU, VV, and VW supplied from commercial AC power supply 51, respectively, and the other terminals are connected to the three input terminals of converter 2.
  • One electrodes of capacitors 14-16 are connected to one terminals of reactors 11-13, respectively, and the other electrodes thereof are both connected to neutral point NP.
  • Reactors 11 to 13 and capacitors 14 to 16 constitute a low-pass filter.
  • the input filter 1 allows the three-phase AC power from the commercial AC power source 51 to pass through the converter 2 and prevents the carrier frequency signal generated by the converter 2 from passing to the commercial AC power source 51 side.
  • the converter 2 includes input terminals T0a to T0c, output terminals T1 to T3, diodes D1a to D1c, D2a to D2c, and bidirectional switches S1a to S1c.
  • Input terminals T0a to T0c receive three-phase AC voltages VU, VV, and VW supplied from commercial AC power supply 51 through input filter 1, respectively.
  • the anodes of the diodes D1a to D1c are connected to the input terminals T0a to T0c, respectively, and their cathodes are connected to the output terminal T1.
  • the anodes of the diodes D2a to D2c are all connected to the output terminal T2, and their cathodes are connected to the input terminals T0a to T0c, respectively.
  • bidirectional switches S1a to S1c are connected to the input terminals T0a to T0c, respectively, and the other terminals are all connected to the output terminal T3.
  • Each of bidirectional switches S1a-S1c includes diodes D3-D6 and N-channel MOS transistor Q1.
  • Both the anode of the diode D3 and the cathode of the diode D5 are connected to the input terminal T0a (or T0b or T0c). Both the anode of the diode D4 and the cathode of the diode D6 are connected to the output terminal T3.
  • the cathodes of the diodes D3 and D4 are connected to each other, and the anodes of the diodes D5 and D6 are connected to each other.
  • the drain of transistor Q1 is connected to the cathodes of diodes D3 and D4, and the source of transistor Q1 is connected to the anodes of diodes D5 and D6.
  • Input terminal T0a, output terminals T1 to T3, diodes D1a and D2a, and bidirectional switch S1a are U-phase converters that convert U-phase AC voltage VU to DC voltages V1 to V3 and output them to output terminals T1 to T3. It is composed.
  • the input terminal T0b, the output terminals T1 to T3, the diodes D1b and D2b, and the bidirectional switch S1b are V-phase converters that convert the V-phase AC voltage VV into DC voltages V1 to V3 and output them to the output terminals T1 to T3. It is composed.
  • the input terminal T0c, the output terminals T1 to T3, the diodes D1c and D2c, and the bidirectional switch S1c are W-phase converters that convert the W-phase AC voltage VW into DC voltages V1 to V3 and output them to the output terminals T1 to T3. It is composed.
  • Converter 2 converts three-phase AC voltages VU, VV, and VW into DC voltages V1 to V3 and outputs them to output terminals T1 to T3.
  • the transistors Q1 of the bidirectional switches S1a to S1c are respectively controlled by PWM (pulse width modulation) signals ⁇ 1a, ⁇ 1b, and ⁇ 1c from a control device (not shown).
  • PWM pulse width modulation
  • the phases of the PWM signals ⁇ 1a, ⁇ 1b, and ⁇ 1c are synchronized with the phases of the three-phase AC voltages VU, VV, and VW, respectively, and are shifted by 120 degrees.
  • 3 (a) to 3 (d) are diagrams showing a method for generating a PWM signal ⁇ 1a and a waveform for the U-phase converter.
  • 3A shows waveforms of the sine wave command value signal CM, the positive triangular wave carrier signal CA1, and the negative triangular wave carrier signal CA2, and
  • FIGS. 3B to 3D show the PWM signals ⁇ 1A and ⁇ 1B, respectively.
  • ⁇ 1a waveforms are shown.
  • the frequency of the sine wave command value signal CM is, for example, a commercial frequency.
  • the phase of the sine wave command value signal CM is, for example, the same as the phase of the commercial voltage AC voltage VU.
  • the periods and phases of carrier signals CA1 and CA2 are the same.
  • the cycle of carrier signals CA1 and CA2 is sufficiently smaller than the cycle of sine wave command value signal CM.
  • the level of the sine wave command value signal CM and the level of the positive triangular wave carrier signal CA1 are compared.
  • PWM signal ⁇ 1B is set to the “L” level.
  • the PWM signal ⁇ 1B is set to the “H” level.
  • the PWM signal ⁇ 1B is set to the “H” level and the “L” level in synchronization with the carrier signal CA1, and the level of the sine wave command value signal CM is negative. In the period, the PWM signal ⁇ 1B is fixed at the “H” level.
  • the level of the sine wave command value signal CM and the level of the negative triangular wave carrier signal CA2 are compared.
  • PWM signal ⁇ 1A is set to “H” level.
  • PWM signal ⁇ 1A is set to the “L” level.
  • the PWM signal ⁇ 1A is fixed at the “H” level.
  • the PWM signal ⁇ 1A is set to the “H” level and the “L” level in synchronization with the carrier signal CA2.
  • the PWM signal ⁇ 1a is a logical product signal of the PWM signals ⁇ 1A and ⁇ 1B. PWM signal ⁇ 1a is set to “H” level and “L” level in synchronization with carrier signals CA1 and CA2.
  • the ratio of the time during which the PWM signal is set to the “H” level within one cycle and the time during one cycle of the PWM signal is called the duty ratio.
  • the duty ratio of the PWM signal ⁇ 1a becomes minimum near the positive peak (90 degrees) of the sine wave command value signal CM during the period in which the level of the sine wave command value signal CM is positive, and increases as it deviates from the peak, The maximum is around 0 degree and around 180 degrees.
  • the duty ratio of the PWM signal ⁇ 1a becomes minimum near the negative peak (270 degrees) of the sine wave command value signal CM during the period in which the level of the sine wave command value signal CM is negative, and increases as it deviates from the peak. It becomes the maximum around 180 degrees and around 360 degrees.
  • the converter 2 converts the three-phase AC power supplied from the commercial AC power source 51 through the input filter 1 into DC power during normal times when the three-phase AC power is normally supplied from the commercial AC power source 51, and Direct current power is supplied to the battery 53 (power storage device) via the bidirectional chopper 6 and supplied to the inverter 3.
  • the battery 53 stores DC power.
  • a capacitor may be connected instead of the battery 53.
  • the converter 2 is controlled by PWM signals ⁇ 1a, ⁇ 1b, and ⁇ 1c supplied from a control device (not shown), and is supplied from the commercial AC power supply 51 via the input filter 1 with three-phase AC voltages VU, VV, DC voltages V1 to V3 are generated based on VW, and the generated DC voltages V1 to V3 are applied to output terminals T1 to T3, respectively.
  • DC voltage V1 is higher than DC voltage V2.
  • the DC voltage V3 is an intermediate voltage between the DC voltage V1 and the DC voltage V2. If the output terminal T3 is grounded, the DC voltages V1 to V3 become positive voltage, negative voltage, and 0V, respectively.
  • the transistor Q1 is fixed to the off state and the operation of the converter 2 is stopped.
  • the converter 2 cannot return power from the output terminals T1 to T3 to the input terminals T0a to T0c. For this reason, in this uninterruptible power supply, a regenerative converter 5 that returns power from the output terminals T1 to T3 side to the input terminals T0a to T0c side is separately provided as necessary.
  • the control of the converter 2 is simplified compared to the type of converter that can perform both power supply and power regeneration.
  • one terminal of DC positive bus L 1, DC negative bus L 2, and DC neutral point bus L 3 is connected to output terminals T 1 to T 3 of converter 2, respectively, and the other terminal is connected to inverter 3. Connected to input terminals T11 to T13.
  • the inverter 3 includes input terminals T11 to T13, output terminals T14a to T14c, N-channel MOS transistors Q11a to Q11c, Q12a to Q12c, diodes D11a to D11c, D12a to D12c, and bidirectional switches S2a to S2c.
  • the drains of the transistors Q11a to Q11c are all connected to the input terminal T11, and their sources are connected to the output terminals T14a to T14c, respectively.
  • the drains of the transistors Q12a to Q12c are connected to the output terminals T14a to T14c, respectively, and their sources are all connected to the input terminal T12.
  • Diodes D11a to D11c and D12a to D12c are connected in antiparallel to transistors Q11a to Q11c and Q12a to Q12c, respectively.
  • Both terminals of the bidirectional switches S2a to S2c are connected to the input terminal T13, and the other terminals thereof are connected to the output terminals T14a to T14c, respectively.
  • Each of bidirectional switches S2a-S2c includes transistors Q13, Q14 and diodes D13, D14.
  • Each of the transistors Q13 and Q14 is, for example, an IGBT (Insulated Gate Bipolar Transistor).
  • the collectors of the transistors Q13 and Q14 are connected to each other, the emitter of the transistor Q13 is connected to the input terminal T13, and the emitter of the transistor Q14 is connected to the output terminal T14a (or T14b or T14c).
  • the diodes D13 and D14 are connected in antiparallel to the transistors Q13 and Q14, respectively.
  • Transistors Q11a to Q11c are controlled by PWM signals ⁇ 11a, ⁇ 11b, and ⁇ 11c from a control device (not shown), respectively.
  • the phases of the PWM signals ⁇ 11a, ⁇ 11b, and ⁇ 11c are synchronized with the phases of the three-phase AC voltages VU, VV, and VW, respectively, and are shifted by 120 degrees.
  • Transistors Q12a to Q12c are controlled by PWM signals ⁇ 12a, ⁇ 12b, and ⁇ 12c from a control device (not shown), respectively.
  • the phases of the PWM signals ⁇ 12a, ⁇ 12b, and ⁇ 12c are synchronized with the phases of the three-phase AC voltages VU, VV, and VW, respectively, and are shifted by 120 degrees.
  • the transistors Q13 of the bidirectional switches S2a to S2c are respectively controlled by PWM signals ⁇ 13a, ⁇ 13b, and ⁇ 13c from a control device (not shown).
  • the PWM signals ⁇ 13a, ⁇ 13b, and ⁇ 13c are complementary signals of the PWM signals ⁇ 11a, ⁇ 11b, and ⁇ 11c, respectively.
  • the transistors Q14 of the bidirectional switches S2a to S2c are controlled by PWM signals ⁇ 14a, ⁇ 14b, and ⁇ 14c from a control device (not shown), respectively.
  • the PWM signals ⁇ 14a, ⁇ 14b, and ⁇ 14c are complementary signals to the PWM signals ⁇ 12a, ⁇ 12b, and ⁇ 12c, respectively.
  • the input terminals T11 to T13, the output terminal T14a, the transistors Q11a and Q12a, the diodes D11a and D12a, and the bidirectional switch S2a convert the DC voltages V1 to V3 into the AC voltage V4a and output them to the output terminal T14a. It constitutes an inverter.
  • the input terminals T11 to T13, the output terminal T14b, the transistors Q11b and Q12b, the diodes D11b and D12b, and the bidirectional switch S2b are S-phase inverters that convert the DC voltages V1 to V3 into the AC voltage V4b and output them to the output terminal T14b. It is composed.
  • Input terminals T11 to T13, output terminal T14c, transistors Q11c and Q12c, diodes D11c and D12c, and bidirectional switch S2c form a T-phase inverter that converts DC voltages V1 to V3 into AC voltage V4c and outputs it to output terminal T14c. It is composed.
  • the AC voltages V4a to V4c change in synchronization with the three-phase AC voltages VU, VV, and VW, and the phases of the AC voltages V4a to V4c are shifted by 120 degrees.
  • 4 (a) to 4 (e) are diagrams showing a method of generating PWM signals ⁇ 11a to ⁇ 14a and waveforms for the R-phase inverter.
  • 4A shows waveforms of the sine wave command value signal CM, the positive triangular wave carrier signal CA1, and the negative triangular wave carrier signal CA2, and
  • FIGS. 4B to 4E show the PWM signals ⁇ 11a and ⁇ 14a, respectively.
  • ⁇ 13a, ⁇ 12a are shown.
  • the frequency of the sine wave command value signal CM is, for example, a commercial frequency.
  • the periods and phases of carrier signals CA1 and CA2 are the same.
  • the cycle of carrier signals CA1 and CA2 is sufficiently smaller than the cycle of sine wave command value signal CM.
  • the level of the sine wave command value signal CM and the level of the positive triangular wave carrier signal CA1 are compared.
  • PWM signals ⁇ 11a and ⁇ 13a are set to the “H” level and the “L” level, respectively.
  • PWM signals ⁇ 11a and ⁇ 13a are set to the “L” level and “H” level, respectively.
  • the PWM signals ⁇ 11a and ⁇ 13a are alternately set to the “H” level in synchronization with the carrier signal CA1, and the transistors Q11a and Q13 are alternately turned on. Further, during the period in which the level of the sine wave command value signal CM is negative, the PWM signals ⁇ 11a and ⁇ 13a are fixed to the “L” level and the “H” level, respectively, the transistor Q11a is fixed to the off state, and the transistor Q13 is Fixed to the on state.
  • the level of the sine wave command value signal CM and the level of the negative triangular wave carrier signal CA2 are compared.
  • the PWM signals ⁇ 12a and ⁇ 14a are set to the “L” level and the “H” level, respectively.
  • the PWM signals ⁇ 12a and ⁇ 14a are set to the “H” level and the “L” level, respectively.
  • the PWM signals ⁇ 12a and ⁇ 14a are fixed to the “L” level and the “H” level, respectively, the transistor Q12a is fixed to the off state, and the transistor Q14 is Fixed to the on state. Further, during a period in which the level of the sine wave command value signal CM is negative, the PWM signals ⁇ 12a and ⁇ 14a are alternately set to the “H” level in synchronization with the carrier signal CA2, and the transistors Q12a and Q14 are alternately turned on.
  • the ratio of the time during which the PWM signal is set to the “H” level within one cycle and the time during one cycle of the PWM signal is called the duty ratio.
  • the duty ratio of the PWM signal ⁇ 11a becomes maximum near the positive peak (90 degrees) of the sine wave command value signal CM during the period in which the level of the sine wave command value signal CM is positive, and decreases as it deviates from the peak. It is 0 near 0 and 180 degrees.
  • the duty ratio of the PWM signal ⁇ 11a is fixed to 0 during a period in which the level of the sine wave command value signal CM is negative.
  • the PWM signal ⁇ 13a is a complementary signal of the PWM signal ⁇ 11a.
  • the duty ratio of the PWM signal ⁇ 12a is fixed to 0 during a period in which the level of the sine wave command value signal CM is positive.
  • the duty ratio of the PWM signal ⁇ 12a becomes maximum near the negative peak (270 degrees) of the sine wave command value signal CM, decreases as it deviates from the peak, and becomes zero near 180 degrees and 360 degrees.
  • the duty ratio of the PWM signal ⁇ 12a is fixed to 0 during a period in which the level of the sine wave command value signal CM is positive.
  • the PWM signal ⁇ 14a is a complementary signal of the PWM signal ⁇ 12a.
  • PWM signals ⁇ 11b to ⁇ 14 for S-phase inverter and PWM signals ⁇ 11c to ⁇ 14 for T-phase inverter are similar to PWM signals ⁇ 11a to ⁇ 14a for R-phase inverter, description thereof will not be repeated.
  • the inverter 3 converts the DC power generated by the converter 2 into three-phase AC power during normal times when the three-phase AC power is normally supplied from the commercial AC power source 51, and the AC power from the commercial AC power source 51 is converted. In the event of a power failure when the supply is stopped, the DC power supplied from the battery 53 via the bidirectional chopper 6 is converted into three-phase AC power.
  • the inverter 3 generates the three-phase AC voltages V4a to V4c based on the DC voltages V1 to V3 supplied from the converter 2 via the buses L1 to L3 during normal times, and bidirectionally from the battery 53 during a power failure.
  • Three-phase AC voltages V4a to V4c are generated based on DC voltages V1 to V3 supplied via chopper 6 and buses L1 to L3.
  • the output filter 4 includes reactors 21 to 23 and capacitors 24 to 26.
  • Reactors 21 to 23 have one terminals connected to output terminals T14a to T14c of inverter 3, respectively, and the other terminals connected to load 52.
  • One electrodes of capacitors 24 to 26 are connected to the other terminals of reactors 21 to 23, respectively, and the other electrodes are both connected to neutral point NP.
  • Reactors 21 to 23 and capacitors 24 to 26 constitute a low-pass filter.
  • the output filter 4 allows the commercial frequency AC power out of the AC power output from the inverter 3 to pass through the load 52 and prevents the carrier frequency signal generated by the inverter 3 from passing to the load 52 side.
  • the output filter 4 converts the output voltages V4a to V4c of the inverter 3 into sine wave three-phase AC voltages VR, VS, VT having a commercial frequency and supplies them to the load 52.
  • the load 52 is driven by the three-phase AC voltages VR, VS, and VT.
  • Busbars B1 to B3 have one end connected to buses L1 to L3, respectively, and the other end connected to battery 53 via bidirectional chopper 6.
  • the smoothing capacitor C1 is connected between the bus bars B1 and B3, and smoothes the DC voltage V1-V3 between the bus bars B1 and B2.
  • Smoothing capacitor C2 is connected between bus bars B3 and B2, and smoothes DC voltage V3-V2 between bus bars B3 and B2.
  • Bus bars B ⁇ b> 1 and B ⁇ b> 3 are connected to commercial AC power supply 51 via regenerative converter 5.
  • the regenerative converter 5 includes input terminals T21 and T22, output terminals T23 and T24, transistors Q21 to Q24, and diodes D21 to D24.
  • Each of transistors Q21-Q24 is, for example, an IGBT.
  • Input terminals T21 and T22 are connected to bus bars B1 and B2, respectively.
  • the output terminal T23 is connected to the V-phase AC voltage VV line of the commercial AC power supply 51, and the output terminal T24 is connected to the W-phase AC voltage VW line of the commercial AC power supply 51.
  • the collectors of the transistors Q21 and Q23 are both connected to the input terminal T21, and their emitters are connected to the output terminals T23 and T24, respectively.
  • the collectors of transistors Q22 and Q24 are connected to output terminals T23 and T24, respectively, and their emitters are both connected to input terminal T22.
  • Diodes D21 to D24 are connected in antiparallel to transistors Q21 to Q24, respectively.
  • Each of the gates of the transistors Q21 to Q24 receives a PWM signal from a control device (not shown).
  • a control device not shown.
  • transistors Q21-Q24 are fixed in the off state.
  • the transistors Q21 to Each of Q24 is turned on / off at a predetermined timing, and the DC power of the smoothing capacitors C1 and C2 is converted into AC power and returned to the commercial AC power supply 51.
  • the regenerative converter 5 is an inverter that converts the DC voltage V1-V2 into an AC voltage and outputs it to the output terminals T23, T24 when viewed from the input terminals T21, T22 side.
  • the transistors Q21 and Q24 are turned on and the transistors Q22 and Q23 are turned off, the path from the input terminal T21 to the input terminal T22 via the transistor Q21, the output terminal T23, the commercial AC power supply 51, the output terminal T24, and the transistor Q24.
  • a current flows and a positive voltage is output between the output terminals T23 and T24.
  • the transistors Q22 and Q23 are turned on and the transistors Q21 and Q24 are turned off, the path from the input terminal T21 to the input terminal T22 via the transistor Q23, the output terminal T24, the commercial AC power supply 51, the output terminal T23, and the transistor Q22 A current flows and a negative voltage is output between the output terminals T23 and T24. Therefore, by turning on / off the transistors Q21 to Q24 at a predetermined timing, the DC voltage V1-V2 can be converted into an AC voltage and output between the output terminals T23 and T24.
  • V phase AC voltage VV and W phase AC voltage VW are 120 degrees out of phase, and the difference between AC voltage VV and VW is also AC voltage VVW.
  • the phase of the AC voltage generated by the regenerative converter 5 By causing the phase of the AC voltage generated by the regenerative converter 5 to advance from the AC voltage VVW, power can be returned from the input terminals T21 and T22 to the output terminals T23 and T24, and the DC between the buses L1 and L2 can be returned.
  • the voltage V1-V2 can be lowered.
  • transistors Q21-Q24 are fixed in the off state, and the return of power to commercial AC power supply 51 is stopped.
  • the bidirectional chopper 6 supplies DC power from the capacitors C1 and C2 to the battery 53, and the supply of the three-phase AC power from the commercial AC power source 51 is stopped.
  • DC power is supplied from the battery 53 to the capacitors C1 and C2.
  • the bidirectional chopper 6 includes terminals T31 to T37, transistors Q31 to Q34, diodes D31 to D34, and a normal mode reactor (DC reactor) 10.
  • Each of transistors Q31-Q34 is, for example, an IGBT.
  • Terminals T31 to T33 are connected to bus bars B1 to B3, respectively.
  • Terminals T36 and T37 are connected to the positive electrode and the negative electrode of battery 53, respectively.
  • Transistors Q31 and Q32 have collectors connected to terminals T31 and T34, respectively, and emitters connected to terminals T34 and T33, respectively.
  • Transistors Q33 and Q34 have collectors connected to terminals T33 and T35, respectively, and emitters connected to terminals T35 and T32, respectively.
  • Diodes D31 to D34 are connected in antiparallel to transistors Q31 to Q34, respectively.
  • Normal mode reactor 30 includes a coil 31 connected between terminals T34 and T36, and a coil 32 connected between terminals T37 and T35.
  • the transistors Q32 to Q34 are turned off and the transistor Q31 is turned on. Thereby, a current flows from the terminal T31 to the terminal T33 via the transistor Q31, the coil 31, the battery 53, the coil 32, and the diode D33, the capacitor C1 is discharged, and the battery 53 is charged.
  • the transistors Q32 and Q33 are turned off and the transistors Q31 and Q34 are turned on.
  • current flows from terminal T31 to terminal T32 via transistor Q31, coil 31, battery 53, coil 32, and transistor Q34, capacitors C1 and C2 are discharged, and battery 53 is charged.
  • the transistors Q31 to Q33 are turned off and the transistor Q34 is turned on. Thereby, a current flows from the terminal T33 to the terminal T32 via the diode D32, the coil 31, the battery 53, the coil 32, and the transistor Q34, the capacitor C2 is discharged, and the battery 53 is charged.
  • the first battery charging mode and the third battery charging mode are performed alternately. During the period between the first battery charge mode and the third battery charge mode, the electromagnetic energy stored in the coils 31 and 32 is released and enters the path of the diode D32, the coil 31, the battery 53, the coil 32, and the diode D33. A current flows and the battery 53 is charged.
  • the second battery charging mode is a mode in which the first battery charging mode and the third battery charging mode overlap.
  • the transistors Q31, Q33, and Q34 are turned off and the transistor Q32 is turned on.
  • a current flows from the positive electrode of the battery 53 to the negative electrode of the battery 53 via the coil 31, the transistor Q32, the capacitor C2, the diode D34, and the coil 32, and the battery 53 is discharged and the capacitor C2 is charged.
  • the transistors Q31 to Q34 are turned off. As a result, a current flows from the positive electrode of the battery 53 to the negative electrode of the battery 53 via the coil 31, the diode D31, the capacitors C1 and C2, the diode D34, and the coil 32, and the battery 53 is discharged and the capacitors C1 and C2 are discharged. Charged.
  • the transistors Q31, Q32, and Q34 are turned off and the transistor Q33 is turned on. Thereby, a current flows from the positive electrode of the battery 53 to the negative electrode of the battery 53 via the coil 31, the diode D31, the capacitor C1, the transistor Q33, and the coil 32, and the battery 53 is discharged and the capacitor C1 is charged.
  • the first battery discharge mode and the third battery discharge mode are performed alternately. In a period between the first battery discharge mode and the third battery discharge mode, when the voltage between the terminals T31 and T32 is lower than the voltage of the battery 53, the second battery discharge mode is performed.
  • a control device (not shown) includes three-phase AC voltages VU, VV, VW from a commercial AC power source 51, three-phase AC voltages VR, VS, VT output to a load 52, DC voltages V1 to V3, and a battery 53.
  • the converter 2, the inverter 3, the regenerative converter 5, and the bidirectional chopper 6 are controlled by supplying a PWM signal while monitoring the voltage between terminals.
  • the operation of this uninterruptible power supply will be described.
  • the AC power from the commercial AC power supply 51 is supplied to the converter 2 via the input filter 1, and is converted into DC power by the converter 2. .
  • the DC power generated by the converter 2 is stored in the battery 53 via the bidirectional chopper 6 and is supplied to the inverter 3.
  • the inverter 3 converts the DC power into three-phase AC power having a commercial frequency.
  • the three-phase AC power generated by the inverter 3 is supplied to the load 52 via the output filter 4 and the load 52 is operated.
  • the DC voltage V1-V2 between the buses L1, L2 is maintained at the rated voltage VDC, and the voltage between the terminals of the battery 53 is maintained at the constant voltage VB.
  • the DC voltage V1-V2 between the buses L1, L2 exceeds the upper limit value VH higher than the rated voltage VDC, and the battery 53 is fully charged, the smoothing capacitors C1, C2 Is converted into AC power by the regenerative converter 5 and returned to the commercial AC power supply 51, and the DC voltage V1-V2 between the buses L1 and L2 is returned to the rated voltage VDC.
  • FIG. 7A to 7C are a front view, a plan view, and a side view showing the configuration of the converter unit 7, respectively.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. 7A to 7C and FIG. 8, the converter unit 7 includes a rectangular support plate 40, two side plates 41 and 42, a rectangular heat sink 43, and ten capacitors C1a to C1e and C2a to C2e. , Eight semiconductor modules M1a to M1d, M2a to M2d, and a rectangular laminated bus bar 44.
  • the width of the heat sink 43 (the length in the Y direction (depth direction) in the figure) is about half the width of the support plate 40.
  • the lower ends of the side plates 41 and 42 are fixed to the side surface of the support plate 40, and the upper end portions of the side plates 41 and 42 are bent inward.
  • the heat radiating plate 43 is fixed to the lower surface of the bent portions of the side plates 41 and 42.
  • the support plate 40 and the heat dissipation plate 43 are arranged in parallel.
  • Ten capacitors C1a to C1e and C2a to C2e are arranged in five rows and two columns in a region in front of the surface of the support plate 40.
  • the capacitors C1a to C1e are arranged in one row in the X direction (left-right direction) in the drawing along one side on the front side of the support plate 40, and are connected in parallel to constitute the smoothing capacitor C1.
  • the capacitors C2a to C2e are arranged in a line in the X direction adjacent to the capacitors C1a to C1e, and are connected in parallel to form the smoothing capacitor C2.
  • Each of the capacitors C1a to C1e and C2a to C2e is arranged so that the two terminals face up and the two terminals are arranged in the Y direction.
  • the heat radiating plate 43 On the surface of the heat radiating plate 43, eight semiconductor modules M1a to M1d and M2a to M2d are arranged in 4 rows and 2 columns. A plurality of heat radiating fins (not shown) are provided on the lower surface of the heat radiating plate 43. Heat generated in the semiconductor modules M1a to M1d and M2a to M2d is dissipated into the air through the heat dissipation plate 43.
  • the semiconductor modules M1a to M1d are arranged in a row in the X direction along one side on the back side of the heat sink 43.
  • the semiconductor modules M2a to M2d are arranged in a row in the X direction adjacent to the semiconductor modules M1a to M1d.
  • Each of the semiconductor modules M1a to M1d, M2a to M2d is arranged so that the three terminals TA, TC, TB are up and the three terminals TA, TC, TB are arranged in the Y direction.
  • the semiconductor modules M1a to M1d and the semiconductor modules M2a to M2d are arranged in opposite directions, and the terminals TB of the semiconductor modules M1a to M1d and the terminals TB of the semiconductor modules M2a to M2d are arranged adjacent to each other.
  • the laminated bus bar 44 is disposed so as to cover the capacitors C1a to C1e, C2a to C2e and the semiconductor modules M1a to M1d, M2a to M2d.
  • Three terminals TP, TO, and TN protrude from the left end portion of the laminated bus bar 44 in the drawing.
  • Three terminals TP, TO, and TN are connected to DC positive bus L1, DC neutral point bus L3, and DC negative bus L2, respectively.
  • strip-like electrodes EL1 to EL4 extending in the Y direction are provided.
  • the electrode EL1 is provided above the terminal TB of the semiconductor modules M1a to M1c
  • the electrode EL2 is provided above the terminal TB of the semiconductor modules M2a to M2c.
  • the electrode EL3 is provided above the terminal TB of the semiconductor module M1d
  • the electrode EL4 is provided above the terminal TB of the semiconductor module M2d.
  • FIG. 9 is a cross-sectional view showing the configuration of the laminated bus bar 44.
  • a laminated bus bar 44 includes three conductor layers ME1 to ME3 and four insulating films F1 to F4 that are laminated.
  • the three conductor layers ME1 to ME3 are provided between the four insulating films F1 to F4 and are electrically insulated from each other.
  • the three conductor layers ME1 to ME3 are used as bus bars B1, B3, and B2, respectively, and are connected to terminals TP, TO, and TN, respectively.
  • the laminated bus bar 44 holes corresponding to the terminals of the capacitors C1a to C1e, C2a to C2e and the semiconductor modules M1a to M1d and M2a to M2d are formed. Each terminal is electrically connected to the corresponding conductor layer ME or the electrode EL through a corresponding hole by screws, solder, or the like. That is, the capacitors C1a to C1e, C2a to C2e and the semiconductor modules M1a to M1d, M2a to M2d are mounted on the laminate bus bar 44.
  • the laminated bus bar 44 By using the laminated bus bar 44, the inductance of each of the bus bars B1 to B3 is reduced, the wiring process is simplified, and the size of the apparatus is reduced.
  • FIG. 10 is a circuit diagram showing a configuration of the semiconductor module M1a.
  • the semiconductor module M1a includes two transistors QA and QB, two diodes DA and DB, three terminals TA, TB, and TC, and a rectangular parallelepiped package PA.
  • Transistors QA and QB and diodes DA and DB are enclosed in a package PA.
  • the three terminals TA, TB, and TC are exposed on the surface of the package PA.
  • Terminals TA, TB, and TC are arranged at one end, the other end, and the center of the surface of package PA, respectively.
  • Each of the transistors QA and QB is, for example, an IGBT.
  • the collector and emitter of transistor QA are connected to terminals TA and TB, respectively, and the collector and emitter of transistor QB are connected to terminals TB and TC, respectively.
  • Diodes DA and DB are connected in antiparallel to transistors QA and QB, respectively.
  • the semiconductor module M1a is also provided with a plurality of terminals for turning on / off each of the transistors QA and QB, but these terminals are not shown for simplicity of the drawings and description. .
  • Each of the other semiconductor modules M1b to M1d, M2a to M2d has the same configuration as the semiconductor module M1a.
  • the semiconductor modules M1a to M1c are connected in parallel to constitute the transistors Q31 and Q32 and the diodes D31 and D32 of the bidirectional chopper 6 shown in FIG.
  • the semiconductor modules M2a to M2c are connected in parallel to constitute the transistors Q33 and Q34 and the diodes D33 and D34 of the bidirectional chopper 6 shown in FIG.
  • the semiconductor modules M1d and M2d constitute the transistors Q21 and Q22 and the diodes D21 and D22 of the regenerative converter 5 shown in FIG.
  • FIG. 11 is a diagram schematically showing a connection relationship between the laminated bus bar 44, the capacitors C1a and C2a, and the semiconductor modules M1a and M2a.
  • each of the conductor layers ME1 to ME3 of the laminated bus bar 44 is indicated by a solid line
  • each of the insulating films F1 to F4 is indicated by a dotted line.
  • the conductor layers ME1 to ME3 constitute bus bars B1, B3, and B2, respectively, and are connected to terminals TP, TO, and TN, respectively.
  • Electrodes EL1 and EL2 are formed on the insulating film F1, and the electrodes EL1 and EL2 are connected to terminals T34 and T35 of FIG.
  • Capacitors C1a and C2a and semiconductor modules M1a and M2a are arranged under the insulating film F4.
  • the two terminals of the capacitor C1a are connected to the conductor layers ME1 and ME2, respectively.
  • Two terminals of each of the capacitors C1b to C1e are also connected in the same manner as the capacitor C1a.
  • Two terminals of the capacitor C2a are connected to the conductor layers ME2 and ME3, respectively.
  • Two terminals of each of the capacitors C2b to C2e are also connected in the same manner as the capacitor C2a.
  • Each terminal of the capacitor C is connected to the corresponding conductor layer ME through the hole of the laminated bus bar 44.
  • the terminals TA, TC, TB of the semiconductor module M1a are connected to the conductor layers ME1, ME2 and the electrode EL1, respectively.
  • the respective terminals TA, TC, TB of the semiconductor modules M1b, M1c are also connected in the same manner as the semiconductor module M1a.
  • Terminals TA, TC, and TB of semiconductor module M2a are connected to conductor layers ME2 and ME3 and electrode EL2, respectively.
  • the respective terminals TA, TC, TB of the semiconductor modules M2b, M2c are also connected in the same manner as the semiconductor module M1a.
  • Each terminal T of the semiconductor module M is connected to a corresponding conductor layer ME or electrode EL through a hole in the laminated bus bar 44.
  • the semiconductor modules M1a to M1c and M2a to M2c constitute a second semiconductor device included in the bidirectional chopper 6.
  • FIG. 12 is a diagram schematically showing a connection relationship among the laminated bus bar 44, the capacitors C1e and C2e, and the semiconductor modules M1d and M2d.
  • each of the conductor layers ME1 to ME3 of the laminated bus bar 44 is indicated by a solid line
  • each of the insulating films F1 to F4 is indicated by a dotted line.
  • the conductor layers ME1 to ME3 constitute bus bars B1, B3, and B2, respectively, and are connected to terminals TP, TO, and TN, respectively.
  • Electrodes EL3 and EL4 are formed on the insulating film F1, and the electrodes EL3 and EL4 are connected to terminals T23 and T24 in FIG.
  • Capacitors C1e and C2e and semiconductor modules M1d and M2d are arranged under the insulating film F4. As described above, the two terminals of the capacitor C1e are connected in the same manner as the capacitor C1a. As described above, the two terminals of the capacitor C1e are connected in the same manner as the capacitor C2a.
  • the terminals TA, TC, TB of the semiconductor module M1d are connected to the conductor layers ME1, ME3 and the electrode EL3, respectively.
  • Terminals TA, TC, TB of semiconductor module M2d are connected to conductor layers ME1, ME3 and electrode EL4, respectively.
  • Each terminal T of the semiconductor module M is connected to a corresponding conductor layer ME or electrode EL through a hole in the laminated bus bar 44.
  • the semiconductor modules M1d and M2d constitute a first semiconductor device included in the regenerative converter 5.
  • bus bars B1 to B3 are connected between buses L1 to L3 and regenerative converter 5 and bidirectional chopper 6, and bus bars B1 to B3 are constituted by laminated bus bars 44, and are included in regenerative converter 5 and bidirectional chopper 6.
  • Each of the semiconductor modules M1a to M1d and M2a to M2d was mounted on the laminated bus bar 44, and each terminal was connected to the bus bar B1, B2 or B3. Therefore, the semiconductor modules M1a to M1d, M2a to M2d and the bus bars B1 to B3 can be configured as an integrated unit, and the size of the apparatus can be reduced.
  • the present invention is not limited to this, and the present invention is limited to two.
  • the present invention can also be applied to a two-level uninterruptible power supply device having only the buses L1 and L2.
  • a converter that converts the AC voltage from the commercial AC power source 51 into DC voltages V1 and V2, an inverter that converts the DC voltages V1 and V2 into AC voltages and supplies them to the load 52, DC Two bus bars B1 and B2 for transmitting the voltages V1 and V2, a smoothing capacitor connected between the bus bars B1 and B2, and a DC voltage between the bus bars B1 and B2 are converted into an AC voltage and returned to the commercial AC power supply 51.
  • a regenerative converter and a bidirectional chopper for transferring DC power between bus bars B1 and B2 and battery 53 are provided.
  • the bus bars B1 and B2 are constituted by laminated bus bars.
  • a semiconductor module included in the regenerative chopper, a semiconductor module included in the bidirectional chopper, and a smoothing capacitor are mounted on the laminated bus bar.

Abstract

この無停電電源装置では、直流電圧生成用の第１のコンバータ（２）と電力回生用の第２のコンバータ（５）とを別々に設け、直流母線（Ｌ１～Ｌ３）と第２のコンバータ（５）および双方向チョッパ（６）との間をブスバー（Ｂ１～Ｂ３）によって接続する。ブスバー（Ｂ１～Ｂ３）をラミネートブスバー（２４）で構成し、第２のコンバータ（５）に含まれる第１の半導体モジュール（Ｍ１ｄ，Ｍ２ｄ）と双方向チョッパ（６）に含まれる第２の半導体モジュール（Ｍ１ａ～Ｍ１ｃ，Ｍ２ａ～Ｍ２ｃ）との各々をラミネートブスバー（２４）に搭載してブスバー（Ｂ１～Ｂ３）に接続する。ブスバー（Ｂ１～Ｂ３）と第１および第２の半導体モジュール（Ｍ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄ）とを一体のコンバータユニット（７）として構成する。

Description

無停電電源装置
　この発明は無停電電源装置に関し、特に、停電時に電力貯蔵装置の直流電圧を交流電圧に変換して負荷に供給する無停電電源装置に関する。
　従来より、無停電電源装置は、コンバータ、インバータ、および双方向チョッパを備える。交流電源から交流電圧が供給されている通常時は、交流電源からの交流電圧がコンバータによって直流電圧に変換され、その直流電圧が双方向チョッパによって電力貯蔵装置に供給されるとともに、インバータによって交流電圧に変換されて負荷に供給される。交流電源からの交流電圧の供給が停止された停電時は、電力貯蔵装置の直流電圧が双方向チョッパを介してインバータに供給され、交流電圧に変換されて負荷に供給される。
　特開２０１４－７３０３３号公報（特許文献１）には、整流ダイオード、インバータ、および回生コンバータを備えた電力変換装置が開示されている。交流電源から供給される交流電圧は整流ダイオードによって直流電圧に変換され、その直流電圧がインバータによって交流電圧に変換されて誘導電動機に供給される。誘導電動機で発生した回生電力は、インバータによって直流電圧に変換される。直流電圧が上限値を超えた場合は、直流電圧が回生コンバータによって交流電圧に変換されて交流電源に戻される。
特開２０１４－７３０３３号公報
　従来の無停電電源装置のコンバータは、交流電圧を直流電圧に変換してインバータに供給する機能と、負荷で発生した回生電力によって直流電圧が過大になった場合に直流電圧を交流電圧に変換して交流電源に戻す機能と有する。このため、コンバータの制御が複雑になっていた。
　そこで、無停電電源装置のコンバータを特許文献１の整流ダイオードおよび回生コンバータによって置換することにより、コンバータの制御の簡単化を図ることが考えられる。しかし、無停電電源装置のコンバータを整流ダイオードおよび回生コンバータによって置換すると、装置寸法が大型化するという問題がある。
　それゆえに、この発明の主たる目的は、制御の簡単化と装置寸法の小型化を図ることが可能な無停電電源装置を提供することである。
　この発明に係る無停電電源装置は、交流電源から供給される交流電圧を直流電圧に変換する第１のコンバータと、直流電圧を交流電圧に変換して負荷に供給するインバータと、第１のコンバータとインバータとの間に接続され、直流電圧を伝達するための直流母線と、直流母線に接続され、直流電圧を伝達するためのブスバーと、ブスバーに接続され、直流母線の直流電圧が上限値を超えた場合に、ブスバーから受けた直流電圧を交流電圧に変換して交流電源に戻す第２のコンバータと、ブスバーに接続され、交流電源から交流電圧が供給されている通常時は、ブスバーから受けた直流電圧を電力貯蔵装置に供給し、交流電源からの交流電圧の供給が停止された停電時は、電力貯蔵装置の直流電圧をブスバーを介してインバータに供給する双方向チョッパと、ブスバーを含む回路基板とを備えたものである。第２のコンバータは第１の半導体装置を含み、双方向チョッパは第２の半導体装置およびリアクトルを含み、第１および第２の半導体装置の各々は回路基板に搭載されてブスバーに接続されている。
　この発明に係る無停電電源装置では、直流電圧生成用の第１のコンバータと電力回生用の第２のコンバータとを別々に設けたので、制御の簡単化を図ることができる。さらに、直流母線と第２のコンバータおよび双方向チョッパとの間をブスバーによって接続し、ブスバーを含む回路基板を設け、第２のコンバータの第１の半導体装置と双方向チョッパの第２の半導体装置との各々を回路基板に搭載してブスバーに接続する。したがって、第１および第２の半導体装置とブスバーとを一体のユニットとして構成することができ、装置寸法の小型化を図ることができる。
この発明の一実施の形態による無停電電源装置の構成を示す回路ブロック図である。 図１に示したコンバータおよびインバータの構成を示す回路図である。 図２に示したコンバータの制御方法を説明するためのタイムチャートである。 図２に示したインバータの制御方法を説明するためのタイムチャートである。 図１に示した回生コンバータの構成を示す回路図である。 図１に示した双方向チョッパの構成を示す回路図である。 図１に示したコンバータユニットの構成を示す図である。 図７のＶＩＩＩ－ＶＩＩＩ線断面図である。 図７に示したラミネートブスバーの構成を示す断面図である。 図８に示した半導体モジュールの構成を示す回路図である。 図７～図１０に示したラミネートブスバーとコンデンサＣ１ａ，Ｃ２ａと半導体モジュールＭ１ａ，Ｍ２ａとの接続関係を模式的に示す図である。 図７～図１０に示したラミネートブスバーとコンデンサＣ１ｅ，Ｃ２ｅと半導体モジュールＭ１ｄ，Ｍ２ｄとの接続関係を模式的に示す図である。
　図１は、この発明の一実施の形態による無停電電源装置の構成を示す回路ブロック図である。図１において、無停電電源装置は、入力フィルタ１、コンバータ２、直流正母線Ｌ１、直流負母線Ｌ２、直流中性点母線Ｌ３、インバータ３、出力フィルタ４、ブスバーＢ１～Ｂ３、平滑コンデンサＣ１，Ｃ２、回生コンバータ５、および双方向チョッパ６を備える。
　ブスバーＢ１～Ｂ３と、平滑コンデンサＣ１，Ｃ２と、回生コンバータ５に含まれる半導体モジュールと、双方向チョッパ６に含まれる半導体モジュールとは、１つのコンバータユニット７を構成している。なお、図面および説明の簡単化のため、コンバータ２、インバータ３、回生コンバータ５、および双方向チョッパ６を制御する制御装置の図示は省略されている。
　入力フィルタ１は、リアクトル１１～１３およびコンデンサ１４～１６を含む。リアクトル１１～１３の一方端子は商用交流電源５１から供給される商用周波数の三相交流電圧ＶＵ，ＶＶ，ＶＷをそれぞれ受け、それらの他方端子はコンバータ２の３つの入力端子に接続される。コンデンサ１４～１６の一方電極はそれぞれリアクトル１１～１３の一方端子に接続され、それらの他方電極はともに中性点ＮＰに接続される。
　リアクトル１１～１３およびコンデンサ１４～１６は、低域通過フィルタを構成する。入力フィルタ１は、商用交流電源５１からの三相交流電力をコンバータ２に通過させるとともに、コンバータ２で発生するキャリア周波数の信号が商用交流電源５１側に通過するのを防止する。
　コンバータ２は、図２に示すように、入力端子Ｔ０ａ～Ｔ０ｃ、出力端子Ｔ１～Ｔ３、ダイオードＤ１ａ～Ｄ１ｃ，Ｄ２ａ～Ｄ２ｃ、および双方向スイッチＳ１ａ～Ｓ１ｃを含む。入力端子Ｔ０ａ～Ｔ０ｃは、商用交流電源５１から入力フィルタ１を介して供給される三相交流電圧ＶＵ，ＶＶ，ＶＷをそれぞれ受ける。
　ダイオードＤ１ａ～Ｄ１ｃのアノードは、それぞれ入力端子Ｔ０ａ～Ｔ０ｃに接続され、それらのカソードはともに出力端子Ｔ１に接続される。ダイオードＤ２ａ～Ｄ２ｃのアノードはともに出力端子Ｔ２に接続され、それらのカソードはそれぞれ入力端子Ｔ０ａ～Ｔ０ｃに接続される。
　双方向スイッチＳ１ａ～Ｓ１ｃの一方端子はそれぞれ入力端子Ｔ０ａ～Ｔ０ｃに接続され、それらの他方端子はともに出力端子Ｔ３に接続される。双方向スイッチＳ１ａ～Ｓ１ｃの各々は、ダイオードＤ３～Ｄ６およびＮチャネルＭＯＳトランジスタＱ１を含む。
　ダイオードＤ３のアノードおよびダイオードＤ５のカソードはともに入力端子Ｔ０ａ（またはＴ０ｂ、またはＴ０ｃ）に接続される。ダイオードＤ４のアノードおよびダイオードＤ６のカソードはともに出力端子Ｔ３に接続される。ダイオードＤ３，Ｄ４のカソードは互いに接続され、ダイオードＤ５，Ｄ６のアノードは互いに接続される。トランジスタＱ１のドレインはダイオードＤ３，Ｄ４のカソードに接続され、トランジスタＱ１のソースはダイオードＤ５，Ｄ６のアノードに接続される。
　入力端子Ｔ０ａ、出力端子Ｔ１～Ｔ３、ダイオードＤ１ａ，Ｄ２ａ、および双方向スイッチＳ１ａは、Ｕ相の交流電圧ＶＵを直流電圧Ｖ１～Ｖ３に変換して出力端子Ｔ１～Ｔ３に出力するＵ相コンバータを構成している。入力端子Ｔ０ｂ、出力端子Ｔ１～Ｔ３、ダイオードＤ１ｂ，Ｄ２ｂ、および双方向スイッチＳ１ｂは、Ｖ相の交流電圧ＶＶを直流電圧Ｖ１～Ｖ３に変換して出力端子Ｔ１～Ｔ３に出力するＶ相コンバータを構成している。
　入力端子Ｔ０ｃ、出力端子Ｔ１～Ｔ３、ダイオードＤ１ｃ，Ｄ２ｃ、および双方向スイッチＳ１ｃは、Ｗ相の交流電圧ＶＷを直流電圧Ｖ１～Ｖ３に変換して出力端子Ｔ１～Ｔ３に出力するＷ相コンバータを構成している。コンバータ２は、三相交流電圧ＶＵ，ＶＶ，ＶＷを直流電圧Ｖ１～Ｖ３に変換して出力端子Ｔ１～Ｔ３に出力する。
　詳しく説明すると、双方向スイッチＳ１ａ～Ｓ１ｃのトランジスタＱ１は、制御装置(図示せず)からのＰＷＭ（pulse　width　modulation）信号φ１ａ，φ１ｂ，φ１ｃによってそれぞれ制御される。ＰＷＭ信号φ１ａ，φ１ｂ，φ１ｃの位相は、それぞれ三相交流電圧ＶＵ，ＶＶ，ＶＷの位相に同期しており、１２０度ずつずれている。
　図３（ａ）～（ｄ）は、Ｕ相コンバータ用のＰＷＭ信号φ１ａの作成方法および波形を示す図である。特に、図３（ａ）は正弦波指令値信号ＣＭ、正側三角波キャリア信号ＣＡ１、および負側三角波キャリア信号ＣＡ２の波形を示し、図３（ｂ）～（ｄ）はそれぞれＰＷＭ信号φ１Ａ，φ１Ｂ，φ１ａの波形を示している。
　図３（ａ）～（ｄ）において、正弦波指令値信号ＣＭの周波数は、たとえば商用周波数である。正弦波指令値信号ＣＭの位相は、たとえば商用周波数の交流電圧ＶＵの位相と同じである。キャリア信号ＣＡ１，ＣＡ２の周期および位相は同じである。キャリア信号ＣＡ１，ＣＡ２の周期は、正弦波指令値信号ＣＭの周期よりも十分に小さい。
　正弦波指令値信号ＣＭのレベルと正側三角波キャリア信号ＣＡ１のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも高い場合は、ＰＷＭ信号φ１Ｂが「Ｌ」レベルにされる。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも低い場合は、ＰＷＭ信号φ１Ｂが「Ｈ」レベルにされる。
　したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ１Ｂがキャリア信号ＣＡ１に同期して「Ｈ」レベルおよび「Ｌ」レベルにされ、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ１Ｂは「Ｈ」レベルに固定される。
　正弦波指令値信号ＣＭのレベルと負側三角波キャリア信号ＣＡ２のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが負側三角波キャリア信号ＣＡ２のレベルよりも高い場合は、ＰＷＭ信号φ１Ａが「Ｈ」レベルにされる。正弦波指令値信号ＣＭのレベルが負側三角波キャリア信号ＣＡ２のレベルよりも低い場合は、ＰＷＭ信号φ１Ａが「Ｌ」レベルにされる。
　したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ１Ａは「Ｈ」レベルに固定される。正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ１Ａはキャリア信号ＣＡ２に同期して「Ｈ」レベルおよび「Ｌ」レベルにされる。ＰＷＭ信号φ１ａは、ＰＷＭ信号φ１Ａ，φ１Ｂの論理積信号となる。ＰＷＭ信号φ１ａは、キャリア信号ＣＡ１，ＣＡ２に同期して「Ｈ」レベルおよび「Ｌ」レベルにされる。
　ＰＷＭ信号が１周期内において「Ｈ」レベルにされる時間と、ＰＷＭ信号の１周期の時間との比はデューティ比と呼ばれる。ＰＷＭ信号φ１ａのデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では、正弦波指令値信号ＣＭの正のピーク（９０度）付近で最小になり、ピークから外れるに従って増大し、０度付近と１８０度付近で最大となる。ＰＷＭ信号φ１ａのデューティ比は、正弦波指令値信号ＣＭのレベルが負である期間では、正弦波指令値信号ＣＭの負のピーク（２７０度）付近で最小になり、ピークから外れるに従って増大し、１８０度付近と３６０度付近で最大となる。
　次に、Ｕ相コンバータのダイオードＤ１ａ，Ｄ２ａ，Ｄ３～Ｄ６およびトランジスタＱ１の各々に流れる電流について説明する。力率は１．０であり、正弦波指令値信号ＣＭと交流電圧ＶＵの位相は一致しているものとする。正弦波指令値信号ＣＭのレベルが正である期間では、トランジスタＱ１がオフされたときに交流電圧ＶＵのレベルに応じたレベルの電流Ｉ１が入力端子Ｔ０ａからダイオードＤ１ａを介して出力端子Ｔ１に流れ、トランジスタＱ１がオンされたときに入力端子Ｔ０ａからダイオードＤ３、トランジスタＱ１、およびダイオードＤ６を介して出力端子Ｔ３に至る経路で電流Ｉ１を補完するレベルの電流Ｉ１Ａが流れる。
　正弦波指令値信号ＣＭのレベルが負である期間では、トランジスタＱ１がオフされたときに交流電圧ＶＵのレベルに応じたレベルの電流Ｉ２が出力端子Ｔ２からダイオードＤ２ａを介して入力端子Ｔ０ａに流れ、トランジスタＱ１がオンされたときに出力端子Ｔ３からダイオードＤ４、トランジスタＱ１、およびダイオードＤ５を介して入力端子Ｔ０ａに至る経路で電流Ｉ２を補完するレベルの電流Ｉ２Ａが流れる。Ｖ相コンバータおよびＷ相コンバータの各々は、Ｕ相コンバータと同様であるので、その説明は繰り返さない。
　コンバータ２は、商用交流電源５１から三相交流電力が正常に供給されている通常時は、商用交流電源５１から入力フィルタ１を介して供給される三相交流電力を直流電力に変換し、その直流電力を双方向チョッパ６を介してバッテリ５３（電力貯蔵装置）に供給するとともに、インバータ３に供給する。バッテリ５３は、直流電力を蓄える。バッテリ５３の代わりにコンデンサが接続されていても構わない。
　換言すると、コンバータ２は、制御装置(図示せず)から与えられるＰＷＭ信号φ１ａ，φ１ｂ，φ１ｃによって制御され、商用交流電源５１から入力フィルタ１を介して供給される三相交流電圧ＶＵ，ＶＶ，ＶＷに基づいて直流電圧Ｖ１～Ｖ３を生成し、生成した直流電圧Ｖ１～Ｖ３をそれぞれ出力端子Ｔ１～Ｔ３に与える。
　直流電圧Ｖ１は、直流電圧Ｖ２よりも高い電圧である。直流電圧Ｖ３は、直流電圧Ｖ１および直流電圧Ｖ２の中間電圧である。出力端子Ｔ３を接地すれば、直流電圧Ｖ１～Ｖ３はそれぞれ正電圧、負電圧、０Ｖとなる。商用交流電源５１からの交流電力の供給が停止された停電時は、トランジスタＱ１はオフ状態に固定され、コンバータ２の運転は停止される。
　なお、コンバータ２は、出力端子Ｔ１～Ｔ３側から入力端子Ｔ０ａ～Ｔ０ｃ側に電力を戻すことはできない。このため、この無停電電源装置では、必要に応じて出力端子Ｔ１～Ｔ３側から入力端子Ｔ０ａ～Ｔ０ｃ側に電力を戻す回生コンバータ５が別途設けられている。反面、電力供給と電力回生の両方を行なうことが可能なタイプのコンバータと比べ、コンバータ２の制御は簡単化されている。
　図２に示すように、直流正母線Ｌ１、直流負母線Ｌ２、および直流中性点母線Ｌ３の一方端子はそれぞれコンバータ２の出力端子Ｔ１～Ｔ３に接続され、それらの他方端子はそれぞれインバータ３の入力端子Ｔ１１～Ｔ１３に接続される。
　インバータ３は、入力端子Ｔ１１～Ｔ１３、出力端子Ｔ１４ａ～Ｔ１４ｃ、ＮチャネルＭＯＳトランジスタＱ１１ａ～Ｑ１１ｃ，Ｑ１２ａ～Ｑ１２ｃ、ダイオードＤ１１ａ～Ｄ１１ｃ，Ｄ１２ａ～Ｄ１２ｃ、および双方向スイッチＳ２ａ～Ｓ２ｃを含む。
　トランジスタＱ１１ａ～Ｑ１１ｃのドレインはともに入力端子Ｔ１１に接続され、それらのソースはそれぞれ出力端子Ｔ１４ａ～Ｔ１４ｃに接続される。トランジスタＱ１２ａ～Ｑ１２ｃのドレインはそれぞれ出力端子Ｔ１４ａ～Ｔ１４ｃに接続され、それらのソースはともに入力端子Ｔ１２に接続される。ダイオードＤ１１ａ～Ｄ１１ｃ，Ｄ１２ａ～Ｄ１２ｃは、それぞれトランジスタＱ１１ａ～Ｑ１１ｃ，Ｑ１２ａ～Ｑ１２ｃに逆並列に接続される。
　双方向スイッチＳ２ａ～Ｓ２ｃの一方端子はともに入力端子Ｔ１３に接続され、それらの他方端子はそれぞれ出力端子Ｔ１４ａ～Ｔ１４ｃに接続される。双方向スイッチＳ２ａ～Ｓ２ｃの各々は、トランジスタＱ１３，Ｑ１４およびダイオードＤ１３，Ｄ１４を含む。トランジスタＱ１３，Ｑ１４の各々は、たとえばＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）である。
　トランジスタＱ１３，Ｑ１４のコレクタは互いに接続され、トランジスタＱ１３のエミッタは入力端子Ｔ１３に接続され、トランジスタＱ１４のエミッタは出力端子Ｔ１４ａ（またはＴ１４ｂ、またはＴ１４ｃ）に接続される。ダイオードＤ１３，Ｄ１４は、それぞれトランジスタＱ１３，Ｑ１４に逆並列に接続されている。
　トランジスタＱ１１ａ～Ｑ１１ｃは、制御装置(図示せず)からのＰＷＭ信号φ１１ａ，φ１１ｂ，φ１１ｃによってそれぞれ制御される。ＰＷＭ信号φ１１ａ，φ１１ｂ，φ１１ｃの位相は、それぞれ三相交流電圧ＶＵ，ＶＶ，ＶＷの位相に同期しており、１２０度ずつずれている。
　トランジスタＱ１２ａ～Ｑ１２ｃは、制御装置(図示せず)からのＰＷＭ信号φ１２ａ，φ１２ｂ，φ１２ｃによってそれぞれ制御される。ＰＷＭ信号φ１２ａ，φ１２ｂ，φ１２ｃの位相は、それぞれ三相交流電圧ＶＵ，ＶＶ，ＶＷの位相に同期しており、１２０度ずつずれている。
　双方向スイッチＳ２ａ～Ｓ２ｃのトランジスタＱ１３は、制御装置(図示せず)からのＰＷＭ信号φ１３ａ，φ１３ｂ，φ１３ｃによってそれぞれ制御される。ＰＷＭ信号φ１３ａ，φ１３ｂ，φ１３ｃは、それぞれＰＷＭ信号φ１１ａ，φ１１ｂ，φ１１ｃの相補信号である。
　双方向スイッチＳ２ａ～Ｓ２ｃのトランジスタＱ１４は、制御装置(図示せず)からのＰＷＭ信号φ１４ａ，φ１４ｂ，φ１４ｃによってそれぞれ制御される。ＰＷＭ信号φ１４ａ，φ１４ｂ，φ１４ｃは、それぞれＰＷＭ信号φ１２ａ，φ１２ｂ，φ１２ｃの相補信号である。
　すなわち、入力端子Ｔ１１～Ｔ１３、出力端子Ｔ１４ａ、トランジスタＱ１１ａ，Ｑ１２ａ、ダイオードＤ１１ａ，Ｄ１２ａ、および双方向スイッチＳ２ａは、直流電圧Ｖ１～Ｖ３を交流電圧Ｖ４ａに変換して出力端子Ｔ１４ａに出力するＲ相インバータを構成している。
　入力端子Ｔ１１～Ｔ１３、出力端子Ｔ１４ｂ、トランジスタＱ１１ｂ，Ｑ１２ｂ、ダイオードＤ１１ｂ，Ｄ１２ｂ、および双方向スイッチＳ２ｂは、直流電圧Ｖ１～Ｖ３を交流電圧Ｖ４ｂに変換して出力端子Ｔ１４ｂに出力するＳ相インバータを構成している。
　入力端子Ｔ１１～Ｔ１３、出力端子Ｔ１４ｃ、トランジスタＱ１１ｃ，Ｑ１２ｃ、ダイオードＤ１１ｃ，Ｄ１２ｃ、および双方向スイッチＳ２ｃは、直流電圧Ｖ１～Ｖ３を交流電圧Ｖ４ｃに変換して出力端子Ｔ１４ｃに出力するＴ相インバータを構成している。交流電圧Ｖ４ａ～Ｖ４ｃは三相交流電圧ＶＵ，ＶＶ，ＶＷに同期して変化し、交流電圧Ｖ４ａ～Ｖ４ｃの位相は１２０度ずつずれている。
　図４（ａ）～（ｅ）は、Ｒ相インバータ用のＰＷＭ信号φ１１ａ～φ１４ａの作成方法および波形を示す図である。特に、図４（ａ）は正弦波指令値信号ＣＭ、正側三角波キャリア信号ＣＡ１、および負側三角波キャリア信号ＣＡ２の波形を示し、図４（ｂ）～（ｅ）はそれぞれＰＷＭ信号φ１１ａ，φ１４ａ，φ１３ａ，φ１２ａの波形を示している。
　図４（ａ）～（ｅ）において、正弦波指令値信号ＣＭの周波数は、たとえば商用周波数である。キャリア信号ＣＡ１，ＣＡ２の周期および位相は同じである。キャリア信号ＣＡ１，ＣＡ２の周期は、正弦波指令値信号ＣＭの周期よりも十分に小さい。
　正弦波指令値信号ＣＭのレベルと正側三角波キャリア信号ＣＡ１のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも高い場合は、ＰＷＭ信号φ１１ａ，φ１３ａがそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされる。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも低い場合は、ＰＷＭ信号φ１１ａ，φ１３ａがそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされる。
　したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ１１ａとφ１３ａがキャリア信号ＣＡ１に同期して交互に「Ｈ」レベルにされ、トランジスタＱ１１ａとＱ１３が交互にオンされる。また、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ１１ａ，φ１３ａはそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、トランジスタＱ１１ａがオフ状態に固定されるとともにトランジスタＱ１３がオン状態に固定される。
　正弦波指令値信号ＣＭのレベルと負側三角波キャリア信号ＣＡ２のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが負側三角波キャリア信号ＣＡ２のレベルよりも高い場合は、ＰＷＭ信号φ１２ａ，φ１４ａがそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされる。正弦波指令値信号ＣＭのレベルが負側三角波キャリア信号ＣＡ２のレベルよりも低い場合は、ＰＷＭ信号φ１２ａ，φ１４ａがそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされる。
　したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ１２ａ，φ１４ａはそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、トランジスタＱ１２ａがオフ状態に固定されるとともにトランジスタＱ１４がオン状態に固定される。また、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ１２ａとφ１４ａがキャリア信号ＣＡ２に同期して交互に「Ｈ」レベルにされ、トランジスタＱ１２ａとＱ１４が交互にオンされる。
　ＰＷＭ信号が１周期内において「Ｈ」レベルにされる時間と、ＰＷＭ信号の１周期の時間との比はデューティ比と呼ばれる。ＰＷＭ信号φ１１ａのデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では、正弦波指令値信号ＣＭの正のピーク（９０度）付近で最大になり、ピークから外れるに従って減少し、０度付近と１８０度付近で０となる。ＰＷＭ信号φ１１ａのデューティ比は、正弦波指令値信号ＣＭのレベルが負である期間では０に固定される。ＰＷＭ信号φ１３ａは、ＰＷＭ信号φ１１ａの相補信号である。
　ＰＷＭ信号φ１２ａのデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では０に固定される。ＰＷＭ信号φ１２ａのデューティ比は、正弦波指令値信号ＣＭの負のピーク（２７０度）付近で最大になり、ピークから外れるに従って減少し、１８０度付近と３６０度付近で０となる。ＰＷＭ信号φ１２ａのデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では０に固定される。ＰＷＭ信号φ１４ａは、ＰＷＭ信号φ１２ａの相補信号である。
　Ｓ相インバータ用のＰＷＭ信号φ１１ｂ～φ１４およびＴ相インバータ用のＰＷＭ信号φ１１ｃ～φ１４の各々は、Ｒ相インバータ用のＰＷＭ信号φ１１ａ～φ１４ａと同様であるので、その説明は繰り返さない。
　インバータ３は、商用交流電源５１から三相交流電力が正常に供給されている通常時は、コンバータ２で生成された直流電力を三相交流電力に変換し、商用交流電源５１からの交流電力の供給が停止された停電時は、バッテリ５３から双方向チョッパ６を介して供給される直流電力を三相交流電力に変換する。
　換言すると、インバータ３は、通常時はコンバータ２から母線Ｌ１～Ｌ３を介して供給される直流電圧Ｖ１～Ｖ３に基づいて三相交流電圧Ｖ４ａ～Ｖ４ｃを生成し、停電時はバッテリ５３から双方向チョッパ６および母線Ｌ１～Ｌ３を介して供給される直流電圧Ｖ１～Ｖ３に基づいて三相交流電圧Ｖ４ａ～Ｖ４ｃを生成する。
　図１に戻って、出力フィルタ４は、リアクトル２１～２３およびコンデンサ２４～２６を含む。リアクトル２１～２３の一方端子はそれぞれインバータ３の出力端子Ｔ１４ａ～Ｔ１４ｃに接続され、それらの他方端子は負荷５２に接続される。コンデンサ２４～２６の一方電極はそれぞれリアクトル２１～２３の他方端子に接続され、それらの他方電極はともに中性点ＮＰに接続される。リアクトル２１～２３およびコンデンサ２４～２６は低域通過フィルタを構成する。
　出力フィルタ４は、インバータ３から出力される交流電力のうちの商用周波数の交流電力を負荷５２に通過させるとともに、インバータ３で発生するキャリア周波数の信号が負荷５２側に通過するのを防止する。換言すると、出力フィルタ４は、インバータ３の出力電圧Ｖ４ａ～Ｖ４ｃを商用周波数の正弦波の三相交流電圧ＶＲ，ＶＳ，ＶＴに変換して負荷５２に供給する。負荷５２は、三相交流電圧ＶＲ，ＶＳ，ＶＴによって駆動される。
　ブスバーＢ１～Ｂ３の一方端はそれぞれ母線Ｌ１～Ｌ３に接続され、それらの他方端は双方向チョッパ６を介してバッテリ５３に接続される。平滑コンデンサＣ１は、ブスバーＢ１，Ｂ３間に接続され、ブスバーＢ１，Ｂ２間の直流電圧Ｖ１－Ｖ３を平滑化させる。平滑コンデンサＣ２は、ブスバーＢ３，Ｂ２間に接続され、ブスバーＢ３，Ｂ２間の直流電圧Ｖ３－Ｖ２を平滑化させる。ブスバーＢ１，Ｂ３は、回生コンバータ５を介して商用交流電源５１に接続される。
　回生コンバータ５は、図５に示すように、入力端子Ｔ２１，Ｔ２２、出力端子Ｔ２３，Ｔ２４、トランジスタＱ２１～Ｑ２４、およびダイオードＤ２１～Ｄ２４を含む。トランジスタＱ２１～Ｑ２４の各々は、たとえばＩＧＢＴである。入力端子Ｔ２１，Ｔ２２は、それぞれブスバーＢ１，Ｂ２に接続される。出力端子Ｔ２３は商用交流電源５１のＶ相の交流電圧ＶＶのラインに接続され、出力端子Ｔ２４は商用交流電源５１のＷ相の交流電圧ＶＷのラインに接続される。
　トランジスタＱ２１，Ｑ２３のコレクタはともに入力端子Ｔ２１に接続され、それらのエミッタはそれぞれ出力端子Ｔ２３，Ｔ２４に接続される。トランジスタＱ２２，Ｑ２４のコレクタはそれぞれ出力端子Ｔ２３，Ｔ２４に接続され、それらのエミッタはともに入力端子Ｔ２２に接続される。ダイオードＤ２１～Ｄ２４は、それぞれトランジスタＱ２１～Ｑ２４に逆並列に接続される。
　トランジスタＱ２１～Ｑ２４のゲートの各々は、制御装置(図示せず)からのＰＷＭ信号を受ける。母線Ｌ１，Ｌ３間の直流電圧Ｖ１－Ｖ２が上限値ＶＨよりも低い場合は、トランジスタＱ２１～Ｑ２４はオフ状態に固定される。負荷５２において回生電力が発生し、かつバッテリ５３が満充電状態である場合において、直流正母線Ｌ１および直流負母線Ｌ２間の直流電圧Ｖ１－Ｖ２が上限値ＶＨを超えた場合は、トランジスタＱ２１～Ｑ２４の各々が所定のタイミングでオン／オフされ、平滑コンデンサＣ１，Ｃ２の直流電力が交流電力に変換されて商用交流電源５１に戻される。
　すなわち、回生コンバータ５は、入力端子Ｔ２１，Ｔ２２側から見れば、直流電圧Ｖ１－Ｖ２を交流電圧に変換して出力端子Ｔ２３，Ｔ２４に出力するインバータである。トランジスタＱ２１，Ｑ２４をオンさせるとともにトランジスタＱ２２，Ｑ２３をオフさせると、入力端子Ｔ２１からトランジスタＱ２１、出力端子Ｔ２３、商用交流電源５１、出力端子Ｔ２４、およびトランジスタＱ２４を介して入力端子Ｔ２２に至る経路で電流が流れ、出力端子Ｔ２３，Ｔ２４間に正電圧が出力される。
　トランジスタＱ２２，Ｑ２３をオンさせるとともにトランジスタＱ２１，Ｑ２４をオフさせると、入力端子Ｔ２１からトランジスタＱ２３、出力端子Ｔ２４、商用交流電源５１、出力端子Ｔ２３、およびトランジスタＱ２２を介して入力端子Ｔ２２に至る経路で電流が流れ、出力端子Ｔ２３，Ｔ２４間に負電圧が出力される。したがって、トランジスタＱ２１～Ｑ２４を所定のタイミングでオン／オフさせることにより、直流電圧Ｖ１－Ｖ２を交流電圧に変換して出力端子Ｔ２３，Ｔ２４間に出力することができる。
　Ｖ相の交流電圧ＶＶとＷ相の交流電圧ＶＷとは位相が１２０度ずれており、交流電圧ＶＶとＶＷの差も交流電圧ＶＶＷとなる。回生コンバータ５で生成される交流電圧の位相を交流電圧ＶＶＷよりも進ませることにより、入力端子Ｔ２１，Ｔ２２側から出力端子Ｔ２３，Ｔ２４側に電力を戻すことができ、母線Ｌ１，Ｌ２間の直流電圧Ｖ１－Ｖ２を低下させることができる。母線Ｌ１，Ｌ３間の直流電圧Ｖ１－Ｖ２が上限値ＶＨよりも低くなった場合は、トランジスタＱ２１～Ｑ２４はオフ状態に固定され、商用交流電源５１への電力の返還は停止される。
　双方向チョッパ６は、商用交流電源５１から三相交流電力が供給されている場合は、コンデンサＣ１，Ｃ２からバッテリ５３に直流電力を供給し、商用交流電源５１から三相交流電力の供給が停止された場合、すなわち停電時は、バッテリ５３からコンデンサＣ１，Ｃ２に直流電力を供給する。
　すなわち図６に示すように、双方向チョッパ６は、端子Ｔ３１～Ｔ３７、トランジスタＱ３１～Ｑ３４、ダイオードＤ３１～Ｄ３４、およびノーマルモードリアクトル（直流リアクトル）１０を含む。トランジスタＱ３１～Ｑ３４の各々は、たとえばＩＧＢＴである。端子Ｔ３１～Ｔ３３は、それぞれブスバーＢ１～Ｂ３に接続される。端子Ｔ３６，Ｔ３７は、それぞれバッテリ５３の正極および負極に接続される。
　トランジスタＱ３１，Ｑ３２のコレクタはそれぞれ端子Ｔ３１，Ｔ３４に接続され、それらのエミッタはそれぞれ端子Ｔ３４，Ｔ３３に接続される。トランジスタＱ３３，Ｑ３４のコレクタはそれぞれ端子Ｔ３３，Ｔ３５に接続され、それらのエミッタはそれぞれ端子Ｔ３５，Ｔ３２に接続される。ダイオードＤ３１～Ｄ３４は、それぞれトランジスタＱ３１～Ｑ３４に逆並列に接続される。ノーマルモードリアクトル３０は、端子Ｔ３４，Ｔ３６間に接続されたコイル３１と、端子Ｔ３７，Ｔ３５間に接続されたコイル３２とを含む。
　商用交流電源５１から三相交流電力が供給されている場合、コンデンサＣ１，Ｃ２から双方向チョッパ６を介してバッテリ５３に直流電力が供給され、バッテリ５３が充電される。この場合、トランジスタＱ３２，Ｑ３３はオフ状態に固定され、トランジスタＱ３１，Ｑ３４が交互にオンにされる。
　すなわち、第１バッテリ充電モードでは、トランジスタＱ３２～Ｑ３４がオフするとともに、トランジスタＱ３１がオンする。これにより、端子Ｔ３１からトランジスタＱ３１、コイル３１、バッテリ５３、コイル３２、およびダイオードＤ３３を介して端子Ｔ３３に電流が流れ、コンデンサＣ１が放電されてバッテリ５３が充電される。
　また、第２バッテリ充電モードでは、トランジスタＱ３２，Ｑ３３がオフするとともに、トランジスタＱ３１，Ｑ３４がオンする。これにより、端子Ｔ３１からトランジスタＱ３１、コイル３１、バッテリ５３、コイル３２、およびトランジスタＱ３４を介して端子Ｔ３２に電流が流れ、コンデンサＣ１，Ｃ２が放電されてバッテリ５３が充電される。
　第３バッテリ充電モードでは、トランジスタＱ３１～Ｑ３３がオフするとともに、トランジスタＱ３４がオンする。これにより、端子Ｔ３３からダイオードＤ３２、コイル３１、バッテリ５３、コイル３２、およびトランジスタＱ３４を介して端子Ｔ３２に電流が流れ、コンデンサＣ２が放電されてバッテリ５３が充電される。
　第１バッテリ充電モードと第３バッテリ充電モードは、交互に行なわれる。第１バッテリ充電モードと第３バッテリ充電モードの間の期間では、コイル３１，３２に蓄えられた電磁エネルギーが放出されて、ダイオードＤ３２、コイル３１、バッテリ５３、コイル３２、およびダイオードＤ３３の経路に電流が流れ、バッテリ５３が充電される。第２バッテリ充電モードは、第１バッテリ充電モードと第３バッテリ充電モードが重なっているモードである。
　商用交流電源５１からの三相交流電力の供給が停止されている場合、バッテリ５３から双方向チョッパ６を介してコンデンサＣ１，Ｃ２に直流電力が供給され、コンデンサＣ１，Ｃ２が充電される。この場合、トランジスタＱ３１，Ｑ３４はオフ状態に固定され、トランジスタＱ３２，Ｑ３３が交互にオンにされる。
　すなわち、第１バッテリ放電モードでは、トランジスタＱ３１，Ｑ３３，Ｑ３４がオフするとともに、トランジスタＱ３２がオンする。これにより、バッテリ５３の正電極からコイル３１、トランジスタＱ３２、コンデンサＣ２、ダイオードＤ３４、およびコイル３２を介してバッテリ５３の負電極に電流が流れ、バッテリ５３が放電されてコンデンサＣ２が充電される。
　第２バッテリ放電モードでは、トランジスタＱ３１～Ｑ３４がオフする。これにより、バッテリ５３の正電極からコイル３１、ダイオードＤ３１、コンデンサＣ１，Ｃ２、ダイオードＤ３４、およびコイル３２を介してバッテリ５３の負電極に電流が流れ、バッテリ５３が放電されてコンデンサＣ１，Ｃ２が充電される。
　第３バッテリ放電モードでは、トランジスタＱ３１，Ｑ３２，Ｑ３４がオフするとともに、トランジスタＱ３３がオンする。これにより、バッテリ５３の正電極からコイル３１、ダイオードＤ３１、コンデンサＣ１、トランジスタＱ３３、およびコイル３２を介してバッテリ５３の負電極に電流が流れ、バッテリ５３が放電されてコンデンサＣ１が充電される。
　第１バッテリ放電モードと第３バッテリ放電モードは、交互に行なわれる。第１バッテリ放電モードと第３バッテリ放電モードの間の期間において、端子Ｔ３１，Ｔ３２間の電圧がバッテリ５３の電圧よりも低下している場合は、第２バッテリ放電モードが行なわれる。
　制御装置(図示せず)は、商用交流電源５１からの三相交流電圧ＶＵ，ＶＶ，ＶＷ、負荷５２に出力される三相交流電圧ＶＲ，ＶＳ，ＶＴ、直流電圧Ｖ１～Ｖ３、バッテリ５３の端子間電圧などをモニタしながら、ＰＷＭ信号を供給することにより、コンバータ２、インバータ３、回生コンバータ５、および双方向チョッパ６を制御する。
　次に、この無停電電源装置の動作について説明する。商用交流電源５１から三相交流電力が正常に供給されている通常時は、商用交流電源５１からの交流電力が入力フィルタ１を介してコンバータ２に供給され、コンバータ２によって直流電力に変換される。コンバータ２で生成された直流電力は、双方向チョッパ６を介してバッテリ５３に蓄えられるとともにインバータ３に供給され、インバータ３によって商用周波数の三相交流電力に変換される。インバータ３で生成された三相交流電力は、出力フィルタ４を介して負荷５２に供給され、負荷５２が運転される。
　負荷５２で定格電力が消費されている場合は、母線Ｌ１，Ｌ２間の直流電圧Ｖ１－Ｖ２は定格電圧ＶＤＣに維持され、バッテリ５３の端子間電圧は一定電圧ＶＢに維持される。負荷５２で回生電力が発生して母線Ｌ１，Ｌ２間の直流電圧Ｖ１－Ｖ２が定格電圧ＶＤＣよりも高い上限値ＶＨを超え、かつバッテリ５３が満充電状態である場合は、平滑コンデンサＣ１，Ｃ２の直流電力が回生コンバータ５によって交流電力に変換されて商用交流電源５１に戻され、母線Ｌ１，Ｌ２間の直流電圧Ｖ１－Ｖ２が定格電圧ＶＤＣに戻される。
　商用交流電源５１からの交流電力の供給が停止された停電時は、コンバータ２の運転が停止されるとともに、バッテリ５３の直流電力が双方向チョッパ６を介してインバータ３に供給され、インバータ３によって商用周波数の三相交流電力に変換される。インバータ３で生成された三相交流電力は、出力フィルタ４を介して負荷５２に供給され、負荷５２の運転が継続される。
　したがって、停電が発生した場合でも、バッテリ５３に直流電力が蓄えられている限りは負荷５２の運転が継続される。商用交流電源５１からの交流電力の供給が再開された場合は、コンバータ２の運転が再開され、コンバータ２で生成された直流電力が双方向チョッパ６を介してバッテリ５３に供給されるとともにインバータ３に供給され、元の状態に戻る。
　次に、コンバータユニット７の構成について説明する。図７（ａ）～（ｃ）は、それぞれコンバータユニット７の構成を示す正面図、平面図、および側面図である。図８は、図７（ａ）のＶＩＩＩ－ＶＩＩＩ線断面図である。図７（ａ）～（ｃ）および図８において、コンバータユニット７は、四角形の支持板４０、２枚の側板４１，４２、長方形の放熱板４３、１０個のコンデンサＣ１ａ～Ｃ１ｅ，Ｃ２ａ～Ｃ２ｅ、８個の半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄ、および四角形のラミネートブスバー４４を含む。
　放熱板４３の幅（図中のＹ方向（奥行き方向）の長さ）は、支持板４０の幅の半分程度である。側板４１，４２の下端は支持板４０の側面に固定され、側板４１，４２の上端部は内側に折り曲げられている。放熱板４３は、側板４１，４２の折り曲げ部の下面に固定されている。支持板４０と放熱板４３は平行に配置される。
　支持板４０の表面の手前の領域には、１０個のコンデンサＣ１ａ～Ｃ１ｅ，Ｃ２ａ～Ｃ２ｅが５行２列に配置されている。コンデンサＣ１ａ～Ｃ１ｅは、支持板４０の手前側の１辺に沿って図中のＸ方向（左右方向）に１列に配置され、並列接続されて平滑コンデンサＣ１を構成する。コンデンサＣ２ａ～Ｃ２ｅは、コンデンサＣ１ａ～Ｃ１ｅに隣接してＸ方向に１列に配置され、並列接続されて平滑コンデンサＣ２を構成する。コンデンサＣ１ａ～Ｃ１ｅ，Ｃ２ａ～Ｃ２ｅの各々は、２つの端子を上にして、かつ２つの端子がＹ方向に並ぶように配置されている。
　放熱板４３の表面には、８個の半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄが４行２列に配置されている。放熱板４３の下面には、複数の放熱フィン(図示せず)が設けられている。半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄで発生する熱は、放熱板４３を介して空気中に放散される。
　半導体モジュールＭ１ａ～Ｍ１ｄは、放熱板４３の奥側の１辺に沿ってＸ方向に１列に配置される。半導体モジュールＭ２ａ～Ｍ２ｄは、半導体モジュールＭ１ａ～Ｍ１ｄに隣接してＸ方向に１列に配置される。半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄの各々は、３つの端子ＴＡ，ＴＣ，ＴＢを上にして、かつ３つの端子ＴＡ，ＴＣ，ＴＢがＹ方向に並ぶように配置されている。半導体モジュールＭ１ａ～Ｍ１ｄと半導体モジュールＭ２ａ～Ｍ２ｄとは逆向きに配置されており、半導体モジュールＭ１ａ～Ｍ１ｄの端子ＴＢと半導体モジュールＭ２ａ～Ｍ２ｄの端子ＴＢとは、隣接して配置されている。
　ラミネートブスバー４４は、コンデンサＣ１ａ～Ｃ１ｅ，Ｃ２ａ～Ｃ２ｅおよび半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄを覆うように配置される。ラミネートブスバー４４の図中の左側端部から、３つの端子ＴＰ，ＴＯ，ＴＮが突出している。３つの端子ＴＰ，ＴＯ，ＴＮは、それぞれ直流正母線Ｌ１、直流中性点母線Ｌ３、および直流負母線Ｌ２に接続される。
　さらに、ラミネートブスバー４４の表面には、Ｙ方向に延在する帯状の電極ＥＬ１～ＥＬ４が設けられている。電極ＥＬ１は半導体モジュールＭ１ａ～Ｍ１ｃの端子ＴＢの上方に設けられ、電極ＥＬ２は半導体モジュールＭ２ａ～Ｍ２ｃの端子ＴＢの上方に設けられている。電極ＥＬ３は半導体モジュールＭ１ｄの端子ＴＢの上方に設けられ、電極ＥＬ４は半導体モジュールＭ２ｄの端子ＴＢの上方に設けられている。
　図９は、ラミネートブスバー４４の構成を示す断面図である。図９において、ラミネートブスバー４４は、積層された３枚の導体層ＭＥ１～ＭＥ３および４枚の絶縁フィルムＦ１～Ｆ４を含む。３枚の導体層ＭＥ１～ＭＥ３は、４枚の絶縁フィルムＦ１～Ｆ４の間に設けられており、互いに電気的に絶縁されている。３枚の導体層ＭＥ１～ＭＥ３は、それぞれブスバーＢ１，Ｂ３，Ｂ２として使用され、それぞれ端子ＴＰ，ＴＯ，ＴＮに接続される。
　ラミネートブスバー４４には、コンデンサＣ１ａ～Ｃ１ｅ，Ｃ２ａ～Ｃ２ｅおよび半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄの各端子に対応した孔が開けられている。各端子は、対応する孔を介して、対応する導体層ＭＥまたは電極ＥＬにネジ、半田などによって電気的に接続される。すなわち、コンデンサＣ１ａ～Ｃ１ｅ，Ｃ２ａ～Ｃ２ｅおよび半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄは、ラミネートブスバー４４に搭載されている。ラミネートブスバー４４を使用することにより、ブスバーＢ１～Ｂ３の各々のインダクタンスを低減化するとともに、配線処理の簡単化、装置寸法の小型化を図っている。
　図１０は、半導体モジュールＭ１ａの構成を示す回路図である。図１０において、半導体モジュールＭ１ａは、２つのトランジスタＱＡ，ＱＢと、２つのダイオードＤＡ，ＤＢと、３つの端子ＴＡ，ＴＢ，ＴＣと、直方体状のパッケージＰＡとを含む。トランジスタＱＡ，ＱＢおよびダイオードＤＡ，ＤＢは、パッケージＰＡ内に封入されている。３つの端子ＴＡ，ＴＢ，ＴＣは、パッケージＰＡの表面に露出している。端子ＴＡ，ＴＢ，ＴＣは、パッケージＰＡの表面の一方側端部、他方側端部、および中央部にそれぞれ配置されている。
　トランジスタＱＡ，ＱＢの各々は、たとえばＩＧＢＴである。トランジスタＱＡのコレクタおよびエミッタはそれぞれ端子ＴＡ，ＴＢに接続され、トランジスタＱＢのコレクタおよびエミッタはそれぞれ端子ＴＢ，ＴＣに接続されている。ダイオードＤＡ，ＤＢは、それぞれトランジスタＱＡ，ＱＢに逆並列に接続される。
　なお、半導体モジュールＭ１ａには、トランジスタＱＡ，ＱＢの各々をオン／オフさせるための複数の端子も設けられているが、図面および説明の簡単化のため、それらの端子の図示は省略されている。他の半導体モジュールＭ１ｂ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄの各々は、半導体モジュールＭ１ａと同じ構成である。
　半導体モジュールＭ１ａ～Ｍ１ｃは、並列接続され、図６で示した双方向チョッパ６のトランジスタＱ３１，Ｑ３２およびダイオードＤ３１，Ｄ３２を構成する。半導体モジュールＭ２ａ～Ｍ２ｃは、並列接続され、図６で示した双方向チョッパ６のトランジスタＱ３３，Ｑ３４およびダイオードＤ３３，Ｄ３４を構成する。半導体モジュールＭ１ｄ，Ｍ２ｄは、図５で示した回生コンバータ５のトランジスタＱ２１，Ｑ２２およびダイオードＤ２１，Ｄ２２を構成する。
　図１１は、ラミネートブスバー４４とコンデンサＣ１ａ，Ｃ２ａと半導体モジュールＭ１ａ，Ｍ２ａとの接続関係を模式的に示す図である。図１１において、ラミネートブスバー４４の導体層ＭＥ１～ＭＥ３の各々は実線で記載され、絶縁フィルムＦ１～Ｆ４の各々は点線で記載されている。導体層ＭＥ１～ＭＥ３は、それぞれブスバーＢ１，Ｂ３，Ｂ２を構成し、それぞれ端子ＴＰ，ＴＯ，ＴＮに接続されている。
　絶縁フィルムＦ１の上に電極ＥＬ１，ＥＬ２が形成され、電極ＥＬ１，ＥＬ２はそれぞれ図６の端子Ｔ３４，Ｔ３５に接続される。絶縁フィルムＦ４の下に、コンデンサＣ１ａ，Ｃ２ａおよび半導体モジュールＭ１ａ，Ｍ２ａが配置される。コンデンサＣ１ａの２つの端子は、それぞれ導体層ＭＥ１，ＭＥ２に接続される。コンデンサＣ１ｂ～Ｃ１ｅの各々の２つの端子も、コンデンサＣ１ａと同様に接続される。コンデンサＣ２ａの２つの端子は、それぞれ導体層ＭＥ２，ＭＥ３に接続される。コンデンサＣ２ｂ～Ｃ２ｅの各々の２つの端子も、コンデンサＣ２ａと同様に接続される。コンデンサＣの各端子は、ラミネートブスバー４４の孔を介して対応する導体層ＭＥに接続されている。
　半導体モジュールＭ１ａの端子ＴＡ，ＴＣ，ＴＢは、それぞれ導体層ＭＥ１，ＭＥ２および電極ＥＬ１に接続される。半導体モジュールＭ１ｂ，Ｍ１ｃの各々の端子ＴＡ，ＴＣ，ＴＢも、半導体モジュールＭ１ａと同様に接続される。半導体モジュールＭ２ａの端子ＴＡ，ＴＣ，ＴＢは、それぞれ導体層ＭＥ２，ＭＥ３および電極ＥＬ２に接続される。半導体モジュールＭ２ｂ，Ｍ２ｃの各々の端子ＴＡ，ＴＣ，ＴＢも、半導体モジュールＭ１ａと同様に接続される。半導体モジュールＭの各端子Ｔは、ラミネートブスバー４４の孔を介して対応する導体層ＭＥまたは電極ＥＬに接続されている。半導体モジュールＭ１ａ～Ｍ１ｃ，Ｍ２ａ～Ｍ２ｃは、双方向チョッパ６に含まれる第２の半導体装置を構成する。
　図１２は、ラミネートブスバー４４とコンデンサＣ１ｅ，Ｃ２ｅと半導体モジュールＭ１ｄ，Ｍ２ｄとの接続関係を模式的に示す図である。図１２において、ラミネートブスバー４４の導体層ＭＥ１～ＭＥ３の各々は実線で記載され、絶縁フィルムＦ１～Ｆ４の各々は点線で記載されている。導体層ＭＥ１～ＭＥ３は、それぞれブスバーＢ１，Ｂ３，Ｂ２を構成し、それぞれ端子ＴＰ，ＴＯ，ＴＮに接続されている。
　絶縁フィルムＦ１の上に電極ＥＬ３，ＥＬ４が形成され、電極ＥＬ３，ＥＬ４はそれぞれ図５の端子Ｔ２３，Ｔ２４に接続される。絶縁フィルムＦ４の下に、コンデンサＣ１ｅ，Ｃ２ｅおよび半導体モジュールＭ１ｄ，Ｍ２ｄが配置される。コンデンサＣ１ｅの２つの端子は、上述の通り、コンデンサＣ１ａと同様に接続される。コンデンサＣ１ｅの２つの端子は、上述の通り、コンデンサＣ２ａと同様に接続される。
　半導体モジュールＭ１ｄの端子ＴＡ，ＴＣ，ＴＢは、それぞれ導体層ＭＥ１，ＭＥ３および電極ＥＬ３に接続される。半導体モジュールＭ２ｄの端子ＴＡ，ＴＣ，ＴＢは、それぞれ導体層ＭＥ１，ＭＥ３および電極ＥＬ４に接続される。半導体モジュールＭの各端子Ｔは、ラミネートブスバー４４の孔を介して対応する導体層ＭＥまたは電極ＥＬに接続されている。半導体モジュールＭ１ｄ，Ｍ２ｄは、回生コンバータ５に含まれる第１の半導体装置を構成する。
　この実施の形態では、直流電圧生成用のコンバータ２と電力回生用のコンバータ５とを別々に設けたので、制御の簡単化を図ることができる。さらに、母線Ｌ１～Ｌ３と回生コンバータ５および双方向チョッパ６との間にブスバーＢ１～Ｂ３を接続し、ブスバーＢ１～Ｂ３をラミネートブスバー４４で構成し、回生コンバータ５および双方向チョッパ６に含まれる半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄの各々をラミネートブスバー４４に搭載して各端子をブスバーＢ１，Ｂ２またはＢ３に接続した。したがって、半導体モジュールＭ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄとブスバーＢ１～Ｂ３とを一体のユニットとして構成することができ、装置寸法の小型化を図ることができる。
　なお、この実施の形態では、本願発明が３本の母線Ｌ１～Ｌ３を備えた３レベルの無停電電源装置に適用された場合について説明したが、これに限るものではなく、本願発明は２本の母線Ｌ１，Ｌ２のみを備えた２レベルの無停電電源装置にも適用可能である。２レベルの無停電電源装置では、商用交流電源５１からの交流電圧を直流電圧Ｖ１，Ｖ２に変換するコンバータと、直流電圧Ｖ１，Ｖ２を交流電圧に変換して負荷５２に供給するインバータと、直流電圧Ｖ１，Ｖ２を伝達する２本のブスバーＢ１，Ｂ２と、ブスバーＢ１，Ｂ２間に接続された平滑コンデンサと、ブスバーＢ１，Ｂ２間の直流電圧を交流電圧に変換して商用交流電源５１に戻す回生コンバータと、ブスバーＢ１，Ｂ２とバッテリ５３の間で直流電力を授受する双方向チョッパとが設けられる。ブスバーＢ１，Ｂ２は、ラミネートブスバーによって構成される。回生チョッパに含まれる半導体モジュールと、双方向チョッパに含まれる半導体モジュールと、平滑コンデンサとがラミネートブスバーに搭載される。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　入力フィルタ、２　コンバータ、Ｌ１　直流正母線、Ｌ２　直流負母線、Ｌ３　直流中性点母線、３　インバータ、４　出力フィルタ、Ｂ１～Ｂ３　ブスバー、Ｃ１，Ｃ２　平滑コンデンサ、５　回生コンバータ、６　双方向チョッパ、７　コンバータユニット、１１～１３，２１～２３　リアクトル、１４～１６，２４～２６，Ｃ１ａ～Ｃ１ｅ，Ｃ２ａ～Ｃ２ｅ　コンデンサ、Ｔ０ａ～Ｔ０ｃ，Ｔ１１～Ｔ１３，Ｔ２１，Ｔ２２　入力端子、Ｔ１～Ｔ３，Ｔ１４ａ～Ｔ１４ｃ，Ｔ２３，Ｔ２４　出力端子、Ｔ３１～Ｔ３７，ＴＰ，ＴＮ，ＴＯ，ＴＡ～ＴＣ　端子、Ｑ１，Ｑ１１ａ～Ｑ１１ｃ，Ｑ１２ａ～Ｑ１２ｃ，Ｑ１３，Ｑ１４，Ｑ２１～Ｑ２４，Ｑ３１～Ｑ３４，ＱＡ，ＱＢ　トランジスタ、Ｄ１ａ～Ｄ１ｃ，Ｄ２ａ～Ｄ２ｃ，Ｄ３～Ｄ６，Ｄ１１ａ～Ｄ１１ｃ，Ｄ１２ａ～Ｄ１２ｃ，Ｄ１３，Ｄ１４，Ｄ２１～Ｄ２４，Ｄ３１～Ｄ３４，ＤＡ，ＤＢ　ダイオード、Ｓ１ａ～Ｓ１ｃ，Ｓ２ａ～Ｓ２ｃ　双方向スイッチ、３０　ノーマルモードリアクトル、３１，３２　コイル、４０　支持板、４１，４２　側板、４３　放熱板、Ｍ１ａ～Ｍ１ｄ，Ｍ２ａ～Ｍ２ｄ　半導体モジュール、４４　ラミネートブスバー、ＥＬ１～ＥＬ４　電極、ＰＡ　パッケージ、５１　商用交流電源、５２　負荷、５３　バッテリ。

Claims (8)

  1. 　交流電源から供給される交流電圧を直流電圧に変換する第１のコンバータと、
    　直流電圧を交流電圧に変換して負荷に供給するインバータと、
    　前記第１のコンバータと前記インバータとの間に接続され、直流電圧を伝達するための直流母線と、
    　前記直流母線に接続され、直流電圧を伝達するためのブスバーと、
    　前記ブスバーに接続され、前記直流母線の直流電圧が上限値を超えた場合に、前記ブスバーから受けた直流電圧を交流電圧に変換して前記交流電源に戻す第２のコンバータと、
    　前記ブスバーに接続され、前記交流電源から交流電圧が供給されている通常時は、前記ブスバーから受けた直流電圧を電力貯蔵装置に供給し、前記交流電源からの交流電圧の供給が停止された停電時は、前記電力貯蔵装置の直流電圧を前記ブスバーを介して前記インバータに供給する双方向チョッパと、
    　前記ブスバーを含む回路基板とを備え、
    　前記第２のコンバータは第１の半導体装置を含み、
    　前記双方向チョッパは第２の半導体装置およびリアクトルを含み、
    　前記第１および第２の半導体装置の各々は前記回路基板に搭載されて前記ブスバーに接続されている、無停電電源装置。
  2. 　さらに、前記回路基板に搭載され、前記第１の半導体装置に接続されるとともに前記交流電源に接続される第１の電極と、
    　前記回路基板に搭載され、前記第２の半導体装置に接続されるとともに前記リアクトルを介して前記電力貯蔵装置に接続される第２の電極とを備える、請求項１に記載の無停電電源装置。
  3. 　さらに、前記回路基板に搭載され、前記ブスバーに接続された平滑コンデンサを備える、請求項１に記載の無停電電源装置。
  4. 　前記回路基板はラミネートブスバーを含み、
    　前記ラミネートブスバーは互いに絶縁された複数の導体層を含み、
    　前記複数の導体層は前記ブスバーを構成している、請求項１に記載の無停電電源装置。
  5. 　交流電源から供給される交流電圧を第１～第３の直流電圧に変換する第１のコンバータと、
    　第１～第３の直流電圧を交流電圧に変換して負荷に供給するインバータと、
    　前記第１のコンバータと前記インバータとの間に接続され、それぞれ第１～第３の直流電圧を伝達するための第１～第３の直流母線とを備え、
    　前記第１の直流電圧は前記第２の直流電圧よりも高く、前記第３の直流電圧は前記第１および第２の直流電圧の中間電圧であり、
    　さらに、それぞれ前記第１～第３の直流母線に接続され、それぞれ第１～第３の直流電圧を伝達するための第１～第３のブスバーと、
    　前記第１および第２のブスバーに接続され、前記第１および第２の直流母線間の直流電圧が上限値を超えた場合に、前記第１および第２のブスバー間の直流電圧を交流電圧に変換して前記交流電源に戻す第２のコンバータと、
    　前記第１～第３のブスバーに接続され、前記交流電源から交流電圧が供給されている通常時は、前記第１～第３のブスバーから受けた第１～第３の直流電圧を第４の直流電圧に変換して電力貯蔵装置に供給し、前記交流電源からの交流電圧の供給が停止された停電時は、前記電力貯蔵装置の第４の直流電圧を第１～第３の直流電圧に変換し、前記第１～第３のブスバーを介して前記インバータに供給する双方向チョッパと、
    　前記第１～第３のブスバーを含む回路基板とを備え、
    　前記第２のコンバータは第１の半導体装置を含み、
    　前記双方向チョッパは第２の半導体装置およびリアクトルを含み、
    　前記第１の半導体装置は前記回路基板に搭載されて前記第１および第２のブスバーに接続され、
    　前記第２の半導体装置は前記回路基板に搭載されて前記第１～第３のブスバーに接続されている、無停電電源装置。
  6. 　さらに、前記回路基板に搭載され、前記第１の半導体装置に接続されるとともに前記交流電源に接続される第１および第２の電極と、
    　前記回路基板に搭載され、前記第２の半導体装置に接続されるとともに前記リアクトルを介して前記電力貯蔵装置に接続される第３および第４の電極とを備える、請求項５に記載の無停電電源装置。
  7. 　さらに、前記回路基板に搭載され、前記第１および第３のブスバー間に接続された第１の平滑コンデンサと、
    　前記回路基板に搭載され、前記第３および第２のブスバー間に接続された第２の平滑コンデンサとを備える、請求項５に記載の無停電電源装置。
  8. 　前記回路基板はラミネートブスバーを含み、
    　前記ラミネートブスバーは互いに絶縁された第１～第３の導体層を含み、
    　前記第１～第３の導体層はそれぞれ前記第１～第３のブスバーを構成している、請求項５に記載の無停電電源装置。
PCT/JP2015/077652 2015-09-30 2015-09-30 無停電電源装置 WO2017056209A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020187010941A KR102061988B1 (ko) 2015-09-30 2015-09-30 무정전 전원 장치
US15/758,557 US11205919B2 (en) 2015-09-30 2015-09-30 Uninterruptible power supply system
PCT/JP2015/077652 WO2017056209A1 (ja) 2015-09-30 2015-09-30 無停電電源装置
JP2017542570A JP6450019B2 (ja) 2015-09-30 2015-09-30 無停電電源装置
CN201580083482.4A CN108141140B (zh) 2015-09-30 2015-09-30 不间断电源装置
CA2998832A CA2998832C (en) 2015-09-30 2015-09-30 Uninterruptible power supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/077652 WO2017056209A1 (ja) 2015-09-30 2015-09-30 無停電電源装置

Publications (1)

Publication Number Publication Date
WO2017056209A1 true WO2017056209A1 (ja) 2017-04-06

Family

ID=58422920

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/077652 WO2017056209A1 (ja) 2015-09-30 2015-09-30 無停電電源装置

Country Status (6)

Country Link
US (1) US11205919B2 (ja)
JP (1) JP6450019B2 (ja)
KR (1) KR102061988B1 (ja)
CN (1) CN108141140B (ja)
CA (1) CA2998832C (ja)
WO (1) WO2017056209A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033587A (ja) * 2017-08-08 2019-02-28 株式会社日立製作所 電力変換装置および電力変換装置を搭載した車両
US11196352B2 (en) 2017-10-25 2021-12-07 Toshiba Mitsubishi-Electric Industrial Systems Corporation Power conversion device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075599B (zh) * 2016-04-14 2021-12-07 东芝三菱电机产业系统株式会社 不间断电源装置
WO2018142579A1 (ja) * 2017-02-03 2018-08-09 東芝三菱電機産業システム株式会社 無停電電源装置
WO2019193739A1 (ja) * 2018-04-06 2019-10-10 東芝三菱電機産業システム株式会社 電力変換装置
JP7081292B2 (ja) * 2018-05-09 2022-06-07 富士電機株式会社 電力変換装置
CN109660014A (zh) * 2019-01-10 2019-04-19 广东志成冠军集团有限公司 一种一体化储能型兆瓦级不间断电源系统
CN110697057B (zh) * 2019-10-11 2023-02-28 中国直升机设计研究所 一种无人直升机电源系统
EP3826166A1 (en) * 2019-11-25 2021-05-26 Carrier Corporation Power module and converter with asymmetrical semiconductor rating arrangement
WO2021186538A1 (ja) * 2020-03-17 2021-09-23 東芝三菱電機産業システム株式会社 ラミネートブスバー、電力変換器、電力変換装置および無停電電源装置
KR102500296B1 (ko) * 2020-12-31 2023-02-15 영남대학교 산학협력단 직류 버스의 전력 진동을 감쇠하는 전압 전원 컨버터 시스템
CN115733233A (zh) * 2021-08-25 2023-03-03 台达电子工业股份有限公司 电能转换系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04305172A (ja) * 1991-04-02 1992-10-28 Mitsubishi Electric Corp 平滑コンデンサの寿命判定回路
JPH08182345A (ja) * 1994-12-26 1996-07-12 Fuji Electric Co Ltd インバータ
JP2012075274A (ja) * 2010-09-29 2012-04-12 Sanken Electric Co Ltd 無停電電源装置
JP2015005573A (ja) * 2013-06-19 2015-01-08 富士電機株式会社 絶縁ブスバー及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0866056A (ja) * 1994-08-24 1996-03-08 Mitsubishi Electric Corp インバータ装置
JP5463289B2 (ja) * 2008-08-22 2014-04-09 東芝三菱電機産業システム株式会社 電力変換装置
KR20130099022A (ko) * 2010-10-01 2013-09-05 삼성에스디아이 주식회사 에너지 저장 시스템용 전력 변환 시스템 및 이의 제어방법
JP5457332B2 (ja) * 2010-12-03 2014-04-02 三菱重工パーキング株式会社 電源装置、機械式駐車装置、及び電源装置の制御方法
JP5720384B2 (ja) * 2011-04-07 2015-05-20 富士電機株式会社 電気車駆動回路
JP5260718B2 (ja) * 2011-11-08 2013-08-14 ファナック株式会社 産業用ロボットの可動部の回転軸に接続されたサーボモータを駆動するサーボモータ駆動装置
JP5930934B2 (ja) 2012-10-01 2016-06-08 株式会社日立産機システム 電力変換装置
CN105794096B (zh) * 2013-11-20 2018-08-28 日产自动车株式会社 电力变换装置
JP6352740B2 (ja) * 2014-09-11 2018-07-04 株式会社ケーヒン 電力変換装置
WO2016111260A1 (ja) * 2015-01-05 2016-07-14 三菱電機株式会社 電力変換装置
US9876438B2 (en) * 2015-03-19 2018-01-23 Mitsubishi Electric Corporation Converter unit system having inrush-current suppression circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04305172A (ja) * 1991-04-02 1992-10-28 Mitsubishi Electric Corp 平滑コンデンサの寿命判定回路
JPH08182345A (ja) * 1994-12-26 1996-07-12 Fuji Electric Co Ltd インバータ
JP2012075274A (ja) * 2010-09-29 2012-04-12 Sanken Electric Co Ltd 無停電電源装置
JP2015005573A (ja) * 2013-06-19 2015-01-08 富士電機株式会社 絶縁ブスバー及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033587A (ja) * 2017-08-08 2019-02-28 株式会社日立製作所 電力変換装置および電力変換装置を搭載した車両
US11196352B2 (en) 2017-10-25 2021-12-07 Toshiba Mitsubishi-Electric Industrial Systems Corporation Power conversion device

Also Published As

Publication number Publication date
JP6450019B2 (ja) 2019-01-09
US20180262045A1 (en) 2018-09-13
US11205919B2 (en) 2021-12-21
CA2998832A1 (en) 2017-04-06
KR102061988B1 (ko) 2020-01-02
CN108141140B (zh) 2020-10-30
CN108141140A (zh) 2018-06-08
KR20180052759A (ko) 2018-05-18
JPWO2017056209A1 (ja) 2018-06-14
CA2998832C (en) 2023-01-24

Similar Documents

Publication Publication Date Title
JP6450019B2 (ja) 無停電電源装置
EP3657661B1 (en) Conversion circuit, control method, and power supply device
US10790743B2 (en) Individual module, electrical converter system, and battery system
US8890465B2 (en) Circuit arrangement for modular drive power converters
US9083230B2 (en) Multilevel voltage source converters and systems
JP5369922B2 (ja) ３レベル電力変換装置
WO2013105156A1 (ja) マルチレベル電力変換回路
WO2015056571A1 (ja) 電力変換装置及び電力変換方法
US9106074B2 (en) Multilevel power converter
US8248828B2 (en) Medium voltage inverter system
Grandi et al. Fault-tolerant control strategies for quad inverter induction motor drives with one failed inverter
JP5362657B2 (ja) 電力変換装置
JP6378828B2 (ja) コンバータおよびそれを用いた電力変換装置
CN109075719B (zh) 转换器以及使用该转换器的电力转换装置
EP3694096A1 (en) Three-level pulse width modulation technique for reducing semiconductor short circuit conduction loss
WO2019244418A1 (ja) ３相モータ駆動装置
Lei et al. Extreme high power density T-modular-multilevel-converter for medium voltage motor drive
WO2018127945A1 (ja) 電力変換装置
WO2019049301A1 (ja) コンバータおよびそれを用いた無停電電源装置
JP2004312902A (ja) ３レベル電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15905363

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017542570

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15758557

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2998832

Country of ref document: CA

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187010941

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 15905363

Country of ref document: EP

Kind code of ref document: A1