WO2017014024A1 - スイッチ素子及び負荷駆動装置 - Google Patents

スイッチ素子及び負荷駆動装置 Download PDF

Info

Publication number
WO2017014024A1
WO2017014024A1 PCT/JP2016/069580 JP2016069580W WO2017014024A1 WO 2017014024 A1 WO2017014024 A1 WO 2017014024A1 JP 2016069580 W JP2016069580 W JP 2016069580W WO 2017014024 A1 WO2017014024 A1 WO 2017014024A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
switch element
mosfet
inactive
current
Prior art date
Application number
PCT/JP2016/069580
Other languages
English (en)
French (fr)
Inventor
和田　真一郎
大島　隆文
克己 池ヶ谷
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Priority to US15/741,614 priority Critical patent/US10665496B2/en
Priority to CN201680033010.2A priority patent/CN108140611B/zh
Priority to EP16827588.1A priority patent/EP3327764A4/en
Publication of WO2017014024A1 publication Critical patent/WO2017014024A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Definitions

  • the present invention relates to a switch element such as a current detection MOSFET and a load driving device using the same, and more particularly to a current detection MOSFET suitable for controlling an electric actuator such as a motor and a solenoid with high accuracy and the same.
  • the present invention relates to a load driving device.
  • a switch element provided with an active element region and an inactive element region is known (for example, Patent Document 1).
  • this switch element it is described that the pitch of the dummy gate in the inactive element region is set in consideration of characteristic deterioration due to leakage due to crystal defects, etc. It is provided so as not to reach the area.
  • the off breakdown voltage may be lowered in the separation region.
  • an object of the present invention is to provide a switch element and a load driving device that can suppress a change in on-resistance characteristics without reducing the off-breakdown voltage of the element.
  • the present invention comprises a control electrode, an active element region, and an inactive element region, wherein the active element region and the inactive element region are formed adjacent to each other on the control electrode.
  • FIG. 4A is a longitudinal sectional view in a region indicated by A2-A2 ′ in FIG.
  • FIG. 4 is a diagram showing temporal changes in the on-resistance increase of the current detection MOSFET according to Example 1 of the present invention and the MOSFET having the structure of the comparative example shown in FIG. 3. It is a plane layout figure of MOSFET of the structure of a comparative example.
  • FIG. 1 It is a figure which shows the width
  • (A) is a plan layout view of a current detection MOSFET according to Example 2 of the present invention
  • (b) is a longitudinal sectional view in a region indicated by (a) A1-A1 ′
  • (c) is ( a) A longitudinal sectional view in a region indicated by A2-A2 ′.
  • an NMOSFET is used, but a PMOSFET may be used. Further, it may be a bipolar transistor such as an IGBT.
  • FIG. 1A is a plan layout diagram of a current detection MOSFET according to the first embodiment.
  • 1B is a longitudinal sectional view in the region indicated by A1-A1 ′ in FIG. 1A
  • FIG. 1C is a longitudinal sectional view in the region indicated by A2-A2 ′ in FIG. Each is shown.
  • An insulating trench 5 in which an insulating film is embedded is formed on a semiconductor substrate 4 having an SOI layer 3, and a MOSFET having a plurality of gate electrode layers 11 a and 11 b having field plates is formed on the embedded insulating film 6.
  • a voltage is applied to the gate electrode layer 11 a, no current flows on the semiconductor substrate 4 between the active MOSFET region 1 in which current flows on the semiconductor substrate 4 and between the insulating trench 5 and the active MOSFET region 1.
  • Inactive MOSFET region 2a is formed continuously.
  • the inactive MOSFET region 2a is formed by forming an impurity layer having a polarity opposite to that of the source 13 in the source region and not providing the source.
  • the drain current does not flow because there is no source 13 and no electrons are injected as carriers.
  • the withstand voltage of the inactive MOSFET region 2a becomes equal to the off withstand voltage of the active MOSFET region 1.
  • the off breakdown voltage does not change. This is because the gate field plate 11a and the drain drift 9b are continuously arranged across the active MOSFET region 1 and the inactive MOSFET region 2a, so that the electric field distribution in the drain drift 9b that determines the off breakdown voltage is made to coincide with each other. Because it can.
  • the gate electrode layer 11b and the drain 12b between the insulating trench 5 and the active MOSFET region 1 are electrically connected via the source 13 and the wiring layer 16b, so that no current flows on the semiconductor substrate 4.
  • An inactive MOSFET region 2b is formed.
  • FIG. 2 shows the temporal change in ON resistance increase due to the hot carrier phenomenon, measured by the inventor with the structure of this example.
  • the structure of the comparative example is a structure having no inactive MOSFET region as shown in FIG.
  • the increase ratio amount of the on-resistance is large in the structure of the comparative example and small in the structure of the present embodiment.
  • the gate widths in the active MOSFET region are equal to each other, the initial on-resistance values are equal to each other, and the off breakdown voltages are also equal to each other.
  • FIG. 4 shows the result of measuring the dependence of the on-resistance change amount on the width (Wy) of the inactive region 2a in the Y direction in order to verify the effect of the inactive region.
  • the width (Wx) of the inactive region 2b in the X direction is constant at 12 ⁇ m. It was found that as the width of the inactive region 2 increases, the amount of change in on-resistance decreases, and there is no difference between the structures with widths of 15 ⁇ m and 30 ⁇ m, and the amount of change tends to saturate.
  • the dependency of the width (Wx) of the inactive region 2b in the X direction is also changed as the width increases (Wy) of the inactive region 2b in the Y direction. The amount was found to decrease and tend to saturate.
  • the width of the non-active region 2a is at least a distance greater than the depth of the insulating trench where the influence of stress from the insulating trench is reduced.
  • the change in on-resistance due to the hot carrier phenomenon is caused by electron traps at the interface between the oxide layer of the STI edge portion and the Si substrate 4,
  • the amount of electron traps at the interface between the oxide film and the Si substrate 4 is larger at the STI edge portion of the MOSFET adjacent to the insulating trench 5 than at the STI edge portion of the MOSFET in the region away from the insulating trench 5. It is thought that there is.
  • the current detection MOSFET is smaller in size than the current drive MOSFET, the proportion of the MOSFET region in the vicinity of the insulating trench is relatively large. As a result, it is considered that the amount of change in the on-resistance of the current detection MOSFET is larger than that of the current drive MOSFET.
  • the MOSFET region adjacent to the insulating trench 5 having a large amount of change in on-resistance is separated from the insulating trench 5 as the non-active regions 2a and 2b where the drain current does not flow.
  • the MOSFET region is defined as an active region 1 through which drain current flows.
  • the MOSFET of the present embodiment is provided on the semiconductor substrate, the insulating trench provided on the semiconductor substrate, and on the semiconductor substrate so as to be surrounded by the insulating trench.
  • the MOSFET of this embodiment is connected in parallel with the current drive MOSFET, and in the current detection MOSFET for detecting the energization current of the current drive MOSFET, an insulation trench provided on the semiconductor substrate, And a MOSFET region having a field electrode region provided so as to be surrounded by the insulating trench and extending to the drain drift region and a gate electrode located on the buried insulating film, and the MOSFET region has a drain current And an inactive MOSFET region provided between the insulating trench and the active MOSFET region where a drain current does not flow.
  • the inactive MOSFET region is provided in a direction parallel to the arrangement direction of the plurality of gate electrodes and a direction perpendicular to the arrangement direction of the plurality of gate electrodes, respectively.
  • an impurity layer having a polarity opposite to that of the impurity layer forming the source is formed in the source region of the MOSFET region.
  • the structure of the inactive MOSFET region can be the same except for the source region of the active MOSFET region, and characteristics such as off breakdown voltage can be maintained.
  • the semiconductor substrate is an SOI substrate
  • the depth of the insulating trench is equal to the thickness of the Si active layer
  • the distance between the active MOSFET region and the insulating trench is at least the insulating substrate.
  • the inactive MOSFET region is formed so as to be larger than the depth of the trench.
  • the inactive MOSFET region includes a first inactive MOSFET region arranged in parallel to the direction of arrangement of the plurality of gate electrodes, and the direction of arrangement of the plurality of gate electrodes.
  • a second inactive MOSFET region is disposed vertically, and a gate electrode of the second inactive MOSFET region is electrically connected to a source of the active MOSFET region.
  • the inactive MOSFET region includes a first inactive MOSFET region arranged in parallel to the direction of arrangement of the plurality of gate electrodes, and the direction of arrangement of the plurality of gate electrodes.
  • the MOSFET of this embodiment includes a current driving MOSFET and a current control MOSFET that is connected in parallel to the current driving MOSFET and detects a current flowing through the current driving MOSFET.
  • the current detection MOSFET includes an insulating trench provided on the semiconductor substrate, and a gate electrode provided on the semiconductor substrate so as to be surrounded by the insulating trench and on the buried insulating film
  • the gate electrode includes a field plate region extending to the drain drift region, and the MOSFET region is provided between the active MOSFET region, the insulating trench, and the active MOSFET region.
  • the inactive MOSFET region is the aforementioned Are formed continuously across the over gate electrode, the spacing between the gate electrode of the current sensing MOSFET are those intended to equal the distance between the gate electrode of the driving MOSFET.
  • the gate width of the current detection MOSFET is 1/100 or less than the gate width of the drive MOSFET.
  • the detection current flowing through the current detection MOSFET can be made sufficiently smaller than the drive current flowing through the current drive MOSFET, so that the loss of the load control device can be reduced.
  • a current detection MOSFET is used for a current drive MOSFET that outputs a drive current.
  • There is a method of connecting detection MOSFETs in parallel for example, see Japanese Patent Application Laid-Open No. 2006-203415.
  • the electrical characteristics of the MOSFET deteriorate due to the electron trap phenomenon (hot carrier phenomenon) in the oxide film due to the impact ionization of the current during the ON operation.
  • STI Shallow Trench Isolation
  • On-resistance increases with time (for example, JP 2010-258226 A).
  • the accuracy of current detection by the current detection MOSFET is the current ratio between the current drive MOSFET and the current detection MOSFET (sense ratio: the numerator is the current value of the current detection MOSFET and the denominator is the current value of the current drive MOSFET. )
  • sense ratio the numerator is the current value of the current detection MOSFET
  • the denominator is the current value of the current drive MOSFET.
  • FIG. 5A is a plan layout view of the current detection MOSFET according to this embodiment.
  • 5B is a longitudinal sectional view in the region indicated by A1-A1 ′ in FIG. 5A
  • FIG. 5C is a longitudinal sectional view in the region indicated by A2-A2 ′ in FIG. 5A. Each is shown.
  • An insulating trench 5 in which an insulating film is embedded is formed on a semiconductor substrate 4 having an SOI layer 3, and a MOSFET having a plurality of gate electrode layers 11 a having field plates is formed on the embedded insulating film 6.
  • MOSFET when a voltage is applied to the gate electrode layer 11 a, no current flows on the semiconductor substrate 4 between the active MOSFET region 1 in which current flows on the semiconductor substrate 4 and between the insulating trench 5 and the active MOSFET region 1.
  • Inactive MOSFET region 2a is formed continuously.
  • the inactive MOSFET region 2a is formed by forming an impurity layer having a polarity opposite to that of the source in the source region and not providing the source.
  • the drain 12b located between the insulating trench 5 and the active MOSFET region 1 is electrically connected to the source 13 via the wiring layer 16b, and an inactive MOSFET region in which no current flows on the semiconductor substrate 4 2b is formed.
  • the difference from the structure of the first embodiment shown in FIG. 1 is that there is no gate electrode layer 11b. However, since no voltage is applied between the drain 12b and the source 13, the off breakdown voltage of the inactive region 2b is reduced. There may be no gate electrode layer 11b serving as a field plate for securing.
  • the amount of change in the on-resistance of the current driving MOSFET can be reduced, and can be made comparable to that of the current driving MOSFET.
  • the time variation of the current sense ratio can be suppressed and the accuracy of current detection can be improved.
  • FIG. 6 is a plan layout diagram of the current detection MOSFET 20 and the current drive MOSFET 21 in the load control device 34 using, for example, a linear solenoid as the electromagnetic load shown in FIG.
  • Each of the current detection MOSFET 20 and the current drive MOSFET 21 is surrounded by the insulating trench 5 and has a plurality of gate electrodes, and the interval between the gate electrode layers 11 a and 11 b of the current detection MOSFET 20 is the same as that of the current drive MOSFET 21.
  • the distance between the gate electrode layers 11 is equal to the current driving MOSFET 21.
  • the current characteristics and off-breakdown voltage of the MOSFET per unit gate length are equal between the current detection MOSFET 20 and the current drive MOSFET 21.
  • the current detection MOSFET 20 has MOSFET regions close to the insulating trench 5 as inactive regions 2a and 2b, and is a MOSFET region away from the insulating trench 5 surrounded by the inactive regions 2a and 2b. Is the active region 1.
  • the gate electrode 11b and the drain 12b in the inactive region 2b are electrically connected by the source 13 and the wiring layer 16b.
  • the gate electrode 11 a in the active region 1 and the inactive region 2 a is electrically connected to the gate electrode 11 of the current driving MOSFET 21 by the wiring layer 18.
  • the drain 12 a of the active region 1 and the inactive region 2 a is electrically connected to the drain 12 of the current driving MOSFET 21.
  • the source 13 of each MOSFET is input to the operational amplifier and is virtually short-circuited with each other as shown in FIG. 7, the terminal voltages of the current detection MOSFET 27 and the current drive MOSFET 26 are always the same.
  • the detection current flowing through the current detection MOSFET 27 and the drive current flowing through the current drive MOSFET 26 are proportional to each other's gate width.
  • the gate width of the current detection MOSFET 20 is as small as 1/100 to 1/5000 with respect to the gate width of the current drive MOSFET 21, and the detection current flowing through the current detection MOSFET 20 is sufficiently small. Is possible.
  • the size of the current detection MOSFET 20 is sufficiently smaller than the size of the current drive MOSFET 21, and the effect of increasing the chip size by providing the inactive regions 2a and 2b in the current detection MOSFET 20 is small. Further, as described above in each embodiment, the amount of change in the on-resistance of the current detection MOSFT 27 can be reduced and can be substantially equal to the amount of change in the on-resistance of the current driving MOSFET 26, so that fluctuations in the current sense ratio are suppressed. Thus, current control in the load control device can be improved.
  • the MOSFET having the gate, the source, and the drain as the control electrode has been described as an example.
  • the present invention is not limited to this, and the present invention may include, for example, a base, a collector, and an emitter as the control electrode.
  • the present invention can also be applied to other switch elements such as bipolar transistors having

Abstract

オフ耐圧を低下させることなく、オン抵抗の特性変化を抑制することができるスイッチ素子及び負荷駆動装置を提供することを目的とする。 制御用電極と、アクティブ素子領域と、非アクティブ素子領域と、を備え、前記アクティブ素子領域と前記非アクティブ素子領域とが前記制御用電極上で隣り合って形成されていることを特徴とする。或いは、電流駆動用スイッチ素子と、前記負荷駆動用スイッチ素子に並列に接続されて前記負荷駆動用スイッチ素子の通電電流を検出するための電流検出用スイッチ素子と、を有する負荷駆動装置において、少なくとも前記電流検出用スイッチ素子は、制御用電極と、アクティブ素子領域と、非アクティブ素子領域と、を備え、前記アクティブ素子領域と前記非アクティブ素子領域とが前記制御用電極上で隣り合って形成されていることを特徴とすることを特徴とする。

Description

スイッチ素子及び負荷駆動装置
　本発明は、電流検出用ＭＯＳＦＥＴなどのスイッチ素子、およびそれを用いた負荷駆動装置に関し、特にモータ、ソレノイドなどの電動アクチュエーターを高い精度で制御するのに適した電流検出用ＭＯＳＦＥＴおよびそれを用いた負荷駆動装置に関する。
　従来、アクティブ素子領域と、非アクティブ素子領域とを設けたスイッチ素子が知られている（例えば、特許文献１）。このスイッチ素子では、結晶欠陥でのリーク等による特性劣化を考慮して、非アクティブ素子領域のダミーゲートのピッチを設定することが記載されており、アクティブ素子領域の制御用電極は、非アクティブ素子領域には到達しないように設けられている。
特開２００７－１４９８６９号公報
　しかしながら、上記従来のスイッチ素子では、ゲート電極は少なくともアクティブ領域と非アクティブ領域で分離されているため，直線状のゲート電極をもつ横型ＭＯＳトランジスタにおいては分離部領域でオフ耐圧が低下してしまうおそれがある。
　そこで、本発明は、素子のオフ耐圧を低下させることなく、オン抵抗の特性変化を抑制することができるスイッチ素子及び負荷駆動装置を提供することを目的とする。
　本発明は、制御用電極と、アクティブ素子領域と、非アクティブ素子領域と、を備え、前記アクティブ素子領域と前記非アクティブ素子領域とが前記制御用電極上で隣り合って形成されていることを特徴とする。
　本発明によれば、スイッチ素子のオフ耐圧を低下させることなく、オン抵抗の特性変化を抑制することができる。
（ａ）は、本発明の実施例１にかかる電流検出用ＭＯＳＦＥＴの平面レイアウト図であり、（ｂ）は、（ａ）のＡ１－Ａ１’で示す領域における縦断面図であり、（ｃ）は、（ａ）のＡ２－Ａ２’で示す領域における縦断面図である。 本発明の実施例１にかかる電流検出用ＭＯＳＦＥＴと図３に示す比較例の構造のＭＯＳＦＥＴのオン抵抗増大の時間的な変化量を示す図である。 比較例の構造のＭＯＳＦＥＴの平面レイアウト図である。 本発明の実施例１にかかる電流検出用ＭＯＳＦＥＴのオン抵抗増大の時間的な変化量について、非アクティブＭＯＳＦＥＴ領域の幅（Ｗｙ）依存性を示す図である。 （ａ）本発明の実施例２にかかる電流検出用ＭＯＳＦＥＴの平面レイアウト図であり、（ｂ）は、（ａ）Ａ１－Ａ１’で示す領域における縦断面図であり、（ｃ）は、（ａ）Ａ２－Ａ２’で示す領域における縦断面図である。 本発明の実施例３にかかる負荷制御及び電流制御装置における電流検出用ＭＯＳＦＥＴと電流駆動ＭＯＦＥＴの平面レイアウト図である。 本発明の実施例３にかかる負荷制御装置における回路図である。 ゲート幅比が１：２０００でサイズが大きく異なる従来の電流検出用ＭＯＳＦＥＴと電流駆動用ＭＯＳＦＥＴのオン抵抗の時間的な変化量を示す図である。
　以下、本発明の実施の形態に係る電流検出用ＭＯＳＦＥＴとそれを用いた負荷制御装置について説明する。なお、本実施例ではＮＭＯＳＦＥＴを用いた場合を説明しているが、ＰＭＯＳＦＥＴであってもよい。また、ＩＧＢＴなどのバイポーラトランジスタであってもよい。
　本発明の実施形態による電流検出用ＭＯＳＦＥＴの構造について図１を用いて説明する。図１（ａ）は実施例１による電流検出用ＭＯＳＦＥＴの平面レイアウト図である。また、図１（ｂ）は図１（ａ）のＡ１－Ａ１’で示す領域における縦断面図、図１（ｃ）は図１（ａ）のＡ２－Ａ２’で示す領域における縦断面図をそれぞれ示している。
　ＳＯＩ層３を持つ半導体基板４上に絶縁膜を埋め込んだ絶縁用トレンチ５が形成され、埋め込み絶縁膜６上にフィールドプレートを有する複数のゲート電極層１１ａ、１１ｂを持つＭＯＳＦＥＴが形成される。ＭＯＳＦＥＴは、ゲート電極層１１ａに電圧を与えた時に、半導体基板４上に電流が流れるアクティブＭＯＳＦＥＴ領域１と、絶縁用トレンチ５とアクティブＭＯＳＦＥＴ領域１との間に半導体基板４上に電流が流れない非アクティブＭＯＳＦＥＴ領域２ａが連続して形成されている。なお、非アクティブＭＯＳＦＥＴ領域２ａは、ソース領域にソース１３とは逆の極性となる不純物層を形成してソースを設けないことで形成されている。
　非アクティブＭＯＳＦＥＴ領域２ａは、ゲート電極１１ａとドレイン１２ａに電圧を与えても、ソース１３がなくキャリアとなる電子の注入がないためドレイン電流が流れない。
　一方、ゲート電極１１ａとソース１３間の電圧が０となって、アクティブＭＯＳＦＥＴ領域１がオフ状態となった場合、非アクティブＭＯＳＦＥＴ領域２ａの耐圧はアクティブＭＯＳＦＥＴ領域１のオフ耐圧と等しくなり、ＭＯＳＦＥＴのオフ耐圧は変ることがない。これは、ゲートフィールドプレート１１ａ及びドレインドリフト９ｂがアクティブＭＯＳＦＥＴ領域１と非アクティブＭＯＳＦＥＴ領域２ａに跨って連続して配置されているため、オフ耐圧を決めるドレインドリフト９ｂ内の電界分布を両者で一致させることができるためである。
　さらに、絶縁用トレンチ５とアクティブＭＯＳＦＥＴ領域１との間のゲート電極層１１ｂ、及びドレイン１２ｂはソース１３と配線層１６ｂを介して電気的に接続されていて、半導体基板４上に電流が流れない非アクティブＭＯＳＦＥＴ領域２ｂが形成されている。
　ここで、発明者が本実施例の構造で測定した、ホットキャリア現象によるオン抵抗増大の時間的な変化量を図２に示す。比較例の構造は、図３に示すように、非アクティブＭＯＳＦＥＴ領域のない構造である。オン抵抗の増大割合量は比較例の構造では大きく、本実施例の構造では小さい。一方、図には記載されていないがアクティブＭＯＳＦＥＴ領域におけるゲート幅は互いに等しく、初期のオン抵抗値は互いに等しく、オフ耐圧も互いに等しい。
　また、発明者が非アクティブ領域の効果を検証するために、オン抵抗の変化量についてY方向の非アクティブ領域２ａの幅（Wy）に対する依存性を測定した結果を図４に示す。
ここでX方向の非アクティブ領域２ｂの幅（Wx）は１２μｍと一定としている。非アクティブ領域２の幅が増大すると共に、オン抵抗の変化量が減少し、幅が１５μｍと３０μｍの構造では差が見られず変化量は飽和する傾向があることがわかった。
　また、図には示していないが、X方向の非アクティブ領域２ｂの幅（Wx）の依存性もY方向の非アクティブ領域２ａの幅（Wy）と同様に、幅の増大と共にオン抵抗の変化量は減少し、飽和する傾向があることがわかった。
　以上の結果を踏まえ、非アクティブ領域２ａの幅は少なくとも絶縁用トレンチからの応力の影響が小さくなる絶縁用トレンチ深さ以上の距離をとることで、本発明における効果が奏される。
　また、例えば特開２０１０－２５８２２６号公報に記載されているように、ホットキャリア現象によるオン抵抗の変化は、ＳＴＩエッジ部の酸化層とＳｉ基板４との界面における電子トラップに起因することから、絶縁用トレンチ５に近接したＭＯＳＦＥＴのＳＴＩエッジ部は絶縁用トレンチ５から離れた領域にあるＭＯＳＦＥＴのＳＴＩエッジ部に比べて、酸化膜とＳｉ基板４との界面における電子トラップの量が多くなっていると考えられる。
　ここで、電流検出用ＭＯＳＦＥＴは、電流駆動用ＭＯＳＦＥＴに比べてサイズが小さいため、絶縁用トレンチ近傍にあるＭＯＳＦＥＴ領域の占める割合が相対的に大きい。この結果、電流検出用ＭＯＳＦＥＴのオン抵抗の変化量が電流駆動用ＭＯＳＦＥＴに比べて大きくなっていると考えられる。
　本実施例によれば、電流検出用ＭＯＳＦＥＴにおいて、オン抵抗の変化量が大きい絶縁用トレンチ５に近接したＭＯＳＦＥＴ領域をドレイン電流が流れない非アクティブ領域２ａ、２ｂとして、絶縁用トレンチ５から離れたＭＯＳＦＥＴ領域をドレイン電流が流れるアクティブ領域１とする。これにより、ホットキャリア現象によるオン抵抗の変化量を低減でき、電流駆動用ＭＯＳＦＥＴと同程度とすることができる。この結果、電流センス比の時間変動を抑え、電流検出の精度を向上することができる。
　以上のとおり、本実施例のＭＯＳＦＥＴは、半導体基板と、前記半導体基板上に設けられた絶縁用トレンチと、 前記半導体基板上に、前記絶縁用トレンチに囲まれるように設けられ、埋め込み絶縁膜上に位置するゲート電極を有したＭＯＳＦＥＴ領域とを備え、前記ゲート電極はドレインドリフト領域まで延長したフィールドプレート領域を備え、前記ＭＯＳＦＥＴ領域は、ドレイン電流が流れるアクティブＭＯＳＦＥＴ領域と、 前記絶縁用トレンチと前記アクティブＭＯＳＦＥＴ領域との間に設けられたドレイン電流が流れない非アクティブＭＯＳＦＥＴ領域とが前記ゲート電極を跨いで連続して形成されている。
　かかる構成により、ホットキャリア現象によるＭＯＳＦＥＴのオン抵抗の時間的な増大量を低減することができる。さらに、ドレインドリフト領域の電界を緩和するフィールドプレート領域をアクティブＭＯＳＦＥＴ領域と非アクティブＭＯＳＦＥＴ領域に跨って連続して形成することにより、ＭＯＳＦＥＴのオフ耐圧を維持することができる。
　また、本実施例のＭＯＳＦＥＴは、電流駆動用ＭＯＳＦＥＴと並列に接続され、前記電流駆動用ＭＯＳＦＥＴの通電電流を検出するための電流検出用ＭＯＳＦＥＴにおいて、前記半導体基板上に設けられた絶縁用トレンチと、前記絶縁用トレンチに囲まれるように設けられ、埋め込み絶縁膜上に位置するゲート電極とドレインドリフト領域までゲート電極を延長したフィールドプレート領域を有したＭＯＳＦＥＴ領域を備え、 前記ＭＯＳＦＥＴ領域は、ドレイン電流が流れるアクティブＭＯＳＦＥＴ領域と、 前記絶縁用トレンチと前記アクティブＭＯＳＦＥＴ領域との間に設けられたドレイン電流が流れない非アクティブＭＯＳＦＥＴ領域を備えるようにしたものである。
　かかる構成により、電流センス比の時間変動を抑え、電流検出用ＭＯＳＦＥＴによる電流検出の精度を向上できるものとなる。 
　好ましくは、前記非アクティブＭＯＳＦＥＴ領域は、前記複数のゲート電極の配列方向に対して平行な方向と前記複数のゲート電極の配列方向に対して垂直な方向とにそれぞれ設けるようにして、前記非アクティブＭＯＳＦＥＴ領域のソース領域にはソースを形成する不純物層とは逆の極性をもつ不純物層が形成されているものである。
　かかる構成により、非アクティブＭＯＳＦＥＴ領域の構造をアクティブＭＯＳＦＥＴ領域のソース領域以外は同じ構造とすることができ、オフ耐圧などの特性を維持することができる。
　また、好ましくは、前記半導体基板はＳＯＩ基板であって、前記絶縁用トレンチの深さはＳｉ活性層の厚さに等しく、前記アクティブＭＯＳＦＥＴ領域と前記絶縁用トレンチとの距離が、少なくとも前記絶縁用トレンチの深さより大きくなるように、前記非アクティブＭＯＳＦＥＴ領域が形成されているようにしたものである。
　かかる構成により、アクティブＭＯＳＦＥＴ領域において、絶縁用トレンチからＳｉ基板への応力等の影響を低減できて、ホットキャリア現象によるＭＯＳＦＥＴのオン抵抗の時間的な変化を抑えられるので、電流センス比の時間変動を抑え、電流検出用ＭＯＦＥＴによる電流検出の精度を向上できるものとなる。
　また、好ましくは、前記非アクティブＭＯＳＦＥＴ領域は、前記複数のゲート電極の配列の方向に対して平行に配置された第１の非アクティブＭＯＳＦＥＴ領域と、 前記複数のゲート電極の配列の方向に対して垂直に配置された第２の非アクティブＭＯＳＦＥＴ領域を備え、前記第２の非アクティブＭＯＳＦＥＴ領域のゲート電極は、前記アクティブＭＯＳＦＥＴ領域のソースと電気的に接続するようにしたものである。 
　また、好ましくは、前記非アクティブＭＯＳＦＥＴ領域は、前記複数のゲート電極の配列の方向に対して平行に配置された第１の非アクティブＭＯＳＦＥＴ領域と、 前記複数のゲート電極の配列の方向に対して垂直に配置された第２の非アクティブＭＯＳＦＥＴ領域を備え、前記第２の非アクティブＭＯＳＦＥＴ領域にはゲート電極が無く、前記第２の非アクティブＭＯＳＦＥＴ領域のドレインと前記アクティブＭＯＳＦＥＴ領域のソースが電気的に接続するようにしたものである。
　かかる構成により、電流検出用ＭＯＳＦＥＴのオフ耐圧性能を低下させることなく、さらにアクティブＭＯＳＦＥＴ領域の電流性能を変えることなく、電流センス比の変動を抑えることができ、その結果、電流検出用ＭＯＳＦＥＴによる電流検出の精度を向上できる。
　また、本実施例のＭＯＳＦＥＴは、電流駆動用ＭＯＳＦＥＴと、前記電流駆動用ＭＯＳＦＥＴに並列に接続されて前記電流駆動用ＭＯＳＦＥＴの通電電流を検出するための電流検出用ＭＯＳＦＥＴを有する負荷制御及び電流制御装置において、 前記電流検出用ＭＯＳＦＥＴは、前記半導体基板上に設けられた絶縁用トレンチと、前記半導体基板上に、前記絶縁用トレンチに囲まれるように設けられ、埋め込み絶縁膜上に位置するゲート電極を有したＭＯＳＦＥＴ領域を備え、前記ゲート電極はドレインドリフト領域まで延長したフィールドプレート領域を備え、前記ＭＯＳＦＥＴ領域は、アクティブＭＯＳＦＥＴ領域と、前記絶縁用トレンチと前記アクティブＭＯＳＦＥＴ領域との間に設けられた非アクティブＭＯＳＦＥＴ領域とが前記ゲート電極を跨いで連続して形成されていて、前記電流検出用ＭＯＳＦＥＴのゲート電極間の間隔は、前記駆動用ＭＯＳＦＥＴのゲート電極の間隔に等しくなるようにしたものである。
　かかる構成により、電流駆動用ＭＯＳＦＥＴと電流検出用ＭＯＳＦＥＴのホットキャリアによるオン抵抗の増大量差を抑えられ、電流センス比の時間的変動を抑えることができるので、負荷制御装置の電流制御の精度を向上できる。 
　また、好ましくは、前記電流検出用ＭＯＳＦＥＴのゲート幅は、前記駆動用ＭＯＳＦＥＴのゲート幅に比べて１／１００以下となるようにしたものである。
　かかる構成により、電流検出用ＭＯＳＦＥＴに流れる検出電流は、電流駆動用ＭＯＳＦＥＴに流れる駆動電流に対して十分小さくできるので、負荷制御装置の損失を低減することができる。
　以下、上記スイッチ素子の構造を電流検出用ＭＯＳＦＥＴに適用することに関する意義を説明する。
　近年、車載搭載部品の電子制御化が進むに従って、モータ、ソレノイドなどの電動アクチュエーターが多く用いられるようになっている。電動アクチュエーターの制御を高精度化するためには、電動アクチュエーターの駆動電流値を高精度に制御することが必要となる。このため、電動アクチュエーターの駆動電流値を精度良く検出することが求められる。
　駆動電流値を精度良く検出する方法の中で、抵抗素子を用いる方法と比べて、比較的損失が少なく高効率に行う方法として、駆動電流を出力する電流駆動用ＭＯＳＦＥＴに、電流検出を行う電流検出用ＭＯＳＦＥＴを並列に接続する方法がある（例えば、特開２００６－２０３４１５号公報参照）。電流駆動用ＭＯＳＦＥＴに対して、電流検出用ＭＯＳＦＥＴのゲート幅を１／１００から１／１０００程度とすることで、電流検出用ＭＯＳＦＥＴに流れる電流は、電流駆動用ＭＯＳＦＥＴに流れる駆動電流に対して１／１００から１／１０００程度とできるため、低損失な電流検出ができる。
　ここで、ＭＯＳＦＥＴはオン動作時における電流のインパクトイオン化よる酸化膜中への電子トラップ現象（ホットキャリア現象）によって、電気特性の劣化が生じる。特に、０．２５μｍ世代以下の微細プロセスを用いたＬＤＭＯＳＦＥＴの場合、厚い酸化膜としてＳＴＩ（Shallow Trench Isolation）を多用しているが、ＳＴＩのコーナー部にはオン動作時における電流集中が発生して、オン抵抗は時間と共に増大する（例えば、特開２０１０－２５８２２６号公報）。
　一方、電流検出用ＭＯＳＦＥＴによる電流検出の精度は、電流駆動用ＭＯＳＦＥＴと電流検出用ＭＯＳＦＥＴの電流比（センス比：分子を電流検出用ＭＯＳＦＥＴの電流値、分母を電流駆動用ＭＯＳＦＥＴの電流値とする）の精度に依存する。このため、前述したホットキャリア現象による、ＭＯＳＦＥＴのオン抵抗の増大は、電流駆動用ＭＯＳＦＥＴと電流検出用ＭＯＳＦＥＴのそれぞれの電流変化の割合が同じである限りにおいて、電流センス比は変らないために問題とならない。
　しかしながら、半導体基板上に形成した絶縁分離を目的としたトレンチで囲われた複数のゲートをもつＭＯＳＦＥＴでは、ＭＯＳＦＥＴのゲート幅、すなわちサイズが異なった、電流駆動用ＭＯＳＦＥＴと電流検出用ＭＯＳＦＥＴで、ホットキャリア現象によるオン抵抗の増大割合量が異なる現象が今回見出された（図８）。オン抵抗が増大する割合量はサイズの大きい電流駆動用ＭＯＳＦＥＴに比べサイズの小さい電流検出用ＭＯＳＦＥＴで大きいため、電流センス比は動作時間と共に低下する。このため、電流検出の電流検出用ＭＯＳＦＥＴを用いた負荷制御及び電流制御装置において電流検出の精度が低下するという問題もある。
　その点、上記のスイッチ素子であれば、ホットキャリア現象によるオン抵抗の時間的な変化量を低減することができる電流検出用のＭＯＳＦＥＴを得ることができる。また、電流センス比の時間変動を抑え、電流検出用ＭＯＳＦＥＴによる駆動電流量の検出精度を向上できる電流検出用ＭＯＳＦＥＴを提得ることができる。
　次に実施例２による電流検出用ＭＯＳＦＥＴの構造について図５を用いて説明する。図５（ａ）は本実施例による電流検出用ＭＯＳＦＥＴの平面レイアウト図である。また、図５（ｂ）は図５（ａ）のＡ１－Ａ１’で示す領域における縦断面図、図５（ｃ）は図５（ａ）のＡ２－Ａ２’で示す領域における縦断面図をそれぞれ示している。
　ＳＯＩ層３を持つ半導体基板４上に絶縁膜を埋め込んだ絶縁用トレンチ５が形成され、埋め込み絶縁膜６上にフィールドプレートを有する複数のゲート電極層１１ａを持つＭＯＳＦＥＴが形成される。ＭＯＳＦＥＴは、ゲート電極層１１ａに電圧を与えた時に、半導体基板４上に電流が流れるアクティブＭＯＳＦＥＴ領域１と、絶縁用トレンチ５とアクティブＭＯＳＦＥＴ領域１との間に半導体基板４上に電流が流れない非アクティブＭＯＳＦＥＴ領域２ａが連続して形成されている。なお、非アクティブＭＯＳＦＥＴ領域２ａは、ソース領域にソースとは逆の極性の不純物層を形成してソースを設けないことで形成されている。
　さらに、絶縁用トレンチ５とアクティブＭＯＳＦＥＴ領域１との間に位置するドレイン１２ｂはソース１３と配線層１６ｂを介して電気的に接続されていて、半導体基板４上に電流が流れない非アクティブＭＯＳＦＥＴ領域２ｂが形成されている。図１に示した記載の実施例１の構造と異なる点は、ゲート電極層１１ｂが無いことであるが、ドレイン１２ｂとソース１３間には電圧がかからないために、非アクティブ領域２ｂのオフ耐圧を確保するためのフィールドプレートとなるゲート電極層１１ｂが無くてもよい。
　これにより、図１に示した実施例１と同様に、電流駆動用ＭＯＳＦＥＴのオン抵抗の変化量を低減でき、電流駆動用ＭＯＳＦＥＴと同程度とすることができる。この結果、電流センス比の時間変動を抑え、電流検出の精度を向上することができる。
　実施例３を図６と図７に基づいて説明する。図６は図７に示す電磁負荷として例えばリニアソレノイドを用いた負荷制御装置３４における、電流検出用ＭＯＳＦＥＴ２０と電流駆動用ＭＯＳＦＥＴ２１の平面レイアウト図を示す。電流検出用ＭＯＳＦＥＴ２０と電流駆動用ＭＯＳＦＥＴ２１はいずれも絶縁用トレンチ５で囲われていて、複数のゲート電極を持つと共に、電流検出用ＭＯＳＦＥＴ２０のゲート電極層１１ａ、１１ｂの間隔は、電流駆動用ＭＯＳＦＥＴ２１のゲート電極層１１の間隔と電流駆動用ＭＯＳＦＥＴ２１に等しい。これにより、単位ゲート長あたりのＭＯＳＦＥＴの電流特性及びオフ耐圧は電流検出用ＭＯＳＦＥＴ２０と電流駆動用ＭＯＳＦＥＴ２１とで等しくなっている。
　電流検出用ＭＯＳＦＥＴ２０は図１に示したように、絶縁用トレンチ５に近接したＭＯＳＦＥＴ領域を非アクティブ領域２ａ、２ｂとして、非アクティブ領域２ａ、２ｂに囲われた絶縁用トレンチ５から離れたＭＯＳＦＥＴ領域をアクティブ領域１とする。非アクティブ領域２ｂのゲート電極１１ｂ、及びドレイン１２ｂはソース１３と配線層１６ｂにより電気的に接続されている。また、アクティブ領域１と非アクティブ領域２ａのゲート電極１１ａは電流駆動用ＭＯＳＦＥＴ２１のゲート電極１１と配線層１８により電気的に接続されている。さらに、アクティブ領域１と非アクティブ領域２ａのドレイン１２ａは電流駆動用ＭＯＳＦＥＴ２１のドレイン１２と電気的に接続されている。
　また、各ＭＯＳＦＥＴのソース１３は図７に示すようにオペアンプに入力されて互いに仮想ショート状態になっているため、電流検出用ＭＯＳＦＥＴ２７と電流駆動用ＭＯＳＦＥＴ２６の各端子電圧は常に同じとなる。この結果、電流検出用ＭＯＳＦＥＴ２７に流れる検出電流と、電流駆動用ＭＯＳＦＥＴ２６に流れる駆動電流は、互いのゲート幅に比例する。図６において電流検出用ＭＯＳＦＥＴ２０のゲート幅は電流駆動用ＭＯＳＦＥＴ２１のゲート幅に対して、１／１００～１／５０００と小さく、電流検出用ＭＯＳＦＥＴ２０に流れる検出電流は十分小さいため、低損失な電流制御が可能である。また、電流検出用ＭＯＳＦＥＴ２０のサイズは、電流駆動用ＭＯＳＦＥＴ２１のサイズに比べて十分小さく、電流検出用ＭＯＳＦＥＴ２０に非アクティブ領域２ａ、２ｂを設けることによる、チップサイズ増大の影響は小さい。また、各実施例における先の説明の通り、電流検出用ＭＯＳＦＴ２７のオン抵抗の変化量を低減でき、電流駆動用ＭＯＳＦＥＴ２６のオン抵抗の変化量とほぼ等しくできるため、電流センス比の変動を抑えることができ、負荷制御装置における電流制御を向上することができる。
　また、図７において、ハイサイド電流検出回路２２の電流検出用ＭＯＳＦＥＴ２５においても先に述べたローサイド電流検出回路２３の電流検出用ＭＯＳＦＥＴ２７と同様な効果が奏される。
　上記実施形態では、制御用電極としてのゲートとソースとドレインとを有するＭＯＳＦＥＴを例に説明したが、これに限定されるものではなく、本発明は、例えば制御用電極としてのベースとコレクタとエミッタとを有するバイポーラトランジスタなど、他のスイッチ素子にも適用することができる。
１　アクティブＭＯＳＦＥＴ領域
２ａ　非アクティブＭＯＳＦＥＴ領域（ｙ方向）
２ｂ　非アクティブＭＯＳＦＥＴ領域（ｘ方向）
３　ＳＯＩ層
４　Ｓｉ基板　
５　絶縁用トレンチ　
６　ＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）
７　ドレインを除くＳＴＩが形成されないＭＯＳＦＥＴ領域
８　Ｂｏｄｙ領域
９ａ　アクティブＭＯＳＦＥＴ領域と非アクティブＭＯＳＦＥＴ領域（２ａ）のドレインドリフト層
９ｂ　非アクティブＭＯＳＦＥＴ領域（２ｂ）のドレインドリフト層
１０　ゲート酸化膜
１１ａ　アクティブＭＯＳＦＥＴ領域と非アクティブＭＯＳＦＥＴ領域（２ａ）のゲート電極層
１１ｂ　非アクティブＭＯＳＦＥＴ領域（２ｂ）のゲート電極層
１２ａ　アクティブＭＯＳＦＥＴ領域と非アクティブＭＯＳＦＥＴ領域（２ａ）のドレイン
１２ｂ　非アクティブＭＯＳＦＥＴ領域（２ｂ）のドレイン
１３　ソース
１４　Ｂｏｄｙ接続用の不純物拡散層
１５　配線層接続コンタクト
１６ａ　ドレイン配線層
１６ｂ　非アクティブＭＯＳＦＥＴ領域（２ｂ）とソースを接続する配線層
１７　電流駆動用ＭＯＳＦＥＴのドレインを接続する配線層
１８　電流駆動用ＭＯＳＦＥＴのゲートと電流検出用ＭＯＳＦＥＴのゲートを接続する配線層
１９　電流駆動用ＭＯＳＦＥＴのドレインと電流検出用ＭＯＳＦＥＴのドレインを接続する配線層
２０　電流検出用ＭＯＳＦＥＴ
２１　電流駆動用ＭＯＳＦＥＴ
２２　ハイサイド電流検出回路　
２３　ローサイド電流検出回路　
２４　ハイサイド電流駆動用ＮＭＯＳＦＥＴ
２５　ハイサイド電流検出用ＮＭＯＳＦＥＴ
２６　ローサイド電流駆動用ＮＭＯＳＦＥＴ
２７　ローサイド電流検出用ＮＭＯＳＦＥＴ
２８　抵抗素子
２９　電磁負荷
３０　昇圧回路
３１　電源
３２　ハイサイドプリドライバ
３３　ローサイドプリドライバ
３４　負荷制御装置

Claims (12)

  1. 　制御用電極と、
    　アクティブ素子領域と、
    　非アクティブ素子領域と、を備え、
    　前記アクティブ素子領域と前記非アクティブ素子領域とが前記制御用電極上で隣り合って形成されていることを特徴とするスイッチ素子。
  2. 　請求項１記載のスイッチ素子において、
    　前記スイッチ素子は半導体基板を備え、
    　前記制御用電極は前記半導体基板上に実装されることを特徴とするスイッチ素子。
  3. 　請求項２記載のスイッチ素子において、
    　前記スイッチ素子は前記半導体基板上に設けられた絶縁用トレンチを備え、
    　前記アクティブ素子領域と前記非アクティブ素子領域とは、前記絶縁用トレンチに囲まれるように設けられ、
    　前記非アクティブ素子領域は、前記絶縁用トレンチと前記アクティブ素子領域との間に設けられていることを特徴とするスイッチ素子。
  4. 　請求項３記載のスイッチ素子において、
    　前記スイッチ素子は、負荷駆動用スイッチ素子と並列に接続され、前記負荷駆動用スイッチ素子による負荷に対する通電電流を検出するための電流検出用スイッチ素子であるスイッチ素子。
  5. 　請求項４記載のスイッチ素子において、
    　前記制御用電極はドレインドリフト領域まで延長したフィールドプレート領域を備えるスイッチ素子。
  6. 　請求項５記載のスイッチ素子において、
    　前記非アクティブ素子領域は、前記制御用電極の配列方向に対して平行な方向と、
    　前記制御用電極の配列方向に対して垂直な方向にそれぞれ設けられていて、
    　前記非アクティブ素子領域のソース領域にはソースを形成する不純物層とは逆の極性をもつ不純物層が形成されていることを特徴とするスイッチ素子。
  7. 　請求項６記載のスイッチ素子において、
    　前記半導体基板はＳＯＩ基板であって、前記絶縁用トレンチの深さはＳｉ活性層の厚さに等しく、
    　前記アクティブ素子領域と前記絶縁用トレンチとの距離が、少なくとも前記絶縁用トレンチの深さより大きくなるように、前記非アクティブ素子領域が形成されていることを特徴とするスイッチ素子。
  8. 　請求項６記載のスイッチ素子において、
    　前記非アクティブ素子領域は、
    前記制御用電極の配列方向に対して平行に配置された第１の非アクティブ素子領域と、
    前記制御用電極の配列方向に対して垂直に配置された第２の非アクティブ素子領域とを備え、
    　前記第２の非アクティブ素子領域の制御用電極は、前記アクティブ素子領域のソースと電気的に接続されていることを特徴とするスイッチ素子。
  9. 　請求項６記載のスイッチ素子において、
    　前記非アクティブ素子領域は、
    　前記制御用電極の配列方向に対して平行に配置された第１の非アクティブ素子領域と、
    　前記制御用電極の配列方向に対して垂直に配置された第２の非アクティブ素子領域を備え、
    　前記第２の非アクティブ素子領域のドレインは、前記アクティブ素子領域のソースと電気的に接続されていることを特徴とするスイッチ素子。
  10. 　請求項４記載のスイッチ素子において、
    　前記電流検出用スイッチ素子の制御用電極間の間隔は、前記電流駆動用スイッチ素子の制御用電極の間隔に等しいことを特徴とするスイッチ素子。
  11. 　請求項１０記載のスイッチ素子において、
    　前記電流検出用スイッチ素子の制御用電極幅は、前記負荷駆動用スイッチ素子の制御用電極幅に比べて１／１００以下であることを特徴とするスイッチ素子。
  12. 　電流駆動用スイッチ素子と、前記負荷駆動用スイッチ素子に並列に接続されて前記負荷駆動用スイッチ素子の通電電流を検出するための電流検出用スイッチ素子と、を有する負荷駆動装置において、
    　少なくとも前記電流検出用スイッチ素子は、制御用電極と、
    　アクティブ素子領域と、
    　非アクティブ素子領域と、を備え、
    　前記アクティブ素子領域と前記非アクティブ素子領域とが前記制御用電極上で隣り合って形成されていることを特徴とすることを特徴とする負荷駆動装置。
PCT/JP2016/069580 2015-07-17 2016-07-01 スイッチ素子及び負荷駆動装置 WO2017014024A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/741,614 US10665496B2 (en) 2015-07-17 2016-07-01 Switch element and load driving device
CN201680033010.2A CN108140611B (zh) 2015-07-17 2016-07-01 开关元件以及负载驱动装置
EP16827588.1A EP3327764A4 (en) 2015-07-17 2016-07-01 SWITCHING ELEMENT AND LOAD CONTROL DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015142562A JP6568735B2 (ja) 2015-07-17 2015-07-17 スイッチ素子及び負荷駆動装置
JP2015-142562 2015-07-17

Publications (1)

Publication Number Publication Date
WO2017014024A1 true WO2017014024A1 (ja) 2017-01-26

Family

ID=57833896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/069580 WO2017014024A1 (ja) 2015-07-17 2016-07-01 スイッチ素子及び負荷駆動装置

Country Status (5)

Country Link
US (1) US10665496B2 (ja)
EP (1) EP3327764A4 (ja)
JP (1) JP6568735B2 (ja)
CN (1) CN108140611B (ja)
WO (1) WO2017014024A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092044B2 (ja) * 2019-01-16 2022-06-28 株式会社デンソー 半導体装置
US11404539B2 (en) * 2020-08-25 2022-08-02 Nxp Usa, Inc. Apparatus for extension of operation voltage

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256541A (ja) * 1997-03-12 1998-09-25 Denso Corp 電流検出機能を有する負荷駆動回路
JP2006286990A (ja) * 2005-03-31 2006-10-19 Toyota Industries Corp 集積回路
JP2008091547A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体装置
JP2010040896A (ja) * 2008-08-07 2010-02-18 Nec Electronics Corp 半導体装置
JP2012156205A (ja) * 2011-01-24 2012-08-16 Asahi Kasei Electronics Co Ltd 半導体装置、半導体装置の製造方法
JP2013069778A (ja) * 2011-09-21 2013-04-18 Lapis Semiconductor Co Ltd 半導体装置
JP2014187082A (ja) * 2013-03-22 2014-10-02 Hitachi Ltd 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420700A (en) * 1981-05-26 1983-12-13 Motorola Inc. Semiconductor current regulator and switch
US5828112A (en) * 1995-09-18 1998-10-27 Kabushiki Kaisha Toshiba Semiconductor device incorporating an output element having a current-detecting section
JP3522532B2 (ja) 1998-05-07 2004-04-26 富士電機デバイステクノロジー株式会社 半導体装置
US6015745A (en) * 1998-05-18 2000-01-18 International Business Machines Corporation Method for semiconductor fabrication
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP2005286118A (ja) * 2004-03-30 2005-10-13 Fujitsu Ltd Ｃｍｏｓ回路のレイアウト構造
CN100530679C (zh) * 2004-08-04 2009-08-19 富士电机电子技术株式会社 半导体元件
JP4972917B2 (ja) 2005-11-25 2012-07-11 株式会社デンソー 半導体装置およびその製造方法
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9142463B2 (en) * 2010-01-29 2015-09-22 Fuji Electric Co., Ltd. Semiconductor device
US8765541B1 (en) * 2011-08-19 2014-07-01 Altera Corporation Integrated circuit and a method to optimize strain inducing composites
JP6184057B2 (ja) 2012-04-18 2017-08-23 ルネサスエレクトロニクス株式会社 半導体装置
WO2015037095A1 (ja) * 2013-09-11 2015-03-19 富士電機株式会社 半導体装置
CN204144257U (zh) * 2013-10-21 2015-02-04 半导体元件工业有限责任公司 半导体器件
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
KR102175464B1 (ko) * 2014-04-08 2020-11-06 삼성전자주식회사 반도체 집적 회로
US9929140B2 (en) * 2014-05-22 2018-03-27 Texas Instruments Incorporated Isolation structure for IC with EPI regions sharing the same tank
JP6299658B2 (ja) * 2015-04-22 2018-03-28 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子
JP6506163B2 (ja) * 2015-12-28 2019-04-24 ルネサスエレクトロニクス株式会社 半導体装置
US9929149B2 (en) * 2016-06-21 2018-03-27 Arm Limited Using inter-tier vias in integrated circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256541A (ja) * 1997-03-12 1998-09-25 Denso Corp 電流検出機能を有する負荷駆動回路
JP2006286990A (ja) * 2005-03-31 2006-10-19 Toyota Industries Corp 集積回路
JP2008091547A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体装置
JP2010040896A (ja) * 2008-08-07 2010-02-18 Nec Electronics Corp 半導体装置
JP2012156205A (ja) * 2011-01-24 2012-08-16 Asahi Kasei Electronics Co Ltd 半導体装置、半導体装置の製造方法
JP2013069778A (ja) * 2011-09-21 2013-04-18 Lapis Semiconductor Co Ltd 半導体装置
JP2014187082A (ja) * 2013-03-22 2014-10-02 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
EP3327764A4 (en) 2019-03-20
JP6568735B2 (ja) 2019-08-28
US10665496B2 (en) 2020-05-26
EP3327764A1 (en) 2018-05-30
US20180218936A1 (en) 2018-08-02
CN108140611B (zh) 2022-02-01
CN108140611A (zh) 2018-06-08
JP2017027999A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
US8890252B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
US20120119318A1 (en) Semiconductor device with lateral element
US10074723B1 (en) Field plate trench FET and a semiconductor component
KR101201621B1 (ko) 게이트 커패시턴스가 감소된 고전압 트랜지스터 구조
JP6515484B2 (ja) 半導体装置
US10008561B2 (en) Semiconductor device
US9252144B2 (en) Field effect transistor and a device element formed on the same substrate
WO2014155959A1 (ja) パワー半導体素子
US9136326B2 (en) Semiconductor device with increased ESD resistance and manufacturing method thereof
JP6568735B2 (ja) スイッチ素子及び負荷駆動装置
KR100290913B1 (ko) 고전압 소자 및 그 제조방법
US8097918B2 (en) Semiconductor arrangement including a load transistor and sense transistor
US20070034973A1 (en) Methods and Apparatus for Operating a Transistor Using a Reverse Body Bias
JP2009260119A (ja) 半導体装置、及び該半導体装置を用いたエネルギー伝達装置
JP2011091231A (ja) 半導体装置
KR100990090B1 (ko) 개선된 트랜스컨덕턴스를 갖는 고전력 반도체 소자
JP5092202B2 (ja) 半導体装置
US20080296668A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2011108800A (ja) 横型ｉｇｂｔ及び横型ｉｇｂｔの製造方法
KR101437275B1 (ko) 다수의 ｆｌｉ 구조를 갖는 반도체 소자
US8432003B2 (en) Semiconductor device
JP5564763B2 (ja) Ｍｏｓ型半導体装置の製造方法
JP6750589B2 (ja) 半導体装置
JP6414861B2 (ja) 半導体装置
JP2007134421A (ja) パワーｍｏｓｆｅｔ、ｉｇｂｔなどの縦型半導体装置とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16827588

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15741614

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016827588

Country of ref document: EP