WO2017010703A1 - 실리콘관통전극 기반의 반도체 패키지 - Google Patents

실리콘관통전극 기반의 반도체 패키지 Download PDF

Info

Publication number
WO2017010703A1
WO2017010703A1 PCT/KR2016/006875 KR2016006875W WO2017010703A1 WO 2017010703 A1 WO2017010703 A1 WO 2017010703A1 KR 2016006875 W KR2016006875 W KR 2016006875W WO 2017010703 A1 WO2017010703 A1 WO 2017010703A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
cavity region
silicon
electrode
base substrate
Prior art date
Application number
PCT/KR2016/006875
Other languages
English (en)
French (fr)
Inventor
송기무
윤근중
강정식
김용국
Original Assignee
주식회사 신성씨앤티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 신성씨앤티 filed Critical 주식회사 신성씨앤티
Publication of WO2017010703A1 publication Critical patent/WO2017010703A1/ko
Priority to US15/866,586 priority Critical patent/US20180158742A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Definitions

  • the present invention relates to a semiconductor package based on a silicon through electrode.
  • a stacked package (package-on-package) based on a through-through silicon via (TSV)
  • TSV through-through silicon via
  • TSV based PoP stacked package
  • An expandable substrate eg, an interposer
  • An expandable substrate is inserted between the lower substrate and the upper substrate to which the silicon die-based semiconductor die is attached.
  • the interposer may serve to rearrange a plurality of lower I / Os formed on the lower substrate so that the I / O terminals may be formed in the inner space of the chip attached to the upper substrate. That is, in the stacked package, an interposer is inserted between the lower substrate and the upper substrate, so that an I / O terminal can be formed in the inner space of the chip, thereby increasing space efficiency for the I / O terminal.
  • the problem to be solved by the present invention by applying the interconnection method by the silicon through electrode to enable the signal transmission between the inside of the MEMS (MEMS) -based device pattern and the outside of the base substrate, separate from the base substrate to provide a semiconductor package for bonding a fabricated signal processing integrated circuit (IC) substrate between substrates or wafers.
  • MEMS MEMS
  • IC fabricated signal processing integrated circuit
  • Another object of the present invention is to apply a method of interconnection by means of a silicon through electrode, while enabling signal transmission between the inside of a MEMS-based device pattern and the outside of the base substrate, A semiconductor package which forms a silicon through electrode in the peripheral region of the device substrate and the peripheral region of the cap substrate so as not to have a physical effect, and bonds the separately manufactured signal processing integrated circuit (IC) substrate and the cap substrate between substrates or wafers.
  • IC signal processing integrated circuit
  • One embodiment of the semiconductor package of the present invention for solving the above problems is a device substrate with a device pattern is formed, a cap substrate disposed on the device substrate, including a first cavity region, the device substrate below A second cavity region disposed at a position corresponding to the first cavity region, and at least one first silicon that outputs an electrical signal provided from the device pattern to the outside or transmits an electrical signal provided from the outside to the device pattern
  • a base substrate including a through electrode, and a circuit board disposed under the base substrate, and electrically connected to the first silicon through electrode to process an electrical signal for the device pattern.
  • the first cavity region may be formed to have a step with respect to the surface of the cap substrate, and the second cavity region may be formed to have a step with respect to the surface of the base substrate.
  • the electronic device may further include a metal pad or an electrical insulation layer disposed between the cap substrate and the device substrate to bond the cap substrate to the device substrate.
  • the electronic device may further include a first solder ball disposed between the base substrate and the circuit board and electrically connecting the base substrate and the circuit board.
  • the melting point of the material forming the metal pad or the electrical insulation layer may be higher than the melting point of the material forming the first solder ball.
  • the semiconductor device may further include a second solder ball disposed under the circuit board, and a melting point of the material forming the first solder ball may be higher than a melting point of the material forming the second solder ball.
  • the device substrate and the base substrate may be electrically connected by a wafer to wafer bonding method.
  • the first cavity region may include at least one cavity region, and each of the at least one cavity region may be divided by a first hermetic sealing wall formed by the cap substrate and the device substrate. .
  • At least one bottom vertical electrode may be formed in the second cavity area.
  • the second cavity region may include at least one cavity region, and each of the at least one cavity region may be divided by a second hermetic sealing wall formed by the device substrate and the base substrate. .
  • Another embodiment of the semiconductor package of the present invention for solving the above problems is a device substrate with a device pattern, a cap substrate disposed on the device substrate, the first cavity region is formed, disposed below the device substrate, A base substrate having a second cavity region and a first silicon through electrode formed thereon, and a circuit board disposed under the base substrate and having a second silicon through electrode formed thereon.
  • the first cavity region may include at least one cavity region, and each of the at least one cavity region may be divided by a first hermetic sealing wall formed by the cap substrate and the device substrate. .
  • the second cavity region may include at least one cavity region, and each of the at least one cavity region may be divided by a second hermetic sealing wall formed by the device substrate and the base substrate. .
  • the second silicon through electrode may be formed at a position corresponding to a lower portion of the second sealing wall.
  • the second silicon through electrode may include a plurality of silicon through electrodes, and the plurality of silicon through electrodes may be disposed in a point symmetry structure with respect to the center of the circuit board.
  • a first bottom vertical electrode or a first lateral electrode may be formed in the second cavity area to sense an electrical signal of the device pattern.
  • the first silicon through electrode may be electrically connected to the first bottom vertical electrode or the first side electrode.
  • a second bottom vertical electrode or a second lateral electrode may be formed in the second cavity area to transmit and drive an electrical signal in the device pattern.
  • the first silicon through electrode may be electrically connected to the second bottom vertical electrode or the second side electrode.
  • the first silicon through electrode and the second silicon through electrode may be electrically connected to each other.
  • the first cavity region may be formed to have a step with respect to the surface of the cap substrate, and the second cavity region may be formed to have a step with respect to the surface of the base substrate.
  • the first cavity area may be a sealed space formed by bonding the cap substrate and the device substrate by a wafer to wafer bonding method.
  • the second cavity region may be an airtight space formed by bonding the device substrate and the base substrate in a wafer-to-wafer bonding manner, and the inside and the outside of the second cavity region may be electrically connected to each other using the first silicon through electrode. .
  • the base substrate and the circuit board are electrically connected by a wafer to wafer bonding method, and transmit an external electrical signal to the device pattern through the second silicon through electrode or generated from the device pattern.
  • the electrical signal can be output to the outside.
  • the circuit board may include an integrated circuit that processes an electrical signal with respect to the device pattern.
  • the semiconductor package of the present invention it is possible to directly connect the base substrate and the integrated circuit board by a wafer to wafer bonding method by forming a silicon through electrode on the base substrate, thereby to the inside of the device pattern and integrated circuit Since the electronic signal transmission path between the outside of the substrate can be minimized, the signal to noise ratio (SNR) can be improved as well as the electrical contact reliability of the electrical signal transmission path can be improved. .
  • SNR signal to noise ratio
  • the size of the entire semiconductor package can be reduced, and the durability of the semiconductor package can be improved.
  • FIG. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.
  • FIG 3 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.
  • FIG. 5 is a plan view of a semiconductor package according to still another embodiment of the present invention.
  • 6 to 13 are intermediate step views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • spatially relative terms below “, “ beneath “, “ lower”, “ above “, “ upper” It may be used to easily describe the correlation of components with other components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures. For example, when flipping a device shown in the figures, components described as “below” or “beneath” of other devices may be placed “above” of other components. . Thus, the exemplary term “below” can encompass both an orientation of above and below. The components can be oriented in other directions as well, so that spatially relative terms can be interpreted according to the orientation.
  • FIG. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
  • the semiconductor package 1 includes a device substrate 100, a cap substrate 200, and a base substrate 300.
  • a device pattern dp based on MEMS may be formed on the device substrate 100.
  • MEMS is collectively referred to as a microelectromechanical system, a microelectronic control technology, etc., and refers to a micron ( ⁇ m) or a millimeter-sized microscopic precision machine manufacturing technology based on semiconductor process technology.
  • the device pattern dp may be a MEMS-based x-y axis gyroscope or a z axis gyroscope.
  • the device substrate 100 may be a low resistance silicon wafer of about 0.01 ⁇ cm, but the present invention is not limited thereto.
  • Passivation layers 103 and 104 may be formed on the device substrate 100.
  • CVD chemical vapor deposition
  • ALD atomic layer deposition
  • PVD physical vapor deposition
  • PECVD plasma-enhanced CVD
  • LPCVD low pressure CVD
  • Pulsed CVD Pulsed CVD, or a combination thereof
  • the deposition gas may be supplied on the device substrate 100 to form passivation films 103 and 104 made of metal nitride films including Ru and N using CVD or ALD processes.
  • the deposition gas may comprise a Ru precursor and a nitrogen source.
  • a carrier gas eg inert gas
  • a reducing gas e.g., a hydrogen gas
  • a combination thereof may be supplied together.
  • Ru precursors are Ru3 (CO) 12, Ru (DMPD) (EtCp) ((2,4-dimethylpentadienyl) (ethylcyclopentadienyl) ruthenium), Ru (DMPD) 2 (bis (2,4-dimethylpentadienyl) ruthenium), Ru (DMPD) (MeCp) (4-dimethylpentadienyl) (methylcyclopentadienyl) ruthenium), and Ru (EtCp) 2) (bis (ethylcyclopentadienyl) ruthenium).
  • the nitrogen source may be nitrogen (N 2 ) gas, nitrogen monoxide (NO) gas, dinitrogen monoxide (N 2 O) gas, mononitrogen dioxide (NO 2 ) gas, ammonia (NH 3 ) gas, N-containing radicals (eg N *, NH *, NH2 *), amines, and combinations thereof, but is not limited thereto.
  • nitrogen (N 2 ) gas nitrogen monoxide (NO) gas, dinitrogen monoxide (N 2 O) gas, mononitrogen dioxide (NO 2 ) gas, ammonia (NH 3 ) gas, N-containing radicals (eg N *, NH *, NH2 *), amines, and combinations thereof, but is not limited thereto.
  • passivation films 103 and 104 made of ruthenium nitride when using N 2 as the nitrogen source, passivation films 103 and 104 made of ruthenium nitride can be obtained. In another embodiment, when using NO 2 as the nitrogen source, passivation films 103 and 104 made of ruthenium oxynitride can be obtained.
  • Solder pads 105 and 106 may be formed on the passivation layers 103 and 104.
  • the solder pads 105 and 106 may be formed of an Au layer by using an electroplating method, but are not limited thereto.
  • Solder contacts 205 and 206 may be formed on the solder pads 105 and 106 to electrically connect the upper cap substrate 200 to the lower device substrate 100.
  • metal pads 203 and 204 are formed on the cap substrate 200, and the metal pads 203 and 204 contact the solder contacts 205 and 206 so that the upper cap substrate 200 and the lower device are formed.
  • the substrate 100 may be electrically connected to the substrate 100.
  • the metal pads 203 and 204 may be formed, for example, by electroplating on a seed layer.
  • the cap substrate 200 may be disposed on the device substrate 100, and a first cavity region C1 may be formed in the cap substrate 200.
  • the cap substrate 200 may be mechanically connected to the device substrate 100 by a wafer to wafer bonding method.
  • the first cavity region C1 is a sealed space in which the cap substrate 200 and the device substrate 100 are bonded by a wafer-to-wafer bonding method.
  • the first cavity region C1 may be formed to have a step with respect to the surface of the cap substrate 200. That is, a portion of the cap substrate 200 may be etched from the surface of the cap substrate 200 to form an empty space, and the empty space may be the first cavity region C1.
  • the first cavity region C1 is formed to correspond to an area where the device pattern dp is formed in the device substrate 100, and is a space in which the device pattern dp vibrates when the device pattern dp vibrates up, down, left, and right. Serves to provide.
  • the device pattern dp may be an x-y axis gyroscope or a z axis gyroscope, and the device pattern dp may be vibrated up, down, left, and right according to a user's movement.
  • the first cavity region C1 may be formed to include at least one. Because the device pattern dp formed on the device substrate 100 may have a complicated shape, and a plurality of regions in which the device pattern dp vibrates may exist, and thus, each of the device patterns dp may vibrate at a position where the device pattern dp vibrates. At least one first cavity region C1 may be formed to correspond.
  • each of these cavity regions may be divided by a first sealing wall 200s formed by the cap substrate 200 and the device substrate 100. have.
  • the base substrate 300 may be disposed under the device substrate 100, the second cavity region C2 may be formed in the base substrate 300, and the first silicon through electrodes 303, 304, and 305 may be formed. .
  • the first silicon through electrodes 303, 304, and 305 may serve to output an electrical signal provided from the device pattern dp to the outside or to transmit an electrical signal provided from the outside to the device pattern dp.
  • connection pads 311, 313, and 315 are formed on the first silicon through electrodes 303, 304, and 305, and the connection pads 311, 313, and 315 are connected to the wiring lines 312, 314, and 316, respectively. Can be electrically connected.
  • a solder ball S3 or a metal electrode pad S3 is formed on the wiring line 312, a solder ball S4 or a metal electrode pad S4 is formed on the wiring line 314, and a solder ball (S3) is formed on the wiring line 316.
  • S5) or metal electrode pads S5 may be formed and electrically connected to the outside, respectively.
  • connection pads 311, 313, and 315 and the wiring lines 312, 314, and 316 may be covered by the passivation layer 320.
  • the passivation layer 320 is made of an insulating material, and may be electrically insulated by preventing the connection pads 311, 313, and 315 and the wiring lines 312, 314, and 316 from being directly exposed to the outside.
  • the base substrate 300 may be electrically connected by the bonding method between the device substrate 100 and the wafer.
  • the second cavity region C2 is a sealed space formed by bonding the base substrate 300 and the device substrate 100 in a bonding manner.
  • the second cavity region C2 may be formed to have a step with respect to the surface of the base substrate 300. That is, a portion of the base substrate 300 may be etched from the surface of the base substrate 300 to form an empty space, and the empty space may be the second cavity region C2.
  • the second cavity region C2 is formed at a position corresponding to the region where the device pattern dp is formed in the device substrate 100, and the device pattern dp vibrates when the device pattern dp vibrates up, down, left, and right. It serves to provide space where possible.
  • the second cavity region C2 may be formed to include at least one. Because the device pattern dp formed on the device substrate 100 may have a complicated shape, and at least one region in which the device pattern dp vibrates may exist, and thus the device pattern dp may be in a position where the device pattern dp vibrates. The second cavity region C2 may be formed to correspond to each other.
  • each of these cavity regions may be divided by a second sealing wall 300s formed by the base substrate 300 and the device substrate 100. Can be.
  • the first silicon through electrodes 303 and 304 may contact the anchors 110 and 111 of the device substrate 100.
  • the anchors 110 and 111 may serve to support the electrode or to support the structure. In particular, the anchors 110 and 111 may operate as fixed lateral electrodes.
  • the first silicon through electrode 305 may operate as a bottom vertical electrode. An electrical signal may be applied to the first silicon through electrode 305 to drive the upper device pattern dp. Likewise, an electrical signal may be applied through the anchors 110 and 111 to drive the device pattern dp. Alternatively, the first silicon through electrode 305 may be used to sense an electrical signal of the device pattern dp, and the electrical signal of the device pattern dp may be sensed through the anchors 110 and 111. )You may.
  • FIG. 2 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.
  • descriptions of parts substantially the same as those of the semiconductor package according to the embodiment of the present invention will be omitted.
  • the semiconductor package 2 according to another embodiment of the present invention further includes a circuit board 400 rather than the semiconductor package 1.
  • the circuit board 400 is disposed under the base substrate 300, the integrated circuit 420 is formed on the circuit board 400, and the first silicon through electrodes 303, 304, and 305 formed on the base substrate 300. ) May be electrically connected to and may process an electrical signal for the device pattern dp.
  • solder balls S3, S4, and S5 formed on the first silicon through electrodes 303, 304, and 305 are connected to the integrated circuit 420 through the connection bumps 401, 402, and 403 and the connection pads 413 and 414. ) Can be electrically connected.
  • the semiconductor device further includes second silicon through electrodes 411 and 412 formed in the circuit board 400.
  • the second silicon through electrodes 411 and 412 may be formed below the second sealing wall 300s at a position corresponding to the position where the second sealing wall 300s of the base substrate 300 is formed.
  • the second silicon through electrodes 411 and 412 may be electrically connected to the outside of the circuit board 400 to receive an external signal or to output a signal to the outside.
  • the semiconductor package 2 may be formed to include at least one silicon through electrode in the circuit board 400.
  • At least one silicon through electrode may be disposed in a point symmetry structure with respect to the center of the circuit board 400. If the at least one silicon silicon electrode is arranged in a point-symmetric structure, it is possible to evenly distribute the physical pressure applied to the circuit board 400 from the outside.
  • the metal pads 203 and 204 and the solder contacts 205 and 206 may include a first material. That is, the metal pads 203 and 204 and the solder contacts 205 and 206 may include the same material, but the present invention is not limited thereto.
  • the metal pads 203 and 204 may contact the solder contacts 205 and 206 to bond the device substrate 100 and the cap substrate 200.
  • the first material may include, for example, silicon (Si).
  • the melting point of silicon (Si) is 1410 ° C.
  • the solder balls S3, S4, and S5 and the connection bumps 401, 402, and 403 may include a second material. That is, the solder balls S3, S4, and S5 and the connection bumps 401, 402, and 403 may include the same material, but the present invention is not limited thereto.
  • the solder balls S3, S4, and S5 and the connection bumps 401, 402, and 403 may be in contact with each other to bond the base substrate 300 and the circuit board 400.
  • the second material may include, for example, copper (Cu).
  • the melting point of copper (Cu) is 1084 ° C.
  • the first material may be a material having a higher melting point than the second material.
  • the first material may be silicon (Si), nickel (Ni), cobalt (Co), iron (Fe), or the like.
  • the melting point of nickel (Ni) is 1453 ° C
  • the melting point of cobalt (Co) is 1495 ° C
  • the melting point of iron (Fe) is 1535 ° C.
  • the second material may be copper (Cu), manganese (Mn), or the like.
  • the melting point of manganese (Mn) is 1246 ° C.
  • FIG. 3 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.
  • descriptions of parts substantially the same as those of the semiconductor package according to the embodiment of the present invention will be omitted.
  • the semiconductor package 3 is compared with the semiconductor package 2, and the base substrate 300 is a first electrode pad instead of the wiring lines 312, 314, and 316 and the solder balls S3, S4, and S5. 311, 313, and 315 and an insulating layer 320, and the circuit board 400 includes second electrode pads 415, 416, instead of the second silicon through electrodes 411 and 412 and the solder balls 401 and 402. 417).
  • the second electrode pads 415, 416, and 417 may be in contact with the first electrode pads 311, 313, and 315, respectively.
  • the bonding method of the present invention may be variously modified. That is, if the base substrate 300 and the circuit board 400 can be electrically connected, the base substrate 300 and the circuit board 400 may be modified in a different form from that shown.
  • FIG. 4 is a cross-sectional view of a semiconductor package according to still another embodiment of the present invention.
  • descriptions of parts substantially the same as those of the semiconductor package according to the embodiment of the present invention will be omitted.
  • solder balls S5 and S6 may be additionally formed in the semiconductor package 2. Solder balls S5 and S6 may be formed under the circuit board 400.
  • the metal pads 203 and 204 and the solder contacts 205 and 206 may include a first material. That is, the metal pads 203 and 204 and the solder contacts 205 and 206 may include the same material, but the present invention is not limited thereto.
  • the metal pads 203 and 204 may contact the solder contacts 205 and 206 to bond the device substrate 100 and the cap substrate 200.
  • the first material may include, for example, silicon (Si).
  • the melting point of silicon (Si) is 1410 ° C.
  • the solder balls S3, S4, and S5 and the connection bumps 401, 402, and 403 may include a second material. That is, the solder balls S3, S4, and S5 and the connection bumps 401, 402, and 403 may include the same material, but the present invention is not limited thereto.
  • the solder balls S3, S4, and S5 and the connection bumps 401, 402, and 403 may be in contact with each other to bond the base substrate 300 and the circuit board 400.
  • the second material may include, for example, copper (Cu).
  • the melting point of copper (Cu) is 1084 ° C.
  • the first material may be a material having a higher melting point than the second material.
  • the first material may be silicon (Si), nickel (Ni), cobalt (Co), iron (Fe), or the like.
  • the melting point of nickel (Ni) is 1453 ° C
  • the melting point of cobalt (Co) is 1495 ° C
  • the melting point of iron (Fe) is 1535 ° C.
  • the second material may be copper (Cu), manganese (Mn), or the like.
  • the melting point of manganese (Mn) is 1246 ° C.
  • solder balls S6 and S7 may include a third material. Solder balls S6 and S7 may be used to be mounted on other external substrates (eg, PCB substrates).
  • the third material may include, for example, gold (Au).
  • the melting point of gold (Au) is 1064 ° C. That is, the first material may be a material having a higher melting point than the second material, and the second material may be a material having a higher melting point than the third material.
  • the third material may be gold (Au), silver (Ag), or the like.
  • the melting point of silver (Ag) is 961 ° C.
  • FIG. 5 is a plan view of a semiconductor package according to still another embodiment of the present invention.
  • descriptions of parts substantially the same as those of the semiconductor package according to the exemplary embodiment will be omitted.
  • the semiconductor package 5 includes a plurality of silicon through electrodes 101a, 101b, 102a and 102b formed in the device substrate 100, and includes a plurality of silicon through electrodes 101a, 101b, 102a and 102b. ) May be disposed in a point symmetry structure with respect to the center of the device substrate 100.
  • the plurality of silicon through electrodes 101a, 101b, 102a, and 102b are arranged in a point symmetric structure, the physical pressure applied from the outside may be evenly distributed to securely protect the device pattern dp in the device substrate 100. have.
  • the plurality of silicon through electrodes 101a, 101b, 102a, and 102b are arranged in a point symmetrical structure, durability of the semiconductor package 5 can be improved.
  • a support spring of the frame may be attached to sidewalls of the anchors 112 to 115.
  • 6 to 13 are intermediate step views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.
  • a recess is formed on the bulk base substrate 30, and the first silicon through electrode 303, 304, 305 is formed by filling the recess. Then, patterning is performed to form the second cavity region C2.
  • region B is a region to be removed in a subsequent CMP process, and region A remains to form the base substrate 300.
  • the bulk base substrate 30 may include silicon (Si), for example.
  • the recessed depth h1 may be 2 ⁇ m, and the depth h2 in which the second cavity region C2 is formed may be 20 ⁇ m, but is not limited thereto.
  • the device substrate 100 is adhered to the bulk base substrate 30.
  • the bulk base substrate 30 and the device substrate 100 may be electrically connected by a wafer to wafer bonding method.
  • the height of the device substrate 100 may be, for example, 30 ⁇ m, but is not limited thereto.
  • a passivation layer 103a is formed on the device substrate 100, and solder pads 105 and 106 are formed on the passivation layer 103a.
  • the passivation layer 103a and the solder pads 105 and 106 are patterned to form vias, and the vias are filled to form solder contacts 205 and 206.
  • the passivation layer 103a is patterned, and the device substrate 100 is patterned using the mask to form a device pattern dp.
  • the device pattern dp can be formed using a lithography process, a dry etching process, a strip process, a clean process, or the like.
  • a cap substrate 200 is prepared and HSMs (Hard Stop Materials) 107 and 108 are formed on the cap substrate 200.
  • HSMs Hard Stop Materials
  • the height of the cap substrate 200 may be 300 ⁇ m, but is not limited thereto.
  • a seed layer is formed on the cap substrate 200, and electroplating is performed on the seed layer to form metal pads 203 and 204.
  • a first cavity region C1 is formed in a cap substrate 200 by a patterning process using a mask.
  • the first cavity region C1 may be formed at a position corresponding to the center region of the device substrate 100.
  • the depth h3 of the first cavity region C1 may be 20 ⁇ m to 30 ⁇ m, but is not limited thereto.
  • the cap substrate 200 of FIG. 12 and the device substrate 100 of FIG. 9 are bonded to each other by a wafer-to-wafer bonding method.
  • an eutectic bonding process may be performed, but the present invention is not limited thereto.
  • the B region (see FIG. 6) of the bulk base substrate 30 is removed by the CMP process to form the base substrate 300 as shown in FIG. 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

반도체 패키지가 제공된다. 상기 반도체 패키지는, 디바이스 패턴이 형성된 디바이스 기판, 상기 디바이스 기판 상부에 배치되고, 제1 캐비티(cavity) 영역을 포함하는 캡 기판, 상기 디바이스 기판 하부에 배치되고, 상기 제1 캐비티 영역에 대응하는 위치에 형성된 제2 캐비티 영역과, 상기 디바이스 패턴에서 제공된 전기 신호를 외부로 출력하거나 외부로부터 제공된 전기 신호를 상기 디바이스 패턴으로 전송하는 적어도 하나의 제1 실리콘관통전극을 포함하는 베이스 기판, 및 상기 베이스 기판 하부에 배치되고, 상기 제1 실리콘관통전극과 전기적으로 연결되어 상기 디바이스 패턴에 대한 전기 신호를 처리하는 회로 기판을 포함한다.

Description

실리콘관통전극 기반의 반도체 패키지
본 발명은 실리콘관통전극 기반의 반도체 패키지에 관한 것이다.
최근 들어, 스마트폰, 스마트 패드 등과 같은 휴대형 전자기기의 시장이 성장하면서 경박단소 제품에 대응할 수 있는 반도체 패키지의 수요가 점진적으로 증가하고 있다.
경박단소 제품에 대응하기 위한 반도체 패키지의 하나로서 실리콘관통 전극(TSV; Through Silicon Via) 기반의 적층형 패키지(패키지 온 패키지; PoP)가 활용되고 있는데, 이러한 실리콘관통전극 기반의 적층형 패키지(TSV based PoP)에서는 실리콘관통전극 기반의 반도체 다이가 각각 부착된 하부 기판과 상부 기판 사이에 확장형 기판(예컨대, 인터포저)이 삽입되고 있다.
여기에서, 인터포저는 상부 기판에 부착된 칩의 안쪽 공간에도 I/O 단자가 형성될 수 있도록 하부 기판에 형성된 다수의 하부 I/O를 재배치해 주는 역할을 제공할 수 있다. 즉, 적층형 패키지에서는 하부 기판과 상부 기판 사이에 인터포저를 삽입함으로써, 칩의 안쪽 공간에도 I/O 단자를 형성할 수 있기 때문에 I/O 단자를 위한 공간 효율을 높일 수 있다.
본 발명이 해결하고자 하는 과제는, 실리콘관통전극에 의한 배선 접속 (interconnection) 방법을 적용하여 멤스(MEMS) 기반의 디바이스 패턴 내부와 베이스 기판의 외부간 신호 전달을 가능하게 하면서, 상기 베이스 기판과 별도 제작된 신호처리 집적회로(IC) 기판을 기판간 또는 웨이퍼간 본딩하는 반도체 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 실리콘관통전극에 의한 배선 접속(interconnection) 방법을 적용하여 멤스(MEMS) 기반의 디바이스 패턴 내부 와 베이스 기판의 외부간 신호 전달을 가능하게 하면서, 상기 디바이스 패턴에 물리적 영향을 주지 않도록 디바이스 기판의 주변 영역과 캡 기판의 주변 영역에 각각 실리콘관통전극을 형성하고, 별도 제작된 신호처리 집적회로(IC) 기판과 상기 캡 기판을 기판간 또는 웨이퍼간 본딩하는 반도체 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 일 실시예는, 디바이스 패턴이 형성된 디바이스 기판, 상기 디바이스 기판 상부에 배치되고, 제1 캐비티(cavity) 영역을 포함하는 캡 기판, 상기 디바이스 기판 하부에 배치되고, 상기 제1 캐비티 영역에 대응하는 위치에 형성된 제2 캐비티 영역과, 상기 디바이스 패턴에서 제공된 전기 신호를 외부로 출력하거나 외부로부터 제공된 전기 신호를 상기 디바이스 패턴으로 전송하는 적어도 하나의 제1 실리콘관통전극을 포함하는 베이스 기판, 및 상기 베이스 기판 하부에 배치되고, 상기 제1 실리콘관통전극과 전기적으로 연결되어 상기 디바이스 패턴에 대한 전기 신호를 처리하는 회로 기판을 포함한다.
상기 제1 캐비티 영역은 상기 캡 기판의 표면에 대해 단차를 갖도록 형성되고, 상기 제2 캐비티 영역은 상기 베이스 기판의 표면에 대해 단차를 갖도록 형성될 수 있다.
상기 캡 기판과 상기 디바이스 기판 사이에 배치되고, 상기 캡 기판과 상기 디바이스 기판을 본딩하는 금속 패드 또는 전기적 절연층을 더 포함할 수 있다.
상기 베이스 기판과 상기 회로 기판 사이에 배치되고, 상기 베이스 기판과 상기 회로 기판을 전기적으로 연결하는 제1 솔더 볼을 더 포함할 수 있다.
상기 금속 패드 또는 상기 전기적 절연층을 형성하는 물질의 녹는점은 상기 제1 솔더 볼을 형성하는 물질의 녹는점보다 높을 수 있다.
상기 회로 기판 하부에 배치된 제2 솔더 볼을 더 포함하고, 상기 제1 솔더 볼을 형성하는 물질의 녹는점은 상기 제2 솔더 볼을 형성하는 물질의 녹는점보다 높을 수 있다.
상기 디바이스 기판과 상기 베이스 기판은 웨이퍼 간 본딩(wafer to wafer bonding) 방식에 의하여 전기적으로 연결될 수 있다.
상기 제1 캐비티 영역은 적어도 하나의 캐비티 영역을 포함하고, 상기 적어도 하나의 캐비티 영역은 각각, 상기 캡 기판과 상기 디바이스 기판에 의해 형성되는 제1 밀폐벽(hermetic sealing wall)에 의해 구분될 수 있다.
상기 제2 캐비티 영역에는 적어도 하나의 바닥 수직 전극(vertical electrode)이 형성될 수 있다.
상기 제2 캐비티 영역은 적어도 하나의 캐비티 영역을 포함하고, 상기 적어도 하나의 캐비티 영역은 각각, 상기 디바이스 기판과 상기 베이스 기판에 의해 형성되는 제2 밀폐벽(hermetic sealing wall)에 의해 구분될 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 패키지의 다른 실시예는, 디바이스 패턴이 형성된 디바이스 기판, 상기 디바이스 기판 상부에 배치되고, 제1 캐비티 영역이 형성된 캡 기판, 상기 디바이스 기판 하부에 배치되고, 제2 캐비티 영역과 제1 실리콘관통전극이 형성된 베이스 기판, 및 상기 베이스 기판 하부에 배치되고, 제2 실리콘관통전극이 형성된 회로 기판을 포함한다.
상기 제1 캐비티 영역은 적어도 하나의 캐비티 영역을 포함하고, 상기 적어도 하나의 캐비티 영역은 각각, 상기 캡 기판과 상기 디바이스 기판에 의해 형성되는 제1 밀폐벽(hermetic sealing wall)에 의해 구분될 수 있다.
상기 제2 캐비티 영역은 적어도 하나의 캐비티 영역을 포함하고, 상기 적어도 하나의 캐비티 영역은 각각, 상기 디바이스 기판과 상기 베이스 기판에 의해 형성되는 제2 밀폐벽(hermetic sealing wall)에 의해 구분될 수 있다.
상기 제2 실리콘관통전극은 상기 제2 밀폐벽 하부에 대응하는 위치에 형성될 수 있다.
상기 제2 실리콘관통전극은 복수 개의 실리콘관통전극을 포함하고, 상기 복수 개의 실리콘관통전극은 상기 회로 기판의 중심을 기준으로 점대칭(point symmetry) 구조로 배치될 수 있다.
상기 제2 캐비티 영역에는 상기 디바이스 패턴의 전기적 신호를 감지(sensing)하는 제1 바닥 수직 전극(vertical electrode) 또는 제1 측면 전극(lateral electrode)이 형성될 수 있다.
상기 제1 실리콘관통전극은 상기 제1 바닥 수직 전극 또는 상기 제1 측면 전극과 전기적으로 연결될 수 있다.
상기 제2 캐비티 영역에는 상기 디바이스 패턴으로 전기적 신호를 전송하여 가진(driving)하는 제2 바닥 수직 전극(vertical electrode) 또는 제2 측면 전극(lateral electrode)이 형성될 수 있다.
상기 제1 실리콘관통전극은 상기 제2 바닥 수직 전극 또는 상기 제2 측면 전극과 전기적으로 연결될 수 있다.
상기 제1 실리콘관통전극과 상기 제2 실리콘관통전극은 전기적으로 연결될 수 있다.
상기 제1 캐비티 영역은 상기 캡 기판의 표면에 대해 단차를 갖도록 형성되고, 상기 제2 캐비티 영역은 상기 베이스 기판의 표면에 대해 단차를 갖도록 형성될 수 있다.
상기 제1 캐비티 영역은, 상기 캡 기판과 상기 디바이스 기판이 웨이퍼 간 본딩(wafer to wafer bonding)　방식으로 본딩되어 형성된 밀폐 공간일 수 있다.
상기 제2 캐비티 영역은 상기 디바이스 기판과 상기 베이스 기판이 웨이퍼 간 본딩 방식으로 본딩되어 형성된 밀폐 공간이고, 상기 제2 캐비티 영역의 내부와 외부는 상기 제1 실리콘관통전극을 이용하여 전기적으로 연결될 수 있다.
상기 베이스 기판과 상기 회로 기판은 웨이퍼 간 본딩(wafer to wafer bonding) 방식에 의하여 전기적으로 연결되며, 상기 제2 실리콘관통전극을 통하여 외부의 전기 신호를 상기 디바이스 패턴으로 전송하거나 상기 디바이스 패턴으로부터 발생된 전기 신호를 외부로 출력할 수 있다.
상기 회로 기판은 상기 디바이스 패턴에 대한 전기 신호를 처리하는 집적 회로(Read Out IC)를 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 반도체 패키지에 의하면, 베이스 기판에 실리콘관통전극을 형성하여 상기 베이스 기판과 상기 집적회로 기판을 웨이퍼간 본딩(wafer to wafer bonding) 방법으로 직접 연결하는 것이 가능하여, 디바이스 패턴 내부와 집적회로 기판의 외부간 전기 신호 전달 경로를 최소화할 수 있으므로, 외부 유입 노이즈에 대한 신호대잡음비(SNR: Signal to Noise Ratio)를 향상시킬 수 있을 뿐만 아니라, 전기 신호 전달 경로의 전기적 접촉 신뢰성을 향상시킬 수 있다.
또한 반도체 패키지 전체의 사이즈를 감소시킬 수 있고, 반도체 패키지의 내구성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 평면도이다.
도 6 내지 도 13은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 구성 요소가 다른 구성 요소와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 구성 요소와 직접 연결 또는 커플링된 경우 또는 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성 요소가 다른 구성 요소와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
구성 요소가 다른 구성 요소의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 구성 요소의 바로 위뿐만 아니라 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 구성 요소가 다른 구성 요소의 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소들과 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 구성 요소는 다른 구성 요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성 요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 1을 참조하면, 반도체 패키지(1)는 디바이스 기판(100), 캡 기판(200), 베이스 기판(300)을 포함한다.
디바이스 기판(100)에는 멤스(MEMS; Micro Electro Mechanical Systems) 기반의 디바이스 패턴(dp)이 형성될 수 있다. 멤스란, 미세전자기계시스템, 미세전자제어기술 등으로 통칭되며, 반도체 공정기술을 기반으로 성립되는 마이크론(㎛) 또는 ㎜크기의 초소형 정밀기계 제작기술을 의미한다. 예를 들어, 디바이스 패턴(dp)은 멤스 기반의 x-y축 자이로스코프 또느 z축 자이로스코프일 수 있다. 디바이스 기판(100)은 약 0.01Ωcm 정도의 저저항 실리콘웨이퍼일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
디바이스 기판(100) 상에는 패시베이션막(103, 104)이 형성될 수 있다. 패시베이션막(103, 104)을 형성하기 위한 증착 공정으로서, CVD (chemical vapor deposition), ALD (atomic layer deposition), PVD (physical vapor deposition), PECVD (plasma-enhanced CVD), LPCVD (low pressure CVD), P-CVD (pulsed CVD), 또는 이들의 조합을 이용할 수 있다.
본 발명의 몇몇 실시예에서, CVD 또는 ALD 공정을 이용하여 Ru 및 N을 포함하는 금속 질화막으로 이루어지는 패시베이션막(103, 104)을 형성하기 위하여, 디바이스 기판(100) 상에 퇴적 가스를 공급할 수 있다. 상기 퇴적 가스는 Ru 전구체 및 질소 소스를 포함할 수 있다. 상기 퇴적 가스와 함께, 캐리어 가스 (예를 들면, 불활성 가스), 환원 가스, 또는 이들의 조합이 함께 공급될 수 있다.
예시적인 Ru 전구체는 Ru3(CO)12, Ru(DMPD)(EtCp) ((2,4-dimethylpentadienyl)(ethylcyclopentadienyl)ruthenium), Ru(DMPD)2 (bis(2,4-dimethylpentadienyl)ruthenium), Ru(DMPD)(MeCp) (4-dimethylpentadienyl)(methylcyclopentadienyl)ruthenium), 및 Ru(EtCp)2) (bis(ethylcyclopentadienyl)ruthenium)을 포함하나, 이에 제한되는 것은 아니다.
상기 질소 소스는 질소(N2) 가스, 일산화질소(NO) 가스, 일산화이질소(N2O) 가스, 이산화일질소(NO2) 가스, 암모니아(NH3) 가스, N-함유 라디칼 (예를 들면, N*, NH*, NH2*), 아민, 및 이들의 조합으로부터 선택될 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 상기 질소 소스로서 N2를 사용하는 경우, 루테늄 질화물로 이루어지는 패시베이션막(103, 104)이 얻어질 수 있다. 다른 실시예에서, 상기 질소 소스로서 NO2를 사용하는 경우, 루테늄 산질화물로 이루어지는 패시베이션막(103, 104)이 얻어질 수 있다.
패시베이션막(103, 104) 상에는 솔더 패드(105, 106)가 형성될 수 있다. 솔더 패드(105, 106)는 전해도금법을 이용하여 금층(Au layer)으로 형성할 수 있으나, 이에 제한되는 것은 아니다. 솔더 패드(105, 106) 상에는 솔더 컨택(205, 206)이 형성되어 상부의 캡 기판(200)과 하부의 디바이스 기판(100)을 전기적으로 연결할 수 있다. 구체적으로, 캡 기판(200) 상에 금속 패드(203, 204)가 형성되고, 금속 패드(203, 204)가 솔더 컨택(205, 206)과 접촉하여 상부의 캡 기판(200)과 하부의 디바이스 기판(100)을 전기적으로 연결할 수 있다. 금속 패드(203, 204)는 예를 들어, 시드 층(seed layer) 상에 전기도금(electroplating)을 수행하여 형성될 수 있다.
캡 기판(200)은 디바이스 기판(100) 상부에 배치되고, 캡 기판(200)에는 제1 캐비티 영역(C1)이 형성될 수 있다. 캡 기판(200)은 디바이스 기판(100)과 웨이퍼 간 본딩(wafer to wafer bonding) 방식에 의하여 기계적으로 연결될 수 있다. 제1 캐비티 영역(C1)은 캡 기판(200)과 디바이스 기판(100)이 웨이퍼 간 본딩 방식으로 본딩되어 형성된 밀폐 공간이다.
제1 캐비티 영역(C1)은 캡 기판(200)의 표면에 대해 단차를 갖도록 형성될 수 있다. 즉, 캡 기판(200)의 표면으로부터 일부를 식각하여 빈 공간을 형성할 수 있고, 이러한 빈 공간이 제1 캐비티 영역(C1)이 될 수 있다. 제1 캐비티 영역(C1)은 디바이스 기판(100)에서 디바이스 패턴(dp)이 형성된 영역에 대응하도록 형성되어, 디바이스 패턴(dp)이 상하좌우로 진동하는 경우에 디바이스 패턴(dp)이 진동 가능한 공간을 제공하는 역할을 한다. 예를 들어, 디바이스 패턴(dp)은 x-y축 자이로스코프 또는 z축 자이로스코프일 수 있으며, 이러한 디바이스 패턴(dp)은 사용자의 움직임에 따라 상하좌우로 진동될 수 있다.
제1 캐비티 영역(C1)은 적어도 하나를 포함하도록 형성될 수 있다. 왜냐하면, 디바이스 기판(100)에 형성된 디바이스 패턴(dp)은 복잡한 형상을 가질 수 있고, 이러한 디바이스 패턴(dp)이 진동하는 영역은 복수 개 존재할 수 있으므로, 디바이스 패턴(dp)이 진동하는 위치에 각각 대응하도록 적어도 하나의 제1 캐비티 영역(C1)이 형성될 수 있다.
또한, 제1 캐비티 영역(C1)이 복수 개 형성되는 경우에, 이러한 캐비티 영역들 각각은 캡 기판(200)과 디바이스 기판(100)에 의해 형성되는 제1 밀폐벽(200s)에 의해 구분될 수 있다.
베이스 기판(300)은 디바이스 기판(100) 하부에 배치되고, 베이스 기판(300)에는 제2 캐비티 영역(C2)이 형성되고, 제1 실리콘관통전극(303, 304, 305)이 형성될 수 있다. 제1 실리콘관통전극(303, 304, 305)은 디바이스 패턴(dp)에서 제공된 전기 신호를 외부로 출력하거나 외부로부터 제공된 전기 신호를 디바이스 패턴(dp)으로 전송하는 역할을 할 수 있다. 또한, 제1 실리콘관통전극(303, 304, 305) 상에 연결 패드(311, 313, 315)가 형성되고, 연결 패드(311, 313, 315)는 각각 배선 라인(312, 314, 316)과 전기적으로 연결될 수 있다. 배선 라인(312) 상에는 솔더볼(S3) 또는 금속 전극 패드(S3)가 형성되고, 배선 라인(314) 상에는 솔더볼(S4) 또는 금속 전극 패드(S4)가 형성되고, 배선 라인(316) 상에는 솔더볼(S5) 또는 금속 전극 패드(S5)가 각각 형성되어 외부와 전기적으로 연결될 수 있다.
연결 패드(311, 313, 315)와 배선 라인(312, 314, 316)은 패시베이션막(320)에 의해 덮일 수 있다. 패시베이션막(320)은 절연성 물질로 이루어지며, 연결 패드(311, 313, 315)와 배선 라인(312, 314, 316)이 외부로 직접 노출되지 않도록 하여 전기적 절연을 할 수 있다.
베이스 기판(300)은 디바이스 기판(100)과 웨이퍼 간 본딩 방식에 의하여 전기적으로 연결될 수 있다. 제2 캐비티 영역(C2)은 베이스 기판(300)과 디바이스 기판(100)이 본딩 방식으로 본딩되어 형성된 밀폐 공간이다.
제2 캐비티 영역(C2)은 베이스 기판(300)의 표면에 대해 단차를 갖도록 형성될 수 있다. 즉, 베이스 기판(300)의 표면으로부터 일부를 식각하여 빈 공간을 형성할 수 있고, 이러한 빈 공간이 제2 캐비티 영역(C2)이 될 수 있다. 제2 캐비티 영역(C2)은 디바이스 기판(100)에서 디바이스 패턴(dp)이 형성된 영역에 대응하는 위치에 형성되어, 디바이스 패턴(dp)이 상하좌우로 진동하는 경우에 디바이스 패턴(dp)이 진동 가능한 공간을 제공하는 역할을 한다.
제2 캐비티 영역(C2)은 적어도 하나를 포함하도록 형성될 수 있다. 왜냐하면, 디바이스 기판(100)에 형성된 디바이스 패턴(dp)은 복잡한 형상을 가질 수 있고, 이러한 디바이스 패턴(dp)이 진동하는 영역은 적어도 하나 이상 존재할 수 있으므로, 디바이스 패턴(dp)이 진동하는 위치에 각각 대응하도록 제2 캐비티 영역(C2)이 형성될 수 있다.
또한, 제2 캐비티 영역(C2)이 적어도 하나 이상 형성되는 경우에, 이러한 캐비티 영역들 각각은 베이스 기판(300)과 디바이스 기판(100)에 의해 형성되는 제2 밀폐벽(300s)에 의해 구분될 수 있다.
제1 실리콘관통전극(303, 304)은 디바이스 기판(100)의 앵커(110, 111)와 접촉할 수 있다. 앵커(110, 111)는 전극을 지지하는 역할을 하거나, 구조물을 지지하는 역할을 할 수 있다. 구체적으로, 앵커(110, 111)는 고정 측면 전극(fixed lateral electrode)으로 동작할 수 있다.
또한, 제1 실리콘관통전극(305)은 바닥 수직 전극(vertical electrode)으로 동작할 수 있다. 제1 실리콘관통전극(305)으로 전기 신호가 인가되어 상부의 디바이스 패턴(dp)을 가진(driving)할 수 있다. 마찬가지로, 앵커(110, 111)를 통해서도 전기 신호가 인가되어 디바이스 패턴(dp)을 가진(driving)할 수 있다. 또는, 제1 실리콘관통전극(305)을 이용하여 디바이스 패턴(dp)의 전기 신호를 감지(sensing)할 수 있으며, 앵커(110, 111)를 통해 디바이스 패턴(dp)의 전기 신호를 감지(sensing)할 수도 있다.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다. 설명의 편의상, 본 발명의 실시예에 따른 반도체 패키지를 설명한 것과 실질적으로 동일한 부분의 설명은 생략하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(2)는 반도체 패키지(1)보다 회로 기판(400)을 더 포함한다.
회로 기판(400)은 베이스 기판(300)의 하부에 배치되고, 회로 기판(400) 에 집적 회로(420)가 형성되어, 베이스 기판(300)에 형성된 제1 실리콘관통 전극(303, 304, 305)과 전기적으로 연결되어 디바이스 패턴(dp)에 대한 전기 신호를 처리할 수 있다.
구체적으로, 제1 실리콘관통전극(303, 304, 305) 상에 형성된 솔더볼(S3, S4, S5)이 연결 범프(401, 402, 403) 및 연결 패드(413, 414)를 통해 집적 회로(420)와 전기적으로 연결될 수 있다.
또한, 회로 기판(400) 내에 형성된 제2 실리콘관통전극(411, 412)을 더 포함한다.
제2 실리콘관통전극(411, 412)은 베이스 기판(300)의 제2 밀폐벽(300s) 이 형성된 위치에 대응하는 위치에, 제2 밀폐벽(300s)의 하부에 형성될 수 있다. 제2 실리콘관통전극(411, 412)을 통해 회로 기판(400) 외부와 전기적으로 연결되어 외부 신호를 입력받거나, 외부로 신호를 출력할 수 있다.
또한, 반도체 패키지(2)는 회로 기판(400) 내에 적어도 하나 이상의 실리콘관통전극을 포함하도록 형성될 수 있다. 적어도 하나 이상의 실리콘관통전극은 회로 기판(400)의 중심을 기준으로 점대칭(point symmetry) 구조로 배치될 수 있다. 적어도 하나 이상의　실리콘관통전극이 점대칭 구조로 배치되면, 회로 기판(400)에 대해 외부에서 가해지는 물리적인 압력을 골고루 분산할 수 있다.
반도체 패키지(2)에서 금속 패드(203, 204)와 솔더 컨택(205, 206)은 제1 물질을 포함할 수 있다. 즉, 금속 패드(203, 204)와 솔더 컨택(205, 206)은 서로 동일한 물질을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 금속 패드(203, 204)는 솔더 컨택(205, 206)과 접촉하여 디바이스 기판(100)과 캡 기판(200)을 본딩할 수 있다.
여기에서, 제1 물질은, 예를 들어, 실리콘(Si)을 포함할 수 있다. 실리콘(Si)의 녹는점은 1410℃이다.
솔더 볼(S3, S4, S5)과 연결 범프(401, 402, 403)는 제2 물질을 포함할 수 있다. 즉, 솔더 볼(S3, S4, S5)과 연결 범프(401, 402, 403)는 서로 동일한 물질을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 솔더 볼(S3, S4, S5)과 연결 범프(401, 402, 403)는 접촉하여 베이스 기판(300)과 회로 기판(400)을 본딩할 수 있다.
여기에서, 제2 물질은, 예를 들어, 구리(Cu)를 포함할 수 있다. 구리(Cu)의 녹는점은 1084℃이다.
즉, 제1 물질은 제2 물질보다 녹는점이 높은 물질일 수 있다. 예시적으로, 제1 물질은, 실리콘(Si), 니켈(Ni), 코발트(Co), 철(Fe) 등일 수 있다. 니켈(Ni)의 녹는점은 1453℃이고, 코발트(Co)의 녹는점은 1495℃이고, 철(Fe)의 녹는점은 1535℃이다.
또한, 예시적으로, 제2 물질은, 구리(Cu), 망간(Mn) 등일 수 있다. 망간(Mn)의 녹는점은 1246℃이다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다. 설명의 편의상, 본 발명의 실시예에 따른 반도체 패키지를 설명한 것과 실질적으로 동일한 부분의 설명은 생략하기로 한다.
도 3을 참조하면, 반도체 패키지(3)는 반도체 패키지(2)와 비교하여, 베이스 기판(300)은 배선 라인(312, 314, 316) 및 솔더볼(S3, S4, S5) 대신 제1 전극 패드(311, 313, 315)와 절연층(320)을 포함하며, 회로 기판(400)은 제2 실리콘관통전극(411, 412) 및 솔더볼(401, 402) 대신 제2 전극 패드(415, 416, 417)를 포함한다.
제2 전극 패드(415, 416, 417)는 제1 전극 패드(311, 313, 315)에 각각 접촉할 수 있으며, 도시된 것과 달리, 본 발명의 본딩 방식은 다양하게 변형되어 실시될 수 있다. 즉, 베이스 기판(300)과 회로 기판(400)이 전기적으로 접속될 수 있다면, 도시된 것과 다른 형태로 변형되어 실시될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 단면도이다. 설명의 편의상, 본 발명의 실시예에 따른 반도체 패키지를 설명한 것과 실질적으로 동일한 부분의 설명은 생략하기로 한다.
도 4를 참조하면, 반도체 패키지(4)는 반도체 패키지(2)의 구성에 솔더 볼(S5, S6)이 추가적으로 형성될 수 있다. 솔더 볼(S5, S6)은 회로 기판(400)의 하부에 형성될 수 있다.
여기에서, 금속 패드(203, 204)와 솔더 컨택(205, 206)은 제1 물질을 포함할 수 있다. 즉, 금속 패드(203, 204)와 솔더 컨택(205, 206)은 서로 동일한 물질을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 금속 패드(203, 204)는 솔더 컨택(205, 206)과 접촉하여 디바이스 기판(100)과 캡 기판(200)을 본딩할 수 있다.
제1 물질은, 예를 들어, 실리콘(Si)을 포함할 수 있다. 실리콘(Si)의 녹는점은 1410℃이다.
솔더 볼(S3, S4, S5)과 연결 범프(401, 402, 403)는 제2 물질을 포함할 수 있다. 즉, 솔더 볼(S3, S4, S5)과 연결 범프(401, 402, 403)는 서로 동일한 물질을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 솔더 볼(S3, S4, S5)과 연결 범프(401, 402, 403)는 접촉하여 베이스 기판(300)과 회로 기판(400)을 본딩할 수 있다.
제2 물질은, 예를 들어, 구리(Cu)를 포함할 수 있다. 구리(Cu)의 녹는점은 1084℃이다.
즉, 제1 물질은 제2 물질보다 녹는점이 높은 물질일 수 있다. 예시적으로, 제1 물질은, 실리콘(Si), 니켈(Ni), 코발트(Co), 철(Fe) 등일 수 있다. 니켈(Ni)의 녹는점은 1453℃이고, 코발트(Co)의 녹는점은 1495℃이고, 철(Fe)의 녹는점은 1535℃이다.
또한, 예시적으로, 제2 물질은, 구리(Cu), 망간(Mn) 등일 수 있다. 망간(Mn)의 녹는점은 1246℃이다.
솔더 볼(S6, S7)은 제3 물질을 포함할 수 있다. 솔더 볼(S6, S7)은 외부의 다른 기판(예를 들어, PCB 기판) 상에 실장되기 위해 이용될 수 있다.
제3 물질은, 예를 들어, 금(Au)을 포함할 수 있다. 금(Au)의 녹는점은 1064℃이다. 즉, 제1 물질은 제2 물질보다 녹는점이 높은 물질일 수 있고, 제2 물질은 제3 물질보다 녹는점이 높은 물질일 수 있다.
예시적으로, 제3 물질은, 금(Au), 은(Ag) 등일 수 있다. 은(Ag)의 녹는점은 961℃이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 평면도이다. 설명의 편의상, 본 발명의 일 실시예에 따른 반도체 패키지를 설명한 것과 실질적으로 동일한 부분의 설명은 생략하기로 한다.
도 5를 참조하면, 반도체 패키지(5)는 디바이스 기판(100) 내에 형성된 복수 개의 실리콘관통전극(101a, 101b, 102a, 102b)을 포함하며, 복수 개의 실리콘관통전극(101a, 101b, 102a, 102b)은 디바이스 기판(100)의 중심을 기준으로 점대칭(point symmetry) 구조로 배치될 수 있다. 복수 개의 실리콘관통전극(101a, 101b, 102a, 102b)이 점대칭 구조로 배치되면, 외부에서 가해지는 물리적인 압력을 골고루 분산할 수 있어 디바이스 기판(100) 내의 디바이스 패턴(dp)을 안전하게 보호할 수 있다.
또한, 복수 개의 실리콘관통전극(101a, 101b, 102a, 102b)이 점대칭 구조로 배치하여, 반도체 패키지(5)의 내구성을 향상시킬 수 있다.
도 5 에는 복수 개의 앵커(112~115)가 함께 도시되어 있다. 앵커(112~115) 측벽에는 프레임의 지지 스프링이 부착될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 반도체 패키지(1)의 제조 방법에 대하여 설명한다.
도 6 내지 도 13은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 6을 참조하면, 우선, 벌크 베이스 기판(30)의 상부에 리세스를 형성하고, 리세스를 채워 제1 실리콘관통전극(303, 304, 305)을 형성한다. 그리고, 제2 캐비티 영역(C2)을 형성하도록 패터닝한다. 도 6에서, B영역은 후속의 CMP 공정에서 제거될 영역이며, A영역이 남아 베이스 기판(300)을 형성한다. 벌크 베이스 기판(30)은 예를 들어, 실리콘(Si)을 포함할 수 있다.
예를 들어, 리세스된 깊이(h1)는 2㎛이고, 제2 캐비티 영역(C2)이 형성된 깊이(h2)는 20㎛일 수 있으나, 이에 제한되는 것은 아니다.
도 7을 참조하면, 벌크 베이스 기판(30) 상부에 디바이스 기판(100)을 접착시킨다. 벌크 베이스 기판(30)과 디바이스 기판(100)은 웨이퍼 간(wafer to wafer) 본딩 방식에 의하여 전기적으로 연결될 수 있다. 디바이스 기판(100)의 높이는 예를 들어, 30㎛ 일 수 있으나, 이에 제한되는 것은 아니다.
도 8을 참조하면, 디바이스 기판(100) 상에 패시베이션층(103a)을 형성하고, 패시베이션층(103a) 상에 솔더 패드(105, 106)를 형성한다. 패시베이션층(103a)과 솔더 패드(105, 106)를 패터닝하여 비아를 형성하고, 비아를 채워 솔더 컨택(205, 206)을 형성한다.
도 9를 참조하면, 패시베이션층(103a)을 패터닝하고, 이를 마스크로 하여 디바이스 기판(100)을 패터닝하여 디바이스 패턴(dp)을 형성한다.
이 때, 리소그래피 공정, 드라이 에칭 공정, 스트립 공정, 클린 공정 등을 이용하여 디바이스 패턴(dp)을 형성할 수 있다.
도 10을 참조하면, 캡 기판(200)을 준비하고, 캡 기판(200) 상에 HSM(Hard Stop Material)(107, 108)을 형성한다.
예를 들어, 캡 기판(200)의 높이는 300㎛ 일 수 있으나, 이에 제한되는 것은 아니다.
도 11을 참조하면, 캡 기판(200) 상에 시드 층(seed layer)을 형성하고, 시드 층 상에 전기도금(electroplating)을 수행하여 금속 패드(203, 204)를 형성한다.
도 12를 참조하면, 캡 기판(200) 내에 마스크를 이용한 패터닝 공정에 의해 제1 캐비티 영역(C1)을 형성한다. 제1 캐비티 영역(C1)은 디바이스 기판(100)의 중심 영역에 대응하는 위치에 형성할 수 있다.
제1 캐비티 영역(C1)의 깊이(h3)는 20㎛ 내지 30㎛ 일 수 있으나, 이에 제한되는 것은 아니다.
도 13을 참조하면, 도 12의 캡 기판(200)과 도 9의 디바이스 기판(100)을 서로 웨이퍼간 본딩 방식으로 본딩한다. 이 때, 본딩 과정에서 전처리(pre-treatment) 공정을 수행한 후, 공융혼합물(Eutectic) 본딩 공정을 수행할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 도 13에서의 본딩 공정을 수행한 후, CMP 공정에 의해 벌크 베이스 기판(30)의 B영역(도 6 참조)을 제거하여 도 1에서와 같은 베이스 기판(300)을 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (18)

  1. 디바이스 패턴이 형성된 디바이스 기판;
    상기 디바이스 기판 상부에 배치되고, 제1 캐비티(cavity) 영역을 포함하는 캡 기판;
    상기 디바이스 기판 하부에 배치되고, 상기 제1 캐비티 영역에 대응하는 위치에 형성된 제2 캐비티 영역과, 상기 디바이스 패턴에서 제공된 전기 신호를 외부로 출력하거나 외부로부터 제공된 전기 신호를 상기 디바이스 패턴으로 전송하는 적어도 하나의 제1 실리콘관통전극을 포함하는 베이스 기판; 및
    상기 베이스 기판 하부에 배치되고, 상기 제1 실리콘관통전극과 전기적으로 연결되어 상기 디바이스 패턴에 대한 전기 신호를 처리하는 회로 기판을 포함하고,
    상기 제2 캐비티 영역은 상기 제1 실리콘관통전극이 상기 디바이스 기판 하부에 직접 접촉하여 형성된 반도체 패키지.
  2. 제 1항에 있어서,
    상기 제1 캐비티 영역은 상기 캡 기판의 표면에 대해 단차를 갖도록 형성되고, 상기 제2 캐비티 영역은 상기 베이스 기판의 표면에 대해 단차를 갖도록 형성된 반도체 패키지.
  3. 제 1항에 있어서,
    상기 캡 기판과 상기 디바이스 기판 사이에 배치되고, 상기 캡 기판과 상기 디바이스 기판을 본딩하는 금속 패드를 더 포함하는 반도체 패키지.
  4. 제 3항에 있어서,
    상기 베이스 기판과 상기 회로 기판 사이에 배치되고, 상기 베이스 기판과 상기 회로 기판을 전기적으로 연결하는 제1 솔더 볼을 더 포함하는 반도체 패키지.
  5. 제 4항에 있어서,
    상기 금속 패드를 형성하는 물질의 녹는점은 상기 제1 솔더 볼을 형성하는 물질의 녹는점보다 높은 반도체 패키지.
  6. 제 5항에 있어서,
    상기 회로 기판 하부에 배치된 제2 솔더 볼을 더 포함하고,
    상기 제1 솔더 볼을 형성하는 물질의 녹는점은 상기 제2 솔더 볼을 형성하는 물질의 녹는점보다 높은 반도체 패키지.
  7. 제 1항에 있어서,
    상기 디바이스 기판과 상기 베이스 기판은 웨이퍼 간 본딩(wafer to wafer bonding) 방식에 의하여 전기적으로 연결된 반도체 패키지.
  8. 제 1항에 있어서,
    상기 제1 캐비티 영역은 적어도 하나의 캐비티 영역을 포함하고, 상기 적어도 하나의 캐비티 영역은 각각, 상기 캡 기판과 상기 디바이스 기판에 의해 형성되는 제1 밀폐벽(hermetic sealing wall)에 의해 구분되는 반도체 패키지.
  9. 제 1항에 있어서,
    상기 제2 캐비티 영역에는 적어도 하나의 바닥 수직 전극(vertical electrode)이 형성된 반도체 패키지.
  10. 제 9항에 있어서,
    상기 제2 캐비티 영역은 적어도 하나의 캐비티 영역을 포함하고, 상기 적어도 하나의 캐비티 영역은 각각, 상기 디바이스 기판과 상기 베이스 기판에 의해 형성되는 제2 밀폐벽(hermetic sealing wall)에 의해 구분되는 반도체 패키지.
  11. 디바이스 패턴이 형성된 디바이스 기판;
    상기 디바이스 기판 상부에 배치되고, 제1 캐비티 영역이 형성된 캡 기판;
    상기 디바이스 기판 하부에 배치되고, 제2 캐비티 영역과 제1 실리콘관통전극이 형성된 베이스 기판; 및
    상기 베이스 기판 하부에 배치되고, 제2 실리콘관통전극이 형성된 회로 기판을 포함하고,
    상기 제1 캐비티 영역은 상기 캡 기판과 상기 디바이스 기판에 의해 형성되는 제1 밀폐벽(hermetic sealing wall)에 의해 구분되고,
    상기 제2 캐비티 영역은 상기 디바이스 기판과 상기 베이스 기판에 의해 형성되는 제2 밀폐벽(hermetic sealing wall)에 의해 구분되고,
    상기 제1 실리콘관통전극은 상기 디바이스 기판과 직접 접촉하도록 형성된 반도체 패키지.
  12. 제 11항에 있어서,
    상기 제2 실리콘관통전극은 복수 개의 실리콘관통전극을 포함하고, 상기 복수 개의 실리콘관통전극은 상기 회로 기판의 중심을 기준으로 점대칭(point symmetry) 구조로 배치된 반도체 패키지.
  13. 제 11항에 있어서,
    상기 제1 실리콘관통전극과 상기 제2 실리콘관통전극은 전기적으로 연결된 반도체 패키지.
  14. 제 11항에 있어서,
    상기 제1 캐비티 영역은 상기 캡 기판의 표면에 대해 단차를 갖도록 형성되고, 상기 제2 캐비티 영역은 상기 베이스 기판의 표면에 대해 단차를 갖도록 형성된 반도체 패키지.
  15. 제 11항에 있어서,
    상기 제1 캐비티 영역은, 상기 캡 기판과 상기 디바이스 기판이 웨이퍼 간 본딩(wafer to wafer bonding)　방식으로 본딩되어 형성된 밀폐 공간인 반도체 패키지.
  16. 제 15항에 있어서,
    상기 제2 캐비티 영역은 상기 디바이스 기판과 상기 베이스 기판이 웨이퍼 간 본딩 방식으로 본딩되어 형성된 밀폐 공간이고,
    상기 제2 캐비티 영역의 내부와 외부는 상기 제1 실리콘관통전극을 이용하여 전기적으로 연결되는 반도체 패키지.
  17. 제 16항에 있어서,
    상기 베이스 기판과 상기 회로 기판은 웨이퍼 간 본딩(wafer to wafer bonding) 방식에 의하여 전기적으로 연결되며, 상기 제2 실리콘관통전극을 통하여 상기 디바이스 패턴으로부터 발생된 전기 신호를 외부로 출력하는 반도체 패키지.
  18. 제 11항에 있어서,
    상기 회로 기판은 상기 디바이스 패턴에 대한 전기 신호를 처리하는 집적 회로(Read Out IC)를 포함하는 반도체 패키지.
PCT/KR2016/006875 2015-07-13 2016-06-28 실리콘관통전극 기반의 반도체 패키지 WO2017010703A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/866,586 US20180158742A1 (en) 2015-07-13 2018-01-10 Through-silicon via based semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0098963 2015-07-13
KR1020150098963A KR101679586B1 (ko) 2015-07-13 2015-07-13 실리콘관통전극 기반의 반도체 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/866,586 Continuation US20180158742A1 (en) 2015-07-13 2018-01-10 Through-silicon via based semiconductor package

Publications (1)

Publication Number Publication Date
WO2017010703A1 true WO2017010703A1 (ko) 2017-01-19

Family

ID=57682554

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/006875 WO2017010703A1 (ko) 2015-07-13 2016-06-28 실리콘관통전극 기반의 반도체 패키지

Country Status (3)

Country Link
US (1) US20180158742A1 (ko)
KR (1) KR101679586B1 (ko)
WO (1) WO2017010703A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10330415B2 (en) * 2017-04-10 2019-06-25 Agency Arms, Llc Trigger bar for a firearm
KR102257735B1 (ko) 2020-08-31 2021-05-28 주식회사 제이피드림 미세전자기계시스템 패키징 방법 및 이를 이용한 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313662A1 (en) * 2011-04-12 2013-11-28 Pixart Imaging Incorporation Mems microphone device and method for making same
KR20140058268A (ko) * 2012-11-06 2014-05-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20140252508A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Device with a Capping Substrate
WO2014198393A1 (en) * 2013-06-12 2014-12-18 Tronics Microsystems S.A. Mems device with getter layer
US20150158718A1 (en) * 2013-12-10 2015-06-11 Robert Bosch Gmbh Hybridly integrated module having a sealing structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012208031A1 (de) * 2012-05-14 2013-11-14 Robert Bosch Gmbh +Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012208033B4 (de) * 2012-05-14 2020-08-06 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
KR20150072687A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 가스 센서 패키지
JP2015173150A (ja) * 2014-03-11 2015-10-01 新光電気工業株式会社 半導体パッケージ
US10131540B2 (en) * 2015-03-12 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to mitigate soldering offset for wafer-level chip scale package (WLCSP) applications
US9738516B2 (en) * 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313662A1 (en) * 2011-04-12 2013-11-28 Pixart Imaging Incorporation Mems microphone device and method for making same
KR20140058268A (ko) * 2012-11-06 2014-05-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20140252508A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Device with a Capping Substrate
WO2014198393A1 (en) * 2013-06-12 2014-12-18 Tronics Microsystems S.A. Mems device with getter layer
US20150158718A1 (en) * 2013-12-10 2015-06-11 Robert Bosch Gmbh Hybridly integrated module having a sealing structure

Also Published As

Publication number Publication date
KR101679586B1 (ko) 2016-11-25
US20180158742A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
TWI221327B (en) Multi-chip package and process for forming the same
US6710461B2 (en) Wafer level packaging of micro electromechanical device
CN104681516B (zh) 晶片封装体及其制造方法
CN104733422B (zh) 晶片封装体及其制造方法
KR101370016B1 (ko) 베이스 패키지 상에 다이를 갖는 집적 회로 패키지 시스템
TW201906116A (zh) 半導體封裝及其製造方法
WO2014104516A1 (ko) 인터포저가 임베디드 되는 회로 보드, 이를 이용하는 전자 모듈 및 그 제조방법
WO2013100710A1 (ko) 적층형 반도체 패키지 및 그 제조 방법
WO2014182120A1 (ko) 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
KR20100039814A (ko) 웨이퍼 레벨의 밀폐형 인터페이스 칩 구현 시스템 및 방법
TW201543636A (zh) 晶片封裝體及其製造方法
TWI638439B (zh) 半導體封裝結構及其製造方法
CN107818922A (zh) 制造半导体封装的方法
WO2017105004A1 (ko) 반도체 패키지 및 그 제조방법
US9187310B2 (en) Wafer-level packaging of a MEMS integrated device and related manufacturing process
WO2017010703A1 (ko) 실리콘관통전극 기반의 반도체 패키지
US10083912B2 (en) Method of packaging integrated circuit die and device
US20120193786A1 (en) Chip package and method for forming the same
WO2017135624A1 (ko) 센서 패키지 및 이의 제조 방법
TWI503937B (zh) 晶片封裝體及其形成方法
WO2013147359A1 (ko) 반도체 패키지 및 그 제조 방법
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
CN105097790B (zh) 晶片封装体及其制造方法
WO2011055984A2 (en) Leadframe and method of manufacuring the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16824620

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 11/05/2018)

122 Ep: pct application non-entry in european phase

Ref document number: 16824620

Country of ref document: EP

Kind code of ref document: A1