WO2016204073A1 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
WO2016204073A1
WO2016204073A1 PCT/JP2016/067274 JP2016067274W WO2016204073A1 WO 2016204073 A1 WO2016204073 A1 WO 2016204073A1 JP 2016067274 W JP2016067274 W JP 2016067274W WO 2016204073 A1 WO2016204073 A1 WO 2016204073A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring layer
circuit board
base material
land
via fill
Prior art date
Application number
PCT/JP2016/067274
Other languages
English (en)
French (fr)
Inventor
横沢　満雄
Original Assignee
日本電産サンキョー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電産サンキョー株式会社 filed Critical 日本電産サンキョー株式会社
Priority to US15/737,048 priority Critical patent/US20180366382A1/en
Priority to CN201680035631.4A priority patent/CN107683636A/zh
Publication of WO2016204073A1 publication Critical patent/WO2016204073A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • WLCSP wafer level chip size package
  • the process up to the final semiconductor assembly process is performed in a wafer state, and the size of the semiconductor chip that is finally cut from the wafer becomes the size of the package as it is.
  • a ball grid array (BGA) is known as a mounting technique for mounting many electronic components on a narrow substrate.
  • BGA ball grid array
  • a semiconductor chip includes solder balls as external terminals.
  • Patent Document 1 describes a chip size package including a BGA.
  • the rotor body 23 is put on the stator core 18 from the surface 2 a side of the circuit board 2, the output shaft 13 is inserted into the sleeve 15, and the tip portion of the output shaft 13 extends from the sleeve 15 to the back surface 2 b of the circuit board 2. Projected sideways. Thereby, the salient pole of the stator core 18 and the rotor magnet 24 face each other. The rotor magnet 24 faces the Hall element 25 mounted on the surface 2a of the circuit board 2 with a small gap.
  • the base material 31 is on the back surface 31b side of the base material 31 toward the outer peripheral side at the front side outer peripheral edge portion of the first width dimension W1 along the outer peripheral edge of the surface 31a.
  • An inclined surface side inclined surface 45 is provided.
  • the base material 31 is equipped with the back surface side inclined surface 46 which inclines to the surface 31a side toward the outer peripheral side in the back surface side outer periphery part of the 2nd width dimension along the outer periphery of the back surface 2b.
  • the insulating adhesive film 53 and the copper foil 54 are laminated in this order on the second wiring layer 34, and these are thermocompression bonded.
  • the copper foil 54 laminated on the second wiring layer 34 is a base for the first wiring layer 33 and is thinner than the copper foil 52 used for forming the second wiring layer 34.
  • the via fill plating 41 is easier to transfer heat than the pad on via.
  • the wiring layer is made multi-layered, the wiring pattern can be provided more three-dimensionally, so that high-density mounting of electronic components such as WLCSP 4 becomes easy.
  • the first wiring layer 33, the third wiring layer 60, and the second wiring layer 34 are connected by via fill plating 41 (first via fill plating 62 and second via fill plating 63) provided at a position overlapping the land 40. Therefore, the heat transferred from the WLCSP 4 to the land 40 of the first wiring layer 33 is transferred to the second wiring layer 34 located on the side closer to the substrate 31 through the shortest path. Therefore, even when the wiring layers are made more multilayered, it is possible to suppress a decrease in heat transfer efficiency from the first wiring layer 33 including the lands 40 to the second wiring layer 34 located near the base material 31.
  • a heat sink may be attached to the base material 31 to promote heat dissipation from the base material 31.
  • a liquid channel can be provided in the base material 31, and cooling water can be supplied to the liquid channel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

高密度実装される電子部品からの熱を従来よりも高い効率で放出できる回路基板を提供すること。回路基板２は、アルミニウム製の基材３１の表面３１ａの側に積層された第１配線層３３と第２配線層３４を有する。第２配線層３４は第１配線層３３と基材３１の間に位置する。第１配線層３３は、ウエハーレベルチップサイズパッケージ４の端子３０ａであるＢＧＡ３０が載置されて接続されるランド４０を備える。ランド４０は、積層方向Ｚから見た場合に当該ランド４０と重なる位置に形成されたビアフィルメッキ４１により第２配線層３４に導通する。ウエハーレベルチップサイズパッケージ４の熱は、ランド４０、ビアフィルメッキ４１、第２配線層３４を介して基材３１に伝達されて、基材３１から放出される。

Description

回路基板
　本発明は、電子部品が実装される回路基板に関する。
　電子機器に搭載される電子部品には小型化や回路基板への高密度実装が要求されている。基板上の実装面積を小さくした半導体パッケージ（電子部品）としてはウエハーレベルチップサイズパッケージ（ＷＬＣＳＰ）が提案されている。ＷＬＣＳＰは、ウエハー状態で半導体組立の最終工程までを行い、最終的にウエハーを切断した半導体チップの大きさがそのままパッケージの大きさとなる。狭い基板に多くの電子部品を実装する実装技術としてはボールグリッドアレイ（ＢＧＡ）が知られている。ＢＧＡは半導体チップが外部端子として半田ボールを備える。特許文献１にはＢＧＡを備えるチップサイズパッケージが記載されている。
特開平１１－６７９９８号公報
　ＷＬＣＳＰは発熱により高温となることがある。また、ＷＬＣＳＰは表面積が小さいので、ＷＬＣＳＰ自身からの放熱のみでは温度が低下せずに損傷する場合がある。
　ここで、ＷＬＣＳＰの破損を回避するためには、ＷＬＣＳＰが実装された回路基板を介してＷＬＣＳＰの熱を外部に放出することが考えられる。しかし、回路基板として一般的に用いられるガラスエポキシ基板は、ＷＬＣＳＰからの熱を十分に放出できる熱伝導率を備えていない。
　以上の問題に鑑みて、本発明の課題は、高密度実装される電子部品からの熱を従来よりも高い効率で放出できる回路基板を提供することにある。
　上記課題を解決するために、本発明の回路基板は、金属製の基材の表面の側に第１配線層と第２配線層とが積層され、前記第２配線層が前記第１配線層と前記基材の間に位置する回路基板において、前記第１配線層は、電子部品の端子が載置されて接続されるランドを備え、前記ランドは、積層方向から見た場合に当該ランドと重なる位置に形成されたビアフィルメッキにより前記第２配線層に導通することを特徴とする。
　本発明によれば、電子部品からの熱は、その端子から回路基板の第１配線層のランドおよびビアフィルメッキを介して第２配線層に伝達される。また、第２配線層に伝わった熱は金属製の基材から外部に放出される。ここで、回路基板の基材は金属製である。従って、基材がガラスエポキシ樹脂からなる従来の回路基板と比較して、電子部品からの熱を、基材を介して十分に放出できる。また、本発明では、基材の表面の側に複数の配線層を積層するので、配線パターンを立体的に設けることができ、電子部品の高密度実装が容易である。さらに、積層された配線層はランドと重なる位置に形成されたビアフィルメッキにより接続されるので、電子部品からランドに伝わった熱は最短経路で基材に近い側に位置する第２配線層に伝達される。よって、電子部品の熱を、基材を介して効率よく放出できる。
　本発明において、前記電子部品は、ウエハーレベルチップサイズパッケージ（ＷＬＣＳＰ）であり、前記端子としてボールグリッドアレイ（ＢＧＡ）を備えるものとすることができる。ＷＬＣＳＰは表面積が少ないので、放熱が十分ではなく、自己の発熱により損傷を招くことがある。このような問題に対して、回路基板を介してＷＬＣＳＰからの熱を放出すれば、ＷＬＣＳＰの損傷を回避できる。
　本発明において、前記第２配線層を形成する銅箔が前記基材の表面に占める占有率は、前記第１配線層を形成する銅箔が前記基材の表面を占める占有率よりも大きいことが望ましい。このようにすれば、電子部品の端子から第１配線層のランドおよびビアフィルメッキを介して第２配線層に伝わる熱を、基材の全体に拡散することが可能となるので、基材からの熱の放出が促進される。
　本発明において、前記ランドは、複数のビアフィルメッキにより前記第２配線層に導通するものとすることができる。複数のビアフィルメッキによりランドと第２配線層を導通させれば、電子部品からの熱をランドから第２配線層に伝達させやすい。
　本発明において、前記第１配線層は、電子部品の端子のうち電気的な接続が必要のない未使用端子を接続するダミーランドを備え、前記ダミーランドは、積層方向から見た場合に当該ダミーランドと重なる位置に形成されたダミーランド用ビアフィルメッキにより前記第２配線層に接続されていることが望ましい。このようにすれば、電子部品からの熱を、未使用端子、ダミーランド、および、ダミーランド用ビアフィルメッキを介して第２配線層に伝達して、基材から放出できる。
　本発明において、前記第２配線層と前記基材の間に絶縁層を備え、前記絶縁層は、酸化アルミニウム、窒化アルミニウム、窒化ホウ素、窒化マグネシウム、窒化ケイ素、窒化チタンまたは窒化カルシウム、或いは、これらの化合物を含むことが望ましい。このようにすれば、絶縁層の熱伝導率を上昇させることができる。従って、第２配線層から基材への熱の伝達を効率よく行うことができる。
　本発明において、前記第１配線層と前記第２配線層との間に第３配線層を有し、前記ビアフィルメッキとして、前記積層方向から見た場合に前記ランドと重なる位置に形成されて前記第１配線層と前記第３配線層とを導通させる第１ビアフィルメッキと、前記積層方向から見た場合に前記第１ビアフィルメッキと重なる位置に形成されて前記第３配線層と前記第２配線層とを導通させる第２ビアフィルメッキと、を備えることが望ましい。配線層をより多層化すれば、配線パターンをより立体的に設けることができるので、電子部品の高密度実装が容易となる。また、第１配線層、第３配線層および第２配線層は、ランドと重なる位置に設けたビアフィルメッキ（第１ビアフィルメッキおよび第２ビアフィルメッキ）により接続されるので、電子部品から第１配線層のランドに伝わった熱は最短経路で基材に近い側に位置する第２配線層に伝達される。従って、配線層をより多層化した場合でも、ランドを備える第１配線層から基材の近くに位置する第２配線層への熱の伝達効率が低下することを抑制できる。
　ここで、回路基板を製造する際には、まず、１枚の大判の基材に回路基板用の配線パターンを複数形成して、各回路基板用の配線パターン及び絶縁層を備える大判の回路基板を製造する。そして、この大判の回路基板を分割することにより、目的とする回路基板を得る。このような製造方法では、大判の回路基板を分割するために、大判の回路基板の表裏の面の重なる位置にＶ溝を形成して、各回路基板用の配線パターン及び絶縁層の領域を区画する。その後、大判の回路基板に応力を付与してＶ溝に沿って分割して、目的とする回路基板を得る。従って、このような製造方法により製造された回路基板は、基材の表裏の面の外周縁部分にＶ溝に対応する傾斜面を備える。すなわち、回路基板は、基材の表面の外周縁に沿った表面側外周縁部分に外周側に向って裏面の側に傾斜する表面側傾斜面を備え、基材の裏面の外周縁に沿った裏面側外周縁部分に外周側に向って表面の側に傾斜する表面側傾斜面を備えるものとなる。
　かかる製造方法により製造される回路基板において、電子部品の実装面積を確保することを容易とするためには、前記基材は、前記表面の外周縁に沿った第１幅寸法の表面側外周縁部分に裏面の側に傾斜する表面側傾斜面を備え、前記裏面の外周縁に沿った第２幅寸法の裏面側外周縁部分に外周側に向かって前記表面の側に傾斜する裏面側傾斜面を備え、前記第１幅寸法は、前記第２幅寸法よりも短いものとすることができる。すなわち、大判の回路基板を小分けするために回路基板の表面の側に形成されるＶ溝を裏面の側に形成されるＶ溝と比較して小さくすれば、電子部品の実装面積を確保することが容易となる。
　本発明において、前記基材は、アルミニウム製とすることができる。このようにすれば、回路基板を軽量で熱伝導率が高いものとすることができる。
　本発明において、前記基材は、モータを固定する固定部を備えるものとすることができる。すなわち、基材がガラスエポキシ樹脂などからなる場合には、回路基板にモータを搭載するために金属製の固定部を備える必要があるが、本発明では基材が金属製なので、モータを固定する固定部を基材に設けることができる。従って、部品点数を削減できる。
　本発明の回路基板によれば、高密度実装される電子部品からの熱を、ガラスエポキシ樹脂製の従来の回路基板よりも高い効率で放出できる。
本発明の回路基板を備えるモータユニットの斜視図である。 モータユニットの断面図およびモータの内部構造の説明図である。 ＷＬＣＳＰを実装した回路基板の説明図である。 回路基板およびモータユニットの製造方法の説明図である。 回路基板およびモータユニットの製造方法の説明図である。 回路基板およびモータユニットの製造方法の説明図である。 変形例１、２の回路基板の説明図である。
１・・・モータユニット
２・・・回路基板
３・・・モータ
４・・・ウエハーレベルチップサイズパッケージ（電子部品）
１１・・・固定孔（固定部）
３０・・・ボールグリッドアレイ
３０ａ・・・端子
３０ｂ・・・未使用端子
３１・・・基材
３１ａ・・・基材の表面
３１ｂ・・・基材の裏面
３３・・・第１配線層
３４・・・第２配線層
３５・・・第１絶縁層
３６・・・第２絶縁層（絶縁層）
４０・・・ランド
４１・・・ビアフィルメッキ
４２・・・ダミーランド
４５・・・表面側傾斜面
４６・・・裏面側傾斜面
５２・５４・・・銅箔
Ｗ１・・・第１幅寸法
Ｗ２・・・第２幅寸法
Ｚ・・・積層方向
　以下に、図面を参照して、本発明を適用した回路基板を説明する。
　図１は本発明の回路基板を備えるモータユニットの斜視図である。図２（ａ）は図１に示すモータユニットの断面図であり、図２（ｂ）はモータの構造の説明図である。図３は回路基板におけるウエハーレベルチップサイズパッケージの実装部分の説明図である。
　図１に示すように、モータユニット１は、長方形の回路基板２と、回路基板２の中央部分に取り付けられたモータ３と、回路基板２の長手方向Ｘでモータ３の一方側に実装されたウエハーレベルチップサイズパッケージ（ＷＬＣＳＰ）４を有する。また、モータユニット１は、長手方向Ｘでモータ３を間に挟んだ両側に取り付けられた第１コネクタ５および第２コネクタ６を有する。第１コネクタ５はモータ３の長手方向Ｘの第１方向－Ｘに固定されており、第２コネクタ６はモータ３の長手方向Ｘの第２方向＋Ｘに固定されている。ここで、図２（ａ）では、モータユニット１を第２方向＋Ｘから見ており、図２（ｂ）では、モータユニット１を第１方向－Ｘから見ている。図２（ｂ）ではモータ３を構成するロータ本体を部分的に切り欠いて示す。
　回路基板２は、アルミニウム製の基材の片面（表面）にビルドアップ工法により多層の配線層を形成したものである。回路基板２は、長手方向Ｘの寸法が３ｃｍ、短手方向Ｙの寸法が１．５ｃｍ程度の小さなものである。回路基板２の中央部分には、図２（ａ）に示すように、モータ３を固定するための固定孔１１（固定部）が設けられている。
　モータ３は３相永久磁石同期モータ（ＰＭＳＭ）である。モータ３は、ステータ１２と、出力軸１３を備えるロータ１４と、固定孔１１を貫通した状態でステータ１２を支持するスリーブ１５と、スリーブ１５に固定されたベアリング軸受１６を有する。モータ３の軸線Ｌ（出力軸１３の回転中心線）は回路基板２と直交する積層方向Ｚに延びる。
　ステータ１２は、半径方向に突出する複数の突極１８ａを備える環状のステータコア１８と、各突極１８ａに巻き回されたステータコイル１９を備える。ステータコア１８は回路基板２の表面２ａの側に位置する。ステータコア１８の中心穴には、スリーブ１５において回路基板２の表面２ａの側に突出した表面側突出部分が挿入されている。これにより、ステータコア１８はスリーブ１５を介して回路基板２に固定される。
　ロータ１４は、円形の底板部２１と底板部２１の外周縁部分から回路基板２の側に向って延びる環状板部２２を備えるロータ本体２３と、環状板部２２の内周面に固定されたロータマグネット２４を備える。出力軸１３は底板部２１の中心に固定されて環状板部２２の内側をロータ本体２３と同軸に延びる。出力軸１３はロータ本体２３の円形開口部（回路基板２の側の開口）から突出する。
　ロータ１４は、ロータ本体２３が回路基板２の表面２ａの側からステータコア１８に被せられ、出力軸１３がスリーブ１５に挿入され、出力軸１３の先端部分がスリーブ１５から回路基板２の裏面２ｂの側に突出した状態とされる。これにより、ステータコア１８の突極とロータマグネット２４が対向する。また、ロータマグネット２４は回路基板２の表面２ａに実装されたホール素子２５と狭い間隔を開けて対向する。
　ベアリング１６はスリーブ１５における回路基板２の裏面２ｂの側の端部分に固定されている。ベアリング１６は出力軸１３（ロータ１４）を、その軸線Ｌ回りに回転可能に支持する。
　ＷＬＣＳＰ４は、モータ３を駆動するためのドライバ回路、モータ３の駆動を制御するためのコントローラ回路、および、アンプ回路を備える。従って、本例のモータユニット１はモータ３と当該モータ３の制御基板を一体化したものである。また、ＷＬＣＳＰ４は、ボールグリッドアレイ（ＢＧＡ）３０を備える（図３（ａ）参照）。すなわち、ＷＬＣＳＰ４は、ウエハーに端子３０ａとして半田ボールを備える。
（回路基板の詳細）
　図３（ａ）は回路基板２におけるＷＬＣＳＰ４を実装した部分を模式的に示す断面図であり、図３（ｂ）は回路基板２の外周縁部分を模式的に示す断面図である。図３（ａ）に示すように、回路基板２は、基材３１の表面３１ａの側に積層された第１配線層３３と第２配線層３４を備える。第２配線層３４は第１配線層３３と基材３１の間に位置する。第１配線層３３と第２配線層３４の間には、第１絶縁層３５が設けられている。第２配線層３４と基材３１の間には第２絶縁層（絶縁層）３６が設けられている。
　第１配線層３３は第１配線パターン３７を備える。第２配線層３４は第２配線パターン３８を備える。第２配線層３４を形成する第２配線パターン３８（銅箔）が基材３１の表面３１ａに占める占有率は、第１配線層３３を形成する第１配線パターン３７（銅箔）が基材３１の表面３１ａを占める占有率よりも大きい。本例では、第２配線層３４を形成する第２配線パターン３８が基材３１の表面３１ａに占める占有率は８０％～９０％である。従って、第２配線パターン３８は基材３１の表面３１ａの大部分を覆うように設けられている。
　第１絶縁層３５および第２絶縁層３６は絶縁接着フィルムから形成される(後述する図４参照）。絶縁接着フィルムにはアルミナ粉（酸化アルミニウム）が添加されており、その熱伝導率が高められている。なお、絶縁接着フィルムとしては、酸化アルミニウム、窒化アルミニウム、窒化ホウ素、窒化マグネシウム、窒化ケイ素、窒化チタンまたは窒化カルシウム、或いは、これらの化合物が添加されており、その熱伝導率が高められているものを使用することもできる。なお、第１絶縁層３５を形成する絶縁接着フィルム５３と第２絶縁層３６を形成する絶縁接着フィルム５１は同一のフィルムでもよく、異なるフィルムでもよい。本例では、同一のフィルムを用いている。
　第１配線層３３の第１配線パターン３７はホール素子２５、ＷＬＣＳＰ４、コネクタ５、６などを接続するランド４０を備える。図３（ａ）に示すように、ＷＬＣＳＰ４は、その端子３０ａであるＢＧＡ３０がランド４０に載置されて接続される。ＷＬＣＳＰ４の端子３０ａが接続されるランド４０のうちの複数のランド４０は、基材３１と直交するＺ方向（積層方向）から見た場合に当該ランド４０と重なる位置に形成されたビアフィルメッキ４１により第２配線層３４に導通する。
　また、第１配線パターン３７はＷＬＣＳＰ４の複数の端子のうち電気的な接続が必要のない未使用端子３０ｂを載置して接続するダミーランド４２を備える。ダミーランド４２は、基材３１と直交する方向（積層方向）から見た場合に当該ダミーランド４２と重なる位置に形成されたビアフィルメッキ（ダミーランド用ビアフィルメッキ）４１により第２配線層３４に導通する。
　本例では、ＷＬＣＳＰ４の端子３０ａが接続されるランド４０（ダミーランド４２を含む）のうちの５０％以上のランド４０が、各ランド４０と重なる位置に形成されたビアフィルメッキ４１によって第２配線層３４に導通する。
　図３（ｂ）に示すように、基材３１は、表面３１ａの外周縁に沿った第１幅寸法Ｗ１の表面側外周縁部分に外周側に向って当該基材３１の裏面３１ｂの側に傾斜する表面側傾斜面４５を備える。また、基材３１は、裏面２ｂの外周縁に沿った第２幅寸法の裏面側外周縁部分に外周側に向って表面３１ａの側に傾斜する裏面側傾斜面４６を備える。基材３１の表面３１ａに対する表面側傾斜面４５の傾斜角度と基材３１の裏面３１ｂに対する裏面側傾斜面４６の傾斜角度は等しく、第１幅寸法Ｗ１は、第２幅寸法Ｗ２よりも短い。従って、裏面側傾斜面４６の方が、表面側傾斜面４５よりも、基材３１の厚み方向の深い位置に達している。
（回路基板およびモータユニットの製造方法）
　図４乃至図６は回路基板２およびモータユニットの製造方法の説明図である。回路基板２を製造する際には、まず、１枚の大判の基材３１上に、回路基板２用の第１配線パターン３７、第２配線パターン３８を縦横に複数配列して形成することにより、大判の回路基板５０を得る。しかる後に、この大判の回路基板５０を分割して、目的とする回路基板２を得る。
　より具体的には、図４（ａ）に示すように、大判の基材３１の表面３１ａに絶縁接着フィルム５１と銅箔５２をこの順番で積層し、これらを熱圧着する。しかる後に、図４（ｂ）に示すように、銅箔５２をパターニング（エッチング）して第２配線パターン３８を形成する。これにより第２絶縁層３６および第２配線層３４が形成される。
　次に、図４（ｃ）に示すように、第２配線層３４に絶縁接着フィルム５３と銅箔５４をこの順番で積層し、これらを熱圧着する。これにより、図４（ｄ）に示す状態となる。なお、第２配線層３４に積層した銅箔５４は第１配線層３３の下地となるものであり、第２配線層３４の形成に用いた銅箔５２よりも薄い。
　その後、銅箔５４に黒化処理を施して、図５（ａ）に示すように、レーザー光加工によって銅箔５４および絶縁接着フィルム５３に第２配線層３４に達するビアホール５５を形成する。絶縁接着フィルム５３にビアホール５５が設けられることにより、第１絶縁層３５が形成される（絶縁接着フィルム５３は第１絶縁層３５となる）。
　しかる後に、図５（ｂ）に示すように、基材３１、第２絶縁層３６、第２配線層３４、第１絶縁層３５および銅箔５４からなる積層体５６の表面３１ａに無電解銅メッキ５７ａを施す。また、無電解銅メッキ５７ａに対し、更に、銅メッキ５７ｂを施す。
　これにより、図５（ｃ）に示すように、第２配線層３４と、銅箔５４および銅メッキ５７（無電解銅メッキ５７ａおよび銅メッキ５７ｂ）からなる表層（パターニング前の第１配線層３３）とは、ビアホール５５の内周面に施されたビアフィルメッキ４１により導通した状態となる。また、銅箔５４および無電解銅メッキ５７ａからなる表層は、第２配線層３４を形成する銅箔５２と同様の厚さ寸法を備えるものとなる。なお、第２配線層３４と第１配線層３３をパッドオンビアにより導通させることも可能であるが、ビアフィルメッキ４１により第２配線層３４と第１配線層３３を導通させれば、パッドオンビアのようにビアホール５５を樹脂で埋める作業が不要となる。従って、回路基板２の製造が容易となる。また、ビアフィルメッキ４１とした方が、パッドオンビアと比較して、熱を伝達しやすい。
　しかる後に、銅箔５４および銅メッキ５７からなる表層をパターニング（エッチング）して第１配線パターン３７を形成する。これにより、図５（ｄ）に示すように、第１配線層３３が形成される。
　第１配線パターン３７には、ホール素子２５、ＷＬＣＳＰ４、コネクタ５、６などを接続するランド４０が設けられる。また、第１配線パターン３７には、ダミーランド４２が設けられる。ここで、ＷＬＣＳＰ４が接続されるランド（ランド４０およびダミーランド４２）のうち、５０％以上のランドは、回路基板２と直交する方向（積層方向Ｚ）から見た場合に、ビアフィルメッキ４１と重なる。
　その後、必要であれば、ソルダーレジストの塗布、シルクスクリーン印刷、半田メッキなどの表面処理を行う。これにより、大判の回路基板５０が完成する。
　次に、機械的な加工を行う。すなわち、図６（ａ）に示すように、大判の回路基板５０に複数の固定孔１１を形成する。また、大判の回路基板５０を分割するために、大判の回路基板５０の表裏の面の重なる位置にＶ溝５８、５９を形成して、各回路基板２用の第１配線パターン３７、第２配線パターン３８、第１絶縁層３５、第２絶縁層３６の領域を区画する。Ｖ溝５８、５９の形成では、第１配線層３３および第２配線層３４が設けられた大判の回路基板５０の表面の側に形成する表面側Ｖ溝５８を、大判の回路基板５０の裏面の側に形成する裏面側Ｖ溝５９よりも浅くする。表面側Ｖ溝５８および裏面側Ｖ溝５９が形成されると、大判の回路基板５０は、目的とする複数枚の回路基板２が表面側Ｖ溝５８および裏面側Ｖ溝５９を介して縦横に連結された状態のものとなる。
　次に、図６（ｂ）に示すように、各回路基板２に電子部品を実装する。すなわち、第１配線パターン３７に対してホール素子２５、ＷＬＣＳＰ４、コネクタ５、６、その他の図示しない電子部品を載置して、これらを第１配線パターン３７、第２配線パターン３８を介して接続する。しかる後に大判の回路基板５０に応力を付与して、表面側Ｖ溝５８および裏面側Ｖ溝５９に沿って１つ１つに分割する。
　その後、各回路基板２において、固定孔１１を利用してモータ３を組み上げる。これにより、図６（ｃ）に示すように、モータユニット１が完成する。
（作用効果）
　本例によれば、ＷＬＣＳＰ４の熱は、回路基板２の第１配線層３３のランド４０からビアフィルメッキ４１を介して第２配線層３４に伝達される。また、ランド４０から高い熱伝導率を備える第１絶縁層３５（絶縁接着フィルム５３）を介して第２配線層３４に伝達される。そして、第２配線層３４に伝わった熱は高い熱伝導率を備える第２絶縁層３６（絶縁接着フィルム５１）を介してアルミニウム製の基材３１に伝わり、この基材３１から外部に放出される。従って、基材３１がガラスエポキシ樹脂からなる従来の回路基板２と比較して、ＷＬＣＳＰ４の熱を、基材３１を介して、十分に放出できる。
　また、本例では、基材３１の表面３１ａの側に複数の配線層３３、３４を積層するので、配線パターンを立体的に設けることができる。従って、電子部品の高密度実装が容易であり、狭い領域に多数の端子３０ａを備えるＷＬＣＳＰ４の実装も容易である。
　さらに、本例では、積層された配線層はランド４０と重なる位置に形成されたビアフィルメッキ４１により接続されるので、ＷＬＣＳＰ４からランド４０に伝わった熱は最短経路で基材３１に近い側に位置する第２配線層３４に伝達される。よって、基材３１を介した放熱を効率よく行うことができる。
　また、本例では、ＷＬＣＳＰ４のＢＧＡ３０のうち電気的な接続が必要のない未使用ＢＧＡ３０をダミーランド４２に接続するので、ＷＬＣＳＰ４の熱をダミーランド４２からビアフィルメッキ４１を介して第２配線層３４に伝達することができる。従って、ＷＬＣＳＰ４の熱を、より効率的に基材３１から放出できる。
　さらに、本例では、第２配線パターン３８（第２配線層３４を形成する銅箔）が基材３１の表面３１ａに占める占有率は、第１配線パターン３７（第１配線層３３を形成する銅箔）が基材３１の表面３１ａを占める占有率よりも大きく、第２配線パターン３８の占有率は基材３１の表面３１ａの８０％～９０％である。従って、ＷＬＣＳＰ４のＢＧＡ３０から、第１配線層３３のランド４０およびダミーランド４２、並びにビアフィルメッキ４１を介して第２配線層３４に伝わる熱を、基材３１の全体に拡散することが可能であり、基材３１からの熱の放出が促進される。
　ここで、回路基板２に搭載したＷＬＣＳＰ４を消費電力０．７３Ｗの定常状態として２７℃の環境下で自然対流により放熱を行う状態をシミュレーションした結果、絶縁層の熱伝導率が１０Ｗ／ｍ・Ｋである場合にＷＬＣＳＰ４の到達最高温度は６８．１２℃であり、回路基板２における最も温度が低い部位の到達最高温度は６１．８０℃であった。また、絶縁層の熱伝導率が５Ｗ／ｍ・Ｋである場合にＷＬＣＳＰ４の到達最高温度は７０．５７℃であり、回路基板２における最も温度が低い部位の到達最高温度は６１．７６℃であった。さらに、絶縁層の熱伝導率がガラスエポキシ基板を構成する材料と同等の０．５Ｗ／ｍ・Ｋである場合に、ＷＬＣＳＰ４の到達最高温度は１２５．９３℃であり、回路基板における最も温度が低い部位の到達最高温度は６０．９５℃であった。なお、ガラスエポキシ基板に搭載したＷＬＣＳＰ４の温度上昇がさらに大きくなることは容易に推測できる。
　このように、本例では、ＷＬＣＳＰ４と回路基板２との温度差が小さく、ＷＬＣＳＰ４の最高到達温度も低い。従って、ＷＬＣＳＰ４の熱が回路基板２を介して効率よく放出されていると認められる。
　また、本例では、１枚の大判の回路基板５０から目的とする回路基板２を分割するためのＶ溝５８、５９について、第１配線層３３および第２配線層３４が設けられた大判の回路基板５０の表面の側に形成する表面側Ｖ溝５８を、大判の回路基板５０の裏面の側に形成する裏面側Ｖ溝５９よりも浅くしている。これにより、基材３１の表面３１ａの外周縁部分に設けられた表面側傾斜面４５の幅を、基材３１の裏面３１ｂの外周縁部分に設けられた裏面側傾斜面４６の幅よりも狭くできるので、基材３１の表面３１ａに電子部品の実装面積を確保することが容易となる。
　さらに、基材３１はアルミニウム製なので、回路基板２が軽量で熱伝導率が高いものとなる。
　ここで、基材１がガラスエポキシ樹脂などからなる場合には、回路基板にモータ３を搭載するために金属製の固定部を備える必要がある。これに対して、本例では基材３１がアルミニウム製なので、モータ３を固定する固定部（固定孔１１）を基材３１に直接設けることができる。従って、部品点数を削減できる。
（変形例）
　図７（ａ）、（ｂ）は変形例１、２の回路基板の説明図である。図７（ａ）の上側の図は変形例１の回路基板のランド４０の平面図であり、図７（ａ）の下側の図は上側の図のＡ－Ａ線における変形例１の回路基板の断面図である。図７（ｂ）は変形例２の回路基板の断面図である。
　変形例１の回路基板２Ａでは、ランド４０を、複数のビアフィルメッキ４１により第２配線層３４に導通させている。より具体的には、図７（ａ）に示すように、ＷＬＣＳＰ４のＢＧＡ３０に対応したランド４０を四角形として、ランド４０における４隅にそれぞれ独立したビアホール５５を設け、各ビアホール５５に施したビアフィルメッキ４１によりランド４０と第２配線層３４を導通させる。ここで、複数のビアフィルメッキ４１によりランド４０と第２配線層３４を導通させれば、ＷＬＣＳＰ４の熱をランド４０から第２配線層３４に伝達させやすい。
　変形例２の回路基板２Ｂでは、３層の配線層が設けられている。すなわち回路基板２Ｂは、第１配線層３３と第２配線層３４との間に第３配線層６０と第３絶縁層６１を有する。より具体的には、回路基板２Ｂは、基材３１の側からこの順に積層された第２絶縁層３６、第２配線層３４、第３絶縁層６１、第３配線層６０、第１絶縁層３５、第１配線層３３を備える。また、回路基板２Ｂは、ビアフィルメッキ４１として、積層方向Ｚから見た場合にランド４０と重なる位置に形成されて第１配線層３３と第３配線層６０とを導通させる第１ビアフィルメッキ６２と、積層方向Ｚから見た場合に第１ビアフィルメッキ６２と重なる位置に形成されて第３配線層６０と第２配線層３４とを導通させる第２ビアフィルメッキ６３を備える。
　ここで、配線層を多層化すれば、配線パターンをより立体的に設けることができるので、ＷＬＣＳＰ４などの電子部品の高密度実装が容易となる。また、第１配線層３３、第３配線層６０および第２配線層３４は、ランド４０と重なる位置に設けたビアフィルメッキ４１（第１ビアフィルメッキ６２および第２ビアフィルメッキ６３）により接続されるので、ＷＬＣＳＰ４から第１配線層３３のランド４０に伝わった熱は最短経路で基材３１に近い側に位置する第２配線層３４に伝達される。従って、配線層をより多層化した場合でも、ランド４０を備える第１配線層３３から基材３１の近くに位置する第２配線層３４への熱の伝達効率が低下することを抑制できる。
（その他の実施の形態）
　上記の例では、基材３１はアルミニウム製であるが、例えば、銅製、真鍮製などとしてもよい。
　なお、基材３１にヒートシングを取り付けて、基材３１からの放熱を促進させてもよい。また、基材３１に液体流路を設け液体流路に冷却水を供給することもできる。

Claims (10)

  1. 　金属製の基材の表面の側に第１配線層と第２配線層とが積層され、前記第２配線層が前記第１配線層と前記基材の間に位置する回路基板において、
    　前記第１配線層は、電子部品の端子が載置されて接続されるランドを備え、
    　前記ランドは、積層方向から見た場合に当該ランドと重なる位置に形成されたビアフィルメッキにより前記第２配線層に導通することを特徴とする回路基板。
  2. 　請求項１において、
    　前記電子部品は、ウエハーレベルチップサイズパッケージであり、前記端子としてボールグリッドアレイを備えることを特徴とする回路基板。
  3. 　請求項１または２において、
    　前記第２配線層を形成する銅箔が前記基材の表面に占める占有率は、前記第１配線層を形成する銅箔が前記基材の表面を占める占有率よりも大きいことを特徴とする回路基板。
  4. 　請求項１ないし３のうちのいずれかの項において、
    　前記ランドは、複数のビアフィルメッキにより前記第２配線層に導通することを特徴とする回路基板。
  5. 　請求項１ないし４のうちのいずれかの項において、
    　前記第１配線層は、電子部品の端子のうち電気的な接続が必要のない未使用端子を接続するダミーランドを備え、
    　前記ダミーランドは、積層方向から見た場合に当該ダミーランドと重なる位置に形成されたダミーランド用ビアフィルメッキにより前記第２配線層に接続されていることを特徴とする回路基板。
  6. 　請求項１ないし５のうちのいずれかの項において、
    　前記第２配線層と前記基材の間に絶縁層を備え、
    　前記絶縁層は、酸化アルミニウム、窒化アルミニウム、窒化ホウ素、窒化マグネシウム、窒化ケイ素、窒化チタンまたは窒化カルシウム、或いは、これらの化合物を含むことを特徴とする回路基板。
  7. 　請求項１ないし６のうちのいずれかの項において、
    　前記第１配線層と前記第２配線層との間に第３配線層を有し、
    　前記ビアフィルメッキとして、前記積層方向から見た場合に前記ランドと重なる位置に形成されて前記第１配線層と前記第３配線層とを導通させる第１ビアフィルメッキと、前記積層方向から見た場合に前記第１ビアフィルメッキと重なる位置に形成されて前記第３配線層と前記第２配線層とを導通させる第２ビアフィルメッキと、を備えることを特徴とする回路基板。
  8. 　請求項１ないし７のうちのいずれかの項において、
    　前記基材は、前記表面の外周縁に沿った第１幅寸法の表面側外周縁部分に外周側に向って当該基材の裏面の側に傾斜する表面側傾斜面を備え、前記裏面の外周縁に沿った第２幅寸法の裏面側外周縁部分に外周側に向って前記表面の側に傾斜する裏面側傾斜面を備え、
    　前記第１幅寸法は、前記第２幅寸法よりも短いことを特徴とする回路基板。
  9. 　請求項１ないし８のうちのいずれかの項において、
    　前記基材は、アルミニウム製であることを特徴とする回路基板。
  10. 　請求項１ないし９のうちのいずれかの項において、
    　前記基材は、モータを固定する固定部を備えることを特徴とする回路基板。
PCT/JP2016/067274 2015-06-17 2016-06-09 回路基板 WO2016204073A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/737,048 US20180366382A1 (en) 2015-06-17 2016-06-09 Circuit board
CN201680035631.4A CN107683636A (zh) 2015-06-17 2016-06-09 电路板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-122064 2015-06-17
JP2015122064A JP2017010984A (ja) 2015-06-17 2015-06-17 回路基板

Publications (1)

Publication Number Publication Date
WO2016204073A1 true WO2016204073A1 (ja) 2016-12-22

Family

ID=57545290

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/067274 WO2016204073A1 (ja) 2015-06-17 2016-06-09 回路基板

Country Status (4)

Country Link
US (1) US20180366382A1 (ja)
JP (1) JP2017010984A (ja)
CN (1) CN107683636A (ja)
WO (1) WO2016204073A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110366318B (zh) * 2019-07-16 2021-05-11 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺
KR20210050106A (ko) * 2019-10-28 2021-05-07 삼성전기주식회사 인쇄회로기판
CN111050467A (zh) * 2019-12-31 2020-04-21 东莞华贝电子科技有限公司 一种电路板以及终端设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567883A (ja) * 1991-09-06 1993-03-19 Hitachi Ltd 多層プリント配線板
JP2001036205A (ja) * 1999-07-23 2001-02-09 Mitsubishi Plastics Ind Ltd 金属ベースプリント配線板および金属ベース多層プリント配線板並びにその製造方法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009158687A (ja) * 2007-12-26 2009-07-16 Sanyo Electric Co Ltd 回路基板およびその製造方法、回路装置およびその製造方法
JP2013077699A (ja) * 2011-09-30 2013-04-25 Kyocera Corp 配線基板、実装構造体および電子装置
JP2014112628A (ja) * 2012-11-05 2014-06-19 Taiyo Yuden Co Ltd 回路モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670750A (en) * 1995-04-27 1997-09-23 International Business Machines Corporation Electric circuit card having a donut shaped land
JPH09199860A (ja) * 1996-01-19 1997-07-31 Furukawa Electric Co Ltd:The 金属ベース多層配線基板
US7565738B2 (en) * 2004-05-31 2009-07-28 Sanyo Electric Co., Ltd. Method for manufacturing circuit device
JP4551135B2 (ja) * 2004-06-14 2010-09-22 新光電気工業株式会社 配線基板の製造方法
CN103843467B (zh) * 2011-09-30 2016-11-23 京瓷株式会社 布线基板、部件内置基板以及安装结构体
TWM438705U (en) * 2012-06-01 2012-10-01 Kocam Int Co Ltd With good heat dissipation effect bi-layer circuit structure
JP6507027B2 (ja) * 2015-05-19 2019-04-24 新光電気工業株式会社 インダクタ及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567883A (ja) * 1991-09-06 1993-03-19 Hitachi Ltd 多層プリント配線板
JP2001036205A (ja) * 1999-07-23 2001-02-09 Mitsubishi Plastics Ind Ltd 金属ベースプリント配線板および金属ベース多層プリント配線板並びにその製造方法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009158687A (ja) * 2007-12-26 2009-07-16 Sanyo Electric Co Ltd 回路基板およびその製造方法、回路装置およびその製造方法
JP2013077699A (ja) * 2011-09-30 2013-04-25 Kyocera Corp 配線基板、実装構造体および電子装置
JP2014112628A (ja) * 2012-11-05 2014-06-19 Taiyo Yuden Co Ltd 回路モジュール

Also Published As

Publication number Publication date
JP2017010984A (ja) 2017-01-12
US20180366382A1 (en) 2018-12-20
CN107683636A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
TWI694612B (zh) 半導體模組
JP6325605B2 (ja) 電子部品内蔵基板
JP2019024101A (ja) チップ内蔵型印刷回路基板および半導体パッケージ
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2011044560A (ja) マルチチップモジュール及びマルチチップモジュールの製造方法
TW201312713A (zh) 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法
KR102253473B1 (ko) 회로기판
US20150223318A1 (en) Multilayer wiring board
JP2004095586A (ja) 電気装置および配線基板
WO2016204073A1 (ja) 回路基板
JP2008210912A (ja) 半導体装置及びその製造方法
JP2008187146A (ja) 回路装置
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
JP5282005B2 (ja) マルチチップモジュール
KR20120051992A (ko) 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 패키지 구조체
JP2008091814A (ja) 回路基板及び回路基板の製造方法
JP2010062199A (ja) 回路基板
JP4919689B2 (ja) モジュール基板
US20140239463A1 (en) Embedded chip package structure
JP2003188342A (ja) 半導体装置
JP2022510747A (ja) スルーシリコンビアを含む３次元回路の積層
JP5039388B2 (ja) 回路装置
TWI706518B (zh) 佈線基板
KR20210156650A (ko) 열전소자를 내장한 인쇄회로기판
JP2011096991A (ja) 発光素子パッケージ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16811548

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16811548

Country of ref document: EP

Kind code of ref document: A1