CN107683636A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN107683636A
CN107683636A CN201680035631.4A CN201680035631A CN107683636A CN 107683636 A CN107683636 A CN 107683636A CN 201680035631 A CN201680035631 A CN 201680035631A CN 107683636 A CN107683636 A CN 107683636A
Authority
CN
China
Prior art keywords
wiring layer
circuit board
base material
pad
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201680035631.4A
Other languages
English (en)
Inventor
横沢满雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Publication of CN107683636A publication Critical patent/CN107683636A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

提供一种电路板，其能以比以往高的效率释放被高密度安装的电子零件散发的热量。电路板(2)具有被层叠于铝制的基材(31)的正面(31a)一侧的第一配线层(33)和第二配线层(34)。第二配线层(34)位于第一配线层(33)与基材(31)之间。第一配线层(33)具有焊盘(40)，其放置并连接作为晶圆级芯片尺寸封装(4)的端子(30a)的BGA(30)。焊盘(40)通过形成于从层叠方向(Z)观察时与该焊盘(40)重叠的位置的通孔填充电镀(41)与第二配线层(34)导通。晶圆级芯片尺寸封装(4)的热量通过焊盘(40)、通孔填充电镀(41)、第二配线层(34)传递到基材(31)，再从基材(31)释放出去。

Description

电路板
技术领域
本发明涉及安装有电子零件的电路板。
背景技术
装载于电子设备的电子零件被要求小型化以及高密度安装到电路板。作为缩小基板上的安装面积的半导体封装(电子零件)而提出了晶圆级芯片尺寸封装(Wafer LevelChip Size Package：WLCSP)。WLCSP是以晶圆状态实施半导体组装直至其最终工序，最终将晶圆切割后的半导体芯片的大小便成为封装的大小。作为在狭窄的基板上安装较多电子零件的安装技术而公知有焊球阵列(Ball Grid Array：BGA)。BGA的半导体芯片具有焊球作为外部端子。专利文献1中记载了具有BGA的芯片尺寸封装。
现有技术文献
专利文献
专利文献1：日本特开平11-67998号公报
发明内容
发明所要解决的技术问题
WLCSP有时会因为发热而形成高温。并且，由于WLCSP的表面积小，因此存在只依靠WLCSP自身散热的话温度降不下来而损坏的情况。
在此，为了避免WLCSP损坏，而想到了这样的方案：通过安装了WLCSP的电路板，将WLCSP的热量释放到外部。但是，作为电路板通常采用的玻璃环氧基板不具有能充分释放WLCSP散发的热量的热传导率。
鉴于上述问题，本发明的技术问题在于提拱这样的电路板：能够以比以往高的效率，来释放被高密度安装的电子零件散发的热量。
解决技术问题所采用的技术方案
为了解决上述技术问题，本发明的电路板在金属制的基材的正面一侧层叠第一配线层和第二配线层，所述第二配线层位于所述第一配线层与所述基材之间，所述电路板的特征在于，所述第一配线层具有放置并连接电子零件的端子的焊盘，所述焊盘通过通孔填充电镀与所述第二配线层导通，所述通孔填充电镀形成于从层叠方向观察时与所述焊盘重叠的位置。
通过本发明，电子零件的热量借助电路板的第一配线层的焊盘以及通孔填充电镀，从电子零件的端子传递到第二配线层。并且，传递到第二配线层的热量从金属制的基材释放到外部。在此，电路板的基材为金属制成。因此，与基材由玻璃环氧树脂形成的以往的电路板相比，能够通过基材将电子零件散发的热量充分地释放出去。并且，在本发明中，由于在基材的正面一侧层叠多个配线层，因此能够将配线图案设立成立体的，从而电子零件的高密度安装容易。而且，被层叠的配线层通过形成于与焊盘重叠的位置的通孔填充电镀而连接，因此从电子零件传递到焊盘的热量以最短路径传递到位于靠近基材的一侧的第二配线层。由此，能够通过基材将电子零件的热量高效地释放出去。
在本发明中，可设为：所述电子零件为晶圆级芯片尺寸封装(Wafer Level ChipSize Package：WLCSP)，且作为所述端子具有焊球阵列(Ball Grid Array：BGA)。由于WLCSP的表面积小，散热不充分，因此可能会因自身的发热而导致损伤。针对这种问题，如果通过电路板释放WLCSP的热量，则能够避免WLCSP损伤。
本发明中，优选形成所述第二配线层的铜箔占所述基材的表面的占有率比形成所述第一配线层的铜箔占所述基材的表面的占有率大。如此一来，由于能够将通过第一配线层的焊盘及通孔填充电镀从电子零件的端子传递到第二配线层的热量扩散到整个基材，因此会促进释放基材的热量。
本发明中，可设为：所述焊盘通过多个通孔填充电镀与所述第二配线层导通。如果通过多个通孔填充电镀使焊盘与第二配线层导通，则容易将电子零件散发的热量从焊盘传递到第二配线层。
本发明中，优选所述第一配线层具有假焊盘，所述假焊盘连接电子零件的端子中的不需要电连接的未使用端子，所述假焊盘通过假焊盘用通孔填充电镀与所述第二配线层连接，所述假焊盘用通孔填充电镀形成于从层叠方向观察时与所述假焊盘重叠的位置。如此一来，能够将电子零件散发的热量通过未使用端子、假焊盘及假焊盘用通孔填充电镀传递到第二配线层，再从基材释放出去。
本发明中，优选在所述第二配线层与所述基材之间具有绝缘层，所述绝缘层包括：氧化铝、氮化铝、氮化硼、氮化镁、氮化硅、氮化钛或氮化钙，或者它们的化合物。如此一来，能够提高绝缘层的热传导率。因此，能够高效地从第二配线层向基材传递热量。
本发明中，优选在所述第一配线层与所述第二配线层之间具有第三配线层，且作为所述通孔填充电镀而具有第一通孔填充电镀和第二通孔填充电镀，所述第一通孔填充电镀形成于从所述层叠方向观察时与所述焊盘重叠的位置，且使所述第一配线层与所述第三配线层导通，所述第二通孔填充电镀形成于从所述层叠方向观察时与所述第一通孔填充电镀重叠的位置，且使所述第三配线层与所述第二配线层导通。如果将配线层进一步多层化，则能够更为立体地设置配线图案，因此电子零件的高密度安装变得容易。并且，第一配线层、第三配线层及第二配线层通过设置于与焊盘重叠的位置的通孔填充电镀(第一通孔填充电镀及第二通孔填充电镀)连接，因此从电子零件传递到第一配线层的焊盘的热量以最短路径传递到位于靠近基材的一侧的第二配线层。因此，即使在将配线层进一步多层化的情况下，也能够抑制热量从具有焊盘的第一配线层向位于靠近基材位置的第二配线层的传递效率降低。
在此，在制造电路板时，首先在一张大尺寸的基材形成多个电路板用的配线图案，来制造具有各电路板用的配线图案及绝缘层的大尺寸的电路板。接着，通过分割该大尺寸的电路板，来获得想要的电路板。这种制造方法中，为了分割大尺寸的电路板，而在大尺寸的电路板的正反面的重叠位置形成V槽，来划分各电路板用的配线图案及绝缘层的区域。之后，向大尺寸的电路板施加应力，沿着V槽进行分割，从而获得想要的电路板。因此，通过这种制造方法制造的电路板在基材的正反面的外周缘部分具有与V槽对应的倾斜面。即，电路板具有：正面侧倾斜面，所述正面侧倾斜面在沿着基材的正面的外周缘的正面侧外周缘部分朝向外周侧向反面一侧倾斜；以及正面侧倾斜面，所述正面侧倾斜面在沿着基材的反面的外周缘的反面侧外周缘部分朝向外周侧向正面一侧倾斜。
在通过该制造方法制造的电路板中，为了容易地确保电子零件的装配面积，可设为：所述基材具有正面侧倾斜面，所述正面侧倾斜面在沿着所述正面的外周缘的第一宽度尺寸的正面侧外周缘部分向反面一侧倾斜，且所述基材具有反面侧倾斜面，所述反面侧倾斜面在沿所述反面的外周缘的第二宽度尺寸的反面侧外周缘部分向所述正面一侧倾斜，所述第一宽度尺寸设置得比所述第二宽度尺寸短。即，如果为了把大尺寸的电路板分割成小的，而使形成于电路板的正面一侧的V槽比形成于反面一侧的V槽小，则容易确保电子零件的安装面积。
本发明中，可设为：所述基材用铝制成。这样一来，能够将电路板设置成轻量且热传导率高。
本发明中，可设为：所述基材具有固定马达的固定部。即，在基材由玻璃环氧树脂等构成的情况下，为了在电路板装设马达而需要具有金属制的固定部，但本发明中基材为金属制，因此能够将固定马达的固定部设置于基材。因此，能够减少零件个数。
发明效果
通过本发明的电路板，能够以比玻璃环氧树脂制的以往的电路板高的效率，将高密度安装的电子零件散发的热量释放出去。
附图说明
图1为具有本发明的电路板的马达单元的立体图。
图2为马达单元的剖视图以及马达的内部结构的说明图。
图3为安装了WLCSP的电路板的说明图。
图4为电路板及马达单元的制造方法的说明图。
图5为电路板及马达单元的制造方法的说明图。
图6为电路板及马达单元的制造方法的说明图。
图7为变形例1、2的电路板的说明图。
(附图标记说明)
1…马达单元
2…电路板
3…马达
4…晶圆级芯片尺寸封装(电子零件)
11…固定孔(固定部)
30…焊球阵列
30a…端子
30b…未使用端子
31…基材
31a…基材的正面
31b…基材的反面
33…第一配线层
34…第二配线层
35…第一绝缘层
36…第二绝缘层(绝缘层)
40…焊盘
41…通孔填充电镀
42…假焊盘
45…正面侧倾斜面
46…反面侧倾斜面
52，54…铜箔
W1…第一宽度尺寸
W2…第二宽度尺寸
Z…层叠方向
具体实施方式
以下，参照附图对应用了本发明的电路板进行说明。
图1为具有本发明的电路板的马达单元的立体图。图2(a)为图1所示的马达单元的剖视图，图2(b)为马达的结构的说明图。图3为晶圆级芯片尺寸封装在电路板中的安装部分的说明图。
如图1所示，马达单元1具有：长方形的电路板2；安装于电路板2的中央部分的马达3；以及在电路板2的长边方向X上被安装在马达3的一侧的晶圆级芯片尺寸封装(WLCSP)4。并且，马达单元1具有第一连接器5以及第二连接器6，它们在长边方向X上被安装在将马达3夹在中间的两侧。第一连接器5固定于马达3的长边方向X的第一方向-X，第二连接器6固定于马达3的长边方向X的第二方向+X。在此，图2(a)是从第二方向+X观察马达单元1，图2(b)是从第一方向-X观察马达单元1。图2(b)将构成马达3的转子本体局部去除地示出。
电路板2为通过积层工艺在铝制的基材的单面(正面)形成多层配线层的电路板。电路板2是长边方向X的尺寸为3cm、短边方向Y的尺寸为1.5cm左右的较小的电路板。如图2(a)所示，在电路板2的中央部分设有用于固定马达3的固定孔11(固定部)。
马达3为三相永磁同步马达(PMSM)。马达3具有：定子12；具有输出轴13的转子14；以贯通了固定孔11的状态支承定子12的套筒15；以及固定于套筒15的轴承轴承16。马达3的轴线L(输出轴13的旋转中心轴线)沿与电路板2正交的层叠方向Z延伸。
定子12具有：环状的定子铁芯18，所述定子铁芯18具有朝向半径方向突出的多个凸极18a；以及被卷绕于各凸极18a的定子线圈19。定子铁芯18位于电路板2的正面2a一侧。在定子铁芯18的中心孔中插入有套筒15的正面侧突出部分，所述正面侧突出部分朝向电路板2的正面2a一侧突出。由此，定子铁芯18借助套筒15固定于电路板2。
转子14具有：转子本体23，所述转子本体23具有圆形的底板部21和从底板部21的外周缘部分向电路板2一侧延伸的环状板部22；以及转子磁铁24，所述转子磁铁24固定于环状板部22的内周面。输出轴13固定于底板部21的中心，并在环状板部22的内侧与转子本体23同轴延伸。输出轴13从转子本体23的圆形开口部(电路板2一侧的开口)突出。
转子14被设置成这样的状态：转子本体23从电路板2的正面2a一侧覆盖定子铁芯18，输出轴13被插入到套筒15中，输出轴13的顶端部分从套筒15向电路板2的反面2b一侧突出。由此，定子铁芯18的凸极与转子磁铁24相向。并且，转子磁铁24与安装在电路板2的正面2a的霍尔元件25隔着狭窄的间隔相向。
轴承16固定于套筒15的位于电路板2的反面2b一侧的端部分。轴承16将输出轴13(转子14)支承为能够绕其轴线L旋转。
WLCSP4具有：用于驱动马达3的驱动电路；用于控制马达3的驱动的控制电路；以及放大电路。因此，本例中的马达单元1为将马达3和该马达3的控制基板一体化后的马达单元。并且，WLCSP4具有焊球阵列(BGA)30(参照图3(a))。即，WLCSP4在晶圆处具有焊球作为端子30a。
(电路板的详细结构)
图3(a)为示意示出电路板2中安装了WLCSP4的部分的剖视图，图3(b)为示意示出电路板2的外周缘部分的剖视图。如图3(a)所示，电路板2具有被层叠到基材31的正面31a一侧的第一配线层33和第二配线层34。第二配线层34位于第一配线层33与基材31之间。在第一配线层33与第二配线层34之间设有第一绝缘层35。在第二配线层34与基体31之间设有第二绝缘层(绝缘层)36。
第一配线层33具有第一配线图案37。第二配线层34具有第二配线图案38。形成第二配线层34的第二配线图案38(铜箔)占基材31的正面31a的占有率比形成第一配线层33的第一配线图案37(铜箔)占基材31的正面31a的占有率大。在本例中，形成第二配线层34的第二配线图案38占基体31的正面31a的占有率为80％-90％。因此，第二配线图案38被设置成覆盖基材31的正面31a的大部分。
第一绝缘层35以及第二绝缘层36由绝缘粘接膜形成(参照后述的图4)。在绝缘粘接膜中添加氧化铝粉(氧化铝)，从而能够提高绝缘粘接膜的热传导率。另外，也可使用添加了氧化铝、氮化铝、氮化硼、氮化镁、氮化硅、氮化钛或氮化钙，或者这些的化合物来提高热传导率的物质作为绝缘粘接膜。另外，形成第一绝缘层35的绝缘粘接膜53和形成第二绝缘层36的绝缘粘接膜51既可是相同的膜，也可是不同的膜。本例中使用相同的膜。
第一配线层33的第一配线图案37具有连接霍尔元件25、WLCSP4、连接器5、6等的焊盘40。如图3(a)所示，作为WLCSP4的端子30a的BGA30放置于焊盘40并与焊盘40连接。连接有WLCSP4的端子30a的焊盘40中的多个焊盘40通过通孔填充电镀41与第二配线层34导通，所述通孔填充电镀41形成于从与基材31正交的Z方向(层叠方向)观察时与所述焊盘40重叠的位置。
并且，第一配线图案37具有假焊盘42，所述假焊盘42上放置WLCSP4的多个端子中不需要电连接的未使用端子30b，并与未使用端子30b连接。假焊盘42通过通孔填充电镀(假焊盘用通孔填充电镀)41与第二配线层34导通，所述通孔填充电镀41形成于从与基材31正交的方向(层叠方向)观察时与所述假焊盘42重叠的位置。
本例中，连接有WLCSP4的端子30a的焊盘40(含假焊盘42)中的50％以上的焊盘40通过通孔填充电镀41与第二配线层34导通，所述通孔填充电镀41形成于与各焊盘40重叠的位置。
如图3(b)所示，基材31具有正面侧倾斜面45，所述正面侧倾斜面45在沿正面31a的外周缘的第一宽度尺寸W1的正面侧外周缘部分朝向外周侧向所述基材31的反面31b一侧倾斜。并且，基材31具有反面侧倾斜面46，所述反面侧倾斜面46在沿反面2b的外周缘的第二宽度尺寸的反面侧外周缘部分朝向外周侧向正面31a一侧倾斜。正面侧倾斜面45相对于基材31的正面31a的倾斜角度等于反面侧倾斜面46相对于基材31的反面31b的倾斜角度，第一宽度尺寸W1比第二宽度尺寸W2短。因此，反面侧倾斜面46这一方比正面侧倾斜面45深入到基材31的厚度方向的更深的位置。
(电路板以及马达单元的制造方法)
图4至图6为电路板2及马达单元的制造方法的说明图。在制造电路板2时，首先，通过在一张大尺寸的基材31上形成多个纵横排列的电路板2用的第一配线图案37、第二配线图案38，来获得大尺寸的电路板50。之后，再将这张大尺寸的电路板50分割来获得想要的电路板2。
更为具体地说，如图4(a)所示，在大尺寸的基材31的正面31a按顺序层叠绝缘粘接膜51和铜箔52，并对它们实施热压接。接下来，如图4(b)所示，对铜箔52布置图案(蚀刻)形成第二配线图案38。由此，形成第二绝缘层36以及第二配线层34。
接下来，如图4(c)所示，按顺序将绝缘粘接膜53和铜箔54层叠于第二配线层34，并对它们实施热压接。由此，形成图4(d)所示的状态。另外，层叠于第二配线层34的铜箔54为第一配线层33的底，且比用于形成第二配线层34的铜箔52薄。
之后，对铜箔54实施黑化处理，如图5(a)所示，通过激光加工，在铜箔54及绝缘粘接膜53形成到达第二配线层34的导通孔55。通过在绝缘粘接膜53设置导通孔55形成第一绝缘层35(绝缘粘接膜53成为第一绝缘层35)。
接下来如图5(b)所示，在由基材31、第二绝缘层36、第二配线层34、第一绝缘层35以及铜箔54构成的层叠体56的正面31a实施无电解镀铜57a。并再对无电解镀铜57a实施镀铜57b。
由此，如图5(c)所示，由第二配线层34、铜箔54及镀铜57(无电解镀铜57a及镀铜57b)构成的表层(布置图案前的第一配线层33)呈通过在导通孔55的内周面实施的通孔填充电镀41而导通的状态。并且，由铜箔54及无电解镀铜57a构成的表层具有与形成第二配线层34的铜箔54相同的厚度尺寸。另外，还能够通过焊垫内贯孔使第二配线层34与第一配线层33导通，但如果通过通孔填充电镀41使第二配线层34与第一配线层33导通，则不需要像焊垫内贯孔那样用树脂填充导通孔55的操作。因此，电路板2的制造变得容易。并且，与焊垫内贯孔相比，采用通孔填充电镀41更容易传递热量。
然后，对由铜箔54及镀铜57形成的表层布置图案(蚀刻)形成第一配线图案37。由此，如图5(d)所示，第一配线层33形成。
在第一配线图案37设有连接霍尔元件25、WLCSP4、连接器5、6等的焊盘40。并且，在第一配线图案37设有假焊盘42。在此，连接了WLCSP4的焊盘(焊盘40以及假焊盘42)中的50％以上的焊盘从与电路板2正交的方向(层叠方向Z)观察时与通孔填充电镀41重叠。
之后，如果需要，则实施涂覆阻焊剂、丝网印刷、镀锡等表面处理。由此，大尺寸的电路板50完成。
接下来，实施机械加工。即，如图6(a)所示，在大尺寸的电路板50形成多个固定孔11。并且，为了分割大尺寸的电路板50，而在大尺寸的电路板50的正反面的重叠位置形成V槽58、59，来划分各电路板2用的第一配线图案37、第二配线图案38、第一绝缘层35、第二绝缘层36的区域。在V槽58、59的形成中，使形成于设有第一配线层33及第二配线层34的大尺寸的电路板50的正面一侧的正面侧V槽58比形成于大尺寸的电路板50的反面一侧的反面侧V槽59浅。如果形成正面侧V槽58及反面侧V槽59，则大尺寸的电路板50呈所需要的多张电路板2通过正面侧V槽58及反面侧V槽59纵横连接的状态。
接下来，如图6(b)所示，在各电路板2安装电子零件。即，向第一配线图案37放置霍尔元件25、WLCSP4、连接器5、6及其他未图示的电子零件，并通过第一配线图案37、第二配线图案38将这些电子零件连接。之后，对大尺寸的电路板50施加应力，沿正面侧V槽58及反面侧V槽59分割成一个一个。
接下来，在电路板2中利用固定孔11组装马达3。由此，如图6(c)所示，马达单元1完成。
(作用效果)
通过本例，WLCSP4的热量通过通孔填充电镀41从电路板2的第一配线层33的焊盘40传递到第二配线层34。并且，通过具有高热传导率的第一绝缘层35(绝缘粘接膜53)从焊盘40传递到第二配线层34。并且，传递到第二配线层34的热量通过具有高热传导率的第二绝缘层36(绝缘粘接膜51)传递到铝制的基材31，再从该基材31释放到外部。因此，与基材31由玻璃环氧树脂构成的以往的电路板2相比，能够通过基材31将WLCSP4的热量充分地释放出去。
并且，在本例中，由于在基材31的正面31a一侧层叠多个配线层33、34，因此能够立体设置配线图案。因此，电子零件的高密度安装容易，在窄区域安装具有多个端子30a的WLCSP4也容易。
而且，在本例中，被层叠的配线层通过形成在与焊盘40重叠的位置的通孔填充电镀41连接，因此从WLCSP4传递到焊盘40的热量以最短路径被传递到位于靠近基材31的一侧的第二配线层34。由此，能够高效地借助基材31实施散热。
而且，在本例中，由于将WLCSP4的BGA30中的不需电连接的未使用BGA30与假焊盘42连接，因此能够通过通孔填充电镀41将WLCSP4的热量从假焊盘42传递到第二配线层34。因此，能够更高效地将WLCSP4的热量从基材31释放出去。
而且，在本例中，第二配线图案38(形成第二配线层34的铜箔)占基材31的正面31a的占有率比第一配线图案37(形成第一配线层33的铜箔)占基材31的正面31a的占有率大，第二配线图案38的占有率是基材31的正面31a的80％-90％。因此，能够将从WLCSP4的BGA30经由第一配线层33的焊盘40、假焊盘42及通孔填充电镀41传递到第二配线层34的热量扩散到整个基材31，从而促进热量从基材31释放。
在此，将装设于电路板2的WLCSP4设为消耗电量0.73W的常规状态，在27℃的环境下，模拟通过自然对流实施散热的状态，其结果是：当绝缘层的热传导率为10W/m·K时，WLCSP4达到的最高温度为68.12℃，电路板2中温度最低的部位达到的最高温度为61.80℃。并且，当绝缘层的热传导率为5W/m·K时，WLCSP4达到的最高温度为70.57℃，电路板2中温度最低的部位达到的最高温度为61.76℃。而且，当绝缘层的热传导率为与构成玻璃环氧基板的材料相等的0.5W/m·K时，WLCSP4达到的最高温度为125.93℃，电路板中温度最低部位达到的最高温度为60.95℃。另外，能够容易地推测出装设于玻璃环氧基板的WLCSP4的温度上升进一步增大。
如此，在本例中，WLCSP4与电路板2间的温差缩小，且WLCSP4达到的最高温度也低。因此，可认为WLCSP4的热量通过电路板2被高效地释放出去。
并且，在本例中，关于用于从一张大尺寸的电路板50分割成想要的电路板2的V槽58、59，而使形成于设有第一配线层33及第二配线层34的大尺寸的电路板50的正面一侧的正面侧V槽58比形成于大尺寸的电路板50的反面一侧的反面侧V槽59浅。由此，能够使设置于基材31的正面31a的外周缘部分的正面侧倾斜面45的宽度比设置于基材31的反面31b的外周缘部分的反面侧倾斜面46的宽度窄，从而容易确保电子零件在基材31的正面31a上的安装面积。
而且，由于基材31为铝制，因此电路板2轻量且热传导率高。
在此，当基材1由玻璃环氧树脂等构成时，需要具有用于将马达2装设到电路板的金属制的固定部。与此相对，本例中，由于基材31为铝制，因此能够将固定马达3的固定部(固定孔11)直接设置于基材31。因此，能够减少零件个数。
(变形例)
图7(a)为变形例1的电路板的说明图，图7(b)为变形例2的电路板的说明图。图7(a)的上侧的图为变形例1的电路板的焊盘40的俯视图，图7(a)的下侧的图为变形例1的电路板位于上侧图的A-A线上的剖视图。图7(b)为变形例2的电路板的剖视图。
在变形例1的电路板2A中，通过多个通孔填充电镀41使焊盘40与第二配线层34导通。更为具体地说，如图7(a)所示，将与WLCSP4的BGA30对应的焊盘40设置成四边形，并在焊盘40的四个角分别设置独立的导通孔55，通过在各导通孔55实施的通孔填充电镀41，使焊盘40与第二配线层34导通。在此，如果通过多个通孔填充电镀41使焊盘40与第二配线层34导通，则容易将WLCSP4的热量从焊盘40传递到第二配线层34。
在变形例2的电路板2B中设置了三层配线层。即，电路板2B在第一配线层33与第二配线层34之间具有第三配线层60和第三绝缘层61。更为具体地说，电路板2B具有从基材31一侧按顺序层叠的第二绝缘层36、第二配线层34、第三绝缘层61、第三配线层60、第一绝缘层35、第一配线层33。并且，电路板2B具有第一通孔填充电镀62和第二通孔填充电镀63作为通孔填充电镀41，所述第一通孔填充电镀62形成于从层叠方向Z观察时与焊盘40重叠的位置，且使第一配线层33与第三配线层60导通，所述第二通孔填充电镀63形成于从层叠方向Z观察时与第一通孔填充电镀62重叠的位置，且使第三配线层60与第二配线层34导通。
在此，如果将配线层多层化，则能够更加立体地设置配线图案，因此WLCSP4等电子零件的高密度安装变得容易。并且，第一配线层33、第三配线层60以及第二配线层34通过设置于与焊盘40重叠的位置的通孔填充电镀41(第一通孔填充电镀62以及第二通孔填充电镀63)而连接，因此从WLCSP4传递到第一配线层33的焊盘40的热量以最短路径被传递到位于靠近基材31的一侧的第二配线层34。因此，即使在将配线层更加多层化的情况下，也能够抑制热量从具有焊盘40的第一配线层33向位于靠近基材31位置的第二配线层34的传递效率下降。
(其他实施方式)
在上述例子中，基材31为铝制，但例如也可为铜制或黄铜制等。
另外，也可在基材31安装散热器来促进基材31散热。并且，还可在基材31设置液体流路，给液体流路提供冷却水。

Claims (10)

1.一种电路板，其在金属制的基材的正面一侧层叠第一配线层和第二配线层，所述第二配线层位于所述第一配线层与所述基材之间，
所述电路板的特征在于，
所述第一配线层具有焊盘，所述焊盘放置并连接电子零件的端子，
所述焊盘通过通孔填充电镀与所述第二配线层导通，所述通孔填充电镀形成于从层叠方向观察时与所述焊盘重叠的位置。
2.根据权利要求1所述的电路板，其特征在于，
所述电子零件为晶圆级芯片尺寸封装，且具有焊球阵列作为所述端子。
3.根据权利要求1或2所述的电路板，其特征在于，
形成所述第二配线层的铜箔占所述基材的正面的占有率比形成所述第一配线层的铜箔占所述基材的正面的占有率大。
4.根据权利要求1至3中的任一项所述的电路板，其特征在于，
所述焊盘通过多个通孔填充电镀与所述第二配线层导通。
5.根据权利要求1至4中的任一项所述的电路板，其特征在于，
所述第一配线层具有假焊盘，所述假焊盘连接电子零件的端子中的不需要电连接的未使用端子，
所述假焊盘通过假焊盘用通孔填充电镀与所述第二配线层连接，所述假焊盘用通孔填充电镀形成于从层叠方向观察时与所述假焊盘重叠的位置。
6.根据权利要求1至5中的任一项所述的电路板，其特征在于，
在所述第二配线层与所述基材之间具有绝缘层，
所述绝缘层包括：氧化铝、氮化铝、氮化硼、氮化镁、氮化硅、氮化钛或氮化钙，或者它们的化合物。
7.根据权利要求1至6中的任一项所述的电路板，其特征在于，
在所述第一配线层与所述第二配线层之间具有第三配线层，
且具有第一通孔填充电镀和第二通孔填充电镀作为所述通孔填充电镀，所述第一通孔填充电镀形成于从所述层叠方向观察时与所述焊盘重叠的位置，且使所述第一配线层与所述第三配线层导通，所述第二通孔填充电镀形成于从所述层叠方向观察时与所述第一通孔填充电镀重叠的位置，且使所述第三配线层与所述第二配线层导通。
8.根据权利要求1至7中的任一项所述的电路板，其特征在于，
所述基材具有正面侧倾斜面，所述正面侧倾斜面在沿着所述正面的外周缘的第一宽度尺寸的正面侧外周缘部分朝向外周侧向所述基材的反面一侧倾斜，且所述基材具有反面侧倾斜面，所述反面侧倾斜面在沿着所述反面的外周缘的第二宽度尺寸的反面侧外周缘部分朝向外周侧向所述基材的正面一侧倾斜，
所述第一宽度尺寸比所述第二宽度尺寸短。
9.根据权利要求1至8中的任一项所述的电路板，其特征在于，
所述基材为铝制。
10.根据权利要求1至9中的任一项所述的电路板，其特征在于，
所述基材具有固定马达的固定部。
CN201680035631.4A 2015-06-17 2016-06-09 电路板 Withdrawn CN107683636A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015122064A JP2017010984A (ja) 2015-06-17 2015-06-17 回路基板
JP2015-122064 2015-06-17
PCT/JP2016/067274 WO2016204073A1 (ja) 2015-06-17 2016-06-09 回路基板

Publications (1)

Publication Number Publication Date
CN107683636A true CN107683636A (zh) 2018-02-09

Family

ID=57545290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680035631.4A Withdrawn CN107683636A (zh) 2015-06-17 2016-06-09 电路板

Country Status (4)

Country Link
US (1) US20180366382A1 (zh)
JP (1) JP2017010984A (zh)
CN (1) CN107683636A (zh)
WO (1) WO2016204073A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110366318A (zh) * 2019-07-16 2019-10-22 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺
CN111050467A (zh) * 2019-12-31 2020-04-21 东莞华贝电子科技有限公司 一种电路板以及终端设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050106A (ko) * 2019-10-28 2021-05-07 삼성전기주식회사 인쇄회로기판

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1142169A (zh) * 1995-04-27 1997-02-05 国际商业机器公司 电路板卡及其制造方法
JPH09199860A (ja) * 1996-01-19 1997-07-31 Furukawa Electric Co Ltd:The 金属ベース多層配線基板
JP2001036205A (ja) * 1999-07-23 2001-02-09 Mitsubishi Plastics Ind Ltd 金属ベースプリント配線板および金属ベース多層プリント配線板並びにその製造方法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20050263905A1 (en) * 2004-05-31 2005-12-01 Ryosuke Usul Method for manufacturing circuit device
JP2009158687A (ja) * 2007-12-26 2009-07-16 Sanyo Electric Co Ltd 回路基板およびその製造方法、回路装置およびその製造方法
US20130320374A1 (en) * 2012-06-01 2013-12-05 Kocam International Co., Ltd. Double-Layer Circuit Structure with High Heat-Dissipation Efficiency
CN103811470A (zh) * 2012-11-05 2014-05-21 太阳诱电株式会社 电路模块
CN103843467A (zh) * 2011-09-30 2014-06-04 京瓷株式会社 布线基板、部件内置基板以及安装结构体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567883A (ja) * 1991-09-06 1993-03-19 Hitachi Ltd 多層プリント配線板
JP4551135B2 (ja) * 2004-06-14 2010-09-22 新光電気工業株式会社 配線基板の製造方法
JP5623364B2 (ja) * 2011-09-30 2014-11-12 京セラ株式会社 配線基板、実装構造体および電子装置
JP6507027B2 (ja) * 2015-05-19 2019-04-24 新光電気工業株式会社 インダクタ及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1142169A (zh) * 1995-04-27 1997-02-05 国际商业机器公司 电路板卡及其制造方法
JPH09199860A (ja) * 1996-01-19 1997-07-31 Furukawa Electric Co Ltd:The 金属ベース多層配線基板
JP2001036205A (ja) * 1999-07-23 2001-02-09 Mitsubishi Plastics Ind Ltd 金属ベースプリント配線板および金属ベース多層プリント配線板並びにその製造方法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20050263905A1 (en) * 2004-05-31 2005-12-01 Ryosuke Usul Method for manufacturing circuit device
JP2009158687A (ja) * 2007-12-26 2009-07-16 Sanyo Electric Co Ltd 回路基板およびその製造方法、回路装置およびその製造方法
CN103843467A (zh) * 2011-09-30 2014-06-04 京瓷株式会社 布线基板、部件内置基板以及安装结构体
US20130320374A1 (en) * 2012-06-01 2013-12-05 Kocam International Co., Ltd. Double-Layer Circuit Structure with High Heat-Dissipation Efficiency
CN103811470A (zh) * 2012-11-05 2014-05-21 太阳诱电株式会社 电路模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110366318A (zh) * 2019-07-16 2019-10-22 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺
CN110366318B (zh) * 2019-07-16 2021-05-11 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺
CN111050467A (zh) * 2019-12-31 2020-04-21 东莞华贝电子科技有限公司 一种电路板以及终端设备

Also Published As

Publication number Publication date
WO2016204073A1 (ja) 2016-12-22
US20180366382A1 (en) 2018-12-20
JP2017010984A (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
US10832942B2 (en) Non-embedded silicon bridge chip for multi-chip module
CN100463128C (zh) 半导体芯片埋入基板的三维构装结构及其制作方法
TWI650846B (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
JP3671457B2 (ja) 多層基板
US9686854B2 (en) Electronic device
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
JP4148201B2 (ja) 電子回路装置
JPH0697362A (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US20100290193A1 (en) Stacked-chip packaging structure and fabrication method thereof
JP5285224B2 (ja) 回路装置
CN107683636A (zh) 电路板
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP7011395B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2020515035A (ja) パワーチップおよびヒートシンクを形成するバスバーの集積のための方法
WO2012003568A1 (en) Multi-chip package with thermal frame and method of assembling
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
JP2010062199A (ja) 回路基板
JPH09199823A (ja) チップオンボードプリント配線板
JP3818310B2 (ja) 多層基板
JP2011061132A (ja) インターポーザ
EP4075495A1 (en) Substrate for a power module, power module and method for manufacturing a power module
JP5039388B2 (ja) 回路装置
CN211792251U (zh) 微电子封装的嵌入式铜结构
JP2012174826A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180209