WO2016179855A1 - 负压信号生成电路 - Google Patents

负压信号生成电路 Download PDF

Info

Publication number
WO2016179855A1
WO2016179855A1 PCT/CN2015/079727 CN2015079727W WO2016179855A1 WO 2016179855 A1 WO2016179855 A1 WO 2016179855A1 CN 2015079727 W CN2015079727 W CN 2015079727W WO 2016179855 A1 WO2016179855 A1 WO 2016179855A1
Authority
WO
WIPO (PCT)
Prior art keywords
control signal
thin film
film transistor
negative voltage
transistor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/079727
Other languages
English (en)
French (fr)
Inventor
张华�
曹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of WO2016179855A1 publication Critical patent/WO2016179855A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/45—For evaluating or diagnosing the musculoskeletal system or teeth
    • A61B5/4538—Evaluating a particular part of the muscoloskeletal system or a particular medical condition
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves

Definitions

  • the present invention relates to the field of driving circuit technologies, and in particular, to a negative voltage signal generating circuit.
  • the driving circuit of the conventional display panel generally includes a negative voltage signal generating circuit for generating a negative voltage signal.
  • the conventional negative voltage signal generating circuit has a low reaction speed, so the accuracy of the corresponding voltage value of the generated negative pressure signal is also low.
  • the conventional negative voltage signal generating circuit can withstand a lower value of power, which affects the stability of the entire negative voltage signal generating circuit.
  • a negative voltage signal generating circuit includes: a negative voltage signal output terminal; a first ground terminal; a control signal generating unit configured to generate a first control signal and a second control signal; and a first thin film transistor a first thin film transistor switch including a first gate, a first source, and a first drain, the first thin film transistor switch being coupled to the first ground and the control signal generating unit, a first thin film transistor switch for turning on or off a first current path between the first source and the first drain according to the first control signal; a second thin film transistor switch, the second thin film transistor The switch includes a second gate, a second source, and a second drain, and the second thin film transistor switch is connected to the first thin film transistor switch, the control signal generating unit, and the negative voltage signal output end.
  • the second thin film transistor switch is configured to turn on or off a second current path between the second source and the second drain according to the second control signal; and a first capacitor, a capacitor includes a first plate and a second plate, the first plate being connected to a first connection line between the first thin film transistor switch and the second thin film transistor switch, the second plate Connecting with the control signal generating unit; wherein the second current channel is turned off when the first current channel is turned on, and the second current channel is turned on when the first current channel is turned off;
  • the control signal generating unit is connected, the first gate is configured to receive the first control signal, and one of the first source and the first drain is connected to the first ground.
  • One of the first source and the first drain is connected to the second thin film transistor switch;
  • the second gate is connected to the control signal generating unit, and the second gate is used for Receiving the second control signal, one of the second source and the second drain is connected to the first thin film transistor switch, and the second source and the second drain One is connected to the output of the negative pressure signal;
  • the first plate is used for Connected to the first ground end when the first current channel is turned on;
  • the second plate is used to charge the first control signal sent by the control signal generating unit when the first current channel is turned on.
  • the negative voltage signal generating circuit further includes: an adjustment resistor, the adjustment resistor including a first end and a second end, the first end being connected to the second thin film transistor switch, the second end and the negative pressure signal An output terminal is connected, the adjustment resistor is configured to adjust a magnitude of a current corresponding to the negative pressure signal;
  • the control signal generating unit includes a control signal generator and an inverter; the control signal generator and the a first gate, a second plate, and an inverting input of the inverter, wherein an inverting output of the inverter is coupled to the second gate; the second control signal is The first control signal is obtained by inverting processing, wherein the control signal generator is configured
  • the first control signal when the first control signal is at a high level, the second control signal is a low level; when the first control signal is at a low level, the second control signal A high level; the first thin film transistor switch and the second thin film transistor switch are both P-channel MOS transistors or N-channel MOS transistors.
  • the first control signal and the second control signal are the same signal;
  • the first thin film transistor switch is a P-channel MOS transistor, an N-channel metal oxide In one of the semiconductor transistors, the second thin film transistor switch is the other of a P-channel MOS transistor and an N-channel MOS transistor.
  • the negative voltage signal generating circuit further includes: a second ground end; and a second capacitor, the second capacitor includes a third plate and a fourth plate, the third pole The board is connected to a second connecting line between the adjusting resistor and the output of the negative pressure signal, and the fourth board is connected to the second ground.
  • a negative voltage signal generating circuit includes: a negative voltage signal output terminal; a first ground terminal; a control signal generating unit configured to generate a first control signal and a second control signal; and a first thin film transistor a first thin film transistor switch including a first gate, a first source, and a first drain, the first thin film transistor switch being coupled to the first ground and the control signal generating unit, a first thin film transistor switch for turning on or off a first current path between the first source and the first drain according to the first control signal; a second thin film transistor switch, the second thin film transistor The switch includes a second gate, a second source, and a second drain, and the second thin film transistor switch is connected to the first thin film transistor switch, the control signal generating unit, and the negative voltage signal output end.
  • the second thin film transistor switch is configured to turn on or off a second current path between the second source and the second drain according to the second control signal; and a first capacitor, a capacitor includes a first plate and a second plate, the first plate being connected to a first connection line between the first thin film transistor switch and the second thin film transistor switch, the second plate Connected with the control signal generating unit; wherein the second current channel is turned off when the first current channel is turned on, and the second current channel is turned on when the first current channel is turned off.
  • the first gate is connected to the control signal generating unit, and the first gate is configured to receive the first control signal, the first source, the first One of the drains is connected to the first ground terminal, and one of the first source and the first drain is connected to the second thin film transistor switch;
  • the second gate is The control signal generating unit is connected, the second gate is configured to receive the second control signal, and one of the second source and the second drain is connected to the first thin film transistor switch One of the second source and the second drain is connected to the negative voltage signal output.
  • the first plate is used to connect to the first ground when the first current channel is turned on; the second plate is used in the first current channel When turned on, the charge corresponding to the first control signal sent by the control signal generating unit is charged.
  • the second plate is configured to cause a voltage corresponding to the second plate to abruptly change to zero when the first current path is closed; the first plate is used for When the first current channel is closed, the voltage corresponding to the first plate is abruptly changed to a negative voltage to form a negative voltage signal; and the second thin film transistor switch is used to output the first current channel when the first current channel is closed. Said negative voltage signal.
  • the second control signal when the first control signal is at a high level, the second control signal is a low level; when the first control signal is at a low level, the second control signal Is high.
  • the first thin film transistor switch and the second thin film transistor switch are both P-channel MOS transistors.
  • the first thin film transistor switch and the second thin film transistor switch are both N-channel MOS transistors.
  • the first control signal and the second control signal are the same signal.
  • the first thin film transistor switch is a P-channel MOS transistor
  • the second thin film transistor switch is an N-channel MOS transistor.
  • the first thin film transistor switch is an N-channel MOS transistor
  • the second thin film transistor switch is a P-channel MOS transistor.
  • the negative voltage signal generating circuit further includes: an adjusting resistor, the adjusting resistor including a first end and a second end, wherein the first end is connected to the second thin film transistor switch, The second end is connected to the negative pressure signal output end, and the adjustment resistor is used to adjust a magnitude of a current corresponding to the negative pressure signal.
  • the negative voltage signal generating circuit further includes: a second ground end; and a second capacitor, the second capacitor includes a third plate and a fourth plate, the third pole The board is connected to a second connecting line between the adjusting resistor and the output of the negative pressure signal, and the fourth board is connected to the second ground.
  • control signal generating unit includes a control signal generator and an inverter; the control signal generator and the first gate, the second plate, and the inversion The inverting input of the inverter is connected, and the inverting output of the inverter is connected to the second gate.
  • the second control signal is obtained by inverting processing the first control signal, wherein the control signal generator is configured to generate the first control signal, and output the a first control signal, the inverter is configured to perform an inversion process on the first control signal to generate the second control signal.
  • the first control signal is obtained by inverting processing the second control signal, wherein the control signal generator is configured to generate the second control signal, and output the a second control signal, the inverter is configured to perform an inverse processing on the second control signal to generate the first control signal.
  • control signal generating unit further includes: a duty ratio controller for controlling a duty ratio of the first control signal and/or the second control signal to control the The on duration of the second current channel is described.
  • the present invention can improve the stability of the negative voltage signal generating circuit.
  • FIG. 1 is a circuit diagram of a first embodiment of a negative voltage signal generating circuit of the present invention
  • FIG. 2 is a circuit diagram of a third embodiment of a negative voltage signal generating circuit of the present invention.
  • Fig. 3 is a circuit diagram showing a fourth embodiment of the negative voltage signal generating circuit of the present invention.
  • the negative voltage signal generating circuit of the present invention is applicable to a driving circuit of a display panel, wherein the display panel may be a TFT-LCD (Thin Film Transistor Liquid Crystal Display, OLED (Organic Light Emitting) Diode, organic light emitting diode display panel) and so on.
  • TFT-LCD Thin Film Transistor Liquid Crystal Display
  • OLED Organic Light Emitting
  • OLED Organic Light Emitting Diode
  • FIG. 1 there is shown a circuit diagram of a first embodiment of a negative voltage signal generating circuit of the present invention.
  • the negative voltage signal generating circuit of this embodiment includes a negative voltage signal output terminal 108, a first ground terminal 101, a control signal generating unit 109, a first thin film transistor switch 102, a second thin film transistor switch 104, and a first capacitor 103.
  • the control signal generating unit 109 is configured to generate a first control signal and a second control signal.
  • the first thin film transistor switch 102 includes a first gate 1021, a first source 1022, and a first drain 1023, the first thin film transistor switch 102 and the first ground terminal 101 and the control signal generating unit
  • the first thin film transistor switch 102 is configured to turn on or off a first current path between the first source 1022 and the first drain 1023 according to the first control signal.
  • the second thin film transistor switch 104 includes a second gate 1041, a second source 1042, and a second drain 1043.
  • the second thin film transistor switch 104 and the first thin film transistor switch 102 generate the control signal.
  • the unit 109 and the negative voltage signal output terminal 108 are connected, and the second thin film transistor switch 104 is configured to turn on or off between the second source 1042 and the second drain 1043 according to the second control signal.
  • the second current channel is configured to turn on or off between the second source 1042 and the second drain 1043 according to the second control signal.
  • the first capacitor 103 includes a first plate 1031 and a second plate 1032, and a first connection between the first plate 1031 and the first thin film transistor switch 102 and the second thin film transistor switch 104
  • the second plate 1032 is connected to the control signal generating unit 109.
  • the second current channel is turned off when the first current channel is turned on, and the second current channel is turned on when the first current channel is turned off.
  • the first gate 1021 is connected to the control signal generating unit 109, and the first gate 1021 is configured to receive the first control signal, the first source 1022, and the One of the first drains 1023 is connected to the first ground terminal 101, and one of the first source 1022 and the first drain 1023 is connected to the second thin film transistor switch 104.
  • the second gate 1041 is connected to the control signal generating unit 109, and the second gate 1041 is configured to receive the second control signal, the second source 1042 and the second drain 1043.
  • One of the second thin film transistor switches 102 is connected to the first thin film transistor switch 102, and one of the second source 1042 and the second drain 1043 is connected to the negative voltage signal output terminal 108.
  • the first plate 1031 is configured to be connected to the first ground end 101 when the first current channel is open, and the second plate 1032 is used to be in the first current channel.
  • the charge corresponding to the first control signal sent by the control signal generating unit 109 is charged.
  • the second plate 1032 is configured to cause the voltage corresponding to the second plate 1032 to abruptly change to zero when the first current channel is closed.
  • the first plate 1031 is configured to abruptly change a voltage corresponding to the first plate 1031 to a negative voltage when the first current channel is closed, thereby forming a negative voltage signal.
  • the second thin film transistor switch 104 is configured to output the negative voltage signal when the first current channel is turned off.
  • the negative voltage signal generating circuit further includes an adjusting resistor 105.
  • the adjusting resistor 105 includes a first end and a second end, and the first end is connected to the second thin film transistor switch 104. The second end is connected to the negative voltage signal output terminal 108, and the adjustment resistor 105 is used to adjust the magnitude of the current corresponding to the negative pressure signal.
  • the negative voltage signal generating circuit further includes a second grounding terminal 107 and a second capacitor 106
  • the second capacitor 106 includes a third plate 1061 and a fourth plate 1062
  • the third pole The board 1061 is connected to a second connection line between the adjustment resistor 105 and the negative voltage signal output terminal 108
  • the fourth electrode board 1062 is connected to the second ground terminal 107.
  • the first control signal and the second control signal are the same signal.
  • the first thin film transistor switch 102 is a PMOS (Positive channel Metal Oxide) Semiconductor, P-channel Metal Oxide Semiconductor Transistor, NMOS (Negative channel Metal Oxide)
  • PMOS Positive channel Metal Oxide
  • NMOS Nigative channel Metal Oxide
  • One of the semiconductor, N-channel metal oxide semiconductor transistors, the second thin film transistor switch 104 is the other of a P-channel MOS transistor and an N-channel MOS transistor.
  • the power loss of the negative voltage signal generating circuit can be reduced, and the stability of the negative voltage signal generating circuit can be improved.
  • the second embodiment of the negative voltage signal generating circuit of the present invention is similar to the first embodiment described above, except that:
  • the first control signal and the second control signal are different signals. Specifically, when the first control signal is at a high level, the second control signal is at a low level, and when the first control signal is at a low level, the second control signal is at a high level.
  • the first thin film transistor switch 102 and the second thin film transistor switch 104 are both P-channel MOS transistors or N-channel MOS transistors, for example, the first thin film transistor switch 102 and the The second thin film transistor switches 104 are all P-channel MOS transistors, or the first thin film transistor switch 102 and the second thin film transistor switch 104 are both N-channel MOS transistors.
  • Fig. 2 is a circuit diagram showing a third embodiment of the negative voltage signal generating circuit of the present invention. This embodiment is similar to the second embodiment described above, except that:
  • the control signal generating unit 109 includes a control signal generator 1091 and an inverter 1092.
  • the control signal generator 1091 is connected to the first gate 1021, the second plate 1032, and the inverting input of the inverter 1092.
  • the inverted output of the inverter 1092 is The second gate 1041 is connected.
  • the second control signal is obtained by performing an inverse processing on the first control signal, wherein the control signal generator 1091 is configured to generate the first control signal, and output the first control signal,
  • the inverter 1092 is configured to perform inverse processing on the first control signal to generate the second control signal.
  • the first control signal is obtained by performing an inverse processing on the second control signal, where the control signal generator 1091 is configured to generate the second control signal, and output the second control signal,
  • the inverter 1092 is configured to perform inverse processing on the second control signal to generate the first control signal.
  • FIG. 3 there is shown a circuit diagram of a fourth embodiment of the negative voltage signal generating circuit of the present invention. This embodiment is similar to any of the first to third embodiments described above, except that:
  • the control signal generating unit 109 further includes a duty ratio controller 1093 for controlling a duty ratio of the first control signal and/or the second control signal to control the The on duration of the second current channel is described.
  • the flow through the first thin film transistor switch and The magnitude of the current of the second thin film transistor switch is advantageous to reduce the loss of power of the negative voltage signal generating circuit.

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Physics & Mathematics (AREA)
  • Public Health (AREA)
  • Pathology (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Dentistry (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Orthopedic Medicine & Surgery (AREA)
  • Rheumatology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种负压信号生成电路。第一薄膜晶体管开关与第一接地端和控制信号生成单元连接；第二薄膜晶体管开关与第一薄膜晶体管开关、控制信号生成单元、负压信号输出端连接；第一电容与第一、第二薄膜晶体管开关以及控制信号生成单元连接。本发明可以提高负压信号生成电路的稳定性。

Description

负压信号生成电路 技术领域
本发明涉及驱动电路技术领域，特别涉及一种负压信号生成电路。
 背景技术
传统的显示面板的驱动电路中一般都包括负压信号生成电路，所述负压信号生成电路用于生成负压信号。
传统的负压信号生成电路反应速度较低，因此其所生成的负压信号的所对应的电压值的精确度也较低。
此外，传统的负压信号生成电路能承受的功率的值较低，这会影响整个负压信号生成电路的稳定性。
故，有必要提出一种新的技术方案，以解决上述技术问题。
 技术问题
本发明的目的在于提供一种负压信号生成电路，其能提高所述负压信号生成电路的稳定性。
 技术解决方案
为解决上述问题，本发明的技术方案如下：
一种负压信号生成电路，所述负压信号生成电路包括：负压信号输出端；第一接地端；控制信号生成单元，用于生成第一控制信号和第二控制信号；第一薄膜晶体管开关，所述第一薄膜晶体管开关包括第一栅极、第一源极和第一漏极，所述第一薄膜晶体管开关与所述第一接地端和所述控制信号生成单元连接，所述第一薄膜晶体管开关用于根据所述第一控制信号开启或关闭所述第一源极和所述第一漏极之间的第一电流通道；第二薄膜晶体管开关，所述第二薄膜晶体管开关包括第二栅极、第二源极和第二漏极，所述第二薄膜晶体管开关与所述第一薄膜晶体管开关、所述控制信号生成单元以及所述负压信号输出端连接，所述第二薄膜晶体管开关用于根据所述第二控制信号开启或关闭所述第二源极和所述第二漏极之间的第二电流通道；以及第一电容，所述第一电容包括第一极板和第二极板，所述第一极板与所述第一薄膜晶体管开关和所述第二薄膜晶体管开关之间的第一连接线连接，所述第二极板与所述控制信号生成单元连接；其中，所述第一电流通道开启时所述第二电流通道关闭，所述第一电流通道关闭时所述第二电流通道开启；所述第一栅极与所述控制信号生成单元连接，所述第一栅极用于接收所述第一控制信号，所述第一源极、所述第一漏极中的一者与所述第一接地端连接，所述第一源极、所述第一漏极中的一者与所述第二薄膜晶体管开关连接；所述第二栅极与所述控制信号生成单元连接，所述第二栅极用于接收所述第二控制信号，所述第二源极、所述第二漏极中的一者与所述第一薄膜晶体管开关连接，所述第二源极、所述第二漏极中的一者与所述负压信号输出端连接；所述第一极板用于在所述第一电流通道开启时连接到所述第一接地端；所述第二极板用于在所述第一电流通道开启时充入控制信号生成单元所发送的所述第一控制信号对应的电荷；所述第二极板用于在所述第一电流通道关闭时使得所述第二极板所对应的电压突变为零；所述第一极板用于在所述第一电流通道关闭时使得所述第一极板所对应的电压突变为负电压，从而形成负电压信号；所述第二薄膜晶体管开关用于在所述第一电流通道关闭时输出所述负电压信号；所述负压信号生成电路还包括：调节电阻，所述调节电阻包括第一末端和第二末端，所述第一末端与所述第二薄膜晶体管开关连接，所述第二末端与所述负压信号输出端连接，所述调节电阻用于调节与所述负压信号对应的电流的大小；所述控制信号生成单元包括控制信号生成器和反相器；所述控制信号生成器与所述第一栅极、所述第二极板以及所述反相器的反相输入端连接，所述反相器的反相输出端与所述第二栅极连接；所述第二控制信号是所述第一控制信号经过反相处理得到的，其中，所述控制信号生成器用于生成所述第一控制信号，并输出所述第一控制信号，所述反相器用于对所述第一控制信号进行反相处理，以生成所述第二控制信号；或者所述第一控制信号是所述第二控制信号经过反相处理得到的，其中，所述控制信号生成器用于生成所述第二控制信号，并输出所述第二控制信号，所述反相器用于对所述第二控制信号进行反相处理，以生成所述第一控制信号；所述控制信号生成单元还包括：占空比控制器，用于控制所述第一控制信号和/或所述第二控制信号的占空比，以控制所述第二电流通道的开启持续时间。
在上述负压信号生成电路中，在所述第一控制信号为高电平时，所述第二控制信号为低电平；在所述第一控制信号为低电平时，所述第二控制信号为高电平；所述第一薄膜晶体管开关和所述第二薄膜晶体管开关均为P沟道金属氧化物半导体晶体管或N沟道金属氧化物半导体晶体管。
在上述负压信号生成电路中，所述第一控制信号和所述第二控制信号为相同的信号；所述第一薄膜晶体管开关为P沟道金属氧化物半导体晶体管、N沟道金属氧化物半导体晶体管中的一者，所述第二薄膜晶体管开关为P沟道金属氧化物半导体晶体管、N沟道金属氧化物半导体晶体管中的另一者。
在上述负压信号生成电路中，所述负压信号生成电路还包括：第二接地端；以及第二电容，所述第二电容包括第三极板和第四极板，所述第三极板与所述调节电阻和所述负压信号输出端之间的第二连接线连接，所述第四极板与所述第二接地端连接。
一种负压信号生成电路，所述负压信号生成电路包括：负压信号输出端；第一接地端；控制信号生成单元，用于生成第一控制信号和第二控制信号；第一薄膜晶体管开关，所述第一薄膜晶体管开关包括第一栅极、第一源极和第一漏极，所述第一薄膜晶体管开关与所述第一接地端和所述控制信号生成单元连接，所述第一薄膜晶体管开关用于根据所述第一控制信号开启或关闭所述第一源极和所述第一漏极之间的第一电流通道；第二薄膜晶体管开关，所述第二薄膜晶体管开关包括第二栅极、第二源极和第二漏极，所述第二薄膜晶体管开关与所述第一薄膜晶体管开关、所述控制信号生成单元以及所述负压信号输出端连接，所述第二薄膜晶体管开关用于根据所述第二控制信号开启或关闭所述第二源极和所述第二漏极之间的第二电流通道；以及第一电容，所述第一电容包括第一极板和第二极板，所述第一极板与所述第一薄膜晶体管开关和所述第二薄膜晶体管开关之间的第一连接线连接，所述第二极板与所述控制信号生成单元连接；其中，所述第一电流通道开启时所述第二电流通道关闭，所述第一电流通道关闭时所述第二电流通道开启。
在上述负压信号生成电路中，所述第一栅极与所述控制信号生成单元连接，所述第一栅极用于接收所述第一控制信号，所述第一源极、所述第一漏极中的一者与所述第一接地端连接，所述第一源极、所述第一漏极中的一者与所述第二薄膜晶体管开关连接；所述第二栅极与所述控制信号生成单元连接，所述第二栅极用于接收所述第二控制信号，所述第二源极、所述第二漏极中的一者与所述第一薄膜晶体管开关连接，所述第二源极、所述第二漏极中的一者与所述负压信号输出端连接。
在上述负压信号生成电路中，所述第一极板用于在所述第一电流通道开启时连接到所述第一接地端；所述第二极板用于在所述第一电流通道开启时充入控制信号生成单元所发送的所述第一控制信号对应的电荷。
在上述负压信号生成电路中，所述第二极板用于在所述第一电流通道关闭时使得所述第二极板所对应的电压突变为零；所述第一极板用于在所述第一电流通道关闭时使得所述第一极板所对应的电压突变为负电压，从而形成负电压信号；所述第二薄膜晶体管开关用于在所述第一电流通道关闭时输出所述负电压信号。
在上述负压信号生成电路中，在所述第一控制信号为高电平时，所述第二控制信号为低电平；在所述第一控制信号为低电平时，所述第二控制信号为高电平。
在上述负压信号生成电路中，所述第一薄膜晶体管开关和所述第二薄膜晶体管开关均为P沟道金属氧化物半导体晶体管。
在上述负压信号生成电路中，所述第一薄膜晶体管开关和所述第二薄膜晶体管开关均为N沟道金属氧化物半导体晶体管。
在上述负压信号生成电路中，所述第一控制信号和所述第二控制信号为相同的信号。
在上述负压信号生成电路中，所述第一薄膜晶体管开关为P沟道金属氧化物半导体晶体管，所述第二薄膜晶体管开关为N沟道金属氧化物半导体晶体管。
在上述负压信号生成电路中，所述第一薄膜晶体管开关为N沟道金属氧化物半导体晶体管，所述第二薄膜晶体管开关为P沟道金属氧化物半导体晶体管。
在上述负压信号生成电路中，所述负压信号生成电路还包括：调节电阻，所述调节电阻包括第一末端和第二末端，所述第一末端与所述第二薄膜晶体管开关连接，所述第二末端与所述负压信号输出端连接，所述调节电阻用于调节与所述负压信号对应的电流的大小。
在上述负压信号生成电路中，所述负压信号生成电路还包括：第二接地端；以及第二电容，所述第二电容包括第三极板和第四极板，所述第三极板与所述调节电阻和所述负压信号输出端之间的第二连接线连接，所述第四极板与所述第二接地端连接。
在上述负压信号生成电路中，所述控制信号生成单元包括控制信号生成器和反相器；所述控制信号生成器与所述第一栅极、所述第二极板以及所述反相器的反相输入端连接，所述反相器的反相输出端与所述第二栅极连接。
在上述负压信号生成电路中，所述第二控制信号是所述第一控制信号经过反相处理得到的，其中，所述控制信号生成器用于生成所述第一控制信号，并输出所述第一控制信号，所述反相器用于对所述第一控制信号进行反相处理，以生成所述第二控制信号。
在上述负压信号生成电路中，所述第一控制信号是所述第二控制信号经过反相处理得到的，其中，所述控制信号生成器用于生成所述第二控制信号，并输出所述第二控制信号，所述反相器用于对所述第二控制信号进行反相处理，以生成所述第一控制信号。
在上述负压信号生成电路中，所述控制信号生成单元还包括：占空比控制器，用于控制所述第一控制信号和/或所述第二控制信号的占空比，以控制所述第二电流通道的开启持续时间。
 有益效果
相对现有技术，本发明可以提高所述负压信号生成电路的稳定性。
 附图说明
图1为本发明的负压信号生成电路的第一实施例的电路图；
图2为本发明的负压信号生成电路的第三实施例的电路图；
图3为本发明的负压信号生成电路的第四实施例的电路图。
 本发明的最佳实施方式
本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。
本发明的负压信号生成电路适用于显示面板的驱动电路，其中，所述显示面板可以是TFT-LCD（Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示面板）、OLED（Organic Light Emitting Diode，有机发光二极管显示面板）等。
参考图1，图1为本发明的负压信号生成电路的第一实施例的电路图。
本实施例的负压信号生成电路包括负压信号输出端108、第一接地端101、控制信号生成单元109、第一薄膜晶体管开关102、第二薄膜晶体管开关104和第一电容103。
所述控制信号生成单元109用于生成第一控制信号和第二控制信号。
所述第一薄膜晶体管开关102包括第一栅极1021、第一源极1022和第一漏极1023，所述第一薄膜晶体管开关102与所述第一接地端101和所述控制信号生成单元109连接，所述第一薄膜晶体管开关102用于根据所述第一控制信号开启或关闭所述第一源极1022和所述第一漏极1023之间的第一电流通道。
所述第二薄膜晶体管开关104包括第二栅极1041、第二源极1042和第二漏极1043，所述第二薄膜晶体管开关104与所述第一薄膜晶体管开关102、所述控制信号生成单元109以及所述负压信号输出端108连接，所述第二薄膜晶体管开关104用于根据所述第二控制信号开启或关闭所述第二源极1042和所述第二漏极1043之间的第二电流通道。
所述第一电容103包括第一极板1031和第二极板1032，所述第一极板1031与所述第一薄膜晶体管开关102和所述第二薄膜晶体管开关104之间的第一连接线连接，所述第二极板1032与所述控制信号生成单元109连接。
其中，所述第一电流通道开启时所述第二电流通道关闭，所述第一电流通道关闭时所述第二电流通道开启。
在本实施例中，所述第一栅极1021与所述控制信号生成单元109连接，所述第一栅极1021用于接收所述第一控制信号，所述第一源极1022、所述第一漏极1023中的一者与所述第一接地端101连接，所述第一源极1022、所述第一漏极1023中的一者与所述第二薄膜晶体管开关104连接。
所述第二栅极1041与所述控制信号生成单元109连接，所述第二栅极1041用于接收所述第二控制信号，所述第二源极1042、所述第二漏极1043中的一者与所述第一薄膜晶体管开关102连接，所述第二源极1042、所述第二漏极1043中的一者与所述负压信号输出端108连接。
在本实施例中，所述第一极板1031用于在所述第一电流通道开启时连接到所述第一接地端101，所述第二极板1032用于在所述第一电流通道开启时充入控制信号生成单元109所发送的所述第一控制信号对应的电荷。
在本实施例中，所述第二极板1032用于在所述第一电流通道关闭时使得所述第二极板1032所对应的电压突变为零。所述第一极板1031用于在所述第一电流通道关闭时使得所述第一极板1031所对应的电压突变为负电压，从而形成负电压信号。所述第二薄膜晶体管开关104用于在所述第一电流通道关闭时输出所述负电压信号。
在本实施例中，所述负压信号生成电路还包括调节电阻105，所述调节电阻105包括第一末端和第二末端，所述第一末端与所述第二薄膜晶体管开关104连接，所述第二末端与所述负压信号输出端108连接，所述调节电阻105用于调节与所述负压信号对应的电流的大小。
在本实施例中，所述负压信号生成电路还包括第二接地端107和第二电容106，所述第二电容106包括第三极板1061和第四极板1062，所述第三极板1061与所述调节电阻105和所述负压信号输出端108之间的第二连接线连接，所述第四极板1062与所述第二接地端107连接。
在本实施例中，所述第一控制信号和所述第二控制信号为相同的信号。
所述第一薄膜晶体管开关102为PMOS（Positive channel Metal Oxide Semiconductor，P沟道金属氧化物半导体）晶体管、NMOS（Negative channel Metal Oxide Semiconductor，N沟道金属氧化物半导体）晶体管中的一者，所述第二薄膜晶体管开关104为P沟道金属氧化物半导体晶体管、N沟道金属氧化物半导体晶体管中的另一者。
通过上述技术方案，可以减少所述负压信号生成电路的功率损失，以及提高所述负压信号生成电路的稳定性。
本发明的负压信号生成电路的第二实施例与上述第一实施例相似，不同之处在于：
在本实施例中，所述第一控制信号和所述第二控制信号为不同的信号。具体地，在所述第一控制信号为高电平时，所述第二控制信号为低电平，在所述第一控制信号为低电平时，所述第二控制信号为高电平。
所述第一薄膜晶体管开关102和所述第二薄膜晶体管开关104均为P沟道金属氧化物半导体晶体管或N沟道金属氧化物半导体晶体管，例如，所述第一薄膜晶体管开关102和所述第二薄膜晶体管开关104均为P沟道金属氧化物半导体晶体管，或者所述第一薄膜晶体管开关102和所述第二薄膜晶体管开关104均为N沟道金属氧化物半导体晶体管。
参考图2，图2为本发明的负压信号生成电路的第三实施例的电路图。本实施例与上述第二实施例相似，不同之处在于：
所述控制信号生成单元109包括控制信号生成器1091和反相器1092。
所述控制信号生成器1091与所述第一栅极1021、所述第二极板1032以及所述反相器1092的反相输入端连接，所述反相器1092的反相输出端与所述第二栅极1041连接。
所述第二控制信号是所述第一控制信号经过反相处理得到的，其中，所述控制信号生成器1091用于生成所述第一控制信号，并输出所述第一控制信号，所述反相器1092用于对所述第一控制信号进行反相处理，以生成所述第二控制信号。或者所述第一控制信号是所述第二控制信号经过反相处理得到的，其中，所述控制信号生成器1091用于生成所述第二控制信号，并输出所述第二控制信号，所述反相器1092用于对所述第二控制信号进行反相处理，以生成所述第一控制信号。
参考图3，图3为本发明的负压信号生成电路的第四实施例的电路图。本实施例与上述第一实施例至第三实施例中的任意一个实施例相似，不同之处在于：
所述控制信号生成单元109还包括占空比控制器1093，所述占空比控制器1093用于控制所述第一控制信号和/或所述第二控制信号的占空比，以控制所述第二电流通道的开启持续时间。
在上述技术方案中，通过调节所述第一控制信号和/或所述第二控制信号（金属氧化物半导体晶体管的驱动信号）的占空比，可以调节流过所述第一薄膜晶体管开关和所述第二薄膜晶体管开关的电流大小，有利于减小所述负压信号生成电路的功率的损失。
尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能（例如其在功能上是等价的）的任意组件（除非另外指示），即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (20)

  1. 一种负压信号生成电路，其中，所述负压信号生成电路包括：
    负压信号输出端；
    第一接地端；
    控制信号生成单元，用于生成第一控制信号和第二控制信号；
    第一薄膜晶体管开关，所述第一薄膜晶体管开关包括第一栅极、第一源极和第一漏极，所述第一薄膜晶体管开关与所述第一接地端和所述控制信号生成单元连接，所述第一薄膜晶体管开关用于根据所述第一控制信号开启或关闭所述第一源极和所述第一漏极之间的第一电流通道；
    第二薄膜晶体管开关，所述第二薄膜晶体管开关包括第二栅极、第二源极和第二漏极，所述第二薄膜晶体管开关与所述第一薄膜晶体管开关、所述控制信号生成单元以及所述负压信号输出端连接，所述第二薄膜晶体管开关用于根据所述第二控制信号开启或关闭所述第二源极和所述第二漏极之间的第二电流通道；以及
    第一电容，所述第一电容包括第一极板和第二极板，所述第一极板与所述第一薄膜晶体管开关和所述第二薄膜晶体管开关之间的第一连接线连接，所述第二极板与所述控制信号生成单元连接；
    其中，所述第一电流通道开启时所述第二电流通道关闭，所述第一电流通道关闭时所述第二电流通道开启；
    所述第一栅极与所述控制信号生成单元连接，所述第一栅极用于接收所述第一控制信号，所述第一源极、所述第一漏极中的一者与所述第一接地端连接，所述第一源极、所述第一漏极中的一者与所述第二薄膜晶体管开关连接；
    所述第二栅极与所述控制信号生成单元连接，所述第二栅极用于接收所述第二控制信号，所述第二源极、所述第二漏极中的一者与所述第一薄膜晶体管开关连接，所述第二源极、所述第二漏极中的一者与所述负压信号输出端连接；
    所述第一极板用于在所述第一电流通道开启时连接到所述第一接地端；
    所述第二极板用于在所述第一电流通道开启时充入控制信号生成单元所发送的所述第一控制信号对应的电荷；
    所述第二极板用于在所述第一电流通道关闭时使得所述第二极板所对应的电压突变为零；
    所述第一极板用于在所述第一电流通道关闭时使得所述第一极板所对应的电压突变为负电压，从而形成负电压信号；
    所述第二薄膜晶体管开关用于在所述第一电流通道关闭时输出所述负电压信号；
    所述负压信号生成电路还包括：
    调节电阻，所述调节电阻包括第一末端和第二末端，所述第一末端与所述第二薄膜晶体管开关连接，所述第二末端与所述负压信号输出端连接，所述调节电阻用于调节与所述负压信号对应的电流的大小；
    所述控制信号生成单元包括控制信号生成器和反相器；
    所述控制信号生成器与所述第一栅极、所述第二极板以及所述反相器的反相输入端连接，所述反相器的反相输出端与所述第二栅极连接；
    所述第二控制信号是所述第一控制信号经过反相处理得到的，其中，所述控制信号生成器用于生成所述第一控制信号，并输出所述第一控制信号，所述反相器用于对所述第一控制信号进行反相处理，以生成所述第二控制信号；或者
    所述第一控制信号是所述第二控制信号经过反相处理得到的，其中，所述控制信号生成器用于生成所述第二控制信号，并输出所述第二控制信号，所述反相器用于对所述第二控制信号进行反相处理，以生成所述第一控制信号；
    所述控制信号生成单元还包括：
    占空比控制器，用于控制所述第一控制信号和/或所述第二控制信号的占空比，以控制所述第二电流通道的开启持续时间。
  2. 根据权利要求1所述的负压信号生成电路，其中，在所述第一控制信号为高电平时，所述第二控制信号为低电平；
    在所述第一控制信号为低电平时，所述第二控制信号为高电平；
    所述第一薄膜晶体管开关和所述第二薄膜晶体管开关均为P沟道金属氧化物半导体晶体管或N沟道金属氧化物半导体晶体管。
  3. 根据权利要求1所述的负压信号生成电路，其中，所述第一控制信号和所述第二控制信号为相同的信号；
    所述第一薄膜晶体管开关为P沟道金属氧化物半导体晶体管、N沟道金属氧化物半导体晶体管中的一者，所述第二薄膜晶体管开关为P沟道金属氧化物半导体晶体管、N沟道金属氧化物半导体晶体管中的另一者。
  4. 根据权利要求1所述的负压信号生成电路，其中，所述负压信号生成电路还包括：
    第二接地端；以及
    第二电容，所述第二电容包括第三极板和第四极板，所述第三极板与所述调节电阻和所述负压信号输出端之间的第二连接线连接，所述第四极板与所述第二接地端连接。
  5. 一种负压信号生成电路，其中，所述负压信号生成电路包括：
    负压信号输出端；
    第一接地端；
    控制信号生成单元，用于生成第一控制信号和第二控制信号；
    第一薄膜晶体管开关，所述第一薄膜晶体管开关包括第一栅极、第一源极和第一漏极，所述第一薄膜晶体管开关与所述第一接地端和所述控制信号生成单元连接，所述第一薄膜晶体管开关用于根据所述第一控制信号开启或关闭所述第一源极和所述第一漏极之间的第一电流通道；
    第二薄膜晶体管开关，所述第二薄膜晶体管开关包括第二栅极、第二源极和第二漏极，所述第二薄膜晶体管开关与所述第一薄膜晶体管开关、所述控制信号生成单元以及所述负压信号输出端连接，所述第二薄膜晶体管开关用于根据所述第二控制信号开启或关闭所述第二源极和所述第二漏极之间的第二电流通道；以及
    第一电容，所述第一电容包括第一极板和第二极板，所述第一极板与所述第一薄膜晶体管开关和所述第二薄膜晶体管开关之间的第一连接线连接，所述第二极板与所述控制信号生成单元连接；
    其中，所述第一电流通道开启时所述第二电流通道关闭，所述第一电流通道关闭时所述第二电流通道开启。
  6. 根据权利要求5所述的负压信号生成电路，其中，所述第一栅极与所述控制信号生成单元连接，所述第一栅极用于接收所述第一控制信号，所述第一源极、所述第一漏极中的一者与所述第一接地端连接，所述第一源极、所述第一漏极中的一者与所述第二薄膜晶体管开关连接；
    所述第二栅极与所述控制信号生成单元连接，所述第二栅极用于接收所述第二控制信号，所述第二源极、所述第二漏极中的一者与所述第一薄膜晶体管开关连接，所述第二源极、所述第二漏极中的一者与所述负压信号输出端连接。
  7. 根据权利要求6所述的负压信号生成电路，其中，所述第一极板用于在所述第一电流通道开启时连接到所述第一接地端；
    所述第二极板用于在所述第一电流通道开启时充入控制信号生成单元所发送的所述第一控制信号对应的电荷。
  8. 根据权利要求6所述的负压信号生成电路，其中，所述第二极板用于在所述第一电流通道关闭时使得所述第二极板所对应的电压突变为零；
    所述第一极板用于在所述第一电流通道关闭时使得所述第一极板所对应的电压突变为负电压，从而形成负电压信号；
    所述第二薄膜晶体管开关用于在所述第一电流通道关闭时输出所述负电压信号。
  9. 根据权利要求5所述的负压信号生成电路，其中，在所述第一控制信号为高电平时，所述第二控制信号为低电平；
    在所述第一控制信号为低电平时，所述第二控制信号为高电平。
  10. 根据权利要求9所述的负压信号生成电路，其中，所述第一薄膜晶体管开关和所述第二薄膜晶体管开关均为P沟道金属氧化物半导体晶体管。
  11. 根据权利要求9所述的负压信号生成电路，其中，所述第一薄膜晶体管开关和所述第二薄膜晶体管开关均为N沟道金属氧化物半导体晶体管。
  12. 根据权利要求5所述的负压信号生成电路，其中，所述第一控制信号和所述第二控制信号为相同的信号。
  13. 根据权利要求12所述的负压信号生成电路，其中，所述第一薄膜晶体管开关为P沟道金属氧化物半导体晶体管，所述第二薄膜晶体管开关为N沟道金属氧化物半导体晶体管。
  14. 根据权利要求12所述的负压信号生成电路，其中，所述第一薄膜晶体管开关为N沟道金属氧化物半导体晶体管，所述第二薄膜晶体管开关为P沟道金属氧化物半导体晶体管。
  15. 根据权利要求5所述的负压信号生成电路，其中，所述负压信号生成电路还包括：
    调节电阻，所述调节电阻包括第一末端和第二末端，所述第一末端与所述第二薄膜晶体管开关连接，所述第二末端与所述负压信号输出端连接，所述调节电阻用于调节与所述负压信号对应的电流的大小。
  16. 根据权利要求15所述的负压信号生成电路，其中，所述负压信号生成电路还包括：
    第二接地端；以及
    第二电容，所述第二电容包括第三极板和第四极板，所述第三极板与所述调节电阻和所述负压信号输出端之间的第二连接线连接，所述第四极板与所述第二接地端连接。
  17. 根据权利要求5所述的负压信号生成电路，其中，所述控制信号生成单元包括控制信号生成器和反相器；
    所述控制信号生成器与所述第一栅极、所述第二极板以及所述反相器的反相输入端连接，所述反相器的反相输出端与所述第二栅极连接。
  18. 根据权利要求17所述的负压信号生成电路，其中，所述第二控制信号是所述第一控制信号经过反相处理得到的，其中，所述控制信号生成器用于生成所述第一控制信号，并输出所述第一控制信号，所述反相器用于对所述第一控制信号进行反相处理，以生成所述第二控制信号。
  19. 根据权利要求17所述的负压信号生成电路，其中，所述第一控制信号是所述第二控制信号经过反相处理得到的，其中，所述控制信号生成器用于生成所述第二控制信号，并输出所述第二控制信号，所述反相器用于对所述第二控制信号进行反相处理，以生成所述第一控制信号。
  20. 根据权利要求17所述的负压信号生成电路，其中，所述控制信号生成单元还包括：
    占空比控制器，用于控制所述第一控制信号和/或所述第二控制信号的占空比，以控制所述第二电流通道的开启持续时间。
PCT/CN2015/079727 2015-05-11 2015-05-25 负压信号生成电路 Ceased WO2016179855A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510236631.8 2015-05-11
CN201510236631.8A CN104867465B (zh) 2015-05-11 2015-05-11 负压信号生成电路

Publications (1)

Publication Number Publication Date
WO2016179855A1 true WO2016179855A1 (zh) 2016-11-17

Family

ID=53913259

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/079727 Ceased WO2016179855A1 (zh) 2015-05-11 2015-05-25 负压信号生成电路

Country Status (3)

Country Link
US (1) US9647550B2 (zh)
CN (1) CN104867465B (zh)
WO (1) WO2016179855A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7148476B2 (ja) * 2019-10-25 2022-10-05 株式会社東芝 電力切替器、電力整流器及び電力変換器
CN113241948B (zh) * 2021-05-26 2022-07-08 福州大学 一种基于开关电容的反向降压型负压直流-直流变换器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703824A (zh) * 2002-11-18 2005-11-30 株式会社瑞萨科技 升压电路
CN201114211Y (zh) * 2007-03-05 2008-09-10 徐哲 负压智能馈电电路
CN201237887Y (zh) * 2008-07-01 2009-05-13 深圳秋田微电子有限公司 液晶显示模块负压产生电路
US20100014201A1 (en) * 2006-11-10 2010-01-21 E2V Semiconductors Logic output stage of integrated circuit protected against battery inversion
CN102195471A (zh) * 2010-03-09 2011-09-21 曜鹏亿发(北京)科技有限公司 负压输出电荷泵电路
CN103646629A (zh) * 2013-12-18 2014-03-19 信利半导体有限公司 一种主动矩阵有机发光显示器的像素驱动装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616320A (en) * 1979-07-20 1981-02-17 Hitachi Ltd Reference voltage supplying circuit
DE19623828A1 (de) * 1996-06-14 1998-01-02 Siemens Ag Schaltungsanordnung zur Spannungsumpolung
DE69627142T2 (de) * 1996-08-02 2003-10-16 Stmicroelectronics S.R.L., Agrate Brianza Bidirektionale Ladungspumpe
JP2002209375A (ja) * 2001-01-10 2002-07-26 Seiko Epson Corp 電圧変換回路
JP3671012B2 (ja) * 2002-03-07 2005-07-13 三洋電機株式会社 表示装置
US20070139338A1 (en) * 2005-12-21 2007-06-21 Sitronix Technology Corp. Liquid crystal display driver
CN100592153C (zh) * 2007-06-08 2010-02-24 群康科技(深圳)有限公司 负电压产生电路
US7990741B2 (en) * 2008-07-16 2011-08-02 Aptina Imaging Corporation Comparator controlled charge pump for negative voltage booster
KR101504587B1 (ko) * 2008-08-12 2015-03-23 삼성전자주식회사 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US9111601B2 (en) * 2012-06-08 2015-08-18 Qualcomm Incorporated Negative voltage generators
CN102983744B (zh) * 2012-12-25 2015-04-01 深圳市华星光电技术有限公司 Lcd驱动电路的dc/dc模块
TWI486929B (zh) * 2013-05-13 2015-06-01 Sitronix Technology Corp Can produce self-voltage or negative voltage switching circuit
CN103489425B (zh) * 2013-10-12 2015-11-25 合肥京东方光电科技有限公司 电平转换电路、阵列基板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703824A (zh) * 2002-11-18 2005-11-30 株式会社瑞萨科技 升压电路
US20100014201A1 (en) * 2006-11-10 2010-01-21 E2V Semiconductors Logic output stage of integrated circuit protected against battery inversion
CN201114211Y (zh) * 2007-03-05 2008-09-10 徐哲 负压智能馈电电路
CN201237887Y (zh) * 2008-07-01 2009-05-13 深圳秋田微电子有限公司 液晶显示模块负压产生电路
CN102195471A (zh) * 2010-03-09 2011-09-21 曜鹏亿发(北京)科技有限公司 负压输出电荷泵电路
CN103646629A (zh) * 2013-12-18 2014-03-19 信利半导体有限公司 一种主动矩阵有机发光显示器的像素驱动装置

Also Published As

Publication number Publication date
US9647550B2 (en) 2017-05-09
CN104867465B (zh) 2017-08-25
CN104867465A (zh) 2015-08-26
US20150381050A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
WO2016109995A1 (zh) 扫描驱动电路及其或非门逻辑运算电路
WO2016106803A1 (zh) 用于液晶显示装置的goa电路
WO2016070458A1 (zh) 液晶显示面板及其栅极驱动电路
WO2019041585A1 (zh) 一种goa电路及显示装置
WO2017049660A1 (zh) 扫描驱动电路及具有该电路的液晶显示装置
WO2016074303A1 (zh) 一种扫描驱动电路
WO2016161679A1 (zh) 一种goa电路及液晶显示器
WO2017088243A1 (zh) 感测电路与相应的oled显示设备
WO2018023859A1 (zh) 扫描驱动电路及具有该电路的平面显示装置
WO2018218718A1 (zh) 双向移位寄存器单元、双向移位寄存器及显示面板
WO2016095267A1 (zh) 移位寄存器、级传栅极驱动电路及显示面板
TW201212537A (en) Transmission gate and semiconductor device
WO2017113437A1 (zh) 栅极驱动电路及液晶显示器
WO2016026416A1 (zh) 低压差线性稳压器电路、芯片和电子设备
WO2018072304A1 (zh) Goa驱动电路及液晶显示装置
WO2018018724A1 (zh) 扫描驱动电路及具有该电路的平面显示装置
WO2016101293A1 (zh) 驱动电路
WO2017045220A1 (zh) 一种goa电路及液晶显示器
WO2017080082A1 (zh) 液晶显示设备及goa电路
WO2016179855A1 (zh) 负压信号生成电路
WO2017147969A1 (zh) 互补型薄膜晶体管及其制造方法
WO2018157419A1 (zh) 驱动电路及液晶显示装置
WO2017080093A1 (zh) 栅极驱动电路以及移位寄存电路
WO2019015021A1 (zh) 一种液晶显示面板及装置
WO2017101178A1 (zh) 栅极驱动电路及其阵列基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14769176

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15891558

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15891558

Country of ref document: EP

Kind code of ref document: A1