WO2016122082A1 - 금속 칼코게나이드 소자 및 그 제조 방법 - Google Patents

금속 칼코게나이드 소자 및 그 제조 방법 Download PDF

Info

Publication number
WO2016122082A1
WO2016122082A1 PCT/KR2015/010293 KR2015010293W WO2016122082A1 WO 2016122082 A1 WO2016122082 A1 WO 2016122082A1 KR 2015010293 W KR2015010293 W KR 2015010293W WO 2016122082 A1 WO2016122082 A1 WO 2016122082A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal chalcogenide
electrode
metal
layer
mos
Prior art date
Application number
PCT/KR2015/010293
Other languages
English (en)
French (fr)
Inventor
최민석
이창구
박훈영
이진환
Original Assignee
엘지전자 주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 성균관대학교 산학협력단 filed Critical 엘지전자 주식회사
Priority to US15/544,170 priority Critical patent/US20180013020A1/en
Publication of WO2016122082A1 publication Critical patent/WO2016122082A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0324—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIVBVI or AIIBIVCVI chalcogenide compounds, e.g. Pb Sn Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B17/00—Sulfur; Compounds thereof
    • C01B17/42—Sulfides or polysulfides of magnesium, calcium, strontium, or barium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G39/00—Compounds of molybdenum
    • C01G39/06—Sulfides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to chalcogenide devices, and more particularly, to a metal chalcogenide device using a transition metal chalcogenide as an electrode and a method of manufacturing the same.
  • Two-dimensional materials are in the spotlight as next-generation semiconductor materials that will succeed the silicon-based semiconductor industry.
  • circuit integration and device gate channel lengths are reduced to less than 10 nanometers, causing short channel effects.
  • the two-dimensional material is a very thin material of one or two layers thick, which can overcome the short channel effect, and has a transparent and curved property. Therefore, active research is being conducted as a material for next-generation electronic and optoelectronic devices.
  • oxygen group elements five elements of oxygen (O), sulfur (S), selenium (Se), tellurium (Te), and polonium (Po) are called oxygen group elements, among which sulfur, selenium, Only three elements of tellurium are also called sulfur elements or chalcogens.
  • Metal chacogenide is a nanomaterial having a structure similar to graphene as a compound of transition metal and chalcogen. Since the thickness is very thin as the thickness of the atomic layer, it has flexible and transparent properties, and electrically exhibits various properties such as semiconductors and conductors.
  • metal chalcogenides exhibit the properties of two-dimensional materials, and in particular, metal chalcogenides of semiconductor properties have electron band mobility of several hundred cm 2 / V ⁇ s with an appropriate band gap. It is suitable for application of semiconductor devices such as transistors and has great potential for flexible transistor devices in the future.
  • An object of the present invention is to provide a metal chalcogenide device having a reduced contact resistance of an electrode and a method of manufacturing the same.
  • the present invention provides a metal chalcogenide device including a metal chalcogenide layer having a p-type conductivity and a method of manufacturing the same.
  • the present invention is a metal chalcogenide device, substrate; A first conductive metal chalcogenide layer positioned on the substrate; And a first electrode and a second electrode disposed spaced apart from each other on the metal chalcogenide layer or including the metal chalcogenide.
  • the first conductivity may be p-type.
  • At least one of the first electrode and the second electrode may include Nb.
  • the metal chalcogenide layer may include MoS 2 .
  • At least one of the first electrode and the second electrode may include NbS 2 .
  • the metal chalcogenide layer and at least one of the first electrode and the second electrode may be in contact in the lateral direction.
  • a diffusion region having a relatively high first conductivity may be positioned between the metal chalcogenide layer and at least one of the first electrode and the second electrode.
  • the channel layer may further include a gate insulator and a gate electrode positioned on the gate insulator.
  • the present invention a substrate; A channel layer comprising a p-type MoS 2 thin film positioned on the substrate; A first electrode connected to the channel layer laterally at a first position and including Nb; A second electrode laterally connected to the channel layer at a second position spaced apart from the first position and including Nb; And a diffusion region located between at least one of the first electrode and the channel layer and between the second electrode and the channel layer and having Nb atoms diffused into the channel layer.
  • the diffusion region may be more conductive than the channel layer.
  • the channel layer may act as a Nb valence dopant.
  • the channel layer may further include a gate insulator and a gate electrode positioned on the gate insulator.
  • a metal chalcogenide device in the method of manufacturing a metal chalcogenide device, forming a first metal chalcogenide layer on a first conductive semiconductor substrate on which an oxide layer is located; ; Forming metal patterns spaced apart from each other at a position in contact with the first metal chalcogenide layer; And supplying a chalcogen-containing gas onto the metal pattern to form the metal pattern as an electrode including a second metal chalcogenide.
  • the first metal chalcogenide layer may include MoS 2 .
  • the metal pattern may include Nb.
  • the valence included in the metal pattern may form the first metal chalcogenide layer as the first conductivity.
  • the first metal chalcogenide layer and the metal pattern may contact in the lateral direction.
  • the forming of the metal pattern may include forming a mask pattern on a portion of the first metal chalcogenide layer in which a portion of the metal pattern is to be opened; Removing the opened first metal chalcogenide layer using the mask pattern; Forming the metal pattern on a portion where the first metal chalcogenide layer is removed; And removing the mask pattern.
  • the first conductivity may be p-type.
  • a metal chalcogenide device having a p-type conductivity can be provided, and the contact resistance of the electrode of the metal chalcogenide device can be greatly lowered.
  • FIG. 1 is a cross-sectional schematic view showing an example of a metal chalcogenide device according to the present invention.
  • FIG. 2 is a schematic cross-sectional view showing another example of the metal chalcogenide device according to the present invention.
  • 3 to 5 are process cross-sectional views showing an example of the metal chalcogenide device according to the present invention.
  • 6 to 10 are cross-sectional views showing another example of the metal chalcogenide device according to the present invention.
  • 11 to 14 are process cross-sectional views showing still another example of the metal chalcogenide device according to the present invention.
  • 15 is a graph showing a transfer curve of a metal chalcogenide device.
  • first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.
  • MoS 2 one of transition metal chalcogenide compounds, exhibits direct transition semiconductor characteristics in a single layer and has a bandgap of 1.8 eV.
  • MoS 2 is a promising material because it exhibits an n-type semiconductor property with a band gap without a separate treatment.
  • MoS 2 has a lower charge mobility than graphene, which is the same two-dimensional material.
  • doping techniques for implementing p-type semiconductors, which are essential for forming various device structures and circuits, have not been established.
  • MoS 2 as a next-generation electronic and optoelectronic device to the aforementioned various fields of invention, such as a flat panel display and a solar cell, a technique for improving charge mobility and implementing a p-type semiconductor is required.
  • the present invention proposes a p-type MoS 2 device and a method of fabricating the same, using a top and side contact method to lower contact resistance and fabricating another transition metal chalcogenide compound, NbS 2 , as an electrode.
  • NbS 2 has a crystal structure similar to the MoS 2 to the (transition) substances in metal chalcogenide, such as MoS 2. However, unlike MoS 2 , NbS 2 has conductor characteristics. In the present invention, it is expected to have a great influence in the study of the composite structure between various transition metal chalcogen compounds by presenting the fabrication of the composite structure between the transition metal chalcogen compounds having various properties.
  • NbS 2 and MoS 2 have similar crystal structures, contact resistance can be lowered when NbS 2 is used as an electrode than when using a conventional metal. Applying the side contact method proposed in the present invention can further lower the contact resistance.
  • High contact resistance is one of the critical factors limiting the performance of the device, the method of reducing the contact resistance proposed in the present invention is expected to play an important role in improving the device performance of MoS 2 in the future.
  • MoS 2 naturally has n-type semiconductor properties, and when a small amount of Nb atoms is contained, it is doped with a p-type semiconductor.
  • a method of depositing Nb metal on MoS 2 at an electrode connection site and synthesizing NbS 2 at high temperature while diffusing a small amount of Nb into MoS 2 is proposed.
  • a method of doping the n-type semiconductor MoS 2 with a p-type semiconductor we propose a manufacturing technology of both polarity of the MoS 2 semiconductor.
  • the present invention is expected to be actively utilized in the study of the various devices and circuit configurations using MoS 2 .
  • PN junction structure using n-type and p-type semiconductors, CMOS transistors can be used for research, and furthermore, optical sensors, light emitting devices, photodetectors, magneto-optical memory devices, photocatalysts, and flat panel displays using two-dimensional materials.
  • Solar cells, and the like are expected to be important for the fabrication of transparent and curved semiconductor-based electronic and optoelectronic devices in the future.
  • FIG. 1 is a cross-sectional schematic view showing an example of a metal chalcogenide device according to the present invention.
  • a first conductive metal chalcogenide layer 30 is positioned on the substrate 10.
  • the first electrode 40 and the second electrode 50 including the metal chalcogenide are positioned at positions spaced apart from each other.
  • a semiconductor substrate may be used as the substrate 10.
  • a silicon (Si) semiconductor substrate may be used.
  • an oxide layer 20 may be positioned between the substrate 10 and the metal chalcogenide layer 30, and the oxide layer 20 may be a silicon oxide (SiO 2 ) layer.
  • An insulating material such as sapphire or glass may be used as the substrate 10, and in this case, a separate oxide layer may not be positioned.
  • the first conductivity can be p-type conductivity. Therefore, it is possible to implement a metal chalcogenide device having a p-type conductivity.
  • the substrate 10 may also be a semiconductor substrate of p-type conductivity.
  • the metal chalcogenide layer 30 may include a thin film of one kind of transition metal chalcogenide material composed of a single atomic layer or a plurality of atomic layers. As an example, it may include a MoS 2 thin film.
  • the metal chalcogenide layer 30 may be used as a channel layer of a field effect transistor (FET) device made of metal-oxide-semiconductor.
  • FET field effect transistor
  • the first electrode 40 may be used as a source electrode and the second electrode 50 may be used as a drain electrode.
  • a separate metal electrode may be further provided on the first electrode 40 and the second electrode 50, and the metal electrode may be used as a source electrode and a drain electrode, respectively.
  • a separate gate electrode may be provided on the semiconductor substrate 10.
  • Such a device structure can form a back-gate type FET device.
  • the gate insulator and the gate electrodes 91 and 90 may be further disposed on the metal chalcogenide layer 30.
  • Such a device structure may form a top-gate type FET device.
  • the metal chalcogenide layer 30 may have a chemical structure of MX 2 form.
  • M may be any one of Mo, W, Tc, Re, Pd, and Pt, and X may be any one of S, Se, and Te.
  • the case of using the MoS 2 layer as the metal chalcogenide layer 30 will be described as an example.
  • At least one of the first electrode 40 and the second electrode 50 may include a Group 5 metal chalcogenide material. That is, it may include at least one group 5 metal of V, Nb and Ta. It may also include S, Se, and Te bonded to these Group 5 metals.
  • NbS 2 may be used for at least one of the first electrode 40 and the second electrode 50.
  • NbS 2 a case of configuring the first electrode 40 and the second electrode 50 using NbS 2 will be described as an example.
  • NbS 2 is a two-dimensional material with a crystal structure similar to MoS 2 .
  • NbS 2 is classified as a transition metal chalcogen compound like MoS 2 , but has conductor characteristics.
  • the Nb atoms act as dopants, and MoS 2 may exhibit p-type conductivity.
  • NbS 2 has a crystal structure similar to that of MoS 2 , the contact resistance is reduced between the metal chalcogenide layer 30, the first electrode 40, and the second electrode 50, and the first electrode 40 and Some Nb atoms of the second electrode 50 may diffuse into MoS 2 to form a p-type semiconductor.
  • NbS 2 constituting the first electrode 40 and the second electrode 50 is in contact with the upper surface of the metal chalcogenide layer 30 (top contact method) or in contact with the side of the metal chalcogenide layer 30. (Side contact method).
  • the metal chalcogenide layer 30, the first electrode 40, and the second electrode Diffusion regions 43 and 53 having relatively high conductivity may be located between at least one of the portions 50.
  • an energy band structure between the metal chalcogenide layer 30, the first electrode 40, and the second electrode 50 may be smoothly connected. That is, it may have a gradient band structure having a gentle slope.
  • the energy barrier is lowered between them, so that the flow of charge can be smoothly performed.
  • Fig. 1 shows a metal chalcogenide element of the top contact method.
  • NbS 2 may be used as the electrodes 40 and 50 to bring about the effect of p-type doping, thereby implementing a p-type MoS 2 device.
  • the metal chalcogenide device has an effect of reducing contact resistance as compared to a structure in direct contact with the metal electrode.
  • the upper surface contact method may be easier to perform the manufacturing process than the side contact method.
  • FIG. 2 is a schematic cross-sectional view showing another example of the metal chalcogenide device according to the present invention.
  • the two-dimensional material NbS 2 may laterally contact the metal chalcogenide layer 30 made of MoS 2 , which is also a two-dimensional material.
  • the bonding force in the vertical direction may be as low as the intermolecular bonding force.
  • interatomic bonds can be made so that the contact resistance between the electrodes 60 and 70 and the metal chalcogenide layer 30 can be significantly reduced.
  • the device performance of MoS 2 can be greatly improved by contacting in the parallel direction where the charge transfer of the two-dimensional material is easy.
  • the metal chalcogenide layer 30 and the first electrode 60 and the first electrode are formed. Diffusion regions 63 and 73 having relatively high conductivity may be positioned between at least one of the two electrodes 70.
  • an energy band structure between the metal chalcogenide layer 30, the first electrode 60, and the second electrode 70 may be smoothly connected. That is, it may have a gradient band structure having a gentle slope.
  • FIGS. 3 to 5 are process cross-sectional views showing an example of the metal chalcogenide device according to the present invention.
  • a method of manufacturing a metal chalcogenide device having a top contact method as shown in FIG. 1 will be described with reference to FIGS. 3 to 5.
  • the MoS 2 layer 30 is formed on the substrate 10.
  • a silicon oxide (SiO 2 ) layer 20 may be positioned between the substrate 10 and the MoS 2 layer 30.
  • Nb metal patterns 41 and 51 are deposited.
  • a chalcogen-containing gas such as a H 2 S gas
  • a low pressure chemical vapor deposition system to convert the Nb metal patterns 41 and 51 into the NbS 2 layer 42. 52.
  • the synthesis process may be made in a temperature range of 600 °C to 1000 °C.
  • a p- type device MoS 2 as shown in Figure 1 a portion of the Nb atoms are diffused into the MoS 2 is fabricated.
  • the NbS 2 layers 42 and 52 are formed of the first electrode 40 and the second electrode 50.
  • FIGS. 6 to 10 are cross-sectional views showing another example of the metal chalcogenide device according to the present invention.
  • a method of manufacturing a metal chalcogenide device having a side contact method as shown in FIG. 2 will be described with reference to FIGS. 6 to 10.
  • the MoS 2 layer 30 is formed on the substrate 10.
  • a silicon (Si) substrate may be used as the substrate 10, and in this case, a silicon oxide (SiO 2 ) layer 20 between the substrate 10 and the MoS 2 layer 30. This can be located.
  • a mask pattern 80 is formed on the MoS 2 layer 30 in the form of an electrode using electron beam lithography or photolithography. That is, the mask pattern 80 in which the portion where the electrode is to be formed is opened is formed.
  • the MoS 2 layer 30 located at the portion where the electrode is to be formed is removed. Removal of this MoS 2 layer 30 may be by plasma etching. By such a process, the electrode formation positions 63 and 73 which may contact the MoS 2 layer 30 in the lateral direction may be secured.
  • the Nb metal patterns 61 and 71 are deposited at the electrode formation positions 63 and 73 formed by removing the MoS 2 layer 30. Thereafter, the mask pattern 80 is removed.
  • H 2 S gas is injected at a high temperature using a low pressure chemical vapor deposition system to synthesize Nb metal patterns 61 and 71 into NbS 2 layers 62 and 72.
  • the synthesis process may be made in a temperature range of 600 °C to 1000 °C.
  • the NbS 2 layers 62 and 72 are formed of the first electrode 60 and the second electrode 70.
  • FIGS. 11 to 14 are process cross-sectional views showing still another example of the metal chalcogenide device according to the present invention.
  • a method of manufacturing a metal chalcogenide device having a side contact method will be described with reference to FIGS. 11 to 14.
  • the Nb thin film 64 is deposited on the substrate 10 by e-beam deposition or sputtering, the Nb thin film 64 is patterned into a shape including a channel and an electrode.
  • the Mo thin film 31 is deposited on the Nb thin film 64 by electron beam deposition or sputtering and patterned into a channel shape.
  • H 2 S gas is injected at a high temperature using a low pressure chemical vapor deposition system.
  • the Nb thin film 64 is synthesized with NbS 2 to form the electrodes 65 and 75, and the Mo thin film 31 positioned at the channel portion is substituted with Nb to be substituted with the p-type MoS 2 thin film 32.
  • the synthesis process may be made in a temperature range of 600 °C to 1000 °C.
  • the side contact type back gate type device as shown in FIG. 2 may be formed.
  • a separate gate electrode may be provided under the substrate 10 shown in FIG. 2.
  • a gate insulator 91 and a gate electrode 90 may be formed on the p-type MoS 2 thin film 32 to manufacture a top-gate type device.
  • the gate electrode 90 may be formed using gold (Au).
  • separate metal electrodes may be formed on the NbS 2 electrodes 65 and 75.
  • the metal electrode may be connected through a through hole.
  • 15 is a graph showing a transfer curve of a metal chalcogenide device.
  • a metal chalcogenide device having a p-type conductivity can be provided, and the contact resistance of the electrode of the metal chalcogenide device can be greatly lowered.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 칼코게나이드 소자에 관한 것으로 특히, 전이금속 칼코게나이드를 전극으로 이용한 금속 칼코게나이드 소자 및 그 제조 방법에 관한 것이다. 이러한 본 발명은, 금속 칼코게나이드 소자에 있어서, 기판; 상기 기판 상에 위치하는 산화물층; 상기 산화물층 상에 위치하는 제1전도성의 금속 칼코게나이드 층; 및 상기 금속 칼코게나이드 층 상에 서로 이격되어 위치하고 금속 칼코게나이드를 포함하는 제1전극 및 제2전극을 포함하여 구성될 수 있다.

Description

금속 칼코게나이드 소자 및 그 제조 방법
본 발명은 칼코게나이드 소자에 관한 것으로 특히, 전이금속 칼코게나이드를 전극으로 이용한 금속 칼코게나이드 소자 및 그 제조 방법에 관한 것이다.
실리콘 기반의 반도체 산업의 뒤를 이을 차세대 반도체 재료로서 이차원 물질이 각광받고 있다. 실리콘 기반의 반도체 산업에서 회로의 집적도가 높아지고 소자의 게이트 채널 길이가 10 나노미터 이하로 줄어들면서 쇼트채널효과와 같은 문제점들이 발생하고 있다.
이차원 물질은 원자 한, 두 층 두께의 매우 얇은 물질로 쇼트채널효과를 극복할 수 있고 투명하고 휘어지는 성격을 가지고 있어, 차세대 전자 및 광전자 소자의 재료로 활발한 연구가 진행되고 있다.
주기율표 16족에 속하는 원소 중 산소(O), 황(S), 셀레늄(Se), 텔루륨(Te), 폴로늄(Po) 다섯 원소를 산소족 원소(oxygen group element)라고 하며 이들 중 황, 셀레늄, 텔루륨의 세 원소만을 황족원소 또는 칼코겐(chalcogens)이라고도 한다.
금속 칼코게나이드(metal chacogenide; 칼코겐 화합물)는 전이금속과 칼코겐의 화합물로서 그래핀과 유사한 구조를 가지는 나노 재료이다. 그 두께는 원자 수 층의 두께로 매우 얇기 때문에 유연하고 투명한 특성을 가지며, 전기적으로는 반도체, 도체 등의 다양한 성질을 보인다.
이러한 금속 칼코게나이드 중 적어도 일부는 이차원 물질의 특성을 보이며, 특히, 반도체 성질의 금속 칼코게나이드의 경우 적절한 밴드갭(band gap)을 가지면서 수백 ㎠/V·s의 전자 이동도를 보이므로 트랜지스터 등의 반도체 소자의 응용에 적합하고 향후 유연 트랜지스터 소자에 큰 잠재력을 가지고 있다.
따라서, 이러한 금속 칼코게나이드의 특성을 이용한 소자 및 그 제조 방법이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 전극의 접촉 저항이 감소된 금속 칼코게나이드 소자 및 그 제조 방법을 제공하고자 한다.
또한, p-형 전도성을 가지는 금속 칼코게나이드 층을 포함하는 금속 칼코게나이드 소자 및 그 제조 방법을 제공하고자 한다.
상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 금속 칼코게나이드 소자에 있어서, 기판; 상기 기판 상에 위치하는 제1전도성의 금속 칼코게나이드 층; 및 상기 금속 칼코게나이드 층 상 또는 측면에 서로 이격되어 위치하고 금속 칼코게나이드를 포함하는 제1전극 및 제2전극을 포함하여 구성될 수 있다.
여기서, 상기 제1전도성은 p-형일 수 있다.
여기서, 상기 제1전극 및 제2전극 중 적어도 어느 하나는 Nb를 포함할 수 있다.
여기서, 상기 금속 칼코게나이드 층은 MoS2를 포함할 수 있다.
여기서, 상기 제1전극 및 제2전극 중 적어도 어느 하나는 NbS2를 포함할 수 있다.
여기서, 상기 금속 칼코게나이드 층과 상기 제1전극 및 제2전극 중 적어도 어느 하나는 측면 방향으로 접촉될 수 있다.
여기서, 상기 금속 칼코게나이드 층과 상기 제1전극 및 제2전극 중 적어도 어느 하나의 사이에는 상기 제1전도성이 상대적으로 큰 확산 영역이 위치할 수 있다.
여기서, 상기 채널층 상에는, 게이트 절연체 및 상기 게이트 절연체 상에 위치하는 게이트 전극을 더 포함할 수 있다.
상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 기판; 상기 기판 상에 위치하는 p-형 MoS2 박막을 포함하는 채널층; 상기 채널층과 제1위치에서 측면으로 연결되고 Nb를 포함하는 제1전극; 상기 제1위치에서 이격된 제2위치에서 상기 채널층과 측면으로 연결되고 Nb를 포함하는 제2전극; 상기 제1전극과 상기 채널층 사이 및 상기 제2전극과 상기 채널층 사이 중 적어도 어느 한 위치에 위치하고 Nb 원자가 상기 채널층으로 확산된 확산영역을 포함하여 구성될 수 있다.
여기서, 상기 확산영역은 상기 채널층보다 전도성이 클 수 있다.
여기서, 상기 채널층은, Nb 원자가 도펀트로 작용할 수 있다.
여기서, 상기 채널층 상에는, 게이트 절연체 및 상기 게이트 절연체 상에 위치하는 게이트 전극을 더 포함할 수 있다.
상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 금속 칼코게나이드 소자의 제조 방법에 있어서, 산화물층이 위치하는 제1전도성의 반도체 기판 상에 제1금속 칼코게나이드 층을 형성하는 단계; 상기 제1금속 칼코게나이드 층과 접촉되는 위치에 서로 이격되는 금속 패턴을 형성하는 단계; 및 상기 금속 패턴 상에 칼코겐 함유 기체를 공급하여 상기 금속 패턴을 제2금속 칼코게나이드를 포함하는 전극으로 형성하는 단계를 포함하여 구성될 수 있다.
여기서, 상기 제1금속 칼코게나이드 층은 MoS2를 포함할 수 있다.
여기서, 상기 금속 패턴은 Nb를 포함할 수 있다.
여기서, 상기 금속 패턴을 전극으로 형성하는 단계는, 상기 금속 패턴에 포함된 원자가 상기 제1금속 칼코게나이드 층을 상기 제1전도성으로 형성할 수 있다.
여기서, 상기 제1금속 칼코게나이드 층과 상기 금속 패턴은 측면 방향으로 접촉할 수 있다.
여기서, 상기 금속 패턴을 형성하는 단계는, 상기 제1금속 칼코게나이드 층 상에 상기 금속 패턴이 형성될 부분이 개구된 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이용하여 상기 개구된 제1금속 칼코게나이드 층을 제거하는 단계; 상기 제1금속 칼코게나이드 층이 제거된 부분에 상기 금속 패턴을 형성하는 단계; 및 상기 마스크 패턴을 제거하는 단계를 포함할 수 있다.
이때, 상기 제1전도성은 p-형일 수 있다.
여기서, 상기 금속 패턴 사이에 게이트 절연체를 형성하는 단계; 및 상기 게이트 절연체 상에 게이트 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, p-형 전도성을 가지는 금속 칼코게나이드 소자를 제공할 수 있고, 이러한 금속 칼코게나이드 소자의 전극의 접촉 저항을 크게 낮출 수 있는 효과가 있는 것이다.
도 1은 본 발명에 따른 금속 칼코게나이드 소자의 일례를 나타내는 단면 개략도이다.
도 2는 본 발명에 따른 금속 칼코게나이드 소자의 다른 예를 나타내는 단면 개략도이다.
도 3 내지 도 5는 본 발명에 따른 금속 칼코게나이드 소자의 일례를 나타내는 공정 단면도이다.
도 6 내지 도 10은 본 발명에 따른 금속 칼코게나이드 소자의 다른 예를 나타내는 공정 단면도이다.
도 11 내지 도 14는 본 발명에 따른 금속 칼코게나이드 소자의 또 다른 예를 나타내는 공정 단면도이다.
도 15는 금속 칼코게나이드 소자의 트랜스퍼 곡선을 나타내는 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
또한, 본 발명에서 설명하는 공정은 반드시 순서대로 적용됨을 의미하는 것은 아니다. 예를 들어, 여러 단계가 기재되어 있는 경우, 반드시 순서대로 수행되어야 하는 것은 아님을 이해할 수 있다.
이차원 물질은 차세대 반도체 산업의 재료로 각광받고 있는 물질이다. 이차원 물질 중에서도 전이금속 칼코겐 화합물 중의 하나인 MoS2는 단층에서 직접천이형 반도체 특성을 나타내고 1.8 eV의 밴드갭을 가지고 있다. 이러한 MoS2는 별도의 처리과정 없이 밴드갭을 가지고 n-형의 반도체 특성을 나타내기 때문에 유망한 재료이다.
하지만 MoS2는 같은 이차원 물질인 그래핀에 비해 전하 이동도가 낮은 단점이 있다. 또한 다양한 소자구조와 회로를 구성하는데 필수적인 p-형 반도체를 구현하는 도핑 기술이 확립되어 있지 않다.
차세대 전자 및 광전자 소자로서 MoS2를 평면 디스플레이, 태양전지 등 앞서 언급한 여러 발명분야에 적용하기 위해서는 전하 이동도의 개선과 p-형 반도체를 구현하는 기술이 필요하다.
본 발명에서는 상면 및 측면 접촉방식을 채택하여 접촉저항을 낮추고, 또 다른 전이금속 칼코겐 화합물인 NbS2를 전극으로 사용하여 제작한 p-형 MoS2 소자 및 그 제조 방법을 제시한다.
NbS2는 MoS2와 같이 (전이)금속 칼코겐 화합물에 속하는 물질로 MoS2와 유사한 결정구조를 가진다. 그러나 NbS2는 MoS2와는 달리 도체의 특성을 가지고 있다. 본 발명에서는 다양한 성질을 가진 전이금속 칼코겐화합물 간에 복합구조 제작을 제시하여 앞으로 다양한 전이금속 칼코겐 화합물 간의 복합구조 연구에 있어서 큰 영향을 끼칠 것으로 기대된다.
NbS2와 MoS2는 유사한 결정구조를 가지기 때문에 NbS2를 전극으로 사용할 경우 통상의 금속을 사용하는 경우에 비하여 접촉저항을 낮출 수 있다. 여기에 본 발명에서 제시한 측면 접촉방식을 적용하면 접촉저항을 더 낮출 수 있다.
높은 접촉저항은 소자의 성능을 제한하는 결정적인 요소 중의 하나로 본 발명에서 제시한 접촉저항을 줄이는 방법은 향후 MoS2의 소자 성능을 개선하는데 중요한 역할을 할 것으로 기대된다.
한편, 도핑은 MoS2를 실제적 산업에 적용하기 위해 확립해야 하는 기술 중 하나이다. MoS2는 자연적으로 n-형 반도체 특성을 가지며, 미량의 Nb 원자가 함유될 경우 p-형 반도체로 도핑 되는 특성을 가진다.
본 발명에서는 Nb 금속을 MoS2에 전극을 연결할 부위에 증착하고 고온에서 NbS2로 합성하면서 소량의 Nb를 MoS2로 확산시키는 제조 방법을 제시한다. 이와 같이 n-형 반도체인 MoS2를 p-형 반도체로 도핑 하는 방법을 제시하여 MoS2 반도체의 양 극성의 제작기술을 제안한다.
이와 같은 본 발명은 MoS2를 이용한 여러 소자와 회로 구성에 관한 연구에 활발히 활용될 것으로 기대된다. 구체적으로 n-형과 p-형 반도체를 이용한 PN 접합 구조, CMOS 트랜지스터 개발연구에 활용될 수 있고, 더 나아가 이차원 물질을 이용한 광학 센서, 발광소자, 광검출기, 광자기 메모리 소자, 광촉매, 평면 디스플레이, 태양전지 등과, 미래의 투명하고 휘어지는 반도체 기반의 전자 및 광전자 소자제작에 중요하게 사용될 것으로 기대된다.
도 1은 본 발명에 따른 금속 칼코게나이드 소자의 일례를 나타내는 단면 개략도이다.
도 1을 참조하면, 금속 칼코게나이드 소자는 기판(10) 상에 제1전도성의 금속 칼코게나이드 층(30)이 위치한다.
또한, 금속 칼코게나이드 층(30) 상에는 서로 이격된 위치에 금속 칼코게나이드를 포함하는 제1전극(40) 및 제2전극(50)이 위치한다.
기판(10)으로 반도체 기판이 이용될 수 있다. 예를 들어, 실리콘(Si) 반도체 기판이 이용될 수 있다. 이때, 기판(10)과 금속 칼코게나이드 층(30) 사이에는 산화물층(20)이 위치할 수 있고, 이 산화물층(20)은 실리콘 산화물(SiO2) 층일 수 있다.
기판(10)으로 사파이어 또는 글래스와 같은 절연성 물질이 이용될 수도 있고, 이러한 경우에는 별도의 산화물층이 위치하지 않을 수 있다.
제1전도성은 p-형 전도성일 수 있다. 따라서, p-형 전도성을 가지는 금속 칼코게나이드 소자를 구현할 수 있다. 이때, 기판(10)도 p-형 전도성의 반도체 기판이 이용될 수 있다.
여기서 금속 칼코게나이드 층(30)은 한 종류의 전이금속 칼코게나이드 물질이 단일 원자층 또는 복수의 원자층으로 이루어지는 박막을 포함할 수 있다. 일례로서, MoS2 박막을 포함할 수 있다.
이와 같은 금속 칼코게나이드 층(30)은 금속-산화물-반도체(metal-oxide-semiconductor)로 이루어지는 FET(field effect transistor) 소자의 채널층으로 이용될 수 있다. 이때, 제1전극(40)은 소스 전극으로, 그리고 제2전극(50)은 드레인 전극으로 이용될 수 있다. 또한, 이러한 제1전극(40) 및 제2전극(50) 상에 별도의 금속 전극이 더 구비될 수 있고, 이러한 금속 전극이 각각 소스 전극 및 드레인 전극으로 이용될 수 있다.
반도체 기판(10)에 별도의 게이트 전극이 구비될 수 있다. 이러한 소자 구조는 백 게이트 형(back-gate type) FET 소자를 이룰 수 있다.
한편, 금속 칼코게나이드 층(30) 상에 게이트 절연체 및 게이트 전극(91, 90; 도 19 참고)이 더 위치할 수도 있다. 이러한 소자 구조는 탑 게이트 형(top-gate type) FET 소자를 이룰 수 있다.
이러한 금속 칼코게나이드 층(30)은 MX2 형태의 화학식 구조를 이룰 수 있다. 여기서 M은 Mo, W, Tc, Re, Pd 및 Pt 중 어느 하나이고, X는 S, Se, Te 중 어느 하나일 수 있다.
즉, MoSe2, WS2, WSe2, TiS2, TiSe2, TiTe2, HfS2, HfSe2, HfTe2, ZrS2, ZrSe2, ZrTe2, TcS2, TcSe2, TcTe2, ReS2, ReSe2, ReTe2, PdS2, PdSe2, PtS2, PtSe2 중 적어도 어느 하나를 포함하여 구성될 수 있다. 이하, 금속 칼코게나이드 층(30)으로서 MoS2 층을 이용하는 경우를 예로 설명한다.
이때, 제1전극(40) 및 제2전극(50) 중 적어도 어느 하나는 5족 금속 칼코게나이드 물질을 포함할 수 있다. 즉, V, Nb 및 Ta 중 적어도 어느 하나의 5족 금속을 포함할 수 있다. 또한, 이러한 5족 금속에 결합되는 S, Se 및 Te를 포함할 수 있다.
예를 들어, 제1전극(40) 및 제2전극(50) 중 적어도 어느 하나는 NbS2가 이용될 수 있다. 이하, NbS2를 이용하여 제1전극(40) 및 제2전극(50)을 구성하는 경우를 예로 설명한다.
NbS2는 MoS2와 유사한 결정 구조를 가지는 이차원 물질이다. 이러한 NbS2는MoS2와 마찬가지로 전이금속 칼코겐 화합물로 분류되나, 도체 특성을 가지고 있다. 또한 Nb 원자가 MoS2에 일부 첨가될 경우 Nb 원자가 도펀트로 작용하여 MoS2가 p-형 전도성 특성을 나타낼 수 있다.
이와 같이 NbS2는 MoS2와 유사한 결정구조를 가지므로 금속 칼코게나이드 층(30)과 제1전극(40) 및 제2전극(50) 사이에 접촉저항이 줄어들고, 제1전극(40) 및 제2전극(50) 중 일부 Nb 원자가 MoS2에 확산되어 p-형 반도체를 제작할 수 있다. 이때, 제1전극(40) 및 제2전극(50)을 이루는 NbS2는 금속 칼코게나이드 층(30)의 상면에서 접촉하거나(상면 접촉방식) 금속 칼코게나이드 층(30)의 측면에서 접촉할 수 있다(측면 접촉방식).
이와 같이, 전극(40, 50)에 포함되는 Nb 원자 중 일부가 MoS2에 확산되어 p-형 반도체를 이루게 되므로, 금속 칼코게나이드 층(30)과 제1전극(40) 및 제2전극(50) 중 적어도 어느 하나의 사이에는 전도성이 상대적으로 큰 확산 영역(43, 53)이 위치할 수 있다.
이러한 확산 영역(43, 53)에 의하여, 금속 칼코게나이드 층(30)과 제1전극(40) 및 제2전극(50) 사이의 에너지 밴드 구조가 부드럽게 연결될 수 있다. 즉, 완만한 경사를 가지는 그라디언트(gradient) 형태의 밴드 구조를 가질 수 있다.
이에 따라 이들 사이에 에너지 장벽이 낮아져서 전하의 흐름이 원활하게 이루어질 수 있다.
도 1은 이 중에서 상면 접촉방식의 금속 칼코게나이드 소자를 나타내고 있다. 도 1을 참조하면, 위에서 언급한 바와 같이, NbS2를 전극(40, 50)으로 사용하여 p-형 도핑의 효과를 가져와 p-형 MoS2 소자가 구현될 수 있다.
이러한 MoS2 층과 유사한 결정구조를 가진 NbS2를 사용하여 전극을 구비하여, 금속 칼코게나이드 소자는 금속 전극과 직접 접촉하는 구조에 비하여 접촉저항이 감소하는 효과가 있다. 또한, 이러한 상면 접촉방식은 측면 접촉방식에 비하여 제조 공정의 수행이 용이할 수 있다.
도 2는 본 발명에 따른 금속 칼코게나이드 소자의 다른 예를 나타내는 단면 개략도이다.
제1전극(60) 및 제2전극(70)을 이루는 NbS2가 금속 칼코게나이드 층(30)의 측면에서 접촉하는 측면 접촉방식의 금속 칼코게나이드 소자의 예를 나타내고 있다.
이와 같은 구조에서, 이차원 물질인 NbS2는 역시 이차원 물질인 MoS2로 이루어지는 금속 칼코게나이드 층(30)과 서로 측면 방향으로 접촉할 수 있다.
이차원 물질은 각 원자들이 하나의 평면 상에서 결합하여 위치하는 구조를 가지므로, 수직방향의 결합력은 분자 간 결합력 정도로 낮을 수 있다. 그러나 측면 방향으로는 원자간 결합이 이루어질 수 있어 전극(60, 70)과 금속 칼코게나이드 층(30) 사이의 접촉 저항이 상당히 감소할 수 있다.
따라서, 이차원 물질의 전하 이동이 수월한 평행방향으로 접촉하여 MoS2의 소자성능을 크게 향상시킬 수 있다.
위에서 언급한 바와 같이, 전극(60, 70)에 포함되는 Nb 원자 중 일부가 MoS2에 확산되어 p-형 반도체를 이루게 되므로, 금속 칼코게나이드 층(30)과 제1전극(60) 및 제2전극(70) 중 적어도 어느 하나의 사이에는 전도성이 상대적으로 큰 확산 영역(63, 73)이 위치할 수 있다.
이러한 확산 영역(63, 73)에 의하여, 금속 칼코게나이드 층(30)과 제1전극(60) 및 제2전극(70) 사이의 에너지 밴드 구조가 부드럽게 연결될 수 있다. 즉, 완만한 경사를 가지는 그라디언트(gradient) 형태의 밴드 구조를 가질 수 있다.
이에 따라 이들 사이에 에너지 장벽이 낮아지고, 원자간 강한 결합에 의하여 전하의 흐름이 원활하게 이루어질 수 있다.
그 외에 설명되지 않은 부분은 도 1을 참조하여 설명한 사항이 그대로 적용될 수 있다.
도 3 내지 도 5는 본 발명에 따른 금속 칼코게나이드 소자의 일례를 나타내는 공정 단면도이다. 이하, 도 3 내지 도 5를 참조하여, 도 1과 같은 상면 접촉방식의 금속 칼코게나이드 소자의 제조 방법을 설명한다.
먼저, 도 3에서와 같이, 기판(10) 상에 MoS2 층(30)을 형성한다. 이때, 기판(10)과 MoS2 층(30) 사이에는 실리콘 산화물(SiO2) 층(20)이 위치할 수 있다.
이후, 도 4에서 도시하는 바와 같이, MoS2 층(30) 상에 전자빔 리소그라피 또는 포토 리소그라피를 이용하여 전극 모양으로 마스크 패턴을 형성한 후 Nb 금속 패턴(41, 51)을 증착한다.
다음에, 도 5에서와 같이, 저압 화학기상증착 시스템을 이용하여 고온에서 칼코겐 함유 기체, 예를 들어, H2S 가스를 주입하여 Nb 금속 패턴(41, 51)을 NbS2 층(42, 52)으로 합성한다. 이때, 합성 과정은 600℃ 내지 1000℃의 온도 범위에서 이루어질 수 있다.
이러한 도 5와 같은 합성 과정에서, Nb 원자의 일부가 MoS2 내부로 확산되어 도 1에서 도시하는 바와 같은 p-형 MoS2 소자가 제작된다. 이때, NbS2 층(42, 52)은 제1전극(40) 및 제2전극(50)으로 형성된다.
도 6 내지 도 10은 본 발명에 따른 금속 칼코게나이드 소자의 다른 예를 나타내는 공정 단면도이다. 이하, 도 6 내지 도 10을 참조하여, 도 2와 같은 측면 접촉방식의 금속 칼코게나이드 소자의 제조 방법을 설명한다.
먼저, 도 6에서와 같이, 기판(10) 상에 MoS2 층(30)을 형성한다. 이때, 위에서 언급한 바와 같이, 기판(10)으로 실리콘(Si) 기판이 이용될 수 있고, 이러한 경우, 기판(10)과 MoS2 층(30) 사이에는 실리콘 산화물(SiO2) 층(20)이 위치할 수 있다.
이후, 도 7에서 도시하는 바와 같이, MoS2 층(30) 상에 전자빔 리소그라피 또는 포토 리소그라피를 이용하여 전극 모양으로 마스크 패턴(80)을 형성한다. 즉, 전극이 형성될 부분이 개구된 마스크 패턴(80)을 형성한다.
다음에, 도 8에서와 같이, 전극이 형성될 부분에 위치하는 MoS2 층(30)을 제거한다. 이러한 MoS2 층(30)의 제거는 플라즈마 에칭으로 이루어질 수 있다. 이와 같은 과정에 의하여 MoS2 층(30)과 측면 방향으로 접촉할 수 있는 전극 형성 위치(63, 73)가 확보될 수 있다.
이후, 도 9에서 도시하는 바와 같이, MoS2 층(30)이 제거되어 이루어진 전극 형성 위치(63, 73)에 Nb 금속 패턴(61, 71)을 증착한다. 이후, 마스크 패턴(80)은 제거된다.
다음에, 도 10에서와 같이, 저압 화학기상증착 시스템을 이용하여 고온에서 H2S 가스를 주입하여 Nb 금속 패턴(61, 71)을 NbS2 층(62, 72)으로 합성한다. 이때, 합성 과정은 600℃ 내지 1000℃의 온도 범위에서 이루어질 수 있다.
이러한 도 10과 같은 합성 과정에서, Nb 원자의 일부가 측면상으로 MoS2 내부로 확산되어 도 2에서 도시하는 바와 같은 p-형 MoS2 소자가 제작된다. 이때, NbS2 층(62, 72)은 제1전극(60) 및 제2전극(70)으로 형성된다.
도 11 내지 도 14는 본 발명에 따른 금속 칼코게나이드 소자의 또 다른 예를 나타내는 공정 단면도이다. 이하, 도 11 내지 도 14를 참조하여 측면 접촉방식의 금속 칼코게나이드 소자의 제조 방법을 설명한다.
먼저, 도 11에서와 같이, 기판(10) 위에 Nb 박막(64)을 전자빔(e-beam) 증착 또는 스퍼터링으로 증착 후 채널 및 전극을 포함하는 형상으로 패터닝한다.
이후, 도 12에서 도시하는 바와 같이, Nb 박막(64) 상에 Mo 박막(31)을 전자빔 증착 또는 스퍼터링으로 증착 후 채널 형상으로 패터닝한다.
다음, 도 13에서와 같이, 저압 화학기상증착 시스템을 이용하여 고온에서 H2S 가스를 주입한다. 이 과정에서, Nb 박막(64)은 NbS2로 합성되어 전극(65, 75)으로 형성되고, 채널부에 위치한 Mo 박막(31)은 Nb로 치환 도핑되어 p-형 MoS2 박막(32)으로 합성된다. 이때, 합성 과정은 600℃ 내지 1000℃의 온도 범위에서 이루어질 수 있다.
이와 같은 과정을 통하여, 도 2에서 도시하는 바와 같은 측면 접촉방식 백 게이트 형 소자가 이루어질 수 있다. 이를 위하여 위에서 언급한 바와 같이, 도 2에서 도시하는 기판(10) 하측에 별도의 게이트 전극이 구비될 수 있다.
한편, 도 14에서 도시하는 바와 같이, p-형 MoS2 박막(32) 상에 게이트 절연체(91) 및 게이트 전극(90)을 형성하여 탑 게이트 형(top-gate type) 소자를 제작할 수도 있다. 이러한 게이트 전극(90)은 금(Au)을 이용하여 형성할 수 있다.
위에서 언급한 바와 같이, NbS2 전극(65, 75) 상에 별도의 금속 전극을 형성할 수 있다. 이때, 이러한 금속 전극은 관통홀(via hole)을 통하여 연결될 수 있다.
도 15는 금속 칼코게나이드 소자의 트랜스퍼 곡선을 나타내는 그래프이다.
도 15에서는 p-형 반도체 특성을 나타내는 금속 칼코게나이드 소자의 트랜스퍼 곡선을 나타내고 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 발명에 따르면, p-형 전도성을 가지는 금속 칼코게나이드 소자를 제공할 수 있고, 이러한 금속 칼코게나이드 소자의 전극의 접촉 저항을 크게 낮출 수 있다.

Claims (20)

  1. 금속 칼코게나이드 소자에 있어서,
    기판;
    상기 기판 상에 위치하는 제1전도성의 금속 칼코게나이드 층; 및
    상기 금속 칼코게나이드 층 상 또는 측면에 서로 이격되어 위치하고 금속 칼코게나이드를 포함하는 제1전극 및 제2전극을 포함하여 구성되는 것을 특징으로 하는 금속 칼코게나이드 소자.
  2. 제1항에 있어서, 상기 제1전도성은 p-형인 것을 특징으로 하는 금속 칼코게나이드 소자.
  3. 제1항에 있어서, 상기 제1전극 및 제2전극 중 적어도 어느 하나는 Nb를 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자.
  4. 제1항에 있어서, 상기 금속 칼코게나이드 층은 MoS2를 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자.
  5. 제1항에 있어서, 상기 제1전극 및 제2전극 중 적어도 어느 하나는 NbS2를 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자.
  6. 제1항에 있어서, 상기 금속 칼코게나이드 층과 상기 제1전극 및 제2전극 중 적어도 어느 하나는 측면 방향으로 접촉되는 것을 특징으로 하는 금속 칼코게나이드 소자.
  7. 제1항에 있어서, 상기 금속 칼코게나이드 층과 상기 제1전극 및 제2전극 중 적어도 어느 하나의 사이에는 상기 제1전도성이 상대적으로 큰 확산 영역이 위치하는 것을 특징으로 하는 금속 칼코게나이드 소자.
  8. 제1항에 있어서, 상기 금속 칼코게나이드 층 상에는 게이트 절연체 및 상기 게이트 절연체 상에 위치하는 게이트 전극을 더 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자.
  9. 기판;
    상기 기판 상에 위치하는 p-형 MoS2 박막을 포함하는 채널층;
    상기 채널층과 제1위치에서 측면으로 연결되고 Nb를 포함하는 제1전극;
    상기 제1위치에서 이격된 제2위치에서 상기 채널층과 측면으로 연결되고 Nb를 포함하는 제2전극;
    상기 제1전극과 상기 채널층 사이 및 상기 제2전극과 상기 채널층 사이 중 적어도 어느 한 위치에 위치하고 Nb 원자가 상기 채널층으로 확산된 확산영역을 포함하여 구성되는 것을 특징으로 하는 금속 칼코게나이드 소자.
  10. 제9항에 있어서, 상기 확산영역은 상기 채널층보다 전도성이 큰 것을 특징으로 하는 금속 칼코게나이드 소자.
  11. 제9항에 있어서, 상기 채널층은, Nb 원자가 도펀트로 작용하는 것을 특징으로 하는 금속 칼코게나이드 소자.
  12. 제9항에 있어서, 상기 채널층 상에는, 게이트 절연체 및 상기 게이트 절연체 상에 위치하는 게이트 전극을 더 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자.
  13. 금속 칼코게나이드 소자의 제조 방법에 있어서,
    산화물층이 위치하는 제1전도성의 반도체 기판 상에 제1금속 칼코게나이드 층을 형성하는 단계;
    상기 제1금속 칼코게나이드 층과 접촉되는 위치에 서로 이격되는 금속 패턴을 형성하는 단계; 및
    상기 금속 패턴 상에 칼코겐 함유 기체를 공급하여 상기 금속 패턴을 제2금속 칼코게나이드를 포함하는 전극으로 형성하는 단계를 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자의 제조 방법.
  14. 제13항에 있어서, 상기 제1금속 칼코게나이드 층은 MoS2를 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자의 제조 방법.
  15. 제13항에 있어서, 상기 금속 패턴은 Nb를 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자의 제조 방법.
  16. 제13항에 있어서, 상기 금속 패턴을 전극으로 형성하는 단계는, 상기 금속 패턴에 포함된 원자가 상기 제1금속 칼코게나이드 층을 상기 제1전도성으로 형성하는 것을 특징으로 하는 금속 칼코게나이드 소자의 제조 방법.
  17. 제13항에 있어서, 상기 제1금속 칼코게나이드 층과 상기 금속 패턴은 측면 방향으로 접촉되는 것을 특징으로 하는 금속 칼코게나이드 소자의 제조 방법.
  18. 제13항에 있어서, 상기 금속 패턴을 형성하는 단계는,
    상기 제1금속 칼코게나이드 층 상에 상기 금속 패턴이 형성될 부분이 개구된 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 이용하여 상기 개구된 제1금속 칼코게나이드 층을 제거하는 단계;
    상기 제1금속 칼코게나이드 층이 제거된 부분에 상기 금속 패턴을 형성하는 단계; 및
    상기 마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자의 제조 방법.
  19. 제18항에 있어서, 상기 제1전도성은 p-형인 것을 특징으로 하는 금속 칼코게나이드 소자의 제조 방법.
  20. 제13항에 있어서, 상기 금속 패턴 사이에 게이트 절연체를 형성하는 단계; 및
    상기 게이트 절연체 상에 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 칼코게나이드 소자의 제조 방법.
PCT/KR2015/010293 2015-01-29 2015-09-30 금속 칼코게나이드 소자 및 그 제조 방법 WO2016122082A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/544,170 US20180013020A1 (en) 2015-01-29 2015-09-30 Metal chalcogenide device and production method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0014291 2015-01-29
KR1020150014291A KR102325523B1 (ko) 2015-01-29 2015-01-29 금속 칼코게나이드 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2016122082A1 true WO2016122082A1 (ko) 2016-08-04

Family

ID=56543657

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/010293 WO2016122082A1 (ko) 2015-01-29 2015-09-30 금속 칼코게나이드 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20180013020A1 (ko)
KR (1) KR102325523B1 (ko)
WO (1) WO2016122082A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449225A (zh) * 2018-10-29 2019-03-08 合肥工业大学 二硒化钯薄膜/n-型硅异质结光电探测器及其制备方法
CN109916516A (zh) * 2019-03-29 2019-06-21 郑州大学 一种二维二硒化钯纳米薄膜在宽波段偏振光信号检测中的应用

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN108666375B (zh) * 2018-04-20 2019-08-13 华中科技大学 一种纳米层状横向同质pn二极管及其制备方法与应用
KR102665745B1 (ko) * 2018-11-01 2024-05-14 한국전자통신연구원 반도체 소자 및 이의 제조 방법
KR102196693B1 (ko) * 2019-05-13 2020-12-30 울산과학기술원 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극
CN110212025A (zh) * 2019-05-17 2019-09-06 中国科学院上海技术物理研究所 一种基于二硒化铂半导体的场效应管阵列及制备方法
KR20210009160A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 전이금속 칼코겐 화합물 박막의 형성방법
KR20210094187A (ko) * 2020-01-20 2021-07-29 삼성전자주식회사 반도체 메모리 소자
KR102405011B1 (ko) * 2020-02-28 2022-06-02 경희대학교 산학협력단 ReS2 박막 형성 방법 및 이를 이용한 광 검출기 형성 방법
KR102545055B1 (ko) * 2021-11-03 2023-06-21 성균관대학교산학협력단 다진법 연산을 위한 준-이종 반도체 접합 전자소자 및 이의 제조방법
CN113933266B (zh) * 2021-11-29 2023-03-31 北京大学 传感元件及传感器
CN115893332B (zh) * 2023-01-03 2023-08-15 湖北工业大学 一种铜掺杂的HfSe2二维材料的制备方法及其应用
CN116885024B (zh) * 2023-07-17 2024-03-22 天津大学 一种基于PdSe2/ZrTe3异质结的红外光电探测器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050023522A1 (en) * 2001-11-07 2005-02-03 Gitti Frey Organic field effect transistors
US20070264504A1 (en) * 2006-05-12 2007-11-15 International Business Machines Corporation Solution-based deposition process for metal chalcogenides
KR20130116695A (ko) * 2012-04-16 2013-10-24 한국과학기술원 전이금속 나노 전극 및 이의 제조 방법
KR20140072789A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터 및 그 제조방법
US20140306184A1 (en) * 2013-04-11 2014-10-16 Infineon Technologies Ag Two-dimensional material containing electronic components

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376732B1 (ko) * 2012-09-19 2014-04-07 전자부품연구원 다층 전이금속 칼코겐화합물을 이용한 투명전자소자, 이를 이용한 광전자 소자 및 트랜지스터 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050023522A1 (en) * 2001-11-07 2005-02-03 Gitti Frey Organic field effect transistors
US20070264504A1 (en) * 2006-05-12 2007-11-15 International Business Machines Corporation Solution-based deposition process for metal chalcogenides
KR20130116695A (ko) * 2012-04-16 2013-10-24 한국과학기술원 전이금속 나노 전극 및 이의 제조 방법
KR20140072789A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터 및 그 제조방법
US20140306184A1 (en) * 2013-04-11 2014-10-16 Infineon Technologies Ag Two-dimensional material containing electronic components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449225A (zh) * 2018-10-29 2019-03-08 合肥工业大学 二硒化钯薄膜/n-型硅异质结光电探测器及其制备方法
CN109916516A (zh) * 2019-03-29 2019-06-21 郑州大学 一种二维二硒化钯纳米薄膜在宽波段偏振光信号检测中的应用

Also Published As

Publication number Publication date
US20180013020A1 (en) 2018-01-11
KR102325523B1 (ko) 2021-11-12
KR20160093376A (ko) 2016-08-08

Similar Documents

Publication Publication Date Title
WO2016122082A1 (ko) 금속 칼코게나이드 소자 및 그 제조 방법
Liu et al. Organic‐single‐crystal vertical field‐effect transistors and phototransistors
US9091913B2 (en) Method for producing spatially patterned structures using fluorinated compounds
TWI497644B (zh) 以石墨烯為基底的元件及其製造方法
WO2016024676A1 (ko) 시냅스 모방 소자 및 이의 제조방법
US10529877B2 (en) Semiconductor devices including two-dimensional materials and methods of manufacturing the semiconductor devices
WO2015190807A1 (ko) 그래핀 구조체 및 그 제조 방법
WO2014169621A1 (zh) 薄膜晶体管及其制作方法
WO2012097564A1 (zh) 一种自对准薄膜晶体管的制作方法
WO2012097563A1 (zh) 一种薄膜晶体管的制作方法
WO2018120309A1 (zh) Oled显示装置的阵列基板及其制作方法
WO2017219432A1 (zh) 一种薄膜晶体管阵列基板及液晶面板
WO2012015151A2 (ko) 태양전지 및 이의 제조방법
WO2017035851A1 (zh) Tft、阵列基板及tft的制备方法
WO2020171341A1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
WO2019006832A1 (zh) 一种场效应晶体管及其制备方法
CN102986049B (zh) 使用光活性有机材料的强化晶体管及其制备方法
WO2016078112A1 (zh) 薄膜晶体管基板的制作方法及制造设备
KR101933771B1 (ko) 도핑된 유기물 박막을 포함한 트랜지스터
WO2015182888A1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
WO2020006978A1 (zh) 一种薄膜晶体管及其制造方法、以及显示面板
WO2021172665A1 (ko) 텔루륨 산화물 및 이를 채널층으로 구비하는 박막트랜지스터
WO2009102165A2 (ko) 상온에서 동작하는 단전자 트랜지스터 및 그 제조방법
WO2019095556A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
WO2013007066A1 (zh) 薄膜晶体管的制造方法以及薄膜晶体管

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15880262

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15544170

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15880262

Country of ref document: EP

Kind code of ref document: A1