KR102196693B1 - 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극 - Google Patents

전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극 Download PDF

Info

Publication number
KR102196693B1
KR102196693B1 KR1020190055793A KR20190055793A KR102196693B1 KR 102196693 B1 KR102196693 B1 KR 102196693B1 KR 1020190055793 A KR1020190055793 A KR 1020190055793A KR 20190055793 A KR20190055793 A KR 20190055793A KR 102196693 B1 KR102196693 B1 KR 102196693B1
Authority
KR
South Korea
Prior art keywords
transition metal
chalcogen
pattern structure
wte
manufacturing
Prior art date
Application number
KR1020190055793A
Other languages
English (en)
Other versions
KR20200131391A (ko
Inventor
권순용
송승욱
심여선
김세양
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020190055793A priority Critical patent/KR102196693B1/ko
Priority to PCT/KR2020/005061 priority patent/WO2020231023A1/ko
Publication of KR20200131391A publication Critical patent/KR20200131391A/ko
Application granted granted Critical
Publication of KR102196693B1 publication Critical patent/KR102196693B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01103—Transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/0111—Chalcogens

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 산소에 대한 반응성이 낮고 기화가 방지되고, 화학양론적비가 맞으면서도 기판상의 원하는 위치에 구조체의 형성이 가능한 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법을 제공한다. 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법은, 기판 상에 전이금속을 포함하는 전이금속층을 형성하는 단계; 상기 전이금속층을 패터닝하여 전이금속 패턴층을 형성하는 단계; 상기 전이금속 패턴층 상에 칼코젠 물질을 포함하는 칼코젠 물질층을 배치하는 단계; 상기 칼코젠 물질층을 열처리하는 단계; 및 상기 칼코젠 물질층으로부터 추출된 상기 칼코젠 물질이 상기 전이금속 패턴층의 상기 전이금속과 반응하여 전이금속-칼코젠 화합물을 형성하고, 이에 따라 전이금속-칼코젠 화합물 패턴 구조체를 형성하는 단계;를 포함한다.

Description

전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극{Transition metal chalcogen compound patterned structure, method of manufacturing the same, and electrode having the same for two-dimensional planar electronic device}
본 발명의 기술적 사상은 전이금속-칼코젠 화합물에 관한 것으로서, 보다 상세하게는 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극에 관한 것이다.
그래핀과 같은 2차원 평면형 물질은 높은 전기 전도성 등 전자 장치로의 적용을 위한 우수한 여러 가지 특성을 가지므로 연구개발이 활발하게 수행되고 있다. 그러나, 그래핀은 금속의 전기물성을 가지며 높이 방향으로의 전기 전도성이 낮으며 그래핀 자체의 sp 2 전자 결합구조에 의한 다른 물질과의 이종구조 형성시 발생하는 높은 계면저항 등의 한계를 가지므로, 이러한 한계를 극복하기 위한 대안적인 물질의 개발도 진행되고 있다. 상기 대안적인 물질로서 소재 자체의 반데르발스(van der Waals) 결합 구조에 기반한 낮은 계면저항을 가지면서도 금속 및 반도성의 전기 물성의 조절이 용이한 전이금속-칼코젠 화합물이 제시되고 있으나, 칼코젠이 산소에 대한 반응성이 높고, 기화가 쉽게 되며, 기판상의 원하는 위치에 구조체의 형성의 어려움 등으로 인해 전자 장치로의 응용이 어려운 한계가 있다.
전이금속-칼코젠 화합물의 제조 방법으로서, 스카치 테이프를 이용하는 등의 탑-다운(Top-down) 방식은 단결정 형성에 용이하지만, 균일성과 수율이 낮고, 대량 생산이 어렵다. 그러나, 증착 방식을 이용하는 바텀-업(Bottom-up) 방식은 대량 생산이 용이하나 단결정을 형성하기 어렵고, 높은 압력, 높은 온도 및 긴 시간을 요구하는 문제점이 있다. 특히, 텔루륨(Te)은 산소에 대한 반응성이 높고, 기화가 쉽게 되어 화학적양론비가 맞는(stoichiometric) 이텔루륨 전이금속 화합물의 바텀-업 합성 결과는 거의 연구되지 못하고 있다.
한국특허공개번호 제10-2016-0127885호
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 산소에 대한 반응성이 낮고 기화가 방지되고, 화학양론적비가 맞으면서도 기판상의 원하는 위치에 구조체의 형성이 가능한 전이금속-칼코젠 화합물 패턴 구조체 및 그의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 상기 전이금속-칼코젠 화합물 패턴 구조체를 포함하여 형성된 2차원 평면형 소자용 전극을 제공하는 것이다.
그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법은, 기판 상에 전이금속을 포함하는 전이금속층을 형성하는 단계; 상기 전이금속층을 패터닝하여 전이금속 패턴층을 형성하는 단계; 상기 전이금속 패턴층 상에 칼코젠 물질을 포함하는 칼코젠 물질층을 배치하는 단계; 상기 칼코젠 물질층을 열처리하는 단계; 및 상기 칼코젠 물질층으로부터 추출된 상기 칼코젠 물질이 상기 전이금속 패턴층의 상기 전이금속과 반응하여 전이금속-칼코젠 화합물을 형성하고, 이에 따라 전이금속-칼코젠 화합물 패턴 구조체를 형성하는 단계;를 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 칼코젠 물질층을 배치하는 단계에서, 상기 전이금속 패턴층과 상기 칼코젠 물질층은 직접적으로 접촉할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 기판은 실리콘(Si), 실리콘 산화물(SiO2), 석영(quartz), 알루미늄 산화물(Al2O3), 및 그래핀(graphene) 중 적어도 어느 하나를 포함할 수 있으며, 결정성 및 비결정성에 무관하게 모든 종류의 기판을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전이금속은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 니오븀(Nb), 텔루륨(Te), 하프늄(Hf), 탄탈륨(Ta), 레늄(Re), 코발트(Co), 니켈(Ni), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 백금(Pt) 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 칼코젠 물질층은 황(S), 셀레늄(Se), 및 텔루륨(Te) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 칼코젠 물질층은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 팔라듐(Pd), 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 열처리하는 단계는 450℃ 내지 550℃ 범위의 온도에서 수행될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 열처리하는 단계는 불활성 분위기에서 수행될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전이금속-칼코젠 화합물 패턴 구조체를 형성하는 단계에서, 상기 열처리에 의하여 상기 칼코젠 물질층으로부터 상기 칼코젠 물질이 기화되어 추출될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전이금속-칼코젠 화합물은 WTe2, MoTe2, 및 WxMo1 - xTe2 (여기에서, 0<x<1) 중 적어도 어느 하나를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 전이금속-칼코젠 화합물 패턴 구조체는, 전이금속을 포함하고 미리 패터닝된 전이금속 패턴층과 칼코젠 물질을 포함하는 칼코젠 물질층을 서로 직접적으로 접촉시키고 열처리하여, 상기 칼코젠 물질층으로부터 추출된 상기 칼코젠 물질이 상기 전이금속 패턴층의 상기 전이금속과 반응하여 형성된다.
본 발명의 일부 실시예들에 있어서, 상기 열처리에 의하여 상기 칼코젠 물질층으로부터 상기 칼코젠 물질이 기화되어 추출될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 2차원 평면형 소자용 전극은, 전이금속을 포함하고 미리 패터닝된 전이금속 패턴층과 칼코젠 물질을 포함하는 칼코젠 물질층을 서로 직접적으로 접촉시키고 열처리하여, 상기 칼코젠 물질층으로부터 추출된 상기 칼코젠 물질이 상기 전이금속 패턴층의 상기 전이금속과 반응하여 형성된 전이금속-칼코젠 화합물 패턴 구조체를 포함하여 구성된다.
본 발명의 기술적 사상에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법은 패턴이 미리 형성된 전이금속 패턴층과 칼코젠 물질층을 직접적으로 접촉하여 열처리함으로써, 상기 칼코젠 물질층으로부터 추출된 칼코젠 물질이 상기 전이금속 패턴층의 전이금속과 반응하여 전이금속-칼코젠 화합물을 형성하고, 이에 따라 전이금속-칼코젠 화합물 패턴 구조체를 형성한다. 원하는 패턴을 형성함으로써, 원하는 위치와 표면상에 WTe2 전극을 용이하게 형성할 수 있고, 2차원 전자 소자용 제조 방법으로서 응용이 가능하다.
WTe2 및 Te을 포함하는 전이금속-칼코젠 화합물에서 텔루륨의 화합물 인입의 어려움을 해결하기 위해 다양한 형상의 텅스텐 및 전이금속군을 원하는 기판과 위치에서 미리 형성하고, 텔루륨을 안정적으로 포함하는 공융합금, 예를 들어, NixTey 을 포함하는 막을 폐쇄적인 방식으로 직접 접촉하여 형성시켜, 다양한 종횡비를 가지고, 우수한 화학량론적비를 갖는 고품위의 다결정성 WTe2 패턴 구조체를 형성할 수 있다.
본 발명의 기술적 사상에 의하여 형성한 WTe2 패턴 구조체는 기계적으로 박리한 단결정 플레이크 등에 비견할 수준의 우수한 전기적, 자기적 특성을 제공할 수 있다. 일함수가 약 4.3 eV인 티타늄 등의 이상적인 n-형 벌크 전극의 경우, 2차원 반도성 소재, 예를 들어 단일층 MoS2 상에 상부 접촉부로 형성시, 약 4.4 eV의 일함수를 가지는 WTe2 에 비하여 전자소자 물성이 크게 저하되었다.
온도특성 분석결과, 2 차원 WTe2 가 2차원 MoS2 와 금속-반도체 이종접합을 형성하면, 쇼트키 장벽 높이(SBH)가 약 100 meV의 이론 수치와 거의 일치하는 약 103.5 meV 로 나타났고, 쇼트키 모트 법칙인 S=1을 잘 따르게 된다. 반면, 티타늄의 경우에는 쇼트키 장벽 높이의 이론 수치는 0 meV 이지만, 실제로는 약 137.3 meV로 나타나 예측하기 어려움을 알 수 있다. 본 발명의 2 차원 WTe2 는 2 차원 금속과 3차원 금속 중 가장 낮은 SBH와 일함수를 가짐을 실험적으로 최초로 증명하였다.
본 발명의 기술적 사상에 따른 2 차원 WTe2 는, 2D/2D 접합의 경우에는, 2D/3D와는 다르게 페르미 수준 고정(Fermi level pinning) 현상을 극복할 수 있고, 거의 완벽한 계면을 형성할 수 있고, 계면에서의 화학적 불규칙을 제거할 수 있으므로, 반데르발스(van der Waals, vdW) 구조를 갖는 금속소재의 2차원 소재용 전극으로서의 높은 우수성을 가지고 있다. 실제 3 차원 금속이 사용되는 일반적 전기소자의 경우, 페르미 수준 고정 현상으로 인해 S=1을 갖는 전극 구현이 어려우며, 실제로 쇼트키 장벽 높이의 예측치와 실험치가 일치하는 경우가 매우 드물며, 전극 형성공정에 강하게 의존하는 수치들이 일반적으로 보고되어 반도체-금속 접합이 반드시 들어가는 반도체 소자 제작의 가장 큰 어려움 중 하나이다. 반면, 2D/2D의 경우, 이러한 문제점을 해결할 가능성을 실험적으로 최초로 제시하였다.
상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법을 설명하는 흐름도이다.
도 2는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법을 설명하는 개략도들이다.
도 3은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 사용된 칼코젠 물질층을 설명하는 도면들이다.
도 4는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 전이금속-칼코젠 화합물의 형성가능한 상에 따른 화학 구조를 나타내는 모식도이다.
도 5는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 전이금속-칼코젠 화합물의 형성가능한 상에 따른 밴드 구조를 나타내는 그래프이다.
도 6은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 웨이퍼 수준의 텅스텐-이텔루륨 화합물 패턴 구조체를 나타내는 광학현미경 사진들이다.
도 7은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 라만 스펙트럼을 나타내는 그래프이다.
도 8은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 X-선 회절 패턴을 나타내는 그래프이다.
도 9는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 선형성한 전이금속층의 두께 변화에 따라 형성된 텅스텐-이텔루륨 화합물의 X-선 회절 패턴을 나타내는 그래프이다.
도 10은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 미세구조 및 조성비를 분석한 결과들이다.
도 11은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 X-선 광전자 분광 스펙트럼을 나타내는 그래프이다.
도 12는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 X-선 광전자 분광 스펙트럼 및 자외선 광전자 분광 스펙트럼을 나타내는 그래프들이다.
도 13은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 원자힘 현미경을 이용하여 분석한 전이금속층의 두께에 따른 텅스텐-이텔루륨 화합물 박막의 두께 및 거칠기의 변화를 나타내는 그래프들이다.
도 14는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 텅스텐-이텔루륨 화합물 박막의 두께에 따른 면저항의 변화를 나타내는 그래프이다.
도 15는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 공기 노출 시간에 따른 텅스텐-이텔루륨 화합물의 X-선 광전자 분광 스펙트럼을 나타내는 그래프들이다.
도 16은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 공기 노출 시간에 따른 텅스텐-이텔루륨 화합물의 자외선 광전자 분광 스펙트럼을 나타내는 그래프이다.
도 17은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 공기 노출 시간에 따른 텅스텐-이텔루륨 화합물의 일함수를 나타내는 그래프이다.
도 18은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 트랜스퍼 라인 방법 장치에 적용한 경우의 전기적 특성들을 나타내는 그래프들이다.
도 19는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 트랜스퍼 라인 방법 장치에 적용한 경우의 전기적 특성들을 나타내는 그래프들이다.
도 20은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 자기저항 측정용 홀 바 장치에 적용한 경우의 자기적 특성들을 나타내는 그래프들이다.
도 21은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 자기저항 측정용 홀 바 장치에 적용한 경우의 자기장 하에서의 전기적 특성들을 나타내는 그래프들이다.
도 22는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터를 도시한다.
도 23은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체 및 벌크 티타늄을 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터의 전기적 특성들을 비교하여 나타내는 그래프들이다.
도 24는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터의 전기적 특성들을 나타내는 그래프들이다.
도 25는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 이용하여 형성하고 대칭 접촉들을 가지는 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터에 대한 형상 및 전기적 특성들을 나타내는 그래프들이다.
도 26은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체, 벌크(bulk) 티타늄, 및 금을 전극으로 적용하여 형성하고 대칭 접촉들을 가지는 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터에 대한 전기적 특성들에 대한 파라미터들을 나타내는 표이다.
도 27은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체 및 벌크(bulk) 티타늄을 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터의 온도 의존성 전기적 특성들을 나타내는 그래프들이다.
도 28은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체 및 벌크(bulk) 티타늄을 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터의 쇼트키 장벽 특성을 나타내는 그래프들이다.
도 29는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 이용하여 형성한 전계효과 트랜지스터의 계면에 대한 X-선 광전자 스펙트럼을 나타내는 그래프들이다.
도 30은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 이용하여 형성한 전계효과 트랜지스터의 전기적 특성들에 대한 표면 거칠기의 영향을 분석한 원자힘 현미경 사진들 및 그래프이다.
도 31은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 그래핀 상에 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 도시한다.
도 32는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 석영 상에 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 도시한다.
도 33은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 사파이어 상에 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
금속-반도체 접합(metal-semiconductor junction)을 필요로 하는 모든 전자 장치들에서, 전기적 접촉들은 대부분의 전자 장치들의 성능을 좌우한다. 상기 금속-반도체 접합들은 모든 반도체 장치들의 동작에 대하여 결정적인 요소이고, 쇼트키 장벽(Schottky barrier, SB)으로 알려진 에너지 준위에 의하여 특성을 가질 수 있다. 에너지 준위들의 상대적 정렬에 기반한 쇼트키-모트(Schottky-Mott) 원리에 의하여 쇼트키 장벽 높이(Schottky barrier height, SBH)가 이론적으로 예측될 수 있다. 전자 장치들의 성능이 개선되는 것은 상기 금속-반도체 접합들의 상기 쇼트키 장벽 높이들을 양적으로 제어하여 이루어 질 수 있고, 이러한 제어에 의하여 전자 장치들이 원하는 기능을 제공할 수 있다. 그러나, 실제로, 상기 금속-반도체 접합에서의 페르미 준위는 다양한 형태의 화학적 상호작용들에 의하여 종종 고정될 수 있다. 상기 화학적 상호작용들은, 예를 들어, 표면 상태들, 금속-반도체 계면에서의 원자 불연속성, 금속-반도체 상의 미세결함들 또는 클러스터들, 및 다른 효과들을 포함할 수 있다. 상기 쇼트키-모트 원리에 의하여 예측된 쇼트키 장벽 높이는 일반적으로 부정확하다. 특히, 최근의 나노 크기의 2차원 장치들의 발달에 따라, 2차원 반도체와 모든 통상적인 3차원 금속들, 또는 벌크 금속들 사이의 계면에서 큰 접촉 저항을 나타내고, 이에 따라 필연적으로 원자적으로 높은 불연속성, 화학적 무질서 및 계면에서 고정된 페르미 준위를 나타내게 되므로, 이상적인 쇼트키 장벽 높이의 예측을 보다 더 어렵게 할 뿐만 아니라, 더 나아가 금속의 일함수를 제어하기 어렵게 된다. 본질적으로, 원자 크기의 두께를 가지고 프리스틴(pristine)의 반데르발스 표면들을 가지는 2차원 반도체들에서는, 접촉 저항을 감소시키기 어렵고, 통상적인 3차원 금속들을 가지는 이상적인 금속-반도체 접합들을 제조하기 어렵게 한다.
이러한 한계들을 극복하기 위하여, 물질들의 변화를 포함하는 새로운 실험 시도들과 혁신적인 공정들이 제안되었다. 또한, 상 변화를 이용하거나 또는 측방향 에피택셜(lateral epitaxial) 성장을 이용하여 두 개의 2차원 반데르발스 금속-반도체 물질들 사이의 무결절성(seamless) 모서리 접촉들의 형성 등이 제안되었다. 그러나, 이러한 방법들은 여전히 개발의 초기 단계이며, 공간적으로 균일한 물질들을 제공하지 못하고 있고, 결과적으로 금속-반도체 접합들의 전기적 성능이 저하되는 한계가 있다. 최근의 연구는 2차원 반도체들에 대한 고품질 상부 금속 접촉들을 형성하는 방향으로 발전되고 있고, 표준 리소그래피 기술들을 이용하여 가장 현실적인 접촉 구조들이다. 예를 들어, 몇 개의 층을 가지는 2차원 반도체들 상에 그래핀 및 전이금속-칼코젠 화합물들을 이송시켜 형성한 반데르발스 접촉들은 우수한 접촉 특성들을 나타낸다. 그러나, 현재까지의 대부분의 결과들은 기계적으로 박리된 플레이크(flake)로서 얻을 수 있고, 전자 호환 기술에 대한 현실적이고 확장 가능한 방법과는 거리가 있다. 이러한 관점에서, 낮은 저항의 접촉들을 위하여, 원하는 표면들 및 위치들 상에 패턴화되고 등각(conformal) 반데르발스 금속들을 직접적으로 형성하는 방법이 요구된다.
본 발명의 기술적 사상은 전이금속-칼코젠 화합물의 제조 방법을 제공하는 것으로서, 칼코젠 물질이, 특히 텔루륨(Te)이 산소와 반응성이 높은 문제와 기화가 쉽게 되는 문제를 해결한 제조 방법을 제공하는 것이다.
특히, 본 발명에서는, 웨이퍼 스케일로서 다양한 기판들 상에 패턴화된 전이금속 텔루륨 화합물을, 예를 들어 WTe2 또는 MoTe2 을 제조하였다. 상기 패턴화된 전이금속 텔루륨 화합물은 높은 전기적 성능, 공간적 균일성, 및 거의 완벽한 계면을 가지는 2차원 WTe2/MoS2 반데르발스 금속-반도체 접합들을 형성할 수 있고, 이러한 금속-반도체 접합들을 포함하는 단일층 MoS2 전계효과 트랜지스터(FET)를 제공할 수 있다.
경쟁적인 반데르발스 금속들 중에서 전이금속 텔루륨 화합물은, 2차원 반도체들의 n-형 접촉을 위하여, 예를 들어 프리스틴 반데르발스 표면, 높은 전도도 및 전류 용량, 및 4.4eV 이하의 낮은 일함수 등과 같은 장점을 가진다. 이에 따라 반데르발스 금속-반도체 접합들을 가로질러 매우 개선된 전기적 주입을 구현할 수 있다. 또한, 다른 형상들을 가지고 위치를 제어할 수 있는 초박막 WTe2 채널들로 구성되고, WTe2 계의 원자적으로 얇은 회로망을 형성할 수 있는 전기 장치들을 제조할 수 있다.
전이금속-칼코젠 화합물(transition metal chalcogen compound)은 층상 구조(layered structure)를 갖는다는 측면에서 그래핀과 구조적으로 유사하지만, 변조가 가능한 직접 천이형 밴드갭 구조를 가지고 있어 구조적 안정성을 가지면서 동시에 높은 전하 이동도와 우수한 광반응성을 갖는 등의 특성을 보유하여, 초저전력 기반의 차세대 정보소자에의 응용에 매우 적합한 최첨단 신소재로 제안되고 있다. 특히, 텔루륨(Tellurium, Te)을 포함하는 전이금속-칼코젠 화합물은 매우 크고 포화되지 않는, 예를 들어 WTe2 의 경우에는 60 테슬라 및 0.53 K에서 최대 13,000,000 % 까지의 자기 저항(magnetoresistance) 특성을 가지고, MoTe2 의 경우에는 최대 4,000 cm2Vs-1, WTe2 의 경우에는 최대 10,000 cm2Vs- 1 의 우수한 전하 이동도를 가지고, 높은 품질의 단일층(monolayer) WTe2 혹은 MoTe2 박막에서의 2차원 위상 절연체(topological insulator)의 형성이 가능하며, 조성 변화가 가능한 높은 품질의 (WxMo1 -x)Te2 (여기에서, 0<x<1) 화합물 박막을 형성하는 경우, 변조가 가능한 바일 반금속(Weyl semimetal)을 구현할 수 있는 등의 특성을 제공할 수 있다. 이에 따라, 초전도성(superconductivity) 및 양자 스핀 홀 연구(quantum spin Hall effect) 등과 같은 전자기 양자물성 연구에 있어 우수한 플랫폼 소재로서 응용될 수 있고, 또한 이러한 우수한 전자기 특성들에 기반하고 또한 다른 저차원 나노소재들, 예를 들어 그래핀이나 BN와 같은 이차원 소재 등의 이종구조 형성을 통해 양자 위상(quantum phase)를 이용하는 차세대 전자소자, 스핀트로닉스(spintronics)에 기반한 차세대 자기소자, 고효율 열전 소자(thermoelectric devices) 및 상변이 메모리 소자(phase change memory devices) 등의 차세대 초저전력 정보소자에의 높은 응용가능성이 예상된다.
도 1은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법(S100)을 설명하는 흐름도이다.
도 2는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법(S100)을 설명하는 개략도들이다.
도 1 및 도 2를 참조하면, 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법(S100)은, 제1 기판(110) 상에 전이금속을 포함하는 전이금속층(120)을 형성하는 단계(S110); 상기 전이금속층(120)을 패터닝하여 전이금속 패턴층(130)을 형성하는 단계(S120); 상기 전이금속 패턴층(130) 상에 칼코젠 물질을 포함하는 칼코젠 물질층(150)을 배치하는 단계(S130); 상기 칼코젠 물질층(150)을 열처리하는 단계(S140); 상기 칼코젠 물질층(150)으로부터 추출된 상기 칼코젠 물질이 상기 전이금속 패턴층(130)의 상기 전이금속과 반응하여 전이금속-칼코젠 화합물을 형성하고, 이에 따라 전이금속-칼코젠 화합물 패턴 구조체(100)를 형성하는 단계(S150);를 포함한다.
제1 기판(110)은 결정질 물질이나 비결정질 물질을 포함할 수 있고, 예를 들어 실리콘(Si), 실리콘 산화물(SiO2), 석영(quartz), 알루미늄 산화물(Al2O3), 및 그래핀(graphene) 중 적어도 어느 하나를 포함할 수 있고, 결정성 및 비결정성에 무관하게 모든 종류의 기판을 포함할 수 있다. 또한, 제1 기판(110)은 Si 상에 SiO2 가 적층된 SiO2/Si 과 같은 복합 기판을 사용할 수 있다.
상기 전이금속층(120)을 형성하는 단계(S110)는 다양한 방법으로 수행될 수 있고, 예를 들어 화학기상증착법(Chemical Vapor Deposition, CVD), 저압 CVD(Low Pressure CVD, LPCVD), 플라즈마 강화 CVD(Plasma Enhanced CVD, PECVD), 원자층 증착법(Atomic Layer Deposition, ALD), 증발법(evaporation), 또는 스퍼터링(sputtering)을 이용하여 수행될 수 있다. 예를 들어, 전이금속층(120)은 직류 마그네트론 스퍼터를 이용하여 형성할 수 있다.
전이금속층(120)을 구성하는 상기 전이금속은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 니오븀(Nb), 텔루륨(Te), 하프늄(Hf), 탄탈륨(Ta), 레늄(Re), 코발트(Co), 니켈(Ni), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 백금(Pt), 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다. 전이금속층(120)은 예를 들어 텅스텐(W)층을 포함하거나, 몰리브덴(Mo)층을 포함하거나, 또는 텅스텐/몰리브텐 다층박막을 형성하는 경우도 본 발명의 기술적 사상에 포함된다.
상기 전이금속 패턴층(130)을 형성하는 단계(S120)는 식각 방법을 이용하여 형성할 수 있고, 예를 들어 포토리소그래피 및 반응성 이온 식각을 이용하여 형성할 수 있다.
상기 칼코젠 물질층(150)을 배치하는 단계(S130)에서, 전이금속 패턴층(130)과 칼코젠 물질층(150)은 직접적으로 접촉할 수 있다. 칼코젠 물질층(150)을 구성하는 상기 칼코젠 물질은 황(S), 셀레늄(Se), 및 텔루륨(Te) 중 적어도 어느 하나를 포함할 수 있다. 또한, 칼코젠 물질층(150)은 금속을 포함할 수 있고, 예를 들어 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 팔라듐(Pd), 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다. 칼코젠 물질층(150)은 상기 금속과 상기 칼코젠 물질이 결합된 화합물을 포함할 수 있고, 예를 들어 CuxTey 또는 NixTey 과 같은 용융금속 화합물을 포함할 수 있다. 여기에서, "x"와 "y"는 구리 또는 니켈과 텔루륨의 조성에 따라 변화될 수 있다. 상기 칼코젠 물질층은 SiO2/Si 과 같은 제2 기판(140) 상에 형성될 수 있다.
상기 칼코젠 물질층을 열처리하는 단계(S140)는 아르곤 분위기 또는 질소 분위기와 같은 불활성 분위기에서, 예를 들어 NixTey 의 경우에는 450℃ 내지 550℃ 범위의 온도에서 수행될 수 있다. 상기 열처리에 의하여 상기 칼코젠 물질이 칼코젠 물질층(150)으로부터 추출될 수 있다. 예를 들어, 상기 칼코젠 물질이 기상화되어 추출될 수 있다.
상기 전이금속-칼코젠 화합물 패턴 구조체(100)를 형성하는 단계(S150)에서는, 칼코젠 물질층(150)으로부터 추출된 상기 칼코젠 물질이 전이금속 패턴층(130)의 상기 전이금속과 반응하여 상기 전이금속-칼코젠 화합물을 형성한다. 상기 전이금속-칼코젠 화합물 패턴 구조체(100)는, 상기 전이금속-칼코젠 화합물을 포함할 수 있고, 예를 들어 WTe2, MoTe2, 및 WxMo1 - xTe2 (여기에서, 0<x<1) 중 적어도 어느 하나를 포함할 수 있다.
상기 전이금속-칼코젠 화합물을 형성하는 반응이 종료된 후에는, 제2 기판(140) 및 칼코젠 물질층(150)을 제거한다.
여기에서, 상기 전이금속-칼코젠 화합물을 형성하는 과정에서, 상기 전이금속 패턴층과 상기 칼코젠 물질층을 직접적으로 접촉하여 가열함으로써, 이에 따라 상기 칼코젠 물질이 산소와 반응하거나 기화되어 손실되는 것을 방지할 수 있다. 상기 칼코젠 물질은 상술한 바와 같이 황, 셀레늄, 및 텔루륨을 이용할 수 있고, 텔루륨의 경우가 가장 우수한 특성을 가짐을 확인하였다. 또한, 상기 전이금속은 모든 종류의 전이금속을 이용할 수 있고, 텅스텐 및 몰리브덴의 경우가 가장 우수한 특성을 가짐을 확인하였다. 또한 텅스텐/몰리브덴 다층박막을 도입한 경우, 조성조절이 가능한 WxMo1 - xTe2 을 형성함을 확인하였다.
상술한 제조 방법에 의하여, 전이금속을 포함하고 미리 패터닝된 전이금속 패턴층과 칼코젠 물질을 포함하는 칼코젠 물질층을 서로 직접적으로 접촉시키고 열처리하여, 상기 칼코젠 물질층으로부터 추출된 상기 칼코젠 물질이 상기 전이금속 패턴층의 상기 전이금속과 반응하여 형성된, 전이금속-칼코젠 화합물 패턴 구조체를 형성할 수 있다.
상기 전이금속-칼코젠 화합물 패턴 구조체를 이용하여 2차원 평면형 소자용 전극을 형성할 수 있다. 상기 2차원 평면형 소자용 전극은, 전이금속을 포함하고 미리 패터닝된 전이금속 패턴층과 칼코젠 물질을 포함하는 칼코젠 물질층을 서로 직접적으로 접촉시키고 열처리하여, 상기 칼코젠 물질층으로부터 추출된 상기 칼코젠 물질이 상기 전이금속 패턴층의 상기 전이금속과 반응하여 형성된 전이금속-칼코젠 화합물 패턴 구조체를 포함하여 구성된다.
도 3은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 사용된 칼코젠 물질층을 설명하는 도면들이다.
도 3의 (a)를 참조하면, SiO2/Si 기판 상에 형성된 NiTex 칼코겐 물질층의 광학 사진이 나타나있다. 텔루륨 전구체로서 공정 합금인 NiTex 을 사용하였다. 상기 칼코겐 물질층은 500℃ 의 온도로 유지된 퍼니스 내에서 약 15분 동안 텔루륨 분말을 이용하여 스퍼터된 니켈 박막의 텔루륨화에 의하여 준비될 수 있다.
도 3의 (b)를 참조하면, 니켈과 텔루륨의 이원계 상태도로서, 449℃ 의 공정 온도가 나타내 있다.
도 3의 (c)를 참조하면, 비교예로서 텅스텐 박막을 텔루륨 분말과 반응시키는 분말 증발 방법을 이용하여 형성한 WTe2 의 광학 현미경 사진이다. WTe2 은 불연속적인 입자 형상이나 로드 형상으로 형성되어 있고, 따라서 상기 비교예의 방법으로는 대면적의 균일한 WTe2 형성이 매우 어려운 것을 알 수 있다.
도 3의 (d)를 참조하면, (c)에 나타난 비교예 WTe2 의 라만 스펙트럼 그래프로서, 청색으로 표시된 텅스텐 박막에서는 WTe2 에 대한 피크들이 관찰되지 않는 반면, 적색으로 표시된 입자 형상 및 흑색으로 표시된 로드 형상에서는, 142 cm-1 및 267 cm-1 에서 텔루륨에 대한 라만 모드들과 일치한 피크들이 나타났다.
상기 칼코젠 물질층으로서 NixTey 공정 합금의 선택은 텔루륨에 대한 높은 용해도를 기준으로 이루어진다. 텔루륨 증기는 약 449℃의 공정(eutectic) 온도에 비하여 높은 온도에서 NixTey 로부터 균일하게 제공될 수 있다. 이는 화학양론적 WTe2 원자 층들을 고품질로서 직접적인 성장을 용이하게 한다. 본 발명의 기술적 사상에 따른 텔루륨 소스의 직접 접촉방식에서는 텔루륨이 많은 환경을 유지하도록 텔루륨 증기를 효과적으로 제어할 수 있다. 예를 들어, 유기금속 화학기상증착(MOCVD), 등온 폐쇄 공간을 이용한 텔루륨화, 및 전이금속 텔루륨 화합물의 선증착된 전구체들을 나중에 어닐링하는 공정 등과 같은 다른 성장 방식들에서는 텔루륨의 낮은 환경 안정성, 및 낮은 활동도, 및 성장 중의 텔루륨 결합의 어려움 때문에 간단하게 구현하기 어렵다. 이러한 한계들에 기반하여, 종래의 방식들은 24 시간 이상의 매우 긴 성장 시간을 요구하고, 캐리어 가스와 환원제로서 수소 가스를 필요로 하고, 정교하게 설계된 퍼니스 또는 도가니 시스템을 적용하여야 하며, 또한 텔루륨 소스의 큰 손실을 수반할 우려가 있다. 또한, 결과적으로 형성된 구조에서 박막 상의 원하지 않는 추가적인 텔루륨층을 가질 수 있다. 이러한 관점에서, 기계적으로 박리된 플레이크들과 비견되는 전기적 성능들을 가지는 대면적 고품질 전이금속 텔루륨 화합물을 성장시키는 간단하고 효과적인 방법들이 요구된다. 예를 들어, 텔루륨이 많이 한정된 공간을 대신하여 텔루륨 분말을 사용하는 경우에는, 도 3의 (c) 및 (d)와 같이 WTe2 를 얻을 수 없는 한계가 있다.
도 4는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 전이금속-칼코젠 화합물의 형성가능한 상(phase)에 따른 화학 구조를 나타내는 모식도이다.
도 4를 참조하면, 전이금속-칼코젠 화합물은 일반적으로 1T, 2H, 3R 등과 같은 화학 구조를 가질 수 있다. 칼코젠 물질로서 황(S)이나 셀레늄(Se)을 포함하는 경우에는, 2H 구조를 안정상으로 가지는 것이 일반적이며, 반도체 성질을 가지게 된다. 반면, 칼코젠 물질로서 텔루륨(Te)을 가지는 경우에는 1T' 구조를 안정상으로 가지며, 금속 성질을 가지게 된다.
전이금속-칼코젠 화합물은 전이금속(IV족 내지 X족)과 칼코젠 원자(S, Se, 또는 Te)의 종류에 따라 약 40 가지 이상 존재하지만, 현재까지 연구로는 기계적 박리법(mechanical exfoliation)으로 획득한 플레이크(flake) 샘플이거나 또는 벌크(bulk) 결정에서 획득한 샘플들이며, 높은 품질의 전이금속-칼코젠 화합물의 나노 구조체의 직접적인 합성은 연구되지 못하는 실정이다. 특히, 1T' 구조를 안정상으로 가지는 텔루륨(Te)을 포함하는 전이금속-칼코젠 화합물은 결정 구조의 이방성(anisotropy)으로 인하여 기계적 박리법을 이용하여도 마이크로 크기 이상 수준의 박막의 획득이 용이하지 않아 그 물성조차도 매우 제한적으로 알려져 있다.
특히, 텔루륨(Te)을 포함하는 전이금속-칼코젠 화합물의 경우에는, 황(S)이나 셀레늄(Se)을 포함하는 전이금속-칼코젠 화합물에 비하여, 전이금속과 텔루륨 원자들 간의 반응성이 낮고 형성 엔탈피가 높으며, 또한 텔루륨 원자 자체의 매우 높은 평형증기압과 공기 중의 산소와의 매우 높은 반응성 등으로 인해 기존의 기상 증착법을 이용하여서는 높은 품질의 소재 합성이 매우 어렵다. 따라서, 현재까지는 텔루륨 계열 고품위 전이금속-칼코젠 화합물 나노소재 합성에 관한 관련 보고가 전세계적으로 거의 전무한 실정이며, 차세대 정보소자 구현을 위한 전이금속-칼코젠 화합물 나노소재의 도핑(doping) 및 이종구조(heterostructure) 구현은 물론 (WxMo1-x)Te2 (여기에서, 0<x<1) 과 같은 화합물 합성에 관한 실험적 결과 또한 전세계적으로 전무한 실정이다. 또한 기상증착법을 이용하여 텔루륨 계열 전이금속-칼코젠 화합물 나노소재 합성에 성공한다고 해도, 그래핀 및 황이나 셀레늄 계열 전이금속-칼코젠 화합물에 관한 선행연구에서 알 수 있듯이 다결정(polycrystalline) 형태의 결정립 및 결함들(defects)이 다수 포함된 박막의 형성이 불가결하여 차후 해당소재의 물성연구 및 소자응용연구에 한계가 있다.
특히, 나노 와이어, 나노 벨트, 나노 튜브 등과 같은 나노 구조를 갖는 전이금속-칼코젠 화합물은 두 개의 공간축에서의 나노 크기의 치수, 높은 비표면적, 양자가둠효과(quantum confinement effect) 등으로 인해 기존의 2차원 나노 구조의 전이금속-칼코젠 화합물에서는 발견할 수 없는 새로운 물리적 현상의 발견이 기대되어 미래 초저전력 정보소자에의 활용성의 확대가 가능할 것으로 보인다.
도 5는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 전이금속-칼코젠 화합물의 형성가능한 상에 따른 밴드 구조를 나타내는 그래프이다.
도 5를 참조하면, 전이금속-칼코젠 화합물은 2H 상을 가지는 경우에는 밴드갭을 제공할 수 있는 반도성을 가지는데 반해, 1T 혹은 1T' 상을 가지는 경우 다양한 일함수를 제공할 수 있는 금속성을 가지는 장점이 있음을 알 수 있다.
이하에서는, 본 발명의 기술적 사상에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 상기 전이금속-칼코젠 화합물 패턴 구조체로서 텅스텐-이텔루륨 화합물(WTe2)에 관한 결과에 대하여 설명하기로 한다.
도 6은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 웨이퍼 수준의 텅스텐-이텔루륨 화합물 패턴 구조체를 나타내는 광학현미경 사진들이다.
도 6을 참조하면, 4 인치 크기의 SiO2/Si 웨이퍼로 구성된 기판 상에 직접적으로 형성된 전이금속-칼코젠 화합물 패턴 구조체가 나타나 있다. 상기 전이금속-칼코젠 화합물 패턴 구조체는 등각(conformal) 텅스텐-이텔루륨 화합물(WTe2) 박막으로 구성되어 있다. 상기 텅스텐-이텔루륨 화합물 패턴 구조체는, 옥색으로 표시된 바와 같이, 균일한 조도를 가지므로 웨이퍼 스케일로서 균일한 조성 및 높이로서 형성됨을 알 수 있다. 상기 광학 현미경 사진은 다양한 종횡비들을 가지고 전체적으로 패턴된 텅스텐-이텔루륨 화합물의 형성 영역에 걸쳐서 균일한 대조를 나타낸다.
도 7은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 라만 스펙트럼을 나타내는 그래프이다.
도 7을 참조하면, 4 인치 웨이퍼 상의 패턴들에서 무작위로 선택된 WTe2 박막의 라만 스펙트럼이 나타나 있고, 해당 파장 대역에서 물질의 특정적인 5 개의 진동 모드들을 가진다. 측정된 라만 스펙트럼 모두는 박리된 몇 개의 층의 WTe2 샘플들에서 동일한 피크 위치들을 나타내며, 이러한 피크들의 위치는 측정 위치들에 무관함을 알 수 있다.
도 8은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 X-선 회절 패턴을 나타내는 그래프이다.
도 8을 참조하면, (002l)면들에 상응하는 피크들에 의하여 특정된 c-평면 방위의 집합구조를 가지는 WTe2 박막을 나타내고 있다.
도 9는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 선형성한 전이금속층의 두께 변화에 따라 형성된 텅스텐-이텔루륨 화합물의 X-선 회절 패턴을 나타내는 그래프이다.
도 9의 (a)를 참조하면, SiO2/Si 기판 상에 먼저 형성되고 텅스텐으로 구성된 전이금속층의 두께(H)에 따른 WTe2 박막의 X-선 회절 패턴들이 나타나있다. 상기 X-선 회절 패턴들에서는 불완전 반응에 관련된 어떠한 피크들도 나타나지 않음을 알 수 있다. 상기 전이금속층의 두께(H)는 1 nm, 2 nm, 3 nm, 8 nm, 15 nm, 및 20 nm 이었다.
도 9의 (b)를 참조하면, 상기 전이금속층이 20 nm 두께를 가지는 경우에 대하여, WTe2 의 (002) 및 (006) 피크들에 대한 확대 X-선 회절 패턴들이 나타나 있다. 40도에서 나타나는 텅스텐에 해당되는 피크가 30분의 성장 시간 동안 반응 후에 사라지므로, 완전한 텅스텐 텔루륨 화합물로 변화됨을 알 수 있다.
도 9의 (c)를 참조하면, 먼저 형성된 전이금속층의 두께에 대한 WTe2 의 (002) 피크의 2θ 및 FWHM (full width at half maximum)이 나타나있다. 상기 WTe2 의 (002)의 위치는 전이금속층의 두께(H)와 무관하게 균일함을 알 수 있다. 더 얇은 두께를 가지는 텅스텐의 경우에 상기 FWHM 값이 더 커지며, 이는 더 작은 미세 결정립들에 기인하거나 또는 사용한 XRD 시스템의 한계에 기인한 것으로 분석된다.
도 10은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 구조체의 미세구조 및 조성비를 분석한 결과들이다.
도 10을 참조하면, WTe2 의 박막 결정성과 미세구조를 더 분석하기 위하여, 투과전자현미경 및 에너지 분산 X-선 분광기(EDS)를 이용하여 구조 분석과 조성 분석을 수행하였다. 여기에서, 이러한 분석을 위하여 상기 WTe2 박막은 금 그리드 상에 이송되었다.
도 10의 (a)를 참조하면, 투과전자현미경 그리드 상에 이송된 약 4.3 nm 두께를 가지는 WTe2 박막의 [001] 영역의 고해상도 투과전자현미경 사진이 나타나 있다. 측정 영역은 [001] 방향에 대하여 수직이며, 청색으로 표시된 바와 같이 a 축을 따라서 원자들이 지그재그 배열로 나타나있다. 텅스텐이 텔루륨에 비하여 더 무거운 것을 고려하면, 상기 지그재그 배열은 텅스텐 원자들의 배열에 상응하는 것으로 분석된다. 측정된 단위 셀은 a는 3.5Å 이고 b는 6.3 Å인 격자 상수들을 가지며, 이러한 결과는 시뮬레이션 결과와 유사하다. 또한, WTe2 층들 내의 결정립들이 수 십 나노미터 수준의 크기를 가짐을 알 수 있다.
도 10의 (b)를 참조하면, WTe2 박막의 SAED 패턴이 나타나있다. 상응하는 회절 패턴은 {010}, {110}, {120}, {030}, 및 {200}의 WTe2 평면들에 대하여 다섯 개의 고리 형상들을 나타낸다. WTe2 박막은 다결정임을 알 수 있고, 먼저 형성된 텅스텐 박막들의 텔루륨화에 의하여 형성된 WTe2 박막들에 공통적으로 나타난다.
도 10의 (c)를 참조하면, WTe2 박막의 투과전자현미경-EDS 스펙트럼이 나타나 있고, 내부 사진들은 고각도 암시야(HAADF) 투과전자현미경 사진 및 EDS 원소 맵 사진이다. 축적은 200 nm 이다. 텅스텐은 청색으로 나타나있고, 텔루륨은 녹색으로 나타나있다. 분석 결과, 텅스텐 원자들과 텔루륨 원자들은 박막 전체에 걸쳐서 불순물을 포함하지 않고 균일하게 분산되어 있고, 우수한 화학양론비를 유지함을 알 수 있다. 예를 들어, Te/W의 원자비율은 약 2.02 로 나타났다.
도 11은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 X-선 광전자 분광 스펙트럼을 나타내는 그래프이다.
도 11을 참조하면, WTe2 박막의 X-선 광전자 분광 스펙트럼(XPS)으로서, W 4f 및 Te 4d 스캔한 결과이다. 상기 WTe2 박막은 불순물들 또는 산화물들을 포함하지 않으며, 우수한 화학양론비를 유지함을 알 수 있다.
도 12는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체의 X-선 광전자 분광 스펙트럼 및 자외선 광전자 분광 스펙트럼을 나타내는 그래프들이다.
도 12의 (a)를 참조하면, 광에너지 범위에서 스캔된 성장 직후의 4.26 nm 두께의 WTe2 의 X-선 광전자 분광 스펙트럼이 나타나 있다. 텅스텐(W)에 상응하는 피크와 텔루륨(Te)에 해당되는 피크가 함께 나타나있다.
도 12의 (b)를 참조하면, 광에너지 범위에서 스캔된 성장 직후의 4.26 nm 두께의 WTe2 의 X-선 광전자 분광 스펙트럼이 나타나있다. 특히, Te 3d 스캔한 결과로, 560 eV 내지 600 eV 범위의 결합 에너지에 해당되는 X-선 광전자 분광 스펙트럼이며, Te-W 에 상응하는 피크가 나타나는 반면, Te-O 에 상응하는 피크는 나타나지 않는다. 즉, 상기 WTe2 에는 산화물이 존재하지 않는 것으로 분석된다.
도 12의 (c)를 참조하면, 광에너지 범위에서 스캔된 성장 직후의 4.26 nm 두께의 WTe2 의 X-선 광전자 분광 스펙트럼이 나타나있다. 특히, Ni 2p 스캔한 결과로, 840 eV 내지 890 eV 범위의 결합 에너지에 해당되는 X-선 광전자 분광 스펙트럼이며, Te 3p 에 상응하는 피크가 나타나는 반면, 니켈(Ni)에 상응하는 피크는 나타나지 않는다. 즉, 상기 WTe2 에는 니켈이 존재하지 않는 것으로 분석된다.
도 12의 (d)를 참조하면, 광에너지 범위에서 스캔된 성장 직후의 4.26 nm 두께의 WTe2 의 자외선 광전자 분광 스펙트럼(Ultraviolet Photo-electron Spectroscopy, UPS) 이 나타나있다. 2차 컷오프 에너지를 선형 근사하여 산출한 결과, 4.4 eV의 일함수(WF)를 가짐을 알 수 있다.
도 11과 도 12를 분석한 결과로서, 상기 WTe2 박막은 정확한 화학적 조성을 가지며, 높은 품질을 나타내고, 이는 산소와 관련된 불순물들이 없음을 의미한다. 이는 도 10의 결과와 일치한다.
도 13은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 원자힘 현미경을 이용하여 분석한 전이금속층의 두께에 따른 텅스텐-이텔루륨 화합물 박막의 두께 및 거칠기의 변화를 나타내는 그래프들이다.
도 13을 참조하면, SiO2/Si 기판 상에 먼저 형성된 텅스텐으로 구성된 전이금속층의 두께에 따른 WTe2 박막의 두께(적색으로 표시됨) 및 표면 거칠기(Ra)(청색으로 표시됨)가 나타나 있다. 상기 전이금속층의 두께가 증가될수록 상기 WTe2 박막의 두께가 선형적으로 증가되었다. 또한, 상기 전이금속층의 두께가 약 8 nm 까지는 표면 거칠기(Ra)는 거의 균일한 값을 가지지만, 상기 전이금속층의 두께가 약 8 nm 이상이 되면 표면 거칠기(Ra)가 급격하게 증가되었다. 상기 WTe2 박막들이 가장 얇은 두께를 가지는 경우에는 다섯 층 또는 여섯 층으로 구성되며, 약 4.26 ± 0.41 nm 의 감소된 균일한 두께를 가졌다. 또한, 상기 WTe2 층 사이의 층간 공간 (약 0.75 nm) 정도로 낮은 거칠기 (Ra= 0.64 ± 0.09 nm)를 가지는 매우 매끈한 표면들을 유지함을 알 수 있다. 또한, 내부 사진은 가장 얇은, 즉 4.26 nm 두께를 가지는 WTe2 박막의 원자힘 현미경 사진이다.
도 14는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 텅스텐-이텔루륨 화합물 박막의 두께에 따른 면저항의 변화를 나타내는 그래프이다.
도 14를 참조하면, 4점 프로브 방법으로 측정된 약 1 x 1 cm2 면적의 WTe2 박막의 면저항(Rs)이 나타나있다. 비교예로서, 기계적으로 박리된(exfoliated) WTe2 플레이크들의 면저항과 분자빔 에픽택시(MBE)를 이용하여 성장한 WTe2 플레이크들의 면저항이 함께 나타나 있다. 상기 WTe2 박막이 약 4.26 nm 두께를 가지는 경우에는, 면저항은 약 4092 ± 468 Ω/sq 로 나타났다. 상기 WTe2 박막이 약 39.8 nm 두께를 가지는 경우에는 면저항은 약 147.7 ± 25.8 Ω/sq 로 나타났다. 즉, 상기 WTe2 박막의 두께가 증가됨에 따라 면저항이 감소되었다. 이와 같이 본 발명의 일실시예에 따른 상기 WTe2 박막의 면저항은 청색 삼각형으로 표시된 기계적으로 박리된 단결정 WTe2 층의 면저항과 흑색 사각형으로 표시된 분자빔 에픽택시(MBE)를 이용하여 성장한 WTe2 층의 면저항과 비교하여 거의 유사한 수치들을 나타내고 있고, 이는 본 발명의 일실시예에 따른 상기 WTe2 박막의 결정들의 높은 품질을 가짐을 알 수 있다. 참고로, 벌크의 면저항에 비교하여, 상기 WTe2 박막의 면저항은 표면-캐리어 산란에 기인한 것으로 분석된다.
도 15는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 공기 노출 시간에 따른 텅스텐-이텔루륨 화합물의 X-선 광전자 분광 스펙트럼을 나타내는 그래프들이다.
도 15를 참조하면, WTe2 박막들을 1 시간, 12 시간, 및 168 시간 동안 공기 노출한 후의 X-선 광전자 분광 스펙트럼이 나타나있고, (a)는 W 4f 스캔 및 Te 4d 스캔이고, (b)는 Te 3d 스캔이고, (c)는 W 3d 스캔에 해당된다. 상기 WTe2 박막들이 공기에 노출되는 시간이 증가될수록, 산소와의 결합을 나타내는 피크들이 더 두드러지게 나타남을 알 수 있다.
도 16은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 공기 노출 시간에 따른 텅스텐-이텔루륨 화합물의 자외선 광전자 분광 스펙트럼을 나타내는 그래프이다.
도 16을 참조하면, WTe2 박막들을 1 시간, 12 시간, 및 168 시간 동안 공기 노출한 후의 자외선 광전자 분광 스펙트럼이 나타나있다. 상기 자외선 광전자 분광 스펙트럼은 hv가 21.2 eV에서 자외선이 방출되는 He I 소스를 이용하였다. 도 16의 (a)에는 2차 방출 컷 오프 에지의 온셋에 가까운 WTe2 박막들의 스펙트럼이 나타나있고, 도 16의 (b)에는 에너지(EF)에 인접한 박막들의 스펙트럼이 나타나있다.
하기의 식 1에 의하여 WTe2 박막들의 일함수(WF)를 결정할 수 있다.
<식 1>
Figure 112019048696557-pat00001
공기에 1 시간 노출된 WTe2 박막과 공기에 12 시간 노출된 WTe2 박막이 높은 수준의 페르미 에너지(EF) 수치를 나타내고 있고, 이는 상기 WTe2 박막이 금속 거동을 가짐을 나타낸다. 반면, 공기에 168 시간 노출된 WTe2 박막은 가전자 밴드 오프셋을 가진다.
도 17은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체에서, 공기 노출 시간에 따른 텅스텐-이텔루륨 화합물의 일함수를 나타내는 그래프이다.
도 17을 참조하면, 도 16을 참조하여 설명한 자외성 광전자 분광학 결과들로부터, WTe2 박막의 일함수를 산출할 수 있다. 즉, x-축을 "hv-Eb-EF" (여기에서, Eb는 결합 에너지이고, EF는 페르미 에너지임)으로 나타내면, 상기 WTe2 박막의 일함수는 증가되는 영역에서 선형 근사하여 x 절편으로서 산출된다. 분석 결과, 상기 WTe2 박막은 약 4.40eV의 낮은 일함수를 가지는 가전자 준위(valance level)를 가짐을 알 수 있고, 이러한 수치는 이론 수치 및 박리된 경우와 유사하다. 따라서, 상기 WTe2 박막은 전자 장치에서 n-형 전극으로 사용될 가능성을 보여준다. 또한, 공기에 노출된 WTe2 층들의 일함수가 물질 열화에 대하여 상대적으로 둔감함을 알 수 있고, 반도체 WOx/금속 WTe2 계면에서의 FLP 때문으로 분석된다.
상술한 바와 같이 전이금속-칼코젠 화합물 패턴 구조체의 성장 메커니즘을 고려하면, 어떠한 형상의 박막도 구현할 수 있고, 전이금속-칼코젠 화합물을 포함하여 구성된 전기 회로를 다양하게 설계할 수 있다. 따라서, 이하에서는 전이금속-칼코젠 화합물 패턴 구조체의 전자 장치로의 응용에 대하여 상세하게 설명하기로 한다.
도 18은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 트랜스퍼 라인 방법 장치에 적용한 경우의 전기적 특성들을 나타내는 그래프들이다.
도 18에서, 진공 하에서 트랜스퍼 라인 방법(transfer line method, TLM) 장치에 10 μm 폭과 6.2 nm 두께를 가지는 WTe2 박막을 적용한 경우이다.
도 18의 (a)를 참조하면, WTe2 박막으로 구성된 채널의 길이(L)에 대한 상기 TLM 장치의 전류-전압(Ids-Vds) 관계가 나타나있다. 내부 사진은 상기 TLM 장치의 광학현미경 사진이며, 축척은 250 μm이다. 상기 채널의 길이(L)에 무관하게, 전류-전압(Ids-Vds)의 선형 관계가 있음을 알 수 있고, 이는 잘 제한된 오믹 접촉을 존재함을 알 수 있다. 또한, 상기 TLM 장치에서 산출된 저항(ρ)은 약 0.559 mΩ cm 이었다.
도 18의 (b)를 참조하면, 상기 TLM 장치의 상기 WTe2 박막으로 구성된 채널 길이(L)에 대한 저항(R)을 나타나있다. 접촉저항(Rc)은 그래프에서 선형 근사에 의하여 추출될 수 있고, Rc 은 452 Ω 으로 산출되었다. 상기 채널의 길이와 저항 사이의 선형 관계(즉, R= ρL/WH)가 적어도 150 μm 까지의 긴 채널에도 존재함을 알 수 있다.
도 19는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 트랜스퍼 라인 방법 장치에 적용한 경우의 전기적 특성들을 나타내는 그래프들이다.
도 19에서, 진공 하에서 트랜스퍼 라인 방법 장치에 10 μm 폭과 6.2 nm 두께를 가지는 WTe2 박막을 적용한 경우이다.
도 19를 참조하면, (a)는 TLM 곡선을 나타내고, (b)는 산출된 저항 수치들을 나타내고, (c)는 6 K의 낮은 온도에서의 전류-전압(Ids-Vg)의 관계를 나타내고, (d)는 Jds-Fds 의 관계를 나타낸다. 산출된 저항, 접촉 저항(즉, Rc= 452 Ω), 및 더 넓은 박막들에 대하여 얻은 데이터들은 게이트 전압(Vg)에 대한 의존성을 가지지 않음을 알 수 있고, 이는 기계적으로 박리된 플레이크들의 경우와 유사하므로, 상기 WTe2 박막들은 우수한 전기적 특성을 가짐을 알 수 있다. 두 개의 말단을 가지는 WTe2 TLM 장치는 약 0.4 kV/cm 의 낮은 인가 전기장(F)에서 약 11.61 MA/cm2 의 상대적으로 높은 전류 밀도(J)를 유지하며, 이는 높은 바이어스 전기적 이송 거동을 나타낸다. 상기 전류 밀도는 J= F/ρ 의 관계에 의하여 산출할 수 있다. 상기 TLM 장치는 16 MA/cm2 의 높은 전류 밀도(Jds)에 도달할 수 있고, 그 이상의 전류 밀도는 측정 장치의 설정 한계 때문에 더 높은 수준의 전류 주입은 불가능하였다.
도 20은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 자기저항 측정용 홀 바 장치에 적용한 경우의 자기적 특성들을 나타내는 그래프들이다.
도 20에서, 4.26 nm 두께의 WTe2 채널을 가지는 자기저항 측정용 홀 바(Hall bar) 장치에 대한 결과들이 나타나있다.
도 20의 (a)를 참조하면, 상기 WTe2 채널을 가지는 홀 바 장치에서의 인가된 자기장(B)과 자기저항(MR)과의 관계를 나타낸다. 내부 사진은 측정 장치의 광학현미경 사진이며, 축척은 250 μm이다. 무질서 효과를 연구하기 위하여, 상기 WTe2 홀 바 장치의 자기 저항을 분석하였다. 4점 프로브 장치를 이용하면, 자기 저항 (MR = (Rxx(B) - Rxx(0))/ Rxx(0)) 거동을 측정할 수 있다. 전류(Ids)가 1 μA 경우와 10 μA 대한 자기장(B) 변화에 따른 자기저항(MR)이 나타나 있다. 자기장이 증가될수록 자기저항이 커졌다. 또한, 전류(Ids) 가 1 μA 경우가 10 μA에 비하여 더 높은 자기저항을 가짐을 알 수 있다.
도 20의 (b)를 참조하면, 본 발명의 실시예와 종래 연구에서의, 8 T의 자기장 하에서의 대면적 다결정 WTe2 박막 두께에 대한 자기 저항(MR)을 나타낸다. 8 T의 자기장 하에서 자기저항은 약 5.3%이었고, 종래 연구에 비하여 높은 수치이다. 일반적으로, WTe2 박막의 두께가 작아질수록, 무질서는 자기 저항을 억제할 수 있다. 이에 따라, 측정된 큰 수치의 자기 저항은 무질서 효과가 작으며, 결정의 전기 자기적 특성이 우수함을 의미한다. 상기 장치는 무질서 신호 또는 밴드 구조 변화를 나타내고, 벌크 WTe2 의 자기 저항 거동과 비교하여, 더 높은 바이어스 하의 감소된 자기 저항과 약한 항국부화에 의하여 표시된다.
도 21은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 자기저항 측정용 홀 바 장치에 적용한 경우의 자기장 하에서의 전기적 특성들을 나타내는 그래프들이다.
도 21에서, 4.26 nm 두께의 WTe2 채널을 가지는 자기저항 측정용 홀 바 장치에서 8 T의 자기장 하에서의 대한 저온에서의 전기적 특성 결과들이 나타나있다.
도 21의 (a)를 참조하면, 상기 홀 바 장치의 전류(Ids)에 대한 저항 변화를 나타낸다. 8 T의 자기장 하에서, 저항(R)은 Ids 에 의존하며, 전류(Ids)가 증가됨에 따라 감소한다. 증가된 전류(Ids)에 의하여 감소된 저항은 고전류 유도 줄 가열 및 쿨롱 갭의 존재에 기인하는 것으로 분석된다.
도 21의 (b)를 참조하면, 상기 홀 바 장치의 온도에 따른 저항 변화를 나타낸다. 온도가 증가되면, 저항은 감소되며, 이는 전류(Ids)가 증가되기 때문으로 분석된다. 즉, 상기 WTe2 박막에서의 무질서 효과가 관찰된다. 온도 감소에 따른 저항의 증가로부터, dρ/dT에 비례하는 저항의 온도계수(TCR)는 양의 값임을 알 수 있고, 이는 앤더슨(Anderson) 국부화로 지칭된다. 이러한 현상은 원자적으로 얇은 시스템들, 특히 강한 스핀-궤도 커플링을 가지는 물질들에서 종종 관찰되는 무질서에 기인한다. 증가된 전류(Ids)에 의한 발생하는 높은 바이어스는 쿨롱 갭을 극복할 수 있고, 이러한 쿨롱 갭의 존재는 하기의 도 21의 (d)에서의 이송 연구에 의하여 검증될 수 있다.
도 21의 (c)를 참조하면, 상기 홀 바 장치의 온도에 따른 활성화 에너지 변화를 나타낸다. 상기 활성화 에너지(W)는 W=-d(ln R)/d(ln T) 관계 식에 의하여 산출될 수 있다. 상기 그래프에서의 양의 기울기는 금속 이송 거동을 나타내므로, 4.26 nm 두께의 WTe2 에 금속 이송 거동이 여전히 존재함을 알 수 있다. 초박막 WTe2 의 대면적에서의 내부 금속 이송 거동의 신호는 처음으로 보고된다.
도 21의 (d)를 참조하면, 상기 홀 바 장치의 온도에 따른 저항 변화를 나타낸다. 저항(R)이 exp[(T0/T)1/4]에 비례함에 따라 3차원 모트 호핑 법칙에 의하여 적색 점선으로 표시된 바와 같이 선형 근사할 수 있다.
이하에서는, 본 발명의 기술적 사상에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 상기 전이금속-칼코젠 화합물 패턴 구조체로서 텅스텐-이텔루륨 화합물(WTe2)을 적용한 전자 장치의 결과에 대하여 설명하기로 한다.
약 4.40eV 의 상기 WTe2 의 낮은 일함수와 반데르발스 청결 표면을 고려하면, WTe2 는 2차원 반도체들에서 효과적인 n-형 접촉을 형성할 수 있다. 접촉 저항 및 쇼트키 장벽 높이와 같은 금속 접촉들의 품질은 전자 장치들에 적절한 기능을 제공하기 위하여 필수적이다. 그러나, 아직은 물질 준비에 대한 연구가 부족하여, 상기 가설에 대한 심도깊은 연구가 수행되지 못하였다. 본 발명에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법을 이용하면, 대면적에서 약 0.64 nm 수준의 작은 표면 거칠기(Ra)를 가지고, 위치를 제어할 수 있는, 약 4.26 nm 두께의 WTe2 패턴들을 형성할 수 있다.
도 22는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터를 도시한다.
도 22의 (a)를 참조하면, 본 발명의 일실시예에 따른 제조 방법을 이용하여 4.26 nm 두께의 WTe2 패턴들을 위치를 제어하여 형성하고, 화학기상증착법을 이용하여 성장한 단일층 MoS2 을 단순하게 이송하여, WTe2/MoS2 의 금속-반도체 접합을 가지는 단일층 MoS2 전계효과 트랜지스터가 도시되어 있다. 전극으로 통상적인 전자빔 증발을 이용하여 티타늄 전극을 형성하였고, 또한 금 전극을 형성할 수 있다. 상기 전계효과 트랜지스터는 WTe2 와 티타늄 전극 사이에 비대칭 접촉을 가진다.
도 22의 (b)를 참조하면, 상기 전계효과 트랜지스터의 광학 현미경 사진이 나타나있다.
도 22의 (c)를 참조하면, (b)의 적색 원으로 표시된 영역에 대한 WTe2/MoS2 이종 구조의 라만 스펙트럼이 나타나있다. 상기 WTe2/MoS2 계면의 라만 스펙트럼 분석에 의하면, WTe2 및 MoS2 에 대하여 예상된 모든 위치들에 피크들이 강하게 나타난다. 상기 MoS2 는 E2g 와 A1g 사이의 차이는 19 cm- 1 이며, 이와 같은 평면 외부과 평면 내부의 라만 스펙트럼의 차이에 의하여 단일층 물질임을 확인할 수 있다.
도 23은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체 및 벌크 티타늄을 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터의 전기적 특성들을 비교하여 나타내는 그래프들이다.
도 23의 (a)를 참조하면, 상기 MoS2 전계효과 트랜지스터들의 출력 곡선으로서 전류-전압(Ids-Vds) 관계가 도시되어 있다. 적색으로 표시된 전류-전압(Ids-Vds) 관계는 상기 WTe2 로부터의 캐리어 주입에 의한 것이고, 흑색으로 표시된 전류-전압(Ids-Vds) 관계는 상기 티타늄 드레인으로부터의 캐리어 주입에 의한 것이다.
도 23의 (b)를 참조하면, 상기 MoS2 전계효과 트랜지스터들의 이송 곡선으로서 Vds 가 0.1 V 에서의 전류-전압(Ids-Vg) 관계가 도시되어 있다. 적색으로 표시된 전류-전압(Ids-Vg) 관계는 상기 WTe2 로부터의 캐리어 주입에 의한 것이고, 흑색으로 표시된 전류-전압(Ids-Vg) 관계는 상기 티타늄 드레인으로부터의 캐리어 주입에 의한 것이다. 또한, 솔리드 라인들은 로그 크기의 전류에 대한 것이고, 개방 형상들은 선형 크기의 전류에 대한 것이다. 선형 영역에서의 외삽법을 이용하여 전계효과 트랜지스터의 이동도(μFET)를 얻을 수 있다.
도 23의 (c)를 참조하면, 상기 MoS2 전계효과 트랜지스터들에서의 이동도(μFET)가 도시되어 있다. 적색 원들은 WTe2 이 경우이고, 흑색 정사각형들은 티타늄(Ti)의 경우이고, 청색 삼각형들은 금(Au)의 경우이다.
도 24는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터의 전기적 특성들을 나타내는 그래프들이다.
도 24의 (a)를 참조하면, WTe2-MoS2 에 의하여 작동되는 전계효과 트랜지스터의 이송 곡선으로서, 전류-전압(Ids-Vg) 곡선이 나타나있다.
도 24의 (b)를 참조하면, WTe2 로부터 주입된 전자를 가지는 전계효과 트랜지스터의 출력 곡선으로서, 전류-전압(Ids-Vds)곡선이 나타나 있다.
도 24의 (c)를 참조하면, 티타늄 드레인-MoS2 에 의하여 작동되는 전계효과 트랜지스터의 이송 곡선으로서, 전류-전압(Ids-Vg) 곡선이 나타나있다.
도 24의 (d)를 참조하면, 티타늄으로부터 주입된 전자를 가지는 전계효과 트랜지스터의 출력 곡선으로서, 전류-전압(Ids-Vds)곡선이 나타나 있다.
도 23 및 도 24를 참조하면, WTe2/MoS2 계면에서 등방성 전하 이송이 이루어지며, 이는 도 10을 참조하여 설명한 바와 같이 상기 WTe2 패턴들의 다결정 특성에 기인되는 것으로 분석되며, 두 개의 격자들 사이에 상대적인 평면 내 방위에 대해 독립적이기 때문이다. 도 23 및 도 24의 모든 전기적 측정들은 상온에서 수행되었다. 상기 WTe2 가 접촉된 MoS2 전계효과 트랜지스터의 온-상태 전류(Ion)는 약 215 nA/μm 이며, 티타늄이 접촉된 전계효과 트랜지스터에 비하여 다섯 배 이상 큰 수치이다. 출력 특성도 동일한 거동을 나타낸다.
추가로, 이단자(two-terminal) 전계효과 이동도(μFET)는 하기의 식 2를 이용하여 계산될 수 있다.
<식 2>
Figure 112019048696557-pat00002
여기에서, L은 채널 길이, Vg 는 인가된 백 게이트 전압, 및 Ci 는 SiO2 유전층의 캐패시턴스(약 11.5 nFcm-2)이다.
상기 WTe2 가 접촉된 MoS2 전계효과 트랜지스터의 계산된 이동도(μFET)는 약 약 2.20 cm2V-1s- 1 이고, 티타늄이 접촉된 전계효과 트랜지스터의 약 1.23 cm2V-1s-1 에 비하여 약 두 배의 크기이다.
도 25는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 이용하여 형성하고 대칭 접촉들을 가지는 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터에 대한 형상 및 전기적 특성들을 나타내는 그래프들이다.
도 25의 (a)를 참조하면, MoS2 층을 중앙에 배치하고, 본 발명의 일실시예에 따른 제조 방법을 이용하여 형성한 4.26 nm 두께의 WTe2 패턴들이 양 측에 배치되고, 또한 상기 WTe2 패턴들에 각각 접촉하는 티타늄 전극을 포함하는 전계효과 트랜지스터가 도시되어 있다.
도 25의 (b)를 참조하면, 대칭 접촉들을 가지는 상기 전계효과 트랜지스터의 광학 현미경 사진이 나타나있다.
도 25의 (c)를 참조하면, WTe2-MoS2 에 의하여 작동되는 전계효과 트랜지스터의 이송 곡선으로서, 전류-전압(Ids-Vg) 곡선이 나타나있다.
도 25의 (d)를 참조하면, WTe2-MoS2 에 의하여 작동되는 전계효과 트랜지스터의 출력 곡선으로서, 전류-전압(Ids-Vds) 곡선이 나타나있다.
상술한 바와 같은 방식으로, 대칭 접촉들을 가지는 전계효과 트랜지스터를 10 개 이상의 많은 개수에 대하여 온-상태 전류(Ion) 및 이동도(μFET)를 산출하였고, WTe2 접촉의 도입에 의한 전기적 성능 증가를 검증하였다.
도 26은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체, 벌크(bulk) 티타늄, 및 금을 전극으로 적용하여 형성하고 대칭 접촉들을 가지는 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터에 대한 전기적 특성들에 대한 파라미터들을 나타내는 표이다.
도 26을 참조하면, 본 발명의 일실시예에 따른 WTe2 와 비교예로서 금(Au)과 티타늄(Ti)을 각각 가지는 MoS2 전계효과 트랜지스터에 대한 이동도(μFET), 온-상태 전류(Ion), 온/오프 비율(on/off ratio)이 나타나있다. 상기 WTe2 가 접촉된 전계효과 트랜지스터의 경우에는, 상기 WTe2 의 이동도(μFET)가 7.33 cm2V-1s- 1 의 높은 값을 가지므로, 티타늄이 접촉된 전계효과 트랜지스터 또는 금이 접촉된 전계효과 트랜지스터에 비하여 더 높은 성능을 가짐을 알 수 있다. 이는 WTe2 및 MoS2 사이의 2차원 반데르발스 계면에서 더 작은 접촉 장벽을 가지기 때문으로 분석된다.
도 27은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체 및 벌크(bulk) 티타늄을 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터의 온도 의존성 전기적 특성들을 나타내는 그래프들이다.
도 27의 (a)를 참조하면, WTe2 가 접촉된 단일층 MoS2 전계효과 트랜지스터의 138 K 내지 258 K 범위의 저온에서의 전기적 특성으로서 이단자 전류-전압(Ids-Vg) 곡선이 나타나있다. 여기에서, Vd 는 1 V인 경우이다.
도 27의 (b)를 참조하면, WTe2 가 접촉된 단일층 MoS2 전계효과 트랜지스터의 1/kBT 에 대한 ln(Ids/T2) 의 아레니우스 선형 근사가 도시되어 있다.
도 27의 (c)를 참조하면, 비교예로서 티타늄(Ti)이 접촉된 단일층 MoS2 전계효과 트랜지스터의 138 K 내지 258 K 범위의 저온에서의 전기적 특성으로서 이단자 전류-전압(Ids-Vg) 곡선이 나타나있다. 여기에서, Vd 는 1 V인 경우이다.
도 27의 (d)를 참조하면, 티타늄(Ti)이 접촉된 단일층 MoS2 전계효과 트랜지스터의 1/kBT 에 대한 ln(Ids/T2) 의 아레니우스 선형 근사가 도시되어 있다.
도 27을 참조하면, WTe2/MoS2 계면의 저항 적절성을 분석하기 위하여, 다양한 온도들에서 MoS2 전계효과 트랜지스터의 전기적 특성을 분석하였다. 도 27의 (a)에 도시된 바와 같이, 온도가 258K에서 138K로 감소됨에 따라, WTe2 가 접촉된 MoS2 전계효과 트랜지스터의 전도도는 급속하게 감소되었다. 이는, 도 27의 (c)에 도시된 티타늄이 접촉된 MoS2 전계효과 트랜지스터와 동일한 거동이다. 상기 온도 증가에 따른 전도도 감소 거동으로부터, 포논 제한 프로세스보다는 접촉 제한 프로세스에 의하여 전자 전달이 결정되는 것으로 분석된다. 하기의 식 3은 열전자 방출 모드를 나타낸다.
<식 3>
Figure 112019048696557-pat00003
여기에서, A는 접합 면적, 및 A* 는 유효 리차드슨 볼츠만(Richardson Boltzmann) 상수이다.
상기 관계를 이용하여, WTe2/MoS2 계면에서의 쇼트키 장벽 높이(ΦB)를 구할 수 있다. 구체적으로, 도 27의 (b) 및 도 27의 (d)에 도시된 1/kBT의 함수로서 ln(Ids/T2)에 대한 선형 기울기를 이용하여 쇼트키 장벽 높이(ΦB)를 구할 수 있다.
도 28은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체 및 벌크(bulk) 티타늄을 전극으로 적용하여 형성한 단원자층 MoS2 채널층을 갖는 2차원 전계효과 트랜지스터의 쇼트키 장벽 특성을 나타내는 그래프들이다.
도 28의 (a)를 참조하면, 전압(Vg)에 대하여 의존하는 계면에서의 쇼트키 장벽 높이가 도시되어 있다. 금속-반도체 접합에서의 전하 주입은 쇼트키 장벽 높이에 강하게 의존하므로, 상기 쇼트키 장벽 높이에 대한 정보와 제어는 최적화된 전기적 접촉들을 구현하기에 필수적이다. 적색은 MoS2/WTe2 계면에서의 쇼트키 장벽 높이를 나타내고, 청색은 MoS2/Ti 계면에서의 쇼트키 장벽 높이를 나타낸다. 계면에서의 쇼트키 장벽 높이는 평평한 밴드 전압(VFB)에서의 쇼트키 장벽 높이에 의하여 결정된다. 솔리드 라인은 평평한 밴드 조건 (Vg < VFB)에 도달하기 전의 열전자 영역을 도시하기 위하여 선형 근사되어 있다. 여기에서, 열전자 프로세스(즉, ΦB>계면에서의 쇼트키 장벽 높이)로부터 터널링 프로세스(계면에서의 쇼트키 장벽 높이> ΦB)까지의 이송에서의 전이가 발생한다.
도 28의 (a)의 우측에는, 쇼트키 모트 모드를 이용하여 산출된 쇼트키 장벽 높이의 이론 수치들이 도시되어 있다. 상기 쇼트키 모트 모드를 이용한 WTe2/MoS2 계면에서의 쇼트키 장벽 높이는 100 meV 이고, Ti/MoS2 계면에서의 쇼트키 장벽 높이는 0 meV 이다.
도 28의 (b)를 참조하면, 평평한 밴드 전압(VFB)에서의 쇼트키 장벽 높이(SBH)는, WTe2 가 접촉된 전계효과 트랜지스터에서는, 5 개 이상의 평균값으로서, 103.5 ± 18.3 meV 이다. 이는 쇼트키-모트 원리를 이용하여 산출된 이론 수치인 약 100 meV에 근접하므로, 거의 완벽한 계면들임을 알 수 있다. 참고로, n-형 반도체에 대하여 쇼트키 장벽 높이는 "일함수-Xs" 이고, 여기에서 Xs는 n-형 반도체의 전자 친화도이다. 예를 들어, 단일층 MoS2 의 Xs는 4.3eV이다. 반면, 티타늄이 접촉된 전계효과 트랜지스터에서는 137.3 ± 46.9 meV 이다. 따라서, WTe2/MoS2 의 쇼트키 장벽 높이가 약간 작음을 알 수 있다. 또한, 티타늄은 4.3 eV의 일함수를 가지고, WTe2 의 일함수에 비하여 작다. 참고로, 에러바는 측정 결과들의 표준 편차를 나타낸다.
일반적으로, 반데르발스 반도체 상의 벌크 금속 접촉은 금속 유도 갭 상태(metal-induced gap state, MIGS)를 형성할 수 있고, 또는 계면에서의 무질서를 형성할 수 있고, 이상적인 일함수 정렬로부터 편차를 유도할 수 있다. 티타늄이 접촉된 MoS2 전계효과 트랜지스터에 대하여, 동일한 효과는 갭에서의 페르미 준위를 야기하고 고정할 수 있고, 쇼트키-모트 이론으로부터의 계산 수치인 약 0 meV 에 비하여 매우 큰 쇼트키 장벽 높이를 야기하게 된다. 흥미롭게는, 종래 연구와 비교하면, 상대적으로 낮은 Ti/MoS2 의 쇼트키 장벽 높이를 얻을 수 있다. 0.1 Å/s 이하의 증착 속도를 가지는 초고진공 전자빔 증발법을 이용하여 단일층 MoS2 상에 티타늄을 중대한 파손을 발생시키지 않으면서 완만하게 증착하면, 티타늄이 환경과 반응하는 것을 방지할 수 있다.
도 28의 (c)를 참조하면, 금속들의 일함수 관점에서, 단일층 MoS2 와 Ti, Cr, Ag, Au, 및 Pd 등과 같은 종래의 금속들로 구성된 전극들 사이의 평평한 밴드 전압(VFB)에서의 추출된 쇼트키 장벽 높이가 도시되어 있다. 종래의 3차원 금속들과 비교하면, WTe2 는 쇼트키 장벽 높이의 관점에서 n-형 전극으로서 큰 장점을 제공할 수 있다. 상기 약 103.5 meV의 쇼트키 장벽 높이는 단일층 및 다층 MoS2 상에 형성된 금속 전극들에 대하여 측정된 가장 낮은 쇼트키 장벽 높이이다. 쇼트키 장벽 높이는 수 개의 MoS2 층들의 개수(일반적으로, 1층 내지 3층들로 한정됨)에 강하게 의존하며, 그 이유는 두께가 감소됨에 따라 밴드갭이 증가하기 때문이다. 종래의 3차원 금속들의 쇼트키 장벽 높이는 회색 점선으로 표시된 바와 같이 S=0.067 로서, 일함수에 약하게 의존한다. 상기 S 값은 일함수에 대한 쇼트키 장벽 높이의 그래프에 선형 근사하여 계산하였다. 반면, WTe2 의 쇼트키 장벽 높이는 적색 점선으로 표시된 바와 같이 S=1 의 쇼트키-모트 한계를 가질 수 있다.
여기에서, 상기 "S"는 FLP의 강도를 나타내며, 하기의 식 4를 이용하여 산출할 수 있다. 이상적인 경우(또는 쇼트키-모트 한계를 의미함)에서는 S=1이고, 페르미 준위에 고정되는 경우에는 S=0이다.
<식 4>
Figure 112019048696557-pat00004
WTe2/MoS2 금속-반도체 접합에 대하여, 다른 일함수를 가지는 WTe2-MoS2 합금의 부존재와 계면에서의 MIGS(또는 무질서들)의 부존재는 페르미 준위에 고정되지 않게 하고, 2차원 반데르발스 금속-반도체 접합 시스템의 선택에 의한 오믹 접촉의 효율을 증가시킬 수 있다.
도 28의 (d)를 참조하면, 금속들의 일함수 관점에서, 단일층 MoS2 와 수직으로 이송된 반데르발스 층의 금속들, 예를 들어, 그래핀, TaS2, MXene, NbS2, 및 Mo2C 등으로 구성된 전극들 사이의 평평한 밴드 전압(VFB)에서의 추출된 쇼트키 장벽 높이가 도시되어 있다. 그래핀, Mo2C, 및 NbS2 의 쇼트키 장벽 높이들은 적색 점선으로 표시된 쇼트키-모트 한계(S=1) 의 경향을 따르게 되고, 이러한 수치는 광범위에서 다양하게 나타난다. 이에 따라 다른 반데르발스 금속들에 의하여 쇼트키 장벽 높이를 조정할 수 있다. 유의할 점은, 상기 WTe2 접촉들의 쇼트키 장벽 높이와 일함수는 경쟁하는 반데르발스 금속들 중에서 가장 낮게 나타났고, 초박막 2차원 전자 장치들에 대한 n-형 전기적 접촉을 사용함에 있어서 상대적인 장점이 있음을 알 수 있다. 단결정 플레이크들과 비교하면, MoS2 와 WTe2 사이의 매끈한 반데르발스 계면에 의하여 상기 WTe2 원자 층들이 높은 전도도를 가질 수 있다.
결과적으로, WTe2 접촉은 상대적으로 낮은 일함수를 가지며, 이상적인 쇼트키-모트 모드로부터 편차가 거의 없이 낮은 쇼트키 장벽 높이를 가지게 된다. 즉, 페르미 준위를 고정하는 강도, "S = dSBH/dWF = 1 "은 도 28의 (c)와 (d)에 적색 점선으로 도시되어 있다. 반면, 종래의 금속들 및 일부의 반데르발스 금속들은 상기 적색 점선으로부터 편차를 보인다.
전자 장치의 성능에 대한 WTe2 표면 거칠기의 효과에 대한 연구는 고성능 전계효과 트랜지스터들의 제조를 위한 청결(clean) 반데르발스 계면의 필수적인 기능을 검증할 수 있다.
도 29는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 이용하여 형성한 전계효과 트랜지스터의 계면에 대한 X-선 광전자 스펙트럼을 나타내는 그래프들이다.
도 29를 참조하면, 금속 박막의 증착에 의하여 준비되고 1.5 nm 두께를 가지는 Ti/MoS2 계면의 화학적 분석으로서, (a)는 MoS2 의 Mo 3d 스펙트럼이고, (b)는 MoS2 의 S 2p 스펙트럼이고, (c)는 Ti 2p 의 스펙트럼이다. 높은 에너지 증착 (MoxSy)에 의하여 열화된 MoS2 와 Ti 및 S (TixSy) 사이의 오비탈 중첩에 의하여 형성된 서브 피크들이 나타난다. 따라서, Ti와 MoS2 사이의 계면은 더 이상 거칠지 않다. 그러나, Ti 와 S 사이의 공유 결합은 존재한다. 이러한 결과로서 쇼트키-모트 모드를 위반하게 된다. TiO2 피크들의 존재는 진공 챔버 내의 잔류 H2O 및 OH에 의하거나 또는 5 분 이내의 준비과정에서의 공기 노출에 기인한 즉시 산화에 의할 수 있다.
도 30은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 이용하여 형성한 전계효과 트랜지스터의 전기적 특성들에 대한 표면 거칠기의 영향을 분석한 원자힘 현미경 사진들 및 그래프이다.
도 30의 (a)를 참조하면, 증착 직후의 텅스텐 전구체 박막의 원자힘 현미경 사진이며, 0.125 nm 의 표면 거칠기를 나타낸다.
도 30의 (b)를 참조하면, 3 시간 동안 초음파 처리된 텅스텐 전구체 박막의 원자힘 현미경 사진이며, 0.196 nm 의 다소 증가된 표면 거칠기를 나타낸다.
도 30의 (c)를 참조하면, 초음파 처리된 텅스텐 박막을 이용하여 형성된 WTe2 의 원자힘 현미경 사진이며, 1.26 nm의 표면 거칠기(Ra)를 가진다. 이러한 표면 거칠기는 일반적인 방식으로 형성된 경우의 표면 거칠기 0.7 nm에 비하여 약 두 배 이상 큰 수치이다.
도 30의 (d)를 참조하면, 다른 표면 거칠기를 각각 가지는 WTe2 전극에 접촉된 MoS2 전계효과 트랜지스터들의 전계 효과 이동도(μFET)가 나타나있다.
도 30의 결과로서, 파손을 야기하지 않고, 2차원 반도체 상에 WTe2 금속 접촉들을 형성하는 것은, 계면에서의 중대한 무질서 효과 및 FLP를 방지할 수 있고, 최종적으로 전자 전달을 위한 우수한 경로를 제공할 수 있다.
정리하면, 본 발명은 높은 전기적 성능을 가지도록 원하는 표면들 및 위치들 상에 패턴된 전이금속 텔루륨 화합물을 웨이퍼 스케일로 제조하는 것을 제공할 수 있다. 또한, 거의 완벽한(close-to-perfect) 계면들을 가지는 2차원 WTe2/MoS2 반데르발스 금속-반도체 접합들을 포함하는 단일층 MoS2 전계효과 트랜지스터들의 실험적 형성 결과를 제공할 수 있다. 기계적으로 박리된 플레이크들과 비견되는 전기적 성능을 가지는 고품질, 화학양론적 전이금속 텔루륨 화합물을 성장시키는 간단하고 효과적인 방법들을 제공할 수 있다. 상기 WTe2/MoS2 계면의 측정된 쇼트키 장벽 높이는 약 103.5 meV 이며, 이는 단일층 및 다층 MoS2, 상에 형성된 금속 전극들에 대하여 가장 낮은 실험 수치이고, 쇼트키-모트 원리에 의하여 계산된 이론 수치인 약 100 meV 에 매우 근접하였다. 종래의 3차원 금속들의 금속-반도체 접합들과 비교하여, 제조된 2차원 WTe2/MoS2 반데르발스 금속-반도체 접합들은 금속-반도체 접합들을 가로질러 매우 개선된 전기적 주입을 나타내고, 이에 따라 낮은 쇼트키 장벽 높이를 제공하고, 계면에서의 페르미 준위를 고정하지 않는다. 2차원 반데르발스 금속-반도체 접합 시스템의 선택은 금속 접촉들의 품질을 개선하기 위하여 매우 효과적이다. 2차원 반도체 표면으로부터 반데르발스 금속 접촉의 디커플링은 미래에 극성을 가지는 전계효과 트랜지스터들을 구현할 수 있다.
도 31은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 그래핀 상에 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 도시한다.
도 31의 (a)를 참조하면, WTe2/그래핀/SiO2 구조체의 광학현미경 사진이 나타내있다. 구리 박막 상에 화학기상증착법을 이용하여 그래핀을 성장시키고, 상기 그래핀을 SiO2/Si 기판 상에 습식 이송한 후에, 이어서 스퍼터링에 의하여 텅스텐 전구체 박막을 증착하고, 본 발명의 기술적 사상에 의하여 상기 텅스텐 전구체 박막을 텔루륨화하여 상기 WTe2/그래핀/SiO2 구조체를 형성하였다. 상기 WTe2/그래핀/SiO2 구조체는 전체적으로 균일한 조도를 나타내었다.
도 31의 (b)를 참조하면, 상기 WTe2/그래핀/SiO2 구조체에 대하여, 그래핀의 주름에 대한 추적자들을 나타내는 원자힘 현미경 사진이 나타내있다.
도 31의 (c)를 참조하면, 상기 WTe2/그래핀/SiO2 구조체에 대하여, 라만 스펙트럼을 나타내는 그래프가 도시되어 있다. A1 5 및 A1 2 의 WTe2 의 진동 모드와 D 및 G의 그래핀의 진동 모드에 대한 신호들이 표시되어 있다. 그래핀의 2D 피크가 존재하지 않는 이유는 텅스텐 전구체의 스퍼터링의 고-에너지 증착에 의하여 구조적인 뒤틀어짐과 관련되는 것으로 분석된다.
도 32는 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 석영 상에 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 도시한다.
도 32의 (a)를 참조하면, 약 2.5 cm x 2.5 cm의 대면적을 가지는 WTe2/석영 구조체의 광학 사진이 나타나있다.
도 32의 (b)를 참조하면, 상기 WTe2/석영 구조체의 라만 스펙트럼이 나타나있다. A1 5 및 A1 2 의 WTe2 의 진동 모드에 대한 신호들이 표시되어 있다.
도 32의 (c)를 참조하면, 상기 WTe2/석영 구조체의 광대역 파장에 대한 반사 스펙트럼(R), 투과 스펙트럼(T), 및 흡수 스펙트럼(α)이 나타나 있다. 석영 기판에 의한 스펙트럼은 제거하였다. 5층 내지 6층으로 구성되고 약 4.26 nm 의 상기 WTe2 의 두께를 고려하면, 550 nm 파장에서 약 60 %의 투과가 가능할 것으로 분석된다.
도 33은 본 발명의 일실시예에 따른 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법에 의하여 사파이어 상에 형성된 텅스텐-이텔루륨 화합물 패턴 구조체를 도시한다.
도 33의 (a)를 참조하면, 약 1 cm x 1 cm의 대면적을 가지는 WTe2/사파이어 구조체의 광학 사진이 나타나있다. 상기 WTe2 박막은 r-평면 사파이어 상에 형성되었다. 흑색 점선은 전구체가 위치한 특정 위치를 나타낸다.
도 33의 (b)를 참조하면, 상기 WTe2/사파이어 구조체의 라만 스펙트럼이 나타나있다. A1 5 및 A1 2 의 WTe2 의 진동 모드에 대한 신호들 및 약 415 cm-1 에서의 사파이어에 대한 신호가 표시되어 있다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (13)

  1. 제1 기판 상에 제1 전이금속을 포함하는 전이금속층을 형성하는 단계;
    상기 전이금속층을 패터닝하여 전이금속 패턴층을 형성하는 단계;
    제2 기판 상에 칼코젠 물질을 포함하는 칼코젠 물질층을 형성하는 단계;
    상기 칼코젠 물질층이 형성된 상기 제2 기판을 상기 전이금속 패턴층이 형성된 상기 제1 기판 상에 적층하여, 상기 전이금속 패턴층과 상기 칼코젠 물질층이 직접적으로 접촉하게 하는 단계;
    상기 칼코젠 물질층을 열처리하는 단계;
    상기 열처리에 의하여 상기 칼코젠 물질층으로부터 기화되어 추출된 상기 칼코젠 물질이 상기 전이금속 패턴층의 상기 제1 전이금속과 반응하여 전이금속-칼코젠 화합물을 형성하고, 이에 따라 전이금속-칼코젠 화합물 패턴 구조체를 형성하는 단계; 및
    상기 전이금속-칼코젠 화합물 패턴 구조체의 형성 후, 상기 칼코젠 물질층이 형성된 상기 제2 기판을 제거하는 단계를 포함하는,
    전이금속-칼코젠 화합물 패턴 구조체의 제조 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 제1 기판은 실리콘(Si), 실리콘 산화물(SiO2), 석영(quartz), 알루미늄 산화물(Al2O3), 및 그래핀(graphene) 중 적어도 어느 하나를 포함하며, 결정성 및 비결정성에 무관하게 모든 종류의 기판을 포함하는, 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법.
  4. 청구항 1에 있어서,
    상기 전이금속은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 니오븀(Nb), 텔루륨(Te), 하프늄(Hf), 탄탈륨(Ta), 레늄(Re), 코발트(Co), 니켈(Ni), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 백금(Pt) 및 이들의 합금 중 적어도 어느 하나를 포함하는, 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법.
  5. 청구항 1에 있어서,
    상기 칼코젠 물질층은 황(S), 셀레늄(Se), 및 텔루륨(Te) 중 적어도 어느 하나를 포함하는, 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법.
  6. 청구항 1에 있어서,
    상기 칼코젠 물질층은 니켈(Ni), 구리(Cu), 금(Au), 은(Ag), 팔라듐(Pd), 및 이들의 합금 중 적어도 어느 하나를 포함하는, 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법.
  7. 청구항 1에 있어서,
    상기 열처리하는 단계는 450℃ 내지 550℃ 범위의 온도에서 수행되는, 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법.
  8. 청구항 1에 있어서,
    상기 열처리하는 단계는 불활성 분위기에서 수행되는, 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법.
  9. 삭제
  10. 청구항 1에 있어서,
    상기 전이금속-칼코젠 화합물은 WTe2, MoTe2, 및 WxMo1 - xTe2 (여기에서, 0<x<1) 중 적어도 어느 하나를 포함하는, 전이금속-칼코젠 화합물 패턴 구조체의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020190055793A 2019-05-13 2019-05-13 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극 KR102196693B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190055793A KR102196693B1 (ko) 2019-05-13 2019-05-13 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극
PCT/KR2020/005061 WO2020231023A1 (ko) 2019-05-13 2020-04-16 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190055793A KR102196693B1 (ko) 2019-05-13 2019-05-13 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극

Publications (2)

Publication Number Publication Date
KR20200131391A KR20200131391A (ko) 2020-11-24
KR102196693B1 true KR102196693B1 (ko) 2020-12-30

Family

ID=73289661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190055793A KR102196693B1 (ko) 2019-05-13 2019-05-13 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극

Country Status (2)

Country Link
KR (1) KR102196693B1 (ko)
WO (1) WO2020231023A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113353980A (zh) * 2021-05-21 2021-09-07 国家纳米科学中心 一种自插层钒基二维纳米片及其制备方法和应用
CN115141031B (zh) * 2022-05-18 2023-07-04 安徽大学 电磁波吸收复合材料及其制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809251B1 (ko) * 2016-11-17 2017-12-14 한국화학연구원 전이금속 칼코게나이드 층의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090020938A (ko) * 2007-08-24 2009-02-27 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR101360997B1 (ko) * 2012-03-12 2014-02-11 성균관대학교산학협력단 금속 칼코게나이드 박막의 제조 방법
KR101500944B1 (ko) * 2013-03-22 2015-03-10 경희대학교 산학협력단 칼코겐 화합물의 2차원 대면적 성장 방법, cmos형 구조체의 제조 방법, 칼코겐 화합물의 막, 칼코겐 화합물의 막을 포함하는 전자 소자 및 cmos형 구조체
KR101523172B1 (ko) * 2014-01-13 2015-05-26 포항공과대학교 산학협력단 금속-칼코게나이드 박막의 제조방법 및 그에 의해 제조되는 금속-칼코게나이드 박막
KR102325523B1 (ko) * 2015-01-29 2021-11-12 엘지전자 주식회사 금속 칼코게나이드 소자 및 그 제조 방법
KR20160127885A (ko) 2015-04-27 2016-11-07 전자부품연구원 층상 구조의 2차원 물질의 반응성 증가방법 및 이를 이용한 산화그래핀 제조방법
US9640391B2 (en) * 2015-06-23 2017-05-02 The Trustees Of The Stevens Institute Of Technology Direct and pre-patterned synthesis of two-dimensional heterostructures
KR101916998B1 (ko) * 2016-04-26 2019-01-30 연세대학교 산학협력단 전이금속 디칼코게나이드와 금속 산화물 반도체를 이용한 pn 접합 다이오드 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809251B1 (ko) * 2016-11-17 2017-12-14 한국화학연구원 전이금속 칼코게나이드 층의 제조 방법

Also Published As

Publication number Publication date
KR20200131391A (ko) 2020-11-24
WO2020231023A1 (ko) 2020-11-19

Similar Documents

Publication Publication Date Title
Song et al. Wafer-scale production of patterned transition metal ditelluride layers for two-dimensional metal–semiconductor contacts at the Schottky–Mott limit
Walsh et al. Interface chemistry of contact metals and ferromagnets on the topological insulator Bi2Se3
Sung et al. Coplanar semiconductor–metal circuitry defined on few-layer MoTe2 via polymorphic heteroepitaxy
Kim et al. Non-epitaxial single-crystal 2D material growth by geometric confinement
US8288190B2 (en) Methods of making heterojunction devices
Fukamachi et al. Large-area synthesis and transfer of multilayer hexagonal boron nitride for enhanced graphene device arrays
Fan et al. Epitaxial growth of 2D Bi2O2Se nanoplates/1D CsPbBr3 nanowires mixed‐dimensional heterostructures with enhanced optoelectronic properties
KR101047610B1 (ko) 코어/쉘 구조를 갖는 열전 나노와이어의 제조방법
CN108630750A (zh) 具有二维侧边异质结构的半导体装置的制造方法
Jung et al. Surface effects on electronic transport of 2D chalcogenide thin films and nanostructures
Averyanov et al. Europium silicide–a prospective material for contacts with silicon
KR102196693B1 (ko) 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법, 및 그를 포함한 2차원 평면형 소자용 전극
Sun et al. p-Type conductivity of hexagonal boron nitride as a dielectrically tunable monolayer: Modulation doping with magnesium
Li et al. Controllable preparation of 2D vertical van der waals heterostructures and superlattices for functional applications
Choi et al. Directly grown Te nanowire electrodes and soft plasma etching for high-performance MoTe2 field-effect transistors
Guo et al. Two-step chemical vapor deposition synthesis of NiTe2-MoS2 vertical junctions with improved MoS2 transistor performance
KR102162010B1 (ko) 도핑된 전이금속-칼코젠 화합물 패턴 구조체, 그의 제조 방법 및 그를 포함한 2차원 평면형 소자용 전극
Li et al. Synthesis of 2D α‐GeTe Single Crystals and α‐GeTe/WSe2 Heterostructures with Enhanced Electronic Performance
Tulić et al. Ni-mediated reactions in nanocrystalline diamond on Si substrates: the role of the oxide barrier
KR101993365B1 (ko) 전이금속 칼코젠 화합물의 제조 방법
RU2723125C1 (ru) СПОСОБ СОЗДАНИЯ МАТЕРИАЛОВ НА ОСНОВЕ ГЕРМАНЕНА EuGe2 И SrGe2 С ВЫСОКОЙ ПОДВИЖНОСТЬЮ НОСИТЕЛЕЙ ЗАРЯДА
KR100975126B1 (ko) 구리가 도핑된 질화물 희박 자성 반도체 및 그 제조 방법
KR20190003223A (ko) 2차원 이종 접합 구조 전계 효과 트랜지스터 및 그 제조 방법
Wang et al. Self-organization of various “phase-separated” nanostructures in a single chemical vapor deposition
JP2017163042A (ja) 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant