WO2016031328A1 - 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法 Download PDF

Info

Publication number
WO2016031328A1
WO2016031328A1 PCT/JP2015/065324 JP2015065324W WO2016031328A1 WO 2016031328 A1 WO2016031328 A1 WO 2016031328A1 JP 2015065324 W JP2015065324 W JP 2015065324W WO 2016031328 A1 WO2016031328 A1 WO 2016031328A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
semiconductor
epitaxial
hydrogen
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/065324
Other languages
English (en)
French (fr)
Inventor
亮輔 奥山
武 門野
栗田　一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to KR1020177005837A priority Critical patent/KR101916931B1/ko
Priority to US15/506,457 priority patent/US20170256668A1/en
Priority to CN202411414222.8A priority patent/CN119324151A/zh
Priority to CN201580046544.4A priority patent/CN107078029B/zh
Priority to CN202110533773.6A priority patent/CN113284795B/zh
Priority to DE112015003938.4T priority patent/DE112015003938B4/de
Publication of WO2016031328A1 publication Critical patent/WO2016031328A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H10F77/1223—Active materials comprising only Group IV materials characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/224—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species

Definitions

  • the present invention relates to a semiconductor epitaxial wafer, a method for manufacturing the same, and a method for manufacturing a solid-state imaging device.
  • Semiconductor epitaxial wafers in which an epitaxial layer is formed on a semiconductor wafer include various types such as MOSFETs (Metal-Oxide-Semiconductors), DRAMs (Dynamic Random Access Memory), power transistors, and back-illuminated solid-state imaging devices. It is used as a device substrate for semiconductor devices.
  • MOSFETs Metal-Oxide-Semiconductors
  • DRAMs Dynamic Random Access Memory
  • power transistors and back-illuminated solid-state imaging devices. It is used as a device substrate for semiconductor devices.
  • a back-illuminated solid-state imaging device can capture light from outside directly into the sensor by arranging a wiring layer or the like below the sensor unit, and can capture clearer images and videos even in dark places. Therefore, in recent years, it has been widely used for mobile phones such as digital video cameras and smartphones.
  • Patent Document 1 when a silicon substrate is subjected to an oxygen precipitation heat treatment, and then an epitaxial layer is formed to manufacture an epitaxial wafer, the leakage current after the formation of the epitaxial layer is controlled by controlling the conditions of the oxygen precipitation heat treatment.
  • An epitaxial wafer manufacturing method for manufacturing an epitaxial wafer having a value of 1.5E-10A or less is disclosed.
  • the applicant of the present application in Patent Document 2 is formed at a depth of 1 ⁇ m or more and 10 ⁇ m or less from the surface on which the device is formed, and the dose amount is 1 ⁇ 10 13 / cm 2 or more and 3 ⁇ 10 14 /.
  • a silicon wafer having a contamination protective layer into which nonmetallic ions of cm 2 or less are introduced is proposed.
  • an object of the present invention is to provide a semiconductor epitaxial wafer having an epitaxial layer with higher crystallinity and a method for manufacturing the same.
  • the present inventors have intensively studied to solve the above-described problems, and have focused on the fact that a peak of the hydrogen concentration profile exists in the surface layer portion of the semiconductor epitaxial wafer on the side where the epitaxial layer is formed.
  • hydrogen which is a light element
  • the hydrogen diffuses due to heat treatment during the formation of the epitaxial layer. Therefore, it has not been thought so far that hydrogen contributes to the improvement of the device quality of a semiconductor device manufactured using a semiconductor epitaxial wafer.
  • the inventors' experiments show that the crystallinity of the epitaxial layer is clearly improved in the semiconductor epitaxial wafer in which the peak of the hydrogen concentration profile exists in the surface layer portion of the semiconductor wafer where the epitaxial layer is formed. The result proved. Accordingly, the present inventors have found that hydrogen in the surface layer portion of the semiconductor wafer contributes to improvement in crystallinity of the epitaxial layer, and have completed the present invention. In addition, the present inventors have developed a method for suitably manufacturing such a semiconductor epitaxial wafer. That is, the gist configuration of the present invention is as follows.
  • the semiconductor epitaxial wafer of the present invention is a semiconductor epitaxial wafer in which an epitaxial layer is formed on the surface of the semiconductor wafer, and is detected by SIMS analysis in a surface layer portion of the semiconductor wafer on the side where the epitaxial layer is formed. There is a peak in the hydrogen concentration profile.
  • the peak of the hydrogen concentration profile is located within a range from the surface of the semiconductor wafer to a depth of 150 nm in the thickness direction.
  • the peak concentration of the hydrogen concentration profile is preferably 1.0 ⁇ 10 17 atoms / cm 3 or more.
  • the semiconductor wafer has a modified layer in which carbon is dissolved in the surface layer portion, and the half width of the peak of the carbon concentration profile in the thickness direction of the semiconductor wafer in the modified layer is 100 nm or less. preferable.
  • the peak of the carbon concentration profile is located within a range from the surface of the semiconductor wafer to a depth of 150 nm in the thickness direction.
  • the semiconductor wafer is preferably a silicon wafer.
  • the semiconductor epitaxial wafer manufacturing method includes a first step of irradiating a surface of the semiconductor wafer with cluster ions containing hydrogen as a constituent element, and an epitaxial layer is formed on the surface of the semiconductor wafer after the first step. And forming a beam current value of the cluster ions to be 50 ⁇ A or more in the first step.
  • the beam current value is preferably set to 5000 ⁇ A or less.
  • the cluster ions further contain carbon as a constituent element.
  • the semiconductor wafer is preferably a silicon wafer.
  • the manufacturing method of the solid-state image sensor of this invention forms a solid-state image sensor in the epitaxial layer of the semiconductor epitaxial wafer manufactured by any one said semiconductor epitaxial wafer or the said any one manufacturing method. It is characterized by.
  • the semiconductor having an epitaxial layer with higher crystallinity can be provided.
  • this invention can provide the manufacturing method of the semiconductor epitaxial wafer which has an epitaxial layer provided with higher crystallinity.
  • FIG. 1 is a schematic cross-sectional view illustrating a semiconductor epitaxial wafer 100 according to an embodiment of the present invention.
  • 1 is a schematic cross-sectional view illustrating a semiconductor epitaxial wafer 200 according to a preferred embodiment of the present invention. It is a model cross section explaining the manufacturing method of the semiconductor epitaxial wafer 200 by one Embodiment of this invention.
  • (A) is a schematic diagram explaining the irradiation mechanism in the case of irradiating cluster ions
  • (B) is a schematic diagram explaining the injection mechanism in the case of injecting monomer ions.
  • (A) is a graph which shows the carbon and hydrogen concentration profile of the silicon wafer after irradiating cluster ions in Reference Example 1
  • (B) is a TEM cross-sectional view of the silicon wafer surface layer part according to Reference Example 1.
  • FIG. 6C is a TEM cross-sectional view of the surface layer portion of the silicon wafer according to Reference Example 2. It is a graph which shows the concentration profile after epitaxial layer formation
  • (A) is a carbon and hydrogen concentration profile of the epitaxial silicon wafer which concerns on Example 1-1
  • (B) is the epitaxial silicon concerning Comparative Example 1-1 It is a hydrogen concentration profile of a wafer.
  • a semiconductor epitaxial wafer 100 is a semiconductor epitaxial wafer in which an epitaxial layer 20 is formed on a surface 10A of a semiconductor wafer 10, as shown in FIG.
  • the surface layer portion on the side where the epitaxial layer 20 is formed has a hydrogen concentration profile peak detected by SIMS analysis.
  • the epitaxial layer 20 becomes a device layer for manufacturing a semiconductor element such as a back-illuminated solid-state imaging element.
  • Examples of the semiconductor wafer 10 include a bulk single crystal wafer made of silicon, a compound semiconductor (GaAs, GaN, SiC) and having no epitaxial layer on the surface 10A.
  • a bulk single crystal silicon wafer As the silicon wafer, a slice of a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) with a wire saw or the like can be used.
  • CZ method Czochralski method
  • FZ method floating zone melting method
  • a semiconductor wafer 10 to which carbon and / or nitrogen is added may be used.
  • an arbitrary dopant is added at a predetermined concentration, and a semiconductor wafer 10 of a so-called n + type or p + type, or an n ⁇ type or p ⁇ type substrate can also be used.
  • the epitaxial layer 20 includes a silicon epitaxial layer, and can be formed under general conditions.
  • a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber using hydrogen as a carrier gas, and the growth temperature differs depending on the source gas used, but the semiconductor is formed by CVD at a temperature in the range of about 1000 to 1200 ° C. It can be epitaxially grown on the wafer 10.
  • the epitaxial layer 20 preferably has a thickness in the range of 1 to 15 ⁇ m.
  • the resistivity of the epitaxial layer 20 may change due to the out-diffusion of the dopant from the semiconductor wafer 10, and if it exceeds 15 ⁇ m, the spectral sensitivity characteristics of the solid-state imaging device will be affected. This is because there is a possibility of an influence.
  • the surface of the semiconductor wafer 10 on the side where the epitaxial layer 20 is formed has a hydrogen concentration profile peak detected by SIMS analysis, which is a particular feature of the semiconductor epitaxial wafer 100 according to the present invention. It is a configuration.
  • 7.0 ⁇ 10 16 atoms / cm 3 is set as the lower limit of detection of the hydrogen concentration by SIMS. The technical significance of adopting such a configuration will be described below including the effects.
  • FIG. 7 is a graph showing the TO-line intensity in the thickness direction between the semiconductor epitaxial wafer 100 according to the present invention and the semiconductor epitaxial wafer of the prior art.
  • a depth of 0 ⁇ m corresponds to the surface of the epitaxial layer, and a depth of 7.8 ⁇ m. Corresponds to the interface between the epitaxial layer and the semiconductor wafer.
  • the TO line is a spectrum peculiar to the Si element corresponding to the Si band gap observed by the CL method. The stronger the TO line, the higher the Si crystallinity.
  • a peak of the TO line intensity exists on the side of the epitaxial layer 20 close to the semiconductor wafer 10.
  • the intensity of the TO line tends to gradually decrease from the interface between the semiconductor wafer and the epitaxial layer toward the surface of the epitaxial layer.
  • the value in the epitaxial layer surface is the outermost surface, it is guessed that it is an abnormal value by the influence of a surface level.
  • the inventors observed the TO line intensity when the semiconductor epitaxial wafer 100 was subjected to heat treatment simulating device formation, assuming that a device was formed using the semiconductor epitaxial wafer 100.
  • the epitaxial layer 20 of the semiconductor epitaxial wafer 100 according to the present invention retains the peak of the TO line intensity, and also in the region other than the peak, the epitaxial layer of the conventional semiconductor epitaxial wafer It was experimentally clarified that it has a TO line strength comparable to that of.
  • the semiconductor epitaxial wafer 100 having the peak of the hydrogen concentration profile according to the present invention has the epitaxial layer 20 having a generally higher crystallinity than the conventional one.
  • FIG. 6 shows a hydrogen concentration profile of the semiconductor epitaxial wafer 100 immediately after the formation of the epitaxial layer
  • FIG. 8 shows a hydrogen concentration profile of the semiconductor epitaxial wafer 100 after a heat treatment simulating device formation. It is a graph which shows. Comparing the peak of hydrogen concentration in FIG. 6 and FIG. 8, the peak concentration of hydrogen decreases by performing heat treatment that simulates device formation.
  • the hydrogen existing at a high concentration in the surface layer portion of the semiconductor wafer 10 is converted into the epitaxial layer 20. It is presumed that the inside point defects are passivated and the crystallinity of the epitaxial layer 20 is enhanced.
  • the semiconductor epitaxial wafer 100 of the present embodiment has the epitaxial layer 20 having higher crystallinity.
  • the semiconductor epitaxial wafer 100 on which such an epitaxial layer 20 is formed can improve the device characteristics of a semiconductor device manufactured using this.
  • the above-described operation effect can be obtained if the peak of the hydrogen concentration profile exists within the range from the surface 10A of the semiconductor wafer 10 to the depth of 150 nm in the thickness direction. Therefore, the above range can be defined as the surface layer portion of the semiconductor wafer in this specification. If the peak of the hydrogen concentration profile exists within the range from the surface 10A of the semiconductor wafer 10 to the depth of 100 nm in the thickness direction, the above-described effects can be obtained more reliably. Since the peak position of the hydrogen concentration profile cannot physically exist on the outermost surface (depth 0 nm) of the wafer, it exists at a depth position of at least 5 nm or more.
  • the peak concentration of the hydrogen concentration profile is more preferably 1.0 ⁇ 10 17 atoms / cm 3 or more, and 1.0 ⁇ 10 18 atoms / cm 3 or more. It is particularly preferred.
  • the upper limit of the hydrogen peak concentration can be set to 1.0 ⁇ 10 22 atoms / cm 3 .
  • a preferred semiconductor epitaxial wafer 200 has a modified layer 18 in which carbon is dissolved in the surface layer portion of the semiconductor wafer 10, and the semiconductor in the modified layer 18.
  • the half width of the peak of the carbon concentration profile in the thickness direction of the wafer 10 is preferably 100 nm or less. This is because the modified layer 18 is a region in which carbon is locally dissolved in the interstitial position or substitution position of the crystal in the surface layer portion of the semiconductor wafer and serves as a strong gettering site. Further, from the viewpoint of obtaining high gettering ability, the half width is more preferably 85 nm or less, and the lower limit can be set to 10 nm.
  • the “carbon concentration profile in the thickness direction” in this specification means a concentration distribution in the thickness direction measured by SIMS.
  • elements other than the main material of the semiconductor wafer may further dissolve in the modified layer 18 from the viewpoint of obtaining higher gettering capability. preferable.
  • the semiconductor epitaxial wafer 200 has a peak of the carbon concentration profile within a range from the surface 10A of the semiconductor wafer 10 to a depth of 150 nm in the thickness direction.
  • the peak concentration of the carbon concentration profile is preferably 1 ⁇ 10 15 atoms / cm 3 or more, more preferably in the range of 1 ⁇ 10 17 to 1 ⁇ 10 22 atoms / cm 3 , and 1 ⁇ 10 19 to More preferably within the range of 1 ⁇ 10 21 atoms / cm 3 .
  • the thickness of the modified layer 18 is defined as a region where a concentration higher than the background is detected in the concentration profile, and can be set within a range of, for example, 30 to 400 nm.
  • FIG. 3 is a schematic cross-sectional view of a semiconductor epitaxial wafer 200 obtained by this manufacturing method. Hereinafter, details of each process will be described in order.
  • the semiconductor wafer 10 is prepared.
  • a first step of irradiating the surface 10A of the semiconductor wafer 10 with cluster ions 16 containing hydrogen as a constituent element is performed.
  • the beam current value of the cluster ions 16 is set to 50 ⁇ A or more in this first step. It is important to do.
  • cluster ions mean ions that are ionized by applying a positive charge or a negative charge to a cluster formed by aggregating a plurality of atoms or molecules.
  • a cluster is a massive group in which a plurality (usually about 2 to 2000) of atoms or molecules are bonded to each other.
  • the difference in solid solution behavior between the case where cluster ion irradiation is performed on the semiconductor wafer 10 and the case where monomer ion implantation is performed is explained as follows. That is, for example, when monomer ions composed of a predetermined element are implanted into a silicon wafer as a semiconductor wafer, the monomer ions repel silicon atoms constituting the silicon wafer as shown in FIG. It is injected into a predetermined depth position.
  • the implantation depth depends on the type of constituent elements of the implanted ions and the acceleration voltage of the ions. In this case, the concentration profile of the predetermined element in the depth direction of the silicon wafer is relatively broad, and the region where the injected predetermined element is present is approximately 0.5 to 1 ⁇ m.
  • Monomer ions are generally implanted at an acceleration voltage of about 150 to 2000 keV. Since each ion collides with a silicon atom with its energy, the crystallinity of the surface layer of the silicon wafer into which the monomer ions are implanted is disturbed. In particular, the crystallinity of the epitaxial layer grown on the wafer surface tends to be disturbed. Further, the higher the acceleration voltage, the more the crystallinity tends to be disturbed.
  • cluster ions are implanted into a silicon wafer, as shown in FIG. 4A, when the cluster ions 16 are implanted into the silicon wafer, the energy instantaneously becomes a high temperature of about 1350 to 1400 ° C. The silicon melts. Thereafter, the silicon is rapidly cooled, and the constituent elements of the cluster ions 16 are dissolved in the vicinity of the surface in the silicon wafer.
  • the concentration profile of the constituent elements in the depth direction of the silicon wafer depends on the acceleration voltage and cluster size of cluster ions, but is sharper than that of monomer ions, and the existence region of irradiated constituent elements is approximately 500 nm or less. (For example, about 50 to 400 nm).
  • the irradiated ions form a cluster compared to the monomer ions, the crystal lattice is not channeled and the thermal diffusion of the constituent elements is suppressed. It is. As a result, the precipitation region of the constituent elements of the cluster ions 16 can be locally and highly concentrated.
  • the beam current value of the cluster ions 16 is set to 50 ⁇ A or more and the surface ions of the surface 10A of the semiconductor wafer 10 are irradiated with hydrogen ions in a relatively short time to increase the damage of the surface layer portion. It is important. Damage is increased by setting the beam current value to 50 ⁇ A or more.
  • the peak of the hydrogen concentration profile detected by SIMS analysis is detected in the surface layer portion of the semiconductor wafer 10 on the epitaxial layer 20 side. Can exist. On the contrary, if the beam current value is less than 50 ⁇ A, the surface layer portion of the semiconductor wafer 10 is not sufficiently damaged, and hydrogen diffuses due to the heat treatment during the formation of the epitaxial layer 20.
  • the beam current value of the cluster ions 16 can be adjusted, for example, by changing the decomposition conditions of the source gas in the ion source.
  • a second step of forming the epitaxial layer 20 on the surface 10A of the semiconductor wafer 10 is performed.
  • the epitaxial layer 20 in the second step is as described above.
  • the method for manufacturing the semiconductor epitaxial wafer 200 according to the present invention can be provided.
  • the beam current value of the cluster ions 16 is set to 100 ⁇ A or more in order to make the peak of the hydrogen concentration profile detected by the SIMS analysis exist more reliably in the surface layer portion of the semiconductor wafer 10. It is preferable to set it to 300 ⁇ A or more.
  • the beam current value is preferably set to 5000 ⁇ A or less.
  • the constituent elements of the cluster ions 16 to be irradiated contain hydrogen
  • other constituent elements are not particularly limited, and examples thereof include carbon, boron, phosphorus, and arsenic.
  • the cluster ions 16 preferably contain carbon as a constituent element. This is because the modified layer 18 which is a region in which carbon is dissolved is formed. Since the carbon atom at the lattice position has a smaller covalent radius than that of the silicon single crystal, a shrinkage field of the silicon crystal lattice is formed, which becomes a gettering site that attracts impurities between the lattices.
  • the irradiation element contains an element other than hydrogen and carbon.
  • dopant elements selected from the group consisting of boron, phosphorus, arsenic, and antimony in addition to hydrogen and carbon.
  • the carbon source compound it is particularly preferable to use a cluster C n H m (3 ⁇ n ⁇ 16, 3 ⁇ m ⁇ 10) formed from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ) or the like. This is because it is easy to control a small-sized cluster ion beam.
  • the cluster size can be appropriately set at 2 to 100, preferably 60 or less, more preferably 50 or less.
  • the cluster size can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum vessel, the voltage applied to the filament during ionization, and the like.
  • the cluster size can be obtained by obtaining a cluster number distribution by mass spectrometry using a quadrupole high-frequency electric field or time-of-flight mass spectrometry and taking an average value of the number of clusters.
  • the cluster ions can be generated by a known method as described in the following document.
  • a method for generating a gas cluster beam (1) JP-A-9-41138, (2) JP-A-4-354865, and as an ion beam generation method, (1) charged particle beam engineering: Junzo Ishikawa: ISBN978 -4-339-00734-3: Corona, (2) Electron / ion beam engineering: The Institute of Electrical Engineers of Japan: ISBN4-88686-217-9: Ohm, (3) Cluster ion beam foundation and application: ISBN4-526-05765 -7: Nikkan Kogyo Shimbun.
  • a Nielsen ion source or a Kaufman ion source is used to generate positively charged cluster ions
  • a large current negative ion source using a volume generation method is used to generate negatively charged cluster ions. It is done.
  • Acceleration voltage of cluster ions affects the peak position of the concentration profile in the thickness direction of the constituent elements of cluster ions together with the cluster size.
  • the acceleration voltage of the cluster ions is more than 0 keV / Cluster and less than 200 keV / Cluster, preferably 100 keV / Less than Cluster, more preferably less than 80 keV / Cluster.
  • electrostatic acceleration and (2) high frequency acceleration are generally used.
  • the dose amount of cluster ions can be adjusted by controlling the ion irradiation time.
  • the dose amount of hydrogen can be set to 1 ⁇ 10 13 to 1 ⁇ 10 16 atoms / cm 2 , preferably 5 ⁇ 10 13 atoms / cm 2 or more. If it is less than 1 ⁇ 10 13 atoms / cm 2 , hydrogen may diffuse during the formation of the epitaxial layer, and if it exceeds 1 ⁇ 10 16 atoms / cm 2 , the surface of the epitaxial layer 20 may be seriously damaged. Because there is.
  • the dose of carbon is preferably 1 ⁇ 10 13 to 1 ⁇ 10 16 atoms / cm 2 , more preferably 5 ⁇ 10 13 atoms / cm 2. That's it. This is because, if it is less than 1 ⁇ 10 13 atoms / cm 2 , the gettering ability is not sufficient, and if it exceeds 1 ⁇ 10 16 atoms / cm 2 , the surface of the epitaxial layer 20 may be seriously damaged.
  • the semiconductor wafer 10 may be held at a temperature of 900 ° C. or higher and 1100 ° C. or lower for 10 minutes or longer and 60 minutes or shorter in an atmosphere such as nitrogen gas or argon gas.
  • the recovery heat treatment can be performed using a rapid heating / cooling heat treatment apparatus that is separate from the epitaxial apparatus, such as RTA (Rapid Thermal Annealing) and RTO (Rapid Thermal Oxidation).
  • the semiconductor wafer 10 can be a silicon wafer.
  • the peak of the hydrogen concentration profile detected by SIMS analysis exists in the surface layer portion of the semiconductor wafer 10 on the side where the epitaxial layer 20 is formed.
  • An embodiment of a method for manufacturing a semiconductor epitaxial wafer 200 has been described. However, it goes without saying that the semiconductor epitaxial wafer according to the present invention may be manufactured by other manufacturing methods.
  • a method for manufacturing a solid-state imaging device includes a solid-state imaging element formed on the surface of the semiconductor epitaxial wafer or the semiconductor epitaxial wafer manufactured by the above-described manufacturing method, that is, the surface of the semiconductor epitaxial wafer 100 or 200. An imaging element is formed.
  • the solid-state imaging device obtained by this manufacturing method can sufficiently suppress the occurrence of white defect as compared with the conventional case.
  • the silicon wafer concerning the reference example 1 was produced. Note that the dose at the time of irradiation with cluster ions is 1.6 ⁇ 10 15 atoms / cm 2 in terms of the number of hydrogen atoms, and 1.0 ⁇ 10 15 atoms / cm 2 in terms of the number of carbon atoms. did.
  • the beam current value of cluster ions was set to 800 ⁇ A.
  • Reference Example 2 A silicon wafer according to Reference Example 2 was produced under the same conditions as Reference Example 1 except that the beam current value of cluster ions was changed to 30 ⁇ A.
  • TEM cross section The cross section of the silicon wafer surface layer part including the cluster ion irradiation area
  • Example 1 Under the same conditions as in Reference Example 1, the silicon wafer was irradiated with C 3 H 5 cluster ions. After that, the silicon wafer is transferred into a single wafer epitaxial growth apparatus (Applied Materials Co., Ltd.), subjected to a hydrogen baking process at a temperature of 1120 ° C. for 30 seconds, and then hydrogen as a carrier gas and trichlorosilane as a source. A silicon epitaxial layer (thickness: 7.8 ⁇ m, dopant type: boron, resistivity: 10 ⁇ ⁇ cm) is epitaxially grown on the surface of the silicon wafer by gas at 1150 ° C. and subjected to Example 1-1. An epitaxial wafer was produced.
  • Comparative Example 1-1 An epitaxial wafer according to Comparative Example 1-1 was produced under the same conditions as Example 1-1 except that the beam current value of cluster ions was changed to 30 ⁇ A.
  • evaluation 1-1 Evaluation of concentration profile of epitaxial wafer by SIMS
  • Magnetic silicon SIMS measurement was performed on the silicon wafers according to Example 1-1 and Comparative Example 1-1, and the hydrogen concentration and carbon concentration profiles in the wafer thickness direction were measured, respectively.
  • the hydrogen and carbon concentration profiles of Example 1-1 are shown in FIG.
  • the hydrogen concentration profile of Comparative Example 1-1 is shown in FIG.
  • the depth of the horizontal axis in FIGS. 6A and 6B is zero on the surface of the epitaxial layer of the epitaxial wafer.
  • the depth up to 7.8 ⁇ m corresponds to the epitaxial layer, and the depth of 7.8 ⁇ m or more corresponds to the silicon wafer.
  • Example 1-1 a peak of the TO line intensity exists at a depth of about 7 ⁇ m from the surface of the epitaxial layer.
  • the intensity of the TO line gradually decreases from the silicon wafer interface toward the epitaxial layer surface.
  • the value in the epitaxial layer surface is a surface, the influence of a surface level is guessed.
  • Example 2 (Examental example 2) (Example 2-1) Furthermore, the fabricated epitaxial wafer according to Example 1-1 was subjected to heat treatment at a temperature of 1100 ° C. for 30 minutes to simulate device formation.
  • Example 2-1 Similarly to Example 2-1, the manufactured epitaxial wafer according to Conventional Example 1-1 was subjected to heat treatment at a temperature of 1100 ° C. for 30 minutes.
  • Evaluation 2-1 Evaluation of concentration profile of epitaxial wafer by SIMS
  • magnetic field SIMS measurement was performed on the silicon wafer according to Example 2-1, and profiles of hydrogen concentration and carbon concentration in the wafer thickness direction were measured.
  • the concentration profile of hydrogen and carbon in Example 2-1 is shown in FIG.
  • the horizontal axis depth is zero on the epitaxial layer surface of the epitaxial wafer.
  • Example 1-1 the peak concentration of hydrogen in Example 1-1 is about 2 ⁇ 10 18 atoms / cm 3
  • the peak concentration of hydrogen in Example 2-1 is about 3 ⁇ It is reduced to 10 17 atoms / cm 3 .
  • Example 2-1 while maintaining the peak of the TO line intensity at a position about 7 ⁇ m deep from the surface of the epitaxial layer (the same position as the peak in FIG. 7), in other regions was found to have a TO line intensity comparable to that of Conventional Example 2-1. Accordingly, it can be said that an epitaxial wafer that satisfies the conditions of the present invention has an epitaxial layer having a crystallinity that is generally higher than that of the conventional one.
  • a semiconductor epitaxial wafer having an epitaxial layer with higher crystallinity and a method for manufacturing the same can be provided.
  • a semiconductor epitaxial wafer in which such an epitaxial layer is formed can improve the device characteristics of a semiconductor device manufactured using the same.

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

本発明は、エピタキシャル層の結晶性に優れた半導体エピタキシャルウェーハを提供することを目的とする。本発明の半導体エピタキシャルウェーハは、半導体ウェーハ１０の表面１０Ａ上にエピタキシャル層２０が形成された半導体エピタキシャルウェーハ１００であって、半導体ウェーハ１０の、エピタキシャル層２０が形成された側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークが存在することを特徴とする。

Description

半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
　本発明は、半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法に関する。
　半導体ウェーハ上にエピタキシャル層が形成された半導体エピタキシャルウェーハは、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ−Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）メモリ、パワートランジスタおよび裏面照射型固体撮像素子など、種々の半導体デバイスのデバイス基板として用いられている。
　例えば裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。
　半導体デバイスの微細化や高性能化がますます進む近年では、デバイス特性を高品質化するために、デバイス基板として用いられる半導体エピタキシャルウェーハの高品質化が希求されている。デバイス特性のさらなる改善のために、酸素析出熱処理による結晶品質改善技術や、エピタキシャル成長時の重金属汚染を防止するためのゲッタリング技術等が開発されている。
　例えば特許文献１では、シリコン基板に酸素析出熱処理を施し、その後、エピタキシャル層を形成してエピタキシャルウェーハを製造するとき、前記酸素析出熱処理の条件を制御して、前記エピタキシャル層の形成後におけるリーク電流の値が１．５Ｅ−１０Ａ以下のエピタキシャルウェーハを製造する、エピタキシャルウェーハの製造方法が開示されている。
　また、ゲッタリング技術に関して、本願出願人は特許文献２において、デバイスが形成される表面から１μｍ以上１０μｍ以下の深さに形成され、ドーズ量が１×１０１３／ｃｍ２以上３×１０１４／ｃｍ２以下の非金属イオンが導入されてなる汚染保護層を備えるシリコンウェーハを提案している。
特開２０１３−１９７３７３号公報 特開２０１０−２８７８５５号公報
　特許文献１および特許文献２に記載されているように、半導体エピタキシャルウェーハを高品質化する試みは種々行われてきた。しかしながら、これまでのところ、エピタキシャル層の表層部の表面ピットなどの結晶性については種々改善が試みられてきたが、エピタキシャル層内部の結晶性については十分に高いものと認識され、エピタキシャル層内部の結晶性そのものを高める技術は何ら提案されていない。エピタキシャル層内部の結晶性をより高めることができれば、デバイス特性の向上を期待できる。
　そこで本発明は、上記課題に鑑み、より高い結晶性を備えたエピタキシャル層を有する半導体エピタキシャルウェーハおよびその製造方法を提供することを目的とする。
　本発明者らは、上記課題を解決するために鋭意検討し、半導体エピタキシャルウェーハにおける半導体ウェーハの、エピタキシャル層が形成された側の表層部に、水素濃度プロファイルのピークを存在させることに着目した。ここで、軽元素である水素を半導体ウェーハにイオン注入しても、エピタキシャル層形成時の熱処理により、水素は拡散してしまうことが知られている。そのため、半導体エピタキシャルウェーハを用いて作製した半導体デバイスのデバイス品質の向上に水素が寄与するとはこれまで考えられていなかった。実際に、半導体ウェーハに一般的な条件で水素イオン注入を行い、次いで、該半導体ウェーハの表面上にエピタキシャル層を形成した半導体エピタキシャルウェーハの水素濃度を観察しても、観察される水素濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析法）による検出限界未満であり、その効果も知られていなかった。これまでのところ、半導体ウェーハの、エピタキシャル層が形成された側の表層部において、ＳＩＭＳ分析による検出限界を超えて存在する水素濃度ピークおよびその挙動に関する公知文献は存在しなかったのである。ところが、半導体ウェーハの、エピタキシャル層が形成された側の表層部に水素濃度プロファイルのピークが存在する半導体エピタキシャルウェーハでは、エピタキシャル層の結晶性が明確に向上していることが本発明者らの実験結果により判明した。そこで本発明者らは、半導体ウェーハ表層部の水素がエピタキシャル層の結晶性向上に寄与することを知見し、本発明を完成させるに至った。また、かかる半導体エピタキシャルウェーハを好適に製造する方法を、本発明者らは開発した。
　すなわち、本発明の要旨構成は以下のとおりである。
　本発明の半導体エピタキシャルウェーハは、半導体ウェーハの表面上にエピタキシャル層が形成された半導体エピタキシャルウェーハであって、前記半導体ウェーハの、前記エピタキシャル層が形成された側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークが存在することを特徴とする。
　ここで、前記半導体ウェーハの前記表面から、厚み方向の深さ１５０ｎｍまでの範囲内に、前記水素濃度プロファイルのピークが位置することが好ましい。また、前記水素濃度プロファイルのピーク濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
　また、前記半導体ウェーハは、前記表層部において炭素が固溶した改質層を有し、該改質層における前記半導体ウェーハの厚み方向の炭素濃度プロファイルのピークの半値幅は１００ｎｍ以下であることが好ましい。
　この場合、前記半導体ウェーハの前記表面から、前記厚み方向の深さ１５０ｎｍまでの範囲内に、前記炭素濃度プロファイルのピークが位置することが、より好ましい。
　また、前記半導体ウェーハはシリコンウェーハであることが好ましい。
　また、上記半導体エピタキシャルウェーハの製造方法は、半導体ウェーハの表面に、構成元素として水素を含むクラスターイオンを照射する第１工程と、前記第１工程の後、前記半導体ウェーハの表面上にエピタキシャル層を形成する第２工程と、を有し、前記第１工程において、前記クラスターイオンのビーム電流値を５０μＡ以上とすることを特徴とする。
　ここで、前記第１工程において、前記ビーム電流値を５０００μＡ以下とすることが好ましい。
　また、前記クラスターイオンが、構成元素として炭素をさらに含むことが好ましい。
　ここで、前記半導体ウェーハは、シリコンウェーハであることが好ましい。
　また、本発明の固体撮像素子の製造方法は、上記いずれか１つの半導体エピタキシャルウェーハ、または、上記いずれか１つの製造方法で製造された半導体エピタキシャルウェーハのエピタキシャル層に、固体撮像素子を形成することを特徴とする。
　本発明によれば、半導体ウェーハの、エピタキシャル層が形成された側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークが存在するので、より高い結晶性を備えたエピタキシャル層を有する半導体エピタキシャルウェーハを提供することができる。また、本発明は、より高い結晶性を備えたエピタキシャル層を有する半導体エピタキシャルウェーハの製造方法を提供することができる。
本発明の一実施形態による半導体エピタキシャルウェーハ１００を説明する摸式断面図である。 本発明の好適実施形態による半導体エピタキシャルウェーハ２００を説明する摸式断面図である。 本発明の一実施形態による半導体エピタキシャルウェーハ２００の製造方法を説明する摸式断面図である。 （Ａ）はクラスターイオンを照射する場合の照射メカニズムを説明する模式図であり、（Ｂ）はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。 （Ａ）は、参考例１において、クラスターイオンを照射した後のシリコンウェーハの炭素および水素の濃度プロファイルを示すグラフであり、（Ｂ）は参考例１にかかるシリコンウェーハ表層部のＴＥＭ断面図であり、（Ｃ）は参考例２にかかるシリコンウェーハ表層部のＴＥＭ断面図である。 エピタキシャル層形成後の濃度プロファイルを示すグラフであり、（Ａ）は実施例１−１に係るエピタキシャルシリコンウェーハの炭素および水素の濃度プロファイルであり、（Ｂ）は比較例１−１にかかるエピタキシャルシリコンウェーハの水素の濃度プロファイルである。 実施例１−１および従来例１−１にかかるエピタキシャルシリコンウェーハＴＯ線強度を示すグラフである。 実施例２−１にかかるエピタキシャルシリコンウェーハの炭素および水素の濃度プロファイルを示すグラフである。 実施例２−１および従来例２−１にかかるエピタキシャルシリコンウェーハのＴＯ線強度を示すグラフである。
　以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図１~３では図面の簡略化のため、半導体ウェーハ１０、改質層１８およびエピタキシャル層２０の厚さについて、実際の厚さの割合と異なり誇張して示す。
　（半導体エピタキシャルウェーハ）
　本発明の一実施形態に従う半導体エピタキシャルウェーハ１００は、図１（Ａ）に示すように、半導体ウェーハ１０の表面１０Ａ上にエピタキシャル層２０が形成された半導体エピタキシャルウェーハであって、半導体ウェーハ１０の、エピタキシャル層２０が形成された側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークが存在することを特徴とする。また、エピタキシャル層２０は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。以下、各構成の詳細を順に説明する。
　半導体ウェーハ１０としては、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなり、その表面１０Ａにエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられる。裏面照射型固体撮像素子の製造に用いる場合、バルクの単結晶シリコンウェーハを用いることが一般的である。シリコンウェーハとしては、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。なお、ゲッタリング能力を得るために、炭素および／または窒素が添加された半導体ウェーハ１０を用いてもよい。さらに、任意のドーパントが所定濃度添加され、いわゆるｎ＋型もしくはｐ＋型、またはｎ−型もしくはｐ−型基板の半導体ウェーハ１０を用いることもできる。
　エピタキシャル層２０としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００~１２００℃の範囲の温度でＣＶＤ法により半導体ウェーハ１０上にエピタキシャル成長させることができる。なお、エピタキシャル層２０は、厚さを１~１５μｍの範囲内とすることが好ましい。厚さが１μｍ未満の場合、半導体ウェーハ１０からのドーパントの外方拡散によりエピタキシャル層２０の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるためである。
　ここで、半導体ウェーハ１０の、エピタキシャル層２０が形成された側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークが存在することが、本発明に従う半導体エピタキシャルウェーハ１００の特に特徴となる構成である。ここで、現状のＳＩＭＳによる検出技術を鑑み、本明細書においては、７．０×１０１６ａｔｏｍｓ／ｃｍ３をＳＩＭＳによる水素濃度の検出下限とする。このような構成を採用することの技術的意義を、作用効果を含めて以下に説明する。
　従来、半導体エピタキシャルウェーハにおいて、水素イオン注入して、水素を半導体ウェーハ中に高濃度に局在させたとしても、半導体デバイス特性の向上に寄与するとは考えられていなかった。これは、半導体ウェーハへの一般的な水素イオンの注入条件では、水素は軽元素であるために、エピタキシャル層形成時の加熱により、エピタキシャル層形成後には水素は外方拡散してしまい、半導体ウェーハ中に水素がほとんど残存しないためである。実際に、一般的な水素イオンの注入条件を経た半導体エピタキシャルウェーハの水素濃度プロファイルをＳＩＭＳ分析しても、エピタキシャル層形成後には、水素濃度は検出限界未満となる。本発明者らの実験結果（実施例において実験条件の詳細を後述する）によると、所定条件を満たすことにより、半導体ウェーハの、エピタキシャル層が形成された側の表層部に水素の高濃度領域を形成することができ、その場合の水素の挙動に本発明者らが着目したところ、以下の事実が実験的に明らかとなった。
　実施例において詳細を後述するが、本発明者らは、水素濃度プロファイルのピークが存在する半導体エピタキシャルウェーハ１００と、従来技術の水素濃度プロファイルのピークが存在しない半導体エピタキシャルウェーハとのエピタキシャル層の結晶性の相違をＣＬ（Ｃａｔｈｏｄｅ　Ｌｕｍｉｎｅｓｃｅｎｃｅ：カソードルミネッセンス）法により観察した。なお、ＣＬ法とは、試料に電子線を照射することにより、伝導帯の底付近から価電子帯の頂上付近への遷移した際の励起光を検出して、結晶欠陥を測定する方法である。図７は、本発明に従う半導体エピタキシャルウェーハ１００と、従来技術の半導体エピタキシャルウェーハとの厚み方向のＴＯ線強度を示すグラフであり、深さ０μｍがエピタキシャル層の表面に相当し、深さ７．８μｍがエピタキシャル層と半導体ウェーハとの界面に相当する。なお、ＴＯ線とは、ＣＬ法により観察されるＳｉのバンドギャップに相当するＳｉ元素特有のスペクトルであり、ＴＯ線の強度が強いほど、Ｓｉの結晶性が高いことを意味する。
　詳細を後述する図７に示されるように、本発明に従う半導体エピタキシャルウェーハ１００においては、エピタキシャル層２０の半導体ウェーハ１０に近い側に、ＴＯ線強度のピークが存在する。一方、従来技術の半導体エピタキシャルウェーハにおいては、半導体ウェーハとエピタキシャル層との界面から、エピタキシャル層の表面に向かうにつれて、ＴＯ線の強度が漸減する傾向にある。なお、エピタキシャル層表面（深さ０μｍ）における値は、最表面であるために表面準位の影響による異常値と推察される。次に、本発明者らは、半導体エピタキシャルウェーハ１００を用いてデバイス形成する場合を想定して、デバイス形成を模擬した熱処理を半導体エピタキシャルウェーハ１００に施した場合のＴＯ線強度を観察した。詳細を後述する図９に示されるように、本発明に従う半導体エピタキシャルウェーハ１００のエピタキシャル層２０は、ＴＯ線強度のピークを保持しつつ、ピーク以外の領域においても、従来の半導体エピタキシャルウェーハのエピタキシャル層と同程度のＴＯ線強度を有することが実験的に明らかとなった。すなわち、本発明に従う水素濃度プロファイルのピークが存在する半導体エピタキシャルウェーハ１００では、従来に比べて総合的に高い結晶性を備えるエピタキシャル層２０を有することが判明した。
　この現象の理論的な背景は未だ明らかではなく、また、本発明は理論に縛られるものでもないが、本発明者らは以下のように考えている。詳細を後述するが、図６は、エピタキシャル層形成直後の半導体エピタキシャルウェーハ１００の水素濃度プロファイルを示し、図８は、さらにデバイス形成を模擬した熱処理を施した後の半導体エピタキシャルウェーハ１００の水素濃度プロファイルを示すグラフである。図６および図８の水素濃度のピークを比較すると、デバイス形成を模擬した熱処理を施すことにより、水素のピーク濃度が減少する。この模擬熱処理前後の水素濃度およびＴＯ線強度の変動傾向を考慮すると、デバイス形成工程を模擬した熱処理を施すことによって、半導体ウェーハ１０の表層部に高濃度に存在していた水素が、エピタキシャル層２０中の点欠陥をパッシベーションし、エピタキシャル層２０の結晶性を高めているものと推測される。
　以上のとおり、本実施形態の半導体エピタキシャルウェーハ１００は、より高い結晶性を備えたエピタキシャル層２０を有する。かかるエピタキシャル層２０が形成された半導体エピタキシャルウェーハ１００は、これを用いて作製される半導体デバイスのデバイス特性の向上を図ることができる。
　なお、前述の作用効果を得るためには、半導体ウェーハ１０の表面１０Ａから、厚み方向の深さ１５０ｎｍまでの範囲内に、水素濃度プロファイルのピークが存在すれば上記作用効果が得られる。そこで、上記範囲内を本明細書における半導体ウェーハの表層部と定義することができる。そして、半導体ウェーハ１０の表面１０Ａから、厚み方向の深さ１００ｎｍまでの範囲内に水素濃度プロファイルのピークが存在すれば、上記作用効果がより確実に得られる。なお、ウェーハの最表面（深さ０ｎｍ）には水素濃度プロファイルのピーク位置を存在させることが物理的にできないため、少なくとも５ｎｍ以上の深さ位置に存在させることになる。
　また、上記作用効果を確実に得る観点では、水素濃度プロファイルのピーク濃度は１．０×１０１７ａｔｏｍｓ／ｃｍ３以上であることがより好ましく、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上であることが特に好ましい。限定を意図しないものの、半導体エピタキシャルウェーハ１００の工業的な生産を考慮すると、水素のピーク濃度の上限を１．０×１０２２ａｔｏｍｓ／ｃｍ３とすることができる。
　ここで、本発明に従う好適な半導体エピタキシャルウェーハ２００は、図２に示すように、半導体ウェーハ１０が、その表層部において炭素が固溶した改質層１８を有し、該改質層１８における半導体ウェーハ１０の厚み方向の炭素濃度プロファイルのピークの半値幅が１００ｎｍ以下であることが好ましい。かかる改質層１８は、半導体ウェーハの表層部の結晶の格子間位置または置換位置に炭素が固溶して局所的に存在する領域であり、強力なゲッタリングサイトとして働くためである。また、高いゲッタリング能力を得る観点から、半値幅を８５ｎｍ以下とすることがより好ましく、下限としては１０ｎｍと設定することができる。なお、本明細書における「厚み方向の炭素濃度プロファイル」は、ＳＩＭＳにて測定した厚み方向の濃度分布を意味する。
　また、より高いゲッタリング能力を得る観点から、既述の水素および炭素に加えて、半導体ウェーハの主材料（シリコンウェーハの場合、シリコン）以外の元素が改質層１８にさらに固溶することも好ましい。
　さらに、より高いゲッタリング能力を得る観点から、半導体エピタキシャルウェーハ２００は、半導体ウェーハ１０の表面１０Ａから、厚み方向の深さ１５０ｎｍまでの範囲内に、炭素濃度プロファイルのピークが位置することが好ましい。また、炭素濃度プロファイルのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましく、１×１０１７~１×１０２２ａｔｏｍｓ／ｃｍ３の範囲内がより好ましく、１×１０１９~１×１０２１ａｔｏｍｓ／ｃｍ３の範囲内がさらに好ましい。
　なお、改質層１８の厚みは、上記濃度プロファイルのうちバックグラウンドより高い濃度が検出される領域として定義され、例えば３０~４００ｎｍの範囲内とすることができる。
（半導体エピタキシャルウェーハの製造方法）
　次に、これまで説明してきた本発明による半導体エピタキシャルウェーハ２００を製造する方法の一実施形態について説明する。本発明の一実施形態による半導体エピタキシャルウェーハ２００の製造方法は、図３に示すように、半導体ウェーハ１０の表面１０Ａに、構成元素として水素を含むクラスターイオン１６を照射する第１工程（図３（Ａ），（Ｂ））と、第１工程の後、半導体ウェーハ１０の表面１０Ａ上にエピタキシャル層２０を形成する第２工程（図３（Ｃ））と、を有し、第１工程において、クラスターイオン１６のビーム電流値を５０μＡ以上とすることを特徴とする。図３（Ｃ）は、この製造方法によって得られた半導体エピタキシャルウェーハ２００の模式断面図である。以下、各工程の詳細を順に説明する。
　まず、半導体ウェーハ１０を用意する。次に、図３（Ａ），（Ｂ）に示すように、半導体ウェーハ１０の表面１０Ａに、構成元素として水素を含むクラスターイオン１６を照射する第１工程を行う。ここで、半導体ウェーハ１０のエピタキシャル層２０側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークを存在させるためには、この第１工程においてクラスターイオン１６のビーム電流値を５０μＡ以上とすることが肝要である。水素を含むクラスターイオン１６を上記電流値条件で照射した結果、クラスターイオンの構成元素に含まれる水素が、半導体ウェーハ１０の表面１０Ａ（すなわち照射面）側の表層部に平衡濃度を超えて局所的に固溶する。
　なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２~２０００個程度）の原子または分子が互いに結合した塊状の集団である。
　半導体ウェーハ１０へクラスターイオン照射を行う場合と、モノマーイオン注入を行う場合との固溶挙動の相違は、次のように説明される。すなわち、例えば、半導体ウェーハとしてのシリコンウェーハに、所定元素からなるモノマーイオンを注入する場合、図４（Ｂ）に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における所定元素の濃度プロファイルは、比較的ブロードになり、注入された所定元素の存在領域は概ね０．５~１μｍ程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。また、イオン注入後にエピタキシャル層を形成する過程で、注入元素が熱により拡散することも、濃度プロファイルがブロードになる原因である。
　なお、モノマーイオンは一般的に１５０~２０００ｋｅＶ程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表層部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す傾向にある。また、加速電圧が大きいほど、結晶性が大きく乱れる傾向にある。
　一方、シリコンウェーハに、クラスターイオンを注入する場合、図４（Ａ）に示すように、クラスターイオン１６は、シリコンウェーハに注入されるとそのエネルギーで瞬間的に１３５０~１４００℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍にクラスターイオン１６の構成元素が固溶する。シリコンウェーハの深さ方向における構成元素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された構成元素の存在領域は概ね５００ｎｍ以下の領域（例えば５０~４００ｎｍ程度）となる。また、モノマーイオンと比較して照射されるイオンがクラスターを形成していることから、結晶格子をチャネリングすることがなく、構成元素の熱拡散が抑制されることも、濃度プロファイルがシャープになる原因である。その結果、クラスターイオン１６の構成元素の析出領域を局所的にかつ高濃度にすることができる。
　ここで、既述のとおり水素イオンは軽元素であるために、エピタキシャル層２０形成時などの熱処理により拡散しやすく、エピタキシャル層形成後の半導体ウェーハ中に留まり難い傾向にある。そのため、クラスターイオン照射によって水素の析出領域を局所的にかつ高濃度にするだけでは不十分である。クラスターイオン１６のビーム電流値を５０μＡ以上として、水素イオンを比較的短時間で半導体ウェーハ１０の表面１０Ａに照射して表層部のダメージを大きくすることが、熱処理時の水素拡散を抑制するために肝要となる。ビーム電流値を５０μＡ以上とすることでダメージが大きくなり、後続のエピタキシャル層２０形成後においても、半導体ウェーハ１０のエピタキシャル層２０側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークを存在させることができる。反対に、ビーム電流値が５０μＡ未満であると、半導体ウェーハ１０の表層部のダメージが十分ではなく、エピタキシャル層２０形成時の熱処理により水素は拡散してしまう。クラスターイオン１６のビーム電流値は、例えば、イオン源における原料ガスの分解条件を変更することにより調整することができる。
　上記第１工程の後、半導体ウェーハ１０の表面１０Ａ上にエピタキシャル層２０を形成する第２工程を行う。第２工程におけるエピタキシャル層２０については、前述のとおりである。
　以上のようにして、本発明に従う半導体エピタキシャルウェーハ２００の製造方法を提供することができる。
　なお、エピタキシャル層２０形成後においても、半導体ウェーハ１０の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークをより確実に存在させるためには、クラスターイオン１６のビーム電流値を１００μＡ以上とすることが好ましく、３００μＡ以上とすることがより好ましい。
　一方、ビーム電流値が過大になると、エピタキシャル層２０にエピタキシャル欠陥が過剰に発生するおそれがあるので、ビーム電流値を５０００μＡ以下とすることが好ましい。
　以下、本発明におけるクラスターイオン１６の照射条件についてそれぞれ説明する。まず、照射するクラスターイオン１６の構成元素は水素が含まれれば他の構成元素については特に限定されず、炭素、ボロン、リン、ヒ素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオン１６が、構成元素として炭素を含むことが好ましい。炭素が固溶した領域である改質層１８が形成されるためである。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいために、シリコン結晶格子の収縮場が形成され、格子間の不純物を引き付けるゲッタリングサイトとなる。
　また、照射元素は水素および炭素以外の元素を含むことも好ましい。特に、水素および炭素に加えて、ボロン、リン、ヒ素およびアンチモンからなる群より選択された１または２以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、複数の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケル（Ｎｉ）を効率的にゲッタリングすることができ、ボロンの場合、銅（Ｃｕ）、鉄（Ｆｅ）を効率的にゲッタリングすることができる。
　なお、イオン化させる化合物は特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタンなどを用いることができ、イオン化が可能なボロン源化合物としては、ジボラン、デカボラン（Ｂ１０Ｈ１４）などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ボロンおよび水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン（Ｃ６Ｈ１２）を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン（Ｃ１６Ｈ１０）、ジベンジル（Ｃ１４Ｈ１４）などより生成したクラスターＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
　クラスターサイズは２~１００個、好ましくは６０個以下、より好ましくは５０個以下で適宜設定することができる。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
　なお、クラスターイオンは結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、（１）特開平９−４１１３８号公報、（２）特開平４−３５４８６５号公報、イオンビームの生成法として、（１）荷電粒子ビーム工学：石川順三：ＩＳＢＮ９７８−４−３３９−００７３４−３：コロナ社、（２）電子・イオンビーム工学：電気学会：ＩＳＢＮ４−８８６８６−２１７−９：オーム社、（３）クラスターイオンビーム基礎と応用：ＩＳＢＮ４−５２６−０５７６５−７：日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
　クラスターイオンの加速電圧は、クラスターサイズとともに、クラスターイオンの構成元素の厚み方向の濃度プロファイルのピーク位置に影響を与える。半導体ウェーハ１０のエピタキシャル層側の表層部に、水素濃度プロファイルのピークをエピタキシャル層形成後にも存在させるには、クラスターイオンの加速電圧は、０ｋｅＶ／Ｃｌｕｓｔｅｒ超え２００ｋｅＶ／Ｃｌｕｓｔｅｒ未満とし、好ましくは、１００ｋｅＶ／Ｃｌｕｓｔｅｒ以下、さらに好ましくは８０ｋｅＶ／Ｃｌｕｓｔｅｒ以下とする。なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
　また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態では、水素のドーズ量を１×１０１３~１×１０１６ａｔｏｍｓ／ｃｍ２とすることができ、好ましくは５×１０１３ａｔｏｍｓ／ｃｍ２以上とする。１×１０１３ａｔｏｍｓ／ｃｍ２未満の場合、エピタキシャル層形成時に水素が拡散してしまう可能性があり、１×１０１６ａｔｏｍｓ／ｃｍ２超えの場合、エピタキシャル層２０の表面に大きなダメージを与えるおそれがあるからである。
　また、炭素を構成元素として含むクラスターイオンを照射する場合、炭素のドーズ量を１×１０１３~１×１０１６ａｔｏｍｓ／ｃｍ２とすることが好ましく、より好ましくは５×１０１３ａｔｏｍｓ／ｃｍ２以上とする。１×１０１３ａｔｏｍｓ／ｃｍ２未満の場合、ゲッタリング能力は十分ではなく、１×１０１６ａｔｏｍｓ／ｃｍ２超えの場合、エピタキシャル層２０の表面に大きなダメージを与えるおそれがあるからである。
　なお、第１工程の後、第２工程に先立ち、半導体ウェーハ１０に対して結晶性回復のための回復熱処理を行うことも好ましい。この場合の回復熱処理としては、例えば窒素ガスまたはアルゴンガスなどの雰囲気下、９００℃以上１１００℃以下の温度で、１０分以上６０分以下の間、半導体ウェーハ１０を保持すればよい。また、ＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）やＲＴＯ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｏｘｉｄａｔｉｏｎ）などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行うこともできる。
　また、半導体ウェーハ１０をシリコンウェーハとすることができるのは、既述のとおりである。
　これまで、水素を含むクラスターイオン照射により、エピタキシャル層２０形成後においても、半導体ウェーハ１０の、エピタキシャル層２０が形成された側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークが存在する半導体エピタキシャルウェーハ２００の製造方法の一実施形態を説明してきた。しかしながら、他の製造方法により、本発明に従う半導体エピタキシャルウェーハを製造してもよいことは、もちろんである。
　（固体撮像素子の製造方法）
　本発明の実施形態による固体撮像素子の製造方法は、上記の半導体エピタキシャルウェーハまたは上記の製造方法で製造された半導体エピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ１００，２００の表面に位置するエピタキシャル層２０に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
　以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
　（参考実験例）
　まず、クラスターイオンのビーム電流値の違いによるシリコンウェーハの表層部におけるダメージ状態の相違を明らかにするため、以下の実験を行った。
（参考例１）
　ＣＺ単結晶から得たｐ−型シリコンウェーハ（直径：３００ｍｍ、厚み：７７５μｍ、ドーパント種類：ボロン、抵抗率：２０Ω・ｃｍ）を用意した。次いで、クラスターイオン発生装置（日新イオン機器社製、型番：ＣＬＡＲＩＳ）を用いて、シクロヘキサン（Ｃ６Ｈ１２）をクラスターイオン化したＣ３Ｈ５のクラスターイオンを、加速電圧８０ｋｅＶ／Ｃｌｕｓｔｅｒ（水素１原子あたりの加速電圧１．９５ｋｅＶ／ａｔｏｍ、炭素１原子あたりの加速電圧２３．４ｋｅＶ／ａｔｏｍであり、水素の飛程距離は４０ｎｍ、炭素の飛程距離は８０ｎｍである）の照射条件でシリコンウェーハの表面に照射し、参考例１にかかるシリコンウェーハを作製した。なお、クラスターイオンを照射した際のドーズ量は、水素原子数に換算して１．６×１０１５ａｔｏｍｓ／ｃｍ２とし、炭素原子数に換算して１．０×１０１５ａｔｏｍｓ／ｃｍ２とした。そして、クラスターイオンのビーム電流値を８００μＡとした。
（参考例２）
　クラスターイオンのビーム電流値を３０μＡに変えた以外は、参考例１と同じ条件で、参考例２にかかるシリコンウェーハを作製した。
（シリコンウェーハの濃度プロファイル）
　クラスターイオン照射後の参考例１，２にかかるシリコンウェーハについて、磁場型ＳＩＭＳ測定を行い、ウェーハ厚み方向における水素濃度および炭素濃度のプロファイルをそれぞれ測定した。代表例として、参考例１の濃度プロファイルを図５（Ａ）に示す。ビーム電流値のみを変えた参考例２でも図５（Ａ）と同様の濃度プロファイルが得られた。ここで、図５（Ａ）の横軸の深さはシリコンウェーハのクラスターイオン照射面側の表面をゼロとしている。
（ＴＥＭ断面図）
　参考例１，２にかかるシリコンウェーハの、クラスターイオン照射領域を含むシリコンウェーハ表層部の断面をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：透過型電子顕微鏡）にて観察した。参考例１，２にかかるシリコンウェーハのＴＥＭ断面写真を、図５（Ｂ），（Ｃ）にそれぞれ示す。図５（Ｂ）における囲み線部分における黒色のコントラストの見られる位置が、ダメージの特に大きな領域である。
　図５（Ａ）~（Ｃ）に示されるように、ビーム電流値が８００μＡである参考例１では、シリコンウェーハ表層部において、ダメージの特に大きな領域が形成されていたが、ビーム電流値が３０μＡである参考例２では、ダメージの特に大きな領域は形成されていなかった。参考例１，２ともに、ドーズ量の条件は同じであるために水素および炭素の濃度プロファイルは同様の傾向を示すものの、ビーム電流値の相違により、シリコンウェーハ表層部においてダメージ領域の形成挙動が異なったものと考えられる。なお、図５（Ａ），（Ｂ）から、水素濃度のピーク位置と、炭素濃度のピーク位置との間の領域で、ダメージの特に大きな領域が形成されていたと考えられる。
（実験例１）
（実施例１−１）
　参考例１と同じ条件で、シリコンウェーハにＣ３Ｈ５のクラスターイオンを照射した。その後、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、１１５０℃でＣＶＤ法により、シリコンウェーハの表面上にシリコンのエピタキシャル層（厚さ：７．８μｍ、ドーパント種類：ボロン、抵抗率：１０Ω・ｃｍ）をエピタキシャル成長させ、実施例１−１にかかるエピタキシャルウェーハを作製した。
（比較例１−１）
　クラスターイオンのビーム電流値を３０μＡに変えた以外は、実施例１−１と同じ条件で、比較例１−１にかかるエピタキシャルウェーハを作製した。
（従来例１−１）
　クラスターイオンを照射しなかった以外は、実施例１−１と同じ条件で、従来例１−１にかかるエピタキシャルウェーハを作製した。
（評価１−１：ＳＩＭＳによるエピタキシャルウェーハの濃度プロファイル評価）
　実施例１−１および比較例１−１にかかるシリコンウェーハについて、磁場型ＳＩＭＳ測定を行い、ウェーハ厚み方向における水素濃度および炭素濃度のプロファイルをそれぞれ測定した。実施例１−１の水素および炭素の濃度プロファイルを図６（Ａ）に示す。また、比較例１−１の水素濃度プロファイルを図６（Ｂ）に示す。ここで、図６（Ａ），（Ｂ）の横軸の深さはエピタキシャルウェーハのエピタキシャル層表面をゼロとしている。深さ７．８μｍまでがエピタキシャル層に相当し、深さ７．８μｍ以上の深さがシリコンウェーハに相当する。なお、エピタキシャルウェーハをＳＩＭＳ測定した際に、エピタキシャル層の厚みに±０．１μｍ程度の不可避的な測定誤差が生じるため、図中における７．８μｍが厳密な意味でのエピタキシャル層と、シリコンウェーハとの境界値にはならない。
（評価１−２：ＣＬ法によるＴＯ線強度評価）
　実施例１−１、比較例１−１および従来例１−１にかかるエピタキシャルウェーハを斜め研磨加工したサンプルに対して断面方向からＣＬ法を行い、エピタキシャル層の厚み（深さ）方向のＣＬスペクトルをそれぞれ取得した。測定条件としては、３３Ｋ下において電子線を２０ｋｅＶで照射した。実施例１−１および従来例１−１の、厚み方向のＣＬ強度の測定結果を図７に示す。なお、比較例１−１の測定結果は、従来例１−１と同様であった。
　図５（Ａ）を用いて既述のとおり、クラスターイオン照射後、エピタキシャル層形成前であれば、ビーム電流値に依らずにシリコンウェーハの表層部に水素濃度のピークが存在していた（参考実験の参考例１，２を参照）。ここで、ビーム電流値が８００μＡである参考例１および実施例１−１の結果を参照すると、エピタキシャル層形成前の水素のピーク濃度は約７×１０２０ａｔｏｍｓ／ｃｍ３であり、エピタキシャル層形成後の水素のピーク濃度は、約２×１０１８ａｔｏｍｓ／ｃｍ３に低減した（図５（Ａ），図６（Ａ））ことがわかる。一方、ビーム電流値が３０μＡの場合、エピタキシャル層形成前には水素のピーク濃度が存在したものの、エピタキシャル層形成後には、水素濃度のピークがなくなってしまった（図６（Ｂ））。これは、ビーム電流値が８００μＡであれば、シリコンウェーハ表層部のダメージが大きかったために、水素がエピタキシャル層形成時の熱処理によっても、拡散しきらずに残存したからだと考えられる。この現象は、図５（Ｂ）に示されるダメージ領域に水素がトラップされたとも考えられる。
　また、図７に示されるように、実施例１−１では、エピタキシャル層表面から深さ約７μｍの位置にＴＯ線強度のピークが存在する。一方、従来例１−１にかかるエピタキシャルウェーハにおいては、シリコンウェーハ界面からエピタキシャル層表面に向かうにつれて、ＴＯ線の強度が漸減する。なお、エピタキシャル層表面（深さ０μｍ）における値は、表面であるために表面準位の影響が推察される。
（実験例２）
（実施例２−１）
　さらに、作製した実施例１−１にかかるエピタキシャルウェーハに対して、デバイス形成を模擬して、温度１１００℃、３０分間の熱処理を施した。
（従来例２−１）
　実施例２−１と同様に、作製した従来例１−１にかかるエピタキシャルウェーハに対して、温度１１００℃、３０分間の熱処理を施した。
（評価２−１：ＳＩＭＳによるエピタキシャルウェーハの濃度プロファイル評価）
　評価１−１と同様に、実施例２−１にかかるシリコンウェーハについて、磁場型ＳＩＭＳ測定を行い、ウェーハ厚み方向における水素濃度および炭素濃度のプロファイルを測定した。実施例２−１の水素および炭素の濃度プロファイルを図８に示す。ここで、図６（Ａ）と同様に、横軸の深さはエピタキシャルウェーハのエピタキシャル層表面をゼロとしている。
（評価２−２：ＣＬ法によるＴＯ線強度評価）
　評価１−２と同様に、実施例２−１および従来例２−１にかかるエピタキシャルウェーハのＣＬスペクトルをそれぞれ取得した。結果を図９に示す。
　図６（Ａ）および図８を比較すると、実施例１−１の水素のピーク濃度は約２×１０１８ａｔｏｍｓ／ｃｍ３であり、実施例２−１の水素のピーク濃度は、約３×１０１７ａｔｏｍｓ／ｃｍ３に低減している。また、図９から、実施例２−１では、エピタキシャル層表面から深さ約７μｍの位置（図７のピークと同様の位置である）にＴＯ線強度のピークを保持しつつ、その他の領域においては従来例２−１と同程度のＴＯ線強度を有することがわかった。したがって、本発明条件を満足するエピタキシャルウェーハは、従来に比べて総合的に高い結晶性を備えるエピタキシャル層を有すると言える。
　このようなＴＯ線強度の変化の理由としては、エピタキシャル成長後に水素が観察されるエピタキシャルウェーハでは、エピタキシャル層内に含まれる点欠陥を水素がパッシベーションしたためではないかと推察される。一方、ビーム電流値を３０μＡとした比較例１−１では、水素濃度のピークが観察されなかったことから、比較例１−１では、水素によるパッシベーション効果が得られないと推察される。
　本発明によれば、より高い結晶性を備えたエピタキシャル層を有する半導体エピタキシャルウェーハおよびその製造方法を提供することができる。かかるエピタキシャル層が形成された半導体エピタキシャルウェーハは、これを用いて作製される半導体デバイスのデバイス特性を向上することができる。
１０　　半導体ウェーハ
１０Ａ　半導体ウェーハの表面
１６　　クラスターイオン
１８　　改質層
２０　　エピタキシャル層
１００　半導体エピタキシャルウェーハ
２００　半導体エピタキシャルウェーハ

Claims (11)

  1. 　半導体ウェーハの表面上にエピタキシャル層が形成された半導体エピタキシャルウェーハであって、
    　前記半導体ウェーハの、前記エピタキシャル層が形成された側の表層部において、ＳＩＭＳ分析により検出される水素濃度プロファイルのピークが存在することを特徴とする半導体エピタキシャルウェーハ。
  2. 　前記半導体ウェーハの前記表面から、厚み方向の深さ１５０ｎｍまでの範囲内に、前記水素濃度プロファイルのピークが位置する、請求項１に記載の半導体エピタキシャルウェーハ。
  3. 　前記水素濃度プロファイルのピーク濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上である、請求項１または２に記載の半導体エピタキシャルウェーハ。
  4. 　前記半導体ウェーハは、前記表層部において炭素が固溶した改質層を有し、該改質層における前記半導体ウェーハの厚み方向の炭素濃度プロファイルのピークの半値幅は１００ｎｍ以下である、請求項１~３のいずれか１項に記載の半導体エピタキシャルウェーハ。
  5. 　前記半導体ウェーハの前記表面から、前記厚み方向の深さ１５０ｎｍまでの範囲内に、前記炭素濃度プロファイルのピークが位置する、請求項４に記載の半導体エピタキシャルウェーハ。
  6. 　前記半導体ウェーハがシリコンウェーハである、請求項１~５のいずれか１項に記載の半導体エピタキシャルウェーハ。
  7. 　請求項１に記載の半導体エピタキシャルウェーハの製造方法であって、
    　半導体ウェーハの表面に、構成元素として水素を含むクラスターイオンを照射する第１工程と、
    　前記第１工程の後、前記半導体ウェーハの表面上にエピタキシャル層を形成する第２工程と、を有し、
    　前記第１工程において、前記クラスターイオンのビーム電流値を５０μＡ以上とすることを特徴とする半導体エピタキシャルウェーハの製造方法。
  8. 　前記第１工程において、前記ビーム電流値を５０００μＡ以下とする、請求項７に記載の半導体エピタキシャルウェーハの製造方法。
  9. 　前記クラスターイオンが、構成元素として炭素をさらに含む、請求項７または８に記載の半導体エピタキシャルウェーハの製造方法。
  10. 　前記半導体ウェーハがシリコンウェーハである、請求項７~９のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
  11. 　請求項１~６のいずれか１項に記載の半導体エピタキシャルウェーハ、または、請求項７~１０のいずれか１項に記載の製造方法で製造された半導体エピタキシャルウェーハのエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
PCT/JP2015/065324 2014-08-28 2015-05-21 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法 Ceased WO2016031328A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020177005837A KR101916931B1 (ko) 2014-08-28 2015-05-21 반도체 에피택셜 웨이퍼 및 그 제조 방법, 및, 고체 촬상 소자의 제조 방법
US15/506,457 US20170256668A1 (en) 2014-08-28 2015-05-21 Semiconductor epitaxial wafer and method of producing the same, and method of producing solid-state image sensing device
CN202411414222.8A CN119324151A (zh) 2014-08-28 2015-05-21 半导体外延晶片和其制造方法及固体摄像元件的制造方法
CN201580046544.4A CN107078029B (zh) 2014-08-28 2015-05-21 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN202110533773.6A CN113284795B (zh) 2014-08-28 2015-05-21 半导体外延晶片和其制造方法及固体摄像元件的制造方法
DE112015003938.4T DE112015003938B4 (de) 2014-08-28 2015-05-21 Silicium-Epitaxialhalbleiterwafer und Verfahren zur Herstellung desselben und Verfahren zur Herstellung einer Festkörperbildsensorvorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014174330A JP6539959B2 (ja) 2014-08-28 2014-08-28 エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP2014-174330 2014-08-28

Publications (1)

Publication Number Publication Date
WO2016031328A1 true WO2016031328A1 (ja) 2016-03-03

Family

ID=55399233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/065324 Ceased WO2016031328A1 (ja) 2014-08-28 2015-05-21 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法

Country Status (7)

Country Link
US (1) US20170256668A1 (ja)
JP (1) JP6539959B2 (ja)
KR (1) KR101916931B1 (ja)
CN (3) CN119324151A (ja)
DE (1) DE112015003938B4 (ja)
TW (1) TWI567791B (ja)
WO (1) WO2016031328A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200074964A (ko) 2018-02-27 2020-06-25 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법 및 반도체 디바이스의 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6716983B2 (ja) * 2016-03-15 2020-07-01 株式会社三洋物産 遊技機
JP6716982B2 (ja) * 2016-03-15 2020-07-01 株式会社三洋物産 遊技機
JP6750351B2 (ja) * 2016-07-05 2020-09-02 株式会社Sumco クラスターイオンビーム生成方法およびそれを用いたクラスターイオンビーム照射方法
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6891655B2 (ja) * 2017-06-14 2021-06-18 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
JP6787268B2 (ja) 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法
JP7056608B2 (ja) * 2019-02-22 2022-04-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP7264012B2 (ja) * 2019-11-06 2023-04-25 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP7088239B2 (ja) * 2020-08-20 2022-06-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法
JP2025162887A (ja) * 2024-04-16 2025-10-28 信越半導体株式会社 酸素原子層の酸素濃度の測定方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007524222A (ja) * 2003-06-06 2007-08-23 エス オー アイ テック シリコン オン インシュレータ テクノロジーズ エス．アー． エピタキシャル基板の製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099472A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2015034075A1 (ja) * 2013-09-04 2015-03-12 株式会社Sumco シリコンウェーハおよびその製造方法
WO2015104965A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662321B2 (ja) * 1991-05-31 1997-10-08 科学技術振興事業団 超低速クラスターイオンビームによる表面処理方法
JPH0941138A (ja) * 1995-07-31 1997-02-10 Res Dev Corp Of Japan ガスクラスターイオンビームによるイオン注入法
JPH10256153A (ja) * 1997-03-17 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> 非晶質Ｓｉ層の低温単結晶化法
KR100579217B1 (ko) 1999-10-26 2006-05-11 주식회사 실트론 낮은 에너지 이온 주입 방법을 이용한 피/피플러스 에피택셜 웨이퍼 제조방법
JP4259708B2 (ja) * 1999-12-27 2009-04-30 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
JP2005260070A (ja) * 2004-03-12 2005-09-22 Sharp Corp 半導体ウェハー、及びその製造方法
US7531851B1 (en) * 2007-02-28 2009-05-12 Hrl Laboratories, Llc Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
SG144883A1 (en) * 2007-01-29 2008-08-28 Silicon Genesis Corp Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
KR101254986B1 (ko) * 2008-09-30 2013-04-16 도쿄엘렉트론가부시키가이샤 질화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
JP2010287855A (ja) 2009-06-15 2010-12-24 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
WO2011047455A1 (en) * 2009-10-23 2011-04-28 Arise Technologies Corporation Controlled low temperature growth of epitaxial silicon films for photovoltaic applications
TWI431147B (zh) * 2010-02-04 2014-03-21 Air Prod & Chem 製備含矽膜的方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
JP5977947B2 (ja) * 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5938969B2 (ja) 2012-03-21 2016-06-22 信越半導体株式会社 エピタキシャルウエーハの製造方法および固体撮像素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007524222A (ja) * 2003-06-06 2007-08-23 エス オー アイ テック シリコン オン インシュレータ テクノロジーズ エス．アー． エピタキシャル基板の製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2014099472A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2015034075A1 (ja) * 2013-09-04 2015-03-12 株式会社Sumco シリコンウェーハおよびその製造方法
WO2015104965A1 (ja) * 2014-01-07 2015-07-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200074964A (ko) 2018-02-27 2020-06-25 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법 및 반도체 디바이스의 제조 방법
US11195716B2 (en) 2018-02-27 2021-12-07 Sumco Corporation Method of producing semiconductor epitaxial wafer and method of producing semiconductor device

Also Published As

Publication number Publication date
TW201620012A (zh) 2016-06-01
CN113284795B (zh) 2024-10-29
CN119324151A (zh) 2025-01-17
JP2016051729A (ja) 2016-04-11
DE112015003938T5 (de) 2017-05-11
US20170256668A1 (en) 2017-09-07
KR20170041229A (ko) 2017-04-14
TWI567791B (zh) 2017-01-21
CN113284795A (zh) 2021-08-20
CN107078029B (zh) 2021-05-11
DE112015003938B4 (de) 2026-02-12
CN107078029A (zh) 2017-08-18
KR101916931B1 (ko) 2018-11-08
JP6539959B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
JP6539959B2 (ja) エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
US11211423B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6459948B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6772966B2 (ja) エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP2014099457A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6787268B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP2017112276A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2015216296A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2020170875A1 (ja) 半導体エピタキシャルウェーハ及びその製造方法
JP7088239B2 (ja) エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15835170

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15506457

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20177005837

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112015003938

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15835170

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 112015003938

Country of ref document: DE