WO2016008195A1 - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
WO2016008195A1
WO2016008195A1 PCT/CN2014/084514 CN2014084514W WO2016008195A1 WO 2016008195 A1 WO2016008195 A1 WO 2016008195A1 CN 2014084514 W CN2014084514 W CN 2014084514W WO 2016008195 A1 WO2016008195 A1 WO 2016008195A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
substrate
semiconductor
semi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/084514
Other languages
English (en)
French (fr)
Inventor
许静
闫江
陈邦明
王红丽
唐波
唐兆云
徐烨锋
李春龙
杨萌萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to US14/396,709 priority Critical patent/US9306003B2/en
Publication of WO2016008195A1 publication Critical patent/WO2016008195A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]

Definitions

  • the present invention relates to the field of semiconductor devices, and in particular, to a semiconductor device and a method of fabricating the same. Background technique
  • the channel length of MOSFETs is shortening.
  • a series of negligible effects in the long channel model of MOSFETs become more and more obvious, and even become the dominant factor affecting device performance. Short channel effect. Short channel effects can degrade the electrical performance of the device, such as causing gate threshold voltage drops, increased power consumption, and reduced signal-to-noise ratio.
  • the SOI substrate is embedded with a silicon dioxide layer under the silicon.
  • the device formed by the SOI substrate can significantly reduce leakage current and power consumption, improve short channel effect, and has obvious performance advantages.
  • the cost of the SOI substrate is high, and a larger device area is required to avoid the floating body effect, which is difficult to meet the requirements of high integration of the device, and the heat dissipation of the device due to the embedded silicon dioxide layer. Performance is affected. Summary of the invention
  • An object of the present invention is to provide at least one of the above technical drawbacks, and to provide a semiconductor device and a method of fabricating the same.
  • the present invention provides a semiconductor device comprising:
  • a second semiconductor layer overlying the substrate;
  • a third semiconductor layer located above the second semiconductor layer, is a device formation region;
  • an isolation structure is located on both sides of the third semiconductor layer and over the substrate;
  • the insulating layer is located under the source and drain regions of the third semiconductor layer and between the isolation structure and the end of the second semiconductor layer.
  • the substrate is a bulk silicon substrate
  • the second semiconductor layer is Ge ⁇ i ⁇ , 0 ⁇ 1
  • the third semiconductor layer is silicon
  • the insulating layer is an oxide material, and is formed between the isolation structure and the substrate and between the third semiconductor layer and the isolation structure.
  • the invention also provides a method of manufacturing a semiconductor device, comprising the steps of:
  • the substrate having a first semiconductor material
  • the third semiconductor layer is a device formation region, and the opening is located under the source and drain regions of the third semiconductor layer.
  • the substrate is a bulk silicon substrate
  • the step of forming the second semiconductor layer and the third semiconductor layer is specifically:
  • the second semiconductor layer and the third semiconductor layer are patterned.
  • the step of removing a portion of the second semiconductor layer from the end of the second semiconductor layer to form the opening comprises:
  • the second semiconductor layer is selectively removed by wet etching to form an opening at the end of the second semiconductor layer.
  • the wet etching etchant is a mixture of HF, H 2 O 2 , C 3 ⁇ 4 COOH, and H 2 0.
  • the step of forming an insulating layer in the opening specifically includes:
  • Oxidation is performed to form an insulating layer of an oxide material on the exposed surface of the substrate, the second semiconductor layer, and the third semiconductor layer, and the oxide material fills the opening.
  • the semiconductor device and the method of fabricating the same according to the embodiments of the present invention have a structure in which an insulating layer is formed under the source/drain regions of the third semiconductor layer forming the device, and a semiconductor layer is formed under the channel region of the third semiconductor layer.
  • the device structure has the advantages of both bulk silicon and SOI devices, featuring low cost, low leakage, low power consumption, fast speed, relatively simple process and high integration. At the same time, the floating body effect and self-heating effect are eliminated compared to SOI devices.
  • the present invention is directed to a semiconductor device.
  • the semiconductor device includes: a substrate 10, the substrate being a first semiconductor material;
  • the second semiconductor layer 11 is located on the substrate 10;
  • the third semiconductor layer 12 is located above the second semiconductor layer 11 as a device formation region; the isolation structure 16 is located on both sides of the third semiconductor layer 12 and over the substrate 10;
  • the insulating layer 22 is located under the source and drain regions 31 of the third semiconductor layer and between the isolation structure 16 and the ends of the second semiconductor layer 11.
  • a second semiconductor layer is formed over the substrate, and a second semiconductor layer for forming a device is formed over the second semiconductor layer, the second semiconductor being formed only in the channel region of the third semiconductor layer
  • a structure of an insulating layer is formed between the second semiconductor layer and the isolation and under the source and drain regions, so that the leakage current and power consumption of the device are significantly reduced due to the presence of the insulating layer, and the device set is increased.
  • the channel region is connected to the substrate under the channel region, which has better heat dissipation performance and avoids the floating body effect. At the same time, because the device can use a bulk silicon substrate, the cost of SOI wafers is avoided.
  • the device of the present invention can be applied to a strong radiation environment, such as a strategic weapon. Since there is no silicon oxide insulating layer under the channel, the area of the radiation sensitive area is reduced, and the back gate can be adjusted, and the release portion can be released. The electron-hole pair caused by irradiation avoids the floating body effect caused by irradiation.
  • the material of the substrate, the second semiconductor layer, and the third semiconductor layer may be selected according to the requirements of the device in the manufacturing process and the requirements of the device performance, and the same or different semiconductor materials may be used, in the preferred implementation of the present invention.
  • the substrate is a bulk silicon substrate
  • the second semiconductor layer is Ge ⁇ i ⁇ , 0 ⁇ 1
  • the third semiconductor layer is silicon. The selection of the semiconductor material facilitates formation of crystals by epitaxial growth. Second, the third semiconductor layer, the device has more excellent performance.
  • the insulating layer may be an oxide material of each semiconductor layer material, formed between the isolation structure and the substrate, and between the third semiconductor layer and the isolation structure, and may be formed by self-alignment.
  • the present invention also provides a method of fabricating the above-described semiconductor device.
  • a specific embodiment will be described in detail below with reference to the flowchart.
  • a substrate 10 is provided, which is a first semiconductor material, as shown in Fig. 1.
  • the substrate is a semiconductor substrate, preferably a two-body substrate having a single semiconductor material, and may be, for example, a Si substrate, a Ge substrate, a SiGe substrate, or may include other elemental semiconductors or compound semiconductors.
  • the substrate such as GaAs, P or SiC, etc., in this embodiment, the substrate is a bulk silicon substrate.
  • a second semiconductor layer 11 is formed on the substrate, and a third semiconductor layer 12 is formed on the second semiconductor layer 11, as shown in Fig. 2.
  • a second semiconductor material 11 of Ge x — x and a third semiconductor material 12 of silicon are sequentially epitaxially grown on the bulk silicon substrate 10, wherein, 0
  • a hard mask material such as silicon nitride is deposited on the third semiconductor material 12, and then a photoresist is applied and etched to form a patterned hard mask 13 and The photosensitive etchant is removed, and the pattern of the hard mask is to form an active region of the device; then, under the cover of the read hard mask 13, etching is continued to form the patterned second semiconductor layer 11 and the third semiconductor layer 12, such as Figure 2 shows.
  • a portion of the second semiconductor layer 11 may be selectively removed by wet etching.
  • the etching solvent may be 49% HF, 30% H. 2 O 2 , 99.8% mixed solution of CH 3 COOH and H 2 0 in a ratio of 1: 18:27:8, by controlling the time, removing the second semiconductor body layer at both ends, that is, in the active region There is no support of the second semiconductor layer under the source and drain regions, which is an empty portion.
  • an insulating layer of an oxide material is formed by a dry oxidation method such as thermal oxidation, and after thermal oxidation, an insulating layer of an oxide material is formed on the surface of the exposed semiconductor material, that is, an opening An insulating layer of an oxide material is formed on the inner wall, on the substrate, and on the sidewalls of the third semiconductor layer, and the oxidized insulating layer is filled with the opening by controlling the time of thermal oxidation.
  • an isolation structure 16 is formed on both sides of the third semiconductor layer 12 and over the substrate, as shown in FIG.
  • the isolation structure 16 can be formed by a conventional process. First, deposition of a dielectric material, such as silicon oxide, is performed; then, planarization is performed, such as chemical mechanical polishing (CMP), until the hard mask is exposed. The surface of 13, then, further, the hard mask 13 can be removed until the surface of the third semiconductor layer 12 is exposed, thereby forming the isolation structure 16.
  • CMP chemical mechanical polishing
  • processing of the device is performed to form the semiconductor device 30 on the third semiconductor layer as shown in FIG.
  • the device can be formed in accordance with a conventional process.
  • a CMOS device 30 is formed.
  • a well doping 31 is formed in the third semiconductor layer 12, the second semiconductor layer 11, and a portion of the substrate 10.
  • a gate structure 33 is formed on the third semiconductor layer 12; sidewalls 34 are formed on sidewalls of the gate structure 33; source and drain regions 32 are formed in the third semiconductor layer on both sides of the gate, The source and drain regions are located above the insulating layer 22; a metal silicide layer 35 is also formed over the source and drain regions 32.
  • Other components of the device such as source-drain contacts, gate contacts, interconnect structures, and the like, can also be formed.

Landscapes

  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件，包括：衬底，所述衬底具有第一半导体材料；第二半导体层，位于衬底之上；第三半导体层，位于第二半导体层之上，为器件形成区域；隔离结构，位于第三半导体层两侧、衬底之上；绝缘层，位于第三半导体层的源漏区域之下、隔离结构与第二半导体层端部之间。该器件结构同时具有体硅器件和SOI器件的各自优势，具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点。同时，与SOI器件相比，消除了浮体效应和自热效应。

Description

半导体器件及其制造方法
本申请要求了 2014年 7月 16日提交的、 申请号为 201410339812.9、发明 名称为 "半导体器件及其制造方法" 的中国专利申请的优先权， 其全部内容通 过引用结合在本申请中。 技术领域
本发明涉及半导体器件领域， 特别涉及一种半导体器件及其制造方法。 背景技术
随着器件尺寸的不断缩小，单位面积芯片上的器件数目越来越多，这会导 致动态功耗的增加， 同时， 器件尺寸的不断缩小必然引起漏电流的增加， 进而 引起静态功耗的增加， 而随着半导体器件的高度集成， MOSFET 沟道长度不 断缩短， 一系列在 MOSFET长沟道模型中可以忽略的效应变得愈发显著， 甚 至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会 恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等 问题。
SOI衬底是在硅的下方嵌入了二氧化硅层， 相对于体硅器件， SOI衬底形 成的器件可以明显减小漏电流和功耗，改善短沟道效应，具有明显的性能优势。 然而， SOI衬底的造价较高， 并需要更大的器件面积以避免浮体效应（Floating Body Effect ), 难以满足器件高度集成化的要求， 此外， 由于嵌入了二氧化硅 层， 其器件的散热性能受到影响。 发明内容
本发明的目的旨在至少解决上述技术缺陷之一，提供一种半导体器件及其 制造方法。
本发明提供了一种半导体器件， 包括：
衬底， 所述衬底具有第一半导体材料；
第二半导体层， 位于衬底之上； 第三半导体层， 位于第二半导体层之上， 为器件形成区域； 隔离结构， 位于第三半导体层两侧、 衬底之上；
绝缘层，位于第三半导体层的源漏区域之下、 隔离结构与第二半导体层端 部之间。
可选的， 所述衬底为体硅衬底， 第二半导体层为 Ge^i^, 0<χ<1 , 第三半 导体层为硅。
可选的， 绝缘层为氧化物材料，还形成于隔离结构与衬底之间以及第三半 导体层与隔离结构之间。
本发明还提供了一种半导体器件的制造方法， 包括步骤：
提供衬底， 所述衬底具有第一半导体材料；
在衬底上形成第二半导体层， 以及在第二半导体层上形成第三半导体层； 从第二半导体层的端部去除部分的第二半导体层， 以形成开口； 填满所述开口， 以形成绝缘层；
在第三半导体层两侧、 衬底之上形成隔离结构；
其中， 第三半导体层为器件形成区域， 开口位于第三半导体层的源漏区域 之下。
可选的， 所述衬底为体硅衬底，形成第二半导体层和第三半导体层的步骤 具体为：
在衬底上外延生长 GexSi 的第二半导体层， 0<χ<1 ;
在第二半导体层上外延生长硅的第三半导体层；
图案化所述第二半导体层及第三半导体层。
可选的，从第二半导体层的端部去除部分的第二半导体层， 以形成开口的 步骤具体包括：
采用湿法刻蚀，选择性去除第二半导体层， 以在第二半导体层的端部形成 开口。
可选的， 湿法刻蚀的刻蚀剂为 HF、 H202、 C¾COOH和 H20的混合液。 可选的， 在开口的中形成绝缘层的步骤具体包括：
进行氧化， 在衬底、 第二半导体层、 第三半导体层的暴露的表面上形成氧 化物材料的绝缘层， 且氧化物材料填满开口。 本发明实施例提供的半导体器件及其制造方法，在形成器件的第三半导体 层的源漏区域之下形成有绝缘层的结构，且第三半导体层的沟道区域之下为半 导体层， 这样的器件结构， 同时具有体硅器件和 SOI 器件的各自优势， 具有 低成本、 漏电小、 功耗低、 速度快、 工艺较为筒单且集成度高的特点。 同时， 与 SOI器件相比， 消除了浮体效应和自热效应。 附图说明
本发明上述的和 /或附加的方面和优点从下面结合附图对实施例的描述中 将变得明显和容易理解， 其中： 图；
具体实施方式
下面详细描述本发明的实施例， 所述实施例的示例在附图中示出，其中自 件。 下面通过参考附图描述的实施例是示例性的， 仅用于解释本发明， 而不能 解释为对本发明的限制。
本发明旨在提出一种半导体器件， 参考图 6所示， 该半导体器件包括： 衬底 10, 所述衬底为第一半导体材料；
第二半导体层 11， 位于衬底 10之上；
第三半导体层 12， 位于第二半导体层 11之上， 为器件形成区域； 隔离结构 16， 位于第三半导体层 12两侧、 衬底 10之上；
绝缘层 22, 位于第三半导体层的源漏区域 31之下、 隔离结构 16与第二 半导体层 11端部之间。
在本发明中，在衬底之上形成了第二半导体层，该第二半导体层之上有用 于形成器件的第三半导体层，该第二半导体仅形成在第三半导体层的沟道区域 的下方，而在第二半导体层与隔离之间、源漏区域的下方形成有绝缘层的结构， 这样， 由于绝缘层的存在， 明显减小了器件的漏电流和功耗， 增加了器件的集 成度。 与 SOI 器件相比， 沟道区域下方与衬底相连， 具有更好的散热性能且 避免了浮体效应的产生。 同时， 由于器件可以采用体硅衬底， 避免了 SOI 晶 圆成本过高的限制。
此外， 本发明的器件可适用于强辐射的环境， 如战略武器等， 由于沟道下 并无氧化硅的绝缘层， 减小了辐照敏感区域面积， 并可以通过背栅进行调节， 释放部分辐照引起的电子空穴对， 避免辐照引起的浮体效应。
在本发明中，可以根据器件在制造工艺中需要以及器件性能的需求，选择 衬底、 第二半导体层、 第三半导体层的材料， 可以采用相同或不同的半导体材 料，在本发明的优选实施例中，所述衬底为体硅衬底，第二半导体层为 Ge^i^, 0<χ<1 , 第三半导体层为硅， 这种半导体材料的选择便于通过外延生长形成晶 体的第二、 第三半导体层， 器件具有更优异的性能。
此外， 绝缘层可以为各半导体层材料的氧化物材料，还形成于隔离结构与 衬底之间以及第三半导体层与隔离结构之间， 可以通过自对准的方式来形成。
此外，本发明还提供了上述半导体器件的制造方法， 为了更好的理解本发 明的技术方案以及技术效果，以下将结合流程图 7对具体的实施例进行详细描 述。
首先， 提供衬底 10, 所述衬底为第一半导体材料， 参考图 1所示。
在本发明中所述衬底为半导体衬底，优选可以为具有单一半导体材料二体 衬底， 例如可以为 Si衬底、 Ge衬底、 SiGe衬底， 还可以为包括其他元素半导 体或化合物半导体的衬底， 例如 GaAs、 P或 SiC等， 在本实施例中， 所述 衬底为体硅衬底。
而后， 在衬底上形成第二半导体层 11 , 以及在第二半导体层 11上形成第 三半导体层 12， 参考图 2所示。
在本实施例中， 具体的， 首先， 如图 1所示， 在体硅衬底 10上依次通过 外延生长 Gex _x的第二半导体材料 11 和硅的第三半导体材料 12， 其中， 0<χ<1 ; 而后， 在第三半导体材料 12上淀积硬掩膜材料， 如氮化硅， 而后涂 抹光敏刻蚀剂 （photoresist ) 并进行刻蚀， 形成图案化的硬掩膜 13 , 并将光敏 刻蚀剂去除， 硬掩膜的图案是形成器件的有源区； 而后， 在读硬掩膜 13的掩 盖下， 继续进行刻蚀， 形成图案化的第二半导体层 11和第三半导体层 12， 如 图 2所示。
接着， 从第二半导体层 11的端部去除部分的第二半导体层， 以形成开口 20， 如图 3所示。
在本实施例中， 可以采用湿法刻蚀， 选择性的去除部分的第二半导体层 11 , 具体的， 在一个优选的实施例中， 刻蚀的溶剂可以采用 49%的 HF、 30%H2O2、 99.8%的 CH3COOH和 H20的混合溶液， 比例为 1 : 18:27:8， 通过控 制时间，去除两端部分的第二半导体体层，也即在有源区的源漏区下没有第二 半导体层的支撑， 为空的部分。
而后， 填满所述开口， 以形成绝缘层 22， 如图 4所示。
在本实施例中，通过干氧化法，如热氧化法，来形成氧化物材料的绝缘层， 热氧化后，在暴露的半导体材料的表面上都形成了氧化物材料的绝缘层， 即开 口的内壁上、 衬底上以及第三半导体层的侧壁上都形成了氧化物材料的绝缘 层， 通过控制热氧化的时间， 使得氧化后的绝缘层填充满开口。
接着，在第三半导体层 12两侧、衬底之上形成隔离结构 16，如图 5所示。 在本实施例中， 可以通过传统工艺来形成该隔离结构 16， 首先， 进行介 质材料的淀积， 例如氧化硅； 而后， 进行平坦化， 例如进行化学机械研磨 ( CMP ), 直到暴露硬掩膜 13的表面， 而后， 进一步的可以将硬掩膜 13去除， 直到暴露第三半导体层 12的表面， 从而形成隔离结构 16。
而后， 进行器件的加工， 以在第三半导体层上形成半导体器件 30, 如图 6 所示。
可以按照传统的工艺来形成器件， 本实施例中， 形成了 CMOS器件 30， 如图 6所示， 阱掺杂 31形成在第三半导体层 12、 第二半导体层 11及部分的 衬底 10中， 在第三半导体层 12之上形成了栅极结构 33; 所述栅极结构 33的 侧壁上形成了侧墙 34; 在栅极两侧的第三半导体层中形成了源漏区 32, 该源 漏区位于绝缘层 22之上； 在源漏区 32之上还形成有金属硅化物层 35。 之后， 还可以形成器件的其他部件， 如源漏接触、 栅极接触和互连结构等等。
以上所述，仅是本发明的较佳实施例而已， 并非对本发明作任何形式上的 限制。
虽然本发明已以较佳实施例披露如上， 然而并非用以限定本发明。任何熟 悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭 示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰 ,或修改为 等同变化的等效实施例。 因此， 凡是未脱离本发明技术方案的内容， 依据本发 明的技术实质对以上实施例所做的任何筒单修改、等同变化及修饰， 均仍属于 本发明技术方案保护的范围内。

Claims

权利 要 求 书
1、 一种半导体器件， 其特征在于， 包括：
衬底， 所述衬底具有第一半导体材料；
第二半导体层， 位于衬底之上；
第三半导体层， 位于第二半导体层之上， 为器件形成区域；
隔离结构， 位于第三半导体层两侧、 衬底之上；
绝缘层，位于第三半导体层的源漏区域之下、 隔离结构与第二半导体层端 部之间。
2、 根据权利要求 1所述的半导体器件， 其特征在于， 所述衬底为体硅衬 底， 第二半导体层为
Figure imgf000009_0001
0<χ<1 , 第三半导体层为硅。
3、 根据权利要求 1所述的半导体器件， 其特征在于， 绝缘层为氧化物材 料， 还形成于隔离结构与衬底之间以及第三半导体层与隔离结构之间。
4、 一种半导体器件的制造方法， 其特征在于， 包括步骤：
提供衬底， 所述衬底具有第一半导体材料；
在衬底上形成第二半导体层， 以及在第二半导体层上形成第三半导体层； 从第二半导体层的端部去除部分的第二半导体层， 以形成开口；
填满所述开口， 以形成绝缘层；
在第三半导体层两侧、 衬底之上形成隔离结构；
其中， 第三半导体层为器件形成区域， 开口位于第三半导体层的源漏区域 之下。
5、 根据权利要求 4所述的制造方法， 其特征在于， 所述衬底为体硅衬底， 形成第二半导体层和第三半导体层的步骤具体为：
在衬底上外延生长 GexSi 的第二半导体层， 0<χ<1 ;
在第二半导体层上外延生长硅的第三半导体层；
图案化所述第二半导体层及第三半导体层。
6、 根据权利要求 5所述的制造方法， 其特征在于， 从第二半导体层的端 部去除部分的第二半导体层， 以形成开口的步骤具体包括：
采用湿法刻蚀，选择性去除第二半导体层， 以在第二半导体层的端部形成 开口。
7、 根据权利要求 6所述的制造方法， 其特征在于， 湿法刻蚀的刻蚀剂为 HF、 H202、 C¾COOH和 H20的混合液。
8、 根据权利要求 4所述的制造方法， 其特征在于， 在开口的中形成绝缘 层的步骤具体包括：
进行氧化， 在衬底、 第二半导体层、 第三半导体层的暴露的表面上形成氧 化物材料的绝缘层， 且氧化物材料填满开口。
PCT/CN2014/084514 2014-07-16 2014-08-15 半导体器件及其制造方法 Ceased WO2016008195A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/396,709 US9306003B2 (en) 2014-07-16 2014-08-15 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410339812.9 2014-07-16
CN201410339812.9A CN105322011A (zh) 2014-07-16 2014-07-16 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
WO2016008195A1 true WO2016008195A1 (zh) 2016-01-21

Family

ID=55077859

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/084514 Ceased WO2016008195A1 (zh) 2014-07-16 2014-08-15 半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN105322011A (zh)
WO (1) WO2016008195A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731570A (zh) * 2005-08-31 2006-02-08 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
CN101924138A (zh) * 2010-06-25 2010-12-22 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构及其制备方法
CN101986435A (zh) * 2010-06-25 2011-03-16 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构及其制造方法
CN103367394A (zh) * 2012-03-29 2013-10-23 中国科学院微电子研究所 半导体器件及其制造方法
CN103579308A (zh) * 2012-07-27 2014-02-12 中芯国际集成电路制造(上海)有限公司 Mos晶体管器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304713B1 (ko) * 1999-10-12 2001-11-02 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
CN100356527C (zh) * 2005-08-31 2007-12-19 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731570A (zh) * 2005-08-31 2006-02-08 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
CN101924138A (zh) * 2010-06-25 2010-12-22 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构及其制备方法
CN101986435A (zh) * 2010-06-25 2011-03-16 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构及其制造方法
CN103367394A (zh) * 2012-03-29 2013-10-23 中国科学院微电子研究所 半导体器件及其制造方法
CN103579308A (zh) * 2012-07-27 2014-02-12 中芯国际集成电路制造(上海)有限公司 Mos晶体管器件及其制造方法

Also Published As

Publication number Publication date
CN105322011A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
CN104934472B (zh) Finfet结构及其制造方法
CN104752186B (zh) 半导体器件的半导体衬垫
CN103107196B (zh) 鳍式场效应晶体管及其制造方法
US7800152B2 (en) Methods for manufacturing a finfet using a conventional wafer and apparatus manufactured therefrom
WO2012174694A1 (zh) 半导体器件及其制造方法
CN106206676A (zh) FinFET器件的结构和形成方法
CN104103516A (zh) 浅沟槽隔离结构及其形成方法
TW201203453A (en) Trench structure in multilayer wafer
WO2016008194A1 (zh) 半导体器件及其制造方法
CN106856189A (zh) 浅沟槽隔离结构及其形成方法
CN103367394B (zh) 半导体器件及其制造方法
CN104022152B (zh) 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法
CN105261587A (zh) 半导体器件及其制造方法
CN103811338B (zh) 一种半导体器件及其制备方法
CN106898553A (zh) 一种鳍式场效应晶体管及其制备方法
TWI688989B (zh) 用於ｎｆｅｔ和ｐｆｅｔ裝置的間隙壁的半導體結構及其製造方法
US9564317B1 (en) Method of forming a nanowire
WO2012174696A1 (zh) 半导体器件及其制造方法
CN102931127A (zh) 一种抗辐射加固浅槽隔离结构形成方法
US9306003B2 (en) Semiconductor device and method for manufacturing the same
CN105280697A (zh) 半导体器件及其制造方法
CN104282565B (zh) 鳍式场效应晶体管及其形成方法
CN105322012B (zh) 半导体器件及其制造方法
CN103165455A (zh) 制作鳍形场效应晶体管的方法
CN110164815A (zh) 形成隔离结构和半导体器件的方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14396709

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14897619

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14897619

Country of ref document: EP

Kind code of ref document: A1