CN105322011A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN105322011A
CN105322011A CN201410339812.9A CN201410339812A CN105322011A CN 105322011 A CN105322011 A CN 105322011A CN 201410339812 A CN201410339812 A CN 201410339812A CN 105322011 A CN105322011 A CN 105322011A
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
semiconductor
isolation structure
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410339812.9A
Other languages
English (en)
Inventor
许静
闫江
陈邦明
王红丽
唐波
唐兆云
徐烨锋
李春龙
杨萌萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410339812.9A priority Critical patent/CN105322011A/zh
Priority to US14/396,709 priority patent/US9306003B2/en
Priority to PCT/CN2014/084514 priority patent/WO2016008195A1/zh
Publication of CN105322011A publication Critical patent/CN105322011A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体器件，包括：衬底，所述衬底具有第一半导体材料；第二半导体层，位于衬底之上；第三半导体层，位于第二半导体层之上，为器件形成区域；隔离结构，位于第三半导体层两侧、衬底之上；绝缘层，位于第三半导体层的源漏区域之下、隔离结构与第二半导体层端部之间。本发明的器件结构，同时具有体硅器件和SOI器件的各自优势，具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点。同时，与SOI器件相比，消除了浮体效应和自热效应。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着器件尺寸的不断缩小，单位面积芯片上的器件数目越来越多，这会导致动态功耗的增加，同时，器件尺寸的不断缩小必然引起漏电流的增加，进而引起静态功耗的增加，而随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。
SOI衬底是在硅的下方嵌入了二氧化硅层，相对于体硅器件，SOI衬底形成的器件可以明显减小漏电流和功耗，改善短沟道效应，具有明显的性能优势。然而，SOI衬底的造价较高，并需要更大的器件面积以避免浮体效应(FloatingBodyEffect)，难以满足器件高度集成化的要求，此外，由于嵌入了二氧化硅层，其器件的散热性能受到影响。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，提供一种半导体器件及其制造方法。
本发明提供了一种半导体器件，包括：
衬底，所述衬底具有第一半导体材料；
第二半导体层，位于衬底之上；
第三半导体层，位于第二半导体层之上，为器件形成区域；
隔离结构，位于第三半导体层两侧、衬底之上；
绝缘层，位于第三半导体层的源漏区域之下、隔离结构与第二半导体层端部之间。
可选的，所述衬底为体硅衬底，第二半导体层为GexSi1-x，0<x<1，第三半导体层为硅。
可选的，绝缘层为氧化物材料，还形成于隔离结构与衬底之间以及第三半导体层与隔离结构之间。
本发明还提供了一种半导体器件的制造方法，包括步骤：
提供衬底，所述衬底具有第一半导体材料；
在衬底上形成第二半导体层，以及在第二半导体层上形成第三半导体层；
从第二半导体层的端部去除部分的第二半导体层，以形成开口；
填满所述开口，以形成绝缘层；
在第三半导体层两侧、衬底之上形成隔离结构；
其中，第三半导体层为器件形成区域，开口位于第三半导体层的源漏区域之下。
可选的，所述衬底为体硅衬底，形成第二半导体层和第三半导体层的步骤具体为：
在衬底上外延生长GexSi1-x的第二半导体层，0<x<1；
在第二半导体层上外延生长硅的第三半导体层；
图案化所述第二半导体层及第三半导体层。
可选的，从第二半导体层的端部去除部分的第二半导体层，以形成开口的步骤具体包括：
采用湿法刻蚀，选择性去除第二半导体层，以在第二半导体层的端部形成开口。
可选的，湿法刻蚀的刻蚀剂为HF、H2O2、CH3COOH和H2O的混合液。
可选的，在开口的中形成绝缘层的步骤具体包括：
进行氧化，在衬底、第二半导体层、第三半导体层的暴露的表面上形成氧化物材料的绝缘层，且氧化物材料填满开口。
本发明实施例提供的半导体器件及其制造方法，在形成器件的第三半导体层的源漏区域之下形成有绝缘层的结构，且第三半导体层的沟道区域之下为半导体层，这样的器件结构，同时具有体硅器件和SOI器件的各自优势，具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点。同时，与SOI器件相比，消除了浮体效应和自热效应。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1-图6示出了根据本发明实施例的半导体器件的各个形成阶段的示意图；
图7示出了根据本发明实施例的半导体器件的制造方法的流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明旨在提出一种半导体器件，参考图6所示，该半导体器件包括：
衬底10，所述衬底为第一半导体材料；
第二半导体层11，位于衬底10之上；
第三半导体层12，位于第二半导体层11之上，为器件形成区域；
隔离结构16，位于第三半导体层12两侧、衬底10之上；
绝缘层22，位于第三半导体层的源漏区域31之下、隔离结构16与第二半导体层11端部之间。
在本发明中，在衬底之上形成了第二半导体层，该第二半导体层之上有用于形成器件的第三半导体层，该第二半导体仅形成在第三半导体层的沟道区域的下方，而在第二半导体层与隔离之间、源漏区域的下方形成有绝缘层的结构，这样，由于绝缘层的存在，明显减小了器件的漏电流和功耗，增加了器件的集成度。与SOI器件相比，沟道区域下方与衬底相连，具有更好的散热性能且避免了浮体效应的产生。同时，由于器件可以采用体硅衬底，避免了SOI晶圆成本过高的限制。
此外，本发明的器件可适用于强辐射的环境，如战略武器等，由于沟道下并无氧化硅的绝缘层，减小了辐照敏感区域面积，并可以通过背栅进行调节，释放部分辐照引起的电子空穴对，避免辐照引起的浮体效应。
在本发明中，可以根据器件在制造工艺中需要以及器件性能的需求，选择衬底、第二半导体层、第三半导体层的材料，可以采用相同或不同的半导体材料，在本发明的优选实施例中，所述衬底为体硅衬底，第二半导体层为GexSi1-x，0<x<1，第三半导体层为硅，这种半导体材料的选择便于通过外延生长形成晶体的第二、第三半导体层，器件具有更优异的性能。
此外，绝缘层可以为各半导体层材料的氧化物材料，还形成于隔离结构与衬底之间以及第三半导体层与隔离结构之间，可以通过自对准的方式来形成。
此外，本发明还提供了上述半导体器件的制造方法，为了更好的理解本发明的技术方案以及技术效果，以下将结合流程图7对具体的实施例进行详细描述。
首先，提供衬底10，所述衬底为第一半导体材料，参考图1所示。
在本发明中所述衬底为半导体衬底，优选可以为具有单一半导体材料二体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底，还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，在本实施例中，所述衬底为体硅衬底。
而后，在衬底上形成第二半导体层11，以及在第二半导体层11上形成第三半导体层12，参考图2所示。
在本实施例中，具体的，首先，如图1所示，在体硅衬底10上依次通过外延生长GexSi1-x的第二半导体材料11和硅的第三半导体材料12，其中，0<x<1；而后，在第三半导体材料12上淀积硬掩膜材料，如氮化硅，而后涂抹光敏刻蚀剂(photoresist)并进行刻蚀，形成图案化的硬掩膜13，并将光敏刻蚀剂去除，硬掩膜的图案是形成器件的有源区；而后，在该硬掩膜13的掩盖下，继续进行刻蚀，形成图案化的第二半导体层11和第三半导体层12，如图2所示。
接着，从第二半导体层11的端部去除部分的第二半导体层，以形成开口20，如图3所示。
在本实施例中，可以采用湿法刻蚀，选择性的去除部分的第二半导体层11，具体的，在一个优选的实施例中，刻蚀的溶剂可以采用49％的HF、30％H2O2、99.8％的CH3COOH和H2O的混合溶液，比例为1:18:27:8，通过控制时间，去除两端部分的第二半导体体层，也即在有源区的源漏区下没有第二半导体层的支撑，为空的部分。
而后，填满所述开口，以形成绝缘层22，如图4所示。
在本实施例中，通过干氧化法，如热氧化法，来形成氧化物材料的绝缘层，热氧化后，在暴露的半导体材料的表面上都形成了氧化物材料的绝缘层，即开口的内壁上、衬底上以及第三半导体层的侧壁上都形成了氧化物材料的绝缘层，通过控制热氧化的时间，使得氧化后的绝缘层填充满开口。
接着，在第三半导体层12两侧、衬底之上形成隔离结构16，如图5所示。
在本实施例中，可以通过传统工艺来形成该隔离结构16，首先，进行介质材料的淀积，例如氧化硅；而后，进行平坦化，例如进行化学机械研磨(CMP)，直到暴露硬掩膜13的表面，而后，进一步的可以将硬掩膜13去除，直到暴露第三半导体层12的表面，从而形成隔离结构16。
而后，进行器件的加工，以在第三半导体层上形成半导体器件30，如图6所示。
可以按照传统的工艺来形成器件，本实施例中，形成了CMOS器件30，如图6所示，阱掺杂31形成在第三半导体层12、第二半导体层11及部分的衬底10中，在第三半导体层12之上形成了栅极结构33；所述栅极结构33的侧壁上形成了侧墙34；在栅极两侧的第三半导体层中形成了源漏区32，该源漏区位于绝缘层22之上；在源漏区32之上还形成有金属硅化物层35。之后，还可以形成器件的其他部件，如源漏接触、栅极接触和互连结构等等。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种半导体器件，其特征在于，包括：
衬底，所述衬底具有第一半导体材料；
第二半导体层，位于衬底之上；
第三半导体层，位于第二半导体层之上，为器件形成区域；
隔离结构，位于第三半导体层两侧、衬底之上；
绝缘层，位于第三半导体层的源漏区域之下、隔离结构与第二半导体层端部之间。
2.根据权利要求1所述的半导体器件，其特征在于，所述衬底为体硅衬底，第二半导体层为GexSi1-x，0<x<1，第三半导体层为硅。
3.根据权利要求1所述的半导体器件，其特征在于，绝缘层为氧化物材料，还形成于隔离结构与衬底之间以及第三半导体层与隔离结构之间。
4.一种半导体器件的制造方法，其特征在于，包括步骤：
提供衬底，所述衬底具有第一半导体材料；
在衬底上形成第二半导体层，以及在第二半导体层上形成第三半导体层；
从第二半导体层的端部去除部分的第二半导体层，以形成开口；
填满所述开口，以形成绝缘层；
在第三半导体层两侧、衬底之上形成隔离结构；
其中，第三半导体层为器件形成区域，开口位于第三半导体层的源漏区域之下。
5.根据权利要求4所述的制造方法，其特征在于，所述衬底为体硅衬底，形成第二半导体层和第三半导体层的步骤具体为：
在衬底上外延生长GexSi1-x的第二半导体层，0<x<1；
在第二半导体层上外延生长硅的第三半导体层；
图案化所述第二半导体层及第三半导体层。
6.根据权利要求5所述的制造方法，其特征在于，从第二半导体层的端部去除部分的第二半导体层，以形成开口的步骤具体包括：
采用湿法刻蚀，选择性去除第二半导体层，以在第二半导体层的端部形成开口。
7.根据权利要求6所述的制造方法，其特征在于，湿法刻蚀的刻蚀剂为HF、H2O2、CH3COOH和H2O的混合液。
8.根据权利要求4所述的制造方法，其特征在于，在开口的中形成绝缘层的步骤具体包括：
进行氧化，在衬底、第二半导体层、第三半导体层的暴露的表面上形成氧化物材料的绝缘层，且氧化物材料填满开口。
CN201410339812.9A 2014-07-16 2014-07-16 半导体器件及其制造方法 Pending CN105322011A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410339812.9A CN105322011A (zh) 2014-07-16 2014-07-16 半导体器件及其制造方法
US14/396,709 US9306003B2 (en) 2014-07-16 2014-08-15 Semiconductor device and method for manufacturing the same
PCT/CN2014/084514 WO2016008195A1 (zh) 2014-07-16 2014-08-15 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410339812.9A CN105322011A (zh) 2014-07-16 2014-07-16 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN105322011A true CN105322011A (zh) 2016-02-10

Family

ID=55077859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410339812.9A Pending CN105322011A (zh) 2014-07-16 2014-07-16 半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN105322011A (zh)
WO (1) WO2016008195A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182787A1 (en) * 1999-10-12 2002-12-05 Geum-Jong Bae Semiconductor device having quasi-SOI structure and manufacturing method thereof
CN1731569A (zh) * 2005-08-31 2006-02-08 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
US20120018809A1 (en) * 2010-06-25 2012-01-26 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Mos device for eliminating floating body effects and self-heating effects
CN103367394A (zh) * 2012-03-29 2013-10-23 中国科学院微电子研究所 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356528C (zh) * 2005-08-31 2007-12-19 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
CN101986435B (zh) * 2010-06-25 2012-12-19 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构的制造方法
CN103579308B (zh) * 2012-07-27 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mos晶体管器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182787A1 (en) * 1999-10-12 2002-12-05 Geum-Jong Bae Semiconductor device having quasi-SOI structure and manufacturing method thereof
CN1731569A (zh) * 2005-08-31 2006-02-08 北京大学 一种源漏位于绝缘层上的mos晶体管的制作方法
US20120018809A1 (en) * 2010-06-25 2012-01-26 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Mos device for eliminating floating body effects and self-heating effects
CN103367394A (zh) * 2012-03-29 2013-10-23 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2016008195A1 (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
US10998425B2 (en) FinFET structure and method for fabricating the same
TWI622129B (zh) 半導體結構及其製造方法
TWI556441B (zh) 場效電晶體結構及其製造方法
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
CN107958873B (zh) 鳍式场效应管及其形成方法
US9530710B2 (en) Passivation structure of fin field effect transistor
CN108122976B (zh) 半导体结构及其形成方法、以及sram
CN103367440A (zh) 用于FinFET器件的鳍结构
US9305823B2 (en) Semiconductor device including STI structure and fabrication method
CN108511523B (zh) 半导体结构及其形成方法
CN105374874A (zh) 用于FinFET器件的结构和方法
CN106558614A (zh) 半导体结构及其形成方法
JP2015056619A (ja) 半導体装置
WO2015149705A1 (zh) 一种鳍型半导体结构及其成型方法
CN105261646A (zh) 半导体器件及其制造方法
CN105576027A (zh) 半导体衬底、器件及其制造方法
CN109950256A (zh) 改善fdsoi pmos结构且提高mos器件性能的方法
CN105261587A (zh) 半导体器件及其制造方法
CN105280697A (zh) 半导体器件及其制造方法
CN105322011A (zh) 半导体器件及其制造方法
US9306003B2 (en) Semiconductor device and method for manufacturing the same
CN105575804A (zh) 鳍式场效应晶体管及其制造方法
CN105575877A (zh) 半导体衬底、器件及其制造方法
CN105322012A (zh) 半导体器件及其制造方法
CN105304628A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160210