WO2015162045A1 - Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter - Google Patents

Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter Download PDF

Info

Publication number
WO2015162045A1
WO2015162045A1 PCT/EP2015/058187 EP2015058187W WO2015162045A1 WO 2015162045 A1 WO2015162045 A1 WO 2015162045A1 EP 2015058187 W EP2015058187 W EP 2015058187W WO 2015162045 A1 WO2015162045 A1 WO 2015162045A1
Authority
WO
WIPO (PCT)
Prior art keywords
controllable
voltage
control
semiconductor
switch
Prior art date
Application number
PCT/EP2015/058187
Other languages
English (en)
French (fr)
Inventor
René Hopperdietzel
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Publication of WO2015162045A1 publication Critical patent/WO2015162045A1/de
Priority to US15/331,694 priority Critical patent/US10224722B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/183—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using transformers with a magnetic core
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/12—Measuring rate of change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/14—Indicating direction of current; Indicating polarity of voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the present invention relates to devices for switching a semiconductor-based switch and to a sensor for detecting a current change speed of a power current flowing through a semiconductor-based switch.
  • the inverter generally consists of semiconductor-based switches wired in the required topology, for example, as a H-bridge inverter or as a 3-phase 6-pulse inverter.
  • the most commonly used electronic switches are Insulated Gate Bipolar Transistors (IGBT) or Metal Oxide Semiconductor Field Effect Transistor (MOSFET) field effect transistors. These semiconductor switches are controlled by so-called gate drivers and thus represent the interface between the circuit breaker and the main low-level control of the converter.
  • GDU gate driving unit
  • FIG. 10 shows the standard topology of a GDU with its function blocks.
  • Switching on of a semiconductor-based switch 12 takes place with a voltage source V 0n and a transfer factor k1. This characterizes a gate current I Gon .
  • Switching off takes place with a voltage drop V off and the transfer factor k2. This characterizes the gate current I G ff.
  • an error "overcurrent” an alternative Ausschaitpfad on the êts tilek3, with a gate current l GO ff, err is mapped used. This allows a small space, ensuring low line losses in the circuit breaker 12, a cheap production and a basic protection degree.
  • a disadvantage of such an embodiment is that the driver power is not optimal for each switching time / operating point, that the switching losses can be optimized only for one operating point (voltage, load current, temperature). There is also a trade-off between low dead-time / delay time and di / dt behavior, du / dt behavior, and line loss in the tail phase. Furthermore, it is disadvantageous that the switching curve compensates no component scattering, that a great deal of effort is required when using new or other circuit breakers to change the topology or to adapt the switching behavior by component changes, that there is no flexible adaptation or scalability and no high or zero no configurable degree of protection is possible. A standard-compliant noise emission strongly influences the switching losses and does not fit for a partial load on the switch 12.
  • Fig. 1 1 shows a basic structure of a single-stage / multi-stage analog controlled GDU with active change of the gate series resistor.
  • two up to, for example, a maximum of eight switching stages for switching on and switching off the semiconductor-based switch 12 make sense.
  • two or three stages are known.
  • the switching on takes place in each case with a voltage source V 0n and the transmission factors k1, 1... K, n.
  • the gate current I Gon.x is marked in different paths with x-1,..., N.
  • the sequence can be controlled directly by the higher-level control unit. Alternatively, the control can take place with a configured time control on the GDU.
  • Switching off takes place with a voltage drop V 0 ff and the transfer factors k2, 1 ... k2, n.
  • the sequence can be carried out directly by the higher-level control entity. Alternatively, the sequence can be done with a configured timing on the GDU. In the event of an error "overcurrent", an alternative switch-off path is used via the transfer factor k3.
  • Fig. 11 shows a GDU with variable gate resistances.
  • a disadvantage of such an embodiment is an increased component requirement, a more complex sequence control and additional (galvanically isolated) control channels. This leads to increased costs. Furthermore, it is disadvantageous that switching losses can be optimized only for one operating point (voltage, load current, temperature), that the switching curve does not compensate any component spreads, that a high outlay when using new / other circuit breakers results, that no flexible adaptation / scalability of the circuit is possible, that no high or even configurable degree of protection is obtainable. Due to a lack of feedback, a switching sequence drift is possible.
  • Fig. 12 shows a basic structure of a GDU with two voltage levels. Generally, this can be referred to as a multiple voltage level GDU.
  • the switching-on takes place starting with a voltage source V 0n 2 and a reduced gate current I Gon . Thereafter, the switch to voltage source V 0n i and maximum gate current l Gon occurs .
  • the sequence can be controlled directly by the higher-level control entity. Alternatively, the sequence can be done with a configured timing on the GDU. Switching off occurs starting with a voltage drop V 0 ff2 and reduced gate current l Goff .
  • the switch to voltage drop V 0 fti and maximum gate current l Goff The sequence can be carried out directly by the higher-level control entity. Alternatively, the sequence can be done with a configured timing on the GDU. In the event of an error "overcurrent", an alternative switch-off path over the transmission factor k3 is used. This offers the advantage of better driver power adaptation for each switching point, better optimization between low dead / delay time, di / dt response, du / dt response, and tail loss line losses. Furthermore, a standard-compliant noise emission can be obtained, which affects switching losses less. Lower conduction losses in the circuit breaker can be ensured and a basic degree of protection can be obtained.
  • Fig. 13 shows the basic structure of an analog single stage / multi-stage controlled GDU. There are several documented stages of development for this principle. All, however, are based on the feedback of the collector potential / drain potential to detect the duc / dt or dud / dt (derivative drain voltage after time) and the voltage of the internal module leakage inductance between the auxiliary emitter / source and LastemitterASource as a measure of dic / dt (derivative of the collector current after time) or did / dt (derivative drain current after time).
  • the switching-on is generally carried out via a voltage source V 0n and the base resistance (impedance) kl This impresses the gate current I Gon .
  • a reduction in the gate current during the di / dt phase and an increase / reduction during the du / dt phase then take place in the switching edge.
  • Switching off is generally carried out via a voltage source V 0ff and the base impedance k2. This characterizes the gate current I GOff .
  • a reduction in the gate current during the di / dt phase and an increase / reduction during the du / dt phase then take place in the switching edge.
  • an alternative switch-off path via the impedance k3 is used.
  • a disadvantage of this concept is that a significantly increased component requirement arises, usually expensive high-bandwidth analog components are required, increased losses in the GDU occur due to components having a high bandwidth, that feedback circuits cause additional losses through intervention, that increased costs arise from switching losses can be optimized only for one operating point (voltage, load current, temperature) that the switching curve compensates no component scattering, that a lot of effort when using new / other circuit breaker arises that no flexible adaptation or scalability of the concept is possible that only a configurable, however it is not possible to achieve a high degree of protection, that a high-voltage potential (collector) on a driver island requires installation space, since clearances and creepage distances have to be taken into account, that high-voltage components have large variations, that there is no adaptation of the control level through interventions by the feedback n allows the use of the measured parasitic leakage inductance of the circuit breaker is not a narrow specified property of the circuit breaker itself that with small stray inductances no direct processing of the signal is possible and that
  • DSP digital signal processor
  • Passing to the component and edge parameter changes by feedback signals made light is that a good balancing of the switching edges is made possible that no additional losses occur by a direct engagement of the feedback circuits in the gate current, that a good adjustment of the switching time is possible to component scattering of the circuit breaker and that a module-independent detection of the rate of change of current di / dt is possible.
  • a disadvantage of this concept is that a significantly increased component requirement arises from two programmable instances, that usually expensive high-bandwidth analog components are required, that increased losses in the GDU result from two programming instances, that increased costs arise when using high-performance DSPs and / or FPGA can arise, that no optimization of the actual switching edge course is necessary / possible, that switching losses can be optimized only for one operating point (voltage, load current, temperature), that the switching curve compensates no component scattering, that a lot of effort when using new / other circuit breaker results in no flexible customization / scalability, and that only a configurable but not a high degree of protection is achievable.
  • Fig. 15 shows another embodiment of a digital controller.
  • a configuration is used to import the FPGA into a desired sequence.
  • further operating parameters such as DC link voltage, maximum collector current, switching frequency, IGBT type and power dividing technology are stored. These are all used to configure the protection functions.
  • the protection features include two-stage di / dt sensing and a four-stage Voltage Collector Emitter VCE sensing. The switching on takes place by means of a time-controlled state machine, which activates the configured resistive switch-on paths in succession.
  • the VCE and di / dt states are processed for short circuit and desaturation monitoring only.
  • Advantages of the concept include ensuring low conduction losses in the power switch 12, a high level of configurable protection, a small amount of hardware change for driver adjustments when using new / different power levels.
  • Another approach involves a fully closed loop with digital control core.
  • the data is acquired with fast analog components and subsequent digitization.
  • the digitized data are processed and re-analogized by means of digital-to-analog converter (DAC) to be passed as control information to the power amplifiers.
  • DAC digital-to-analog converter
  • the main problem here is the delay due to the signal processing times. A direct intervention on the dynamic switching behavior is therefore only possible with very slow edge progressions.
  • the main problem of all controlled methods, whether analog or digital is the lack of adaptation to the operating point of the power section. It can only be optimized for one or a few operating points. Own components and parameter variations of the circuit breaker can not be compensated.
  • auxiliary collector / drain potential for protection functions and / or du / dt control requires the use of high withstand components, often even cascaded. These are usually expensive and often too inaccurate for signal processing because they are not operated at the optimal operating point. In addition, the embedding of this potential leads to a large unused building area due to the required stress separation.
  • the approach of the analog control loops is developed and qualified only for one topology / application for exactly one circuit breaker.
  • An adaptation of the topology to other or second source switches (second source, ie, for example, an identical switch from another manufacturer) with slightly different properties requires a hardware variant of the topology and thus a re-design of the topology.
  • the problem of the known digitally controlled solutions also lies in the lack of independent adaptation to the current operating point or component distribution. Only multiple resistive paths can be selected and used. This unused paths represent unused areas and still represent, because equipped, component costs.
  • the object of the embodiments described below is to create concepts that enable efficient and / or exact control of semiconductor-based switches.
  • efficient and compact device is provided, which is designed to work with a path for activating a semiconductor-based switch to apply a plurality of voltage and resistance values to a control terminal of the semiconductor-based switch.
  • the variety of voltage and resistance values provides an advantageous concept for precisely controlling the semiconductor-based switch.
  • a use of a Einschaltpfad allows a compact realization of the concept.
  • An advantage of this concept is that a plurality of voltage values and / or resistance values can be set using a circuit path (and therefore a reduced number) and the transmission parameter of the path can be changed dynamically.
  • a device for switching a semiconductor-based switch comprises a controllable activation voltage source, which is designed to provide a time-varying voltage potential.
  • the controllable activation voltage source is connected to a series circuit with a controllable resistance circuit.
  • the controllable resistance circuit has at least two ohmic resistors connected in parallel, which can be controlled in at least three resistance values of the parallel circuit.
  • a control device of the device is designed to control the controllable activation voltage source and the controllable resistance circuit independently of each other, so that based on time-variant resistance values and time-variant voltages, a time-varying voltage potential is obtained, which via a circuit path to a control terminal of a circuit breaker is created.
  • efficiency of a gate driver is increased by utilizing, during switching from a control capacitance, such as an insulated gate of an IGBT, removed carriers for operation of the controller and thus recycling.
  • a control capacitance such as an insulated gate of an IGBT
  • An advantage of the second aspect is that by using the charge carriers for operation of the control device, switching losses are reduced and the operation can take place more energy-efficiently.
  • a device includes a terminal configured to be connected to a control terminal, such as a gate terminal, of a semiconductor-based switch.
  • the apparatus further includes a controllable deactivation voltage source configured to provide, at least temporarily, a switching potential at a potential node connected to the terminal. and a control device configured to control the controllable deactivation voltage source accordingly.
  • the switching potential is galvanically coupled to a supply node, to which a supply potential of the control device is coupled, and has a lower potential value than a threshold voltage of the semiconductor-based switch.
  • the control device is designed to control the controllable deactivation voltage source such that, based on the switching potential provided, charge carriers flow out of the control capacitance and contribute to an operation of the control device based on the galvanic coupling.
  • a concept for non-contact detection of a switching state of the semiconductor-based switch that provides precise detection of a rate of change of current of a power current flowing through a semiconductor-based switch.
  • An electric circuit includes a semiconductor-based switch having a first terminal and a second terminal for conducting a power current, and a sensor for detecting a current changing speed of the power current.
  • the sensor includes an insulating film configured to be connected to the first or second terminal of the semiconductor-based switch, and an inductance disposed on the insulating film on a side thereof opposite to a side during a measuring operation the sensor is arranged facing the semiconductor-based switch.
  • the inductor is configured to detect a magnetic field generated by the power current and to provide a sensing voltage based on the sensed magnetic field.
  • the inductance is at least separated by the insulating film from the semiconductor-based switch during the measuring operation, so that a non-contact measurement of the rate of change of current is made possible by the sensor.
  • the insulating film has a mounting portion connected to the first or second terminal of the semiconductor-based switch.
  • the insulating film allows non-contact detection of the power current, so that a high voltage safety is achieved. Furthermore, the detection has a high accuracy, since an inductance value of the inductance is precisely determined. Furthermore, by means of an adjustable distance and / or an adjustable orientation between the inductance and current-carrying elements, a measuring voltage of the sensor can be precisely adjusted.
  • Embodiments of the three aspects can be combined with each other and thus enable a mutually advantageous development of the respective aspect.
  • FIG. 1 is a schematic block diagram of an apparatus for switching a semiconductor-based switch according to the first aspect
  • FIG. 2 is a schematic block diagram of an apparatus for switching the semiconductor-based switch according to the second aspect
  • FIG. 3 is a schematic perspective view of an electric circuit including the semiconductor-based switch and a sensor for detecting a rate of change of current of a power current flowing through the semiconductor-based switch according to the third aspect;
  • FIG. 4a is a schematic plan view of the sensor, in which an insulating film comprises a fixing portion having an open recess;
  • 4b is a schematic plan view of the sensor, in which a fixing portion comprises a recess, in the form of a hole (closed recess) is executed;
  • 4c shows a schematic plan view of the sensor, in which the insulating film has a fastening section, and in which the current conductor is part of an intermediate circuit busbar;
  • 5 is a schematic block diagram of an apparatus having a combination of the first, second and third aspects and configured to control the semiconductor-based switch;
  • FIG. 6 shows a schematic illustration of the semiconductor-based switch, in which a first sensor for detecting the rate of change of the power current is arranged on the first power connection and in which a second sensor for detecting the rate of change of the power current is arranged on the second power connection;
  • FIG. 7 is a schematic block diagram of an electrical circuit having a commutation circuit with a first voltage potential and a second voltage potential;
  • FIG. 8 shows schematic diagrams of current or voltage profiles at the semiconductor-based switch during an activation process
  • FIG. 9 shows the voltage curves and the current profile from FIG. 8 for a deactivation process, for example a switch-off process;
  • FIG. 1 shows a basic structure of a single-stage / multi-stage analog controlled GDU with active modification of the gate series resistor, according to the prior art
  • FIG. 13 shows the basic structure of an analog single stage / multi-stage regulated GDU, according to the prior art
  • FIG. 14 shows an embodiment of a single-stage / multi-stage digitally regulated GDU, according to the prior art
  • FIG. 15 shows a further embodiment of a digital control, according to the prior art.
  • a semiconductor-based switch such as a Metal Oxide Semiconductor Field Effect Transistor (MOSFET) or an Insulated Gate Bipolar Transistor (IGBT).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • the semiconductor-based switch may be of an n-channel or p-channel type. Further, the semiconductor-based switch may have a normally-conductive or normally-off configuration. Based on a concentration of charge carriers stored on a control capacitance (gate capacitance) which is connected to the control terminal of the semiconductor-based switch (gate terminal), a switch state, for example conducting or blocking, can be used. to be changed.
  • gate capacitance control capacitance
  • the control terminal of the semiconductor-based switch can thus be, for example, a gate terminal of a MOSFET.
  • the control connection may be the connection of an insulated gate electrode of an IGBT or of another controllable semiconductor-based switch.
  • the semiconductor-based switch will be described below so that the semiconductor-based switch has a blocking state (ie, non-conductive or low-conductive) when the concentration of charge carriers in the control capacitance is so low as to have a control potential or control potential. Voltage at the control terminal is below a threshold threshold (deactivated state). If the concentration of charge carriers has a higher value, so that the control voltage is above the threshold value, the semiconductor-based switch has a conducting state (activated state). It is understood that these states are mutually interchangeable based on the configuration of the semiconductor-based switch, for example normally conducting / normally blocking.
  • a dynamic conversion Circuitry of the switch may occur a miller-induced re-activation (reactivation) of the semiconductor-based switch, so that in this case, a change to the activated state is enabled, when a control voltage greater than one millener voltage of the semiconductor-based switch, which is greater than the threshold voltage , A change to the deactivated state is possible if the control voltage is lower than the threshold voltage.
  • reactivation miller-induced re-activation
  • a supply of charge carriers to the control capacitance for switching the semiconductor-based switch to an active state is described below as activation.
  • a discharge of charge carriers from the control capacitance for switching the semiconductor-based switch to the deactivated state is described as deactivation.
  • the semiconductor-based switch when in a blocking, d. H. is in a non-conductive state, transferred by a supply or discharge of charge carriers to or from the control terminal in the conductive or non-conductive state, d. H. be switched.
  • the device 10 comprises a terminal 14, which is designed to be connected to a control terminal of the semiconductor-based switch 12, and a controllable activation voltage source 16, which is designed to provide an electrical voltage and charge carriers, which in one Control capacitance of the semiconductor-based switch 12 lead to a control voltage and an active state of the semiconductor-based switch, when the control voltage is greater than or equal to a threshold voltage thereof.
  • the device 10 comprises a controllable resistance circuit 18 which comprises at least two ohmic resistors k1, 1 and k1, 2 connected in parallel.
  • the two ohmic resistors k1, 1 and k1, 2 are switchable into four resistance values of the controllable resistance circuit based on the parallel connection.
  • the controllable resistance circuit 18 has a controllable switch 22a, which is connected in series with the ohmic resistor k1, 1 to form a circuit path.
  • the series circuit is connected to the terminal 14 and forms an activation path.
  • the controllable resistance circuit 18 has a second controllable switch 22b, which is connected in series with the ohmic resistance k1, 2 to form a circuit path.
  • the two circuit paths are connected in parallel. For example.
  • controllable resistor circuit 18 are in a first state, the controllable resistor circuit 18, the controllable switches 22a and 22b, respectively in a closed state, so that both ohmic resistors k1, k1 and 1, 2 are effective in the controllable resistor circuit 18th
  • a second or third state for example, either the controllable switch 22a or the controllable switch 22b in the closed state and the other controllable switch 22b or 22a in an open state, so that in the controllable resistance circuit 18 either the ohm 'Resistance k1, 1 or k1, 2 is effective.
  • controllable switches 22a and 22b are in an open state, for example, so that both circuit paths are interrupted and the controllable resistance circuit 18 has a high to possibly infinitely high resistance value, ie the ohmic resistances k1, 1 and k1, 2 are ineffective.
  • the device 10 comprises a control device 24 which is designed to control the controllable activation voltage source 16 and the controllable resistance circuit 18 independently of each other in a time-varying manner.
  • the control device 24 is designed to set the states of the controllable switches 22a and / or 22b time-varying.
  • the controllable switches 22a and / or 22b may be implemented as transistors.
  • control device 24 is further configured to set an output voltage of the controllable activation voltage source 16.
  • the output voltage of the control For example, active activation voltage source 16 may have a voltage range greater than or equal to -100 V and less than or equal to +100 V, greater than or equal to -10 V and less than or equal to +10 V, or a range greater than or equal to 0 V and less than or equal to 5 V include.
  • the controllable activation voltage source 16 is connected in series with the controllable resistance circuit 18 to a series circuit. Based on the time-variant activation of the controllable activation voltage source 16 and time-variant resistance values of the controllable resistance circuit 18, a time-varying voltage potential can be applied to a control terminal of the semiconductor-based switch 12. This means that the time-variant voltage potential can be varied by the control device 24 changing an output voltage of the controllable activation voltage source 16 in a time-varying manner and / or changing the resistance value of the controllable resistance circuit 18 in a time-varying manner, i. H. controls.
  • An amount of carriers carried per unit time to the control terminal or away from the control terminal, and thus a switching speed of the semiconductor-based switch 12 can be based on the voltage of the controllable activation voltage source 16 and based on the resistors k1 , 1 and k1, 2 be adjustable.
  • controllable resistance circuit 18 may, for example, also be designed in such a way that one of the ohmic resistors, k1, 1 or k1, 2, is always active and thus a first or a second state of the resistance values can be set.
  • a third state of the controllable resistance circuit 18 can be adjustable, which means that the two parallel-connected ohmic resistors k1, 1 and k1, 2 can be controlled in three resistance values.
  • the third state can also be obtained if both ohmic resistors k1, 1 and k1, 2 are inactive.
  • controllable switches 22a and 22b can also be controlled in the sense of a logical OR operation, so that at least one of the ohmic resistors k1, 1 or k1, 2 or both are effective (energized), so that the two ohmic Resistors k1, 1 and k1, 2 can be controlled in three resistance values.
  • One of the resistance values of the ohmic resistors k1, 1 or k1, 2 may be designed with respect to its resistance value with respect to a desired current changing speed (di / dt) during the switching phase.
  • the respective other ohmic resistance k1, 2 or k1, 1 can be compared with respect to its resistance with respect to a desired voltage change (du / dt) on a load path of the semiconductor-based switch 12.
  • the voltage change relates, for example, to a change in the voltage drop between a collector and an emitter terminal (IGBT) or a changed voltage drop between a source and a drain terminal (MOSFET).
  • the two resistors k1, 1 and k1, 2 may have the same or different value.
  • controllable resistance circuit 18 can also have more than two ohmic resistors which can be driven in three, four or more resistance values.
  • the device 10 has been described such that a switch-on behavior of the semiconductor-based switch 12 can be controlled by means of the controllable activation voltage source 16 and the controllable resistance circuit 18, the device 10 can also be used to control a switch-off behavior of the semiconductor-based switch 12.
  • the controllable activation voltage source 16 can be controlled as a voltage drop, for example by the voltage provided being lower than the threshold voltage of the semiconductor-based switch 12.
  • a controllable voltage source in conjunction with a controllable resistance circuit can additionally be arranged in a deactivation path in order to enable an exact and low-interference deactivation of the semiconductor-based switch 12.
  • the first aspect can also be used for deactivation.
  • the device 20 comprises the terminal 14 and a controllable deactivation voltage source 26, which is connected to the terminal 14, and which is formed at least temporarily, ie zeitvariant, at a potential node 27, a switching potential V DD and a Potential based on the switching potential V DD
  • the controllable deactivation voltage source 26 forms a deactivation path.
  • the controllable deactivation voltage source 26 comprises a controllable impedance 27 and an output resistance Roff.
  • the controllable impedance 25 is designed to to impress a variable control current I var .
  • the controllable impedance 25 may also be an output impedance of the deactivation voltage source 26.
  • the deactivation voltage source 26 may be configured to apply a variable output current I var to the output resistance Roff of the controllable deactivation voltage source 26.
  • the voltage provided can also be controllable and therefore variable.
  • the controllable deactivation voltage source 26 comprises a controllable switch 33, which is connected between the controllable impedance 25 and the supply node 29, so that when the controllable switch 33 has a closed state, a galvanic coupling between a supply node 29 and the controllable impedance 25th consists.
  • the device 20 comprises a control device 28 which is designed to time-variably control the controllable deactivation voltage source 26. Based on the actuation of the control device 28, the controllable deactivation voltage source 26 is formed to the switching potential V DD or a potential that is based on the Umschaltpotential V DD during a switching interval during which the semiconductor-based switch 12 is deactivated to provide.
  • the switching potential allows outflow of charge carriers from the control capacitance of the semiconductor-based switch 12, so that it is converted into the deactivated state.
  • the switching potential V DD has a potential value which is lower than the threshold voltage of the semiconductor-based switch 12.
  • the switching potential V D D is galvanically coupled to the supply node 29, to which a supply potential U s of the control device 28 is applied the controllable switch 33 is closed. This enables that, when the semiconductor-based switch 12 has the active state, that is, carriers are stored on or in the control capacitance, and the switching potential V DD is applied to the terminal 14, the carriers are at least partially off the control capacity can flow in the direction of the switching potential V DD
  • the device 20 may additionally comprise a controllable resistance circuit, such as the controllable resistance circuit 18.
  • the controllable resistance circuit may be connected to the controllable activation voltage source 26, for example, to a series circuit.
  • the controller 28 may be configured to control the controllable resistance circuit. This allows for accurate control of the switching behavior of the semiconductor-based switch 12 during deactivation and activation.
  • the supply potential U s may be applied to further active circuit elements or circuit groups of the device 20, such as further switches or amplification circuits. These can be referred to as low voltage (LV) peripherals, whereas current paths through which the power current flows can be referred to as high voltage (HV) components.
  • LV low voltage
  • HV high voltage
  • the reused carriers can also contribute to the operation of the LV peripherals.
  • a combination of the second aspect with the first aspect may be such that the second aspect, such as device 20, also includes a controllable resistance circuit.
  • the controllable voltage source can be realized, for example, by means of a constant voltage source or a potential, which is connected to a controllable impedance in order to obtain a variable voltage value at the controllable impedance, so that the controllable impedance and the potential are the functionality of the controllable voltage source at least partially, wherein the controllable voltage source may comprise further components.
  • FIG. 3 is a schematic perspective view of an electric circuit 30 including the semiconductor-based switch 12 and a sensor 31 for detecting a current change speed of a power current I flowing through the semiconductor-based switch 12 according to the third aspect.
  • the sensor 31 comprises an insulating film 32.
  • An inductance 34 is arranged on the insulating film 32.
  • the semiconductor Switch 12 has a first power terminal 36a and a second power terminal 36b.
  • the first power terminal 36a may be, for example, a drain terminal or a source terminal when the semiconductor-based switch 12 is a MOSFET-based switch.
  • the first power terminal 36a may be a collector terminal or an emitter terminal when the semiconductor-based switch 12 is an insulated-gate bipolar transistor.
  • the second power connection 36b can be in each case the source or drain or emitter or collector in each case.
  • the power terminal 36a and / or 36b may also be disposed in the semiconductor-based switch, and connected to a power conductor that allows a terminal to be connected to a power terminal.
  • the inductor 34 is configured to detect the magnetic field 38 and to provide a measurement potential 42 based on a current change rate dl / dt.
  • the inductor 34 is arranged on one side of the insulating film 32, which is arranged facing away from the semiconductor-based switch 12 or a power terminal 36a or 36b of the semiconductor-based switch 12. That is, the inductor 34 is spaced from the semiconductor-based switch 12 at least by the insulating film 32. Between the insulating film 32 and the semiconductor-based switch 12 further spacer layers may be arranged, which may comprise insulating materials. The insulating film 32 and the optional spacing layers lead to an electrical insulation of the inductance 34 with respect to the semiconductor-based switch 12. A distance between the inductor 34 and the semiconductor-based scaler 12 which is increased by the spacing layers can thus lead to increased electrical insulation.
  • the inductance 34 can have a high, due to a manufacturing process, accuracy of the inductance value. This allows for a use of Leakage inductances for detecting the rate of change of current in the semiconductor-based switch 12 can be dispensed with.
  • the amplitude of the measuring voltage 42 can be set by means of the distance which can be set by the insulating film 32 and possible spacing layers. An increase in the distance can be used to reduce the measuring voltage. Alternatively, the amplitude can be increased by reducing the distance, for example by means of a smaller film thickness.
  • the attachment portion 45 may include, for example, a recess of the insulating film 32.
  • the recess may be configured such that, for example, when the first and / or second power terminals 36a and / or 36b are threadedly connected for connection to a screw 46, the insulating film 32 may be disposed between the semiconductor-based switch 12 and the screw 46 without requiring removal of the screw 46 from the power terminals 36a and 36b, respectively. This can be done, for example, by inserting the insulating film 32 between the screw 46 and the semiconductor-based switch 12.
  • a power connection 47 can also be arranged, for example, in the form of a cable lug or other suitable means between the screw 46 and the semiconductor-based switch 12, so that when fastening the screw 46 with respect to the power connection 36a or 36b in addition to electrical and mechanical fixation of the sensor 31 and the conductor 47 is reached.
  • the current conductor 47 may be guided in a direction to the power terminal 36a which is at an angle to a surface normal of a surface of the semiconductor-based switch 12 where the power terminal 36a is disposed. The angle can be less than or equal to 90 °.
  • the current conductor 47 can be brought in at approximately (possibly right) angle to the semiconductor-based switch 12, for example in the sense of a busbar (English: Busbar Terminal).
  • the insulating foil 32 can be arranged in parallel (approximately directly adjacent or arranged thereon) to the current conductor 47. This allows an increased magnetic flux through the inductance 34.
  • the power terminal 36a or a place where it is connected to the current conductor 47 is also spaced from the semiconductor-based switch, so that the magnetic field 38 at the location of the inductance 34 has a homogeneous shape.
  • the attachment portion 45 is configured to at least partially enclose the conductor, such as in the form of a portion of the power terminal or a conductor disposed thereon.
  • the inductance 34 has at least one preferred direction 44.
  • the preferred direction 44 may, for example, be an axial direction along which turns of a coil that at least partially forms the inductance 34 are arranged.
  • a sensitivity of the inductance 34 with respect to the magnetic field 38 may be adjustable based on an orientation of the preferred direction 44 with respect to a direction of the current flow I. Thus, the sensitivity can be high or even maximum when the preferred direction 44 is arranged perpendicular to the current flow direction 44. Alternatively, if the preferred direction 44 has a different angle to the current flow direction, a sensitivity may be less than maximum, for example to prevent over-steering, that is to say a high or too high signal level of the measurement voltage 42.
  • Inductor 34 allows, for example by induction, detection of a rate of current variation of current I. Such detection may have high precision as compared to utilizing parasitic leakage inductances in semiconductor-based switch 12. While conventionally used stray inductances are a possibly unspecified property of the semiconductor-based switch 12, the inductance 34 may have small parameter fluctuations, so that the measurement potential 42 enables a precise evaluation of the rate of change of current. The precise evaluation allows a precise monitoring and / or adjustment of a state of the semiconductor-based switch 12, such as during a switching operation.
  • the preferential direction 44 can, for example due to production, have a tolerance range in which the preferred direction 44 is perpendicular to the direction of the current flow I.
  • the tolerance range may for example have a value of less than or equal to ⁇ 15 °, less than or equal to ⁇ 10 ° or less equal to ⁇ 5 °.
  • the inductance 34 may also have a second preferred direction, for example along a direction which is opposite to the preferred direction 44, for example when the inductance 34 is a symmetrical coil.
  • the inductor 34 may include a flux concentrator configured to concentrate a magnetic flux of the magnetic field.
  • a flux concentrator can it may be, for example, a ferrite core, which is arranged as a coil core with respect to the inductance 34.
  • the measuring voltage 42 can be transmitted, for example, via an electrically shielded transmission line, for example to a control device, for example the control device 24 or 28.
  • the inductance may also be a series circuit of inductive elements, for example a series connection of a plurality of coils.
  • the coils when having a flux concentrator, may have common or separate flux concentrators.
  • the aspects described above can be combined with each other.
  • the first aspect may be combined with the second aspect and / or the third aspect.
  • the second aspect may be combined with the third aspect and / or the first aspect.
  • first and / or second power connection 36a and / or 36b may be configured to be connected to the current conductor 47 by means of a plug connection, a clamp connection, a solder connection or other mechanical means.
  • the current conductor 47 may alternatively be designed according to the embodiment with a cable lug of the corresponding mechanical connection according to.
  • the measuring voltage 42 can be transmitted via a measuring line 49, for example a single-wire or two-wire line.
  • the measuring line 49 may have a shield, which is designed to reduce electromagnetic interference of the measuring voltage 42 and / or with respect to the measuring voltage 42.
  • the measuring voltage can be transmitted via a twisted pair cable.
  • FIG. 4 a shows a schematic plan view of the sensor 31, in which the insulating film 32 comprises a fastening section 45 a, which has an open cutout (open fastening section).
  • the recess allows the insulating film 32 to be placed on the semiconductor-based switch without removal of any mounting screws.
  • the inductance 34 has the preferential direction 44, which is arranged in an orientation parallel to the attachment portion 45a.
  • the attachment portion 45a encloses the current conductor 47 partially.
  • 4b shows a schematic plan view of the sensor 31, in which a fastening section 45b comprises a recess which is designed in the form of a hole (closed recess).
  • the closed recess or the hole may have a round, angular, elliptical or freeform peripheral geometry.
  • the closed recess allows a conductor to be guided through the attachment section 45b, for example when the current conductor 47 is guided to the semiconductor-based switch 12 by means of a plug connection.
  • the attachment portion 45b completely encloses the current conductor 47.
  • the insulating film 32 has connection terminals 166a and 166b, which are connected to the inductance 34 and are designed to provide a measurement voltage or a measuring potential of the inductance 34 during an operation of the sensor 31.
  • the measuring line 49 can be connected, for example by a mechanically fixed connection, as can be obtained by a soldering or screwing.
  • the inductance 34 has the preferred direction 44, which is rotated relative to the illustration in FIG. 4 a, so that the preferred direction 44 is arranged in the direction (or 180 ° offset to this) relative to the attachment section 45 b.
  • Fig. 4c shows a schematic plan view of the sensor 31, in which a fastening portion 45c has, which is designed as a closed recess.
  • the current conductor 47 is part of a DC bus bar 51, which is designed to supply or receive electrical energy from the semiconductor-based switch 12.
  • the sensor 31 has the two inductances 34 a and 34 b, which are arranged with the preferred direction 44 perpendicular to a direction of the current flow I.
  • FIG. 5 shows a schematic block diagram of a device 50 that is configured to control the semiconductor-based switch 12.
  • the device 50 has a controllable turn-on path (activation path) 48, a controllable turn-off path (deactivation path) 52, the current changing rate sensor of the power current flowing through the semiconductor-based switch 12, and a controller 56.
  • the control device 56 is to control the activation path 48 during an activation phase of the semiconductor-based switch 12.
  • the controller 56 is configured to control the deactivation path 52.
  • the activation path 48 includes features of the first aspect.
  • the deactivation path 52 has features of the first and second aspects.
  • the sensor 31 has features of the third aspect.
  • the activation path 48 comprises a controllable activation voltage source 58, which is designated as a functional unit "VonMid-Control".
  • the controllable activation voltage source 58 comprises a digital-to-analog converter (DAC) 62, which is designed to receive from the control device 56 a time-varying digital signal VonMidRef and to convert it into a time-varying analog signal.
  • the controllable activation voltage source 58 furthermore has a differential amplifier 64, which is designed to compare the time-variant anabolic signal provided by the DAC 62 with a source voltage V C c and a difference between the two signals VonMidRef (or its analog Representation) and V C c and thus to provide a time-variant voltage VonMid.
  • the controllable activation voltage source 58 is designed to provide a time-variant output voltage based on the time-variant difference.
  • the DAC 62 may be configured to detune a voltage regulator. This is designed to supply the desired voltage VonMid fed from the source voltage V C c (thus the maximum possible voltage).
  • the activation path 48 comprises a controllable switch device "From-Control” 66, which has two controllable switches 68a and 68b and a multiplexer "Von Mux" 72.
  • the multiplexer 72 is configured, for example, to receive control commands from the control device 56, to multiplex them and to control the controllable switches 68a and 68b based on the multiplexed control signals.
  • the controllable switch device 66 can also be designed to obtain a control signal with respect to one or all of the controllable switches 68a / 68b.
  • the controllable switch 68a is connected on the input side to the controllable activation voltage source 58.
  • the controllable switch 68b is connected on the input side to the source potential V C c.
  • the two controllable switches 68a and 68b are interconnected and connected via a common potential connection to a controllable resistance circuit 74.
  • the variable voltage VonMid When the controllable switch 68a has a closed state and the controllable switch 68b has an open state, the variable voltage VonMid and, When the controllable switch 68a has the open state and the controllable switch 68b has the closed state, the source voltage V C c can be applied to the controllable resistance circuit 74.
  • the source voltage may, for example, have a nearly constant value of, for example, about 5 V or 10 V (for MOSFET based switches, for example) or 15 V (for IGBT based switches, for example).
  • the source voltage V C c can in principle correspond to the voltage with which the respective semiconductor-based switch is statically fed in the on-state and thus also have a different value.
  • the controllable resistance circuit 74 comprises the ohmic resistors k1, 1 and k1, 2, which are connected in parallel with one another, as described for the controllable resistance circuit 18.
  • the controllable resistance circuit 74 further has a multiplexer 76, which is designed to receive control signals from the control device 56 and to control controllable switches 75a and 75b of the controllable resistance circuit 74 on the basis of the received control signals, as is the case for the control - Bar resistance circuit 18 is described.
  • the controllable resistance circuit 74 may also be configured to receive a control signal with respect to one or all controllable switches thereof, ie, the multiplexer is an optional element.
  • the activation path 48 On the output side of the activation path 48 is connected to the terminal 14, wherein between a node 78 and the terminal 14 an ohmic resistor R s is connected.
  • the activation path 48 is designed to switch the semiconductor-based switch 12 from a deactivated state to an active state, based on charge carriers that are provided by the controllable activation voltage source 58 or the source voltage V C c and reach the control capacitance can be transferred, ie switched, can be (activation).
  • the deactivation path 52 is designed to receive (remove) charge carriers from the control capacitance of the semiconductor-based switch 12 as a function of a voltage drop, thus converting the semiconductor-based switch 12 into a deactivated state. This can be done in such a way that during the deactivated state, ie at one end of the switching process, a holding voltage, ie a static OFF voltage V EE , is applied to the control terminal.
  • the deactivation path 52 has a series connection of a controllable resistance circuit 82 and a controllable (deactivation) voltage source (Voff control) 84, which is designed to provide the switching potential V DD at the potential node 27.
  • the deactivation path 52 is connected to the node 78 and thus to the connection 14.
  • the controllable voltage source 84 has two controllable switches 86a and 86b.
  • the controllable switch 86b is connected at a connection with the static OFF (VOE) voltage V EE .
  • the controllable switch 86a is connected to the switching potential V DD , wherein a controllable impedance 88 is connected between the controllable switch 86a and the switching potential V DD , which is designed to generate a time-variant impedance between the control circuit 56 based on control commands controllable switch 86a and the switching potential V DD .
  • the switching potential V D D is galvanically connected to a supply potential of the control device 56 such that charge carriers ranging from the control capacitance of the semiconductor-based switch 12 via the controllable resistance circuit 82 and via the controllable switch 86 a to the switching potential V DD flow, contribute to the operation of the control device 56.
  • the static OFF voltage V EE may have a voltage value that is less than the threshold voltage of the semiconductor-based switch 12 and / or a voltage value that is less than a reference voltage, such as ground (ground GND). so that activation of the semi-conductor-based switch 12 is prevented when the static OFF voltage V EE is applied to the terminal 14 via the controllable resistance circuit 82 and the controllable switch 86b.
  • the OFF static voltage V EE may be negative or equal to GND with respect to GND and may have any value between a maximum emitter voltage and 0V.
  • the controllable voltage source 84 is configured to receive control commands from a sequencer of the control device 56. Based on driving of the controllable switches 86a and 86b, the switching potential V DD may be applied to the potential node 27 connected to an input side of the controllable resistance circuit 82 when the controllable switch 86a is closed. Alternatively, when the controllable switch 86b is closed, the OFF static voltage V EE may be on 2.8 the potential node 27 and be applied to the controllable resistance circuit 82. At each of the voltage potential V DD and V E E remote terminal, the two controllable switches 86a and 86b are interconnected.
  • the potential node 27 may be any point or portion along an electrical connection between the controllable deactivation voltage source 84 and the controllable resistance circuit 82. A potential applied to the potential node 27 can thus be switched over in a time-variable manner during the deactivation between the switching potential V DD and the static OFF voltage V E E which are routed via a controllable impedance (loff-control) 88.
  • the controllable resistance circuit 82 has two ohmic resistors k2, 1 and k2, which are connected in parallel to one another. Between the ohmic resistance k2, 1 and the controllable voltage source 84, a controllable switch 22c is connected. A controllable switch 22d is connected between the ohmic resistance k2, 2 and the variable voltage source 84, so that at least three resistance values can be set based on a control of the controllable switches 22c and 22d, as described for the controllable resistance circuit 18 ,
  • the controllable resistance circuit 82 has a multiplexer 92, which is designed to receive control commands from the control device 56 for driving the controllable switches 22c and 22d. Alternatively, the controllable resistance circuit 82 may also be configured to receive a control signal with respect to one or all controllable switches 68c / 68d.
  • the sensor 31 is designed to provide the measurement voltage 42.
  • a comparator circuit 94 interconnected between the sensor 31 and the controller 56 is configured to receive the measurement voltage 42 and provide data signals to the controller 56 indicative of the rate of change of current, such as when the semiconductor switch is turned on (enable) 12, which have current change in the active state as well as the current fall-off speed in deactivating the semiconductor-based switch.
  • the controller 56 is configured to control the semiconductor-based switch 12 based at least in part on the measurement voltage 42.
  • the comparator circuit 94 may comprise two comparators 96a and 96b, to which the measuring voltage 42 can each be applied to a first comparator terminal.
  • a respective second comparative terminal (input) can be connected to a variable reference potential.
  • the variable reference Potential may be provided by multiplexers 98a and 98b, respectively, which are controllable by the control device 56.
  • the corresponding data signals based on the comparison results are provided to the controller 56.
  • the comparator circuit 94 is thus designed to compare an amplitude of the measurement voltage 42 with comparison values provided by the control device 56.
  • the sensor 31 and / or the device 50 may further comprise a matching circuit for adjusting, ie scaling, the amplitude of the measuring voltage 42, for instance in the form of an attenuator.
  • the device 50 includes an Active Gate Clamping 102 (Active Gate Clamping) on the control port for preventing miller-induced (re-on) of the semiconductor-based switch 12, which includes a controllable switch, such as a transistor 104, connected between the port 14 and the static OFF voltage V E E is connected, so that when the controllable switch 104 is closed, the terminal 14 and thus the control terminal of the semiconductor-based switch 12 with the static OFF voltage V E E ⁇ This allows a drain of charge carriers from the control capacitance and a prevention of exceeding the threshold voltage.
  • the controllable switch 104 is designed to be controlled based on a voltage drop of a resistor Rs connected in parallel with the controllable switch 104, wherein a low-pass filter (between the (sensor) resistor Rs and a control input of the controllable switch 104.
  • Low-pass filter (LPF) 106 is arranged, which is designed to filter short-term voltage dips. A voltage drop across the sensor resistor R s can lead to a closing of the controllable switch 104.
  • the path via the Active GateClamp 1 02 can be high-impedance or correspondingly low-impedance.
  • the Active GateClamp is configured to operate only during the deactivation process, if necessary, so that switching on (activation) of the semiconductor-based switch 12 at these times is prevented. This enables the avoidance of Miller-related reconnection of the semiconductor-based switch 12.
  • the low-pass filter 1 06 makes it possible that only short disturbances, such as by switching over outputs of the semiconductor-based switch 12 or the like are filtered out and so unwanted shorting of the control terminal is prevented.
  • the low-pass filter 106 or the sensor resistor 104 is connected to a monitoring device (Vge / Vgs monitor) 122, which enables a detection of the potential terminal 14 by means of the control device 56.
  • a first terminal of a controllable switch (ActiveOff) 108 is connected.
  • a second terminal of the controllable switch 108 is connected to the reference potential.
  • the control device 56 is designed to control the controllable switch 108 so that, based on the drive, the connection 14 can be connected to the reference potential or the static OFF voltage V EE .
  • the controller 56 may be configured to drive the controllable switch 108 so as to short-circuit the control terminal.
  • a threshold value for example, a voltage level of the control voltage at which the turn-off operation (deactivation) is completed may be defined.
  • a disturbance may occur, for example, by a varying voltage at the terminal 14 or the node 78, for example by an electromagnetic coupling.
  • V EE static voltage
  • the source voltage V C c can be used in this case as negative feedback potential.
  • the controllable switch 108 may also be connected to the reference potential GND.
  • the device 50 further includes a first active dtoff clamp which is configured to limit the current slope of the power current flowing through the switch 12 during the deactivation phase ,
  • the negative feedback branch is connected to the measuring voltage 42 of the sensor 31 at a control input.
  • An increased current drop speed (current change speed outside the control range) during a deactivation phase can lead to a reduced potential value of the measurement voltage 42.
  • a corresponding threshold value can be set. value of the measuring voltage 42 be determinable. Based on the corresponding threshold value, a design of a zener diode 1 14 can take place, which is connected in the first negative feedback path 1 12 between the measuring voltage 42 and a control terminal of a transistor 1 15.
  • the Zener diode 1 14 becomes conductive and the negative feedback is active by means of a conductive state of the transistor 15 1.
  • the current drop at the control terminal of the semiconductor-based switch 12 can thus be reduced by supplying a control current (gate current) of the active di / dt off-clamp, so that the current fall-off speed decreases.
  • the di / dt off-clamp consists of a transistor with resistor R, which is connected to the voltage source V C c of the driver output stage.
  • the driving source used is the di / dt sensor 31.
  • the transistor 15 can therefore be referred to as a limit switch for limiting the rate of change of current during the deactivation process.
  • the device 50 includes a second active-dip clamp (active di / dt-clamp) 16 which is configured to limit a rate of current change, such as during the activation phase.
  • a second active-dip clamp (active di / dt-clamp) 16 which is configured to limit a rate of current change, such as during the activation phase.
  • the negative feedback branch 1 16 is formed to be a negative feedback branch to limit the current gradient. In contrast to normal control (normally control), this is lossy.
  • the negative feedback branch 1 16 comprises a transistor 1 19 with an ohmic resistance R, which is connected with respect to the static OFF voltage V EE of the driver output stage.
  • the di / dt sensor 31 can be used as drive source. If the rate of change of current exceeds a threshold value, the output voltage of the sensor 31 rises above a limit value based on which a zener diode 1 18 is designed. As a result, the zener diode 1 18 and thus the transistor 1 19 conductive and the negative feedback is active. The static OFF voltage can be used in this case as negative feedback potential.
  • the gate current change is now reduced by removing a portion of the gate current into the di / dt-on-clamp (negative feedback branch 16) and the rate of current change sinks.
  • the active-di / dt-on-clamp can be referred to as a higher-level protection instance, which is part of the security concept.
  • the device 50 further comprises the voltage monitor (Vge / Vgs monitor) 122, which is designed to detect the control voltage (gate voltage) or the voltage at a terminal of the sensor resistor Rs facing away from the control terminal, and to compare with a provided by the control device 56 threshold.
  • the voltage monitor 122 is configured to provide a difference signal based on the comparison and to provide it to the controller 56.
  • the voltage monitor 122 may include, for example, a comparator circuit configured to compare the control voltage with a static threshold.
  • the static threshold may be, for example, the threshold voltage (threshold voltage) of the semiconductor-based switch 12.
  • the threshold voltage can be variable during operation, ie at runtime.
  • the voltage monitor can be designed to check whether the gate threshold voltage is undershot.
  • the controller 56 may be configured to control the controllable switch 108 based on the signal provided by the voltage monitor 122. This allows unwanted (re) launching, i. H. activation of the semiconductor-based switch 12 is prevented by a voltage rise across the semiconductor-based switch 12. The voltage increase can increase the gate potential of the semiconductor-based switch 12 via the Miller capacitance.
  • the control device 56 may, for example, be in the form of a digitally programmed circuit, for example in the form of a digital signal processor (DSP) of a programmable gate array (PGA) or in the form of a microprocessor.
  • the controller 56 includes an input interface 124 (input signal interface), referred to as RX-IF.
  • the input interface 124 is designed to receive control commands, for example from a higher-level control unit 126.
  • the higher-level control unit 126 may be galvanically isolated from the device 50 and / or the control device 56.
  • the control commands can be received, for example, as a pulse width modulated (PWM) signal.
  • PWM pulse width modulated
  • the control commands can be received via a receive channel, for example as a 1-bit data stream. to receive, for example, ON-OFF information. Alternatively, the receive channel may include more than one bit symbols.
  • the transmission and thus the reception of the control commands at the input interface 124 can be effected optically by means of an optical interface.
  • the input interface can have the optical interface. This allows a galvanic isolation to the superordinate interface 126.
  • An optical data transmission furthermore allows a superimposition of the additional information data stream from the higher-order control unit 126, for example a main controller to the digitally controlled active gate driver unit Gate Drive Unit - DCAGDU).
  • the superimposed additional information can be modulated at runtime within the PWM-A message as an n-bit data stream. In this way, parameter adjustments, such as the actual intermediate circuit voltage to which the device 50 is connected, can be transmitted as well.
  • the transmission can also be effected by means of electrical signals.
  • Such information may be used by the controller 56 to adjust the power up or power down sequence in the range of du / dt phases. However, other information for adapting the switching sequences at runtime can also be transmitted.
  • the input interface 124 may be configured to provide a so-called watchdog function, i. H. to implement a functionality check by the primary page (parent control 126). This means that the higher-level controller 126 can be configured to detect a malfunction of the control device 56 or of the transmission path if the PWM signal is not or only partially received.
  • the overlaid information may be implemented, for example, by an 8-bit value within the PWM signals. For example, a realized protocol may have two functions.
  • a first function may include control information.
  • the higher-level controller 126 can transmit a primary-side switching command ON or OFF to the GCU.
  • a second function may include communicating a current value of the intermediate circuit voltage (UZK) that may be present at the semiconductor-based switch during the ON command in real-time. This can be used by the GCU to determine the voltage change rate and adjust accordingly.
  • UZK intermediate circuit voltage
  • an implicit watchdog function of the primary side takes place, by monitoring whether the primary-side PWM pattern is permanently generated. The procedure is, for example, as follows:
  • the primary-side modem controller receives the switch-on signal of the controller as well as a digitized value for the level of the DC link voltage. From these values, the corresponding PWM pattern is generated.
  • the period of the PWM signal is identical and must be shorter than the secondary short-pulse suppression time constant.
  • a static ON signal is sent until the secondary side feedback channel returns an ON signal after passing the short pulse suppression.
  • From now on the modem transmitter sends a LOW-HIGH pattern with a fixed period duration.
  • the ratio of HIGH to LOW is proportional to the level of the DC link voltage. For an 8-bit digital value, the following limit values result accordingly:
  • the switch-off signaling is dependent on the current PWM section. If a HIGH section is currently active, the modem will statically switch to LOW. Confirmation of the acknowledgment signal after expiration of the short pulse suppression successfully completes the modem sequence and permits new on commands.
  • the modem changes from LOW to static HIGH.
  • the secondary-side feedback signal recognizes the static HIGH state after expiration of the short-pulse suppression and changes to LOW. This also causes the modem output to go static to LOW and allows new ON commands.
  • the controller 56 further includes an output interface (output signal interface) 128 labeled TX-IF.
  • the output signal interface may be configured to send an active signal to the primary-side control instance, ie the higher-level control unit 126, for example when an error condition such as undervoltage, timeout, short-circuit or overtemperature has been detected.
  • the control device 56 is designed to determine such a fault condition by means of an internal monitoring.
  • the output signal interface 128 may be configured to route the corresponding signal transmission path to the higher-level control unit 126 Watchdog the secondary side (ie the device 50) to implement. For example, a changing on / off signal pattern may be permanently sent from the output interface 128 to signal that the DCAGDU is active, ie, the device 50 is operable.
  • a permanent error signal can be sent.
  • the error signal can also be sent at intervals or once.
  • the output signal interface 128 may be configured to transmit the signal at a constant polarity and / or a constant intensity level in a deactivated state of the device 50, so that the signal also remains static.
  • the output signal interface 128 may be configured to send a feedback signal (feedback) to the input signal interface 124.
  • the output signal interface may be configured to send a static "GOOD" signal when no PWM signal is present at the input signal interface 124 so as to signal that no error is detected.
  • the output signal interface 128 may be designed to send an error signal (BAD or BAD signal).
  • BAD or BAD signal When a PWM ON signal arrives at the input signal interface 124, the feedback signal may be sent after the signal pass (signal processing) from the output interface 128 such that the corresponding signal has a level change or a polarity change to signal that the PWM signal has arrived and is being processed.
  • the higher level control unit 126 may be configured to provide a real time signal transit time at run time based on a time difference between a signal being sent to the device 50 and a signal received from the device 50 based thereon determine and, for example, in parallel circuit breakers, d. H. a plurality of devices 10, 20 and / or 50 to perform adjustments for the synchronization of the PWM signals.
  • a PWM OFF phase i. H. while a command for deactivating the semiconductor-based switch 12 is received, in addition, status information of the driver side is transmitted as a serial data stream.
  • the control device 56 further comprises a register database (TimingConfig Register) 132, for example in the form of a memory, which has partial or complete control times for the dynamic switching phases.
  • the control times can be used, for example, as a basic configuration or as a criterion for a time Timeout) are used by the control device 56 for the control of switching operations.
  • the control times can be recorded as configuration data within a programming of the control device 56, ie stored.
  • the control times during operation, ie at runtime such as the PWM protocol of the higher-level control unit 26 (primary side control) can be changed or replaced.
  • the control device 56 is designed to readjust the control times of individual switching sections during switching operations depending on the operating point, ie to carry out an independent adjustment of the control times.
  • the register database 132 is logically connected to the input signal interface 124 and configured to receive information therefrom.
  • the controller 56 includes a status register in the form of a register database (status register) 134.
  • the status register 134 is coupled to the output interface 128 and configured to provide this information.
  • state information of the device 50 i. H. the DCAGDU.
  • These may be, for example, parameters for detecting undervoltage errors, timeouts of the sequence control (protocol of the control device 56), overcurrent and / or short-circuit faults.
  • the controller 56 may be configured to communicate via the feedback path, i. H. the output interface 128 to report a corresponding state signal to the primary side controller 126.
  • the control device 56 may be designed to transmit detailed information to the higher-level control unit 126, for example in the form of a serial status data stream.
  • the control device 56 comprises an error-handling function unit 136. This is designed to set a safe state of the device 50 in the event of an overcurrent and / or a short circuit or an undervoltage.
  • the acknowledgment of an error can be made, for example, by an "OFF" signal, which is transmitted via the PWM input signal and received at the input signal interface 124. Alternatively or additionally, the acknowledgment can be made such that, for example, the OFF signal (OFF signal) must be present for a defined period of time.
  • Such an acknowledgment timeout (duration of the signal level) can be freely defined, for example to more than 100 ns, more than 1 ms or more than 10 ms or even longer.
  • the controller 56 includes a Config VGE (Vgs Monitor) 138 for configuring the VGE / Vgs monitor 122.
  • the Config VGE / Vgs monitor 138 is configured to provide the VGE / Vgs monitor 122 with the defined thresholds means to provide appropriate information to them. This may be in the form of a digital signal which may be converted by a DAC of the Vge / Vgs monitor 122 to an analog reference voltage Ref Vge.th.
  • the Vge / Vgs monitor 122 is designed to set a specific threshold value at a differential amplifier or a comparable circuit based on the received signal and to compare the gate voltage with respect to an exceeding or undershooting of the threshold value and the exceeding or undershooting to a function block for digital monitoring of the gate drive voltage (Sens Vge / Vgs monitor) 142.
  • the threshold value can be generated, for example, by connecting a fixed or variable reference voltage to the Vge / Vgs monitor 122. Alternatively, the threshold generation may be variable by generating a PWM duty cycle in combination with a low pass and DAC function connected thereto. Thus, the analog value of the detected gate voltage can be detected in discrete stages.
  • the control device 56 includes the function block Sens VgeA / gs monitor 142 for digital monitoring of the gate drive voltage. This is designed to receive a signal transmitted by the Vgs / Vgs monitor 122 and to monitor the digital threshold value. Information, for example based on a comparison "Vgs / Vge ⁇ Ref Vge.th", may be provided to a functional block "Active Off-Controller" 144. The active off controller 144 is configured to control the controllable switch 108. Alternatively or additionally, the Sens VgeA / gs monitor 142 may be configured to determine the threshold voltage at which the semiconductor-based switch 12 begins to conduct current.
  • the control device 56 further includes the one coupled to the functional module 142 Active off controller 144.
  • the active off controller 144 is an actuator module for controlling the controllable switch 108. If the controller 56 detects that the gate voltage has fallen below the defined threshold, the control device 56 can activate the active off 108 (short-circuiter), which is connected directly to the gate signal, ie the control terminal, that is connected to it. Thus, an unintended (re) aufberichtn the semiconductor-based switch 12, can be prevented, for example by du / dt coupling.
  • the controller 56 includes a configuration module Config di / dt monitor 146 configured to configure the di / dt monitor 94, i. H. to provide the comparative values.
  • the Config di / dt monitor 146 is configured to set the multiplexers 98a and 98b to change the comparison thresholds of the comparators 96a and 96b.
  • the di / dt monitor 94 is configured to bidirectionally detect both the rate of change of current at power-on (enable) of the semiconductor-based switch 12, power-on current change, and power-down speed upon power-off (disable) of the semiconductor-based switch 12.
  • the Config di / dt monitor 146 is configured to dynamically change the reference thresholds of the di / dt monitor 94.
  • the controller 56 further includes a monitor function block Sens di / dt monitor 148 coupled to the Config di / dt monitor 146.
  • the Sens di / dt monitor is configured to receive the comparison results of the di / dt monitor 94 and thus to monitor the current rate of change (di / dt) in two stages.
  • the controller 56 is configured to use the sensor di / dt monitor 148, a time at which the current flow in the semiconductor-based switch 12 changes (current change start), a short circuit in the active state of the semiconductor-based switch 12 and the setpoint of the rate of change of current during the Activation (switching on) and the deactivation (switching off) of the semiconductor-based switch 12 to detect.
  • the controller 56 includes a function block Config VonMid 152, which is configured to control the DAC 62 of the controllable activation voltage source 58 or provide a digital signal to be converted thereto.
  • the function block DerMid 152 can thus be used as a digital configuration of a control voltage for a stepwise adjustment of the rate of change of current during the activation process. be described.
  • a voltage of the controllable activation voltage source 58 can thus also be set.
  • a desired value predetermined by the controllable activation voltage source 58 can be determined by a threshold value of the di / dt monitor 94, which adjusts a desired state with the actual state.
  • the function block Config VonMid can be designed to adjust such a control voltage in 256 stages (8 bits) in the range above the gate threshold voltage and the static gate-on voltage or the source voltage V C c. This makes it possible to regulate the gate current and thus the rate of change of the current of the semiconductor-based switch 12 with respect to the predetermined desired value depending on the operating point.
  • a variable output voltage of the activation voltage source 58 can be obtained by connecting a constant voltage potential to a variable output resistance.
  • the function block Config VonMid 152 can be designed to set the output resistance stepwise, for example in 128, 256 or 512 or more stages. Alternatively or additionally, if the controllable activation voltage source 58 has both a stepwise adjustable output voltage and a stepwise adjustable output resistance, the function block Config VonMid 152 can be configured to change both the voltage potential and the output resistance stepwise.
  • the control device 56 further has a configuration block Config loff 154, which is designed to set the controllable impedance 88.
  • the function block Config loff 154 is configured to set the controllable impedance 88 by means of a control voltage that is, for example, 256 steps in the range below the static gate-on voltage and a voltage above the gate threshold voltage.
  • the function block Config loff may be configured to vary the control voltage in one of 256 different number of stages, for example 128, 512, 1024 or higher. This can be a Gate resistance (Rgoff) and thus the current drop speed depending on the operating point are controlled to the setpoint.
  • the controller 56 includes a FSM closed-loop control (OFF-Control) module 156.
  • the central sequencer 156 is configured to obtain information from the TimingConfig register 132 and update its information to provide information from the ErrorHandler 136 to provide information to the Status Register 134 to control the Config di / dt Monitor 146 function block to obtain information from the Sens di / dt Monitor 148 module and the Config FromMid 152 and Config loff 154 to steer.
  • OFF-Control FSM closed-loop control
  • the central sequencer 156 is further configured to control the controllable switches 68a and 68b to control the controllable switches 75a and 75b, and hence the controllable resistance circuit 74, to control and switch the controllable switches 22c and 22d and thus the controllable resistance circuit 82 to control the controllable voltage source 84.
  • the central sequencer 156 is configured to determine setpoint values for a next switching period based on an actual value analysis of a current time interval, for example a current rate of current rise or a current rate of decrease, or to set the desired values based on the actual switching period in the current switching period. To determine values of the previous switching period. For example, a switching period may have a duration of less than 50 ns, less than 100 ns, or less than 200 ns.
  • the central sequencer 156 is configured to control the power-on sequence, power-down sequence, power-on and power-on stages, fixed turn off voltage, variable turn off impedance, di / dt monitor configuration, and dynamic change to execute the drive times.
  • the digital control loop can have a direct pass-through, so that a sequence or time segment can already be adapted in the current period (k). Since it is difficult for fast switching operations in the 100 nsec range to realize an immediate control of the switching characteristics, the approach of tracking control with direct penetration can be used here.
  • the control parameters are changed in accordance with the control deviation for the di / dt and the timings for the control sections and used for the next switching period k + 1.
  • the timings can already be adapted for the current switching period k based on the direct penetration.
  • the control parameter adaptation takes place independently both for the switch-on sequence and for the switch-off sequence.
  • the VonMid control 58 represents the execution unit of a Config VonMid module 142 and adjusts the rate of change of power during the power up phase.
  • the approach of the adjustable fixed-voltage source voltage Rgon is used here.
  • the rate of change of current in the active region can be adjusted by the rate of voltage change of the gate voltage. This is thus variable over the change of the gate control current in this period.
  • the gate current can therefore be influenced by a change in the driving source voltage at fixed resistance Rgon.
  • the feedback from the di / dt monitor 94 during the last turn-on edge determined whether the rate of change of current was greater than the set point or less.
  • the control voltage for the di / dt section is increased by at least one level.
  • an increase of the gate current and thus an increase in the rate of change of current takes place.
  • the control voltage for the di / dt section is reduced by at least one level.
  • a reduction in the gate current and thus a reduction in the rate of change of current occur.
  • the control voltage adaptation takes place by means of a digitally adjustable voltage regulator.
  • Its output voltage is, for example, recalculated and adjusted in 256 stages by the digital controller core (digital core), ie the control device 56 after each switch-on flank has passed.
  • the VOn-Control 66 sets the required drive voltage of the gate-on paths according to the turn-on section.
  • Von-Control sets the dynamically adjustable control voltage VonMid to the drive paths. Thereafter, it is switched to the static on-voltage VCC and operated the gate via the corresponding Anêtpfade with this voltage. It is thus also possible to completely de-energize the drive output stage and thus to prevent unintentional switching on of the circuit breaker due to errors in the downstream drive paths.
  • the ROn-Control 76 adjusts the appropriate resistor path configuration according to the current power up section.
  • this consists of two parallel switchable resistance paths with fixed values. This results in principle 4 configuration options.
  • switch-on section I and section IV both paths are active at the same time.
  • section II only path k1.1 and in section III only path k1.2. This allows the di / dt section to be controlled independently of the du / dt section.
  • the number of independent paths can be extended as needed.
  • the ROff-Control 82 sets the appropriate resistance path configuration according to the current switch-off section. In a first embodiment, this consists of two parallel switchable resistance paths with fixed values. This results in principle 4 configuration options. For switch-off section I and section IV both paths are active at the same time. In section II only path k2.1 and in section III only path k2.2. This allows the di / dt section to be controlled independently of the du / dt section. In a further embodiment, the number of independent paths can be extended as needed.
  • VOff-Control 84 sets the required drive voltage of the gate-off paths according to the turn-off section.
  • Voff-Control sets the voltage VDD as voltage drop to the drive paths until the end of the di / dt phase during the switch-off edge.
  • V DD of this variant is the supply voltage of the digital core and LV peripherals, ie the other active circuit parts of the device 50. This means that a large part of the charge fed into the gate of the circuit breaker at the time of switching on is "recy- celled.” This is a smart possibility Recycling may work if the voltage V DD is less than the gate-threshold voltage of the circuit-breaker, then switch to the static off-voltage V EE and fully open the gate to the defined OFF-state. Voltage V EE discharged. It is thus also possible to completely de-energize the drive output stage and thus to prevent unintentional switching on of the circuit breaker due to errors in the downstream drive paths.
  • the lOff-Control 88 represents the control instance for the adjustment of the current drop speed. For example, in a first embodiment, the approach of a stepwise adjustable impedance / current sink is used.
  • the impedance is configured to the minimum value and only the fixed resistance of the paths in ROff-Control is effective.
  • the impedance Upon entering the di / dt section, the impedance is configured to a value that results in the desired rate of current fall.
  • the current drop rate in the active region can be adjusted by the voltage change rate of the gate voltage. This is thus variable over the change of the gate control current in this period.
  • the gate current can therefore be influenced at fixed discharge voltage sink by changing the discharge resistor RGoff.
  • the feedback from the di / dt monitor 94 during the last turn-off edge determined whether the current falloff rate was greater than the setpoint or less. If the actual value was smaller, the adjustable impedance for the di / dt section is reduced by at least one level. Thus, in the next turn-off section, an increase of the gate current and thus an increase in the current fall-off speed.
  • the adjustable impedance for the di / dt section is increased by at least one step.
  • the impedance change takes place by means of a digitally controlled transistor in analog mode. Its on-resistance is, for example, recalculated and adjusted in 256 steps from the digital core after each cut-off edge has passed.
  • the number of stages can be further increased.
  • the adjustable path can be carried out as a completely independent path without dynamic switching of the impedance from switching operation to analog operation.
  • the Active GateClamp 102 is part of the safety concept and represents a protection against Miller conditional reconnection of the circuit breaker 12. It acts in a first embodiment only during the shutdown sequence and in the deactivated state. It is realized by a short-circuit transistor 104 which is connected between the gate control line and the reference potential GND of the GDU. It is activated via an impermissible voltage drop across a sense resistor Rs. If the power switch side potential is higher than the driver-side potential by at least one threshold value, there is a high-energy feedback z. B. by Miller coupling before. This can lead to the unwanted crossing of the gate threshold of the circuit breaker and it is again conductive. The Active GateClamp prevents this by dynamically shorting the control gate.
  • the Active Off 108 is part of the security concept and represents another instance that acts as a static short-circuiter of the control gate terminal. However, this does not intervene dynamically on its own responsibility like the Active GateClamp 102 but controlled by the Digital Core.
  • the gate voltage is detected by the Vge / Vgs monitor 122. If the gate voltage falls below a configured threshold value, this is reported to the Digital Core and the ActiveOff controller 144 activates the Short-Circuit Active GateClamp 102.
  • the threshold value defines a voltage level at which the switch-off process is completed and only the gate voltage is to be further discharged to increase the noise reserve.
  • the ActiveOff 108 thus supports the switch-off sequence at the earliest from switch-off section IV and acts as a discharge accelerator and at the same time as a low-impedance static short-circuiter.
  • the active di / dt-Off-Clamp 1 12 is part of the safety concept and represents a higher-level protection against impermissibly high current fall-off speeds.
  • a fault in the process control of the Digital Core or faults in the load circuit of the circuit breaker 12 at Stromabfall nieen clearly above the defined - Run th setpoint engages the di / dt-off-clamp 1 12 and acts as a negative feedback path to limit the current gradient. In contrast to normal control, this procedure is lossy.
  • the Digital Controlled Active Gate Drive Unit can include the following functional units: Digital Core, di / dt monitor, VonMid-Control, Von-Control, Ron-Control, Roff-Control, Voff-Control, loff-Control, Active GateClamp, ActiveOff, Active di / dt-Off-Clamp, Active di / dt-On-Clamp, di / dt-Scaling, di / dt-Sens and Vge / Vgs -Monitor.
  • the first power connection 36a may be, for example, a source connection of a MOSFET or a collector connection of an IGBT.
  • the second power connection may, for example, be a drain terminal of the MOSFET or an emitter terminal of the IGBT.
  • the first power terminal 36a and the second power terminal 36b may be reversed.
  • the sensors 31 a and 31 b each comprise an insulating film 32 a and 32 b, as described for the sensor 31.
  • inductances 34a and 34b and 34c and 34d respectively, which are designed to detect the magnetic field at the respective power terminals 36a and 36b, respectively, are arranged.
  • the insulating foils 32a and 32b, respectively, include the mounting portions 45a and 45b, respectively, which are formed to allow mounting to the respective power terminals 36a and 36b, respectively.
  • a power supply or a current dissipation such as a cable, mounted, for example, screwed, so that the respective assembly, such as the screw, can be used to the sensor 31 a and 31st b to be fixed to the power terminal 36a and 36b, respectively.
  • a current direction of the power current may, for example, be arranged in space perpendicular to a plane in which the insulating film 32a or 32b is arranged.
  • a current detection direction of the inductors 34a-d may, for example, be arranged parallel to a viewing plane. This means that the preferred direction 44, which in this exemplary embodiment is the same for all inductors 34a-d, is arranged perpendicular to the current flow direction in space.
  • the sensors 31 a and 31 b have the connection terminals, ie connection points 166 a and 166 b or 166 c and 166 d, which are designed to provide the measurement voltage of the respective sensor 31 a and 31 b, respectively.
  • the connection terminals 166a-d are disposed on the insulating films 32a and 32b. This means that one of the inductance 34a-d signal on or in the insulating film 32a or 32b, for example by means of a conductor track, can be conducted to the respective connection terminal 166a-d and so a distance between a measuring line and the power terminal 36a or 36b can be increased.
  • the connection terminals 166a-d may be so spaced from the inductors 34a and 34b, respectively.
  • connection terminals 166a and 166b or 166c and 166d can be connected to a shielded or unshielded two-wire line, which is designed to transmit the respective measurement voltage.
  • the terminals can, for example, be mechanically and electrically firmly connected to the two-wire line by means of a screw or solder connection.
  • the sensors 31 a and 31 b may be designed differently from each other.
  • one of the sensors 31a or 31b may have one of two different numbers of inductors 34a / 34b and 34c / 34d.
  • one or more inductances may have a preferred direction, which is different from the preferred direction 44.
  • the di / dt sensor (sensor 31 a or 31 b) represents a central sensor instance, which is both part of the normal control and part of the security concept.
  • the sensor can be designed as an external measuring device in the form of a small circuit board foil 32a or 32b.
  • This foil 32a or 32b fulfills the requirements of the functionalization and can be mounted directly on the terminal of the load emitter / load source of the circuit breaker, which is connected, for example, to the intermediate circuit, approximately at the negative potential, and can be connected by means of a screw hole (fastening section) 45b_1 or 45b_2 be screwed to the terminal terminal 36a and 36b.
  • each power switch can have a di / dt sensor arranged in the respective commutation circuit, in accordance with its arrangement in the topology of the power section.
  • a wound inductance is used. The size of the inductance is freely selectable and depends on the required output signals.
  • the inductance 34a / 34b or 34c / 34d can be arranged as a single component or in series.
  • the inductance (s) 34a / 34b and 34c / 34d can as Commercially available Surface Mounted Device (SMM) ⁇ Ferrite choke be designed in SMD design or also have any other design, such as in a through-hole technology (THT).
  • the inductances 34a / 34b and 34c / 34d can have any inductance value, about 100 ⁇ , 1 mH or 10 mH.
  • a relevant influence can be the distance of the sensor or the inductance to the busbar on which the sensor board is mounted and the orientation of the inductance with respect to the current direction.
  • the orientation can be as perpendicular as possible to the current direction to detect the maximum field.
  • the sensitivity can thus take place both via the selection parameters length, width, number of turns, flux concentrator, number of components in series of the inductance and by the variation of the distance between the sensor film and busbar.
  • the di / dt sensor 31 a and / or 31 b can be connected to the GDU, that is to say via a suitable two-wire connection, via the connection terminal 166a / 166b or 166c / 166d. H. the control device, be connected. This can be done for example as a pure two-wire connection.
  • the two-wire connection can be twisted to increase susceptibility to interference.
  • the connection can be made as a shielded two-wire connection with a screen connection to a suitable potential on the GDU.
  • the di / dt sensor 31 a or 31 b is provided with a high-frequency (HF) / low-frequency (LF) scaling (adaptation circuit) on the GDU (di / dt scaling).
  • HF high-frequency
  • LF low-frequency
  • the termination or the scaling can be realized via a passive resistive and / or capacitive voltage divider on the GDU.
  • the scaling can be done by active impedance conversion. This allows a scaling or adaptation of the same.
  • the scaling can be achieved by a digitally adjustable transformer ratio, for example by means of a programmable gate arrays (PGA) or by means of a digital potentiometer.
  • PGA programmable gate arrays
  • the power terminal 36a may also be disposed on a first semiconductor-based switch 12 and the power terminal 36b on a second semiconductor-based switch 12, the two semiconductor-based switches 12 being connected in a half-bridge configuration. Between the two semiconductor-based switches, a load may be arranged.
  • Dispensing with high-performance analog active components saves signal delay times, component costs, and enables reduced energy consumption.
  • the status determination based on the sensor according to the third aspect makes it possible to avoid using the collector or drain potential for status and / or protection purposes. This makes it possible to avoid the use of inaccurate and, if necessary, a large number of high-voltage (HV) components which possibly have a high space requirement and, in addition, require unused space due to the required voltage separations. Such is sufficient for some HV switches Isolation directly on the respective form factor of the GDU assembly according to the prior art not possible, so that their safe operation according to the aspects described above is made possible.
  • the post-regulated control of the switching operations described allows for almost every operating point an optimal behavior and can thus save a significant portion of the circuit losses.
  • the described direct penetration allows an adaptation of the switching behavior already during the current switching period.
  • the switching that is, the switching behavior, can be made smoother at the section boundaries, so that a noise emission during operation is reduced and, for example, standard requirements or higher standard requirements can be met. This allows the elimination of any expensive external filtering measures.
  • One or more signal interfaces to the higher-level control such as RX-IF 124 and / or TX-IF 128, enable a crosswise watchdog functionality, which can lead to increased reliability.
  • the implementation of the second aspect in the GDU allows self-consumption savings by recycling the drive power of the semiconductor-based switch.
  • the possible reconfiguration of the switching parameters at runtime allows for an overriding behavioral adaptation.
  • FIG. 7 shows a schematic block diagram of an electrical circuit 70 which has a commutation circuit with a first voltage potential Ui, for example a positive plus potential, and a second voltage potential U 2 , for example a minus potential. This means that between the potentials and U 2, the electrical voltage U is applied.
  • the electrical circuit 70 comprises two semiconductor-based switches 12a and 12b, which are connected to form a half-bridge circuit.
  • the half-bridge circuit has, between the semiconductor-based switches 12a and 12b, a load terminal which is connected to a load impedance 172, such as an electrical load.
  • the load impedance 172 can be switched by means of the semiconductor-based switches 12a and 12b between the potentials U 1 and U 2 relative to a potential U 3 .
  • the load impedance 172 may be an impedance of any electrical load, such as an electric motor, an actuator, a sensor, or, for example, a source of light or radiation.
  • the load impedance may also be the impedance of a generator which is connected by means of the semi-conductor.
  • terbas fortunate switch 12a and / or 12b between the potentials Ui and U 2 is switchable.
  • An apparatus 10a is configured to control the semiconductor-based switch 12a. Further, a device 10b is formed to control the semiconductor-based switch 12b.
  • the sensor 31a is arranged, the power terminal 36a being connected to the potential Lh.
  • the output port 36b for example, the load emitter or a last source terminal of the rudleiterbasier- th switch 12b of the sensor 31 is disposed b, wherein the power terminal 36b is connected to the potential U. 2
  • a device 20 may be arranged to control the semiconductor-based switch 12a and / or 12b.
  • only one device 10, 20 or 50 may be arranged to control both switches 12a and 12b.
  • the load impedance 172 can also be switchable with respect to one of the potentials Ui or U 2 only by means of a switch 12a or 12b. That is, alternative devices have, for example, only one semiconductor-based switch 12a or 12b connected between the load and the potential Ui or U 2 is interconnected.
  • FIG. 8 shows schematic diagrams of current and voltage waveforms, respectively, at the semiconductor based switch during an activation process.
  • the semiconductor-based switch is, for example, an IGBT.
  • IGBT a profile of the gate voltage (U Ga te) > a curve of a collector current l c and a profile of a collector-emitter voltage U ce over a common time axis t is shown.
  • the time axis t has five times ti, t 2 , t 3 , t 4 and t 5 , which are arranged on one another in the named order on the time axis t. Between the times t, and t 2 , the activation interval I (section AI) is arranged.
  • the activation potential All is arranged.
  • the activation interval III (section AMI) is arranged.
  • the activation interval IV (section IV) is arranged.
  • the control device can be designed based on various control objectives to differently control the semiconductor-based switch.
  • the semiconductor-based switch may be influenced by different physical effects, which results in different physical effects.
  • various control objectives of the corresponding control devices such as the control device 24 or the control device 56, may result. Based on the control objectives, the corresponding controller 24 or 56 may be configured to adjust a varying circuit configuration to an electrical circuit or other components so as to directly or indirectly affect the gate voltage.
  • the activation interval I (section I) is represented by the delay time td1, on.
  • the voltage U ce and the current l c remain almost unchanged during this time. This means that during a change (increase) in the gate voltage U Ga te below the threshold voltage U g (th), a conductivity of the switch remains virtually unchanged. If the semiconductor-based switch has the "normally-off" configuration, then the switch in this section AI is in the open state.
  • the gate voltage UGate may be determined by the control device based on the measurement voltage of a current sensor, such as the current sensor 31. The determination can be determined directly, for example by an arithmetic operation, indirectly, for example by the control device being designed to compare the rate of change of current with a predefined threshold value.
  • the semiconductor-based switch is configured to transition to a conducting state, that is, the power current l c begins to rise. Based on effective leakage inductances in the semiconductor-based switch, the voltage U ce decreases to a small extent.
  • a control target can be described in the shortest possible delay time, which means that an objective is to increase the gate voltage U Ga te in as short a time as possible.
  • the voltage of the controllable activation voltage source may be in the range of the Miller voltage.
  • a configuration of the controllable resistance circuit 76 set in the activation path 48 can, for example, take place in such a way that both resistors k1, 1 and k1, 2 are effective, that is to say that the ohmic resistance rgon consists of a parallel connection of the resistors k1, 1 and k1 2 is formed.
  • the transition to the section All is triggered when the gate voltage U Ga te is greater than the threshold voltage U g (th) and / or a sense voltage Usens (di / dt), such as the sensor 31, smaller than a trigger voltage Utrig.off, which may have a low positive voltage value.
  • the control device is designed, for example, to compare the trigger voltage with the measurement voltage.
  • the transition into the All are also triggered when the gate voltage is greater than a trip threshold of the semiconductor-based switch 12th
  • the rate of change of current di / dt is significant.
  • the current I c rises up to a current peak I C i, the voltage U ce falls according to the parasitic inductances. This means that the conductivity of the semiconductor-based switch increases.
  • a control target of the control device in the section All may be, for example, to obtain a flat edge as possible of the voltage U ce for reducing the reverse current peak and a low Ausklingoszillation and a low noise radiation of the semiconductor-based switch.
  • a corresponding circuit configuration may be made by the control device, for example, such that the voltage of the controllable activation voltage source is set in the region of the Miller voltage in order to achieve a gentle reverse current peak by the decreasing current change rate di / dt.
  • the corresponding controllable resistance circuit for example the controllable resistance circuit 18 or 74, can be designed to be effective for a section All optimized, ie designed ohmic resistance k1, 1 or k1, 2, for example those with the greater resistance value to switch.
  • a transition to the subsequent activation interval AMI can be described by a section change trigger, which is triggered when the gate voltage U Ga te is greater than the Miller voltage U g (mil) and / or if the sense voltage Usens (di / dt), such as the measurement voltage 42, is less than a trigger voltage Utrigg, on.
  • the control device is designed to check whether a rate of change of current (rate of current rise) occurs. Further, the controller is configured to compare a value of the rate of change of current with the trigger voltage.
  • the transition to the Alll section may also be triggered when the gate voltage is less than a (small) trip threshold of the semiconductor-based switch 12.
  • the activation interval III (Alll portion) can be described such that it determines the voltage drop rate dü ce / dt.
  • the current I c may be in accordance with the external load, such as the load impedance 172.
  • the voltage U ce may drop in the range of the static minimum U ce, sat.
  • a control target of the corresponding control device may be to set the steepest possible edge of the gate voltage U ce to reduce the switching losses, but at the same time a small one To achieve disturbance radiation.
  • a corresponding circuit configuration may be, for example, adjusting the voltage of the controllable activation voltage source, such as the controllable voltage source 16 or 58, in the range of the voltage U g (on), the static ON voltage to achieve a large dU ce / dt.
  • the voltage Ug (on) can have a value in a range whose lower limit is greater than the Miller voltage U g (mil) and whose upper limit is determined by a maximum gate voltage Ug (on) max of the semiconductor-based switch.
  • the control device may be designed to control the controllable resistance circuit in such a way that an ohmic resistance optimized for the section AMI is effective, for example the resistor k1, 1 or k1, 2, which has the smaller resistance value. , This can be done, for example, because of an increasing gate-collector capacitance C gc .
  • a section change trigger from the activation interval III to the activation interval IV can be triggered when the gate voltage U Ga te is greater or greater than powers, than the Miller voltage U g (mil) and / or a time interval Etconf .mil, the duration of which may be stored, for example, in the timing register 132, has expired.
  • the delay time td2 is essential. During this time, the voltage U ce drops to a static saturation value U ce , S at- A control target of the control device can be, for example, the shortest possible delay time to reduce the switching losses.
  • a corresponding circuit configuration can be carried out, for example, such that the voltage of the controllable activation voltage source is set in the range U g (on).
  • the on-resistance Rgon can be effected by a parallel connection of the two resistors k1, 1 and k1, 2, ie a parallel connection of the resistors optimized in each case for the section All (Ron di / dt) and AMI (Ron du / dt).
  • the semiconductor-based switch is in a static ON state, which is replaced by a deactivation process (for example, a switch-off process).
  • a deactivation process for example, a switch-off process.
  • a short-circuit current flows through the semiconductor-based switch 12.
  • Such an error case can be transmitted by the control device to a higher-level primary control entity.
  • the control device may be designed to initiate a deactivation sequence.
  • the section All, Alll or AIV may be transitioned to when a corresponding time interval has elapsed, such as a stored time period with respect to the section All (td1, on), a time duration of the section All, Etc.mil or td2, on.
  • a corresponding control target of the section has been reached in a control interval
  • the time interval, ie an extension or shortening, of the same can be adjusted, for example by storing current values in the timing register.
  • the Digital Core is the intelligent instance of the DCAGDU. It can be implemented as a complex programmable logic device (CPLD), FPGA, DSP, or the like.
  • the main objective of the driver is, for example, the best possible Einschaltflanken faced and Ausschaltflanken faced for each operating point to keep the switching losses as low as possible to operate the circuit breaker in the safe working area to burden the complementary freewheeling diode with the least possible reverse current and a standard noise emission behavior to achieve.
  • the DCAGDU can therefore implement the approach of a section-wise gate control with feedback of the switching state on the basis of the di / dt sensor and a controlled tracking of the control parameters.
  • a target is a maximum drive power to minimize the on-delay time.
  • one goal is to get a customized driver power to stay at the desired di / dt (current rate of change) for each operating point.
  • one goal is to get a high defined driver power to maintain the du / dt in the desired range while simultaneously traversing the Miller plateau as quickly as possible to minimize losses.
  • one goal is to get maximum driver power to go through the tail phase as quickly as possible and achieve static saturation.
  • FIG. 9 shows the voltage profiles U Ga te and U ce and the current profile l c for a deactivation process, for example a switch-off process, which can be arranged before the activation process shown in FIG. 8 or, alternatively, thereafter.
  • the times t 6 , t 7 , t 8 , t 9 and t 0 are arranged in the order named.
  • the deactivation interval DI is arranged between the times t 6 and t 7 .
  • the deactivation interval Dil is arranged.
  • the deactivation interval Dill is arranged.
  • the deactivation interval DIV is arranged.
  • the deactivation interval DI (section DI) represents the delay time td, off. During this interval, the voltage U ce and the current l c remain essentially unchanged.
  • a possible control target of the corresponding control device is the shortest possible delay time.
  • a corresponding circuit configuration may be, for example, to adjust the voltage of the controllable deactivation voltage source in the range of the Miller voltage.
  • the corresponding switch-off resistor Rgoff can be formed from a parallel connection of the ohmic resistors k2, 1 and k2.2, one of the resistors k2, 1 and k2,2 is optimized for one of the sections DM (Rgoff du / dt) or Dil l (Rgoff di / dt).
  • a partial crossover to enter the deactivation interval DM may be triggered when the voltage U Ga te has dropped to approximately the range of the Miller voltage U g (mil) and / or a time interval Atd, off has elapsed.
  • the deactivation interval II (section Dil) is determined by the voltage rise speed dU ce / dt.
  • the voltage U ce rises up to a value UZK (DC link voltage).
  • a target of the controller 56 may be implemented in the shortest possible plateau dwell time (time in which the voltage Ugate is in the range of Miller voltage U g (mil)) and a relatively flat edge to reduce the spurious radiation and the feedback effects.
  • a corresponding circuit configuration can beispiels- example be made such that the voltage of the controllable disable voltage source equal to a voltage V C c, 0 ff is set and the effective output resistance Rgoff dv / dt on the optimized for this section resistors k2, 1 and k 2,
  • a section change trigger for entering the deactivation interval DI N may be satisfied that the gate voltage U Ga te is less than the Miller voltage Ug (mil ) and / or the sense voltage Usens (di / dt) is smaller than a small, possibly negative reference or trigger voltage Utrig, off1.
  • the trigger voltages Utrigg.on and / or Utrigg, off1 can have a low voltage value, which, for example, has 5%, 10% or 15% of the maximum gate voltage. If, for example, the device is designed to make the control connection negative, apply, the trigger voltages Utrigg.on and Utrigg, off1 can also have a negative voltage value.
  • the deactivation interval III determines the rate of decrease of the current dic / dt.
  • the voltage U ce rises according to the parasitic inductance of the semiconductor-based switch to a Abschaltüberschreibswert UOV.
  • a goal of the corresponding control device may be to obtain the steepest possible edge of the voltage U Ga te and / or the current l c .
  • one goal may be to simultaneously obtain a low noise radiation and a low Abschaltüberschreib.
  • a possible circuit configuration for achieving this goal can be realized in that the voltage of the controllable voltage source in the range deactivation Ug (th) or a voltage V C c off is adjusted to achieve / dt log-reducing dic.
  • a section change trigger for entering the deactivation interval DIV may be triggered when the voltage U g (t) is less than the threshold voltage U g (th) and / or the sense voltage Usens (di / dt) is less than the positive one Trigger voltage + Utrig, off.
  • the control device may be designed to check whether a rate of change of current (current dropping speed) occurs. Further, the controller is configured to compare a value of the rate of change of current with the trigger voltage or other reference voltage.
  • the deactivation interval DIV determines the delay time td2, off. During this time, the current l c drops to its static value, for example 0 amperes, 0.001 ampere or 0.01 ampere.
  • a goal of the control device can be the shortest possible delay time for reducing the switching losses and preventing a restarting.
  • a possible switching configuration that implements this can be obtained if the voltage of the controllable deactivation voltage source is set to a value Vcc.off and / or both switch-off resistors k2, 1 and k2.2 are effective, ie a parallel connection of the same is set in the corresponding controllable resistance circuit.
  • a corresponding time interval can be adapted, for example by storing current values in the timing register.
  • the following section can be used.
  • a time duration of the section DI, Dil and / or DIN may also be prolonged, for example, if the control target is not reached, ie an extension or a shortening of the corresponding time duration can be determined.
  • such a section change trigger enables an intervention in the sequence control triggered on the basis of events. That is, unlike pure time based controllers, the state control of the semiconductor based switch may be based on sensed states. This can be implemented as a tracking control with direct penetration for section change corrections.
  • a target of the deactivation interval I is a maximum drive power to minimize the turn-off delay time.
  • a target in a deactivation interval II (section DM), can be a high defined driver power to keep the du / dt in the desired range while simultaneously traversing the Miller plateau as quickly as possible to minimize losses.
  • a target in deactivation interval III (section Dill), may be an adapted driver power to remain at the desired di / dt for each operating point.
  • a target can be a maximum driver power to traverse the tail phase as quickly as possible and to achieve the safe OFF state. This means that the shutdown phase can also be divided into four sections.
  • a recycling of the charge carriers received from the control connection according to the second aspect can take place, for example, until the end of the third section dill.
  • a switchover to the static OFF voltage can also take place at another time, for example during the third section Dill. This can be done to more quickly reach the static OFF control voltage while reducing a concentration of the recovered carriers.
  • a change between the source voltage VCC and the static OFF voltage VEE during the section Dill can lead to an accelerated decay or, in principle, the control limit for the maximum current steepness can be increased.
  • a change at the beginning or within the period Thomas's DIV leads to a softer fade and an increased proportion of restored energy.
  • Previously described devices and / or driving methods are suitable for the controlled driving of MOSFETs and IGBTs in hard-switching applications in 2-level or multi-level topologies.
  • all conceivable module packages as well as customer-specific and / or application-specific design versions can be used.
  • All voltage classes from a few 100 V up to high-voltage (HV) applications for example in a range of more than 3.3 kV, more than 4.5 kV or greater, can be addressed.
  • HV high-voltage
  • the presented embodiments describe a functional unit of digital controller core, which optimally regulates the switch-on and switch-off edge of a circuit breaker for each operating point with the aid of a di / dt sensor as a feedback path at runtime. This can be done, for example, with at least one resistive switch-on path in combination with at least one adjustable voltage source as well as with at least one resistive switch-off path in combination with at least one adjustable voltage source / sink.
  • the information from the di / dt sensor to adjust the Abiauf nation, control of the switching paths and control of the adjustable voltage sources / sinks are used.
  • embodiments provide simultaneous control of the turn-off edge and feedback of the drive energy when the semiconductor-based switch is turned off into a commonly used auxiliary power source of the GDU.
  • This can be realized with at least one adjustable resistive Ausschaltpfad in combination with at least one fixed auxiliary power source.
  • the above embodiments according to the third aspect describe a realization of the di / dt sensor. This is executed in a special embodiment. Furthermore, a dynamic gate voltage negative feedback is described as protection against unwanted (re) switching due to Miller-related feedback of voltage changes to the circuit breaker. Such a realization can be achieved by detecting the voltage difference between the nominal value of the gate voltage and the actual value of the gate voltage at the circuit breaker and providing an active switch as a negative feedback path for reducing the actual value.
  • some aspects have been described in the context of a device, it is understood that these aspects also include a description of the corresponding device. represent a block or a component of a device as a corresponding method step or as a feature of a method step. Similarly, aspects described in connection with or as a method step also represent a description of a corresponding block or detail or feature of a corresponding device.
  • embodiments of the invention may be implemented in hardware or in software.
  • the implementation may be performed using a digital storage medium, such as a floppy disk, a DVD, a Blu-ray Disc, a CD, a ROM, a PROM, an EPROM, an EEPROM or FLASH memory, a hard disk, or other magnetic disk or optical memory are stored on the electronically readable control signals that can cooperate with a programmable computer system or cooperate such that the respective method is performed. Therefore, the digital storage medium can be computer readable.
  • some embodiments according to the invention include a data carrier having electronically readable control signals capable of interacting with a programmable computer system such that one of the methods described herein is performed.
  • embodiments of the present invention may be implemented as a computer program product having a program code, wherein the program code is operable to perform one of the methods when the computer program product runs on a computer.
  • the program code can also be stored, for example, on a machine-readable carrier.
  • inventions include the computer program for performing any of the methods described herein, wherein the computer program is stored on a machine-readable medium.
  • an embodiment of the method according to the invention is thus a computer program which has a program code for performing one of the methods described herein when the computer program runs on a computer.
  • a further embodiment of the method according to the invention is thus a data carrier (or a digital storage medium or a computer-readable medium) the computer program is recorded for performing any of the methods described herein.
  • a further exemplary embodiment of the method according to the invention is thus a data stream or a sequence of signals which represents or represents the computer program for performing one of the methods described herein.
  • the data stream or the sequence of signals may be configured, for example, to be transferred via a data communication connection, for example via the Internet.
  • Another embodiment includes a processing device, such as a computer or a programmable logic device, that is configured or adapted to perform one of the methods described herein.
  • a processing device such as a computer or a programmable logic device
  • Another embodiment includes a computer on which the computer program is installed to perform one of the methods described herein.
  • a programmable logic device eg, a field programmable gate array, an FPGA
  • a field programmable gate array may cooperate with a microprocessor to perform one of the methods described herein.
  • the methods are performed by any hardware device. This may be a universal hardware such as a computer processor (CPU) or hardware specific to the process, such as an ASIC.

Abstract

Eine Vorrichtung zum Schalten eines halbleiterbasierten Schalters umfasst einen Anschluss, der ausgebildet ist, um mit einem Steuer-Anschluss des halbleiterbasierten Schalters verbunden zu werden. Eine steuerbaren Aktivierungs-Spannungsquelle ist ausgebildet, um ein zeitvariantes Aktivierungs-Spannungspotential bereitzustellen. Eine steuerbaren Widerstandsschaltung weist zumindest zwei parallel geschaltete ohmsche Widerstände auf, die in zumindest drei Widerstandswerte der Parallelschaltung steuerbar sind. Eine Steuervorrichtung ist ausgebildet ist, um die steuerbare Aktivierungs-Spannungsquelle und die steuerbare Widerstandsschaltung unabhängig voneinander zu steuern. Die steuerbare Aktivierungs-Spannungsquelle und die steuerbare Widerstandschaltung sind zu einer Serienschaltung verschaltet, die mit dem Anschluss verschaltet ist. Die Steuervorrichtung ist ausgebildet, um die steuerbare Aktivierungs-Spannungsquelle und die steuerbare Widerstandsschaltung zeitvariant zu steuern, um zeitvariante Widerstandswerte der steuerbaren Widerstandsschaltung und das zeitvariante Aktivierungs-Spannungspotential der steuerbaren Aktivierungs-Spannungsquelle zu erhalten, so dass ein zeitvariantes Spannungspotential basierend auf den zeitvarianten Widerstandswerten und dem zeitvarianten Aktivierungs-Spannungspotential an dem Steueranschluss anlegbar ist.

Description

Vorrichtung zum Schalten eines halbleiterbasierten Schalters und Sensor zur Erfassung einer Stromänderungsgeschwindigkeit an einem halbleiterbasierten Schalter
Beschreibung
Die vorliegende Erfindung bezieht sich auf Vorrichtungen zum Schalten eines halbleiter- basierten Schalters und auf einen Sensor zur Erfassung einer Stromänderungsgeschwin- digkeitseines Leistungsstroms, der durch einen halbleiterbasierten Schalter fließt.
Für die Umwandlung elektrischer Energie werden heutzutage sogenannte Leistungsumrichter verwendet. Diese ermöglichen Energiequellen mit gegebenen Spannungen, Strö- men und Frequenzen mit Energiesenken bzw. Lasten zu verbinden. Der Umrichter wandelt dabei ein- oder mehrstufig elektrische Energie einer Form, etwa Wechselspannung, (alternating current - AC), Gleichspannung (direct current - DC) oder eine Mischform daraus, in eine andere Form um. Der Umrichter besteht im Allgemeinen aus halbleiterbasierten Schaltern, die in der erforderlichen Topologie verschaltet sind, beispielsweise als H- Brückeninverter oder als 3-phasiger 6-Puls-lnverter. Die am häufigsten eingesetzten elektronischen Schalter sind Bipolartransistoren mit isolierter Steuerelektrode (engl.: Insu- lated Gate Bipolar Transistor - IGBT) oder Metall-Oxid-Halbleiter-Feldeffekttransistoren (engl.: Metal Oxide Semiconductor Field Effect Transistor - MOSFET). Diese Halbleiterschalter werden über sogenannte Gate-Treiber angesteuert und stellen damit die Schnitt- stelle zwischen dem Leistungsschalter und der Kleinsignalhauptsteuerung des Umrichters dar.
Die Anforderungen an eine solche Gate-Treiber-Einheit (engl. : Gate Driving Unit - GDU) sind folgende: geringer Bauraum (meist bestimmt vom Formfaktor des Leistungsschalter- Packages), eine ausreichende Treiberleistung (bei der Aktivierung oder Deaktivierung der Schalter werden extreme Pulsenergien für die sichere Umschaltung benötigt), Sicherstellung geringer Schaltverluste der Leistungsschalter (Schaltverluste sind meist der Hauptfokus beim Optimieren von Umrichtern), Sicherstellung geringer Leitverluste der Leistungsschalter, geringer Aufwand für Treiberanpassungen beim Verwenden neuer oder anderer Leistungsschalter (Plug & Play), eine flexible, skalierbare GDU für verschiedene Applikationen (Wiederverwendbarkeit, Vermeidung von Designvarianten), eine geringe Tot- bzw. Verzögerungszeit im Signalpfad der Umrichterregelung, ein hoher konfigurierbarer Schutzgrad und/oder eine normgerechte Störabstrahlung in möglichst jedem Arbeitspunkt.
In Fig. 10 ist die Standardtopologie einer GDU mit ihren Funktionsblöcken dargestellt. Ein Einschalten eines halbleiterbasierten Schalters 12 erfolgt mit einer Spannungsquelle V0n und einem Übertragungsfaktor k1 . Damit wird ein Gate-Strom lGon geprägt. Ein Ausschalten erfolgt mit einer Spannungssenke Voff und dem Übertragungsfaktor k2. Damit wird der Gate-Strom lG0ff geprägt. Im Fehlerfall "Überstrom" wird ein alternativer Ausschaitpfad über den Übertragungsfaktork3, mit dem ein Gate-Strom lGOff,err geprägt wird, verwendet. Dies ermöglicht einen geringen Bauraum, eine Sicherstellung geringer Leitungsverluste im Leistungsschalter 12, eine günstige Herstellung und einen Basisschutzgrad.
Nachteilhaft an einer derartigen Ausführung ist, dass die Treiberleistung nicht für jeden Schaltzeitpunkt/Betriebspunkt optimal ist, dass die Schaltverluste nur für einen Betriebs- punkt optimierbar sind (Spannung, Laststrom, Temperatur). Ferner muss ein Kompromiss eingegangen werden, zwischen einer geringen Tot-/Verzögerungszeit und di/dt-Verhalten, du/dt-Verhalten sowie Leitungsverlusten in der Tail-Phase. Weiterhin ist nachteilhaft, dass der Schaltverlauf keine Bauteilstreuungen kompensiert, dass ein hoher Aufwand beim Verwenden neuer oder anderer Leistungsschalter erforderlich ist, um die Topologie abzu- ändern bzw. das Schaltverhalten durch Bauteiländerungen anzupassen, dass keine flexible Anpassung oder Skalierbarkeit gegeben ist sowie kein hoher oder kein konfigurierbarer Schutzgrad möglich ist. Eine normgerechte Störabstrahlung beeinflusst die Schaltverluste stark und passt nicht für eine Teillast an dem Schalter 12. Die Topologie in der Fig. 10 wird auch als einstufig resistiv gesteuert oder als GDU re- sistiv mit SoftTurnOff (SoftTurnOff = weiches Abschalten) beschrieben.
Fig. 1 1 zeigt einen prinzipiellen Aufbau einer einstufig/mehrstufig analog gesteuerten GDU mit aktiver Veränderung des Gate-Vorwiderstandes. Dabei sind zwei bis hin zu bei- spielsweise maximal acht Schaltstufen für das Einschalten sowie das Ausschalten des halbleiterbasierten Schalters 12 sinnvoll. Bekannt sind weitestgehend zwei oder drei Stufen. Das Einschalten erfolgt mit je einer Spannungsquelle V0n und den Übertragungsfaktoren k1 , 1 ... k,n. Damit wird in verschiedenen Pfaden der Gate-Strom I Gon.x mit x- 1 , ... ,n geprägt. Die Steuerung der Abfolge kann direkt von der übergeordneten Steuerungs- instanz erfolgen. Alternativ kann die Ansteuerung mit einer konfigurierten Zeitsteuerung auf der GDU erfolgen. Das Ausschalten erfolgt mit einer Spannungssenke V0ff und den Übertragungsfaktoren k2, 1 ... k2,n. Damit wird der Gate-Strom lGoff.x mit x = 1 , ... ,n geprägt. Die Abfolge kann direkt von der übergeordneten Steuerungsinstanz erfolgen. Alternativ kann die Abfolge mit einer konfigurierten Zeitsteuerung auf der GDU erfolgen. Im Fehlerfall "Überstrom" wird ein alternativer Ausschaltpfad über den Übertragungsfaktor k3 verwendet. Dies bietet den Vorteil einer besseren Anpassung der Treiberleistung für jeden Schaltzeitpunkt, eine verbesserte Optimierung zwischen geringer Tot-A/erzögerungszeit, di/dt-Verhalten, du/dt- Verhalten und Leitungsverlusten in der Tail-Phase, eine verringerte Beeinflussung der Schaltverluste bei normgerechter Störabstrahlung, eine Sicherstellung geringer Leitungsverluste im Leistungsschalter sowie einen Basisschutzgrad. In anderen Worten zeigt Fig. 1 1 ein GDU mit variablen Gate-Widerständen.
Nachteilhaft an einer derartigen Ausführungsform ist ein erhöhter Bauteilbedarf, eine komplexere Ablaufsteuerung sowie zusätzliche (galvanisch getrennte) Ansteuerkanäle. Dies führt zu erhöhten Kosten. Ferner ist nachteilhaft, dass Schaltverluste nur für einen Betriebspunkt (Spannung, Laststrom, Temperatur) optimierbar sind, dass der Schaltverlauf keine Bauteilstreuungen kompensiert, dass ein hoher Aufwand beim Verwenden neuer/anderer Leistungsschalter resultiert, dass keine flexible Anpassung/Skalierbarkeit der Schaltung möglich ist, dass kein hoher oder gar konfigurierbarer Schutzgrad erhaltbar ist. Wegen einer fehlenden Rückkopplung ist eine Schaltsequenzdrift möglich.
Fig. 12 zeigt einen prinzipiellen Aufbau einer GDU mit zwei Spannungslevel. Allgemein kann dies als GDU mit mehreren Spannungslevel bezeichnet werden. Dokumentiert sind jeweils zwei Spannungsebenen für Einschalten und Ausschalten des halbleiterbasierten Schalters 12. Das Einschalten erfolgt beginnend mit einer Spannungsquelle V0n2 und reduziertem Gate-Strom lGon. Danach erfolgt die Umschaltung auf Spannungsquelle V0ni und maximalem Gate-Strom lGon. Die Steuerung der Abfolge kann direkt von der übergeordneten Steuerungsinstanz erfolgen. Alternativ kann die Abfolge mit einer konfigurierten Zeitsteuerung auf der GDU erfolgen. Das Ausschalten erfolgt beginnend mit einer Spannungssenke V0ff2 und reduziertem Gate-Strom lGoff. Danach erfolgt die Umschaltung auf Spannungssenke V0fti und maximalem Gate-Strom lGoff. Die Abfolge kann direkt von der übergeordneten Steuerungsinstanz erfolgen. Alternativ kann die Abfolge mit einer konfigurierten Zeitsteuerung auf der GDU erfolgen. Im Fehlerfall "Überstrom" wird ein alternativer Ausschaltpfad über dem Übertragungsfaktor k3 verwendet. Dies bietet den Vorteil einer besseren Anpassung der Treiberleistung für jeden Schaltzeitpunkt, einer besseren Optimierung zwischen geringer Tot-/Verzögerungszeit, di/dt- Verhalten, du/dt-Verhalten und Leitungsverlusten in der Tail-Phase. Ferner kann eine normgerechte Störabstrahlung erhalten werden, die Schaltverluste weniger beeinflusst. Geringere Leitverluste im Leistungsschalter können sichergestellt sowie ein Basisschutzgrad erhalten werden.
Nachteilhaft ist, dass ein erhöhter Bauteilbedarf, eine komplexere Ablaufsteuerung sowie zusätzliche (galvanisch getrennte) Ansteuerkanäle resultieren, die zu erhöhten Kosten führen. Schaltverluste sind nur für einen Betriebspunkt optimierbar (Spannung, Laststrom, Temperatur). Ferner kompensiert der Schaltverlauf keine Bauteilstreuungen. Es resultiert ein hoher Aufwand beim Verwenden neuer/anderer Leistungsschalter, es ist keine flexible Anpassung/Skalierbarkeit des Systems möglich sowie kein hoher oder gar konfigurierbarer Schutzgrad erreichbar. Eine Schaltsequenzdrift wegen fehlender Rückkopplung kann auftreten. Die Implementierung eines zweiten Spannungslevels verursacht je nach Realisierung zusätzliche Verluste.
Fig. 13 zeigt den prinzipiellen Aufbau einer analog einstufig/mehrstufig geregelten GDU. Für dieses Prinzip existieren verschiedene dokumentierte Ausbaustufen. Alle basieren jedoch auf der Rückführung des Kollektorpotenzials/Drain-Potenzials zur Erfassung des duc/dt bzw. dud/dt (Ableitung Drain-Spannung nach der Zeit) sowie der Spannung der modulinternen Streuinduktivität zwischen Hilfsemitter/Source- und LastemitterASource als Maß für das dic/dt (Ableitung des Kollektorstroms nach der Zeit) bzw. did/dt (Ableitung Drain-Strom nach der Zeit). Das Einschalten erfolgt im Allgemeinen über eine Span- nungsquelle V0n und dem Basiswiderstand (Impedanz) kl Damit wird der Gate-Strom lGon geprägt. Je nach Ausführung erfolgen dann in der Schaltflanke eine Reduzierung des Gate-Stroms während der di/dt-Phase und eine Erhöhung/Reduzierung während der du/dt-Phase. Das Ausschalten erfolgt im Allgemeinen über eine Spannungsquelle V0ff und der Basisimpedanz k2. Damit wird der Gate-Strom lGOff geprägt. Je nach Ausführungsform erfolgen dann in der Schaltflanke eine Reduzierung des Gate-Stroms während der di/dt- Phase und eine Erhöhung/Reduzierung während der du/dt-Phase. Im Fehlerfall "Überstrom" wird ein alternativer Ausschaltpfad über die Impedanz k3 verwendet.
Dies ermöglicht eine bessere Anpassung der Treiberleistung für jeden Schaltzeit- punkt/Betriebspunkt und eine gute Optimierung zwischen geringer Tot-/Verzögerungszeit, di/dt-Verhalten, du/dt-Verhalten und Leitungsverlusten in der Tail-Phase. Eine normge- rechte Störabstrahlung beeinflusst Schaltverluste in einem geringeren Urnfang. Ferner können geringe Leitverluste im Leistungsschalter sichergestellt werden. Das Konzept bietet einen Basisschutzgrad und eine gute Anpassung an Bauteile (d. h. Leistungsschalter) und Randparameteränderungen durch Feedbacksignale.
Nachteilhaft an diesem Konzept ist, dass ein deutlich erhöhter Bauteilbedarf entsteht, meist teure analoge Bauteile mit hoher Bandbreite nötig sind, erhöhte Verluste in der GDU durch Bauteile mit hoher Bandbreite auftreten, dass Feedbackkreise durch Eingriff zusätzliche Verluste verursachen, dass erhöhte Kosten entstehen, dass Schaltverluste nur für einen Betriebspunkt optimierbar sind (Spannung, Laststrom, Temperatur), dass der Schaltverlauf keine Bauteilstreuungen kompensiert, dass ein hoher Aufwand beim Verwenden neuer/anderer Leistungsschalter entsteht, dass keine flexible Anpassung oder Skalierbarkeit des Konzepts möglich ist, dass lediglich ein konfigurierbarer, jedoch kein hoher Schutzgrad erreichbar ist, dass ein Hochspannungspotenzial (Kollektor) auf einer Treiberinsel Bauraum erfordert, da Luft- und Kriechstrecken zu berücksichtigen sind, dass Hochspannungsbauteile große Streuungen aufweisen, dass keine Anpassung der Steuerungsebene durch Eingriffe der Rückführungen ermöglicht ist, dass die Verwendung der gemessenen parasitären Streuinduktivität des Leistungsschalters keine eng spezifizierte Eigenschaft des Leistungsschalters selbst ist, dass bei kleinen Streuinduktivitäten kein direktes Verarbeiten des Signals möglich ist und dass der direkte Eingriff mit Rückkopplung eine Phasenverschiebung aufweist, so dass der Eingriff je nach Impedanzen in der Gate-Leitung nur bedingt bis gar nicht bei schnellen Schaltvorgängen wirkt und zu unerwünschten Oszillationen führen kann. Fig. 14 zeigt eine Ausführungsform einer einstufig/mehrstufig digital geregelten GDU. Sie dient dem Synchronisieren von parallelen Leistungsschaltern. Mithilfe eines di/dt-Sensors wird der Stromanstiegsbeginn (Stromänderung) beim Einschalten sowie der Stromabfallbeginn beim Abschalten erfasst. Die Unterschiede im Einschaltbeginn und Ausschaltbeginn werden gespeichert und mit weiteren Daten in einer DSP-Instanz (DSP = digitaler Signalprozessor) verarbeitet. Damit werden dann für den nächsten Schaltzeitpunkt Verzögerungen für den jeweiligen Einschaltzeitpunkt und Ausschaltzeitpunkt ermittelt und dem FPGA (FPGA = Field Programmable Gate Array, feldprogrammierbares Gatterfeld) übertragen. Dieses Konzept bietet unter anderem die Vorteile, dass geringe Leitverluste im Leistungsschalter sichergestellt werden, dass ein Basisschutzgrad erreichbar ist, das eine gute An- passung an das Bauteil und Randparameteränderungen durch Feedbacksignale ermög licht ist, dass eine gute Aussymmetrierung der Schaltflanken ermöglicht ist, dass keine zusätzlichen Verluste durch einen direkten Eingriff der Feedbackkreise in den Gate-Strom auftreten, dass eine gute Anpassung des Schaltzeitpunktes an Bauteilstreuungen der Leistungsschalter ermöglicht ist und dass eine modulunabhängige Erfassung der Stromänderungsgeschwindigkeit di/dt möglich ist.
Nachteilig an diesem Konzept ist, dass ein deutlich erhöhter Bauteilbedarf durch zwei programmierbare Instanzen entsteht, dass meist teure analoge Bauteile mit hoher Band- breite nötig sind, dass erhöhte Verluste in der GDU durch zwei programmiere Instanzen entstehen, dass erhöhte Kosten bei der Verwendung hochperformanter DSP und/oder FPGA entstehen können, dass keine Optimierung des eigentlichen Schaltflankenverlaufs nötig/möglich ist, dass Schaltverluste nur für einen Betriebspunkt optimierbar sind (Spannung, Laststrom, Temperatur), dass der Schaltverlauf keine Bauteilstreuungen kompen- siert, dass ein hoher Aufwand beim Verwenden neuer/anderer Leistungsschalter resultiert, dass keine flexible Anpassung/Skalierbarkeit möglich ist und dass lediglich ein konfigurierbarer jedoch kein hoher Schutzgrad erreichbar ist.
Fig. 15 zeigt eine weitere Ausführungsform einer digitalen Steuerung. In dieser Ausfüh- rungsstufe sind bis zu n = 7 rein resistive Einschaltpfade sowie bis zu n = 7 rein resistive Ausschaltpfade implementiert. Über eine Konfiguration wird dem FPGA eine gewünschte Ablauffolge eingespielt. Zusätzlich werden weitere Betriebsparameter wie Zwischenkreis- spannung, maximaler Kollektorstrom, Schaltfrequenz, IGBT-Typ und Leistungsteiltopolo- gie eingespeichert. Diese dienen alle zum Konfigurieren der Schutzfunktionen. Die Schutzfunktionen umfassen eine zweistufige di/dt-Erfassung und eine 4-stufige Voltage Collector-Emitter (Kollektor-Emitterspannung) VCE-Erfassung. Das Einschalten erfolgt mittels eines zeitgesteuerten Zustandsautomats (engl.: State-Machine), welche die konfigurierten resistiven Einschaltpfade nacheinander aktiviert. Die VCE und di/dt-Stati werden lediglich für die Kurzschluss- und Entsättigungsüberwachung verarbeitet.
Das Ausschalten erfolgt ebenfalls zeitgesteuert (über ein Timing) über die konfigurierten resistiven Ausschaltpfade.
Zu den Vorteilen des Konzeptes gehört die Sicherstellung geringer Leitverluste in dem Leistungsschalter 12, ein hoher konfigurierbarer Schutzgrad, ein geringer Hardware- Änderungsaufwand für Treiberanpassungen beim Verwenden neuer/anderer Leistungs- Schalter im Sinne von Plug & Play (Plug & Play = Anstecken und Spielen), eine flexible, skalierbare GDU für verschiedene Applikationen sowie eine Optimierung des eigentlichen Schaltflankenverlaufs für (jedoch nur einen) Betriebspunkt (Spannung, Laststrom, Temperatur).
Hingegen ist nachteilhaft an diesem Konzept, dass ein deutlich erhöhter Bauteilbedarf durch insgesamt 14 Schaltpfade entsteht, wobei ebenfalls deutlich erhöhte Kosten durch 14 Schaltpfade anfallen. Das Konzept weist eine schlechte Effektivität auf, da zu keinem Zeitpunkt alle Pfade verwendet werden. Ferner entsteht ein großer Platzbedarf durch eine Vielzahl an Steuerpfaden und Rückmeldepfaden. Die Verwendung der parasitären Streuinduktivität des Leistungsschalters ist keine eng spezifizierte Eigenschaft des Leistungsschalters, was zu Messungenauigkeiten führt. Das Konzept erfordert eine Signalaufbereitung der Streuinduktivität wegen der kleinen Signalamplituden. Die Verwendung hochperformanter DSP und FPGA führt zu erhöhten Kosten bei der Konzeptumsetzung. Die Schaltverluste sind dabei lediglich für einen Betriebspunkt optimierbar (Spannung, Laststrom, Temperatur). Femer kompensiert der Schaltverlauf keine Bauteilstreuung.
Es existieren weitere digitale Ansätze, die aber im Wesentlichen nur eine Konfiguration verschiedener resistiver Ein- und Ausschaltpfade auch zur Laufzeit ermöglichen.
Ein weiterer Ansatz beinhaltet einen vollständig geschlossenen Regelkreis mit digitalem Steuerkern. Die Erfassung der Daten erfolgt dabei mit schnellen analogen Bauteilen und anschließender Digitalisierung. Im Rechnerkern werden die digitalisierten Daten verarbeitet und mittels Digital-Analog-Umsetzer (engl.: Digital to Analog Converter - DAC) wieder analogisiert, um als Steuerungsinformationen an die Endstufen weitergegeben zu werden. Hauptproblem ist hier die Verzögerung durch die Signalverarbeitungszeiten. Ein direktes Eingreifen auf das dynamische Schaltverhalten ist daher nur bei sehr langsamen Flankenverläufen möglich. Zusammenfassend ist das Hauptproblem aller gesteuerter Methoden, ob analog oder digital, die fehlende Anpassung an den Betriebspunkt des Leistungsteils. Es kann nur auf einen oder wenige Arbeitspunkte hin optimiert werden. Eigene Bauteilstreuungen und Parametervarianzen der Leistungsschalter können nicht kompensiert werden. Alle analog geregelten Verfahren haben, sofern sie einen direkten Einfluss auf die gerade stattfindende Schaltflanke nehmen, das Problem, dass hierfür sehr teure, energiehungrige Komponenten mit hoher Bandbreite benötigt werden, was zu einer geringen Energieeffizienz führt. Der Eingriff erfolgt immer durch Gegenkopplung in die Gate-Endstufe. Somit werden hier zusätzliche Ansteuerverluste generiert. Bei der di/dt-Regelung mittels Streuinduktivität zwischen Hilfsemitter/-Source und Lastemitter/-Source existieren große Abweichungen dieses nicht detailliert spezifizierten und/oder zugesicherten Parameters des Leistungsmoduls. Zusätzlich wird eine Masseschleife eingestreut. Da die Streuinduktivität im Allgemeinen sehr klein ist und ständig optimiert wird, kann eine direkte Verarbeitung nicht erfolgen.
Die Rückführung und Verarbeitung des Hilfskollektors/-Drain-Potenzials für Schutzfunktionen und/oder eine du/dt-Regelung erfordert eine Verwendung von Bauteilen mit hoher Spannungsfestigkeit, oftmals gar kaskadiert. Diese sind meist teuer und für die Signalverarbeitung oft zu ungenau, da sie nicht im optimalen Arbeitspunkt betrieben werden. Da- neben führt das Einschieifen dieses Potenzials zu großer ungenutzter Baufläche wegen der erforderlichen Spannungsabstände.
Weiter ist der Ansatz der analogen Regelkreise nur für eine Topologie/Applikation für genau einen Leistungsschalter entwickelt und qualifiziert. Eine Anpassung der Topologie an andere oder Second Source-Schalter (Second Source = zweite Quelle, d. h. bspw. ein baugleicher Schalter eines anderen Herstellers) mit leicht veränderten Eigenschaften erfordert eine Hardware-Variante der Topologie und mithin eine Neuauslegung der Topologie. Das Problem der bekannten digital gesteuerten Lösungen liegt ebenfalls in der fehlenden eigenständigen Anpassung an den aktuellen Betriebspunkt oder die Bauteilstreuung. Es können lediglich mehrere resistive Pfade ausgewählt und verwendet werden. Dabei nicht genutzte Pfade stellen ungenutzte Flächen dar und stellen trotzdem, weil bestückt, Bauteilkosten dar.
Die Aufgabe der nachfolgend beschriebenen Ausführungsbeispiele besteht darin, Konzepte zu schaffen, die eine effiziente und/oder exakte Ansteuerung von halbleiterbasierten Schaltern ermöglichen. Gemäß einem ersten Aspekt nachfolgend beschriebene Ausführungsbeispiele wird effiziente und kompakte Vorrichtung geschaffen, die ausgebildet ist, um mit einem Einschalt- pfad bzw. Aktivierungspfad zum Einschalten (Aktivieren) eines halbleiterbasierten Schalters eine Vielzahl von Spannungs- und Widerstandswerten an einen Steuer-Anschluss des halbleiterbasierten Schalters anzulegen. Die Vielzahl der Spannungs- und Widerstandswerte schafft ein vorteilhaftes Konzept, um den halbleiterbasierten Schalter exakt anzusteuern. Ein Verwendung von einem Einschaltpfad ermöglicht eine kompakte Realisierung des Konzeptes. Vorteilhaft an diesem Konzept ist, dass unter Verwendung eines Schaltungspfades (und mithin einer reduzierten Anzahl) eine Vielzahl von Spannungswerten und/oder Widerstandswerten einstellbar ist und der Übertragungs-Parameter des Pfades dynamisch veränderbar sind.
Eine Vorrichtung zum Schalten eines halbleiterbasierten Schalters gemäß dem ersten Aspekt umfasst eine steuerbare Aktivierungs-Spannungsquelle, die ausgebildet ist, um ein zeitvariantes Spannungspotenzial bereitzustellen. Die steuerbare Aktivierungs- Spannungsquelle ist mit einer steuerbaren Widerstandsschaltung zu einer Serienschal- tung verschaltet. Die steuerbare Widerstandsschaltung weist zumindest zwei parallel geschaltete ohm'sche Widerstände auf, die in zumindest drei Widerstandswerte der Parallelschaltung steuerbar sind. Eine Steuervorrichtung der Vorrichtung ist ausgebildet, um die steuerbare Aktivierungs-Spannungsquelle und die steuerbare Widerstandsschaltung unabhängig voneinander zu steuern, so dass basierend auf zeitvarianten Widerstands- werten und zeitvarianten Spannungen ein zeitvariantes Spannungspotenzial erhalten wird, das über einen Schaltungspfad an einen Steuer-Anschluss eines Leistungsschalters angelegt wird.
Gemäß einem zweiten Aspekt nachfolgend beschriebene Ausführungsbeispiele wird eine Effizienz eines Gate-Treibers dadurch gesteigert, dass während eines Umschaltvorgangs aus einer Steuer-Kapazität, etwa ein isoliertes Gate eines IGBT, entfernte Ladungsträger für einen Betrieb der Steuervorrichtung genutzt werden und so recycelt werden. Vorteilhaft an dem zweiten Aspekt ist, dass durch eine Verwendung der Ladungsträger für einen Betrieb der Steuervorrichtung Umschaltverluste reduziert werden und der Betrieb ener- gieeffizienter erfolgen kann.
Eine Vorrichtung gemäß dem zweiten Aspekt umfasst einen Anschluss, der ausgebildet ist, um mit einem Steuer-Anschluss, etwa einem Gate-Anschluss, eines halbleiterbasierten Schalters verbunden zu werden. Die Vorrichtung umfasst ferner eine steuerbare De- aktivierungs-Spannungsquelle, die ausgebildet ist, um zumindest zeitweise ein Umschaltpotential an einem Potentialknoten, der mit dem Anschluss verschaltet ist, bereitzustellen, und Steuervorrichtung, die ausgebildet ist, um die steuerbare Deaktivierungs- Spannungsquelle dementsprechend zu steuern. Das Umschaltpotential ist galvanisch mit einem Versorgungsknoten, an dem ein Versorgungspotential der Steuervorrichtung gekoppelt ist, gekoppelt und weist einen geringeren Potentialwert auf, als eine Schwellen- Spannung des halbleiterbasierten Schalters. Die Steuervorrichtung ist ausgebildet, um die steuerbare Deaktivierungs-Spannungsquelle so zu steuern, dass basierend auf dem bereitgestellten Umschaltpotential Ladungsträger aus der Steuerkapazität abfließen und basierend auf der galvanischen Kopplung zu einem Betrieb der Steuervorrichtung beitragen.
Gemäß einem dritten Aspekt nachfolgend beschriebener Ausführungsbeispiele wird ein Konzept zur berührungslosen Erfassung eines Schaltzustandes des halbleiterbasierten Schalters geschaffen, der eine präzise Erfassung einer Stromänderungsgeschwindigkeit eines Leistungsstroms, der durch einen halbleiterbasierten Schalter fließt, bereitstellt.
Eine elektrische Schaltung gemäß dem dritten Aspekt umfasst einem halbleiterbasierten Schalter mit einem ersten Anschluss und einem zweiten Anschluss zum Leiten eines Leistungsstroms und einen Sensor zur Erfassung einer Stromänderungsgeschwindigkeit des Leistungsstroms. Der Sensor umfasst eine isolierenden Folie, die ausgebildet ist, um mit dem ersten oder zweiten Anschluss des halbleiterbasierten Schalters verbunden zu werden und eine Induktivität, die an der isolierenden Folie an einer Seite derselben angeordnet ist, die gegenüberliegend von einer Seite, die während eines Messbetriebs des Sensors dem halbleiterbasierten Schalter zugewandt angeordnet ist. Die Induktivität ist ausgebildet, um ein durch den Leistungsstrom erzeugtes magnetisches Feld zu erfassen, und um eine Messspannung basierend auf dem erfassten magnetischen Feld bereitzustellen. Die Induktivität ist während des Messbetriebs zumindest durch die isolierende Folie von dem halbleiterbasierten Schalter beabstandet , so dass eine berührungslose Messung der Stromänderungsgeschwindigkeit durch den Sensor ermöglicht ist. Die isolierende Folie weist einen Befestigungsabschnitt auf der mit dem ersten oder zweiten Anschluss des halbleiterbasierten Schalters verbunden ist.
Die isolierende Folie ermöglicht eine berührungslose Erfassung des Leistungsstroms, so dass eine hohe Spannungssicherheit erreicht wird. Ferner weist die Erfassung eine hohe Genauigkeit auf, da ein Induktivitätswert der Induktivität genau bestimmt ist Ferner kann mittels eines einstellbaren Abstands und/oder einer einstellbaren Orientierung zwischen der Induktivität und stromführenden Elementen eine Messspannung des Sensors präzise eingestellt werden.
Ausführungsbeispiele der Erfindung werden nachfolgend näher erläutert. In den Figuren sind gleiche oder gleichwirkende Elemente mit den gleichen Bezugszeichen versehen.
Ausführungsbeispiele der drei Aspekte sind mit einander kombinierbar und ermöglichen so eine wechselseitige vorteilhafte Weiterbildung des jeweiligen Aspekts.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen erläutert. Es zeigen:
Fig. 1 ein schematisches Blockschaltbild einer Vorrichtung zum Schalten eines halbleiterbasierten Schalters gemäß dem ersten Aspekt;
Fig. 2 ein schematisches Blockschaltbild einer Vorrichtung zum Schalten des halbleiterbasierten Schalters gemäß dem zweiten Aspekt;
Fig. 3 eine schematische perspektivische Ansicht einer elektrischen Schaltung mit dem halbleiterbasierten Schalter und einem Sensor zur Erfassung einer Stromänderungsgeschwindigkeit eines Leistungsstroms, der durch den halbleiterbasierten Schalter fließt, gemäß dem dritten Aspekt;
Fig. 4a eine schematische Aufsicht auf den Sensor, bei dem eine isolierende Folie einen Befestigungsabschnitt umfasst, der eine offene Aussparung aufweist;
Fig. 4b eine schematische Aufsicht auf den Sensor, bei dem ein Befestigungsabschnitt eine Aussparung umfasst, in Form eines Lochs (geschlossene Aussparung) ausgeführt ist;
Fig. 4c eine schematische Aufsicht auf den Sensor, bei dem die isolierende Folie einen Befestigungsabschnitt aufweist, und bei der der Stromleiter Teil einer Zwischen- kreis-Verschienung ist; Fig. 5 ein schematisches Blockschaltbild einer Vorrichtung, die eine Kombination des ersten, zweiten und dritten Aspekts aufweist und ausgebildet ist, um den halbleiterbasierten Schalter zu steuern;
Fig. 6 eine schematische Darstellung des halbleiterbasierten Schalters, bei dem an dem ersten Leistungsanschluss ein erster Sensor zur Erfassung der Stromänderungsgeschwindigkeit des Leistungsstroms angeordnet ist und bei dem an dem zweiten Leistungsanschluss ein zweiter Sensor zur Erfassung der Stromänderungsgeschwindigkeit des Leistungsstroms angeordnet ist;
Fig. 7 ein schematisches Blockschaltbild einer elektrischen Schaltung, die einen Kommutierungskreis mit einem ersten Spannungspotenzial und einem zweiten Spannungspotenzial aufweist;
Fig. 8 schematische Diagramme von Strom- bzw. Spannungsverläufen an dem halbleiterbasierten Schalter während eines Aktivierungsvorgangs;
Fig. 9 die Spannungsverläufe und sowie den Stromverlauf aus Fig. 8 für einen Deakti- vierungsvorgang, beispielsweise einen Ausschaltvorgang;
Fig.10 eine Standardtopologie einer GDU mit ihren Funktionsblöcken gemäß dem Stand der Technik;
Fig.1 1 einen prinzipiellen Aufbau einer einstufig/mehrstufig analog gesteuerten GDU mit aktiver Veränderung des Gate-Vorwiderstandes, gemäß dem Stand der Technik;
Fig. 12 einen prinzipiellen Aufbau einer GDU mit zwei Spannungsievel, gemäß dem
Stand der Technik;
Fig. 13 den prinzipiellen Aufbau einer analog einstufig/mehrstufig geregelten GDU, gemäß dem Stand der Technik;
Fig.14 eine Ausführungsform einer einstufig/mehrstufig digital geregelten GDU, gemäß dem Stand der Technik; und
Fig.15 eine weitere Ausführungsform einer digitalen Steuerung, gemäß dem Stand der Technik. Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funk- tionsgleiche oder gleichwirkende Elemente, Objekte und/oder Strukturen in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente untereinander austauschbar ist bzw. aufeinander angewendet werden kann. Nachfolgend beschriebene Ausführungsbeispiele beziehen sich auf das Schalten eines halbleiterbasierten Schalters, etwa eines Metall-Oxid-Halbleiterfeldeffekttransistors (engl.: Metal Oxide Semiconductor Field Effect Transistor - MOSFET) oder eines Bipolartransistors mit isolierter Gate-Elektrode (Insulated-Gate Bipolar Transistor - IGBT). Der halbleiterbasierte Schalter kann von einem Typ n-Kanal oder p-Kanal sein. Ferner kann der halbleiterbasierte Schalter eine normal leitende oder eine normal sperrende Konfiguration aufweisen. Basierend auf einer Konzentration von Ladungsträgern, die auf einer Steuer-Kapazität (Gate-Kapazität), die mit dem Steuer-Anschluss des halbleiterbasierten Schalters (Gate-Anschluss) verbunden ist, gespeichert ist, kann ein Schalterzu- stand, beispielsweise leitend oder sperrend, verändert werden.
Der Steuer-Anschluss des halbleiterbasierten Schalters kann somit beispielsweise ein Gate-Anschluss eines MOSFET sein. Alternativ kann es sich bei dem Steuer-Anschluss um den Anschluss einer isolierten Gate-Elektrode eines IGBT oder eines anderen steuer- baren halbleiterbasierten Schalters handeln.
Für eine bessere Klarheit wird der halbleiterbasierte Schalter nachfolgend so beschrieben, dass der halbleiterbasierte Schalter einen sperrenden Zustand (d. h. nicht oder gering leitend) aufweist, wenn die Konzentration an Ladungsträgern in der Steuer-Kapazität so gering ist, dass ein Steuer-Potenzial oder Steuer-Spannung an dem Steuer-Anschluss unterhalb eines Schalter-Schwellwertes (engl.: Threshold-Spannung) liegt (deaktivierter Zustand). Weist die Konzentration an Ladungsträgern einen höheren Wert auf, so dass die Steuer-Spannung oberhalb des Schwellwertes liegt, weist der halbleiterbasierte Schalter einen leitenden Zustand auf (aktivierter Zustand). Es versteht sich, dass diese Zustän- de basierend auf der Konfiguration des halbleiterbasierten Schalters, beispielsweise normal leitend/normal sperrend wechselseitig vertauschbar sind. Bei einer dynamischen Um- Schaltung des Schalters kann ein millerbedingtes Wiederaufsteuern (reaktivieren) des halbleiterbasierten Schalters auftreten, so dass in diesem Fall ein Wechsel in den aktivierten Zustand ermöglicht ist, wenn eine Steuer-Spannung größer als eine Millerspannung des halbleiterbasierten Schalters, die größer ist, als die Schwellwertspannung ist. Ein Wechsel in den deaktivierten Zustand ist ermöglicht, wenn die Steuer-Spannung geringer ist als die Threshold-Spannung.
Eine Zuführung von Ladungsträgern an die Steuer-Kapazität zum Schalten des halbleiterbasierten Schalters in einen aktiven Zustand wird nachfolgend als Aktivierung beschrie- ben. Eine Abführung von Ladungsträgern aus der Steuer-Kapazität zum Schalten des halbleiterbasierten Schalters in den deaktivierten Zustand wird als Deaktivierung beschreiben. Der halbleiterbasierte Schalter kann, wenn er in einem sperrenden, d. h. nichtleitenden Zustand vorliegt, durch eine Zuführung oder Abführung von Ladungsträgern an oder von dem Steuer-Anschluss in den leitenden bzw. nicht leitenden Zustand überführt, d. h. umgeschaltet werden.
Fig. 1 zeigt ein schematisches Blockschaltbild einer Vorrichtung 10 zum Schalten eines halbleiterbasierten Schalters 12 gemäß dem ersten Aspekt. Die Vorrichtung 10 umfasst einen Anschluss 14, der ausgebildet ist, um mit einem Steuer-Anschluss des halbleiterba- sierten Schalters 12 verbunden zu werden und eine steuerbare Aktivierungs- Spannungsquelle 16, die ausgebildet ist, um eine elektrische Spannung und Ladungsträger bereitzustellen, die in einer Steuer-Kapazität des halbleiterbasierten Schalters 12 zu einem Steuer-Spannung und einem aktiven Zustand des halbleiterbasierten Schalters führen, wenn die Steuer-Spannung größer oder gleich ist als eine Schwellenspannung desselben. Die Vorrichtung 10 umfasst eine steuerbare Widerstandsschaltung 18, die zumindest zwei parallel geschaltete ohm'sche Widerstände k1 , 1 und k1 ,2 umfasst. Die zwei ohm'schen Widerstände k1 , 1 und k1 ,2 sind basierend auf der Parallelschaltung in vier Widerstandswerte der steuerbaren Widerstandsschaltung schaltbar. Dafür weist die steuerbare Widerstandsschaltung 18 einen steuerbaren Schalter 22a auf, der mit dem ohm'schen Widerstand k1 , 1 zu einem Schaltungspfad seriell verschaltet ist. Die Serienschaltung ist mit dem Anschluss 14 verschaltet und bildet einen Aktivierungspfad. Ferner weist die steuerbare Widerstandschaltung 18 einen zweiten steuerbaren Schalter 22b auf, der mit dem ohm'schen Widerstand k1 ,2 zu einem Schaltungspfad seriell verschaltet ist. Die beiden Schaltungspfade sind zu einer Parallelschaltung verschaltet. Bspw. sind in einem ersten Zustand der steuerbaren Widerstandsschaltung 18 die steuerbaren Schalter 22a und 22b jeweils in einem geschlossenen Zustand, so dass beide ohm'schen Widerstände k1 , 1 und k1 ,2 in der steuerbaren Widerstandsschaltung 18 wirksam sind. In einem zweiten bzw. dritten Zustand ist beispielsweise entweder der steuer- bare Schalter 22a oder der steuerbare Schalter 22b in dem geschlossenen Zustand und der jeweils andere steuerbare Schalter 22b bzw. 22a in einem geöffneten Zustand, so dass in der steuerbaren Widerstandsschaltung 18 entweder der ohm'sche Widerstand k1 , 1 oder k1 ,2 wirksam ist. In einem vierten Zustand der steuerbaren Widerstandsschaltung 18 sind die steuerbaren Schalter 22a und 22b beispielsweise in einem geöffneten Zustand, so dass beide Schaltungspfade unterbrochen sind und die steuerbare Widerstandsschaltung 18 einen hohen bis ggf. unendlich hohen Widerstandswert aufweist, d. h. die ohm'schen Widerstände k1 , 1 und k1 ,2 sind unwirksam.
Die Vorrichtung 10 umfasst eine Steuervorrichtung 24, die ausgebildet ist, um die steuer- bare Aktivierungs-Spannungsquelle 16 und die steuerbare Widerstandsschaltung 18 unabhängig voneinander zeitvariant zu steuern. Beispielsweise ist die Steuervorrichtung 24 ausgebildet, um die Zustände der steuerbaren Schalter 22a und/oder 22b zeitvariant einzustellen. Die steuerbaren Schalter 22a und/oder 22b können als Transistoren ausgeführt sein.
Dies ermöglicht, dass, ausgehend von der steuerbaren Aktivierungs-Spannungsquelle 16 hin zu dem Anschluss 14, lediglich ein Pfad auf einer Schaltung, beispielsweise einer Leiterplatine, implementiert (verdrahtet) werden kann, um die Funktionalität von veränderlichen Spannungen und veränderlichen Widerstandswerten zu erhalten. Das bedeutet, dass eine Implementierung (Verdrahtung) mehrerer Pfade, zwischen denen umgeschaltet wird, vermieden werden kann und lediglich ein Pfad angeordnet sein kann, der stets genutzt wird.
Die unabhängige Ansteuerung der steuerbaren Aktivierungs-Spannungsquelle 16 und der steuerbaren Widerstandsschaltung 18 ermöglicht einen hohen Freiheitsgrad bei der Konfiguration eines Ein- oder Ausschaltpfades, da gegenüber fest verdrahteten Pfaden sowohl die Spannung als auch der wirksame ohm'sche Widerstand unabhängig voneinander änderbar ist. Die Steuervorrichtung 24 ist ferner ausgebildet, um eine Ausgangsspannung der steuerbaren Aktivierungs-Spannungsquelle 16 einzustellen. Die Ausgangsspannung der Steuer- baren Aktivierungs-Spannungsquelle 16 kann beispielsweise einen Spannungsbereich von größer oder gleich -100 V und kleiner oder gleich +100 V, größer oder gleich -10 V und kleiner oder gleich +10 V oder einen Bereich von größer oder gleich 0 V und kleiner oder gleich 5 V umfassen.
Die steuerbare Aktivierungs-Spannungsquelle 16 ist seriell mit der steuerbaren Widerstandsschaltung 18 zu einer Serienschaltung verschaltet. Basierend auf der zeitvarianten Ansteuerung der steuerbaren Aktivierungs-Spannungsquelle 16 und zeitvarianten Widerstandswerten der steuerbaren Widerstandsschaltung 18 ist ein zeitvariantes Spannungs- potenzial an einem Steuer-Anschluss des halbleiterbasierten Schalters 12 anlegbar. Das bedeutet, dass das zeitvariante Spannungspotenzial variierbar ist, indem die Steuervorrichtung 24 eine Ausgangsspannung der steuerbaren Aktivierungs-Spannungsquelle 16 zeitvariant verändert und/oder den Widerstandswert der steuerbaren Widerstandsschaltung 18 zeitvariant ändert, d. h. steuert.
Eine Menge von Ladungsträgern, die pro Zeiteinheit hin zu dem Steuer-Anschluss oder weg von dem Steuer-Anschluss geführt werden und mithin eine Umschalt- Geschwindigkeit des halbleiterbasierten Schalters 12 kann basierend auf der Spannung der steuerbaren Aktivierungs-Spannungsquelle 16 und basierend auf den Widerständen k1 , 1 und k1 , 2 einstellbar sein.
Alternativ kann die steuerbare Widerstandsschaltung 18 beispielsweise auch derart ausgeführt sein, dass stets einer der ohm'schen Widerstände, k1 , 1 oder k1 ,2, wirksam ist und so ein erster oder ein zweiter Zustand der Widerstandswerte einstellbar ist. Basierend auf einer Ansteuerung des jeweils anderen Schalters 22b bzw. 22a kann ein dritter Zustand der steuerbaren Widerstandsschaltung 18 einstellbar sein, das bedeutet, die zwei parallel geschalteten ohm'schen Widerstände k1 , 1 und k1 ,2 sind in drei Widerstandswerte steuerbar. Alternativ kann der dritte Zustand auch erhalten werden, wenn beide ohm'schen Widerstände k1 , 1 und k1 ,2 inaktiv sind. Alternativ können die steuerbaren Schalter 22a und 22b auch im Sinne einer logischen ODER-Verknüpfung ansteuerbar sein, so dass zumindest einer der ohm'schen Widerstände k1 , 1 oder k1 ,2 oder beide wirksam (bestromt) sind, so dass die zwei ohm'schen Widerstände k1 , 1 und k1 ,2 in drei Widerstandswerte ansteuerbar sind. Einer der Widerstandswerte der ohm'schen Widerstände k1 , 1 oder k1 ,2 kann bezüglich seines Widerstandswertes im Hinblick auf eine gewünschte Stromänderungsgeschwindigkeit (di/dt) während der Schaltphase ausgelegt sein. Der jeweils andere ohm'sche Widerstand k1 ,2 oder k1 , 1 kann bezüglich seines Widerstands- werts bezüglich einer gewünschten Spannungsänderung (du/dt) an einem Lastpfad des halbleiterbasierten Schalters 12 ausgelegt sein. Die Spannungsänderung bezieht sich bspw. auf einen veränderten Spannungsabfall zwischen einem Kollektor- und einem Emit- teranschluss (IGBT) oder einem veränderten Spannungsabfall zwischen einem Source- und einem Drainanschluss (MOSFET). Die beiden Widerstände k1 , 1 und k1 ,2 können einen gleichen oder von einander verschiedenen Wert aufweisen.
Alternativ kann die steuerbare Widerstandsschaltung 18 auch mehr als zwei ohm'sche Widerstände aufweisen, die in drei, vier oder mehr Widerstandswerte ansteuerbar ist.
Obwohl die Vorrichtung 10 derart beschrieben wurde, dass mittels der steuerbaren Akti- vierungs-Spannungsquelle 16 und der steuerbaren Widerstandsschaltung 18 ein Einschaltverhalten des halbleiterbasierten Schalters 12 steuerbar ist, kann die Vorrichtung 10 auch zur Steuerung eines Ausschaltverhaltens des halbleiterbasierten Schalters 12 ge- nutzt werden. Beispielsweise kann die steuerbare Aktivierungs-Spannungsquelle 16 als Spannungssenke angesteuert werden, etwa indem die bereitgestellte Spannung geringer ist als die Schwellenspannung des halbleiterbasierten Schalters 12.
Dies ermöglicht eine vorteilhafte Ansteuerung des halbleiterbasierten Schalters während einer Ein- und/oder einer Ausschaltphase des halbleiterbasierten Schalters 12.
Eine steuerbare Spannungsquelle in Verbindung mit einer steuerbaren Widerstandsschaltung kann zusätzlich auch in einem Deaktivierungspfad angeordnet werden, um eine exakte und störungsarme Deaktivierung des halbleiterbasierten Schalters 12 zu ermögli- chen. In anderen Worten kann der erste Aspekt auch zur Deaktivierung genutzt werden.
Fig. 2 zeigt ein schematisches Blockschaltbild einer Vorrichtung 20 zum Schalten des halbleiterbasierten Schalters 12 gemäß dem zweiten Aspekt. Die Vorrichtung 20 umfasst den Anschluss 14 und eine steuerbare Deaktivierungs-Spannungsquelle 26, die mit dem Anschluss 14 verschaltet ist, und die ausgebildet ist, um zumindest zeitweise, d. h. zeitva- riant, an einem Potenzialknoten 27 ein Umschalt-Potenzial VDD bzw. ein Potential, das auf dem Umschaltpotential VDD basiert, bereitzustellen Die steuerbare Deaktivierungs- Spannungsquelle 26 bildet einen Deaktivierungspfad. Die steuerbare Deaktivierungs-Spannungsquelle 26 umfasst eine steuerbare Impedanz 27 und einen Ausgangswiderstand Roff Die steuerbare Impedanz 25 ist ausgebildet, um einen veränderlichen Steuer-Strom lvar zu prägen. Alternativ kann die steuerbare Impedanz 25 auch eine Ausgangsimpedanz der Deaktivierungs-Spannungsquelle 26 sein. Die Deaktivierungs-Spannungsquelle 26 ausgebildet sein, um einen veränderlichen Ausgangsstrom lvar an den Ausgangswiderstand Roff der steuerbaren Deaktivierungs- Spannungsquelle 26 anzulegen. Alternativ oder zusätzlich kann auch die bereitgestellte Spannung steuerbar und mithin veränderlich sein.
Die steuerbare Deaktivierungs-Spannungsquelle 26 umfasst einen steuerbareren Schalter 33, der zwischen die steuerbare Impedanz 25 und den Versorgungsknoten 29 verschaltet ist, so dass, wenn der steuerbare Schalter 33 einen geschlossenen Zustand aufweist, eine galvanische Kopplung zwischen einem Versorgungsknoten 29 und der steuerbaren Impedanz 25 besteht.
Die Vorrichtung 20 umfasst eine Steuervorrichtung 28, die ausgebildet ist, um die steuer- bare Deaktivierungs-Spannungsquelle 26 zeitvariant zu steuern. Basierend auf der An- steuerung der Steuervorrichtung 28 ist die steuerbare Deaktivierungs-Spannungsquelle 26 ausgebildet, um das Umschalt-Potenzial VDD bzw. ein Potential, das auf dem Umschaltpotential VDD basiert, während einem Umschaltintervall, während dem der halbleiterbasierte Schalter 12 deaktiviert wird, bereitzustellen. Das Umschaltpotenzial ermöglicht einen Abfluss von Ladungsträgern aus der Steuer-Kapazität des halbleiterbasierten Schalters 12, so dass dieser in den deaktivierten Zustand überführt wird. Das Umschalt- Potenzial VDD weist einen Potenzialwert auf, der geringer ist als die Schwellenspannung des halbleiterbasierten Schalters 12. Das Umschalt-Potenzial VDD ist galvanisch mit dem Versorgungsknoten 29, an dem ein Versorgungspotenzial Us der Steuervorrichtung 28 anliegt, gekoppelt, wenn der steuerbare Schalter 33 geschlossen ist. Dies ermöglicht, dass, wenn der halbleiterbasierte Schalter 12 den Aktiv-Zustand aufweist, das bedeutet, dass Ladungsträger auf oder in der Steuer-Kapazität gespeichert sind, und das Umschalt-Potenzial VDD an den Anschluss 14 angelegt wird, die Ladungsträger zumindest teilweise aus der Steuer-Kapazität in Richtung des Umschalt-Potenzials VDD abfließen können
Basierend auf der galvanischen Kopplung des Versorgungspotenzials Us der Steuervorrichtung 28 mit dem Umschalt-Potenzial VDD tragen diese Ladungsträger zum Betrieb der Steuervorrichtung 28 bei. Die Ladungsträger, die während eines Umschaltvorgangs des halbleiterbasierten Schalters 12 (Deaktivierung) aus der Steuer-Kapazität abfließen wie- der- bzw. weiterverwendet werden, was auch als ein Recycling bezeichnet werden kann. Eine derartige Rückspeisung der Ansteuerenergie beim Abschalten ermöglicht eine Reduzierung des Energieverbrauchs der Steuervorrichtung 28 und mithin der Vorrichtung 20. Der reduzierte Energieverbrauch führt zu einer erhöhten Effizienz der Vorrichtung 20.
Alternativ oder zusätzlich kann die Vorrichtung 20 zusätzlich eine steuerbare Widerstandsschaltung aufweisen, etwa die steuerbare Widerstandsschaltung 18. Die steuerbare Widerstandsschaltung kann mit der steuerbaren Aktivierungs-Spannungsquelle 26 verschaltet werden, beispielsweise zu einer Serienschaltung. Die Steuervorrichtung 28 kann ausgebildet sein, um die steuerbare Widerstandsschaltung zu steuern. Dies ermöglicht eine exakte Steuerung des Umschaltverhaltens des halbleiterbasierten Schalters 12 während der Deaktivierung und der Aktivierung. Ferner kann das Versorgungspotential Us an weiteren aktiven Schaltungselementen oder Schaltungsgruppen der Vorrichtung 20 anliegen, etwa weiteren Schaltern oder Verstärkungsschaltungen. Diese können als Nieder- spannungs- (engl.: Low Voltage - LV-)Peripherie bezeichnet werden, wohingegen Strompfade, durch die der Leistungsstrom fließt als Hochvolt- (engl.: High Voltage - HV-) Komponenten bezeichnet werden können. Mithin können die weiterverwendeten Ladungsträger auch zu einem Betrieb der LV-Peripherie beitragen. Eine Kombination des zweiten Aspekts mit dem ersten Aspekt kann bspw. derart erfolgen, dass der zweiten Aspekt, etwa Vorrichtung 20 ebenfalls eine steuerbare Widerstandschaltung aufweist. Die steuerbare Spannungsquelle kann bspw. mittels einer konstanten spannungsquelle oder eines Potentials realisiert werden, das mit einer steuerbaren Impedanz verschaltet wird, um an der steuerbaren Impedanz einen veränderlichen Span- nungswert zu erhalten, so dass die steuerbare Impedanz und das Potential die Funktionalität der steuerbare Spannungsquelle zumindest teilweise bilden, wobei die steuerbaren Spannungsquelle weitere Komponenten umfassen kann.
Dies kann alternativ zu einer Nutzung des ersten Aspekts, wie er bezüglich der Fig. 1 be- schreiben wurde, erfolgen.
Fig. 3 zeigt eine schematische perspektivische Ansicht einer elektrischen Schaltung 30 mit dem halbleiterbasierten Schalter 12 und einem Sensor 31 zur Erfassung einer Stromänderungsgeschwindigkeit eines Leistungsstroms I, der durch den halbleiterbasierten Schalter 12 fließt, gemäß dem dritten Aspekt. Der Sensor 31 umfasst eine isolierende Folie 32. An der isolierenden Folie 32 ist eine Induktivität 34 angeordnet. Der halbleiterba- sierte Schalter 12 weist einen ersten Leistungsanschluss 36a und einen zweiten Leistungsanschluss 36b auf. Bei dem ersten Leistungsanschluss 36a kann es sich beispielsweise um einen Drain-Anschluss (Drain = Abfluss) oder um einen Source-Anschluss (Source = Quelle) handeln, wenn der halbleiterbasierte Schalter 12 ein MOSFET-basierter Schalter ist. Alternativ kann es sich bei dem ersten Leistungsanschluss 36a um einen Kollektor-Anschluss oder um einen Emitter-Anschluss handeln, wenn der halbleiterbasierte Schalter 12 ein Bipolartransistor mit isolierter Gate-Elektrode ist. Bei dem zweiten Leistungsanschluss 36b kann es sich jeweils um den anderen Anschluss Source bzw. Drain oder Emitter bzw. Kollektor handeln. Alternativ kann der Leistungsanschluss 36a und/oder 36b auch in dem halbleiterbasierten Schalter angeordnet sein, und mit einem Stromleiter, der einen Anschluss mit einem Stromanschluss ermöglicht, verbunden sein.
Fließt der Leistungsstrom I durch den halbleiterbasierten Schalter 12, etwa von dem ersten Leistungsanschluss 36a zu dem zweiten Leistungsanschluss 36b, so wird durch den Leistungsstrom I ein magnetisches Feld 38 erzeugt. Die Induktivität 34 ist ausgebildet, um das magnetische Feld 38 zu erfassen und, um ein Messpotenzial 42 basierend auf einer Stromänderungsgeschwindigkeit dl/dt bereitzustellen.
Die Induktivität 34 ist an einer Seite der isolierenden Folie 32 angeordnet, die dem halblei- terbasierten Schalter 12 bzw. einem Leistungsanschluss 36a oder 36b des halbleiterbasierten Schalters 12 abgewandt angeordnet ist. Das bedeutet, dass die Induktivität 34 zumindest durch die isolierende Folie 32 von dem halbleiterbasierten Schalter 12 beabstandet ist. Zwischen der isolierenden Folie 32 und dem halbleiterbasierten Schalter 12 können weitere Abstandslagen angeordnet sein, die isolierende Materialien umfassen können. Die isolierende Folie 32 sowie die optionalen Abstandslagen führen zu einer elektrischen Isolation der Induktivität 34 gegenüber dem halbleiterbasierten Schalter 12. Ein durch die Abstandslagen erhöhter Abstand zwischen der Induktivität 34 und dem halbleiterbasierten Schaler 12 kann somit zu einer erhöhten elektrischen Isolation führen. Dies ermöglicht, dass die Erfassung des Magnetfelds 38 und mithin die Erfassung der Stro- mänderungsgeschwindigkeit dl/dt berührungslos erfolgen kann, das bedeutet, dass eine direkte, beispielsweise galvanische, Kopplung zwischen dem halbleiterbasierten Schalter 12 und dem Sensor 31 vermieden werden kann. Dies führt zu einer erhöhten Spannungssicherheit gegenüber einer Messung einer Stromänderungsgeschwindigkeit basierend auf Streuinduktivitäten, die in dem halbleiterbasierten Schalter 12 angeordnet sind. Ferner kann die Induktivität 34 eine hohe, durch einen Herstellungsprozess bedingten, Genauigkeit des Induktivitätswertes aufweisen. Dies ermöglicht, dass auf eine Verwendung von Streuinduktivitäten zu Erfassung der Stromänderungsgeschwindigkeit in dem halbleiterbasierten Schalter 12 verzichtet werden kann. Alternativ oder zusätzlich kann mittels des durch die isolierende Folie 32 und eventueller Abstandslagen einstellbaren Abstands die Amplitude der Messspannung 42 eingestellt werden. Eine Erhöhung des Abstands kann zu einer Verringerung der Messspannung genutzt werden. Alternativ kann mittels einer Reduzierung des Abstands, etwa mittels einer geringeren Foliendicke, die Amplitude erhöht werden.
Der Befestigungsabschnitt 45 kann beispielsweise eine Aussparung der isolierenden Folie 32 umfassen. Die Aussparung kann so ausgeführt sein, dass beispielsweise, wenn der erste und/oder zweite Leistungsanschluss 36a und/oder 36b als Schraubverbindung zum Verbinden mit einer Schraube 46 ausgeführt sind, die isolierende Folie 32 zwischen den halbleiterbasierten Schalter 12 und die Schraube 46 angeordnet werden kann, ohne dass eine Entfernung der Schraube 46 von dem Leistungsanschluss 36a bzw. 36b erforderlich ist. Dies kann beispielsweise durch ein Einschieben der isolierenden Folie 32 zwischen die Schraube 46 und den halbleiterbasierten Schalter 12 erfolgen. Ein Stromanschluss 47 kann beispielsweise in Form eines Kabelschuhs oder anderer geeigneter Mittel ebenfalls zwischen die Schraube 46 und den halbleiterbasierten Schalter 12 angeordnet werden, so dass bei einem Befestigen der Schraube 46 gegenüber dem Leistungsanschluss 36a bzw. 36b neben einer elektrischen auch eine mechanische Fixierung des Sensors 31 und des Stromleiters 47 erreicht wird. Alternativ kann der Stromleiter 47 auch in einer Richtung an den Leistungsanschluss 36a geführt werden, die einen Winkel zu einer Oberflächennormalen einer Fläche des halbleiterbasierten Schalters 12, an der der Leistungsanschluss 36a angeordnet ist, aufweist. Der Winkel kann kleiner oder gleich 90° sein. Ver- einfacht ausgedrückt kann der Stromleiter 47 in einem in etwa (ggf. rechten) Winkel an den halbleiterbasierten Schalter 12 herangeführt werden, etwa im Sinne einer Sammelschiene (engl.: Busbar Terminal). Die isolierende Folie 32 kann parallel (etwa direkt benachbart oder daran angeordnet) zu dem Stromleiter 47 angeordnet werden Dies ermöglicht einer erhöhte magnetische Durchflutung der Induktivität 34. Alternativ oder zusätzlich kann der Leistungsanschluss 36a bzw. ein Ort, an dem dieser mit dem Stromleiter 47 verbunden ist, auch eine Beabstandung von dem halbleiterbasierten Schalter aufweisen, so dass das magnetische _Feld 38 am Ort der Induktivität 34 eine homogene Ausprägung aufweist. Der Befestigungsabschnitt 45 ist ausgebildet, um den Stromleiter, etwa in Form eines Abschnitts des Leistungsanschlusses oder eines daran angeordneten Stromleiters, zumindest teilweise zu umschließen. Die Induktivität 34 weist zumindest eine Vorzugsrichtung 44 auf. Die Vorzugsrichtung 44 kann beispielsweise eine axiale Richtung sein, entlang derer Windungen einer Spule, die die Induktivität 34 zumindest teilweise bildet, angeordnet sind. Eine Sensitivität der Induktivität 34 gegenüber dem magnetischen Feld 38 kann basierend auf einer Orientierung der Vorzugsrichtung 44 gegenüber einer Richtung des Stromflusses I einstellbar sein. So kann die Sensitivität hoch oder gar maximal sein, wenn die Vorzugsrichtung 44 senkrecht zu der Stromflussrichtung 44 angeordnet ist. Alternativ kann, wenn die Vorzugsrichtung 44 einen anderen Winkel zu der Stromflussrichtung aufweist, eine Sensitivität geringer als maximal sein, um beispielsweise ein Übersteuern, das bedeutet einen hohen oder zu hohen Signalpegel des Messspannung 42 zu verhindern.
Die Induktivität 34 ermöglicht, beispielsweise durch Induktion, eine Erfassung einer Stromänderungsgeschwindigkeit des Stroms I. Eine derartige Erfassung kann, verglichen mit einer Nutzung von parasitären Streuinduktivitäten in dem halbleiterbasierten Schalter 12 eine hohe Präzision aufweisen. Während konventionell genutzte Streuinduktivitäten eine ggf. nicht spezifizierte Eigenschaft des halbleiterbasierten Schalters 12 sind, kann die Induktivität 34 geringe Parameterschwankungen aufweisen, so dass das Messpotenzial 42 eine präzise Auswertung der Stromänderungsgeschwindigkeit ermöglicht. Die präzise Auswertung ermöglicht eine Präzise Überwachung und/oder Einstellung eines Zustandes des halbleiterbasierten Schalters 12, etwa während eines Umschaltvorgangs.
Die Vorzugsrichtung 44 kann, beispielsweise fertigungsbedingt, einen Toleranzbereich aufweisen, in welcher die Vorzugsrichtung 44 senkrecht zu der Richtung des Stromflusses I ist. Der Toleranzbereich kann beispielsweise einen Wert von weniger oder gleich ±15°, weniger oder gleich ±10° oder weniger gleich ±5° aufweisen. Alternativ kann die Induktivi- tät 34 auch eine zweite Vorzugsrichtung aufweisen, etwa entlang einer Richtung, die entgegengesetzt zu der Vorzugsrichtung 44 ist, etwa wenn die Induktivität 34 eine symmetrische Spule ist.
Die Induktivität 34 kann einen Flusskonzentrator aufweisen, der ausgebildet ist, um einen magnetischen Fluss des Magnetfeldes zu konzentrieren. Bei dem Flusskonzentrator kann es sich beispielsweise um einen Ferritkern handeln, der als Spulenkern bezüglich der Induktivität 34 angeordnet ist.
Die Messspannung 42 kann beispielsweise über eine elektrisch geschirmte Übertragungs- leitung übertragen werden, etwa zu einer Steuervorrichtung, beispielsweise die Steuervorrichtung 24 oder 28.
Alternativ kann es sich bei der Induktivität auch um eine Serienschaltung aus induktiven Elementen handeln, etwa eine Serienschaltung mehrerer Spulen. Die Spulen können, wenn sie einen Flusskonzentrator aufweisen, einen gemeinsamen oder voneinander getrennte Flusskonzentratoren aufweisen. Die vorangegangen beschriebenen Aspekte sind untereinander kombinierbar. Beispielsweise kann der erste Aspekt mit dem zweiten Aspekt und/oder dem dritten Aspekt kombiniert werden. Alternativ oder zusätzlich kann der zweite Aspekt mit dem dritten Aspekt und/oder dem ersten Aspekt kombiniert werden.
Alternativ kann der erste und/oder zweite Leistungsanschluss 36a und/oder 36b ausgebildet sein, um mittels einer Steckverbindung, einer Klemmverbindung, einer Lötverbindung oder anderen mechanischen Mitteln mit dem Stromleiter 47 verbunden zu werden. Dementsprechend kann der Stromleiter 47 alternativ zur Ausführung mit einem Kabelschuh der entsprechenden mechanischen Verbindung gemäß ausgeführt sein.
Die Messspannung 42 kann über eine Messleitung 49, beispielsweise eine Eindraht- oder Zweidraht-Leitung übertragen werden. Die Messleitung 49 kann eine Schirmung aufweisen, die ausgebildet ist, um elektromagnetische Störeinflüsse der Messspannung 42 und/oder gegenüber der Messspannung 42 zu reduzieren. Alternativ oder zusätzlich kann die Messspannung über eine verdrillte Zweidrahtleitung übertragen werden.
Fig. 4a zeigt eine schematische Aufsicht auf den Sensor 31 , bei dem die isolierende Folie 32 einen Befestigungsabschnitt 45a umfasst, der eine offene Aussparung aufweist (offe- ner Befestigungsabschnitt). Die Aussparung ermöglicht, dass die isolierende Folie 32 ohne ein Abnehmen von eventuellen Befestigungsschrauben an dem halbleiterbasierten Schalter angeordnet werden kann. Die Induktivität 34 weist die Vorzugsrichtung 44 auf, die in einer Orientierung parallel zu dem Befestigungsabschnitt 45a angeordnet ist. Der Befestigungsabschnitt 45a umschließt den Stromleiter 47 teilweise. Fig. 4b zeigt eine schematische Aufsicht auf den Sensor 31 , bei dem ein Befestigungsabschnitt 45b eine Aussparung umfasst, die in Form eines Lochs (geschlossene Aussparung) ausgeführt ist. Die geschlossene Aussparung bzw. das Loch kann eine runde, eckige, elliptische oder freiförmige Umfangsgeometrie aufweisen. Die geschlossene Ausspa- rung ermöglicht eine Führung eines Stromleiters durch den Befestigungsabschnitt 45b hindurch, beispielsweise wenn der Stromleiter 47 mittels einer Steckverbindung an den halbleiterbasierten Schalter 12 geführt wird. Ist der Stromleiter 47 durch den Befestigungsabschnitt 45b hindurchgeführt, so umschließt der Befestigungsabschnitt 45b den Stromleiter 47 vollständig. Die isolierende Folie 32 weist Anschlussterminals 166a und 166b auf, die mit der Induktivität 34 verschaltet sind und ausgebildet sind, um während eines Betriebs des Sensors 31 eine Messspannung bzw. ein Messpotential der Induktivität 34 bereitzustellen. An den Anschlussterminals 166 und 166b kann die Messleitung 49 angeschlossen werden, etwa durch eine mechanisch feste Verbindung, wie sie durch ein Anlöten oder eine Verschraubung erhalten werden kann.
Die Induktivität 34 weist die Vorzugsrichtung 44 auf, die gegenüber der Darstellung in der Fig. 4a verdreht ist, so dass die Vorzugsrichtung 44 in Richtung (oder 180° versetzt hierzu) zu dem Befestigungsabschnitt 45b angeordnet ist. Fig. 4c zeigt eine schematische Aufsicht auf den Sensor 31 , bei der einen Befestigungsabschnitt 45c aufweist, der als geschlossene Aussparung ausgeführt ist. Der Stromleiter 47 ist Teil einer Zwischenkreis-Verschienung 51 , die ausgebildet ist, um den halbleiterbasierten Schalter 12 mit elektrischer Energie zu versorgen oder von diesem zu empfangen. Der Sensor 31 weist die zwei Induktivitäten 34a und 34b auf, die mit der Vorzugsrichtung 44 senkrecht zu einer Richtung des Stromflusses I angeordnet sind.
Nachfolgend wird eine Kombination des ersten Aspekt, des zweiten Aspektes und des dritten Aspektes beschrieben. Fig. 5 zeigt ein schematisches Blockschaltbild einer Vorrichtung 50, die ausgebildet ist, um den halbleiterbasierten Schalter 12 zu steuern.
Die Vorrichtung 50 weist einen steuerbaren Einschaltpfad (Aktivierungspfad) 48, einen steuerbaren Ausschaltpfad (Deaktivierungspfad) 52, den Sensor 31 zur Erfassung der Stromänderungsgeschwindigkeit des Leistungsstroms, der durch den halbleiterbasierten Schalter 12 fließt, und eine Steuervorrichtung 56 auf. Die Steuervorrichtung 56 ist ausge- bildet, um den Aktivierungspfad 48 während einer Aktivierungsphase des halbleiterbasierten Schalters 12 zu steuern. Während einer Deaktivierungsphase ist die Steuervorrichtung 56 ausgebildet, um den Deaktivierungspfad 52 zu steuern. Wie es nachfolgend detailliert ausgeführt ist, weist der Aktivierungspfad 48 Merkmale des ersten Aspektes auf. Der Deaktivierungspfad 52 weist Merkmale des ersten und des zweiten Aspektes auf. Der Sensor 31 weist Merkmale des dritten Aspektes auf.
Der Aktivierungspfad 48 umfasst eine steuerbare Aktivierungs-Spannungsquelle 58, die als Funktionseinheit "VonMid-Control" bezeichnet ist. Die steuerbare Aktivierungs- Spannungsquelle 58 weist einen Digital-Analog-Umsetzer (Digital to Analog Converter - DAC) 62 auf, der ausgebildet ist, um von der Steuervorrichtung 56 ein zeitvariantes digitales Signal VonMidRef zu empfangen und in ein zeitvariantes analoges Signal zu überführen. Die steuerbare Aktivierungs-Spannungsquelle 58 weist ferner einen Differenzverstärker 64 auf, der ausgebildet ist, um das von dem DAC 62 bereitgestellte zeitvariante ana- löge Signal gegenüber einer Quellenspannung VCc zu vergleichen und um eine Differenz der beiden Signale VonMidRef (bzw. dessen analoger Repräsentation) und VCc zu verstärken und so eine zeitvariante Spannung VonMid bereitzustellen. Die steuerbare Aktivierungs-Spannungsquelle 58 ist ausgebildet, um basierend auf der zeitvarianten Differenz eine zeitvariante Ausgangsspannung bereitzustellen. Alternativ kann bspw. der DAC 62 ausgebildet sein, um einen Spannungsregler zu verstimmen. Dieser ist ausgebildet, um gespeist aus der Quellenspannung VCc (somit die max. mögliche Spannung) die gewünschte Spannung VonMid bereitzustellen.
Der Aktivierungspfad 48 umfasst eine steuerbare Schaltervorrichtung „Von-Control" 66, die zwei steuerbare Schalter 68a und 68b sowie einen Multiplexer„Von Mux" 72 aufweist. Der Multiplexer 72 ist bspw. ausgebildet, um Steuerbefehle von der Steuervorrichtung 56 zu empfangen, diese zu muitiplexen und basierend auf den gemultiplexten Steuersignalen die steuerbaren Schalter 68a und 68b zu steuern. Alternativ kann die steuerbare Schaltervorrichtung 66 auch ausgebildet sein, um bezüglich eines oder aller steuerbaren Schal- ter 68a/68b ein Steuersignal zu erhalten. Der steuerbare Schalter 68a ist eingangsseitig mit der steuerbaren Aktivierungs-Spannungsquelle 58 verschaltet. Der steuerbare Schalter 68b ist eingangsseitig mit dem Quellenpotenzial VCc verschaltet. Ausgangsseitig sind die beiden steuerbaren Schalter 68a und 68b miteinander verschaltet und über eine gemeinsame Potenzialverbindung mit einer steuerbaren Widerstandsschaltung 74 verschal- tet. Wenn der steuerbare Schalter 68a einen geschlossenen Zustand und der steuerbare Schalter 68b einen geöffneten Zustand aufweisen, ist die variable Spannung VonMid und, wenn der steuerbare Schalter 68a den geöffneten Zustand und der steuerbare Schalter 68b den geschlossenen Zustand aufweist, die Quellenspannung VCc an die steuerbare Widerstandsschaltung 74 anlegbar. Die Quellenspannung kann bspw. einen nahezu konstanten Wert von bspw. in etwa 5 V oder 10 V (etwa für MOSFET basierte Schalter) oder 15 V (etwa für IGBT basierte Schalter) aufweisen. Die Quellenspannung VCc kann prinzipiell der Spannung entsprechen, mit der der jeweilige halbleiterbasierte Schalter statisch im Ein-Zustand gespeist wird und mithin auch einen anderen Wert aufweisen.
Die steuerbare Widerstandsschaltung 74 umfasst die ohm'schen Widerstände k1 , 1 und k1 ,2, die parallel zueinander verschaltet sind, wie es für die steuerbare Widerstandsschaltung 18 beschrieben ist. Die steuerbare Widerstandsschaltung 74 weist ferner einen Mul- tiplexer 76 auf, der ausgebildet ist, um von der Steuervorrichtung 56 Steuersignale zu empfangen und, um basierend auf den empfangenen Steuersignalen steuerbare Schalter 75a und 75b der steuerbaren Widerstandsschaltung 74 zu steuern, wie es für die steuer- bare Widerstandsschaltung 18 beschrieben ist. Alternativ kann die steuerbare Widerstandsschaltung 74 auch ausgebildet sein, um bezüglich eines oder aller steuerbaren Schalter derselben ein Steuersignal zu erhalten, d. h., der Multiplexer ist ein optionales Element. Ausgangsseitig ist der Aktivierungspfad 48 mit dem Anschluss 14 verschaltet, wobei zwischen einem Knotenpunkt 78 und dem Anschluss 14 ein ohm'scher Widerstand Rs verschaltet ist. Der Aktivierungspfad 48 ist ausgebildet, um basierend auf Ladungsträgern, die von der steuerbaren Aktivierungs-Spannungsquelle 58 oder der Quellenspannung VCc bereitgestellt werden und in die Steuer-Kapazität gelangen, den halbleiterbasierten Schal- ter 12 von einem deaktivierten Zustand hin zu einem aktiven Zustand überführt, d. h. geschaltet, werden kann (Aktivierung).
Der Deaktivierungspfad 52 ist ausgebildet, um in Funktion einer Spannungssenke Ladungsträger aus der Steuer-Kapazität des halbleiterbasierten Schalters 12 zu empfangen (abzuführen) und so den halbleiterbasierten Schalter 12 in einen deaktivierten Zustand zu überführen. Dies kann derart erfolgen, dass während des deaktivierten Zustands, d. h. an einem Ende des Umschaltvorgangs, eine Haltespannung d. h. eine statische AUS- Spannung VEE an dem Steuer-Anschluss anliegt. Die Spannung VEE kann gegenüber einer Referenzspannung, etwa einer dem Emitterpotential des halbleiterbasierten Schalters 12 und/oder einer Ground-Spannung (Masse = Ground - GND) eine negatives Potential aufweisen, so dass basierend auf dem negativen Potential der Steuer-Anschluss entladen und/oder mit einem negativen Potential vorgespannt werden kann.
Der Deaktivierungspfad 52 weist eine Serienschaltung aus einer steuerbaren Wider- standsschaltung 82 und eine steuerbare (Deaktivierungs-)Spannungsquelle (Voff-Control) 84 auf, die ausgebildet ist, um das Umschaltpotential VDD an dem Potentialknoten 27 bereitzustellen. Der Deaktivierungspfad 52 ist mit dem Knoten 78 und mithin mit dem An- schluss 14 verschaltet. Die steuerbare Spannungsquelle 84 weist zwei steuerbare Schalter 86a und 86b auf. Der steuerbare Schalter 86b ist an einem Anschluss mit der stati- sehen AUS-(engl.: OFF-) Spannung VEE verschaltet. Der steuerbare Schalter 86a ist mit dem Umschalt-Potenzial VDD verschaltet, wobei zwischen dem steuerbaren Schalter 86a und dem Umschalt-Potenzial VDD eine steuerbare Impedanz 88 verschaltet ist, die ausgebildet ist, um basierend auf Steuerbefehlen der Steuervorrichtung 56 eine zeitvariante Impedanz zwischen dem steuerbaren Schalter 86a und dem Umschalt-Potenzial VDD ein- zustellen.
Das Umschalt-Potenzial VDD ist galvanisch mit einem Versorgungspotenzial der Steuervorrichtung 56 verbunden, so dass Ladungsträger, die von der Steuer-Kapazität des halbleiterbasierten Schalters 12 über die steuerbare Widerstandsschaltung 82 und über den steuerbaren Schalter 86a hin zu dem Umschalt-Potenzial VDD fließen, zu dem Betrieb der Steuervorrichtung 56 beitragen. Die statische AUS-Spannung VEE kann einen Spannungs- Wert aufweisen, der geringer ist als die Schwellenspannung des halbleiterbasierten Schalters 12 und/oder einen Spannungs-Wert aufweisen, der geringer ist als eine Referenzspannung, etwa Masse (engl.: Ground - GND), so dass eine Aktivierung des halblei- terbasierten Schalters 12 verhindert ist, wenn die statische OFF-Spannung VEE über die steuerbare Widerstandsschaltung 82 und den steuerbaren Schalter 86b an den Anschluss 14 angelegt ist. In anderen Worten kann die statische OFF-Spannung VEE bezogen auf GND negativ oder gleich GND sein und einen beliebigen Wert zwischen einer maximalen Emitterspannung und 0 V aufweisen.
Die steuerbare Spannungsquelle 84 ist ausgebildet, um Steuerbefehle von einer Ablaufsteuerung der Steuervorrichtung 56 zu empfangen. Basierend auf einer Ansteuerung der steuerbaren Schalter 86a und 86b kann das Umschalt-Potenzial VDD an den Potentialknoten 27, der mit einer Eingangsseite der steuerbaren Widerstandsschaltung 82 verschaltet ist, angelegt werden, wenn der steuerbare Schalter 86a geschlossen ist. Alternativ kann, wenn der steuerbare Schalter 86b geschlossen ist, die statische OFF-Spannung VEE an 2.8 den Potentialknoten 27 bzw. an die steuerbare Widerstandsschaltung 82 angelegt werden. An jeweils dem Spannungspotenzial VDD bzw. VEE abgewandten Anschluss sind die beiden steuerbaren Schalter 86a und 86b miteinander verbunden. Der Potentialknoten 27 kann ein beliebiger Punkt oder Abschnitt entlang einer elektrischen Verbindung zwischen der steuerbaren Deaktivierungs-Spannungsquelle 84 und der steuerbaren Widerstandsschaltung 82 sein. Ein an den Potenzialknoten 27 gelegtes Potenzial ist somit während der Deaktivierung zwischen dem über eine steuerbare Impedanz (loff-Control) 88 geführten Umschalt-Potenzial VDD und der statischen OFF-Spannung VEE zeitlich veränderlich umschaltbar .
Die steuerbare Widerstandsschaltung 82 weist zwei ohm'sche Widerstände k2, 1 und k2,2 auf, die parallel zueinander verschaltet sind. Zwischen den ohm'schen Widerstand k2, 1 und die steuerbare Spannungsquelle 84 ist ein steuerbarer Schalter 22c verschaltet. Zwischen den ohm'schen Widerstand k2,2 und die variable Spannungsquelle 84 ist ein steu- erbarer Schalter 22d verschaltet, so dass basierend auf einer Ansteuerung der steuerbaren Schalter 22c und 22d zumindest drei Widerstandswerte einstellbar sind, wie es für die steuerbare Widerstandsschaltung 18 beschrieben ist.
Die steuerbare Widerstandsschaltung 82 weist einen Multiplexer 92 auf, der ausgebildet ist, um von der Steuervorrichtung 56 Steuerbefehle zur Ansteuerung der steuerbaren Schalter 22c und 22d zu empfangen. Alternativ kann die steuerbare Widerstandsschaltung 82 auch ausgebildet sein, um bezüglich eines oder aller steuerbaren Schalter 68c/68d ein Steuersignal zu erhalten. Der Sensor 31 ist ausgebildet, um die Messspannung 42 bereitzustellen. Eine Vergleicherschaltung 94, die zwischen den Sensor 31 und die Steuervorrichtung 56 verschaltet ist, ist ausgebildet, um die Messspannung 42 zu empfangen und um Datensignale an die Steuervorrichtung 56 zu liefern, die Informationen bezüglich der Stromänderungsgeschwindigkeit, etwa beim Einschalten (Aktivieren) des halbleiterbasierten Schalters 12, die Stromänderung im aktiven Zustand als auch die Stromabfallgeschwindigkeit beim Deaktivieren des halbleiterbasierten Schalters aufweisen. Die Steuervorrichtung 56 ist ausgebildet, um den halbleiterbasierten Schalter 12 zumindest teilweise basierend auf der Messspannung 42 zu steuern. Hierfür kann die Vergleicherschaltung 94 zwei Komparatoren 96a und 96b aufweisen, an die die Messspannung 42 jeweils an einen ersten verglei- chenden Anschluss anlegbar ist. Ein jeweils zweiter vergleichender Anschluss (Eingang) ist mit einem veränderlichen Referenzpotenzial verbindbar. Das veränderliche Referenz- Potenzial kann von Multiplexern 98a bzw. 98b bereitgestellt werden, die von der Steuervorrichtung 56 ansteuerbar sind. Die entsprechenden Datensignale, die auf den Vergleichsergebnissen basieren, werden der Steuervorrichtung 56 bereitgestellt. Die Vergleicherschaltung 94 ist somit ausgebildet, um eine Amplitude der Messspannung 42 mit von der Steuervorrichtung 56 bereitgestellten Vergleichswerten zu vergleichen. Der Sensor 31 und/oder die die Vorrichtung 50 kann ferner eine Anpassungsschaltung zum Anpassen, d. h. Skalieren der Amplitude der Messspannung 42 aufweisen, etwa in Form eines Dämpfungsglieds. Die Vorrichtung 50 weist ein Active GateClamping 102 (Active GateClamping = aktive Schaltung an dem Steueranschluss zur Verhinderung eines millerbedingten (Wieder-) Einschaltens des halbleiterbasierten Schalters 12) auf, die einen steuerbaren Schalter, beispielsweise einen Transistor, 104 umfasst, der zwischen den Anschluss 14 und die statische AUS-Spannung VEE verschaltet ist, so dass, wenn der steuerbare Schalter 104 geschlossen ist, der Anschluss 14 und mithin der Steuer-Anschluss des halbleiterbasierten Schalters 12 mit der statischen AUS-Spannung VEE ■ Dies ermöglicht einen Abfluss von Ladungsträgern aus der Steuer-Kapazität und eine Verhinderung einer Überschreitung der Schwellenspannung. Alternativ kann der Transistor auch mit einem Bezugspotenzial, beispielsweise 0V oder Masse (Masse = Ground - GND) verschaltet sein.
Der steuerbare Schalter 104 ist ausgebildet, um basierend auf einem Spannungsabfall eines parallel zu dem steuerbaren Schalter 104 geschalteten Widerstands Rs gesteuert zu werden, wobei zwischen den (Sensor-)Widerstand Rs und einen Steuer-Eingang des steuerbaren Schalters 104 ein Tiefpassfilter (engl. : Lowpass Filter - LPF) 106 angeordnet ist, das ausgebildet ist, um kurzfristige Spannungseinbrüche zu filtern. Ein Spannungsabfall über dem Sensorwiderstand Rs kann zu einem Schließen des steuerbaren Schalters 104 führen. In Abhängigkeit der dynamischen Spannungsdifferenz zwischen dem Anschluss 14 und dem Knoten 78 kann der Pfad über die Active GateClamp 1 02 hochohmig oder entsprechend niederohmig sein. Je stärker die Abweichung zwischen einer Span- nung an dem Anschluss 14 und dem Knoten 78 ist, desto niederimpedanter wird die Active GateClamp, d. h. , der Shuntpfad 102, und wirkt somit millerbedingtem Spannungsanstieg am Gate entgegen. Die Active GateClamp ist konfiguriert, um ggf. nur während des Deaktivierungsvorgangs wirksam zu sein, so dass ein Einschalten (Aktivierung) des halbleiterbasierten Schalters 12 zu diesen Zeiten verhindert ist. Dies ermöglicht die Vermei- dung von Miller-bedingten Wiedereinschalten des halbleiterbasierten Schalters 12. Das Tiefpassfilter 1 06 ermöglicht, dass lediglich kurze Störungen, etwa durch Umschaltvor- gänge des halbleiterbasierten Schalters 12 oder Ähnliches ausgefiltert werden und so ein ungewolltes Kurzschließen des Steuer-Anschlusses verhindert ist. Ferner ist das Tiefpassfilter 106 bzw. der Sensorwiderstand 104 mit einer Überwachungseinrichtung (Vge/Vgs-Monitor) 122 verschaltet, die eine Detektion des Potentials Anschluss 14 mittels der Steuervorrichtung 56 ermöglicht.
Mit dem Anschluss 14 ist ein erster Anschluss eines steuerbaren Schalters (ActiveOff) 108 verschaltet. Ein zweiter Anschluss des steuerbaren Schalters 108 ist mit dem Bezugspotenzial verbunden. Die Steuervorrichtung 56 ist ausgebildet, um den steuerbaren Schalter 108 anzusteuern, so dass basierend auf der Ansteuerung der Anschluss 14 mit dem Bezugspotenzial bzw. der statischen AUS-Spannung VEE verbindbar ist. Beispielsweise kann, wenn die Steuer-Spannung des halbleiterbasierten Schalters 12 während der Deaktivierung einen konfigurierten Schwellwert unterschreitet, die Steuervorrichtung 56 ausgebildet sein, um den steuerbaren Schalter 108 anzusteuern, um so den Steuer- Anschluss kurzzuschließen. Als ein derartiger Schwellwert kann beispielsweise ein Spannungspegel der Steuer-Spannung definiert sein, bei dem der Ausschaltvorgang (Deaktivierung) abgeschlossen ist. Dies ermöglicht die Reduzierung der Steuer-Spannung durch ein weiteres Entladen der Steuer-Kapazität, etwa um die Störreserve des halbleiterbasierten Schalters 12 zu erhöhen. Eine Störung kann beispielsweise durch eine variierende Spannung an dem Anschluss 14 oder dem Knoten 78 erfolgen, beispielsweise durch eine elektromagnetische Einkopplung. Gleichzeitig ermöglicht eine solche Struktur das Abschalten des halbleiterbasierten Schalters auf die statische Ausspannung VEE, so dass in diesem Fall das Abschalten unter Umgehung des Deaktivierungspfades 52 ermöglicht ist. Die Quellenspannung VCc ist in diesem Fall als Gegenkopplungspotential nutzbar. Alter- nativ kann der steuerbare Schalter 108 auch mit dem Bezugspotential GND verbunden sein.
Die Vorrichtung 50 umfasst ferner einen ersten Gegenkopplungszweig 1 12 (Active di/dtoff-Clamp = Aktive di/dt-Aus-Klemmung), der ausgebildet ist, um die Stromsteilheit des Leistungsstroms, der durch den Schalter 12 fließt, während der Deaktivierungsphase zu begrenzen. Der Gegenkopplungszweig ist an einem Steuereingang mit der Messspannung 42 des Sensors 31 verbunden. Eine erhöhte Stromabfallgeschwindigkeit (Stromänderungsgeschwindigkeit außerhalb des Regebereichs) während einer Deaktivierungsphase kann zu einem reduzierten Potenzialwert der Messspannung 42 führen. Für eine ma- ximal zulässig und/oder eine gewünschte Stromabfallgeschwindigkeit, die oberhalb der Sollgröße des Regelbereiches im Normalbetrieb liegt, kann ein entsprechender Schwell- wert der Messspannung 42 bestimmbar sein. Basierend auf dem entsprechenden Schwellwert kann eine Auslegung einer Zener-Diode 1 14 erfolgen, die in den ersten Gegenkopplungspfad 1 12 zwischen die Messspannung 42 und einen Steuer-Anschluss eines Transistors 1 15 verschaltet ist.
Überschreitet die Stromabfallgeschwindigkeit den Schwellwert, sinkt die Ausgangsspannung des di/dt-Sensors 31 unter den Grenzwert. Dadurch wird die Zener-Diode 1 14 leitfähig und die Gegenkopplung wird mittels eines leitenden Zustandes des Transistors 1 15 aktiv. Das bedeutet, dass das Umschalt-Potenzial VCc über einen ohm'schen Widerstand R an den Anschluss 14 angelegt wird. Der Stromabfall an dem Steuer-Anschluss des halbleiterbasierten Schalters 12 kann somit durch Einspeisen eines Steuer-Stroms (Gate- Strom) der Active di/dt-Off-Clamp reduziert sein, so dass die Stromabfallgeschwindigkeit sinkt. In anderen Worten besteht die di/dt-Off-Clamp aus einem Transistor mit Widerstand R, der gegen die Spannungsquelle VCc der Treiberendstufe geschaltet ist. Als Ansteuer- quelle dient der di/dt-Sensor 31 . Der Transistor 1 15 kann mithin als Begrenzungsschalter zur Begrenzung der Stromänderungsgeschwindigkeit während des Deaktivierungsvor- gangs bezeichnet werden.
Ferner umfasst die Vorrichtung 50 einen zweiten Gegenkopplungszweig (Active di/dton- Clamp = Aktive di/dt-Aus-Klemmung) 1 16, der ausgebildet ist, um eine Stromänderungsgeschwindigkeit, etwa während der Aktivierungsphase, zu begrenzen. Während eines Fehlerfalls, beispielsweise im Falle eines Fehlers in der Ablaufsteuerung der Steuervorrichtung 56 oder Fehlerfällen im Lastkreis des Leistungsschalters, d. h. des halbleiterbasierten Schalters 12, die zu Stromänderungsgeschwindigkeiten deutlich oberhalb des de- finierten Sollwertes führen, ist der Gegenkopplungszweig 1 16 ausgebildet, um als Gegenkopplungszweig die Stromsteilheit zu begrenzen. Im Gegensatz zur Normalsteuerung (Steuerung im Normalfall) geschieht dies verlustbehaftet. Der Gegenkopplungszweig 1 16 umfasst einen Transistor 1 19 mit einem ohm'schen Widerstand R, der gegenüber der statischen OFF-Spannung VEE der Treiberendstufe geschaltet ist. Als Ansteuerquelle kann der di/dt-Sensor 31 nutzbar sein. Überschreitet die Stromänderungsgeschwindigkeit einen Schwellwert, steigt die Ausgangsspannung des Sensors 31 über einen Grenzwert, auf dem basierend eine Zener-Diode 1 18 ausgelegt ist. Dadurch wird die Zener-Diode 1 18 und mithin der Transistor 1 19 leitfähig und die Gegenkopplung wird aktiv. Die statische OFF-Spannung ist in diesem Fall als Gegenkopplungspotential nutzbar. Die Gate- Stromänderung wird nun durch Abführen eines Teils des Gate-Stroms in die di/dt-On- Clamp (Gegenkopplungszweig 1 16) reduziert und die Stromänderungsgeschwindigkeit sinkt. Somit kann die Active-di/dt-On-Clamp als eine übergeordnete Schutzinstanz bezeichnet werden, die Teil des Sicherungskonzeptes ist.
Die Vorrichtung 50 umfasst ferner den Spannungs-Monitor (Vge/Vgs-Monitor) 122, der ausgebildet ist, um die Steuer-Spannung (Gate-Spannung) bzw. die Spannung an einem dem Steuer-Anschluss abgewandten Anschluss des Sensorwiderstands Rs zu erfassen und mit einem von der Steuervorrichtung 56 bereitgestellten Schwellwert zu vergleichen. Der Spannungs-Monitor 122 ist ausgebildet, um ein Differenzsignal basierend auf dem Vergleich bereitzustellen und an die Steuer-Vorrichtung 56 zu liefern.
Dafür kann der Spannungs-Monitor 122 beispielsweise eine Komparatorschaltung aufweisen, die ausgebildet ist, um die Steuer-Spannung mit einer statischen Schwelle zu vergleichen. Die statische Schwelle kann beispielsweise die Schwellenspannung (Threshold- Spannung) des halbleiterbasierten Schalters 12 sein. Die Schwellenspannung kann wäh- rend des Betriebs, das heißt zur Laufzeit veränderbar sein. Somit kann der Spannungs- Monitor ausgebildet sein, um zu überprüfen, ob die Gate-Threshold-Spannung unterschritten wird. Die Steuervorrichtung 56 kann ausgebildet sein, um basierend auf dem von dem Spannungs-Monitor 122 bereitgestellten Signal den steuerbaren Schalter 108 zu steuern. Dies ermöglicht, dass ein ungewolltes (Wieder) Aufsteuern, d. h. eine Aktivierung, des halbleiterbasierten Schalters 12 durch einen Spannungsanstieg über den halbleiterbasierten Schalter 12 verhindert wird. Der Spannungsanstieg kann über die Millerkapazität das Gatepotential des halbleiterbasierten Schalters 12 erhöhen.
Nachfolgend wird Bezug genommen auf Funktionen der Steuervorrichtung 56, die als Funktionsblöcke in einem schematischen Blockschaltbild dargestellt sind. Die Steuervorrichtung 56 kann beispielsweise als eine digital programmierte Schaltung, etwa in Form eines digitalen Signalprozessors (DSP) eines programmierbaren Gatter-Arrays (PGA) oder in Form eines Mikroprozessors vorliegen. Die Steuervorrichtung 56 umfasst eine Eingangsschnittstelle 124 (Eingangssignalinterface), die als RX-IF bezeichnet ist. Die Eingangsschnittstelle 124 ist ausgebildet, um An- steuerbefehle zu empfangen, beispielsweise von einer übergeordneten Steuerungseinheit 126. Die übergeordnete Steuerungseinheit 126 kann galvanisch getrennt von der Vorrichtung 50 und/oder der Steuervorrichtung 56 sein. Die Ansteuerbefehle können beispiels- weise als pulsweitenmoduliertes (PWM)-Signal empfangen werden. Die Ansteuerbefehle können über einen Empfangskanal beispielsweise als 1 -Bit-Datenstrom empfangen wer- den, um beispielsweise eine EIN-AUS-lnformation zu empfangen. Alternativ kann der Empfangskanal auch Symbole mit mehr als einem Bit umfassen.
Die Übertragung und mithin der Empfang der Ansteuerbefehle an der Eingangsschnittstel- le 124 kann optisch mittels einer optischen Schnittstelle erfolgen. Hierfür kann die Eingangsschnittstelle die optische Schnittstelle aufweisen. Dies ermöglicht eine galvanische Trennung zu der übergeordneten Schnittstelle 126. Eine optische Datenübertragung ermöglicht ferner eine Überlagerung des Datenstroms mit Zusatzinformationen von der übergeordneten Steuerungseinheit 126, beispielsweise einer Hauptsteuerung zu der digi- tal gesteuerten aktiven Gate-Treiber-Einheit (engl.: Digital Controlled Active Gate Drive Unit - DCAGDU). Die überlagerte Zusatzinformation kann zur Laufzeit, innerhalb der PWM-EIN Botschaft als n-Bit-Datenstrom moduliert werden. Auf diese Weise können Parameteranpassungen, wie beispielsweise die aktuelle Zwischenkreisspannung, mit der die Vorrichtung 50 verbunden ist, mit übertragen werden. Alternativ kann die Übertragung auch mittels elektrischer Signale erfolgen.
Derartige Informationen können von der Steuervorrichtung 56 verwendet werden, um die Einschalt- bzw. Abschaltsequenz im Bereich der du/dt-Phasen anzupassen. Es können aber auch andere Informationen zur Anpassung der Schaltsequenzen zur Laufzeit über- tragen werden. Ferner kann die Eingangsschnittstelle 124 ausgebildet sein, um eine sogenannte Watchdog-Funktion, d. h. eine Funktionalitätsüberprüfung durch die Primärseite (übergeordnete Steuerung 126) zu implementieren. Das bedeutet, dass die übergeordnete Steuerung 126 ausgebildet sein kann, um, wenn das PWM-Signal nicht oder nur teilweise empfangen wird, eine Fehlfunktion der Steuervorrichtung 56 bzw. der Übertra- gungsstrecke festzustellen. Die überlagerte Information kann beispielsweise durch einen 8-Bit-Wert innerhalb der PWM-Signale implementiert werden. Ein realisiertes Protokoll kann beispielsweise zwei Funktionen aufweisen.
Eine erste Funktion kann eine Steuerinformation umfassen. Hierfür kann die übergeordne- te Steuerung 126 ein primärseitiges Schaltkommando EIN oder AUS zur GCU übertragen. Eine zweite Funktion kann eine Übermittlung eines aktuellen Werts der Zwischenkreisspannung (UZK), die an dem halbleiterbasierten Schalter anliegen kann, während dem EIN-Kommando in Echtzeit umfassen. Dieser kann von der GCU verwendet werden um die Spannungsänderungsgeschwindigkeit zu bestimmen und entsprechend anzupassen. Daneben erfolgt eine implizite Watchdog-Funktion der Primärseite, indem überwacht wird, ob das primärseitige PWM-Muster permanent erzeugt wird. Der Ablauf ist bspw. folgendermaßen:
Der primärseitige Modemcontroller erhält das Einschaltsignal der Steuerung sowie einen digitalisierten Wert für die Höhe der Zwischenkreisspannung. Aus diesen Werten wird das entsprechende PWM-Muster generiert. Die Periodendauer des PWM-Signals ist identisch und muss kürzer als die sekundärseitige Kurzimpulsunterdrückungszeitkonstante sein. Zunächst wird ein statisch EIN-Signal gesendet, bis der sekundärseitige Rückmeldekanal nach Durchlauf der Kurzimpulsunterdrückung ein EIN-Signal zurücksendet. Ab jetzt wird vom Modemsender ein LOW-HIGH-Muster mit fester Periodendauer gesendet. Das Verhältnis von HIGH zu LOW ist proportional der Höhe der Zwischenkreisspannung. Bei einem 8Bit-Digitalwert ergeben sich entsprechend folgende Grenzwerte:
UZK = 0 -> tlow/thigh = 1/255; UZK = 0,5*UZKmax -> tlow/thigh = 127/128; UZK=UZKmax -> tlow/thigh = 255/1.
Die Abschaltsignalisierung erfolgt abhängig vom aktuellen PWM-Abschnitt. Ist aktuell ein HIGH-Abschnitt aktiv, so wird das Modem statisch auf LOW wechseln. Mit der Bestätigung des Rückmeldesignals nach Ablauf der Kurzimpulsunterdrückung ist die Modemse- quenz erfolgreich beendet und erlaubt neue Ein-Befehle.
Ist aktuell ein LOW-Abschnitt aktiv, so wechselt das Modem von LOW auf statisch HIGH. Das sekundärseitige Rückmeldesignal erkennt den statisch HIGH-Zustand nach Ablauf der Kurzimpulsunterdrückung und wechselt auf LOW. Damit geht auch der Modemaus- gang statisch auf LOW und erlaubt neue EIN-Befehle.
Die Steuervorrichtung 56 weist ferner eine Ausgangssignalschnittstelle (Ausgangssignalinterface) 128 auf, die als TX-IF gekennzeichnet ist. Die Ausgangssignalschnittstelle kann ausgebildet sein, um ein aktives Signal zur primärseitigen Steuerinstanz, d. h. der über- geordneten Steuerungseinheit 126 zu senden, beispielsweise wenn ein Fehlerzustand, wie etwa Unterspannung, Timeout, Kurzschluss oder Übertemperatur, erkannt wurde. Die Steuervorrichtung 56 ist ausgebildet, um einen derartigen Fehlerzustand mittels einer internen Überwachung zu bestimmen. Alternativ kann die Ausgangssignalschnittstelle 128 ausgebildet sein, um die entsprechende Signalübertragungsstrecke hin zu der übergeordneten Steuerungseinheit 126 als Watchdog der Sekundärseite (d. h. der Vorrichtung 50) zu implementieren. Beispielsweise kann permanent ein wechselndes On/Off-Signalmuster von der Ausgangsschnittstelle 128 gesendet werden, um zu signalisieren, dass die DCAGDU aktiv ist, d. h. die Vorrichtung 50 operabel ist. Im Fehlerfall kann ein permanentes Fehlersignal gesendet werden. Alter- nativ kann das Fehlersignal auch intervallweise oder einmalig gesendet werden. Alternativ kann die Ausgangssignalschnittstelle 128 ausgebildet sein, um in einem deaktivierten Zustand der Vorrichtung 50 das Signal mit einer konstanten Polarität und/oder einem konstanten Intensitätspegel zu senden, so dass das Signal ebenfalls statisch bzw. konstant bleibt.
Alternativ kann die Ausgangssignalschnittstelle 128 ausgebildet sein, um ein Rückmeldesignal (Feedback) der Eingangssignalschnittstelle 124 zu senden. Beispielsweise kann die Ausgangssignalschnittstelle ausgebildet sein, um, wenn kein PWM-Signal an der Eingangssignalschnittstelle 124 anliegt, ein statisches "GUT"-Signal zu senden, um so zu signalisieren, dass kein Fehler erkannt ist. Im Fehlerfall kann die Ausgangssignalschnittstelle 128 ausgebildet sein, um ein Fehlersignal (SCHLECHT- oder BAD-Signal) zu senden. Trifft ein PWM-EIN-Signal an der Eingangssignalschnittstelle 124 ein, kann das Feedback-Signal nach der Signaldurchlaufkette (Signalverarbeitung) von der Ausgangssignalschnittstelle 128 so gesendet werden, dass das entsprechende Signal einen Pegel- Wechsel oder einen Polaritätswechsel aufweist, um zu signalisieren, dass das PWM- Signal eingetroffen ist und verarbeitet wird.
Vorteilhaft daran ist, dass die übergeordnete Steuerungseinheit 126 ausgebildet sein kann, um basierend auf einer Zeitdifferenz zwischen einem Signal, das zu der Vorrichtung 50 gesendet wird und einem Signal, das von der Vorrichtung 50 basierend darauf erhalten wird, eine Signallaufzeit in Echtzeit zur Laufzeit zu ermitteln und beispielsweise bei Parallelschaltung von Leistungsschaltern, d. h. mehreren Vorrichtungen 10, 20 und/oder 50, Anpassungen zur Synchronisation der PWM-Signale durchzuführen sind. Alternativ oder zusätzlich können während einer PWM-AUS-Phase, d. h. während ein Befehl zur Deakti- vierung des halbleiterbasierten Schalters 12 empfangen wird, zusätzlich Statusinformationen der Treiberseite als serieller Datenstrom übertragen werden.
Die Steuervorrichtung 56 umfasst ferner eine Registerdatenbank (TimingConfig Register = Zeitglied-Konfigurations-Register) 132, beispielsweise in Form eines Speichers, die Steu- erzeiten für die dynamischen Schaltphasen teilweise oder vollständig aufweist. Die Steuerzeiten können beispielsweise als Basiskonfiguration bzw. als Kriterium für eine Zeit- Überschreitung (engl.: Timeout) von der Steuervorrichtung 56 für die Ablaufsteuerung von Umschaltvorgängen verwendet werden. Die Steuerzeiten können als Konfigurationsdaten innerhalb einer Programmierung der Steuervorrichtung 56 eingespielt, d. h. gespeichert werden. Alternativ oder zusätzlich können die Steuerzeiten während eines Betriebs, d. h. zur Laufzeit, etwa des PWM-Protokolls von der übergeordneten Steuerungseinheit 26 (Primärseitensteuerung) verändert oder ersetzt werden. Die Steuervorrichtung 56 ist ausgebildet, um die Steuerzeiten einzelner Schaltabschnitte bei Umschaltvorgängen je nach Betriebspunkt nachzuregeln, d. h. eine selbstständige Anpassung der Steuerzeiten vorzunehmen.
Die Registerdatenbank 132 ist logisch mit der Eingangssignalschnittstelle 124 verbunden und ausgebildet, um von dieser Informationen zu erhalten.
Die Steuervorrichtung 56 umfasst ein Statusregister in Form einer Registerdatenbank (Status Register) 134. Das Statusregister 134 ist mit der Ausgangssignalschnittstelle 128 gekoppelt und ausgebildet, um dieser Informationen bereitzustellen.
In dem Statusregister 134 können Zustandsinformationen der Vorrichtung 50, d. h. der DCAGDU, gespeichert werden. Dies können beispielsweise Parameter zur Erkennung von Unterspannungsfehlern, von Timeouts der Ablaufsteuerung (Protokoll der Steuervorrichtung 56), Überstrom- und/oder Kurzschlussfehler sein. Die Steuervorrichtung 56 kann ausgebildet sein, um über den Rückmeldepfad, d. h. die Ausgangssignalschnittstelle 128 ein entsprechendes Zustandssignal an die Primärseitensteuerung 126 zurückzumelden. Alternativ kann die Steuervorrichtung 56 ausgebildet sein, um der übergeordneten Steue- rungseinheit 126 detaillierte Informationen zu übermitteln, etwa in Form eines seriellen Statusdatenstroms.
Die Steuervorrichtung 56 umfasst eine Funktionseinheit zur Fehlerbehandlung (Error- Handler) 136. Diese ist ausgebildet, um im Falle eines Überstroms und/oder eines Kurz- Schlusses bzw. einer Unterspannung einen sicheren Zustand der Vorrichtung 50 einzustellen. Die Quittierung eines Fehlers kann beispielsweise durch ein "AUS"-Signal erfolgen, das über das PWM-Eingangssignal übertragen und an der Eingangssignalschnittstelle 124 empfangen wird. Alternativ oder zusätzlich kann die Quittierung derart erfolgen, dass beispielsweise das AUS-Signal (OFF-Signal) eine definierte Zeitdauer anliegen muss. Ein derartiges Quittierungs-Timeout (Zeitdauer des Signalpegels) kann frei definiert werden, bspw. zu mehr als 100 ns, mehr als 1 ms oder mehr als 10 ms oder auch länger. Die Steuervorrichtung 56 umfasst einen Funktionsblock (Config Vge/Vgs-Monitor) 138 zur Konfiguration des Vge/Vgs-Monitors 122. Der Config Vge/Vgs-Monitor 138 ist ausgebildet, um dem Vge/Vgs-Monitor 122 die definierten Schwellwerte bereitzustellen, das bedeutet entsprechende Informationen an diesen zu übermitteln. Dies kann in Form eines digitalen Signals erfolgen, das von einem DAC des Vge/Vgs-Monitors 122 in eine analoge Vergleichsspannung Ref Vge.th umgewandelt werden kann. Der Vge/Vgs-Monitor 122 ist ausgebildet, um basierend auf dem erhaltenen Signal einen bestimmten Schwellwert an einem Differenzverstärker oder einer vergleichbaren Schaltung einzustellen und die Gate- Spannung bezüglich einer Überschreitung oder Unterschreitung des Schwellwertes zu vergleichen und die Überschreitung oder Unterschreitung an einen Funktionsblock zur digitalen Überwachung der Gate-Ansteuerspannung (Sens Vge/Vgs-Monitor) 142 bereitzustellen. Der Schwellwert kann beispielsweise über ein Zuschalten einer festen oder variablen Referenzspannung an dem Vge/Vgs-Monitor 122 erzeugbar sein. Alternativ kann die Schwellerzeugung variabel durch Generierung eines PWM-Tastverhältnisses in Kombination mit einem daran angeschlossenen Tiefpass und Funktion eines DACs erfolgen. Damit kann der Analogwert der erfassten Gate-Spannung in diskreten Stufen erfasst werden.
Die Steuervorrichtung 56 umfasst den Funktionsblock Sens VgeA/gs-Monitor 142 zur digitalen Überwachung der Gate-Ansteuerspannung. Dieser ist ausgebildet, um ein von dem Vge/Vgs-Monitor 122 übermitteltes Signal zu empfangen und um so den digitalen Schwellwert zu überwachen. Eine Information, beispielsweise beruhend auf einem Ver- gleich "Vgs/Vge<Ref Vge.th" kann einem Funktionsblock "Active Off-Controller" 144 bereitgestellt werden. Der Active Off-Controller 144 ist ausgebildet, um den steuerbaren Schalter 108 zu steuern. Alternativ oder zusätzlich kann der Sens VgeA/gs-Monitor 142 ausgebildet sein, um die Threshold-Spannung, ab der der halbleiterbasierte Schalter 12 beginnt, Strom zu führen, zu ermitteln. Dies kann mittels einer Auswertung der von dem Vge/Vgs-Monitor 122 bereitgestellten Ausgangssignale, basierend auf den veränderlichen Schwellwerten, erfolgen. Der Sens Vge/Vgs-Monitor 142 kann somit mit dem Config VgeA gs-Monitor 122 einen Analog-Digital-Umsetzer (Analog to Digital Converter - ADC) bilden. Die Steuervorrichtung 56 umfasst ferner den mit dem Funktionsmodul 142 gekoppelten Active Off-Controller 144. Der Active Off-Controller 144 ist ein Aktuatormodul zur Ansteue- rung des steuerbaren Schalters 108. Wird von der Steuervorrichtung 56 ein Unterschreiten der Gate-Spannung unter die definierte Schwelle erkannt, kann die Steuervorrichtung 56 eine Aktivierung des Active Off 108 (Kurzschließer) auslösen, der direkt an dem Gate- Signal, d. h. dem Steuer-Anschluss angebunden ist, d. h. damit verschaltet ist. Damit kann ein ungewolltes (Wieder) Aufsteuern des halbleiterbasierten Schalters 12, etwa durch du/dt-Einkopplung verhindert werden.
Die Steuervorrichtung 56 umfasst ein Konfigurationsmodul Config di/dt-Monitor 146, das ausgebildet ist, um den di/dt-Monitor 94 zu konfigurieren, d. h. diesem die Vergleichswerte bereitzustellen. Der Config di/dt-Monitor 146 ist ausgebildet, um die Multiplexer 98a und 98b einzustellen und so die Vergleichsschwellen der Komparatoren 96a und 96b zu verändern. Der di/dt-Monitor 94 ist ausgebildet, um bidirektional sowohl die Stromänderungsgeschwindigkeit beim Einschalten (Aktivieren) des halbleiterbasierten Schalters 12, die Stromänderung im eingeschalteten Zustand als auch die Stromabfallgeschwindigkeit beim Ausschalten (Deaktivieren) des halbleiterbasierten Schalters 12 zu erfassen bzw. zu überwachen. Der Config di/dt-Monitor 146 ist ausgebildet, um die Referenzschwellen des di/dt-Monitors 94 dynamisch zu verändern.
Die Steuervorrichtung 56 umfasst ferner einen Überwachungs-Funktionsblock Sens di/dt- Monitor 148, der mit dem Config di/dt-Monitor 146 gekoppelt ist. Der Sens di/dt-Monitor ist ausgebildet, um die Vergleichsergebnisse des di/dt-Monitors 94 zu empfangen und mithin um die Stromänderungsgeschwindigkeit (di/dt) zweistufig zu überwachen. Die Steuervorrichtung 56 ist ausgebildet, um mittels des Sens di/dt-Monitors 148 einen Zeitpunkt, zu dem sich der Stromfluss in dem halbleiterbasierten Schalter 12 ändert (Stromänderungsbeginn), einen Kurzschluss im aktiven Zustand des halbleiterbasierten Schalters 12 sowie den Sollwert der Stromänderungsgeschwindigkeit während der Aktivierung (Einschalten) und der Deaktivierung (Abschalten) des halbleiterbasierten Schalters 12 zu erfassen.
Die Steuervorrichtung 56 umfasst einen Funktionsblock Config VonMid 152, der ausgebildet ist, um den DAC 62 der steuerbaren Aktivierungs-Spannungsquelle 58 zu steuern bzw. diesem ein zu wandelndes Digitalsignal bereitzustellen. Der Funktionsblock Con- fig VonMid 152 kann somit als digitale Konfiguration einer Steuer-Spannung für eine stufenweise Anpassung der Stromänderungsgeschwindigkeit während des Aktivierungsvor- gangs beschrieben werden. Basierend auf einer stufenweisen Ansteuerung des DACs 62 zur stufenweisen Verstellung der Vergleichsspannung des Differenzverstärkers 64 kann somit auch eine Spannung der steuerbaren Aktivierungs-Spannungsquelle 58 eingestellt werden. Ein von der steuerbaren Aktivierungs-Spannungsquelle 58 vorgegebener Soll- wert kann durch einen Schwellwert des di/dt-Monitors 94 bestimmt werden, der einen Sollzustand mit dem Ist-Zustand abgleicht. Beispielsweise kann der Funktionsblock Config VonMid ausgebildet sein, um eine derartige Steuer-Spannung in 256 Stufen (8 Bit) im Bereich oberhalb der Gate-Treshold-Spannung und der statischen Gate-On-Spannung bzw. der Quellenspannung VCc zu verstellen. Dies ermöglicht eine Regelung des Gate- Stroms und damit der Stromänderungsgeschwindigkeit des halbleiterbasierten Schalters 12 bzgl. des vorgegebenen Sollwerts je nach Betriebspunkt. Alternativ kann auch eine variable Ausgangsspannung der Aktivierungs-Spannungsquelle 58 dadurch erhalten werden, dass ein konstantes Spannungspotenzial mit einem variablen Ausgangswiderstand verschaltet wird.
Ist die steuerbare Aktivierungs-Spannungsquelle 58 bspw. ausgebildet, um ein konstantes Spannungspotenzial mit variablen Ausgangswiderständen zu versehen, kann der Funktionsblock Config VonMid 152 ausgebildet sein, um den Ausgangswiderstand stufenweise einzustellen, beispielsweise in 128, 256 oder 512 bzw. mehr Stufen. Alternativ oder zu- sätzlich kann, wenn die steuerbare Aktivierungs-Spannungsquelle 58 sowohl eine stufenweise verstellbare Ausgangsspannung als auch einen stufenweisen verstellbaren Ausgangswiderstand aufweist, der Funktionsblock Config VonMid 152 ausgebildet sein, um sowohl das Spannungspotenzial als den Ausgangswiderstand stufenweise zu verändern. Die Steuervorrichtung 56 weist ferner einen Konfigurationsblock Config loff 154 auf, der ausgebildet ist, um die steuerbare Impedanz 88 einzustellen. Dies kann beispielsweise über eine digitale Konfiguration der steuerbare Impedanz 88 (Stromsenke) für eine stufenweise Anpassung der Stromabfallgeschwindigkeit während des Deaktivierungsvor- gangs an einen definierbaren Sollwert erfolgen. Der Sollwert kann durch einen Schwell- wert des di/dt-Monitors 94 bestimmbar sein. Der Funktionsblock Config loff 154 ist ausgebildet, um die steuerbare Impedanz 88 mittels einer Steuer-Spannung, die in bspw. 256 Stufen im Bereich unterhalb der statischen Gate-On-Spannung und einer Spannung oberhalb der Gate-Threshold-Spannung einzustellen. Alternativ kann der Funktionsblock Config loff ausgebildet sein, um die Steuer-Spannung in einer von 256 verschiedenen Anzahl von Stufen zu variieren, beispielsweise 128, 512, 1024 oder höher. Damit kann ein Gate-Widerstand (Rgoff) und damit die Stromabfallgeschwindigkeit je nach Betriebspunkt an den Sollwert geregelt werden.
Ferner umfasst die Steuervorrichtung 56 einen Funktionsblock zur zentralen Ablaufsteue- rung (FSM Closed Loop ON-Control/OFF-Control) 156. Die zentrale Ablaufsteuerung 156 ist ausgebildet, um Informationen von dem TimingConfig Register 132 zu erhalten und dessen Informationen zu aktualisieren, um Informationen von dem ErrorHandler 136 zu erhalten, um dem Statusregister 134 Informationen bereitzustellen, um den Funktionsblock Config di/dt-Monitor 146 zu steuern, um Informationen von dem Modul Sens di/dt- Monitor 148 zu erhalten und um die Funktionsblöcke Config VonMid 152 und Config loff 154 zu steuern. Die zentrale Ablaufsteuerung 156 ist ferner ausgebildet, die steuerbaren Schalter 68a und 68b zu steuern, um die steuerbaren Schalter 75a und 75b und mithin die steuerbare Widerstandsschaltung 74 zu steuern, um die steuerbaren Schalter 22c und 22d und mithin die steuerbare Widerstandsschaltung 82 zu steuern und um die steuerba- re Spannungsquelle 84 zu steuern.
Die zentrale Ablaufsteuerung 156 ist dabei ausgebildet, um basierend auf einer Ist-Wert- Analyse eines gegenwärtigen Zeitintervalls, beispielsweise eine derzeitige Stromanstiegsgeschwindigkeit oder eine derzeitige Stromabfallgeschwindigkeit Sollwerte für eine nächste Schaltperiode zu bestimmen bzw. um in der gegenwärtigen Schaltperiode die Sollwerte basierend auf den Ist-Werten der vorangegangenen Schaltperiode zu bestimmen. Eine Schaltperiode kann beispielsweise eine Zeitdauer von weniger als 50 ns, weniger als 100 ns oder weniger als 200 ns aufweisen. In anderen Worten ist die zentrale Ablaufsteuerung 156 ausgebildet, um die Ansteuerung der Endstufen für die Einschaltse- quenz, die Ausschaltsequenz, die feste und variable Einschaltspannung sowie die feste Ausschaltspannung, die variable Abschaltimpedanz, die Konfiguration des di/dt-Monitors und die dynamische Änderung der Ansteuerzeiten auszuführen. Ausgeführt ist sie bspw. als nachlaufende digitale Regelschleife. Die digitale Regelschleife kann einen direkten Durchgriff aufweisen, so dass ein Sequenz- oder Zeitabschnitt bereits in der laufenden Periode (k) angepasst werden kann. Da es gerade für schnelle Schaltvorgänge im 100 nsec-Bereich schwer möglich ist, eine unmittelbare Regelung der Schaltverläufe zu realisieren, kann hier der Ansatz der nachgeführten Regelung mit direktem Durchgriff verwendet werden. Das bedeutet, dass in der Schaltperiode k alle Regelparameter gemäß des Schaltverhaltens in Schaltperiode k-1 angepasst und in der Schaltperiode k für die Steuerung verwendet werden. Entsprechend der Regelabweichung für das di/dt sowie der Zeitpunkte (Timings) für die Steuer-Abschnitte werden die Regelparameter verändert und für die nächste Schaltperiode k+1 verwendet. Die Timings können basierend auf dem direkten Durchgriff bereits für die aktuelle Schaltperiode k angepasst werden. Die Regelparameteranpassung erfolgt unabhängig sowohl für die Einschaltsequenz als auch für die Ausschaltsequenz.
In anderen Worten: Die VonMid-Control 58 stellt die Ausführungseinheit eines Con- fig VonMid-Moduls 142 dar und regelt die Stromänderungsgeschwindigkeit in der Einschaltphase nach. Es wird hier bspw. der Ansatz der verstellbaren Quellspannung mit fixem Widerstand Rgon verwendet. Bekanntlich lässt sich die Stromänderungsgeschwin- digkeit im aktiven Bereich durch die Spannungsänderungsgeschwindigkeit der Gate- Spannung einstellen. Diese ist somit über die Veränderung des Gate-Steuerstroms in diesem Zeitabschnitt variierbar. Der Gate-Strom kann daher bei festem Widerstand Rgon durch Veränderung der treibenden Quellspannung beeinflusst werden. Durch die Rückmeldung des di/dt-Monitors 94 während der letzten Einschaltflanke wurde ermittelt ob die Stromänderungsgeschwindigkeit größer als der Sollwert war oder kleiner. War der Ist- Wert kleiner wird die Steuer-Spannung für den di/dt-Abschnitt um mindestens eine Stufe erhöht. Damit erfolgt im nächsten Einschaltabschnitt eine Erhöhung des Gate-Stroms und damit eine Erhöhung der Stromänderungsgeschwindigkeit. Wurde in der letzten Einschaltflanke hingegen eine Stromänderungsgeschwindigkeit größer als der Sollwert ermittelt, wird die Steuer-Spannung für den di/dt-Abschnitt um mindestens eine Stufe verringert. Damit erfolgt im nächsten Einschaltabschnitt eine Verringerung des Gate-Stroms und damit eine Verringerung der Stromänderungsgeschwindigkeit. In einer Ausführungsvariante erfolgt die Steuer-Spannungsanpassung mittels eines digital verstellbaren Spannungsreglers. Dessen Ausgangsspannung wird bspw. in 256-Stufen vom Digitalen Reglerkern (Digital Core), d. h. der Steuervorrichtung 56 nach Durchlauf jeder Einschaltflanke neu berechnet und angepasst. Die VOn-Control 66 stellt entsprechend dem Einschaltabschnitt die erforderliche Treiberspannung der Gate-On Pfade ein. Bis zum Ende der di/dt-Phase während der Einschaltflanke stellt Von-Control die dynamisch verstellbare Steuer-Spannung VonMid an die Ansteuerpfade. Danach wird auf die statische On-Spannung VCC umgeschaltet und das Gate über die entsprechenden Ansteuerpfade mit dieser Spannung betrieben. Es ist damit auch möglich die Ansteuerendstufe komplett spannungsfrei zu setzen und somit ungewolltes Einschalten des Leistungsschalters durch Fehler in den nachgelagerten Ansteuerpfaden zu verhindern. Die ROn-Control 76 stellt entsprechend dem aktuellen Einschaltabschnitt die dafür passende Widerstandspfadkonfiguration ein. In einer ersten Ausführungsvariante besteht diese aus zwei parallelen schaltbaren Widerstandspfaden mit festen Werten. Damit ergeben sich prinzipiell 4 Konfigurationsmöglichkeiten. Für Einschaltabschnitt I und -abschnitt IV sind dabei beide Pfade gleichzeitig aktiv. In Abschnitt II nur Pfad k1 .1 und in Abschnitt III nur Pfad k1 .2. Damit kann der di/dt-Abschnitt unabhängig vom du/dt-Abschnitt gesteuert werden. In einer weiteren Ausführungsvariante kann die Anzahl der unabhängigen Pfade nach Bedarf erweitert werden.
Die ROff-Control 82 stellt entsprechend dem aktuellen Ausschaltabschnitt die dafür pas- sende Widerstandspfadkonfiguration ein. In einer ersten Ausführungsvariante besteht diese aus zwei parallelen schaltbaren Widerstandspfaden mit festen Werten. Damit ergeben sich prinzipiell 4 Konfigurationsmöglichkeiten. Für Ausschaltabschnitt I und -abschnitt IV sind dabei beide Pfade gleichzeitig aktiv. In Abschnitt II nur Pfad k2.1 und in Abschnitt III nur Pfad k2.2. Damit kann der di/dt-Abschnitt unabhängig vom du/dt-Abschnitt gesteu- ert werden. In einer weiteren Ausführungsvariante kann die Anzahl der unabhängigen Pfade nach Bedarf erweitert werden.
Die VOff-Control 84 stellt entsprechend dem Ausschaltabschnitt die erforderliche Treiberspannung der Gate-Off Pfade ein. In einer ersten Ausführungsvariante stellt Voff-Control bis zum Ende der di/dt-Phase während der Ausschaltflanke die Spannung VDD als Spannungssenke an die Ansteuerpfade.
VDD ist dieser Variante die Versorgungsspannung des Digital Core sowie LV-Peripherie, d. h. der weiteren aktiven Schaltungsteile der Vorrichtung 50. Damit wird ein Großteil der beim Einschalten in das Gate des Leistungsschalters gespeisten Ladung wieder„recy- celt". Dies stellt eine smarte Möglichkeit der Minimierung des Energieverbrauchs der GDU dar. Funktionieren kann das Recycling, wenn die Spannung VDD kleiner ist als die Gate- Threshold-Spannung des Leistungsschalters. Danach wird auf die statische Off-Spannung VEE umgeschaltet und das Gate vollständig bis zur definierten OFF-Spannung VEE entla- den. Es ist damit auch möglich die Ansteuerendstufe komplett spannungsfrei zu setzen und somit ungewolltes Einschalten des Leistungsschalters durch Fehler in den nachgelagerten Ansteuerpfaden zu verhindern. Die lOff-Control 88 stellt die Regelinstanz für die Verstellung der Stromabfallgeschwindigkeit dar. Es wird bspw. in einer ersten Ausführungsvariante der Ansatz einer stufenweise verstellbaren Impedanz/Stromsenke verwendet.
Während der Abschaltabschnitte I und II ist die Impedanz auf den Minimalwert konfiguriert und es wirkt lediglich der feste Widerstand der Pfade in ROff-Control. Beim Eintritt in den di/dt-Abschnitt wird die Impedanz auf einen Wert konfiguriert der zur erwünschten Stromabfallgeschwindigkeit führt.
Bekanntlich lässt sich die Stromabfallgeschwindigkeit im aktiven Bereich durch die Span- nungsänderungsgeschwindigkeit der Gate-Spannung einstellen. Diese ist somit über die Veränderung des Gate-Steuerstroms in diesem Zeitabschnitt variierbar. Der Gate-Strom kann daher bei fester Entladespannungssenke durch Veränderung des Entladewiderstands RGoff beeinflusst werden. Durch die Rückmeldung des di/dt-Monitors 94 während der letzten Ausschaltflanke wurde ermittelt, ob die Stromabfallgeschwindigkeit größer als der Sollwert war oder kleiner. War der Ist-Wert kleiner wird die verstellbare Impedanz für den di/dt-Abschnitt um mindestens eine Stufe verringert. Damit erfolgt im nächsten Ausschaltabschnitt eine Erhöhung des Gate-Stroms und damit eine Erhöhung der Stromabfallgeschwindigkeit. Wurde in der letzten Ausschaltflanke hingegen eine Stromänderungsgeschwindigkeit größer als der Sollwert ermittelt, wird die verstellbare Impedanz für den di/dt-Abschnitt um mindestens eine Stufe erhöht. Damit erfolgt im nächsten Ausschaltabschnitt eine Verringerung des Gate-Stroms und damit eine Verringerung der Stromabfallgeschwindigkeit. In einer Ausführungsvariante erfolgt die Impedanzänderung mittels eines digital geregelten Transistors im Analogbetrieb. Dessen Durchlasswiderstand wird bspw. in 256-Stufen vom Digital Core nach Durchlauf jeder Ausschaltflanke neu berechnet und angepasst. In einer alternativen Ausführungsvariante kann die Anzahl der Stufen weiter erhöht werden. In einer alternativen Ausführungsvariante kann der verstellbare Pfad als komplett unab- hängiger Pfad ohne dynamische Umschaltung der Impedanz von Schaltbetrieb zu Analogbetrieb erfolgen. Die Active GateClamp 102 ist Teil des Sicherheitskonzepts und stellt eine Schutzinstanz gegen Miller-bedingtes Wiedereinschalten des Leistungsschalters 12 dar. Sie wirkt in einer ersten Ausführungsvariante nur während der Abschaltsequenz und im deaktivierten Zustand. Realisiert wird sie dabei durch einen Kurzschlusstransistor 104 der zwischen die Gate-Steuerleitung und das Bezugspotenzial GND der GDU geschaltet ist. Aktiviert wird er über einen unzulässigen Spannungsabfall an einem Senswiderstand Rs. Liegt das Leistungsschalter seitige Potenzial um mindestens einen Schwellwertbetrag höher als das treiberseitige Potenzial liegt eine energiereiche Rückspeisung z. B. durch Miller-Kopplung vor. Dadurch kann es zum ungewollten Überschreiten der Gate-Threshold des Leistungsschalters kommen und er wird wieder leitfähig. Die Active GateClamp verhindert dies durch dynamisches Kurzschließen des Steuer-Gate.
Die Active Off 108 ist Teil des Sicherheitskonzepts und stellt eine weitere Instanz dar, die als statischer Kurzschließer des Steuer-Gate-Anschlusses fungiert. Diese greift jedoch nicht dynamisch eigenverantwortlich wie die Active GateClamp 102 ein sondern gesteuert durch den Digital Core. Es wird die Gate-Spannung durch den Vge/Vgs-Monitor 122 er- fasst. Unterschreitet die Gate-Spannung einen konfigurierten Schwellwert wird dies dem Digital Core gemeldet und der ActiveOff-Controller 144 aktiviert den Kurzschließer Active GateClamp 102. Als Schwellwert wird ein Spannungspegel definiert, bei dem der Ausschaltvorgang abgeschlossen ist und lediglich die Gate-Spannung weiter entladen werden soll um die Störreserve zu erhöhen. Die ActiveOff 108 unterstützt somit die Ausschaltsequenz frühestens ab Abschaltabschnitt IV und wirkt als Entladebeschleuniger und gleichzeitig als niederimpedanter statischer Kurzschließer.
Die Active di/dt-Off-Clamp 1 12 ist Teil des Sicherheitskonzepts und stellt eine übergeordnete Schutzinstanz gegen unzulässig hohe Stromabfallgeschwindigkeiten dar. Im Falle eines Fehlers in der Ablaufsteuerung des Digital Core oder Fehlerfälle im Lastkreis des Leistungsschalters 12 die zu Stromabfallgeschwindigkeiten deutlich oberhalb des definier- ten Sollwertes führen, greift die di/dt-Off-Clamp 1 12 und wirkt als Gegenkopplungszweig um die Stromsteilheit zu begrenzen. Im Gegensatz zur Normalsteuerung geschieht dieser Eingriff verlustbehaftet.
Die Digital Controlled Active Gate Drive Unit (DCAGDU) kann folgende Funktionseinhei- ten umfassen: Digital Core, di/dt-Monitor, VonMid-Control, Von-Control, Ron-Control, Roff-Control, Voff-Control, loff-Control, Active GateClamp, ActiveOff, Active di/dt-Off- Clamp, Active di/dt-On-Clamp, di/dt-Scaling, di/dt-Sens sowie Vge/Vgs-Monitor.
Fig. 6 zeigt eine schematische Darstellung des halbleiterbasierten Schalters 12, bei dem an dem ersten Leistungsanschluss 36a ein erster Sensor 31 a zur Erfassung der Stromänderungsgeschwindigkeit des Leistungsstroms, der durch den halbleiterbasierten Schalter 12 fließt, angeordnet ist und bei dem an dem zweiten Leistungsanschluss 36b ein zweiter Sensor 31 b zur Erfassung der Stromänderungsgeschwindigkeit des Leistungsstroms angeordnet ist. Bei dem ersten Leistungsanschluss 36a kann es sich bei- spielsweise um einen Source-Anschluss eines MOSFET oder um einen Kollektor- Anschluss eines IGBT handeln. Bei dem zweiten Leistungsanschluss kann es sich beispielsweise um einen Drain-Anschluss des MOSFET oder um einen Emitter-Anschluss des IGBT handeln. Alternativ können der erste Leistungsanschluss 36a und der zweite Leistungsanschluss 36b vertauscht sein. Die Sensoren 31 a bzw. 31 b umfassen je eine isolierende Folie 32a bzw. 32b, wie es für den Sensor 31 beschrieben ist. An der isolierenden Folie 32a bzw. 32b sind Induktivitäten 34a und 34b bzw. 34c und 34d angeordnet, die ausgebildet sind, um das magnetische Feld an dem jeweiligen Leistungsanschluss 36a bzw. 36b zu erfassen. Die isolierenden Folien 32a bzw. 32b umfassen den Befestigungsabschnitt 45a bzw. 45b, der ausgebildet ist, um eine Montage an dem jeweiligen Leistungsanschluss 36a bzw. 36b zu ermöglichen. Beispielsweise kann an dem Leistungsanschluss 36a bzw. 36b eine Stromzuleitung oder eine Stromableitung, etwa ein Kabel, montiert, etwa verschraubt, werden, so dass die jeweilige Montage, etwa die Ver- schraubung, nutzbar sein kann, um den Sensor 31 a bzw. 31 b an dem Leistungsanschluss 36a bzw. 36b zu fixieren.
Eine Stromrichtung des Leistungsstroms kann beispielsweise senkrecht zu einer Ebene, in der die isolierende Folie 32a oder 32b angeordnet ist, im Raum angeordnet sein. Eine Stromerfassungsrichtung der Induktivitäten 34a-d kann beispielsweise parallel zu einer Betrachtungsebene angeordnet sein. Das bedeutet, dass die Vorzugsrichtung 44, die in diesem Ausführungsbeispiel für alle Induktivitäten 34a-d gleich ist, senkrecht zu der Stromflussrichtung im Raum angeordnet ist.
Die Sensoren 31 a bzw. 31 b weisen die Anschlussterminals, d. h. Anschlusspunkte, 166a und 166b bzw. 166c und 166d auf, die ausgebildet sind, um die Messspannung des jewei- ligen Sensors 31 a bzw. 31 b bereitzustellen. Die Anschlussterminals 166a-d sind an den isolierenden Folien 32a und 32b angeordnet. Das bedeutet, dass ein von den Induktivitä- ten 34a-d bereitgestelltes Signal an oder in der isolierenden Folie 32a oder 32b, etwa mittels einer Leiterbahn, zu dem jeweiligen Anschlussterminal 166a-d geleitet werden kann und so ein Abstand zwischen einer Messleitung und dem Leistungsanschluss 36a bzw. 36b vergrößert werden kann. Die Anschlussterminals 166a-d können so beabstandet von der Induktivität 34a bzw. 34b angeordnet sein. Dies ermöglicht eine erhöhte elektrische Isolation und eine Reduzierung von Störeinflüssen. Beispielsweise können die Anschlussterminals 166a und 166b bzw. 166c und 166d mit einer geschirmten oder ungeschirmten Zweidrahtleitung verbunden werden, die ausgebildet ist, um die jeweilige Messspannung zu übertragen. Die Terminals können bspw. mittels einer Schraub- oder Lötverbindung mit der Zweidrahtleitung mechanisch und elektrisch fest verbunden werden.
Alternativ können die Sensoren 31 a und 31 b auch verschieden voneinander ausgeführt sein. Beispielsweise kann einer der Sensoren 31 a oder 31 b eine von zwei verschiedene Anzahl von Induktivitäten 34a/34b bzw. 34c/34d aufweisen. Alternativ oder zusätzlich können eine oder mehrere Induktivitäten eine Vorzugsrichtung aufweisen, die von der Vorzugsrichtung 44 verschieden ist.
In anderen Worten stellt die di/dt-Sens (Sensor 31 a bzw. 31 b) eine zentrale Sensorinstanz dar, die sowohl Teil der normalen Regelung als auch Teil des Sicherungskonzep- tes ist. In einer ersten Ausführungsvariante kann der Sensor als externe Messeinrichtung in Form einer kleinen Platinenfolie 32a bzw. 32b ausgeführt werden. Diese Folie 32a bzw. 32b erfüllt die Anforderungen der Funktionalisierung und kann direkt auf das Terminal des Lastemitters/Last-Source des Leistungsschalters, der bspw. am Zwischenkreis, etwa am Minuspotenzial angeschlossen ist, montiert und mittels Schraubloch (Befestigungsab- schnitt) 45b_1 bzw. 45b_2 mit dem Terminalanschluss 36a bzw. 36b verschraubt werden.
An dem Leistungsschalter, der bspw. am Lastkollektor/Last-Drain am Zwischenkreis, etwa am Pluspotenzial, angeschlossen ist, kann ebenfalls ein di/dt-Sensor 31 a bzw. 31 b angeordnet werden, der an diesem Terminal 36a bzw. 36b verschraubt wird. Somit kann jeder Leistungsschalter entsprechend seiner Anordnung in der Topologie des Leistungsteils einen di/dt-Sensor aufweisen, der im jeweiligen Kommutierungskreis angeordnet ist. Als eigentliches Sense-Element kommt in der ersten Ausführungsvariante eine gewickelte Induktivität zum Einsatz. Die Größe der Induktivität ist frei wählbar und hängt von den benötigten Ausgangssignalen ab. Die Induktivität 34a/34b bzw. 34c/34d kann als Einzel- komponente oder in Serienschaltung angeordnet sein. Ein Bauteil mit Ferritkern als Feld- konzentrator ist von Vorteil. Die Induktivität(en) 34a/34b bzw. 34c/34d kann/können als handelsübliches oberflächenmontierbares Bauteil (Surface Mounted Device -SMD)~ Ferritdrossel in SMD-Bauform ausgeführt sein oder auch eine beliebige andere Bauform aufweisen, etwa in einer Durchstecktechnologie (Through Hole-Technology - THT). Die Induktivitäten 34a/34b bzw. 34c/34d können einen beliebige Induktivitätswert aufweisen, etwa 100 μΗ, 1 mH oder 10 mH.
Einen relevanten Einfluss kann der Abstand des Sensors bzw. der Induktivität zur Stromschiene, auf der die Sensorplatine montiert ist sowie die Orientierung der Induktivität bezüglich der Stromrichtung aufweisen. Die Orientierung kann möglichst senkrecht zur Stromrichtung sein, um das maximale Feld zu erfassen. Mit entsprechenden Abstandslagen unter der Sensorfolie, das bedeutet zwischen der isolierenden Folie 32a bzw. 32b und dem halbleiterbasierten Schalter 12, kann die Isolationsfähigkeit erhöht werden und/oder eine Skalierung der Signalamplitude erfolgen, da die Feldstärke und mithin die Messspannung mit dem Abstand von Sensor 31 a bzw. 31 b zum Stromschiene abnimmt.
Die Empfindlichkeit kann somit sowohl über die Auswahlparameter Länge, Breite, Windungsanzahl, Flusskonzentrator, Anzahl Bauteile in Reihe der Induktivität erfolgen als auch durch die Variation des Abstandes zwischen Sensorfolie und Stromschiene. Der di/dt-Sensor 31 a und/oder 31 b kann mit einer geeigneten Zweidrahtanbindung über das Anschlussterminal 166a/166b bzw. 166c/166d an die GDU, d. h. die Steuervorrichtung, angebunden werden. Dies kann beispielsweise als reine Zweidrahtverbindung erfolgen. Die Zweidrahtanbindung kann verdrillt sein, um eine Störempfindlichkeit zu erhöhen. Alternativ oder zusätzlich kann die Anbindung als geschirmte Zweidrahtanbindung mit einer Schirmanbindung auf einem geeigneten Potenzial auf der GDU erfolgen.
Zur weiteren Verarbeitung der Messspannung ist der di/dt-Sensor 31 a bzw. 31 b mit einer Hochfrequenz (HF)/Tieffrequenz (Low Frequency - LF)-Skalierung (Anpassungsschaltung) auf der GDU versehen (di/dt-Scaling). Damit kann sowohl der Signalabschluss der Messspannung als auch die Anpassung der Messamplitude an die weiteren Verarbeitungsinstanzen ermöglicht werden. Der Abschluss bzw. die Skalierung kann über einen passiven resistiven und/oder kapazitiven Spannungsteiler auf der GDU realisiert werden. Damit kann ein Signalverzug durch eine aktive Signalanpassung vermieden werden. Alternativ kann die Skalierung durch eine aktive Impedanzwandlung erfolgen. Dies ermög- licht eine Skalierung bzw. eine Anpassung derselben. Alternativ oder zusätzlich kann die Skalierung durch ein digital verstellbares Übertragerverhältnis, etwa mittels eines pro- grammierbaren Gatter Arrays (Programmable Gate Array - PGA) oder mittels eines Digi- talpotenziometers erfolgen.
Alternativ kann der Leistungsanschluss 36a auch an einem ersten halbleiterbasierten Schalter 12 und der Leistungsanschluss 36b an einem zweiten halbleiterbasierten Schalter 12 angeordnet sein, wobei die beiden halbleiterbasierten Schalter 12 zu einer Halbbrückenkonfiguration verschaltet sind. Zwischen den beiden halbleiterbasierten Schaltern kann eine Last angeordnet sein. Vorteilhaft an oben beschriebenen Aspekten ist sowohl einzeln als auch in Kombination mehrerer Aspekte, dass eine kompakte Bauform von Schaltungen für eine kostengünstige und einfache Integrationsmöglichkeit der Systeme erreicht werden kann. Ferner ist eine Anzahl von aktiven und passiven Bauteilen bezogen auf die erreichte Funktionalität gering, was zu einer hohen Zuverlässigkeit und einer hohen Kosteneffizienz führt. Die Im- plementierung bzw. Kombination der oben beschriebenen Aspekte mit einem digital konfigurierbaren Funktionskern ermöglicht die Realisierung bisher schwerer und nicht möglicher Funktionalitäten sowie eine leichte Rekonfiguration, d. h. Anpassung an andere Applikationen, Randparameter und/oder Funktionseigenschaften und damit einen hohen Wiederverwendbarkeitsgrad und eine hohe Anpassungsfreiheit, so dass eine langwierige und ggf. teure Neuentwicklung oder ein Neu-Design (Re-Design) einer Ansteuerung vermieden werden kann, wenn ein anderer Typ von Schaltern angesteuert werden soll. Mittels des Sensors wird eine vom Leistungsschaltermodul, d. h. vom halbleiterbasierten Schalter unabhängige Messinstanz geschaffen, die nicht auf den parasitären Induktivitäten innerhalb des Schalters aufsetzen. Ein jeweiliger Formfaktor ist in hohem Maße an eine jeweilige Terminalanbindung (Anschluss des halbleiterbasierten Schalters) anpassbar.
Ein Verzicht auf hochperformante analoge aktive Komponenten erspart Signalverzugszeiten, Bauteilkosten und ermöglicht einen reduzierten Energieverbrauch.
Die Statusbestimmung basierend auf dem Sensor gemäß dem dritte Aspekt ermöglicht die Vermeidung einer Verwendung des Kollektor- bzw. Drain-Potenzials für Status- und/oder Schutzzwecke. Dies ermöglicht eine Vermeidung einer Verwendung ungenauer und ggf. einer großen Anzahl von Hochvolt (HV)-Komponenten, die ggf. einen hohen Bau- raumbedarf aufweisen und wegen der erforderlichen Spannungsabstände zusätzlich ungenutzten Bauraum erfordern. Bei einigen HV-Schaltern ist eine derartige ausreichende Isolation direkt auf dem jeweiligen Formfaktor der GDU-Baugruppe gemäß dem Stand der Technik nicht möglich, so dass deren sicherer Betrieb gemäß den oben beschriebenen Aspekten erst ermöglicht wird. Die beschriebene nachgeregelte Steuerung der Schaltvorgänge ermöglicht für nahezu jeden Betriebspunkt ein optimales Verhalten und kann somit einen erheblichen Teil der Schaltungsverluste einsparen. Der beschriebene direkte Durchgriff ermöglicht eine Anpassung des Schaltverhaltes bereits während der aktuellen Schaltperiode. Das Schalten, das bedeutet, das Schaltverhalten, kann an den Abschnittsgrenzen sanfter ausführbar sein, so dass eine Störabstrahlung im Betrieb verringert ist und beispielsweise Normanforderungen erfüllt oder höhere Normanforderungen erfüllt werden können. Dies ermöglicht den Entfall von ggf. teuren externen Filtermaßnahmen.
Eine oder mehrere Signalschnittstellen zur übergeordneten Steuerung, etwa RX-IF 124 und/oder TX-IF 128, ermöglichen eine kreuzweise Watchdog-Funktionalität, die zu einer erhöhten Zuverlässigkeit führen kann. Die Implementierung des zweiten Aspektes in der GDU ermöglicht eine Eigenverbrauchseinsparung durch das Recyceln der Ansteuerenergie des halbleiterbasierten Schalters. Die mögliche Rekonfiguration der Schaltparameter zur Laufzeit ermöglicht eine übergelagerte Verhaltensanpassung.
Fig. 7 zeigt ein schematisches Blockschaltbild einer elektrischen Schaltung 70, die einen Kommutierungskreis mit einem ersten Spannungspotenzial U-i , beispielsweise einem Plus-Pluspotenzial, und einem zweiten Spannungspotenzial U2, beispielsweise einem Minus-Potenzial aufweist. Das bedeutet, dass zwischen den Potenzialen und U2 die elektrische Spannung U anliegt. Die elektrische Schaltung 70 umfasst zwei halbleiterbasierte Schalter 12a und 12b, die zu einer Halbbrückenschaltung verschaltet sind. Die Halbbrückenschaltung weist zwischen den halbleiterbasierten Schaltern 12a und 12b einen Lastanschluss auf, der mit einer Lastimpedanz 172, etwa eines elektrischen Verbrauchers verschaltet ist. Die Lastimpedanz 172 kann mittels der halbleiterbasierten Schalter 12a und 12b zwischen den Potentialen U1 und U2 bezogen auf ein Potential U3 umgeschaltet werden.
Bei der Lastimpedanz 172 kann es sich um eine Impedanz eines jedweden elektrischen Verbrauchers, beispielsweise eines Elektromotor, eines Aktuators, eines Sensors oder beispielsweise einer Licht- oder Strahlungsquelle handeln. Alternativ kann es sich bei der Lastimpedanz auch um die Impedanz eines Generators handeln, der mittels der halblei- terbasierten Schalter 12a und/oder 12b zwischen den Potentialen U-i und U2 umschaltbar ist.
Eine Vorrichtung 10a ist ausgebildet, um den halbleiterbasierten Schalter 12a zu steuern. Ferner ist eine Vorrichtung 10b ausgebildet, um den halbleiterbasierten Schalter 12b zu steuern. An dem Leistungsanschluss 36a, etwa ein Lastkollektor- oder Last-Drain- Anschluss des halbleiterbasierten Schalters 12a ist der Sensor 31 a angeordnet, wobei der Leistungsanschluss 36a mit dem Potenzial Lh verbunden ist. An dem Leistungsanschluss 36b, beispielsweise dem Lastemitter oder ein Last-Source-Anschluss des halbleiterbasier- ten Schalter 12b ist der Sensor 31 b angeordnet, wobei der Leistungsanschluss 36b mit dem Potenzial U2 verbunden ist.
Alternativ kann anstelle der Vorrichtung 10a und/oder 10b eine Vorrichtung 20 angeordnet sein, um den halbleiterbasierten Schalter 12a und/oder 12b zu steuern. Auch kann ledig- lieh eine Vorrichtung 10, 20 oder 50 angeordnet sein, um beide Schalter 12a und 12b zu steuern. Alternativ kann die Lastimpedanz 172 auch lediglich mittels eines Schalters 12a oder 12b bezüglich eines der Potentiale U-i oder U2 schaltbar sein., d. h., alternative Vorrichtungen weisen bspw. lediglich einen halbleiterbasierten Schalter 12a oder 12b auf, der zwischen die Last und das Potenzial U-i oder U2 verschaltet ist.
Fig. 8 zeigt schematische Diagramme von Strom- bzw. Spannungsverläufen an dem halbleiterbasierten Schalter während eines Aktivierungsvorgangs. Der halbleiterbasierte Schalter ist bspw. ein IGBT. Für den IGBT ist ein Verlauf der Gate-Spannung (UGate)> ein Verlauf eines Kollektor-Stroms lc und ein Verlauf einer Kollektor-Emitter-Spannung Uce über eine gemeinsame Zeitachse t dargestellt. Die Zeitachse t weist fünf Zeitpunkte ti , t2, t3, t4 und t5 auf, die in der genannten Reihenfolge aufeinander an der Zeitachse t angeordnet sind. Zwischen den Zeitpunkten t-, und t2 ist das Aktivierungsintervall I (Abschnitt AI) angeordnet. Zwischen den Zeitpunkten t2 und t3 ist das Aktivierungspotenzial All angeordnet. Zwischen den Zeitpunkten t3 und t4 ist das Aktivierungsintervall I I I (Abschnitt AMI) angeordnet. Zwischen den Zeitpunkten t4 und t5 ist das Aktivierungsintervall IV (Abschnitt IV) angeordnet. Das bedeutet, dass die Aktivierungsintervalle l-IV verschiedene Abschnitte (AI-AIV) des Aktivierungsvorgangs des halbleiterbasierten Schalters beschreiben. In den verschiedenen Abschnitten AI-AIV kann die Steuervorrichtung ausgebildet sein, basierend auf verschiedenen Regelungszielen, den halbleiterbasierten Schalter ver- schieden anzusteuern. Je nach Aktivierungsintervall l-IV kann der halbleiterbasierte Schalter von unterschiedlichen physikalischen Effekten beeinflusst sein, was zu den ver- schiedenen Regelungszielen der entsprechenden Steuervorrichtungen, etwa der Steuervorrichtung 24 oder der Steuervorrichtung 56, führen kann. Basierend auf den Regelungszielen kann die entsprechende Steuervorrichtung 24 oder 56 ausgebildet sein, um eine variierende Schaltungskonfiguration an einer elektrischen Schaltung oder weiteren Komponenten einzustellen, um so die Gate-Spannung direkt oder indirekt zu beeinflussen.
Das Aktivierungsintervall I (Abschnitt I) ist repräsentiert durch die Verzugszeit td1 ,on. Die Spannung Uce und der Strom lc bleiben während dieser Zeit nahezu unverändert. Das bedeutet, dass während einer Änderung (Steigerung) der Gate-Spannung UGate unterhalb der Threshold-Spannung Ug(th) eine Leitfähigkeit des Schalters nahezu unverändert bleibt. Weist der halbleiterbasierte Schalter die Konfiguration "normal sperrend" auf, so ist der Schalter in diesem Abschnitt AI in dem geöffneten Zustand. Die Gate-Spannung UGate kann basierend auf der Messspannung eines Stromsensors, etwa dem Stromsensor 31 , von der Steuervorrichtung bestimmt werden. Die Bestimmung kann direkt, etwa durch eine Rechenoperation, indirekt, etwa indem die Steuervorrichtung ausgebildet ist, um die Stromänderungsgeschwindigkeit mit einem vordefinierten Schwellwert zu vergleichen, bestimmt werden. Erreicht die Gate-Spannung UGate die Threshold-Spannung Ug(th), so ist der halbleiterbasierte Schalter ausgebildet, um in einen leitenden Zustand überzugehen, das bedeutet, der Leistungsstrom lc beginnt zu steigen. Basierend auf wirksamen Streuinduktivitäten in dem halbleiterbasierten Schalter sinkt die Spannung Uce in einem geringen Umfang. In dem Abschnitt AI kann ein Regelungsziel in einer möglichst kurzen Verzugszeit beschrie- ben werden, das bedeutet, dass ein Ziel ist, die Gate-Spannung UGate in einer möglichst kurzen Zeitspanne zu erhöhen. Unter Verweis auf Fig. 5 kann beispielsweise die Spannung der steuerbaren Aktivierungsspannungsquelle im Bereich der Miller-Spannung sein. Eine in dem Aktivierungspfad 48 eingestellte Konfiguration der steuerbaren Widerstandsschaltung 76 kann beispielsweise derart erfolgen, dass beide Widerstände, k1 , 1 und k1 ,2 wirksam sind, das bedeutet, dass der ohm'sche Widerstand Rgon aus einer Parallelschaltung der Widerstände k1 , 1 und k1 ,2 gebildet wird. Der Übergang in den Abschnitt All (Abschnittswechseltrigger) wird ausgelöst, wenn die Gate-Spannung UGate größer ist, als die Threshold-Spannung Ug(th) und/oder eine Sens-Spannung Usens (di/dt), etwa des Sensors 31 , kleiner ist als eine Triggerspannung Utrig.off, die einen geringen positiven Span- nungswert aufweisen kann. Die Steuervorrichtung ist bspw. ausgebildet, um die Triggerspannung mit der Messspannung zu vergleichen. Alternativ kann der Übergang in den Abschnitt All auch ausgelöst werden, wenn die Gate-Spannung größer ist, als eine Trip- Schwelle des halbleiterbasierten Schalters 12.
In dem Aktivierungsintervall II (Abschnitt All) ist die Stromänderungsgeschwindigkeit di/dt wesentlich. Der Strom lc steigt bis zu einer Stromspitze lCi , die Spannung Uce fällt entsprechend der parasitären Induktivitäten. Das bedeutet, dass die Leitfähigkeit des halbleiterbasierten Schalters zunimmt. Ein Regelungsziel der Steuervorrichtung in dem Abschnitt All kann beispielsweise sein, eine möglichst flache Flanke der Spannung Uce zur Verringerung der Rückstromspitze sowie eine geringe Ausklingoszillation und eine geringe Störabstrahlung des halbleiterbasierten Schalters zu erhalten. Eine entsprechende Schaltungskonfiguration kann durch die Steuervorrichtung beispielsweise derart erfolgen, dass die Spannung der steuerbaren Aktivierungsspannungsquelle im Bereich der Miller- Spannung eingestellt wird, um eine sanfte Rückstromspitze durch die abfallende Stromänderungsgeschwindigkeit di/dt zu erzielen.
Während des Abschnitts All kann die entsprechende steuerbare Widerstandsschaltung, beispielsweise die steuerbare Widerstandsschaltung 18 oder 74 ausgebildet sein, um einen für den Abschnitt All optimierten, d. h. ausgelegten ohm'schen Widerstand k1 , 1 oder k1 ,2, bspw. denjenigen mit dem größeren Widerstandswert wirksam zu schalten. Ein Übertritt in das nachfolgende Aktivierungsintervall AMI kann durch einen Abschnittswechseltrigger beschrieben werden, der ausgelöst wird, wenn die Gate-Spannung UGate größer ist als die Miller-Spannung Ug(mil) und/oder wenn die Sens-Spannung Usens (di/dt), etwa die Messspannung 42, kleiner ist als eine Triggerspannung Utrigg,on. Die Steuervorrichtung ist ausgebildet, um zu überprüfen, ob eine Stromänderungsgeschwindigkeit (Stromanstiegsgeschwindigkeit) auftritt. Ferner ist die Steuervorrichtung ausgebildet, um einen Wert der Stromänderungsgeschwindigkeit mit der Triggerspannung zu vergleichen. Alternativ kann der Übergang in den Abschnitt Alll auch ausgelöst werden, wenn die Gate-Spannung kleiner ist, als eine (kleine) Trip-Schwelle des halbleiterbasierten Schalters 12.
Das Aktivierungsintervall I I I (Abschnitt Alll) kann derart beschrieben werden, dass es die Spannungsabfallgeschwindigkeit düce/dt bestimmt. Der Strom lc kann entsprechend der externen Last, beispielsweise der Lastimpedanz 172, verlaufen. Die Spannung Uce kann in dem Bereich des statischen Minimums Uce,sat abfallen. Ein Regelungsziel der entspre- chenden Steuervorrichtung kann sein, eine möglichst steile Flanke der Gate-Spannung Uce zur Verringerung der Schaltverluste einzustellen, gleichzeitig jedoch eine geringe Störabstrahlung zu erzielen. Eine entsprechende Schaltungskonfiguration kann beispielsweise sein, die Spannung der steuerbaren Aktivierungsspannungsquelle, etwa der steuerbaren Spannungsquelle 16 oder 58, in dem Bereich der Spannung Ug(on), der statischen EIN-Spannung einzustellen, um ein großes dUce/dt zu erzielen. Die Spannung Ug(on) kann einen Wert in einem Bereich aufweisen, dessen Untergrenze größer ist, als die Millerspannung Ug(mil) und dessen Obergrenze durch eine maximalen Gate- Spannung Ug(on)max des halbleiterbasierten Schalters bestimmt ist. Ferner kann die Steuervorrichtung ausgebildet sein, um die steuerbare Widerstandsschaltung so zu steuern, dass ein für den Abschnitt AMI optimierter ohm'scher Widerstand wirksam ist, bspw. den Widerstand k1 , 1 oder k1 ,2 der den kleineren Widerstandwert aufweist. . Dies kann beispielsweise wegen einer steigenden Gate-Kollektor-Kapazität Cgc erfolgen.
Ein Abschnittswechseltrigger von dem Aktivierungsintervall III hin zu dem Aktivierungsintervall IV (Abschnitt AIV) kann ausgelöst werden, wenn die Gate-Spannung UGate größer oder um Potenzen größer ist, als die Miller-Spannung Ug(mil) und/oder ein Zeitintervall Ätconf.mil, dessen Zeitdauer bspw. in dem Timing Register 132 hinterlegt sein kann, abgelaufen ist. Das bedeutet, dass eine Laufzeitanpassung, etwa bei unterschiedlichen Zwi- schenkreisspannungen ausführbar ist. In dem Aktivierungsintervall IV (Abschnitt IV) ist die Verzugszeit td2,on wesentlich. Während dieser Zeit sinkt die Spannung Uce auf einen sta- tischen Sättigungswert Uce,Sat- Ein Regelungsziel der Steuerungsvorrichtung kann beispielsweise eine möglichst kurze Verzugszeit zur Verringerung der Schaltverluste sein. Eine entsprechende Schaltungskonfiguration kann beispielsweise derart erfolgen, dass die Spannung der steuerbaren Aktivierungsspannungsquelle im Bereich Ug(on) eingestellt wird. Der Einschaltwiderstand Rgon kann durch eine Parallelschaltung der beiden Wider- stände k1 , 1 und k1 ,2 erfolgen, also einer Parallelschaltung der jeweils für den Abschnitt All (Ron di/dt) und AMI (Ron du/dt) optimierten Widerstände.
Am Ende des Aktivierungsintervalls IV befindet sich der halbleiterbasierte Schalter in einem statischen EIN-Zustand, der von einem Deaktivierungsvorgang (beispielsweise ein Ausschaltvorgang) abgelöst wird. Bspw. kann während des statischen EIN-Zustands mittels des Sensors 31 von der Steuervorrichtung ermittelt werden, ob durch den halbleiterbasierten Schalter 12 ein Kurzschlussstrom fließt. Ein derartiger Fehlerfall kann durch die Steuervorrichtung an eine übergeordnete Primärsteuerungsinstanz übermittelt werden. Alternativ oder zusätzlich kann die Steuervorrichtung ausgebildet sein, um eine Abschalt- bzw. Deaktivierungssequenz einzuleiten. Alternativ kann in den Abschnitt All, Alll oder AIV übergegangen werden, wenn ein entsprechendes Zeitintervall abgelaufen ist, etwa eine hinterlegte Zeitdauer bezüglich des Abschnitts All (td1 ,on), eine Zeitdauer des Abschnitts All, Ätconf.mil oder td2,on. Stellt die Steuervorrichtung fest, dass ein entsprechendes Regelungsziel des Abschnitts in einem Regelungsintervall erreicht ist, so kann eine Anpassung des Zeitintervalls, d. h. eine Verlängerung oder eine Verkürzung desselben, erfolgen, etwa indem aktuelle Werte in dem Timingregister hinterlegt werden. Ferner kann darauf basierend in den nachfolgenden Abschnitt übergegangen werden. In anderen Worten stellt der Digital Core (Steuervorrichtung) die intelligente Instanz der DCAGDU dar. Die Ausführung kann als Komplex programmierbares logisches Gerät (complex programmable logic device -CPLD), FPGA, DSP oder Ähnlichem erfolgen. Hauptziel des Treibers (DCAGDU) ist bspw. die möglichst optimale Einschaltflankensteuerung und Ausschaltflankensteuerung für jeden Betriebspunkt, um die Schaltverluste so gering wie möglich zu halten, den Leistungsschalter im sicheren Arbeitsbereich zu betreiben, die komplementäre Freilaufdiode mit möglichst wenig Sperrstrom zu belasten und ein normgerechtes Störabstrahlverhalten zu erzielen. Die DCAGDU kann daher den Ansatz einer abschnittsweisen Gate-Ansteuerung mit Rückmeldung des Schaltzustandes auf Basis des di/dt-Sensors und einer geregelten Nachführung der Steuerparameter imple- mentieren.
Der prinzipielle Ablauf dieser Treibereinheit unterteilt die Einschaltphase des Leistungsschalters in vier Abschnitte: Im Abschnitt AI ist ein Ziel eine maximale Treiberleistung, um die Einschaltverzugszeit zu minimieren. In dem Abschnitt All ist ein Ziel, eine angepasste Treiberleistung zu erhalten, um für jeden Betriebspunkt im gewünschten di/dt (Stromänderungsgeschwindigkeit) zu bleiben. Im Abschnitt Alll ist bspw. ein Ziel, eine hohe definierte Treiberleistung zu erhalten, um das du/dt im gewünschten Bereich zu erhalten und gleichzeitig das Miller-Plateau schnellstmöglich zu durchlaufen, um Verluste zu minimieren. Im Abschnitt AIV ist ein Ziel, eine maximale Treiberleistung zu erhalten, um die Tail-Phase schnellstmöglich zu durchlaufen und die statische Sättigung zu erreichen.
Fig. 9 zeigt die Spannungsverläufe UGate und Uce sowie den Stromverlauf lc für einen De- aktivierungsvorgang, beispielsweise einen Ausschaltvorgang, der vor dem in der Fig. 8 gezeigten Aktivierungsvorgang angeordnet sein kann oder, alternativ, danach. Entlang der Zeitachse sind die Zeitpunkte t6, t7, t8, t9 und t 0 in der genannten Reihenfolge angeordnet. Zwischen den Zeitpunkten t6 und t7 ist das Deaktivierungsintervall DI angeordnet. Zwischen den Zeitpunkten t7 und t8 ist das Deaktivierungsintervall Dil angeordnet. Zwischen den Zeitpunkten t8 und t9 ist das Deaktivierungsintervall Dill angeordnet. Zwischen den Zeitpunkten t9 und t10 ist das Deaktivierungsintervall DIV angeordnet. Das Deaktivierungsintervall DI (Abschnitt DI) repräsentiert die Verzugszeit td , off. Während dieses Intervalls bleiben die Spannung Uce und der Strom lc im Wesentlichen unverändert. Ein mögliches Ansteuerziel der entsprechenden Steuervorrichtung ist eine möglichst kurze Verzugszeit. Eine entsprechende Schaltungskonfiguration kann beispielsweise sein, die Spannung der steuerbaren Deaktivierungs-Spannungsquelle im Bereich der Miller- Spannung einzustellen. Weist die Vorrichtung eine steuerbare Widerstandsschaltung in dem Deaktivierungspfad auf, wie etwa die steuerbare Widerstandsschaltung 82, so kann der entsprechende Ausschaltwiderstand Rgoff aus einer Parallelschaltung der ohm'schen Widerstände k2, 1 und k2,2 gebildet sein, wobei jeweils einer der Widerstände k2, 1 und k2,2 für einen der Abschnitte DM (Rgoff du/dt) oder Dil l (Rgoff di/dt) optimiert ist. Ein Ab- schnittswechseitngger zum Übertritt in das Deaktivierungsintervall DM kann ausgelöst werden, wenn die Spannung UGate in etwa in den Bereich der Miller-Spannung Ug(mil) gefallen ist, und/oder ein Zeitintervall Atd, off abgelaufen ist.
Das Deaktivierungsintervall II (Abschnitt Dil) ist bestimmt durch die Spannungsanstiegs- geschwindigkeit dUce/dt. Die Spannung Uce steigt bis zu einem Wert UZK (Zwischenkreis- spannung). Ein Ziel der Steuervorrichtung 56 kann in einer möglichst kurzen Plateauverweildauer (Zeit in der die Spannung Ugate im Bereich der Miller-Spannung Ug(mil) ist) und einer relativ flachen Flanke zur Verringerung der Störabstrahlung und der Rückwirkungseffekte implementiert sein. Eine entsprechende Schaltungskonfiguration kann beispiels- weise derart erfolgen, dass die Spannung der steuerbaren Deaktivierungs- Spannungsquelle gleich einer Spannung VCc,0ff gesetzt wird und der wirksame Ausgangswiderstand Rgoff du/dt auf den für diesen Abschnitt optimierten Widerstände k2, 1 und k2,2 gestellt bzw. gesteuert wird, etwa denjenigen mit dem kleineren Widerstandswert.. Ein Abschnittswechseltrigger für einen Übertritt in das Deaktivierungsintervall DI N kann in der Erfüllung der Bedingung, dass die Gate-Spannung UGate kleiner ist als die Miller- Spannung Ug(mil) und/oder die Sens-Spannung Usens (di/dt) kleiner ist als eine kleine, ggf. negative Referenz- oder Triggerspannung Utrig,off1 .
Die Triggerspannungen Utrigg.on und/oder Utrigg,off1 können einen geringen Span- nungswert aufweisen, der bspw. 5 %, 10 % oder 15 % der maximalen Gatespannung aufweisen. Ist die Vorrichtung bspw. ausgebildet, um den Steuer-Anschluss negativ vor- zuspannen, so können die Triggerspannungen Utrigg.on und Utrigg,off1 auch einen negativen Spannungswert aufweisen.
Das Deaktivierungsintervall III (Abschnitt DIN) bestimmt die Stromabfallgeschwindigkeit dic/dt. Die Spannung Uce steigt entsprechend der parasitären Induktivität des halbleiterbasierten Schalters auf einen Abschaltüberspannungswert UOV. Ein Ziel der entsprechenden Steuervorrichtung kann darin liegen, eine möglichst steile Flanke der Spannung UGate und/oder des Stroms lc zu erhalten. Ferner kann ein Ziel darin liegen, gleichzeitig eine geringe Störabstrahlung sowie eine geringe Abschaltüberspannung zu erhalten. Eine mögliche Schaltungskonfiguration zum Erreichen dieses Ziels kann darin umgesetzt werden, dass die Spannung der steuerbaren Deaktivierungs-Spannungsquelle im Bereich Ug(th) oder einer Spannung VCc,off eingestellt wird, um ein sich verringerndes dic/dt zu erzielen. Von dem zunächst während des Abschnitts Dil wirksamen Widerstand kann zu Beginn des Deaktivierungsintervalls Dill auf den für den Abschnitt DIN optimierten Wider- stand, etwa derjenige mit dem größeren Widerstandswert, , d. h. bspw. k2,2 umgeschaltet werden, so dass dieser wirksam ist. Ein Abschnittswechseltrigger zum Übertritt in das Deaktivierungsintervall DIV kann ausgelöst werden, wenn die Spannung Ug(t) kleiner ist als die Threshold-Spannung Ug(th) und/oder die Sens-Spannung Usens (di/dt) kleiner ist als die positive Triggerspannung +Utrig,off. Dafür kann die Steuervorrichtung ausgebildet sein, um zu überprüfen, ob eine Stromänderungsgeschwindigkeit (Stromabfallgeschwindigkeit) auftritt. Ferner ist die Steuervorrichtung ausgebildet, um einen Wert der Stromänderungsgeschwindigkeit mit der Triggerspannung oder einer anderen Referenzspannung verglichen. Das Deaktivierungsintervall DIV (Abschnitt IV) bestimmt die Verzugszeit td2,off. Während dieser Zeit sinkt der Strom lc auf seinen statischen Wert, beispielsweise 0 Ampere, 0,001 Ampere oder 0,01 Ampere. Ein Ziel der Steuerungsvorrichtung kann eine möglichst kurze Verzugszeit zur Verringerung der Schaltverluste und zur Verhinderung eines Wiederein- schaltens sein. Eine mögliche Schaltkonfiguration, die dies umsetzt, kann erhalten wer- den, wenn die Spannung der steuerbaren Deaktivierungs-Spannungsquelle auf einen Wert Vcc.off gesetzt wird und/oder beide Ausschaltwiderstände k2, 1 und k2,2 wirksam sind, das bedeutet eine Parallelschaltung derselben in der entsprechenden steuerbaren Widerstandsschaltung eingestellt ist. Alternativ kann in den Abschnitt Dil, Di ll oder DIV übergegangen werden, wenn ein entsprechendes Zeitintervall abgelaufen ist, etwa eine hinterlegte Zeitdauer bezüglich td , off, eine Zeitdauer des Abschnitts Dil, oder DIN. Stellt die Steuervorrichtung fest, dass ein entsprechendes Regelungsziel des Abschnitts in einem Regelungsintervall erreicht ist, so kann eine Anpassung des Zeitintervalls erfolgen, etwa indem aktuelle Werte in dem Ti- mingregister hinterlegt werden. Ferner kann darauf basierend in den nachfolgenden Ab- schnitt übergegangen werden. Alternativ kann eine Zeitdauer des Abschnitts DI, Dil und/oder DIN auch verlängert werden, etwa, wenn das Regelungsziel nicht erreicht ist, d. h. eine Verlängerung oder eine Verkürzung der entsprechenden Zeitdauer kann bestimmt werden. Gegenüber Verfahren im Stand der Technik ermöglicht ein derartiger bzw. derartige Abschnittswechseltrigger einen basierend auf Ereignissen (Events) getriggerten Eingriff in die Ablaufsteuerung. Das bedeutet, dass anders als reine zeitbasierte Steuerungen die Zustandssteuerung des halbleiterbasierten Schalters basierend auf erfassten Zuständen erfolgen kann. Dies kann als nachgeführte Regelung mit direktem Durchgriff für Ab- Schnittswechselkorrekturen implementiert sein.
In anderen Worten ist ein Ziel des Deaktivierungsintervalls I (Abschnitt DI) eine maximale Treiberleistung, um die Ausschaltverzugszeit zu minimieren. In einem Deaktivierungsin- tervall II (Abschnitt DM) kann ein Ziel eine hohe definierte Treiberleistung sein, um das du/dt im gewünschten Bereich zu halten und gleichzeitig das Miller-Plateau schnellstmöglich zu durchlaufen, um Verluste zu minimieren. Im Deaktivierungsintervall III (Abschnitt Dill) kann ein Ziel eine angepasste Treiberleistung sein, um für jeden Betriebspunkt im gewünschten di/dt zu bleiben. Im Deaktivierungsintervall IV (Abschnitt DIV) kann ein Ziel eine maximale Treiberleistung sein, um die Tail-Phase schnellstmöglich zu durchlaufen und den sicheren OFF-Zustand zu erreichen. Das bedeutet, dass auch die Abschaltphase in vier Abschnitte unterteilt sein kann.
Ein Recycling der aus dem Steueranschluss empfangenen Ladungsträger gemäß dem zweiten Aspekt kann bspw. bis zum Ende des dritten Abschnitts Dill erfolgen. Alternativ kann eine Umschaltung auf die statische OFF-Spannung auch zu einem andern Zeitpunkt erfolgen, etwa während des dritten Abschnitts Dill. Dies kann zu einem schnelleren Erreichen der statischen AUS-Steuerspannung unter Reduzierung einer Konzentration der wiedergewonnenen Ladungsträger erfolgen. In anderen Worten kann ein Wechsel zwischen Quellspannung VCC und statischer AUS-Spannung VEE während des Abschnitts Dill zu einem beschleunigten Ausklingen führen bzw. die Regelgrenze für die maximal Stromsteilheit prinzipiell erhöht werden. Ein Wechsel zu Beginn oder innerhalb des Ab- Schnitts DIV führt zu einem sanfteren Ausklingen und einem erhöhten Anteil restaurierter Energie.
Vorangegangen beschriebene Vorrichtungen und/oder Ansteuerungsmethoden sind ge- eignet für die geregelte Ansteuerung von MOSFET's und IGBT's in hartschaltenden Anwendungen in 2-Level oder Multi-Level-Topologien. Prinzipiell sind alle denkbaren Modul- Packages sowie kundenspezifische und/oder applikationsspezifische Aufbauversionen verwendbar. Es sind alle Spannungsklassen von wenigen 100 V bis zu Hochvolt (HV)- Applikationen, etwa in einem Bereich von mehr als 3,3 kV, mehr als 4,5 kV oder größer adressierbar. Die Lösung eignet sich auch für schnell schaltende Applikationen.
Die vorgestellten Ausführungsvarianten beschreiben eine Funktionseinheit aus digitalem Reglerkern, der mithilfe eines di/dt-Sensors als Rückkoppelpfad zur Laufzeit die Ein- und Abschaltflanke eines Leistungsschalters für jeden Arbeitspunkt optimal regelt. Dies kann beispielsweise mit mindestens einem resistiven Einschaltpfad in Kombination mit mindestens einer einstellbaren Spannungsquelle sowie mit mindestens einem resistiven Ausschaltpfad in Kombination mit mindestens einer einstellbaren Spannungsquelle/Senke erfolgen. In Ausführungsbeispielen dienen die Informationen aus dem di/dt-Sensor zur Anpassung der Abiaufzeiten, Steuerung der Schaltpfade und Regelung der einstellbaren Spannungsquellen/Senken. Ferner schaffen Ausführungsbeispiele eine gleichzeitige Regelmöglichkeit der Abschaltflanke und Rückspeisung der Ansteuerenergie beim Abschalten des halbleiterbasierten Schalters in eine allgemein verwendete Hilfsenergiequelle der GDU. Dies kann mit mindestens einem einstellbaren resistiven Ausschaltpfad in Kombination mit mindestens einer festen Hilfsenergiequelle realisiert werden.
Ferner beschreiben obige Ausführungsbeispiele gemäß dem dritten Aspekt eine Realisierung des di/dt-Sensors. Dieser ist in einer speziellen Ausführungsvariante ausgeführt. Ferner wird eine dynamische Gate-Spannungsgegenkopplung als Schutz gegen unerwünschtes (Wieder-) Einschalten aufgrund Miller-bedingter Rückkopplung von Span- nungsänderungen am Leistungsschalter beschrieben. Eine derartige Realisierung kann durch eine Erfassung der Spannungsdifferenz zwischen Sollwert der Gate-Spannung und Istwert der Gate-Spannung am Leistungsschalter erfolgen und einem aktiven Schalter als Gegenkopplungspfad zur Reduzierung des Istwertes bereitgestellt werden. Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Ver- fahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer Blu-ray Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart zusammenwirken können oder zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein. Manche Ausführungsbeispiele gemäß der Erfindung umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.
Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft. Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.
Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist.
Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft. Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Da- tenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.
Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen. Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.
Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell einsetzbare Hardware wie ein Computerprozessor (CPU) sein oder für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims

Patentansprüche
Vorrichtung zum Schalten eines halbleiterbasierten Schalters (12; 12a-b) mit folgenden Merkmalen: einem Anschluss (14), der ausgebildet ist, um mit einem Steuer-Anschluss des halbleiterbasierten Schalters (12; 12a-b) verbunden zu werden; einer steuerbaren Aktivierungs-Spannungsquelle (16; 58), die ausgebildet ist, um ein zeitvariantes Aktivierungs-Spannungspotential bereitzustellen; einer steuerbaren Widerstandsschaltung (18; 74), die zumindest zwei parallel geschaltete ohmsche Widerstände (k1 , 1 , k1 ,2) aufweist, die in zumindest drei Widerstandswerte der Parallelschaltung steuerbar sind; und einer Steuervorrichtung (24; 28; 56), die ausgebildet ist, um die steuerbare Aktivierungs-Spannungsquelle (16; 58) und die steuerbare Widerstandsschaltung (18; 74) unabhängig voneinander zu steuern; wobei die steuerbare Aktivierungs-Spannungsquelle (16; 58) und die steuerbare Widerstandschaltung (18; 74) zu einer Serienschaltung verschaltet sind, die mit dem Anschluss (14) verschaltet ist; und wobei die Steuervorrichtung (24; 28; 56) ausgebildet ist, um die steuerbare Aktivierungs-Spannungsquelle (16; 58) und die steuerbare Widerstandsschaltung (18; 74) zeitvariant zu steuern, um zeitvariante Widerstandswerte der steuerbaren Widerstandsschaltung (18; 74) und das zeitvariante Aktivierungs-Spannungspotential der steuerbaren Aktivierungs-Spannungsquelle (16; 58) zu erhalten, so dass ein zeitvariantes Spannungspotential basierend auf den zeitvarianten Widerstandswerten und dem zeitvarianten Aktivierungs-Spannungspotential an dem Steueranschluss anlegbar ist.
Vorrichtung gemäß Anspruch 1 , bei der die steuerbare Aktivierungs- Spannungsquelle (16; 58) einen ersten Schaltungspfad, der mit einem Quellenpotential (VCc) verschaltet ist und einen ersten steuerbaren Schalter (68b) aufweist, und einen zweiten Schaltungspfad, der mit einem verstellbaren Spannungspotential (VonMid) verschaltet ist und einen zweiten steuerbaren Schalter (68a) aufweist, um- fasst, wobei der erste Schaltungspfad und der zweite Schaltungspfad an einem dem Quellenpotential (VCc) und dem verstellbaren Spannungspotential (VonMid) abgewandten Ende an einem Schaltungsknoten mit einander verschaltet sind, wobei der Schaltungsknoten mit der steuerbaren Widerstandsvorrichtung (18; 74) verschaltet ist, so dass basierend auf einer Stellung des ersten und des zweiten steuerbaren Schalters (68a, 68b) das verstellbare Spannungspotential (VonMid) oder das Quellenpotential (VCc) an die steuerbare Widerstandschaltung (18; 74) anlegbar ist.
Vorrichtung gemäß Anspruch 2, bei der die steuerbare Aktivierungs- Spannungsquelle (16; 58) ein digital verstellbarer Spannungsregler (58) ist, bei der die Quellenspannung (VCc) eine Betriebsspannung der Vorrichtung ist und bei der der Spannungsregler (58) ausgebildet ist, um das verstellbare Spannungspotential (VonMid) stufenweise zwischen einem Minimalwert und dem Quellenpotential (VCc) zu regeln.
Vorrichtung gemäß Anspruch 3, bei der der Minimalwert eine Schwellenspannung (Ug(th)) des halbleiterbasierten Schalters (12; 12a-b) oder ein Steuerpotential des halbleiterbasierten Schalters (12; 12a-b) ist, welches einen Aktivzustand des halbleiterbasierten Schalters (12; 12a-b) ermöglicht.
Vorrichtung gemäß Anspruch 2-4, bei der die Steuervorrichtung (24; 28; 56) ausgebildet ist, um den ersten steuerbaren Schalter (68a) und den zweiten steuerbaren Schalter (68b) gleichzeitig in einen geöffneten Zustand zu versetzen, so dass ein Stromfluss von der steuerbaren Aktivierungs-Spannungsquelle (16; 74) hin zu dem Anschluss (14) verhindert ist.
Vorrichtung gemäß einem der Ansprüche 2-5, bei der die Steuervorrichtung (24; 28; 56) ausgebildet ist, um während einer Aktivierungsphase den halbleiterbasierten Schalter (12; 12a-b) von dem ersten Schaltzustand in den zweiten Schaltzustand zu überführen und, um während der Aktivierungsphase die steuerbare Widerstandsschaltung (18; 74) mit dem verstellbaren Spannungspotential (VonMid) zu verbinden und, um während eines Zeitintervalls, das vor der Aktivierungsphase angeordnet ist, das Quellenpotential (VCc) mit der steuerbaren Widerstandschaltung (18; 74) zu verbinden.
Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der die Steuervorrichtung (24; 28; 56) ausgebildet ist, um intervallweise in einem vorangehendem Ansteuerzeitintervall (k-1 ) ein Vergleichsergebnis basierend auf einem Vergleich einer Stromänderungsgeschwindigkeit (di/dt; dic/dt) eines Leistungsstroms (I; lc), der durch den halbleiterbasierten Schalter (12; 12a-b) fließt, mit einem Vergleichswert zu erhalten, und um die steuerbare Aktivierungs-Spannungsquelle (16; 58) basierend auf dem Vergleichsergebnis für ein Ansteuerzeitintervall (k), das auf das vorangehende Ansteuerzeitintervall (k-1 ) folgt, einzustellen, so dass das zeitvariante Spannungspotential vergrößert ist, wenn das Vergleichsergebnis kleiner ist, als eine vordefinierte Untergrenze und so dass das zeitvariante Spannungspotential verkleinert ist, wenn das Vergleichsergebnis größer ist, als eine vordefinierte Obergrenze.
Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der die Steuervorrichtung (24; 28; 56) eine digitale Reglereinrichtung (156) umfasst, die ausgebildet ist, um die steuerbare Widerstandschaltung (18; 74) und die steuerbare Aktivierungs- Spannungsquelle (16; 58) für ein aktuelles Ansteuerzeitintervall (k) basierend auf einem Vergleich von Sollwerten einer Stromänderungsgeschwindigkeit (di/dt; dic/dt) eines Leistungsstroms (I; lc), der durch den halbleiterbasierten Schalter (12; 12a-b) fließt, und eines Steuerstroms, der hin zu oder weg von dem Steuer-Anschluss des halbleiterbasierten Schalters (12; 12a-b) fließt, mit Messwerten der Stromänderungsgeschwindigkeit (di/dt; dic/dt) des Leistungsstroms zu steuern, wobei die Sollwerte für ein aktuelles Ansteuerzeitintervall (k) gültig sind, wobei die Sollwerte aus Ist-Werten eines vorangegangenen Ansteuerzeitintervalls (k-1 ) abgeleitet sind und wobei die digitale Reglereinrichtung (156) ausgebildet ist, um basierend auf dem Vergleich eine veränderte Zeitdauer eines Zeitintervalls (td1 ,on, Atconf.mil, td2,on; td.off; AI-AIV; DI-DIV) für das aktuelle Ansteuerzeitintervall (k) zu bestimmen.
Vorrichtung gemäß einem der vorangegangenen Ansprüche, die ferner eine steuerbare Deaktivierungs-Spannungsquelle (26; 84) umfasst, die mit dem Anschluss ( 4) verschaltet ist, und die ausgebildet ist, um zumindest zeitweise ein Umschaltpotential (VDD) bereitzustellen, wobei das Umschaltpotential (VDD) galvanisch mit einem Versorgungspotential (Us) der Steuervorrichtung (24; 28; 56) gekoppelt ist und einen geringeren Potentialwert aufweist als eine Schwellenspannung (Ug(th)) des halbleiterbasierten Schalters (12; 12a-b), und wobei die Steuervorrichtung (24; 28; 56) ausgebildet ist, um die steuerbare Deaktivierungs-Spannungsquelle (26; 84) so zu steuern, dass basierend auf dem bereitgestellten Umschaltpotential (VDD) Ladungsträger, die in einer Steuer-Kapazität des halbleiterbasierten Schalters (12; 12a-b) gespeichert sind, aus der Steuer-Kapazität abfließen und basierend auf der galvanischen Kopplung zu einem Betrieb der Steuervorrichtung (24; 28; 56) beitragen.
10. Vorrichtung gemäß einem der vorangegangenen Ansprüche, die ferner einen Sensor (31 ; 31 a-b) zur Erfassung einer Stromänderungsgeschwindigkeit (di/dt; dic/dt) eines Leistungsstroms (I; lc), der durch den halbleiterbasierten Schalter (12; 12a-b) fließt, umfasst, wobei der Sensor (31 ; 31 a-b) der folgende Merkmale aufweist: eine isolierenden Folie (32), die ausgebildet ist, um mit dem ersten oder zweiten Anschluss (36a-b) des halbleiterbasierten Schalters (12; 12a-b) verbunden zu werden; und eine Induktivität (34; 34a-d), die an der isolierenden Folie (32) an einer Seite derselben angeordnet ist, die gegenüberliegend von einer Seite, die während eines Messbetriebs des Sensors (31 ; 31 a-b) dem halbleiterbasierten Schalter (12; 12a-b) zugewandt angeordnet ist, um ein durch den Leistungsstrom (I; lc) erzeugtes magnetisches Feld (38) zu erfassen, und um ein Messspannung (42) basierend auf dem er- fassten magnetischen Feld (38) bereitzustellen; wobei die Induktivität (34; 34a-d) während des Messbetriebs zumindest durch die isolierende Folie (32) von dem halbleiterbasierten Schalter (12; 12a-b) beabstandet ist, so dass eine berührungslose Messung der Stromänderungsgeschwindigkeit (di/dt; dic/dt) durch den Sensor (31 ; 31 a-b) ermöglicht ist; wobei die isolierende Folie (32) ferner einen Befestigungsabschnitt (45; 45a-b) aufweist; und wobei der erste oder zweite Anschluss (36a-b) des halbleiterbasierten Schalters (12; 12a-b) mit dem Befestigungsabschnitt (45; 45a-b) der isolierenden Folie (32) verbunden ist. 1 . Vorrichtung gemäß einem der vorangegangenen Ansprüche, die ferner einen Gegenkopplungszweig (1 16) umfasst, der ausgebildet ist, um basierend auf einer Stromanstiegsgeschwindigkeit (di/dt; dic/dt) eines Leistungsstroms, der durch den halbleiterbasierten Schalter (12; 12a-b) fließt, den Anschluss (14) mit einer statischen AUS-Spannung (VEE) zu verbinden, so dass ein Strom, der von dem Anschluss (14) zu dem Steuer-Anschluss des halbleiterbasierten Schalters (12; 12a-b) fließt, reduziert ist, wobei der Gegenkopplungszweig (1 16) ausgebildet ist, um wirksam zu sein, wenn die Stromanstiegsgeschwindigkeit (di/dt; dic/dt) einen vordefinierten Schwellwert erreicht oder überschreitet.
12. Vorrichtung gemäß Anspruch 10 oder 1 1 , bei der der Gegenkopplungszweig (1 16) einen Transistor (1 19) umfasst, und bei dem die Stromanstiegsgeschwindigkeit als ein Messsignal (42) eines Sensors (31 ; 31 a-b) repräsentiert ist, das mit dem Transistor (1 19) an einem Steuereingang des Transistors (1 19) verschaltet ist.
13. Vorrichtung gemäß einem der vorangehenden Ansprüche, ferner umfassend: eine steuerbaren Deaktivierungs-Spannungsquelle (26; 84), die mit dem Anschluss (14) verschaltet ist, und die ausgebildet ist, um zumindest zeitweise ein Umschaltpotential (VDD) an einem Potentialknoten (27) bereitzustellen; eine weitere steuerbare Widerstandsschaltung (82), die zumindest zwei parallel geschaltete ohmsche Widerstände (k2, 1 , k2,2) aufweist, die in zumindest drei Widerstandswerte der Parallelschaltung (82) steuerbar sind; und wobei die Steuervorrichtung (24; 28; 56) ausgebildet ist, um die steuerbare Deaktivierungs-Spannungsquelle (26; 84) und die weitere steuerbare Widerstandsschaltung (82) unabhängig voneinander zeitvariant zu steuern; wobei die steuerbare Deaktivierungs-Spannungsquelle (26; 84) und die weitere steuerbare Widerstandschaltung (82) zu einer weiteren Serienschaltung verschaltet sind; wobei die Serienschaltung und die weitere Serienschaltung seriell mit einander verschaltet sind, wobei ein Schaltungsknoten (78) zwischen der Serienschaltung und der weiteren Serienschaltung mit dem Anschluss (14) verschaltet ist; und wobei die Steuervorrichtung (24; 28; 56) ausgebildet ist, um die steuerbare Deaktivierungs-Spannungsquelle (26; 84) und die weitere steuerbare Widerstandsschaltung (82) zeitvariant zu steuern, um zeitvariante Widerstandswerte der weiteren steuerbaren Widerstandsschaltung (82) und eine zeitvariante Spannung der steuerbaren Deaktivierungs-Spannungsquelle zu erhalten, so dass ein zeitvariantes Spannungspotential basierend auf den zeitvarianten Widerstandswerten und der zeitvarianten Spannung an dem Steueranschluss anlegbar ist; wobei der halbleiterbasierte Schalter ( 12; 12a-b) einen ersten Schaltzustand aufweist, wenn eine Steuerspannung (Ugate) an dem Steueranschluss einen Wert Ug(on) aufweist, der größer oder gleich ist als eine Millerspannung (Ug(mil)) und ei- nen zweiten Schaltzustand aufweist, wenn das Steuerpotential kleiner ist als eine Schwellenspannung (Ug(th)).
Vorrichtung gemäß Anspruch 13, bei der die Steuervorrichtung (24; 28; 56) ausgebildet ist, um die steuerbare Deaktivierungs-Spannungsquelle (26; 84), die steuerbare Aktivierungs-Spannungsquelle (16; 58), die steuerbare Widerstandsschaltung ( 8; 74) und die weitere steuerbare Widerstandsschaltung (82) zeitvariant und unabhängig von einander zu steuern, um, während einer Aktivierungsphase den halbleiterbasierten Schalter (12; 12a-b) von dem zweiten Schaltzustand in den ersten Schaltzustand und während einer Deaktivierungsphase von dem ersten Schaltzustand in den zweiten Schalterzustand zu überführen, wobei die Aktivierungsphase ein erstes Aktivierungszeitintervall (AI), ein zweites Aktivierungszeitintervall (All), ein drittes Aktivierungszeitintervall (AMI) und ein viertes Aktivierungszeitintervall (AlV) aufweist, die in der genannten Reihenfolge zeitlich auf einander folgend angeordnet sind; wobei die Deaktivierungsphase ein erstes Deaktivierungszeitintervall (DI), ein zweites Deaktivierungszeitintervall (Dil), ein drittes Deaktivierungszeitintervall (Dill) und ein viertes Deaktivierungszeitintervall (DIV) aufweist, die in der genannten Reihenfolge zeitlich auf einander folgend angeordnet sind; wobei die Steuervorrichtung (24; 28; 56) ausgebildet ist, um während der Aktivierungsphase einen Stromfluss von der steuerbaren Aktivierungs-Spannungsquelle (16; 58) hin zu dem Steueranschluss bereitzustellen und, um während der Deaktivierungsphase einen Stromfluss von dem Steueranschluss hin zu der steuerbaren Deaktivierungs-Spannungsquelle (26; 84) bereitzustellen; wobei die Steuervorrichtung (24; 28; 56) ausgebildet ist, um während des ersten Aktivierungszeitintervalls (AI) die steuerbare Widerstandsschaltung (18; 74) so anzusteuern, dass ein erster ohmscher Widerstand (k1 , 1 ), der einen ersten Widerstandswert aufweist, und ein zweiter ohmscher Widerstand (k1 ,2), der einen zweiten Widerstandswert aufweist und der parallel zu dem ersten ohmschen Widerstand (k1 , 1 ) verschaltet ist, wirksam sind; während des zweiten Aktivierungszeitintervalls (All) die steuerbare Widerstandsschaltung (18; 74) so anzusteuern, dass der erste ohmsche Widerstand (k1 , 1 ) wirksam ist und der zweite ohmsche Widerstand (k1 ,2) unwirksam ist; während des dritten Aktivierungszeitintervalls (AMI) die steuerbare Widerstandsschaltung (18; 74) so anzusteuern, dass der erste ohmsche Widerstand (k1 , 1 ) unwirksam ist und der zweite ohmsche Widerstand (k1 ,2) wirksam ist; während des vierten Aktivierungszeitintervalls (AIV) die steuerbare Widerstandschaltung (18; 74) so anzusteuern, dass der erste (k1 , 1 ) und der zweite (k1 ,2) ohmsche Widerstand wirksam sind; und wobei der erste Widerstandswert von dem zweiten Widerstandswert verschieden ist; wobei die Steuervorrichtung (24; 28; 56) ausgebildet ist, um während des ersten Deaktivierungszeitintervalls (DI) die weitere steuerbare Widerstandsschaltung (82) so anzusteuern, dass ein dritter ohmscher Widerstand (k2, 1 ), der einen dritten Widerstandswert aufweist, und ein vierter ohmscher Widerstand (k2,2), der einen vierten Widerstandswert aufweist und der parallel zu dem dritten ohmschen Widerstand (k2,1 ) verschaltet ist, wirksam sind; während des zweiten Deaktivierungszeitintervalls (Dil) die weitere steuerbare Widerstandsschaltung (82) so anzusteuern, dass der dritte ohmsche Widerstand (k2, 1 ) wirksam ist und der vierte ohmsche Widerstand (k2,2) unwirksam ist; während des dritten Deaktivierungszeitintervalls (Di ll) die weitere steuerbare Widerstandsschaltung (82) so anzusteuern, dass der dritte ohmsche Widerstand (k2, 1 ) unwirksam ist und der vierte ohmsche Widerstand (k2,2) wirksam ist; während des vierten Deaktivierungszeitintervalls (DIV) die weitere steuerbare Widerstandschaltung (82) so anzusteuern, dass der dritte (k2, 1 ) und der vierte (k2,2) ohmsche Widerstand wirksam sind; und wobei der dritte Widerstandswert von dem vierten Widerstandswert verschieden ist.
15. Vorrichtung gemäß einem der vorangegangenen Ansprüche, bei der zwischen den Anschluss (14) und eine steuerbare Deaktivierungs-Spannungsquelle (26; 84) ein steuerbarer Masseschalter (108) geschaltet ist, der ausgebildet ist, um den Anschluss (14) mit einem Referenzpotential (VEE) zu verbinden, wenn der steuerbare Masseschalter (108) in einen leitenden Zustand gesteuert ist, so dass eine Zunahme von in einer Steuer-Kapazität des halbleiterbasierten Schalters (12; 12a-b) gespeicherte Ladungsträger verhindert ist, wobei die Steuervorrichtung ausgebildet ist, um den steuerbaren Masseschalter (108) zu steuern und bei der die Steuervorrichtung (24; 28; 56) ausgebildet ist, um eine Steuerspannung (Ugate), die zwischen dem Steueranschluss des halbleiterbasierten Schalters (12; 12a-b) und einem weiteren Anschluss (36a-b) des halbleiterbasierten Schalters (12; 12a-b) anliegt zumindest indirekt zu bestimmen, und um den steuerbaren Masseschalter (108) anzusteuern, wenn die Steuerspannung (Ugate) kleiner ist, als eine Ausschaltspannung des halbleiterbasierten Schalters (12; 12a-b).
PCT/EP2015/058187 2014-04-24 2015-04-15 Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter WO2015162045A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/331,694 US10224722B2 (en) 2014-04-24 2016-10-21 Device for switching a semiconductor-based switch and sensor for detecting a current change velocity at a semiconductor-based switch

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP14165895.5 2014-04-24
EP14165895 2014-04-24
DE102014214252.0 2014-07-22
DE102014214252.0A DE102014214252B3 (de) 2014-04-24 2014-07-22 Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/331,694 Continuation US10224722B2 (en) 2014-04-24 2016-10-21 Device for switching a semiconductor-based switch and sensor for detecting a current change velocity at a semiconductor-based switch

Publications (1)

Publication Number Publication Date
WO2015162045A1 true WO2015162045A1 (de) 2015-10-29

Family

ID=53443439

Family Applications (3)

Application Number Title Priority Date Filing Date
PCT/EP2015/058185 WO2015162044A1 (de) 2014-04-24 2015-04-15 Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter
PCT/EP2015/058187 WO2015162045A1 (de) 2014-04-24 2015-04-15 Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter
PCT/EP2015/058189 WO2015162046A1 (de) 2014-04-24 2015-04-15 Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/058185 WO2015162044A1 (de) 2014-04-24 2015-04-15 Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/058189 WO2015162046A1 (de) 2014-04-24 2015-04-15 Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter

Country Status (3)

Country Link
US (3) US10218185B2 (de)
DE (3) DE102014214260B4 (de)
WO (3) WO2015162044A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014202611A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Strommessung
DE102014202610A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Stromdetektionseinrichtung und Verfahren zum Erfassen eines elektrischen Stroms
JP6354392B2 (ja) * 2014-07-03 2018-07-11 株式会社デンソー 半導体装置
US9912225B2 (en) * 2015-10-30 2018-03-06 Faraday & Future Inc. Method and system for overcurrent protection for insulated-gate bipolar transistor (IGBT) modules
US10071634B2 (en) 2016-03-22 2018-09-11 Ford Global Technologies, Llc Dynamic IGBT gate drive to reduce switching loss
FR3059497A1 (fr) * 2016-11-25 2018-06-01 Exagan Procede et circuit de commande d'un dispositif de commutation d'un circuit de puissance
US10144296B2 (en) * 2016-12-01 2018-12-04 Ford Global Technologies, Llc Gate driver with temperature compensated turn-off
JP6804955B2 (ja) * 2016-12-06 2020-12-23 ローム株式会社 絶縁型のｄｃ／ｄｃコンバータ、一次側コントローラ、電源アダプタおよび電子機器
KR102657320B1 (ko) * 2016-12-14 2024-04-15 현대자동차주식회사 컨버터 제어 장치
US10574226B2 (en) * 2017-02-16 2020-02-25 Texas Instruments Incorporated Gate driver including gate sense circuit
US10181833B2 (en) * 2017-03-16 2019-01-15 Infineon Technologies Ag Reflection type phase shifter with active device tuning
CN107947771A (zh) * 2017-12-08 2018-04-20 宁波拓邦智能控制有限公司 一种igbt保护电路
US10355522B2 (en) * 2017-12-20 2019-07-16 Craig Sean Dean Multi-controllable high voltage power supply system
FR3077390A1 (fr) * 2018-01-31 2019-08-02 Nl Conseil Capteur de vitesse de variation instantanee de courant galvaniquement isole et integre sur une carte de circuit imprime
US10547289B2 (en) 2018-04-25 2020-01-28 Qualcomm Incorporated High order miller N-path filter
JP6639763B1 (ja) * 2018-07-17 2020-02-05 三菱電機株式会社 駆動回路及び電力変換装置
FR3093176B1 (fr) * 2019-02-26 2021-01-22 Continental Automotive Procédé d’autorisation de mise à jour d’un capteur magnétique pour moteur thermique avec immunité aux perturbations magnétiques
EP3736982A1 (de) * 2019-05-07 2020-11-11 Siemens Aktiengesellschaft Adaptive schaltgeschwindigkeitssteuerung von leistungshalbleitern
FR3097082B1 (fr) * 2019-06-05 2021-07-09 Alstom Transp Tech Détection d’un défaut électrique dans un dispositif électronique de puissance
US10790818B1 (en) * 2019-09-27 2020-09-29 Infineon Technologies Austria Ag Slew rate control by adaptation of the gate drive voltage of a power transistor
EP3849083A1 (de) * 2020-01-07 2021-07-14 Hamilton Sundstrand Corporation Gate-treiber
US11658563B2 (en) * 2021-06-15 2023-05-23 Atieva, Inc. Half-bridge power supply with dynamic dead time
CN113765341B (zh) * 2021-07-26 2024-04-09 华为技术有限公司 一种驱动器、电机驱动电路及动力系统
CN113691110B (zh) * 2021-08-10 2023-12-08 珠海格力电器股份有限公司 Igbt驱动电路与电子设备
DE102022210650A1 (de) 2022-10-10 2024-04-11 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum Betreiben eines Leistungshalbleiter-Moduls

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440260A (en) * 1991-08-14 1995-08-08 Advantest Corporation Variable delay circuit
EP0817381A2 (de) * 1996-07-05 1998-01-07 Mitsubishi Denki Kabushiki Kaisha Treiberschaltung für eine Halbleitervorrichtung
EP1414143A2 (de) * 2002-10-25 2004-04-28 Marvell World Trade Ltd. Verlustarmer Gleichstrom-Gleichstromwandler
US20120299624A1 (en) * 2011-05-25 2012-11-29 Fuji Electric Co., Ltd. Voltage controlled switching element gate drive circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247718A (ja) * 1997-03-04 1998-09-14 Fuji Electric Co Ltd 電流検知部付き縦型半導体素子
JP3788926B2 (ja) * 2001-10-19 2006-06-21 三菱電機株式会社 半導体装置及びトランジスタの駆動方法
JP4103468B2 (ja) * 2002-06-28 2008-06-18 日本電気株式会社 差動回路と増幅回路及び該増幅回路を用いた表示装置
JP2009071956A (ja) * 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
US7746153B1 (en) * 2007-11-09 2010-06-29 National Semiconductor Corporation Power FET gate charge recovery
JP5418811B2 (ja) * 2009-01-30 2014-02-19 アイシン・エィ・ダブリュ株式会社 電流検出装置
DE102010041046A1 (de) * 2010-09-20 2012-03-22 Sb Limotive Company Ltd. Verfahren zum Einstellen einer Gleichspannungszwischenkreisspannung
US8981763B2 (en) * 2010-09-22 2015-03-17 Infineon Technologies Ag Di/dt current sensing
JP5385341B2 (ja) * 2011-07-05 2014-01-08 株式会社日本自動車部品総合研究所 スイッチング素子の駆動装置及びスイッチング素子の駆動方法
WO2013144742A1 (en) * 2012-03-26 2013-10-03 Koninklijke Philips N.V. Medical imaging device
US9112501B2 (en) * 2012-09-29 2015-08-18 Infineon Technologies Ag Electronic circuit with an electronic switch and a monitoring circuit
DE102013015723B3 (de) * 2013-09-20 2014-09-04 Hochschule Reutlingen Verbesserte Ansteuerung von Leistungshalbleitern
US9793846B2 (en) * 2014-06-30 2017-10-17 Mitsubishi Electric Corporation Power conversion device
JP6468150B2 (ja) * 2015-09-29 2019-02-13 株式会社デンソー 負荷駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440260A (en) * 1991-08-14 1995-08-08 Advantest Corporation Variable delay circuit
EP0817381A2 (de) * 1996-07-05 1998-01-07 Mitsubishi Denki Kabushiki Kaisha Treiberschaltung für eine Halbleitervorrichtung
EP1414143A2 (de) * 2002-10-25 2004-04-28 Marvell World Trade Ltd. Verlustarmer Gleichstrom-Gleichstromwandler
US20120299624A1 (en) * 2011-05-25 2012-11-29 Fuji Electric Co., Ltd. Voltage controlled switching element gate drive circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHIQIANG WANG ET AL: "Switching performance improvement of IGBT modules using an active gate driver", APPLIED POWER ELECTRONICS CONFERENCE AND EXPOSITION (APEC), 2013 TWENTY-EIGHTH ANNUAL IEEE, IEEE, 17 March 2013 (2013-03-17), pages 1266 - 1273, XP032410498, ISBN: 978-1-4673-4354-1, DOI: 10.1109/APEC.2013.6520462 *

Also Published As

Publication number Publication date
DE102014214246B3 (de) 2015-07-09
US20170040802A1 (en) 2017-02-09
US10218185B2 (en) 2019-02-26
US20170104339A1 (en) 2017-04-13
DE102014214252B3 (de) 2015-07-09
WO2015162044A1 (de) 2015-10-29
WO2015162046A1 (de) 2015-10-29
DE102014214260B4 (de) 2023-03-30
DE102014214260A1 (de) 2015-10-29
US10224722B2 (en) 2019-03-05
US20170104338A1 (en) 2017-04-13
US10103551B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
DE102014214252B3 (de) Vorrichtung zum schalten eines halbleiterbasierten schalters und sensor zur erfassung einer stromänderungsgeschwindigkeit an einem halbleiterbasierten schalter
EP2412096B1 (de) Jfet-mosfet kaskodeschaltung
DE102013219475B4 (de) Elektronischer schaltkreis mit einem elektronischenschalter und einem überwachungsschaltkreis
EP2920883B1 (de) Verfahren und vorrichtung zum einschalten oder abschalten eines elektronischen bauelements
DE102010029913A1 (de) System und Verfahren zur Emissionsunterdrückung in einem Schaltnetzteil
EP1620947A2 (de) Betrieb einer halbbrücke, insbesondere einer feldeffekttransistor-halbbrücke
WO2013164222A1 (de) Schaltungsanordnung zum ansteuern eines halbleiter-schaltelements
DE102013218228A1 (de) Gleichspannungswandler
EP1379109B1 (de) Ansteuerung für einen Halbbrücken-Wechselrichter
WO2018091145A1 (de) Ansteuerschaltung
EP3711162B1 (de) Schutz eines in einem schaltbetrieb betriebenen feldeffekttransistors vor einem überlaststrom
EP1728324A1 (de) Ansteuerschaltung zum ansteuern einer leistungselektronischen schaltung sowie verfahren hierzu
DE102022120065A1 (de) Verfahren zum reduzieren einer oszillation während des anschaltens eines leistungstransistors durch regeln der gate-schaltgeschwindigkeitssteuerung seines komplementären leistungstransistors
DE102008010467A1 (de) Schaltungsanordnung und Verfahren zum verlustarmen Schalten einer Schaltungsanordnung
DE3905645C2 (de)
EP2564506B1 (de) Schnittstellenschaltung und verfahren zur beeinflussung der flankensteilheit eines ansteuersignals
DE102011077387A1 (de) Schaltungsanordnung zum Schalten eines Stromes und Verfahren zum Betreiben derselben
DE102016210798B3 (de) Leistungshalbleiterschaltung
EP2945288B1 (de) Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements
DE102021101327A1 (de) Gate-ansteuerungsvorrichtung, gate-ansteuerungsverfahren, leistungshalbleitermodul und stromwandlervorrichtung
DE102016102705A1 (de) Elektrische Vorrichtung, insbesondere Heizer
DE102015114284B3 (de) Verfahren und ansteuerschaltung zum ansteuern eines transistors
EP1489743B1 (de) Direkte Umkommutierung zwischen Leistungsbauteilen
EP3539214B1 (de) Vorrichtung und verfahren zur selbstverstärkenden ansteuerung eines ladungsgesteuerten schaltelements sowie verwendung eines transformators
DE102016223312A1 (de) Leistungshalbleiterbaugruppe für ein Kraftfahrzeug, Kraftfahrzeug und Verfahren zum Betreiben einer Leistungshalbleiterbaugruppe

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15719162

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15719162

Country of ref document: EP

Kind code of ref document: A1