WO2015159615A1 - 送信装置、受信装置および送受信システム - Google Patents

送信装置、受信装置および送受信システム Download PDF

Info

Publication number
WO2015159615A1
WO2015159615A1 PCT/JP2015/057154 JP2015057154W WO2015159615A1 WO 2015159615 A1 WO2015159615 A1 WO 2015159615A1 JP 2015057154 W JP2015057154 W JP 2015057154W WO 2015159615 A1 WO2015159615 A1 WO 2015159615A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
clock
unit
period
synchronization
Prior art date
Application number
PCT/JP2015/057154
Other languages
English (en)
French (fr)
Inventor
亮 竹内
賢 三浦
Original Assignee
ザインエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザインエレクトロニクス株式会社 filed Critical ザインエレクトロニクス株式会社
Priority to EP15779958.6A priority Critical patent/EP3133823B1/en
Priority to US15/303,582 priority patent/US9876634B2/en
Priority to KR1020167030671A priority patent/KR101770938B1/ko
Priority to CN201580019000.9A priority patent/CN106165438B/zh
Publication of WO2015159615A1 publication Critical patent/WO2015159615A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23602—Multiplexing isochronously with the video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4342—Demultiplexing isochronously with video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Definitions

  • the present invention relates to a transmission device, a reception device, and a transmission / reception system.
  • Patent Document 1 discloses a transmission / reception system for transmitting image data for displaying an image on an image display device such as a liquid crystal display device. As shown in FIG. 1, the transmission / reception system 2 disclosed in this document receives a transmission device 10A that transmits image data, and receives the image data transmitted from the transmission device 10A and displays an image on the image display device. Receiving device 20A.
  • the transmitting apparatus 10A includes a serializer 11 and an encoding unit 12.
  • the encoding unit 12 encodes image data (parallel data) to be transmitted.
  • the serializer 12 converts the encoded parallel data into serial data, and sends the serial data in which the clock is embedded to the receiving device 20A.
  • the receiving device 20A that receives data transmitted from the transmitting device 10A includes a deserializer 21 and a decoding unit 22.
  • the deserializer 21 restores serial data and a clock based on the received data, and converts the serial data into parallel data.
  • the decoding unit 22 decodes the parallel data and reproduces the image data.
  • CDR clock data recovery
  • a transmission / reception system that uses such CDR technology to transmit serial data can reduce the number of transmission lines for data transmission compared to the case of transmitting parallel data, and is connected to the transmission line. The area of the substrate can be reduced. In addition, since this transmission / reception system transmits data in which a clock is embedded, the problem of skew between data and the clock does not occur in principle, and high-speed and large-capacity data transmission can be performed.
  • the level of serial data transmitted from the transmitting device to the receiving device needs to change frequently.
  • encoding processing is performed in the transmission device, and decoding processing corresponding to the encoding processing is performed in the reception device.
  • the encoding process used here is, for example, an 8B10B encoding process or a scramble process.
  • Specific data having a specific bit string for synchronizing communication between the transmission device and the reception device in order to correctly decode the serial data encoded in the transmission device in the reception device Send from the transmitting device to the receiving device.
  • specific data is transmitted at a predetermined timing based on a data enable signal (DE signal).
  • the DE signal becomes the first level (for example, H level) during a period for transmitting valid data (image data), and becomes the second level (for example, L level) during a period for transmitting invalid data (blanking data).
  • Specific data can be transmitted at the level transition timing of the DE signal.
  • FIG. 2 is a diagram for explaining a problem in image display based on data when noise is temporarily superimposed on serial data transmitted from the transmission device to the reception device via the transmission path.
  • This figure shows a case where specific data is transmitted for each line of image data.
  • the specific data is schematically represented as a blanking start (BS) indicating the start of an image invalid period (blanking period) and a blanking end (BE) indicating the end of the blanking period. BS) indicating the start of an image invalid period (blanking period) and a blanking end (BE) indicating the end of the blanking period. ing.
  • BS blanking start
  • BE blanking end
  • the present invention has been made in order to solve the above-described problems.
  • the synchronization between the encoding process in the transmission device and the decoding process in the reception device is lost due to noise, the synchronization between the two is performed at an early stage. It is an object of the present invention to provide a transmission device, a reception device, and a transmission / reception system that can be recovered.
  • the transmission device of the present invention is a transmission device that transmits serial data in which a clock is embedded, and is based on (1) a counter that counts clock pulses, and (2) a clock P cycle based on the count value of the counter
  • a synchronization signal generation unit that generates a synchronization signal having a period (P + Q) that is the first level in the period and the second level in the Q cycle period that follows the P cycle period; and (3) n bits of data in synchronization with the clock.
  • a data buffering unit that inputs and buffers every time, and (4) a data selection unit that outputs m-bit data selected from the data buffered by the data buffering unit based on the count value of the counter, (5) The m-bit data is read from the data buffering unit in synchronization with the clock during the period when the synchronization signal is at the first level. And (6) the output from the encoding unit that outputs specific data in synchronization with the clock during the period when the synchronization signal is at the second level. And a serializer for converting the data into serial data and transmitting the serial data.
  • n, m, P, and Q are natural numbers, n ⁇ m, and n (P + Q) ⁇ mP.
  • the receiving device of the present invention is a receiving device that receives serial data in which a clock is embedded. (1) Receives serial data that has been sent, converts the serial data into parallel data, and synchronizes with the clock And (2) determining whether or not the parallel data output from the deserializer is specific data, and is at the first level during the P cycle period when the parallel data is not specific data. In the Q cycle period in which the parallel data is the specific data, the synchronization signal having the period (P + Q) which is the second level is reproduced, and in the period in which the synchronization signal is the first level, the parallel data is decoded and synchronized with the clock.
  • a decoding unit that outputs m-bit data after decoding, and (3) counts the number of pulses of the clock and counts it for each cycle of the synchronization signal.
  • a counter that initializes the current value, (4) a data buffering unit that inputs and buffers the m-bit data output from the decoding unit in synchronization with the clock, and (5) based on the count value of the counter.
  • a data selection unit that outputs n-bit data selected from the data buffered by the data buffering unit.
  • n, m, P, and Q are natural numbers, n ⁇ m, and n (P + Q) ⁇ mP.
  • the transmission / reception system of the present invention includes the above-described transmission device of the present invention that transmits data, and the above-described reception device of the present invention that receives data transmitted from the transmission device.
  • the synchronization between the encoding process in the transmitting apparatus and the decoding process in the receiving apparatus is lost due to noise, the synchronization between the two can be recovered early.
  • FIG. 1 is a diagram illustrating a configuration of a transmission / reception system 2 of a comparative example.
  • FIG. 2 is a diagram for explaining problems in image display in the transmission / reception system 2 of the comparative example.
  • FIG. 3 is a diagram showing a configuration of the transmission / reception system 1 of the present embodiment.
  • FIG. 4 is a diagram illustrating a configuration of the data buffering unit 13 and the data selection unit 14 of the transmission device 10.
  • FIG. 5 is a diagram illustrating a configuration of the data buffering unit 23 and the data selection unit 24 of the reception device 20.
  • FIG. 6 is a diagram illustrating each signal and each data in the transmission / reception system 1 of the present embodiment.
  • FIG. 7 is a diagram illustrating an example of image display in the transmission / reception system 1 of the present embodiment.
  • FIG. 3 is a diagram illustrating a configuration of the transmission / reception system 1 of the present embodiment.
  • the transmission / reception system 1 includes a transmission device 10 that transmits image data, and a reception device 20 that receives the image data transmitted from the transmission device 10.
  • Data transmitted from the transmission device 10 to the reception device 20 is serial data in which a clock is embedded.
  • the transmission device 10 inputs data to be transmitted to the reception device 20, inputs a clock, performs processing synchronized with the clock, and generates and transmits serial data in which the clock is embedded.
  • the transmission device 10 includes a serializer 11, an encoding unit 12, a data buffering unit 13, a data selection unit 14, a counter 15, and a synchronization signal generation unit 16.
  • the synchronization signal generator 16 generates a synchronization signal having a period (P + Q) based on the count value of the counter 15.
  • This synchronization signal alternately repeats a P cycle period that is a first level (for example, H level) and a Q cycle period that is a second level (for example, L level).
  • One cycle period is a period of one clock cycle.
  • the data buffering unit 13 inputs and buffers data every n bits in synchronization with the clock.
  • the data input to the data buffering unit 13 includes invalid data (blanking data) in addition to valid data (image data), and a DE signal for identifying valid data and invalid data is provided. included.
  • the data selection unit 14 outputs m-bit data selected from the data buffered by the data buffering unit 13 based on the count value by the counter 15. The data buffering unit 13 and the data selection unit 14 will be described in detail later.
  • the encoding unit 12 reads m-bit data from the data buffering unit 13 in synchronization with the clock during the period in which the synchronization signal is at the first level, encodes the data, and outputs the encoded data .
  • the encoding processing used here is, for example, Manchester encoding processing, 8B10B encoding processing, scramble processing, and the like.
  • the encoding unit 12 outputs specific data in synchronization with the clock during a period in which the synchronization signal is at the second level. This specific data has a specific bit string different from the encoded data.
  • the serializer 11 converts the data (encoded data and specific data) output from the encoding unit 12 into serial data, and sends the serial data to the receiving device 20.
  • n, m, P, and Q are natural numbers.
  • n (P + Q) mP.
  • the receiving device 20 receives the serial data in which the clock is embedded from the transmitting device 10.
  • the receiving device 20 includes a deserializer 21, a decoding unit 22, a data buffering unit 23, a data selection unit 24, and a counter 25.
  • the deserializer 21 receives the serial data sent from the transmission device 10, restores the clock embedded in the received serial data, and outputs a clock obtained by dividing the restored clock.
  • the deserializer 21 converts the received serial data into parallel data, and outputs the parallel data in synchronization with the clock.
  • the decoding unit 22 determines whether or not the parallel data output from the deserializer 21 is specific data, and reproduces a synchronization signal having a period (P + Q) based on the determination result.
  • the synchronization signal becomes the first level during the P cycle period when the parallel data is not the specific data, and becomes the second level during the Q cycle period when the parallel data is the specific data.
  • the decoding unit 22 decodes the parallel data during a period in which the synchronization signal is at the first level, and outputs the decoded m-bit data in synchronization with the clock.
  • the decoding process in the decoding unit 22 corresponds to the encoding process in the encoding unit 12 of the transmission apparatus 10, and is performed in synchronization with this encoding process.
  • the counter 25 counts the clock pulses output from the deserializer 21 and initializes the count value for each cycle of the synchronization signal output from the decoding unit 22.
  • the data buffering unit 23 receives and buffers the m-bit data output from the decoding unit 22 in synchronization with the clock.
  • the data selection unit 24 outputs n-bit data selected from the data buffered by the data buffering unit 23 based on the count value by the counter 25.
  • the data buffering unit 23 and the data selection unit 24 will be described in detail later.
  • FIG. 4 is a diagram illustrating a configuration of the data buffering unit 13 and the data selection unit 14 of the transmission device 10.
  • the figure also shows a counter 15 and a synchronization signal generator 16.
  • n-bit data input to the data buffering unit 13 is schematically shown, and m-bit data output from the data selection unit 14 is schematically illustrated.
  • the data buffering unit 13 includes data holding units 131 and 132 that are connected in series and hold n-bit data in synchronization with the clock.
  • the data selection unit 14 includes storage units 141 to 143 that store n-bit data.
  • the storage unit 141 stores n-bit data held by the data holding unit 132 of the data buffering unit 13.
  • the storage unit 142 stores n-bit data held by the data holding unit 131 of the data buffering unit 13.
  • the storage unit 143 stores the n-bit data input to the data buffering unit 13.
  • the storage unit 141 stores n-bit data [A0 to A7]
  • the storage unit 142 stores subsequent n-bit data [B0 to B7]
  • the storage unit 143 further stores the subsequent n-bit data [ C0 to C7] can be stored.
  • the data selection unit 14 outputs m-bit data [A0 to A7, B0, B1] based on the data stored in the storage units 141 to 143, and subsequently the m-bit data [B2 to B7, C0 to C3]. Is output.
  • FIG. 5 is a diagram illustrating a configuration of the data buffering unit 23 and the data selection unit 24 of the reception device 20.
  • a counter 25 is also shown.
  • the data buffering unit 23 includes data holding units 231 and 232 that are connected in series and hold m-bit data in synchronization with the clock.
  • the data selection unit 24 includes storage units 241 to 243 that store m-bit data.
  • the storage unit 241 stores m-bit data held by the data holding unit 232 of the data buffering unit 23.
  • the storage unit 242 stores m-bit data held by the data holding unit 231 of the data buffering unit 23.
  • the storage unit 243 stores the m-bit data input to the data buffering unit 23.
  • the storage unit 241 stores m-bit data [A0 to A7, B0, B1], and the storage unit 242 stores subsequent m-bit data [B2 to B7, C0 to C3], and the storage unit 243 Can store the following m-bit data [C4 to C7, D0 to D5].
  • the data selection unit 24 Based on the data stored in the storage units 241 to 243, the data selection unit 24 outputs n-bit data [A0 to A7], subsequently outputs n-bit data [B0 to B7], and then continues to n Outputs bit data [C0 to C7].
  • FIG. 6 is a diagram illustrating each signal and each data in the transmission / reception system 1 of the present embodiment.
  • A shows a clock
  • B shows a DE signal
  • c shows n-bit data
  • d shows a synchronizing signal
  • e shows the synchronization signal.
  • the DE signal (FIG. (B)). Is at the H level.
  • a synchronization signal (D + Q) having a period (P + Q) generated by the synchronization signal generator 16 is at the H level during the P cycle period and is at the L level during the Q cycle period.
  • the m-bit data ((e) in the figure) output from the data selection unit 14 is image data (indicated as A0 to J7 in the figure) in the P cycle period in which the synchronization signal is at the H level.
  • the Q cycle period at the L level it is not image data but specific data (indicated as BS and BE in the figure).
  • the receiving device 20 can restore the clock, the DE signal, and the synchronization signal based on the received data by processing reverse to the processing of the transmitting device 10, can identify image data and specific data, and n Bit data can be acquired.
  • the image data can be transmitted during the P cycle period in which the synchronization signal is at the H level.
  • the specific data can be transmitted in the Q cycle period in which is at the L level. That is, the specific data can be transmitted in the period (P + Q) even within the effective data period in which the DE signal is at the H level and image data is transmitted.
  • the synchronization between the encoding process in the encoding unit 12 of the transmission apparatus 10 and the decoding process in the decoding unit 22 of the reception apparatus 20 can be achieved by using the transmission / reception timing of the specific data. Even when the synchronization between the encoding process in the encoding unit 12 of the transmission apparatus 10 and the decoding process in the decoding unit 22 of the reception apparatus 20 is lost due to noise, the synchronization between the two can be performed at an early stage. Can be recovered.
  • FIG. 7 is a diagram illustrating an example of image display in the transmission / reception system 1 of the present embodiment.
  • FIG. 7 is a diagram illustrating an example of image display in the transmission / reception system 1 of the present embodiment.
  • noise is temporarily superimposed on serial data transmitted from the transmission device 10 via the transmission path to the reception device 20, a certain pixel in a certain row where noise is superimposed in a certain frame.
  • the display is disturbed until the next specific data is transmitted. Since the synchronization between the encoding process in the encoding unit 12 of the transmitting apparatus 10 and the decoding process in the decoding unit 22 of the receiving apparatus 20 is restored by the transmission of the specific data, after the transmission of the specific data, Normal display can be made. Therefore, flickering of the screen is reduced and the quality of image display is improved.
  • the present invention is generally applicable to transmission / reception systems that transmit encoded data as serial data and that synchronizes between encoding processing on the transmission side and decoding processing on the reception side.
  • the present invention is applied to the use of a transmission apparatus, a reception apparatus, and a transmission / reception system that can quickly recover the synchronization between the two. be able to.
  • SYMBOLS 1 Transmission / reception system, 10 ... Transmission apparatus, 11 ... Serializer, 12 ... Encoding part, 13 ... Data buffering part, 14 ... Data selection part, 15 ... Counter, 16 ... Synchronization signal generation part, 20 ... Reception apparatus, 21 Deserializer, 22 Decoding unit, 23 Data buffering unit, 24 Data selection unit, 25 Counter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Dc Digital Transmission (AREA)

Abstract

　送受信システム１は、画像データを送出する送信装置１０と、この送信装置１０から送出された画像データを受信する受信装置２０と、を備える。送信装置１０は、シリアライザ１１、符号化部１２、データバッファリング部１３、データ選択部１４、カウンタ１５および同期信号生成部１６を含む。データバッファリング部１３は、クロックに同期してデータをｎビット毎に入力してバッファリングする。データ選択部１４は、カウンタ１５によるカウント値に基づいて、データバッファリング部１３によりバッファリングされているデータから選択したｍビットデータを出力する。

Description

送信装置、受信装置および送受信システム
　本発明は、送信装置、受信装置および送受信システムに関するものである。
　液晶表示装置等の画像表示装置に画像を表示する為の画像データを伝送する送受信システムが特許文献１に開示されている。この文献に開示された送受信システム２は、図１に示されるとおり、画像データを送出する送信装置１０Ａと、この送信装置１０Ａから送出された画像データを受信して画像表示装置に画像を表示させる受信装置２０Ａと、を備える。
　送信装置１０Ａは、シリアライザ１１および符号化部１２を含む。符号化部１２は、送信すべき画像データ（パラレルデータ）を符号化する。シリアライザ１２は、この符号化されたパラレルデータをシリアルデータに変換して、クロックが埋め込まれたシリアルデータを受信装置２０Ａへ送出する。
　送信装置１０Ａから送出されたデータを受信する受信装置２０Ａは、デシリアライザ２１および復号化部２２を含む。デシリアライザ２１は、受信データに基づいてシリアルデータおよびクロックを復元するとともに、シリアルデータをパラレルデータに変換する。復号化部２２は、このパラレルデータを復号化して画像データを再生する。受信装置において受信データに基づいてシリアルデータおよびクロックを復元する技術はＣＤＲ（clock data recovery）と呼ばれる。
　このようなＣＤＲ技術を採用してシリアルデータを伝送する送受信システムは、パラレルデータを伝送する場合と比較すると、データ伝送の為の伝送路の本数を少なくすることができ、その伝送路に接続される基板の面積を小さくすることができる。また、この送受信システムは、クロックが埋め込まれたデータを伝送するので、データとクロックとの間のスキューの問題が原理的に生じることがなく、高速・大容量のデータ伝送をすることができる。
　受信装置においてデータおよびクロックを正確に復元する為に、送信装置から受信装置へ伝送されるシリアルデータは高頻度でレベルが遷移する必要がある。伝送されるシリアルデータにおいて高頻度のレベル遷移を保証する為に、送信装置において符号化処理が行われ、その符号化処理に対応する復号化処理が受信装置において行われる。ここで用いられる符号化処理は例えば８Ｂ１０Ｂ符号化処理やスクランブル処理などである。
　送信装置において符号化処理されたシリアルデータを受信装置において正確に復号化処理する為に、送信装置と受信装置との間で通信の同期をとる為の特定のビット列を有するデータ（特定データ）を送信装置から受信装置へ送る。従来の送受信システムでは、データイネーブル信号（ＤＥ信号）に基づいて所定のタイミングで特定データを伝送する。ＤＥ信号は、有効データ（画像データ）を伝送する期間に第１レベル（例えばＨレベル）となり、無効データ（ブランキンググデータ）を伝送する期間に第２レベル（例えばＬレベル）となる。このＤＥ信号のレベル遷移のタイミングで特定データを伝送することができる。画像データの１ライン毎に特定データを伝送する場合、画像データの複数ライン毎に特定データを伝送する場合、および、画像データの１フレーム毎に特定データを伝送する場合がある。
特開２００９－１３５８０１号公報
　上記のような送受信システムにおいて、送信装置から伝送路を経て受信装置へシリアルデータが伝送される際に、静電気等の外因によりシリアルデータに一時的にノイズが重畳する場合がある。このノイズにより、送信装置における符号化処理と受信装置における復号化処理との間の同期が外れる場合がある。そして、ノイズが一時的であっても、同期が一旦外れると、その後に特定データが伝送される時まで同期が外れたままとなって正確なデータ送受信ができない。その結果、画像表示装置において、動画の場合は画面がチラつき、静止画の場合は画面上に正しく画像が表示されない部分が現れて、画像表示上の障害が顕著に現れる。特に、図１のように同期信号がＤＥ信号としての機能を兼ねている場合には、特定データがノイズにより損傷するとＤＥ信号を復元できず、画像データが１ライン消失し、画像表示上の障害がより顕著に現れる。
　図２は、送信装置から伝送路を経て受信装置へ伝送されるシリアルデータに一時的にノイズが重畳した場合に、そのデータに基づく画像表示上の問題点を説明する図である。この図は、画像データの１ライン毎に特定データを伝送する場合を示している。この場合、或るフレームにおいて、ノイズが重畳した或る行の或る画素から、その行の終わりの画素まで、正しく画像が表示されない部分（図中のハッチング領域）となってしまう。図２中では、特定データは、画像の無効期間（ブランキング期間）の開始を示すブランキングスタート（ＢＳ）、及び、ブランキング期間の終了を示すブランキングエンド（ＢＥ）として模式的に表記されている。
　なお、このような同期外れの問題は、画像データを伝送する場合だけでなく、一般にデータを符号化して伝送する場合にも存在する。
　本発明は、上記問題点を解消する為になされたものであり、ノイズによって送信装置における符号化処理と受信装置における復号化処理との間の同期が外れた場合に早期に両者間の同期を回復することができる送信装置、受信装置および送受信システムを提供することを目的とする。
　本発明の送信装置は、クロックが埋め込まれたシリアルデータを送信する送信装置であって、(1)クロックのパルスをカウントするカウンタと、(2) カウンタによるカウント値に基づいて、クロックのＰサイクル期間に第１レベルであってＰサイクル期間に続くＱサイクル期間に第２レベルである周期(Ｐ＋Ｑ)の同期信号を生成する同期信号生成部と、(3) クロックに同期してデータをｎビット毎に入力してバッファリングするデータバッファリング部と、(4) カウンタによるカウント値に基づいて、データバッファリング部によりバッファリングされているデータから選択したｍビットデータを出力するデータ選択部と、(5) 同期信号が第１レベルである期間にクロックに同期してデータバッファリング部からｍビットデータを読み出し該データを符号化して当該符号化後のデータを出力し、同期信号が第２レベルである期間にクロックに同期して特定データを出力する符号化部と、(6) 符号化部から出力されたデータをシリアルデータに変換して該シリアルデータを送出するシリアライザと、を備えることを特徴とする。ｎ，ｍ，Ｐ，Ｑは自然数、ｎ＜ｍ、ｎ(Ｐ＋Ｑ) ≦ ｍＰ である。
　本発明の受信装置は、クロックが埋め込まれたシリアルデータを受信する受信装置であって、(1)送られてきたシリアルデータを受信し、そのシリアルデータをパラレルデータに変換して、クロックに同期して該パラレルデータを出力するデシリアライザと、(2) デシリアライザから出力されたパラレルデータが特定データであるか否かを判別して、パラレルデータが特定データでないＰサイクル期間に第１レベルであってパラレルデータが特定データであるＱサイクル期間に第２レベルである周期(Ｐ＋Ｑ)の同期信号を再生するとともに、同期信号が第１レベルである期間にパラレルデータを復号化してクロックに同期して当該復号化後のｍビットデータを出力する復号化部と、(3) クロックのパルスをカウントし、同期信号の１周期毎にカウント値を初期化するカウンタと、(4) クロックに同期して復号化部から出力されたｍビットデータを入力してバッファリングするデータバッファリング部と、(5) カウンタによるカウント値に基づいて、データバッファリング部によりバッファリングされているデータから選択したｎビットデータを出力するデータ選択部と、を備えることを特徴とする。ｎ，ｍ，Ｐ，Ｑは自然数、ｎ＜ｍ、ｎ(Ｐ＋Ｑ) ≦ ｍＰ である。
　本発明の送受信システムは、データを送信する上記の本発明の送信装置と、送信装置から送られてきたデータを受信する上記の本発明の受信装置と、を備えることを特徴とする。
　本発明によれば、ノイズによって送信装置における符号化処理と受信装置における復号化処理との間の同期が外れた場合に、早期に両者間の同期を回復することができる。
図１は、比較例の送受信システム２の構成を示す図である。 図２は、比較例の送受信システム２における画像表示上の問題点を説明する図である。 図３は、本実施形態の送受信システム１の構成を示す図である。 図４は、送信装置１０のデータバッファリング部１３およびデータ選択部１４の構成を示す図である。 図５は、受信装置２０のデータバッファリング部２３およびデータ選択部２４の構成を示す図である。 図６は、本実施形態の送受信システム１における各信号および各データを説明する図である。 図７は、本実施形態の送受信システム１における画像表示の一例を示す図である。
　以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
　図３は、本実施形態の送受信システム１の構成を示す図である。送受信システム１は、画像データを送出する送信装置１０と、この送信装置１０から送出された画像データを受信する受信装置２０と、を備える。送信装置１０から受信装置２０へ伝送されるデータは、クロックが埋め込まれたシリアルデータである。
　送信装置１０は、受信装置２０へ送信すべきデータを入力するとともに、クロックを入力し、クロックに同期した処理を行って、クロックが埋め込まれたシリアルデータを生成し送出する。送信装置１０は、シリアライザ１１、符号化部１２、データバッファリング部１３、データ選択部１４、カウンタ１５および同期信号生成部１６を含む。
　カウンタ１５は、クロックのパルスをカウントする。同期信号生成部１６は、カウンタ１５によるカウント値に基づいて、周期(Ｐ＋Ｑ)の同期信号を生成する。この同期信号は、第１レベル（例えばＨレベル）であるＰサイクル期間と、第２レベル（例えばＬレベル）であるＱサイクル期間とを交互に繰り返す。１サイクル期間は、クロックの１周期の期間である。
　データバッファリング部１３は、クロックに同期してデータをｎビット毎に入力してバッファリングする。データバッファリング部１３に入力されるデータには、有効データ（画像データ）に加えて無効データ（ブランキンググデータ）が含まれ、また、有効データと無効データとを識別するためのＤＥ信号が含まれる。データ選択部１４は、カウンタ１５によるカウント値に基づいて、データバッファリング部１３によりバッファリングされているデータから選択したｍビットデータを出力する。なお、データバッファリング部１３およびデータ選択部１４については後に詳述する。
　符号化部１２は、同期信号が第１レベルである期間に、クロックに同期してデータバッファリング部１３からｍビットデータを読み出し、該データを符号化して、当該符号化後のデータを出力する。ここで用いられる符号化処理は、例えば、マンチェスター符号化処理、８Ｂ１０Ｂ符号化処置、スクランブル処理などである。また、符号化部１２は、同期信号が第２レベルである期間に、クロックに同期して特定データを出力する。この特定データは、符号化後データと異なる特定のビット列を有する。シリアライザ１１は、符号化部１２から出力されたデータ（符号化後データおよび特定データ）をシリアルデータに変換して、該シリアルデータを受信装置２０へ送出する。
　なお、ｎ，ｍ，Ｐ，Ｑは自然数である。ｎ＜ｍ であり、ｎ(Ｐ＋Ｑ) ≦ ｍＰ である。好適には、ｎ(Ｐ＋Ｑ) ＝ ｍＰ である。
　受信装置２０は、クロックが埋め込まれたシリアルデータを送信装置１０から受信する。受信装置２０は、デシリアライザ２１、復号化部２２、データバッファリング部２３、データ選択部２４およびカウンタ２５を含む。
　デシリアライザ２１は、送信装置１０から送られてきたシリアルデータを受信し、この受信したシリアルデータに埋め込まれていたクロックを復元し、この復元クロックを分周したクロックを出力する。また、デシリアライザ２１は、受信したシリアルデータをパラレルデータに変換して、クロックに同期して該パラレルデータを出力する。
　復号化部２２は、デシリアライザ２１から出力されたパラレルデータが特定データであるか否かを判別して、この判別結果に基づいて周期(Ｐ＋Ｑ)の同期信号を再生する。この同期信号は、パラレルデータが特定データでないＰサイクル期間に第１レベルとなり、パラレルデータが特定データであるＱサイクル期間に第２レベルとなる。また、復号化部２２は、同期信号が第１レベルである期間にパラレルデータを復号化して、クロックに同期して当該復号化後のｍビットデータを出力する。復号化部２２における復号化処理は、送信装置１０の符号化部１２における符号化処理に対応するものであり、この符号化処理に同期して行われる。
　カウンタ２５は、デシリアライザ２１から出力されたクロックのパルスをカウントし、復号化部２２から出力された同期信号の１周期毎にカウント値を初期化する。データバッファリング部２３は、クロックに同期して復号化部２２から出力されたｍビットデータを入力してバッファリングする。データ選択部２４は、カウンタ２５によるカウント値に基づいて、データバッファリング部２３によりバッファリングされているデータから選択したｎビットデータを出力する。なお、データバッファリング部２３およびデータ選択部２４については後に詳述する。
　図４は、送信装置１０のデータバッファリング部１３およびデータ選択部１４の構成を示す図である。同図にはカウンタ１５および同期信号生成部１６も示されている。また、同図には、データバッファリング部１３に入力されるｎビットデータが模式的に示され、データ選択部１４から出力されるｍビットデータが模式的に示されている。ここでは、ｎ＝８、ｍ＝１０としている。
　データバッファリング部１３は、直列的に接続されてクロックに同期してｎビットデータを保持するデータ保持部１３１，１３２を有する。データ選択部１４は、ｎビットデータを記憶する記憶部１４１～１４３を有する。記憶部１４１は、データバッファリング部１３のデータ保持部１３２により保持されたｎビットデータを記憶する。記憶部１４２は、データバッファリング部１３のデータ保持部１３１により保持されたｎビットデータを記憶する。記憶部１４３は、データバッファリング部１３に入力されたｎビットデータを記憶する。
　すなわち、記憶部１４１は、ｎビットデータ[A0～A7]を記憶し、記憶部１４２は、これに続くｎビットデータ[B0～B7]を記憶し、記憶部１４３は、更に続くｎビットデータ[C0～C7]を記憶することができる。データ選択部１４は、記憶部１４１～１４３により記憶されたデータに基づいて、ｍビットデータ[A0～A7,B0,B1]を出力し、続いてｍビットデータ[B2～B7,C0～C3]を出力する。
　図５は、受信装置２０のデータバッファリング部２３およびデータ選択部２４の構成を示す図である。同図にはカウンタ２５も示されている。また、同図には、データバッファリング部２３に入力されるｍビットデータが模式的に示され、データ選択部２４から出力されるｎビットデータが模式的に示されている。ここでも、ｎ＝８、ｍ＝１０としている。
　データバッファリング部２３は、直列的に接続されてクロックに同期してｍビットデータを保持するデータ保持部２３１，２３２を有する。データ選択部２４は、ｍビットデータを記憶する記憶部２４１～２４３を有する。記憶部２４１は、データバッファリング部２３のデータ保持部２３２により保持されたｍビットデータを記憶する。記憶部２４２は、データバッファリング部２３のデータ保持部２３１により保持されたｍビットデータを記憶する。記憶部２４３は、データバッファリング部２３に入力されたｍビットデータを記憶する。
　すなわち、記憶部２４１は、ｍビットデータ[A0～A7,B0,B1]を記憶し、記憶部２４２は、これに続くｍビットデータ[B2～B7,C0～C3]を記憶し、記憶部２４３は、更に続くｍビットデータ[C4～C7,D0～D5]を記憶することができる。データ選択部２４は、記憶部２４１～２４３により記憶されたデータに基づいて、ｎビットデータ[A0～A7]を出力し、続いてｎビットデータ[B0～B7]を出力し、更に続いてｎビットデータ[C0～C7]を出力する。
　図６は、本実施形態の送受信システム１における各信号および各データを説明する図である。同図（ａ）はクロックを示し、同図（ｂ）はＤＥ信号を示し、同図（ｃ）はｎビットデータを示し、同図（ｄ）は同期信号を示し、同図（ｅ）はｍビットデータを示す。ここでも、ｎ＝８、ｍ＝１０としている。また、Ｐ＝８、Ｑ＝２ としている。
　送信装置１０においてクロック（同図（ａ））に同期して入力されるｎビットデータ（同図（ｃ））が有効データ（画像データ）である期間では、ＤＥ信号（同図（ｂ））はＨレベルである。同期信号生成部１６により生成される周期(Ｐ＋Ｑ)の同期信号（同図（ｄ））は、Ｐサイクル期間においてＨレベルとなり、Ｑサイクル期間においてＬレベルとなる。データ選択部１４から出力されるｍビットデータ（同図（ｅ））は、同期信号がＨレベルであるＰサイクル期間では、画像データ（図中でＡ０～Ｊ７と表記）であり、同期信号がＬレベルであるＱサイクル期間では、画像データではなく特定データ（図中でＢＳ，ＢＥと表記）である。
　受信装置２０では、送信装置１０の処理と逆の処理により、受信したデータに基づいてクロック，ＤＥ信号および同期信号を復元することができ、画像データと特定データとを識別することができ、ｎビットデータを取得することができる。
　ｎ，ｍ，Ｐ，Ｑの間で ｎ＜ｍ、ｎ(Ｐ＋Ｑ) ≦ ｍＰ なる関係が満たされることにより、同期信号がＨレベルであるＰサイクル期間に画像データを伝送することができ、同期信号がＬレベルであるＱサイクル期間に特定データを伝送することができる。すなわち、ＤＥ信号がＨレベルであって画像データを伝送する有効データ期間内においても、周期(Ｐ＋Ｑ)で特定データを伝送することができる。
　この特定データの送受信のタイミングを用いることで、送信装置１０の符号化部１２における符号化処理と受信装置２０の復号化部２２における復号化処理との間の同期をとることができる。そして、ノイズによって送信装置１０の符号化部１２における符号化処理と受信装置２０の復号化部２２における復号化処理との間の同期が外れた場合であっても、早期に両者間の同期を回復することができる。
　図７は、本実施形態の送受信システム１における画像表示の一例を示す図である。同図に示されるように、送信装置１０から伝送路を経て受信装置２０へ伝送されるシリアルデータに一時的にノイズが重畳した場合、或るフレームにおいてノイズが重畳した或る行の或る画素から次に特定データが伝送されるときまで表示が乱れる。その特定データの伝送によって送信装置１０の符号化部１２における符号化処理と受信装置２０の復号化部２２における復号化処理との間の同期が回復するので、その特定データの伝送のとき以降は、正常な表示が行われ得る。したがって、画面のチラつき等が低減され画像表示の品質が向上する。
　なお、以上の実施形態では、送信装置から受信装置へ伝送するデータが画像データである場合について説明した。しかし、本発明は、一般に符号化データをシリアルデータとして伝送する場合であって送信側の符号化処理と受信側の復号化処理との間で同期をとる送受信システムにも適用され得る。
　ノイズによって送信装置における符号化処理と受信装置における復号化処理との間の同期が外れた場合に早期に両者間の同期を回復することができる送信装置、受信装置および送受信システムの用途に適用することができる。
　１…送受信システム、１０…送信装置、１１…シリアライザ、１２…符号化部、１３…データバッファリング部、１４…データ選択部、１５…カウンタ、１６…同期信号生成部、２０…受信装置、２１…デシリアライザ、２２…復号化部、２３…データバッファリング部、２４…データ選択部、２５…カウンタ。

Claims (3)

  1. 　クロックが埋め込まれたシリアルデータを送信する送信装置であって、
    　クロックのパルスをカウントするカウンタと、
    　前記カウンタによるカウント値に基づいて、前記クロックのＰサイクル期間に第１レベルであって前記Ｐサイクル期間に続くＱサイクル期間に第２レベルである周期(Ｐ＋Ｑ)の同期信号を生成する同期信号生成部と、
    　前記クロックに同期してデータをｎビット毎に入力してバッファリングするデータバッファリング部と、
    　前記カウンタによるカウント値に基づいて、前記データバッファリング部によりバッファリングされているデータから選択したｍビットデータを出力するデータ選択部と、
    　前記同期信号が前記第１レベルである期間に前記クロックに同期して前記データバッファリング部からｍビットデータを読み出し該データを符号化して当該符号化後のデータを出力し、前記同期信号が前記第２レベルである期間に前記クロックに同期して特定データを出力する符号化部と、
    　前記符号化部から出力されたデータをシリアルデータに変換して該シリアルデータを送出するシリアライザと、
    　を備え、
    　ｎ，ｍ，Ｐ，Ｑは自然数、ｎ＜ｍ、ｎ(Ｐ＋Ｑ) ≦ ｍＰ である、
    　ことを特徴とする送信装置。
  2. 　クロックが埋め込まれたシリアルデータを受信する受信装置であって、
    　送られてきたシリアルデータを受信し、そのシリアルデータをパラレルデータに変換して、クロックに同期して該パラレルデータを出力するデシリアライザと、
    　前記デシリアライザから出力されたパラレルデータが特定データであるか否かを判別して、前記パラレルデータが前記特定データでないＰサイクル期間に第１レベルであって前記パラレルデータが前記特定データであるＱサイクル期間に第２レベルである周期(Ｐ＋Ｑ)の同期信号を再生するとともに、前記同期信号が前記第１レベルである期間に前記パラレルデータを復号化して前記クロックに同期して当該復号化後のｍビットデータを出力する復号化部と、
    　前記クロックのパルスをカウントし、前記同期信号の１周期毎にカウント値を初期化するカウンタと、
    　前記クロックに同期して前記復号化部から出力されたｍビットデータを入力してバッファリングするデータバッファリング部と、
    　前記カウンタによるカウント値に基づいて、前記データバッファリング部によりバッファリングされているデータから選択したｎビットデータを出力するデータ選択部と、
    　を備え、
    　ｎ，ｍ，Ｐ，Ｑは自然数、ｎ＜ｍ、ｎ(Ｐ＋Ｑ) ≦ ｍＰ である、
    　ことを特徴とする受信装置。
  3. 　データを送信する請求項１に記載の送信装置と、前記送信装置から送られてきたデータを受信する請求項２に記載の受信装置と、を備えることを特徴とする送受信システム。
PCT/JP2015/057154 2014-04-14 2015-03-11 送信装置、受信装置および送受信システム WO2015159615A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP15779958.6A EP3133823B1 (en) 2014-04-14 2015-03-11 Transmission device, reception device, and transmission/reception system
US15/303,582 US9876634B2 (en) 2014-04-14 2015-03-11 Transmission device, reception device, and transmission/reception system
KR1020167030671A KR101770938B1 (ko) 2014-04-14 2015-03-11 송신 장치, 수신 장치 및 송수신 시스템
CN201580019000.9A CN106165438B (zh) 2014-04-14 2015-03-11 发送装置、接收装置以及发送接收系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014082785A JP6120798B2 (ja) 2014-04-14 2014-04-14 送信装置、受信装置および送受信システム
JP2014-082785 2014-04-14

Publications (1)

Publication Number Publication Date
WO2015159615A1 true WO2015159615A1 (ja) 2015-10-22

Family

ID=54323831

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/057154 WO2015159615A1 (ja) 2014-04-14 2015-03-11 送信装置、受信装置および送受信システム

Country Status (6)

Country Link
US (1) US9876634B2 (ja)
EP (1) EP3133823B1 (ja)
JP (1) JP6120798B2 (ja)
KR (1) KR101770938B1 (ja)
CN (1) CN106165438B (ja)
WO (1) WO2015159615A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6667847B2 (ja) * 2016-08-12 2020-03-18 ザインエレクトロニクス株式会社 受信装置および送受信システム
US20190342609A1 (en) * 2017-01-16 2019-11-07 Sony Semiconductor Solutions Corporation Transmission control apparatus, reception control apparatus, and transceiving control system
JP7224637B2 (ja) * 2019-03-28 2023-02-20 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信装置および送受信システム
TWI826675B (zh) * 2019-05-29 2023-12-21 日商索尼半導體解決方案公司 發送裝置及通訊系統

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175950A (ja) * 1991-11-25 1993-07-13 Fujitsu Ltd フレーム同期方式
JP2001352314A (ja) * 2000-06-08 2001-12-21 Mitsubishi Electric Corp データ伝送装置，データ伝送システムおよびコンピュータ読み取り可能な記録媒体
JP2007035263A (ja) * 2006-09-13 2007-02-08 Sony Corp 変調装置および方法、記録媒体、並びに復調装置および方法
US20140003794A1 (en) * 2012-07-02 2014-01-02 Kabushiki Kaisha Toshiba Image processing apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4805900B2 (ja) 2007-11-30 2011-11-02 ザインエレクトロニクス株式会社 映像信号送信装置、映像信号受信装置及び映像信号伝送システム
WO2012157650A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 画像処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175950A (ja) * 1991-11-25 1993-07-13 Fujitsu Ltd フレーム同期方式
JP2001352314A (ja) * 2000-06-08 2001-12-21 Mitsubishi Electric Corp データ伝送装置，データ伝送システムおよびコンピュータ読み取り可能な記録媒体
JP2007035263A (ja) * 2006-09-13 2007-02-08 Sony Corp 変調装置および方法、記録媒体、並びに復調装置および方法
US20140003794A1 (en) * 2012-07-02 2014-01-02 Kabushiki Kaisha Toshiba Image processing apparatus

Also Published As

Publication number Publication date
EP3133823A1 (en) 2017-02-22
CN106165438B (zh) 2019-04-12
US9876634B2 (en) 2018-01-23
KR101770938B1 (ko) 2017-08-23
JP2015204513A (ja) 2015-11-16
JP6120798B2 (ja) 2017-04-26
CN106165438A (zh) 2016-11-23
US20170033920A1 (en) 2017-02-02
EP3133823A4 (en) 2017-11-22
KR20160144411A (ko) 2016-12-16
EP3133823B1 (en) 2019-03-06

Similar Documents

Publication Publication Date Title
KR101514413B1 (ko) 정보 스큐 및 리던던트 콘트롤 정보에 의한 데이터 송신 장치 및 방법
KR101266067B1 (ko) 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
EP2908536B1 (en) Video signal transmission device
JP4858294B2 (ja) 撮像装置、撮像回路および画像処理回路
JP6325263B2 (ja) 画像データの受信回路およびそれを用いた電子機器、画像データの伝送方法
WO2015159615A1 (ja) 送信装置、受信装置および送受信システム
JP5624781B2 (ja) 通信システム、データ送信装置、およびデータ受信装置
JP2003218843A (ja) スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法
US9036081B2 (en) Video signal transmission device, video signal reception device, and video signal transmission system
WO2013150698A1 (ja) 映像信号送信装置及び受信装置
JP2018148275A (ja) 画像伝送システムの受信装置及び受信装置の作動方法
KR20030067648A (ko) 압축기법을 이용한 고속의 디브이아이 제어 방법 및 이를이용한 디브이아이 송신기 및 수신기
WO2010097876A1 (ja) シリアルデータ送受信装置およびデジタルカメラ
JP6576185B2 (ja) 画像データの送信回路およびそれを用いた電子機器、画像データの伝送システム
JP5551998B2 (ja) 画像信号生成装置
JP2006229431A (ja) 映像信号伝送方法及び映像信号伝送装置
US8606040B2 (en) Method and apparatus for image conversion
JP6922259B2 (ja) 画像転送システム、画像転送装置、及び画像転送方法
WO2024075743A1 (ja) 送信装置、受信装置および送受信システム
JP2010134913A (ja) バス信号のエンコード、デコード方法及び装置
TW201132133A (en) Receiving device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15779958

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15303582

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015779958

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015779958

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20167030671

Country of ref document: KR

Kind code of ref document: A