CN106165438A - 发送装置、接收装置以及发送接收系统 - Google Patents
发送装置、接收装置以及发送接收系统 Download PDFInfo
- Publication number
- CN106165438A CN106165438A CN201580019000.9A CN201580019000A CN106165438A CN 106165438 A CN106165438 A CN 106165438A CN 201580019000 A CN201580019000 A CN 201580019000A CN 106165438 A CN106165438 A CN 106165438A
- Authority
- CN
- China
- Prior art keywords
- data
- clock
- level
- synchronizing signal
- dispensing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/23602—Multiplexing isochronously with the video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4342—Demultiplexing isochronously with video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Dc Digital Transmission (AREA)
Abstract
发送接收系统(1)具有:发送装置(10),其发出图像数据;接收装置(20),其接收从该发送装置(10)发出的图像数据。发送装置(10)包含:串行器(11)、编码部(12)、数据缓冲部(13)、数据选择部(14)、计数器(15)以及同步信号生成部(16)。数据缓冲部(13)与时钟同步地按照每n比特输入数据而进行缓冲。数据选择部(14)根据计数器(15)的计数值,输出从由数据缓冲部(13)缓冲的数据中选择的m比特数据。
Description
技术领域
本发明涉及发送装置、接收装置以及发送接收系统。
背景技术
在专利文献1中公开了对用于在液晶显示装置等图像显示装置上显示图像的图像数据进行传送的发送接收系统。如图1所示,该文献所公开的发送接收系统2具有:发送装置10A,其发出图像数据;以及接收装置20A,其接收从该发送装置10A发出的图像数据而使图像显示装置显示图像。
发送装置10A包含串行器(serializer)11和编码部12。编码部12对应该发送的图像数据(并行数据)进行编码。串行器12将该编码后的并行数据转换成串行数据,而向接收装置20A发出嵌入有时钟的串行数据。
接收从发送装置10A发出的数据的接收装置20A包含解串器(deserializer)21和解码部22。解串器21根据接收数据来恢复串行数据和时钟,并且将串行数据转换成并行数据。解码部22对该并行数据进行解码而再生图像数据。在接收装置中根据接收数据来恢复串行数据和时钟的技术被称为CDR(clock data recovery:时钟数据恢复)。
在采用这样的CDR技术来传送串行数据的发送接收系统中,与传送并行数据的情况相比,能够减少用于数据传送的传送路径的条数,能够减小与该传送路径连接的基板的面积。另外,由于该发送接收系统传送嵌入有时钟的数据,因此数据与时钟之间的偏离(skew)的问题在原理上不会产生,能够进行高速·大容量的数据传送。
为了在接收装置中正确地恢复数据和时钟,而从发送装置向接收装置传送的串行数据的电平需要以高频度迁移。为了在所传送的串行数据中保证高频度的电平迁移,而在发送装置中进行编码处理,在接收装置中进行与该编码处理对应的解码处理。这里使用的编码处理为例如8B10B编码处理或扰频处理等。
为了在接收装置中正确地对在发送装置中编码处理后的串行数据进行解码处理,而从发送装置向接收装置发送具有特定的比特串的数据(特定数据),该特定的比特串用于在发送装置与接收装置之间取得通信的同步。在以往的发送接收系统中,根据数据使能信号(DE信号)以规定的定时(timing)传送特定数据。DE信号在传送有效数据(图像数据)的期间内是第1电平(例如H电平(高电平)),在传送无效数据(消隐数据)的期间内是第2电平(例如L电平(低电平))。能够以该DE信号的电平迁移的定时传送特定数据。存在如下情况:按照图像数据的每1行传送特定数据的情况;按照图像数据的每多行传送特定数据的情况;以及按照图像数据的每1帧传送特定数据的情况。
现有技术文献
专利文献
专利文献1:日本特开2009-135801号公报
发明内容
发明要解决的课题
在如上所述的发送接收系统中,在从发送装置经由传送路径向接收装置传送串行数据时,存在因静电等外因导致噪声暂时地叠加到串行数据的情况。存在因该噪声而失去发送装置中的编码处理与接收装置中的解码处理之间的同步的情况。而且,即使噪声是暂时的,如果一旦失去同步,则之后成为失去同步的状态而无法进行正确的数据发送接收直到传送特定数据时为止。其结果为,在图像显示装置中,在动态图像的情况下画面闪烁,在静止图像的情况下在画面上出现不正确地显示图像的部分,明显出现图像显示上的故障。特别是在如图1那样同步信号兼具有作为DE信号的功能的情况下,当特定数据因噪声而受损时,无法恢复DE信号,图像数据消失1行,图像显示上的故障更明显地出现。
图2是对于在从发送装置经由传送路径向接收装置传送的串行数据中暂时地叠加有噪声的情况下基于该数据的图像显示上的问题进行说明的图。该图表示按照图像数据的每1行传送特定数据的情况。在该情况下,在某帧中,从叠加有噪声的某行的某像素到该行的末尾的像素,会成为不正确地显示图像的部分(图中的阴影区域)。在图2中,特定数据被示意性地表述为表示图像的无效期间(消隐期间)的开始的消隐开始(BS)、以及作为表示消隐期间的结束的消隐结束(BE)。
此外,这样的失去同步的问题不仅是在传送图像数据的情况下存在,在通常对数据进行编码而进行传送的情况下也存在。
本发明是为了解决上述问题而完成的,其目的在于提供一种能够在因噪声而失去发送装置中的编码处理与接收装置中的解码处理之间的同步的情况下在早期恢复两者间的同步的发送装置、接收装置以及发送接收系统。
用于解决课题的手段
本发明的发送装置发送嵌入有时钟的串行数据,其特征在于,该发送装置具有:(1)计数器,其对时钟的脉冲进行计数;(2)同步信号生成部,其根据计数器的计数值,生成周期(P+Q)的同步信号,该同步信号在时钟的P循环期间内是第1电平,在紧接着P循环期间的Q循环期间内是第2电平;(3)数据缓冲部,其与时钟同步地按照每n比特输入数据而进行缓冲;(4)数据选择部,其根据计数器的计数值,输出从由数据缓冲部缓冲的数据中选择的m比特数据;(5)编码部,其在同步信号是第1电平的期间内与时钟同步地从数据缓冲部读出m比特数据且对该数据进行编码而输出该编码后的数据,在同步信号是第2电平的期间内与时钟同步地输出特定数据;(6)串行器,其将从编码部输出的数据转换成串行数据而发出该串行数据。n、m、P、Q为自然数,n<m、n(P+Q)≤mP。
本发明的接收装置接收嵌入有时钟的串行数据,其特征在于,该接收装置具有:(1)解串器,其接收发送来的串行数据,且将该串行数据转换成并行数据而与时钟同步地输出该并行数据;(2)解码部,其判别从解串器输出的并行数据是否是特定数据,且再生周期(P+Q)的同步信号,并且在同步信号是第1电平的期间内对并行数据进行解码而与时钟同步地输出该解码后的m比特数据,其中该同步信号在并行数据不是特定数据的P循环期间内是第1电平,在并行数据是特定数据的Q循环期间内是第2电平;(3)计数器,其对时钟的脉冲进行计数,且每隔同步信号的1个周期将计数值初始化;(4)数据缓冲部,其与时钟同步地输入从解码部输出的m比特数据而进行缓冲;(5)数据选择部,其根据计数器的计数值,输出从由数据缓冲部缓冲的数据中选择的n比特数据。n、m、P、Q为自然数,n<m、n(P+Q)≤mP。
本发明的发送接收系统的特征在于,具备:上述的本发明的发送装置,其发送数据;以及上述的本发明的接收装置,其接收从发送装置发送来的数据。
发明效果
根据本发明,在因噪声而失去发送装置中的编码处理与接收装置中的解码处理之间的同步的情况下,能够在早期恢复两者间的同步。
附图说明
图1是示出比较例的发送接收系统2的结构的图。
图2是对比较例的发送接收系统2中的图像显示上的问题进行说明的图。
图3是示出本实施方式的发送接收系统1的结构的图。
图4是示出发送装置10的数据缓冲部13和数据选择部14的结构的图。
图5是示出接收装置20的数据缓冲部23和数据选择部24的结构的图。
图6是对本实施方式的发送接收系统1中的各信号和各数据进行说明的图。
图7是示出本实施方式的发送接收系统1中的图像显示的一例的图。
具体实施方式
以下,参照附图,对用于实施本发明的方式详细地进行说明。此外,在附图的说明中对同一要素标注同一标号,并省略重复的说明。
图3是示出本实施方式的发送接收系统1的结构的图。发送接收系统1具有:发送装置10,其发出图像数据;以及接收装置20,其接收从该发送装置10发出的图像数据。从发送装置10向接收装置20传送的数据是嵌入有时钟的串行数据。
发送装置10输入应该向接收装置20发送的数据,并且输入时钟,进行与时钟同步的处理,生成且发出嵌入有时钟的串行数据。发送装置10包含串行器11、编码部12、数据缓冲部13、数据选择部14、计数器15以及同步信号生成部16。
计数器15对时钟的脉冲进行计数。同步信号生成部16根据计数器15的计数值,生成周期(P+Q)的同步信号。该同步信号交替地重复处于第1电平(例如H电平)的P循环期间和处于第2电平(例如L电平)的Q循环期间。1循环期间是时钟的1个周期的期间。
数据缓冲部13与时钟同步地按照每n比特输入数据而进行缓冲。向数据缓冲部13输入的数据除了有效数据(图像数据)之外还包含无效数据(消隐数据),另外,包含用于识别有效数据和无效数据的DE信号。数据选择部14根据计数器15的计数值,输出从由数据缓冲部13缓冲的数据中选择的m比特数据。此外,关于数据缓冲部13和数据选择部14,在后面详细描述。
编码部12在同步信号是第1电平的期间内与时钟同步地从数据缓冲部13读出m比特数据,对该数据进行编码而输出该编码后的数据。这里使用的编码处理例如是曼彻斯特编码处理、8B10B编码处置、扰频处理等。另外,编码部12在同步信号是第2电平的期间内与时钟同步地输出特定数据。该特定数据具有与编码后数据不同的特定的比特串。串行器11将从编码部12输出的数据(编码后数据和特定数据)转换成串行数据,而向接收装置20发出该串行数据。
此外,n、m、P、Q是自然数。n<m且n(P+Q)≤mP。优选为,n(P+Q)=mP。
接收装置20从发送装置10接收嵌入有时钟的串行数据。接收装置20包含解串器21、解码部22、数据缓冲部23、数据选择部24以及计数器25。
解串器21接收从发送装置10发送来的串行数据,恢复该接收到的串行数据中嵌入的时钟,输出将该恢复时钟分频后的时钟。另外,解串器21将接收到的串行数据转换成并行数据,而与时钟同步地输出该并行数据。
解码部22判别从解串器21输出的并行数据是否是特定数据,根据该判别结果而再生周期(P+Q)的同步信号。该同步信号在并行数据不是特定数据的P循环期间内是第1电平,在并行数据是特定数据的Q循环期间内是第2电平。另外,解码部22在同步信号是第1电平的期间内对并行数据进行解码而与时钟同步地输出该解码后的m比特数据。解码部22中的解码处理是与发送装置10的编码部12中的编码处理对应的处理,与该编码处理同步地进行。
计数器25对从解串器21输出的时钟的脉冲进行计数,且每隔从解码部22输出的同步信号的1个周期将计数值初始化。数据缓冲部23与时钟同步地输入从解码部22输出的m比特数据而进行缓冲。数据选择部24根据计数器25的计数值,输出从由数据缓冲部23缓冲的数据中选择的n比特数据。此外,关于数据缓冲部23和数据选择部24,在后面详细描述。
图4是示出发送装置10的数据缓冲部13和数据选择部14的结构的图。该图中还示出计数器15和同步信号生成部16。另外,在该图中示意性地示出向数据缓冲部13输入的n比特数据并且示意性地示出从数据选择部14输出的m比特数据。这里,设n=8、m=10。
数据缓冲部13具有串联连接的数据保持部131、132,该数据保持部131、132与时钟同步地保持n比特数据。数据选择部14具有存储n比特数据的存储部141~143。存储部141存储数据缓冲部13的数据保持部132所保持的n比特数据。存储部142存储数据缓冲部13的数据保持部131所保持的n比特数据。存储部143存储输入到数据缓冲部13的n比特数据。
即,存储部141存储n比特数据[A0~A7],存储部142接着存储n比特数据[B0~B7],存储部143能够进一步接着存储n比特数据[C0~C7]。数据选择部14根据存储部141~143所存储的数据,输出m比特数据[A0~A7,B0,B1],接着输出m比特数据[B2~B7,C0~C3]。
图5是示出接收装置20的数据缓冲部23和数据选择部24的结构的图。该图中还示出计数器25。另外,在该图中示意性地示出向数据缓冲部23输入的m比特数据并且示意性地示出从数据选择部24输出的n比特数据。这里,设n=8、m=10。
数据缓冲部23具有串联连接的数据保持部231、232,该数据保持部231、232与时钟同步地保持m比特数据。数据选择部24具有存储m比特数据的存储部241~243。存储部241存储数据缓冲部23的数据保持部232所保持的m比特数据。存储部242存储数据缓冲部23的数据保持部231所保持的m比特数据。存储部243存储输入到数据缓冲部23的m比特数据。
即,存储部241存储m比特数据[A0~A7,B0,B1],存储部242接着存储m比特数据[B2~B7,C0~C3],存储部243能够进一步接着存储m比特数据[C4~C7,D0~D5]。数据选择部24根据存储部241~243所存储的数据,输出n比特数据[A0~A7],接着输出n比特数据[B0~B7],进一步接着输出n比特数据[C0~C7]。
图6是对本实施方式的发送接收系统1中的各信号和各数据进行说明的图。该图的(a)示出时钟,该图的(b)示出DE信号,该图的(c)示出n比特数据,该图的(d)示出同步信号,该图的(e)示出m比特数据。这里,设n=8、m=10。另外,设P=8、Q=2。
在发送装置10中,在与时钟(该图的(a))同步地输入的n比特数据(该图的(c))是有效数据(图像数据)的期间内DE信号(该图的(b))是H电平。同步信号生成部16所生成的周期(P+Q)的同步信号(该图的(d))在P循环期间内是H电平,在Q循环期间内是L电平。从数据选择部14输出的m比特数据(该图的(e))在同步信号是H电平的P循环期间内是图像数据(在图中表述为A0~J7),在同步信号是L电平的Q循环期间内是特定数据而不是图像数据(在图中表述为BS,BE)。
在接收装置20中,通过与发送装置10的处理相反的处理,能够根据接收到的数据来恢复时钟、DE信号以及同步信号,能够识别图像数据和特定数据,能够取得n比特数据。
通过在n、m、P、Q之间满足n<m、n(P+Q)≤mP的关系,而能够在同步信号是H电平的P循环期间内传送图像数据,能够在同步信号是L电平的Q循环期间内传送特定数据。即,在DE信号是H电平且传送图像数据的有效数据期间内,也能够以周期(P+Q)传送特定数据。
通过使用该特定数据的发送接收的定时,能够取得发送装置10的编码部12中的编码处理与接收装置20的解码部22中的解码处理之间的同步。而且,即使在因噪声而失去发送装置10的编码部12中的编码处理与接收装置20的解码部22中的解码处理之间的同步的情况下,也能够在早期恢复两者间的同步。
图7是示出本实施方式的发送接收系统1中的图像显示的一例的图。如该图所示,当在从发送装置10经由传送路径向接收装置20传送的串行数据中暂时地叠加有噪声的情况下,在某帧中从叠加有噪声的某行的某像素到传送下一特定数据时为止显示紊乱。由于通过该特定数据的传送而恢复发送装置10的编码部12中的编码处理与接收装置20的解码部22中的解码处理之间的同步,因此在该特定数据的传送时之后,可以进行正常的显示。因此,减少画面的闪烁等而提高图像显示的品质。
此外,在以上的实施方式中,对从发送装置向接收装置传送的数据是图像数据的情况进行了说明。但是,本发明也可以应用于在通常将编码数据作为串行数据进行传送的情况下取得发送侧的编码处理与接收侧的解码处理之间的同步的发送接收系统。
产业上的可利用性
可应用于在因噪声而失去发送装置中的编码处理与接收装置中的解码处理之间的同步的情况下能够在早期恢复两者间的同步的发送装置、接收装置以及发送接收系统的用途。
标号说明
1:发送接收系统;10:发送装置;11:串行器;12:编码部;13:数据缓冲部;14:数据选择部;15:计数器;16:同步信号生成部;20:接收装置;21:解串器;22:解码部;23:数据缓冲部;24:数据选择部;25:计数器。
Claims (3)
1.一种发送装置,其发送嵌入有时钟的串行数据,其特征在于,该发送装置具有:
计数器,其对时钟的脉冲进行计数;
同步信号生成部,其根据所述计数器的计数值,生成周期(P+Q)的同步信号,其中该同步信号在所述时钟的P循环期间内是第1电平,在紧接着所述P循环期间的Q循环期间内是第2电平;
数据缓冲部,其与所述时钟同步地按照每n比特输入数据而进行缓冲;
数据选择部,其根据所述计数器的计数值,输出从由所述数据缓冲部缓冲的数据中选择的m比特数据;
编码部,其在所述同步信号是所述第1电平的期间内与所述时钟同步地从所述数据缓冲部读出m比特数据且对该数据进行编码而输出该编码后的数据,在所述同步信号是所述第2电平的期间内与所述时钟同步地输出特定数据;以及
串行器,其将从所述编码部输出的数据转换成串行数据而发出该串行数据,
n、m、P、Q为自然数,n<m、n(P+Q)≤mP。
2.一种接收装置,其接收嵌入有时钟的串行数据,其特征在于,该接收装置具有:
解串器,其接收发送来的串行数据,且将该串行数据转换成并行数据而与时钟同步地输出该并行数据;
解码部,其判别从所述解串器输出的并行数据是否是特定数据,且再生周期(P+Q)的同步信号,并且在所述同步信号是第1电平的期间内对所述并行数据进行解码而与所述时钟同步地输出该解码后的m比特数据,其中该同步信号在所述并行数据不是所述特定数据的P循环期间内是所述第1电平,在所述并行数据是所述特定数据的Q循环期间内是第2电平;
计数器,其对所述时钟的脉冲进行计数,且每隔所述同步信号的1个周期将计数值初始化;
数据缓冲部,其与所述时钟同步地输入从所述解码部输出的m比特数据而进行缓冲;以及
数据选择部,其根据所述计数器的计数值,输出从由所述数据缓冲部缓冲的数据中选择的n比特数据,
n、m、P、Q为自然数,n<m、n(P+Q)≤mP。
3.一种发送接收系统,其特征在于,该发送接收系统具有:
权利要求1所述的发送装置,其发送数据;以及
权利要求2所述的接收装置,其接收从所述发送装置发送来的数据。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014082785A JP6120798B2 (ja) | 2014-04-14 | 2014-04-14 | 送信装置、受信装置および送受信システム |
JP2014-082785 | 2014-04-14 | ||
PCT/JP2015/057154 WO2015159615A1 (ja) | 2014-04-14 | 2015-03-11 | 送信装置、受信装置および送受信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106165438A true CN106165438A (zh) | 2016-11-23 |
CN106165438B CN106165438B (zh) | 2019-04-12 |
Family
ID=54323831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580019000.9A Active CN106165438B (zh) | 2014-04-14 | 2015-03-11 | 发送装置、接收装置以及发送接收系统 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9876634B2 (zh) |
EP (1) | EP3133823B1 (zh) |
JP (1) | JP6120798B2 (zh) |
KR (1) | KR101770938B1 (zh) |
CN (1) | CN106165438B (zh) |
WO (1) | WO2015159615A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI826675B (zh) * | 2019-05-29 | 2023-12-21 | 日商索尼半導體解決方案公司 | 發送裝置及通訊系統 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6667847B2 (ja) * | 2016-08-12 | 2020-03-18 | ザインエレクトロニクス株式会社 | 受信装置および送受信システム |
US20190342609A1 (en) * | 2017-01-16 | 2019-11-07 | Sony Semiconductor Solutions Corporation | Transmission control apparatus, reception control apparatus, and transceiving control system |
JP7224637B2 (ja) * | 2019-03-28 | 2023-02-20 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信装置および送受信システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101669365A (zh) * | 2007-11-30 | 2010-03-10 | 哉英电子股份有限公司 | 视频信号发送装置、视频信号接收装置以及视频信号传送系统 |
WO2012157650A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | 画像処理装置 |
US20140003794A1 (en) * | 2012-07-02 | 2014-01-02 | Kabushiki Kaisha Toshiba | Image processing apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175950A (ja) * | 1991-11-25 | 1993-07-13 | Fujitsu Ltd | フレーム同期方式 |
JP2001352314A (ja) * | 2000-06-08 | 2001-12-21 | Mitsubishi Electric Corp | データ伝送装置,データ伝送システムおよびコンピュータ読み取り可能な記録媒体 |
JP4207073B2 (ja) * | 2006-09-13 | 2009-01-14 | ソニー株式会社 | 変調装置および方法、記録媒体、並びに復調装置および方法 |
-
2014
- 2014-04-14 JP JP2014082785A patent/JP6120798B2/ja active Active
-
2015
- 2015-03-11 WO PCT/JP2015/057154 patent/WO2015159615A1/ja active Application Filing
- 2015-03-11 CN CN201580019000.9A patent/CN106165438B/zh active Active
- 2015-03-11 KR KR1020167030671A patent/KR101770938B1/ko active IP Right Grant
- 2015-03-11 EP EP15779958.6A patent/EP3133823B1/en active Active
- 2015-03-11 US US15/303,582 patent/US9876634B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101669365A (zh) * | 2007-11-30 | 2010-03-10 | 哉英电子股份有限公司 | 视频信号发送装置、视频信号接收装置以及视频信号传送系统 |
WO2012157650A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | 画像処理装置 |
US20140003794A1 (en) * | 2012-07-02 | 2014-01-02 | Kabushiki Kaisha Toshiba | Image processing apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI826675B (zh) * | 2019-05-29 | 2023-12-21 | 日商索尼半導體解決方案公司 | 發送裝置及通訊系統 |
Also Published As
Publication number | Publication date |
---|---|
US20170033920A1 (en) | 2017-02-02 |
JP2015204513A (ja) | 2015-11-16 |
EP3133823B1 (en) | 2019-03-06 |
CN106165438B (zh) | 2019-04-12 |
KR101770938B1 (ko) | 2017-08-23 |
EP3133823A1 (en) | 2017-02-22 |
JP6120798B2 (ja) | 2017-04-26 |
WO2015159615A1 (ja) | 2015-10-22 |
KR20160144411A (ko) | 2016-12-16 |
US9876634B2 (en) | 2018-01-23 |
EP3133823A4 (en) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2908536B1 (en) | Video signal transmission device | |
CN101543060B (zh) | 摄像设备、摄像电路和图像处理电路 | |
CN1307504C (zh) | 畸变调整电路 | |
KR101266067B1 (ko) | 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치 | |
US8781022B1 (en) | Methods for multi-level data transmission | |
CN102905056B (zh) | 视频图像处理方法及装置 | |
JP6435331B2 (ja) | 埋め込まれた撮像クロッキングのためのシステム及び方法 | |
CN106165438A (zh) | 发送装置、接收装置以及发送接收系统 | |
JPH11506289A (ja) | デジタルビデオ伝送のためのブロックコーディング | |
US9036081B2 (en) | Video signal transmission device, video signal reception device, and video signal transmission system | |
CN109413398A (zh) | 一种低延时分辨率自适应视频光纤传输编解码装置 | |
WO2013150698A1 (ja) | 映像信号送信装置及び受信装置 | |
JP2018148275A (ja) | 画像伝送システムの受信装置及び受信装置の作動方法 | |
CN103974018A (zh) | 一种基于FPGA的Camera Link转SD/HD-SDI的方法 | |
KR100513274B1 (ko) | 압축기법을 이용한 고속의 디브이아이 제어 방법 및 이를이용한 디브이아이 송신기 및 수신기 | |
CN109872672B (zh) | 数据驱动装置、数据处理装置以及显示驱动系统 | |
CN106803903B (zh) | 一种fpd-link视频传输中视频控制信号的解码电路 | |
JP6576185B2 (ja) | 画像データの送信回路およびそれを用いた電子機器、画像データの伝送システム | |
CN112702608B (zh) | 一种2 lane的LVDS视频编码方法及系统 | |
US20160373616A1 (en) | Video signal transmission apparatus | |
CN102035994A (zh) | 一种无损改变输出视频格式的电路及方法 | |
JP2024053934A (ja) | 送信装置、受信装置および送受信システム | |
TW201132133A (en) | Receiving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |