CN109413398A

CN109413398A - 一种低延时分辨率自适应视频光纤传输编解码装置

Info

Publication number: CN109413398A
Application number: CN201811483592.1A
Authority: CN
Inventors: 李跃文; 王永星; 左朋莎; 王智辉; 陈旭辉; 郭子昂
Original assignee: China Aviation Optical Electrical Technology Co Ltd
Current assignee: China Aviation Optical Electrical Technology Co Ltd
Priority date: 2018-12-05
Filing date: 2018-12-05
Publication date: 2019-03-01

Abstract

一种低延时分辨率自适应视频光纤传输编解码装置，包括视频输入端、视频输出端；视频输入端包括USB设备A、FPGA A、接口模块A、USB接口芯片A、光电模块A；视频输出端包括光电模块B、FPGA B、接口模块B、USB接口芯片B、USB设备B；FPGA A编程生成视频处理模块、数据封帧模块A、数据解帧模块A、EDID处理模块A；FPGA B编程生成数据解帧模块B、数据封帧模块B、时钟模块B、视频还原模块、EDID处理模块B；视频输入端通过FPGA A的实时同步波形采样，获得视频数据和控制时序，对视频数据和控制时序重新编码，实现视频编码和时序编码的同步传输；视频输出端通过FPGA B对接收到的视频编码和时序编码进行视频同步还原，达到了低延时和分辨率自适应的目的。

Description

一种低延时分辨率自适应视频光纤传输编解码装置

技术领域

本发明涉及视频信号光纤传输技术领域，具体涉及用于高清视频单光纤传输的一种低延时显示分辨率自适应视频光纤传输编解码装置。

背景技术

传统视频光纤传输方法是基于图像恢复的方式，其传输数据以一帧或一场方式进行传输，视频输入端需要缓存一帧或一场的视频数据，然后再向外发送一帧或一场的视频数据；视频输出端同样会缓存一帧或一场的视频数据，然后再进行恢复；在实际的传输过程中因视频输入和输出端均需等待一帧或一场视频数据，因此会有较大的延时，此延迟时间会与视频显示刷新率及视频数据处理有关，通常大于40ms；当切换不同的分辨率的视频时，视频数据也会随之变化，同时显示时序也会随之变化，光纤接收端无法识别不同分辨率下和不同帧频和场频的视频，从而产生了不能自适应分辨率的问题。

发明内容

本发明的目的在于提供一种低延时分辨率自适应视频光纤传输编解码装置，包括视频输入端、视频输出端；视频输入端设置有接口模块A、FPGA A、光电模块A，接口模块A内设置的DVI解码芯片将DVI视频源的数字信号解码成像素时钟、Vs信号、Hs信号、DE信号、RGB888信号传送至FPGA A，FPGA A实时同步采集成像素时钟、Vs信号、Hs信号、DE信号、RGB888信号并编码、封帧，最后经FPGA A内置的GTX收发模块A、光电模块A将视频数据发送出去；视频输出端设置有光电模块B、FPGA B、接口模块B，光电模块B将接收到的视频数据经FPGA B内置的GTX收发模块B传送到FPGA B内，FPGA B将接收到的视频数据还原成像素时钟、Vs信号、Hs信号、DE信号、RGB888信号，并传送到接口模块B内设置的DVI编码芯片，DVI编码芯片将像素时钟、Vs信号、Hs信号、DE信号、RGB888信号转换成标准DVI视频信号，传送到显示设备进行显示。

为实现上述发明目的，本发明采用如下技术方案：一种低延时分辨率自适应视频光纤传输编解码装置，包括包括视频输入端、视频输出端；其中视频输入端包括DVI视频源、USB设备A、FPGA A、接口模块A、USB接口芯片A、光电模块A；所述FPGA A为可编程逻辑器件，通过编程方式在FPGA A内生成视频处理模块、数据封帧模块A、数据解帧模块A、EDID处理模块A；所述FPGA A内部还集成有GTX收发模块A；所述视频处理模块与数据封帧模块A通过单向传输总线A1连接，数据封帧模块A与GTX收发模块A通过单向传输总线A2连接，GTX收发模块A与数据解帧模块A通过单向传输总线A3连接，数据解帧模块A与EDID处理模块A通过单向传输总线A4连接；所述接口模块A包括DVI解码芯片、中继器芯片A、EEPROM芯片；中继器芯片A与EEPROM芯片通过I2C总线连接；DVI视频源通过DVI视频数据线A与接口模块A的DVI解码芯片连接；DVI解码芯片与视频处理模块之间通过像素时钟、Vs信号、Hs信号、DE信号、RGB888单向传输线连接；接口模块A的EEPROM芯片通过单向传输EDID数据线A与DVI视频源连接；接口模块A的中继器芯片A与EDID处理模块A之间通过I2C总线连接；USB设备A与USB接口芯片A之间通过双向键鼠信号线A连接；USB接口芯片A与FPGA A内的数据封帧模块A之间通过单向传输USBIN-A连接；FPGA A内的数据解帧模块A与USB接口芯片A之间通过单向传输USB OUT-A连接；FPGA A内的GTX收发模块A与光电模块A之间通过双向传输的串行信号线A连接；FPGA A内的EDID处理模块A与DVI视频源之间还有单向传输的HPD detect-A线连接；

其中视频输出端包括光电模块B、FPGA B、接口模块B、USB接口芯片B、显示设备、USB设备B；所述光电模块B与光电模块A之间通过双向传输光纤连接；所述FPGA B为可编程逻辑器件，通过编程方式在FPGA B内生成数据解帧模块B、数据封帧模块B、时钟模块B、视频还原模块、EDID处理模块B；所述FPGA B内部还集成有GTX收发模块B；GTX收发模块B与数据解帧模块B之间通过单向传输总线B2连接；数据解帧模块B与视频还原模块之间通过单向传输总线B1连接；数据解帧模块B与时钟模块B通过单向传输时钟数据线连接；时钟模块B与视频还原模块之间通过单向传输时钟信号线连接；EDID处理模块B与数据封帧模块B之间通过单向传输总线B4连接；数据封帧模块B与GTX收发模块B之间通过单向传输总线B3连接；所述光电模块B与FPGA B之间通过双向传输的串行信号线B连接；所述接口模块B包括DVI编码芯片、中继芯片B；FPGA B内的视频还原模块与接口模块B的DVI编码芯片之间通过Vs信号、Hs信号、DE信号、RGB888、像素时钟单向传输线连接；FPGA B内的EDID处理模块B与接口模块B的中继器芯片B之间通过I2C总线连接；显示设备与接口模块B的中继器芯片B之间通过单向传输EDID数据线B连接；FPGA B内的数据解帧模块B与USB接口芯片B之间通过单向传输USBOUT-B线连接；USB接口芯片与FPGA B内数据封帧模块B之间通过单向传输USB IN-B线连接；USB设备B与USB接口芯片B之间通过双向传输键鼠信号线B连接；显示设备与FPGAB内的EDID处理模块B之间通过单向传输HPD detect-B连接。

优选的，所述FPGA A内的视频处理模块包括视频检测、极性转换、色彩转换、视频编码四个模块，这四个模块之间依次通过单向传输总线A11、总线A12、总线A13连接；所述FPGA B内的视频还原模块包括视频解码、视频恢复、色彩转换三个模块，这三个模块之间依次通过单向传输总线B11、B12连接。

优选的，所述HPD detect-A线通过接口模块A，HPD detect-A、EDID数据线A、DVI视频数据线A合并构成标准DVI接口；所述HPD detect-B线通过接口模块B，HPD detect-B、EDID数据线B、DVI视频数据线B合并构成标准DVI接口。

优选的，所述键鼠信号线A、键鼠信号线B为标准USB接口连接。

优选的，所述USB接口芯片A与FPGA A连接、USB接口芯片B与FPGA B连接为为UART串口连接。

优选的，所述总线A1、A2、A3、A4、A11、A12、A13、B1、B2、B3、B4、B11、B12为并行数据总线。

优选的，由光电模块A下行传输至光电模块B的通信数据包含有效视频数据、视频时序编码、键鼠控制信号编码；由光电模块B上行传输至光电模块A的通信数据包含键鼠控制信号编码、HPD状态编码、EDID编码。

由于采用如上所述的技术方案，本发明具有如下有益效果：本发明所述的一种低延时分辨率自适应视频光纤传输编解码装置，视频输入端设置有接口模块A、FPGA A、光电模块A，接口模块A内设置的DVI解码芯片将DVI视频源的数字信号解码成像素时钟、Vs信号、Hs信号、DE信号、RGB888信号传送至FPGAA内的视频处理模块，实时同步采集成像素时钟、Vs信号、Hs信号、DE信号、RGB888信号，依据VESA显示标准，提取视频有效数据并对显示时序进行编码，经数据封帧模块A封帧，最后经FPGA A内置的GTX收发模块A转换为高速串行数据流，再通过光电模块A将高速数据流转换为光信号，经光纤发送出去；视频输出端设置有光电模块B、FPGA B、接口模块B，光电模块B将接收到的光信号转换为高速串行数据流，高速串行数据流传送到FPGA B内置的GTX收发模块转换成并行数据，并行数据经数据解帧模块B处理，分离出时钟数据和视频数据，时钟数据传送到时钟模块B进行同步时钟还原，还原后的同步时钟和视频数据传送到传送到FPGA B内的视频还原模块进行处理，视频还原模块还原出像素时钟、Vs信号、Hs信号、DE信号、RGB888信号，并传送到接口模块B内设置的DVI编码芯片，DVI编码芯片将像素时钟、Vs信号、Hs信号、DE信号、RGB888信号转换成标准DVI视频信号，传送到显示设备进行显示；本发明改变了以往图像以帧或场传输的方式，采用实时视频流处理的方式，避免了图像传输中需等待一帧或一场视频数据而造成的时间延迟；同时传送有效视频数据的同时，还带有视频时序编码，在视频输出端完全还原出DVI视频源的数字信号，因此具有分辨率自适应能力。

附图说明

图1是视频输入端功能框图；

图2视频输出端功能框图。

具体实施方式

通过下面的实施例可以更详细的解释本发明，公开本发明的目的旨在保护本发明范围内的一切变化和改进，本发明并不局限于下面的实施例：一种低延时分辨率自适应视频光纤传输编解码装置，包括视频输入端、视频输出端；

其中视频输入端包括DVI视频源、USB设备A、FPGA A、接口模块A、USB接口芯片A、光电模块A；所述FPGA A为可编程逻辑器件，通过编程方式在FPGAA内生成视频处理模块、数据封帧模块A、数据解帧模块A、EDID处理模块A；所述FPGA A内部还集成有GTX收发模块A；所述视频处理模块与数据封帧模块A通过单向传输总线A1连接，数据封帧模块A与GTX收发模块A通过单向传输总线A2连接，GTX收发模块A与数据解帧模块A通过单向传输总线A3连接，数据解帧模块A与EDID处理模块A通过单向传输总线A4连接；所述接口模块A包括DVI解码芯片、中继器芯片A、EEPROM芯片；中继器芯片A与EEPROM芯片通过I2C总线连接；DVI视频源通过DVI视频数据线A与接口模块A的DVI解码芯片连接；DVI解码芯片与视频处理模块之间通过像素时钟、Vs信号、Hs信号、DE信号、RGB888单向传输线连接；接口模块A的EEPROM芯片通过单向传输EDID数据线A与DVI视频源连接；接口模块A的中继器芯片A与EDID处理模块A之间通过I2C总线连接；USB设备A与USB接口芯片A之间通过双向键鼠信号线A连接；USB接口芯片A与FPGA A内的数据封帧模块A之间通过单向传输USB IN-A连接；FPGA A内的数据解帧模块A与USB接口芯片A之间通过单向传输USB OUT-A连接；FPGA A内的GTX收发模块A与光电模块A之间通过双向传输的串行信号线A连接；FPGA A内的EDID处理模块A与DVI视频源之间还有单向传输的HPD detect-A线连接；

其中视频输出端包括光电模块B、FPGA B、接口模块B、USB接口芯片B、显示设备、USB设备B；所述光电模块B与光电模块A之间通过双向传输光纤连接；所述FPGA B为可编程逻辑器件，通过编程方式在FPGA B内生成数据解帧模块B、数据封帧模块B、时钟模块B、视频还原模块、EDID处理模块B；所述FPGA B内部还集成有GTX收发模块B；GTX收发模块B与数据解帧模块B之间通过单向传输总线B2连接；数据解帧模块B与视频还原模块之间通过单向传输总线B1连接；数据解帧模块B与时钟模块B通过单向传输时钟数据线连接；时钟模块B与视频还原模块之间通过单向传输时钟信号线连接；EDID处理模块B与数据封帧模块B之间通过单向传输总线B4连接；数据封帧模块B与GTX收发模块B之间通过单向传输总线B3连接；所述光电模块B与FPGA B之间通过双向传输的串行信号线B连接；所述接口模块B包括DVI编码芯片、中继芯片B；FPGA B内的视频还原模块与接口模块B的DVI编码芯片之间通过Vs信号、Hs信号、DE信号、RGB888、像素时钟单向传输线连接；FPGA B内的EDID处理模块B与接口模块B的中继器芯片B之间通过I2C总线连接；显示设备与接口模块B的中继器芯片B之间通过单向传输EDID数据线B连接；FPGA B内的数据解帧模块B与USB接口芯片B之间通过单向传输USBOUT-B线连接；USB接口芯片与FPGA B内数据封帧模块B之间通过单向传输USB IN-B线连接；USB设备B与USB接口芯片B之间通过双向传输键鼠信号线B连接；显示设备与FPGAB内的EDID处理模块B之间通过单向传输HPD detect-B连接；

所述FPGA A内的视频处理模块包括视频检测、极性转换、色彩转换、视频编码四个模块，这四个模块之间依次通过单向传输总线A11、总线A12、总线A13连接；所述FPGA B内的视频还原模块包括视频解码、视频恢复、色彩转换三个模块，这三个模块之间依次通过单向传输总线B11、B12连接；

所述HPD detect-A线通过接口模块A，HPD detect-A、EDID数据线A、DVI视频数据线A合并构成标准DVI接口；所述HPD detect-B线通过接口模块B，HPD detect-B、EDID数据线B、DVI视频数据线B合并构成标准DVI接口；

所述键鼠信号线A、键鼠信号线B为标准USB接口连接。

低延时分辨率自适应视频光纤传输编解码装置在工作时，视频输入端的DVI接口与电脑的DVI输出端口连接，键鼠信号线A与电脑USB端口连接；视频输出端DVI接口与显示器连接，键鼠信号线B与带有USB接口的键盘、鼠标连接；

当视频输出端FPGA B内的EDID处理模块B检测到HPD detect-B为高电平时，EDID处理模块B通过中继器芯片B读取显示器内的EDID信息，并传输给FPGA B内的数据封帧模块B，数据封帧模块B对输入的EDID信息和通过USB IN-B线输入的键鼠操作数据进行数据打包、封帧，然后传送至FPGA B内的GTX收发模块B，转换为高速串行数据流，再经光电模块B转换为光信号，通过光纤传送至视频输入端的光电模块A；光电模块A将接收到的光信号转换为高速串行数据流，传输给FPGA A内的GTX收发模块A，GTX收发模块A将收到的高速串行数据流转换为并行数据传送到FPGA A内的数据解帧模块A，数据解帧模块A提取视频输出端连接的显示器的EDID信息、键鼠操作数据，显示器的EDID信息传送到FPGA A内的EDID处理模块A，键鼠操作数据通过USB接口芯片A传输到电脑，执行相应操作；EDID处理模块A通过接口模块A内的中继器芯片A将EDID信息写入接口模块A内的EEPROM芯片；同时，EDID处理模块A将HPDdetect-A线置为高电平；当视频输入端的电脑检测到HPD detect-A为高电平时，将读取EEPROM芯片内的EDID信息；电脑读取到EDID信息并判断正确后，开始输出视频数据；

当DVI视频数据输入到接口模块A的DVI解码芯片，DVI解码芯片对视频数据进行解码，生成像素时钟、Vs信号、Hs信号、DE信号、RGB888并行数据，传输给FPGA A内的视频处理模块，视频处理模块实时同步扫描、获取视频数据和显示时序数据并进行编码，生成并行的有效视频数据和显示时序编码，然后传送到FPGA A内的数据封帧模块A；数据封帧模块A对接收到的并行数据和通过通过USB IN-A线收到的键鼠数据进行数据组帧，组帧后送入GTX收发模块A转换成高速串行数据流，经光电模块A进行转换为光信号，通过光纤传送至视频输出端的光电模块B；

光电模块B将接收到的光信号转换为高速串行数据流，传输给FPGA B内的GTX收发模块B，GTX收发模块B将收到的高速串行数据流转换为并行数据传送到FPGA B内的数据解帧模块B，数据解帧模块B提取有效视频数据编码、显示时序编码、键鼠数据，有效视频数据编码直接传送到FPGA B内的视频还原模块，显示时序编码传送到FPGA B内的时钟模块B，键鼠数据通过USB接口芯片B传送到键盘或鼠标；传送到时钟模块B的时序编码还原出同步时钟，然后同步时钟传送到视频还原模块；视频还原模块对输入的有效视频数据编码、同步时钟进行处理，最终转换为像素时钟、Vs信号、Hs信号、DE信号、RGB888并行数据，并行数据输入到接口模块B的DVI编码芯片，还原出视频输入端的视频信号，视频信号输出到显示器进行显示。

本发明未详述部分为现有技术。

Claims

1.一种低延时分辨率自适应视频光纤传输编解码装置，其特征是：包括视频输入端、视频输出端；

其中视频输入端包括DVI视频源、USB设备A、FPGA A、接口模块A、USB接口芯片A、光电模块A；所述FPGA A为可编程逻辑器件，通过编程方式在FPGA A内生成视频处理模块、数据封帧模块A、数据解帧模块A、EDID处理模块A；所述FPGA A内部还集成有GTX收发模块A；所述视频处理模块与数据封帧模块A通过单向传输总线A1连接，数据封帧模块A与GTX收发模块A通过单向传输总线A2连接，GTX收发模块A与数据解帧模块A通过单向传输总线A3连接，数据解帧模块A与EDID处理模块A通过单向传输总线A4连接；所述接口模块A包括DVI解码芯片、中继器芯片A、EEPROM芯片；中继器芯片A与EEPROM芯片通过I2C总线连接；DVI视频源通过DVI视频数据线A与接口模块A的DVI解码芯片连接；DVI解码芯片与视频处理模块之间通过像素时钟、Vs信号、Hs信号、DE信号、RGB888单向传输线连接；接口模块A的EEPROM芯片通过单向传输EDID数据线A与DVI视频源连接；接口模块A的中继器芯片A与EDID处理模块A之间通过I2C总线连接；USB设备A与USB接口芯片A之间通过双向键鼠信号线A连接；USB接口芯片A与FPGA A内的数据封帧模块A之间通过单向传输USB IN-A连接；FPGA A内的数据解帧模块A与USB接口芯片A之间通过单向传输USB OUT-A连接；FPGA A内的GTX收发模块A与光电模块A之间通过双向传输的串行信号线A连接；FPGA A内的EDID处理模块A与DVI视频源之间还有单向传输的HPD detect-A线连接；

其中视频输出端包括光电模块B、FPGA B、接口模块B、USB接口芯片B、显示设备、USB设备B；所述光电模块B与光电模块A之间通过双向传输光纤连接；所述FPGA B为可编程逻辑器件，通过编程方式在FPGA B内生成数据解帧模块B、数据封帧模块B、时钟模块B、视频还原模块、EDID处理模块B；所述FPGA B内部还集成有GTX收发模块B；GTX收发模块B与数据解帧模块B之间通过单向传输总线B2连接；数据解帧模块B与视频还原模块之间通过单向传输总线B1连接；数据解帧模块B与时钟模块B通过单向传输时钟数据线连接；时钟模块B与视频还原模块之间通过单向传输时钟信号线连接；EDID处理模块B与数据封帧模块B之间通过单向传输总线B4连接；数据封帧模块B与GTX收发模块B之间通过单向传输总线B3连接；所述光电模块B与FPGA B之间通过双向传输的串行信号线B连接；所述接口模块B包括DVI编码芯片、中继芯片B；FPGA B内的视频还原模块与接口模块B的DVI编码芯片之间通过Vs信号、Hs信号、DE信号、RGB888、像素时钟单向传输线连接；FPGA B内的EDID处理模块B与接口模块B的中继器芯片B之间通过I2C总线连接；显示设备与接口模块B的中继器芯片B之间通过单向传输EDID数据线B连接；FPGA B内的数据解帧模块B与USB接口芯片B之间通过单向传输USB OUT-B线连接；USB接口芯片与FPGA B内数据封帧模块B之间通过单向传输USB IN-B线连接；USB设备B与USB接口芯片B之间通过双向传输键鼠信号线B连接；显示设备与FPGAB内的EDID处理模块B之间通过单向传输HPD detect-B连接。

2.根据权利要求1所述的低延时分辨率自适应视频光纤传输编解码装置，其特征是：所述FPGA A内的视频处理模块包括视频检测、极性转换、色彩转换、视频编码四个模块，这四个模块之间依次通过单向传输总线A11、总线A12、总线A13连接；所述FPGA B内的视频还原模块包括视频解码、视频恢复、色彩转换三个模块，这三个模块之间依次通过单向传输总线B11、B12连接。

3.根据权利要求1所述的低延时分辨率自适应视频光纤传输编解码装置，其特征是：所述HPD detect-A线通过接口模块A，HPD detect-A、EDID数据线A、DVI视频数据线A合并构成标准DVI接口；所述HPD detect-B线通过接口模块B，HPD detect-B、EDID数据线B、DVI视频数据线B合并构成标准DVI接口。

4.根据权利要求1所述的低延时分辨率自适应视频光纤传输编解码装置，其特征是：所述键鼠信号线A、键鼠信号线B为标准USB接口连接。

5.根据权利要求1所述的低延时分辨率自适应视频光纤传输编解码装置，其特征是：所述USB接口芯片A与FPGA A连接、USB接口芯片B与FPGA B连接为为UART串口连接。

6.根据权利要求1或2所述的低延时分辨率自适应视频光纤传输编解码装置，其特征是：所述总线A1、A2、A3、A4、A11、A12、A13、B1、B2、B3、B4、B11、B12为并行数据总线。

7.根据权利要求1所述的低延时分辨率自适应视频光纤传输编解码装置，其特征是：由光电模块A下行传输至光电模块B的通信数据包含有效视频数据、视频时序编码、键鼠控制信号编码；由光电模块B上行传输至光电模块A的通信数据包含键鼠操作信号编码、HPD状态编码、EDID编码。