CN103813144A - 信息处理装置、成像装置及信息处理方法 - Google Patents
信息处理装置、成像装置及信息处理方法 Download PDFInfo
- Publication number
- CN103813144A CN103813144A CN201310536139.3A CN201310536139A CN103813144A CN 103813144 A CN103813144 A CN 103813144A CN 201310536139 A CN201310536139 A CN 201310536139A CN 103813144 A CN103813144 A CN 103813144A
- Authority
- CN
- China
- Prior art keywords
- view data
- data
- unit
- clock
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Studio Devices (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及信息处理装置、成像装置及信息处理方法,具体提供了一种信息处理装置,包括:N个第一时钟变换单元(N为整数),将作为并行数据的图像数据变换成具有特定时钟周期的图像数据;串行变换单元,将N条所变换的图像数据变换成单系统串行数据并输出所变换的数据;并行变换单元,被输入所变换的图像数据,且并行变换单元将数据变换成N条具有预定位数的并行数据;同步数据生成单元,生成图像数据的同步数据;以及N个第二时钟变换单元,将所变换的N条图像数据从特定时钟周期重新变换成原始时钟周期,并且将所变换的图像数据的时钟周期设置为处于与由同步数据生成单元生成的同步数据同步的相位。
Description
相关申请的交叉引用
本申请要求于2012年11月8日提交的日本在先专利申请JP2012-246191的权益,将其全部内容结合于此供参考。
技术领域
本公开涉及一种信息处理装置和输出图像数据的成像装置,以及应用于该信息处理装置的信息处理方法。
背景技术
随着分辨率不断变大,诸如成像装置的信息处理装置中处理的图像数据倾向于具有数量不断增加的像素。作为成像装置,例如,能捕捉具有一帧的图像分辨率的图像的成像装置已被开发,该一帧的图像分辨率由约4000×约2000的水平像素数×垂直线数(这是所谓的4K或4K2K分辨率)表示。
4K分辨率的图像数据在一帧内的像素数约是现有技术中HD(高清晰度)格式的图像数据的4倍。为此,当传送4K分辨率的图像数据(在下文中称作“4K图像数据”)时,必须传送一帧时间内的像素的约4倍的数据,且传送速率增加至HD格式的图像数据的约4倍。目前,以这样高的传送速率向另一装置传送图像数据还是一个挑战。
作为传送4K分辨率的图像数据的一项技术,以4路预先设计好的传送路径进行4分割传送是已知的。换句话说,当成像装置与另一装置连接时,例如,使用4根连接电缆进行连接,且成像装置中的图像处理单元将4K图像数据分成4条,并随后生成4条HD格式的分割图像数据。随后,该成像装置分别向4根传送电缆输出4条HD格式的分割图像数据。接收到从该成像装置传送来的图像数据的装置将从4根传送电缆分别传送来的图像数据合并成一条数据以恢复原始的4K图像数据。
如上所述,通过将数据分割成4条,每个传送电缆的传送速率就变得基本上与在传送HD格式的图像数据时的传送速率相同,且因此4K图像数据可采用已建立的传送格式进行传送。
日本待审查专利申请公开第2011-259332号公开了将4K图像数据分割成4条数据并进行传送的技术的实例。
发明内容
同时,数字图像数据通常作为并行数据在诸如成像装置的信息处理装置中传输。当一个像素的数据例如由24位组成时,该24位数据作为并行数据而在成像装置中的24条线上传送。
这里,假设成像装置同时处理通过将4K图像数据分割成4条所得到的4条分割的HD格式的图像数据。另外,当分割的图像数据的一条中的一个像素是24位数据时,该图像数据是具有总和为24×4的总共96位的数据。
为将96位数据作为并行数据传送,必须将处理单元用96条线相互连接。然而,考虑到确保基板上配线图案被设置的面积以及处理单元的连接端子等,在成像装置中用96条线将处理单元相互连接是不现实的。
因此,随着图像数据的像素数不断增大,有必要使得诸如处理图像数据的成像装置的装置能在装置内有效地传送图像数据。
当在装置内传送图像数据时,希望增强传送效率。
根据本公开的一种实施方式,提供了一种信息处理装置,其包括N个(N是整数)第一时钟变换单元,串行变换单元,并行变换单元,N个第二时钟变换单元,以及同步数据生成单元。该第一时钟变换单元将作为并行数据的图像数据变换成具有特定时钟周期的图像数据。
串行变换单元将N条由第一时钟变换单元变换的图像数据变换成单系统串行数据并输出该变换后的数据。
将由串行变换单元变换的图像数据输入并行变换单元,且并行变换单元将该数据变换成具有预定位数的N条并行数据。
同步数据生成单元生成图像数据的同步数据。
第二时钟变换单元将由并行变换单元变换的图像数据从特定时钟周期再次变换成原始时钟周期,并将该变换的图像数据的时钟周期设置为处于与由同步数据生成单元生成的同步数据同步的相位。
根据本公开的另一实施方式,提供了一种成像装置,其包括成像单元,N个(N是整数)第一时钟变换单元,串行变换单元,并行变换单元,N个第二时钟变换单元,以及同步数据生成单元。
该成像单元执行成像并输出图像数据。
将由成像单元成像并获取的作为并行数据的图像数据提供至第一时钟变换单元,且第一时钟变换单元将作为并行数据的该图像数据变换成具有特定时钟周期的图像数据。
串行变换单元将由第一时钟变换单元变换的N条图像数据变换成单系统串行数据并输出该变换的数据;
将由串行变换单元变换的图像数据输入并行变换单元中,且该并行变换单元将该图像数据变换成具有预定位数的N条并行数据。
同步数据生成单元生成图像数据的同步数据。
第二时钟变换单元将由并行变换单元变换的图像数据从特定时钟周期再次变换成原始时钟周期,并将该变换的图像数据的时钟周期设置为处于与由同步数据生成单元生成的同步数据同步的相位。
输出单元输出由第二时钟变换单元变换的图像数据。
根据本公开的另一实施方式,提供了一种信息处理方法,其中,将作为并行数据的N(N是整数)条图像数据变换成具有特定时钟周期的图像数据。随后,将具有特定时钟周期的图像数据变换成单系统串行数据。然后,将变换成串行数据的图像数据变换成N条具有预定位数的并行数据。进一步地,再将该具有预定位数的并行数据从特定时钟周期变换成原始时钟周期。在变换期间,将所变换的图像数据的时钟周期设置为处于与同步数据同步的相位。
根据本公开的一种实施方式,由于将作为并行数据的图像数据转换成串行数据并随后进行传送,所以该图像数据能够在使用串行数据的传送路径的装置中高效地进行传送。
根据本公开的一种实施方式,图像数据可作为串行数据在装置中传送,且例如即使在该图像数据具有大数量的像素时,也能够以基板上的小配线图案进行传送,并且相应地,可以很高的效率传送图像数据。
附图说明
图1是示出根据本公开第一实施方式的成像装置的整体配置的框图。
图2是示出根据本公开第一实施方式的传送图像数据的实例的框图。
图3是示出根据本公开第一实施方式的选择图像数据的实例的示图。
图4是示出根据本公开第一实施方式的输出接口单元的框图。
图5是示出根据本公开第一实施方式的输出接口单元的处理的流程图。
图6是示出根据本公开第一实施方式的输出单元的框图。
图7是示出根据本公开第一实施方式的输出单元的处理的流程图。
图8是示出根据本公开第一实施方式的图像数据的传送时序的时序图。
图9是示出本公开第一实施方式的图像数据的传送时序的另一实例(线单元中传送的实例)的时序图。
图10是示出根据本公开第二实施方式的图像数据的传送时序的时序图。
图11是示出根据本公开第二实施方式的图象数据的传送时序的另一实例的时序图。
具体实施方式
在下文中,将参照附图对本公开的优选实施方式进行详细描述。注意,在本说明书和附图中,具有基本上相同功能和结构的结构元件采用相同的附图标记来表示,并且省略对这些结构元件的重复解释。
本公开的实施方式将按照以下顺序进行描述。
1.第一实施方式
1-1.成像装置的整体配置实例(图1)
1-2.图像数据的传送实例(图2)
1-3.图像数据的选择实例(图3)
1-4.输出接口单元的配置实例和操作实例(图4和图5)
1-5.输出单元的配置实例和操作实例(图6和图7)
1-6.处理时序的实例(图8和图9)
2.第二实施方式
2-1.图像数据的传送实例
2-2.处理时序的实例(图10和图11)
3.变形例
<1.第一实施方式>
[1-1.成像装置的整体配置实例]
图1是示出根据本公开第一实施方式的信息处理装置的配置实例的示意图。在第一实施方式中,将示出成像装置作为信息处理装置而被应用的实例。图1中所示的成像装置1实现了通过计算机执行的程序与稍后描述的内部模块协作执行的信号处理方法。
成像装置1具有图像传感器3,该图像传感器3使用利用由诸如透镜等构成的光学系统2在成像表面上形成其图像的物体的图像光输出图像数据;以及具有处理该图像数据的图像数据处理单元4。图像传感器3包括CCD(电荷耦合装置)图像传感器、CMOS(互补金属氧化物半导体)图像传感器等。使用在成像4K图像数据中具有足够数量的像素的图像传感器作为图像传感器3。
另外,成像装置1具有系统控制单元5,其控制图像传感器3的成像、图像数据处理单元4的处理等;以及具有接收用户的操作输入和向系统控制单元5输出操作信号的操作单元6。此外,成像装置1具有编码2K图像数据的2K编解码单元7a、编码4K图像数据的4K编解码单元7b、以及编码SD图像数据的SD编解码单元7c。编解码单元7a、7b和7c中的每一个将图像传感器3输出的图像数据编码成相应格式的图像数据。
由2K编解码单元7a编码的2K图像数据是具有约2000×约1000的水平像素数×垂直线数的HD格式的图像数据(或者是具有与此等同的分辨率的图像数据)。由4K编解码单元7b编码的4K图像数据是具有约4000×约2000的水平像素数×垂直线数的图像数据。由SD编解码单元7c编码的SD(标准定义)图像数据是具有720×480的水平像素数×垂直线数的SD格式的图像数据(或者是具有与此等同的分辨率的图像数据)。
此外,当编解码单元7a、7b和7c中的每一个编码每一种格式的图像数据时,存在图像数据被设置为原色数据(RGB数据)和亮度数据以及色差数据(YC数据)的情况。另外,在每一种格式中,存在24Hz、50Hz、60Hz等的各种帧频率。进一步地,在每个帧频率中,有步进扫描系统和隔行扫描系统。在下文中描述图像数据的格式时,附加一个P(例如,50P或60P)表示步进扫描系统,且附加一个I(例如,50I或60I)表示隔行扫描系统。在50P或者50I中的数字表示帧频率。
注意,当生成4K图像数据时,该4K编解码单元7b能通过将4K图像数据分割成4条而生成4条2K图像数据。当生成4条所分割的图像数据时,有多种分割方法用于4路分割。例如,有一种情况是将一个帧的像素分割成左上区、右上区、左下区和右下区4个区域,并且有一种情况是将一个帧的像素按顺序分配到4条图像数据中。
此外,成像装置1具有装载可移动介质11的介质接口8。该介质接口8将从每个编解码单元7a、7b和7c中接收到的图像数据写入可移动介质11上。另外,该介质接口8将从可移动介质11读到的图像数据供应至每个具有与该图像数据相对应的大小的编解码单元7a、7b和7c。
此外,成像装置1具有取景器9和液晶显示器10。可显示在取景器9和液晶显示器10上的图像的分辨率低于4K图像或2K图像的分辨率,且因此有必要根据该取景器9和液晶显示器10的分辨率来变换4K图像或2K图像的分辨率。
此外,在成像装置1中,安装有向外输出4K图像数据或2K图像数据以及可在其上显示4K图像或2K图像的监视器12。因为监视器12能够显示出分辨率还没有进行变换的4K图像,所以能够检查实际拍摄的图像。
图像数据处理单元4具有执行校正从图像传感器3输入的图像数据的校正单元21以及执行将R、G、B三原色从校正的图像数据中分离的色彩分离处理的色彩分离单元22。此外,该图像数据处理单元4具有对从颜色分离单元22输出的图像数据进行显影处理的第一显影单元23和第二显影单元25。这里的显影处理指的是对从色彩分离单元22输出的图像数据的颜色进行调整以便该图像数据变换成每种格式的合适的图像数据的处理。第一显影单元23执行对4K图像数据的显影处理。
此外,该图像数据处理单元4具有执行从色彩分离单元22输出的图像数据的分辨率的变换的第一分辨率变换单元24。该第一分辨率变换单元24执行将4K图像数据变换成2K图像数据的处理。分辨率由该第一分辨率变换单元24变换的2K图像数据被供应至第二显影单元25,且该第二显影单元25对该2K图像数据进行显影处理。
此外,图像数据处理单元4具有第二分辨率变换单元26,该第二分辨率变换单元26将2K图像数据的分辨率变换成其尺寸大小能够在取景器9上显示的图像数据的分辨率。进一步地,该图像数据处理单元4具有第三分辨率变换单元27,该第三分辨率变换单元27将2K图像数据的分辨率变换成其图像尺寸能够在液晶显示器10上显示的图像数据的分辨率。
此外,图像数据处理单元4具有控制图像数据处理单元4中的每个单元的操作的控制单元28和用作2K编解码单元7a和4K编解码单元7b的接口的编解码接口29。此外,图像数据处理单元4具有用作取景器9的接口的取景器接口30和用作液晶显示器10的接口的液晶显示器接口31。另外,图像数据处理单元4还具有用作监视器12的接口的监视器接口32。
此外,图像数据处理单元4具有存储器33。该存储器33可存储诸如4K图像数据的图像数据。
此外,图像数据处理单元4具有输出接口34,且从该输出接口34输出的图像数据被供应至成像装置1的输出单元13。该输出接口34将由每个编解码单元7a、7b和7c等编码的图像数据输出至输出单元13。
输出单元13具有图像数据的输出端口,并将图像数据从成像装置1传送到经由输出端口连接的外部信息处理装置(未示出)。输出单元13能输出诸如4K图像数据或2K图像数据的各种格式的图像数据。该输出单元13具有至少4个输出端口。此外,例如,当输出4K图像数据时,通过将4K图像数据分割成4条所获得的4条2K图像数据从该四个输出端口输出。此外,该四个输出端口也可输出不同格式的图像数据。由输出单元13输出的图像数据的格式根据来自系统控制单元5的指令决定。
图像数据处理单元4由称作LSI(大规模集成电路)的集成电路配置,且该LSI也建立在输出接口34中。当图像数据传送至输出单元13时,图像数据处理单元4中的输出接口34通过将该数据转变成并行数据进行传送。
[1-2.图像数据的传送实例]
图2是示出在图像数据处理单元4的输出接口34和输出单元13之间传送图像数据的实例的配置图。如之前所描述,该输出单元13具有4个输出端口,且输出接口34将用于输出数据的四个系统的图像数据从该四个输出端口传送至输出单元13。
如图2中所示,输出接口34具有变换四个系统的图像数据的时钟频率的四个时钟变换单元111至114。被提供至输出接口34的四个系统的图像数据是具有图像数据的每种格式的时钟频率的并行数据。
在图2的实例中,HD格式的YC数据格式中的60P(具有60Hz帧频率的步进扫描系统)的图像数据被供应至第一时钟变换单元111。供应至第一时钟变换单元111的图像数据的一个像素由20位组成,且其像素时钟频率是148.5MHz。
此外,HD格式的RGB数据格式中的30P(具有30Hz帧频率的步进扫描系统)的图像数据被供应至第二时钟变换单元112。供应至第二时钟变换单元112的图像数据的一个像素由20位组成,且其像素时钟频率是148.5MHz。
此外,HD格式的YC数据格式中的60I(具有60Hz帧频率的隔行扫描系统)的图像数据被供应至第三时钟变换单元113。供应至第三时钟变换单元113的图像数据的一个像素由20位组成,且其像素时钟频率是74.25MHz。
此外,SD格式的YC数据格式中的60I(具有60Hz帧频率的隔行扫描系统)的图像数据被供应至第四时钟变换单元114。供应至第四时钟变换单元114的图像数据的一个像素由10位组成,且其像素时钟频率是27MHz。
注意,图2中所示的4条图像数据的格式只是实例,且后续将描述可应用的各种不同格式的多条图像数据的组合。此外,存在供应至时钟变换单元111至114的图像数据的条数少于4的情况。
四个时钟变换单元111至114将各自的时钟频率变换成一个特定的时钟频率。在这个实例中,每个时钟变换单元111至114将输入图像数据的像素时钟频率变换成148.5MHz。148.5MHz是HD格式的图像数据的一个时钟频率。当输入到时钟变换单元111至114的图像数据是HD格式的并且时钟频率是148.5MHz时,每个时钟变换单元111至114输出时钟频率未经过变换的数据。
关于由四个时钟变换单元111至114输出的图像数据,随着时钟频率的变换,会生成布置图像数据的有效周期和未布置图像数据的无效周期。每个时钟变换单元111至114生成使能信号,该使能信号是指示有效周期和无效周期的数据,且该使能信号被加入到输出图像数据中。
随后,由时钟变换单元111至114输出的时钟频率为148.5MHz的图像数据分别被供应至位数变换单元121至124中。将作为21位并行数据并包括前面提及的使能信号的图像数据供应到每个位数变换单元121至124中,并变换成通过向21位增加3个无效位获得的24位并行数据。
由每个位数变换单元121至124输出的时钟频率为148.5MHz的24位并行图像数据被供应到并-串行变换单元130中。该并-串行变换单元130将96位(它是每条图像数据的相应24位的和)并行图像数据变换成单系统串行数据。由并-串行变换单元130输出的串行图像数据具有4×24位×148.5MHz=14.256Gbps的传送速率。
由并-串行变换单元130输出的串行图像数据被传送至输出单元13中的串-并行变换单元210中。串-并行变换单元210将供应的串行图像数据变换成并行图形数据,并将该数据分割成4条图像数据。由串-并行变换单元210变换的多条并行图像数据是各自具有148.5MHz的像素时钟频率和在一个像素中有21位的数据组。21位中的一位是使能信号。换句话说,在串-并行变换单元210中,恢复输入至输出接口34中的位数变换单元121至124中的4条图像数据。增加到位数变换单元121至124中的3位数据在串-并行变换单元210中没有被提取出。
此外,由串-并行变换单元210输出的4条图像数据供应至每个时钟变换单元221至224中。
每个时钟变换单元221至224进行重新变换,以变换到输入到输出接口34一侧的四个时钟变换单元111至114的图像数据的时钟频率。这时,每个时钟变换单元221至224利用使能信号执行提取有效周期的数据的处理。
由如上所述的输出单元13中的每个时钟变换单元221至224输出的4条图像数据的最大值被供应至输出端的每个输出处理单元(未示出),并被变换成传送格式的图像数据。对于传送串行数据的输出端,在输出处理单元中获得的图像数据被变换成串行数据。然后,在每个输出处理单元中变换的图像数据分别从四个输出端输出。
注意,如图2中所示,成像装置1具有同步数据输入端310,从输出单元13的每个输出端输出的图像数据被设置为与用作在同步数据输入端310中获得的参考的同步数据相位同步的图像数据。为执行同步处理,外部同步输入单元311捕捉在同步数据输入端310中获得的同步数据的时序。然后,同步数据生成单元312以与由外部同步输入单元311捕获的同步时序相符的时序产生同步数据,并将该数据供应至每个时钟变换单元221至224。在每个时钟变换单元221至224中,调整时钟周期从而使变换了时钟频率的图像数据的时钟时序的相位与在所供应的时钟数据中指示的同步时序相符。由同步数据生成单元312生成的同步数据也被供应至图像数据处理单元4。
进一步地,由时钟生成电路300变换的时钟频率被供应至图像数据处理单元4的时钟变换单元111至114以及输出单元13中的时钟变换单元221至224中。
同步数据生成单元312和时钟生成电路300可分别单独设置在图像数据处理单元4侧和输出单元13侧。
如图2中所示,图像数据的传送过程在输出接口34和输出单元13之间执行。为此,当图像数据从由LSI配置的图像数据处理单元4中的输出接口34输出时,没必要输出作为并行数据的图像数据。因此,与在本公开的实例中一样,即使当同时读出4个系统的图像数据时,设置在输出接口34和输出单元13之间的配线数量也可以大大减小,并且图像数据可高效地在装置之间传送。在图2的实例中,例示了将4条图像数据变换成单系统串行数据并传送该数据,然而,本公开的处理可被应用于将任意N(N为整数)条图像数据变换成单系统串行数据并进行传送的实例。
[1-3.图像数据的选择实例]
图3是示出从图像数据处理单元4供应至输出单元13的4条图像数据的组合的选择实例的示意图。在图3中,在图像数据选择单元490选择任意一条图像数据后,图像数据选择单元执行进行图2中所示的并-串行变换和串-并行变换的处理,且随后将4条图像数据传送至输出单元13。
经由图像数据选择单元490传送至输出单元13的4条图像数据被供应至每个物理层处理单元13a、13b、13c和13d,并随后被变换成从每个物理层处理单元13a、13b、13c和13d中的4个输出端输出的图像数据。每个物理层处理单元13a、13b、13c和13d是串行数字界面(SDI),且能够根据传送速率等选择三种输出格式。
如图3中所示,图像数据处理单元4能够生成各种格式的图像数据,在图3示出的实例中,11个图像生成单元401至411输出固定为超关闭(super-off)的图像数据,且11个图像生成单元421至431输出被选择为超开启(super-on)或者超关闭的任一种的图像数据。图像生成单元401至411和421至431是在图像数据处理单元4中能够虚拟生成的图像生成单元,且实际并未准备这么多数量的图像处理。注意,超开启的图像数据是通过叠加多个诸如通过成像获得的图像上的各种引导的时间编码或者文本获得的图像数据。换句话说,超关闭的图像数据是通过成像获得的且未经过改变而输出的图像数据。
将描述由每个图像生成单元401至411和421至431输出的图像格式的特殊实例。
图像生成单元401和421生成具有YC数据格式中的像素数据的4条图像数据,它们是通过将50P或者60P的4K图像数据分割成4条而获得的。这里所述的将数据分割成4条的意思是将每一帧分割成左上区域、右上区域、左下区域和右下区域。
图像生成单元402和422生成具有YC数据格式中的像素数据的4条图像数据,它们是通过将50P或者60P的4K图像数据分割成4条而获得的。这里所述的将数据分割成4条的意思是将图像数据按照预定的顺序排序并将该数据分成4条。
图像生成单元403和423生成具有RGB数据格式中的像素数据的4条图像数据,它们是通过将30P、25P和24P中的任一个的4K图像数据分割成4条而获得的。这里所述的将数据分割成4条的意思是将每一帧分割成左上区域、右上区域、左下区域和右下区域。
图像生成单元404和424生成具有RGB数据格式中的像素数据的4条图像数据,它们是通过将30P、25P和24P中的任一个的4K图像数据分割成4条而获得的。这里所述的将数据分割成4条的意思是将图像数据按照预定的顺序排序并将该数据分成4条。
图像生成单元405和425生成具有YC数据格式中的像素数据的4条图像数据,它们是通过将30P、25P和24P中的任一个的4K图像数据分割成4条而获得的。这里所述的将数据分割成4条的意思是将每一帧分割成左上区域、右上区域、左下区域和右下区域。
图像生成单元406-和426生成具有RGB数据格式中的像素数据的4条图像数据,它们是通过将50P或者60P的4K图像数据分割成4条而获得的。这里所述的将数据分割成4条的意思是将图像数据按照预定的顺序排序并将该数据分成4条。
图像生成单元407和427生成具有RGB数据格式中的像素数据的2条图像数据,它们是通过将50P或者60P的HD格式的图像数据分割成2条而获得的。
图像生成单元408和428生成30P、25P和24P中任一个的HD格式的具有RGB数据格式中的像素数据的图像数据。
图像生成单元409和429生成50P或者60P的HD格式的具有YC数据格式中的像素数据的图像数据。
图像生成单元410和430生成30P、25P、24P、50I和60I中任一个的HD格式的具有YC数据格式中的像素数据的图像数据。
图像生成单元411和431生成50I或60I的SD格式的具有YC数据格式中的像素数据的图像数据。
图像数据选择单元490选择由图像生成单元401至411和421至431的每一个生成的图像数据中的4条图像数据的最大值,并将该数据传送至输出单元13的物理层处理单元13a、13b、13c和13d。该数据作为串行数据在图像数据处理单元4和图2中所描述的输出单元13之间传送。
当图像数据选择单元490选择4条图像数据时,该4条图像数据可被设置为任意组合而获得。然而,考虑到通过将4K图像数据分割成4条而获得的多条图像数据和通过将HD图像数据分割成2条而获得的多条图像数据,优选同时选择4条或2条分割的图像数据。
4条图像数据的组合的一个实例是由上述图2中所示的四个时钟变换单元221至224输出的图像数据。
[1-4.输出接口单元的配置实例和操作实例]
图4是示出输出接口34中的时钟变换单元111的配置实例的示意图。
图4示出了一个时钟变换单元111的配置,然而,图2中所示的其他时钟变换单元112、113和114具有相同的配置。
如图4中所示,时钟变换单元111具有供给图像数据的输入部111a,暂时存储被供应至输入部111a的图像数据的缓冲器111b,以及输出从缓冲器111b中读出的图像数据的输出部111c。
具有预定位数(例如,20位)的图像数据被供应至输入部111a,并且提供与输入的图像数据同步的时钟。然后,与所提供的时钟同步,该输入部111a将图像数据写入到缓冲器111b中。
在这个实例中,输入部111a将该图像数据作为一个像素由20位组成的并行数据写入在缓冲器111b中。
148.5MHz的时钟被供应至输出部111c。输出部111c使用148.5MHz的时钟读出积聚在缓冲器111b中的图像数据。这里,时钟变换单元111具有产生使能信号的使能生成部111d。该使能生成部111d基于缓冲器111b读出图像信号的状态生成使能信号。具体来说,该使能生成部111d在输出部111c从缓冲器111b读出图像数据期间输出使能信号“1”。此外,该使能生成部111d在输出部111c不从缓冲器111b读出图像数据期间输出使能信号“0”。
从缓冲器111b读出的图像数据是一个像素由20位组成的并行数据,1位使能信号被加入到该20位的并行数据中,且相应地,从输出部111c输出的是21位的图像数据。
图5是示出使能生成部111d与从时钟变换单元111中的缓冲器111b读出图像数据同步地生成使能信号的处理实例的流程图。
首先,该使能生成部111d确定在缓冲器111b中是否有数据写入(步骤S11)。这里,当没有数据写入时,该使能生成部将待机,直到有新的像素数据写入。
当确定步骤S11中缓冲器111b中有数据写入时,该使能生成部111d设置使能信号为“1”(步骤S12)。然后,输出部111c与时钟同步地读出缓冲器111b中写入的图像数据(步骤S13)。在读出图像数据之后,输出部111c进一步确定缓冲器111b中是否有数据写入(S14),当有数据写入时,该处理返回至步骤S13,并执行读出该写入的数据。
之后,当在步骤S14中缓冲器111b中没有写入数据时,该处理返回至步骤S11的确定步骤中,该使能生成部将待机,直到有新的像素数据写入。
[1-5.输出单元的配置实例和操作实例]
图6是示出输出单元13中的时钟变换单元221的配置实例的示意图。
图6仅示出了时钟变换单元221的配置,然而,图2中示出的其他时钟变换单元222、223和224具有相同的配置。
如图6中所示,时钟变换单元221具有供应图像数据的输入部221a,暂时存储被供应至输入部221a的图像数据的缓冲器221b,以及输出从缓冲器221b中读出的图像数据的输出部221c。
由串-并行变换单元210变换的21位数据被供应至输入部221a。21位中的1位是使能信号,且其余的20位构成图像数据。随后,与所供应的148.5MHz时钟和使能信号同步,输入部221a将20位图像数据写入缓冲器221b中。
由输入部221a获得的1位使能信号被供应至使能检测部221d。该使能检测部221d在使能信号是“1”的时间将输入的图像数据写入缓冲器221b中。此外,在使能信号是“0”的时间,使能检测部221d停止在缓冲器221b中写入输入的图像数据。
输出的图像数据的时钟和与输出的图像数据同步的数据被供应至输出部221c。输出部221c利用供应的时钟读出聚积在缓冲器221b中的图像数据。从缓冲器221b读出的图像数据以向其增加同步数据的状态被输出。
图7是示出时钟变换单元221中的输入部221a将图像数据写入缓冲器221b内的处理实例的流程图。
首先,使能检测部221d确定所供应的使能信号是否是“1”(步骤S21)。当确定使能信号是“1”时,输入部221a将输入的图像数据写入缓冲器221b中(步骤S22)。在写入之后,使能检测部221d返回步骤S21的确定步骤。另外,当S21步骤中的使能信号不是“1”时,使能检测部221d也返回到步骤S21的确定步骤中并待机,直到使能信号变成“1”为止。
[1-6.处理时序的实例]
图8和图9示出了本实施方式中时钟变换单元111至114的处理时序的实例。图8的A至E示出了当时钟频率是27MHz的图像数据被输入到时钟变换单元111时的处理实例。
与图8的A所示的27MHz时钟同步,将如图8的B中所示的一个像素的单元中的图像数据被输入到时钟变换单元111。图8的B中所示的数据D1、D2、D3、…表示每一个像素的图像数据。
以图8的C中所示的148.5MHz的时钟频率从时钟变换单元111中读出如上所述输入的图像数据。此外,图8的D中所示的图像数据D1、D2、D3、…是与时钟频率148.5MHz同步读出的图像数据。图8的D中示出的输出的图像数据D1、D2、D3、…是像素数据在148.5MHz的时钟频率的每第五个周期或者第六个周期设置一次的数据。
这里,如图8的E中所示,在设置像素数据的周期内产生使能信号“1”。利用该使能信号,指示图像数据的有效周期和无效周期。
图8的F至J示出了将时钟频率是74.25MHz的图像数据输入到时钟变换单元111的处理实例。
与图8的F所示的74.25MHz的时钟频率同步,将图8的G中所示的一个像素的单元中的图像数据D1、D2、D3、…输入到时钟变换单元111。
如上所述输入的图像数据以图8的H中所示的148.5MHz的时钟频率从时钟变换单元111中读出。图8的I中所示的图像数据D1、D2、D3、…是与148.5MHz的时钟频率同步读出的图像数据。图8的I中示出的输出的图像数据D1、D2、D3、…是像素数据在148.5MHz的时钟频率的每第二个周期设置一次的数据。
这里,如图8的J中所示,在设置像素数据的周期内产生使能信号“1”。
图8的K和L示出了将时钟频率是148.5MHz的图像数据输入到时钟变换单元111时的处理实例。
与图8的K所示的148.5MHz的时钟频率同步,将图8的L中所示的一个像素的单元中的图像数据D1、D2、D3、…输入到时钟变换单元111。
在这种情况下,变换前的时钟频率与变换后的时钟频率相同。为此,如图8的N中所示,与图8的M中所示的读出时钟同步地将图像数据D1、D2、D3、…连续地从时钟变换单元111中读出。
此外,在这种情况下,图8的O中所示的使能信号被连续设置为“1”。
在图8的实例中,尽管输入到时钟变换单元111中的每个像素的数据被设置为连续输出,但该像素数据可被设置为在水平线单元中连续输出。
图9的实例是像素数据在水平线单元中被输出的实例。
图9是时钟变换单元111将SD格式的27MHz的图像数据变换成频率为148.5MHz的数据并随后输出该图像数据的实例。与图9的A中所示的148.5MHz的时钟频率同步,时钟变换单元111连续输出构成图9的B中所示的一个水平线的像素数据D1至D1440。在时钟变换单元111在一个水平线上输出最后的像素数据D1440后,时钟变换单元停止输出像素数据。连续读出一个水平线和其停止不断重复。图9的C中所示的使能信号在像素数据被读出的周期内设置为“1”。
当执行图9中所示的处理时,对于时钟变换单元111中包括的缓冲器111b来说,用于聚积几个水平线的像素数据的容量是必需的。
此外,尽管没有在时序图中示出,但时钟变换单元111可重复进行连续输出一个帧的像素数据和停止读出该像素数据。在这种情况下,时钟变换单元111中所包括的缓冲器111b有必要聚积一个或多个帧的像素数据。<2.第二实施方式>
[2-1.图像数据的传送配置实例]
接下来,将参照图10和图11对本公开的第二实施方式进行描述。
在第一实施方式中所描述的图1和图2的配置也可应用在第二实施方式中。然而,在第二实施方式中,用于在输出接口34和输出单元13之间传送的时钟频率与图2中的不同。
换句话说,在图2所示的配置中,时钟变换单元111至114变换数据以便具有148.5MHz的传送速率。另一方面,在第二实施方式中,时钟变换单元111至114变换输入的图像数据以便具有166MHz的传送速率。当时钟变换单元111至114将数据变换成具有166MHz传送速率的图像数据时,在第一实施方式中所描述的使能信号被加入到图像数据中以使其变成一个像素中具有21位的数据。此外,位数变换单元121至124通过向传送速率为166MHz的具有21位的数据中增加3位无效位,将该数据变换成每个像素中具有24位的数据。
并-串行变换单元130将96位(它是每个24位数据的和)的并行图像数据变换成单系统串行数据。在这种情况下,该由并-串行变换单元130输出的串行图像数据就具有4×24位×166MHz=15.936Gbps的传送速率。
输出单元13中的串-并行变换单元210接收该传送速率为15.936Gbps的数据,并随后将该数据变换成并行图像数据且将该数据分割成4条图像数据。
此外,每个时钟变换单元221至224执行变换,以将输入到设置在输出接口34侧的四个时钟变换单元111至114的图像数据的时钟频率从166MHz返回到原始频率。
[2-2.处理时序的实例]
图10和图11是第二实施方式中时钟变换单元111至114的处理时序的实例。图10的A至E是当148.5MHz的时钟频率的图像数据被输入到时钟变换单元111中时的处理实例。
与图10的A中所示的148.5MHz的时钟频率同步,如图10的B中所示,将一个像素的单元中的图像数据输入到时钟变换单元111中。图10的B中所示的数据D1、D2、D3、…表示每个像素的图像数据。
如上所述输入的图像数据以图10的C中示出的166MHz的时钟频率从时钟变换单元111中被读出。图10的D中所示的图像数据D1、D2、D3、…是与166MHz的时钟频率同步读出的图像数据。关于图10的D中所示的输出图像数据D1、D2、D3、…,由于148.5MHz和166MHz时钟频率之间的差异,所以执行在特定的位置连续两个时钟周期读出像素数据D2的处理以调整所产生的周期。当连续读出相同的像素数据时,图10的E中所示的使能信号在布置相同的像素数据的周期之后的周期内被设置为“0”。
图10的F至H示出了时钟变换单元111执行时钟转换的另一实例。图10的F至H示出了缓冲器111b执行输出的三个时间的实例。也就是说,图10的G中所示的输出图像数据相对图10的F所示的输出图像数据被延迟了一个时钟周期。进一步地,图10的H中所示的输出图像数据相对图10的F所示的输出图像数据被延迟了两个时钟周期。例如,当缓冲器111b在图10的F中所示的状态下输出图像数据时,可以避免出现时间被像素数据D2的两个连续读出占据的情况。
图10的J至L是当输出单元13的时钟变换单元221将三个时间的输出图像数据的166MHz的时钟频率变换成148.5MHz的时钟频率时的处理实例。图10的I示出了读出用的148.5MHz时钟频率。
当接收到图10的F的时序的图像数据时,如图10的J中所示,每条像素数据D1、D2、D3、…从时钟变换单元221中被读出。图10的K和L的多条图像数据的时序分别被延迟了一个时钟周期。
在这种方式下,在任何时间,输出单元13中都有必要将像素数据D1、D2、D3、…作为连续多条图像数据来提取。
图11是输出单元13的时钟变换单元221参考同步信号来设置从缓冲器221b中读出图像数据的时间的实例。
如图11的A、B和C中所示,假设图像数据与166MHz时钟频率同步被供应至时钟变换单元221。例如,假设以图11的B中所示的时序接收图像数据。
在这种情况下,时钟变换单元221与图11的D所示的148.5MHz的时钟频率同步地读出图像数据,然而,时钟变换单元参考图11的E中所示的同步参考信号决定读出时间,并如图11的F所示读出图像数据。
以这种方式通过利用同步信号读出数据,时钟变换单元221能够以适当的时序读出图像数据。
<3.变形例>
在上述实施方式中,已举例说明了成像装置的应用。考虑到这一点,在每种实施方式中所描述的处理和配置可应用于其他执行图像数据处理的信息处理装置。
此外,在每种实施方式中所描述的图像数据的传送速率和格式仅是实例,且也可应用其他传送速率和格式。
此外,本技术也可如下进行配置。
(1)一种信息处理装置,包括:
N个第一时钟变换单元(N为整数),将作为并行数据的图像数据变换成具有特定时钟周期的图像数据;
串行变换单元,将由所述第一时钟变换单元变换的N条所述图像数据变换成单系统串行数据并输出所变换的数据;
并行变换单元,将由所述串行变换单元变换的所述图像数据输入至所述并行变换单元,且所述并行变换单元将所述数据变换成N条具有预定位数的并行数据;
同步数据生成单元,生成所述图像数据的同步数据;以及
N个第二时钟变换单元,将由所述并行变换单元变换的N条所述图像数据从所述特定时钟周期重新变换成原始时钟周期,并且将所变换的图像数据的时钟周期设置为处于与由所述同步数据生成单元生成的所述同步数据同步的相位。
(2)根据(1)所述的信息处理装置,
其中,所述第一时钟变换单元向图像数据增加指示具有所述特定时钟周期的所述图像数据的有效时段的使能信号,以及
其中,所述第二时钟变换单元提取由增加至所述图像数据的所述使能信号指示为有效的所述时段的所述图像数据,并将所述图像数据变换为具有所述原始时钟周期。
(3)根据(2)所述的信息处理装置,其中,所述第一时钟变换单元通过向具有M位的所述并行数据增加所述使能信号来将图像数据设置为具有M+1位(M为整数)。
(4)根据(1)至(3)中任一项所述的信息处理装置,其中,供应至所述N个第一时钟变换单元的N条所述图像数据是通过将一条图像数据分成N条而获得的图像数据。
(5)根据(1)至(3)中任一项所述的信息处理装置,其中,供应至所述N个第一时钟变换单元的N条所述图像数据是每条具有不同格式的图像数据。
(6)根据(5)所述的信息处理装置,其中,具有不同格式的N条所述图像数据是每条具有不同数量的像素的图像数据。
(7)根据(1)至(6)中任一项所述的信息处理装置,其中,由所述同步数据生成单元生成的所述同步数据是与从所述信息处理装置外部输入的参考信号时序同步的同步数据。
(8)一种成像装置,包括:
成像单元;
N个第一时钟变换单元(N为整数),被提供有由所述成像单元成像和获得的作为并行数据的图像数据,并将作为并行数据的所述图像数据变换成具有特定时钟周期的图像数据;
串行变换单元,将由所述第一时钟变换单元变换的N条所述图像数据变换成单系统串行数据并输出所变换的数据;
并行变换单元,将由所述串行变换单元变换的所述图像数据输入至所述并行变换单元,且所述并行变换单元将所述图像数据变换成N条具有预定位数的并行数据;
同步数据生成单元,生成所述图像数据的同步数据;
N个第二时钟变换单元,将由所述并行变换单元变换的N条所述图像数据从所述特定时钟周期重新变换成原始时钟周期,并且将所变换的图像数据的时钟周期设置为处于与由所述同步数据生成单元生成的所述同步数据同步的相位;以及
输出单元,输出由所述第二时钟变换单元变换的所述图像数据。
(9)一种信息处理方法,包括:
将作为并行数据的N条(N为整数)图像数据变换成具有特定时钟周期的图像数据;
将具有所述特定时钟周期的所述N条图像数据变换成单系统串行数据;
将被变换成所述串行数据的所述N条图像数据变换成具有预定位数的N条并行数据;以及
将具有所述预定位数的所述N条并行数据从所述特定时钟周期重新变换成原始时钟周期,并将所变换的图像数据的时钟周期设置为处于与同步数据同步的相位。
本领域技术人员应理解,根据设计需求和其他因素,可以进行各种修改、组合、子组合和变更,只要它们在所附权利要求或者其等价物的范围内。
Claims (10)
1.一种信息处理装置,包括:
N个第一时钟变换单元,将作为并行数据的图像数据变换成具有特定时钟周期的图像数据,其中,N为整数;
串行变换单元,将由所述第一时钟变换单元变换的N条所述图像数据变换成单系统串行数据并输出所变换的数据;
并行变换单元,将由所述串行变换单元变换的所述图像数据输入至所述并行变换单元,且所述并行变换单元将所述数据变换成N条具有预定位数的并行数据;
同步数据生成单元,生成所述图像数据的同步数据;以及
N个第二时钟变换单元,将由所述并行变换单元变换的N条所述图像数据从所述特定时钟周期重新变换成原始时钟周期,并且将所变换的图像数据的时钟周期设置为处于与由所述同步数据生成单元生成的所述同步数据同步的相位。
2.根据权利要求1所述的信息处理装置,
其中,所述第一时钟变换单元向图像数据增加指示具有所述特定时钟周期的所述图像数据的有效时段的使能信号,以及
其中,所述第二时钟变换单元提取由增加至所述图像数据的所述使能信号指示为有效的所述时段的所述图像数据,并将所述图像数据变换为具有所述原始时钟周期。
3.根据权利要求2所述的信息处理装置,其中,所述第一时钟变换单元通过向具有M位的所述并行数据增加所述使能信号来将图像数据设置为具有M+1位,其中,M为整数。
4.根据权利要求1所述的信息处理装置,其中,供应至所述N个第一时钟变换单元的N条所述图像数据是通过将一条图像数据分成N条而获得的图像数据。
5.根据权利要求1所述的信息处理装置,其中,供应至所述N个第一时钟变换单元的N条所述图像数据是每条具有不同格式的图像数据。
6.根据权利要求5所述的信息处理装置,其中,具有不同格式的N条所述图像数据是每条具有不同数量的像素的图像数据。
7.根据权利要求1所述的信息处理装置,其中,由所述同步数据生成单元生成的所述同步数据是与从所述信息处理装置外部输入的参考信号时序同步的同步数据。
8.一种成像装置,包括:
成像单元;
N个第一时钟变换单元,被提供有由所述成像单元成像和获得的作为并行数据的图像数据,并将作为并行数据的所述图像数据变换成具有特定时钟周期的图像数据,其中,N为整数;
串行变换单元,将由所述第一时钟变换单元变换的N条所述图像数据变换成单系统串行数据并输出所变换的数据;
并行变换单元,将由所述串行变换单元变换的所述图像数据输入至所述并行变换单元,且所述并行变换单元将所述图像数据变换成N条具有预定位数的并行数据;
同步数据生成单元,生成所述图像数据的同步数据;
N个第二时钟变换单元,将由所述并行变换单元变换的N条所述图像数据从所述特定时钟周期重新变换成原始时钟周期,并且将所变换的图像数据的时钟周期设置为处于与由所述同步数据生成单元生成的所述同步数据同步的相位;以及
输出单元,其输出由所述第二时钟变换单元变换的所述图像数据。
9.一种信息处理方法,包括:
将作为并行数据的N条图像数据变换成具有特定时钟周期的图像数据,其中,N为整数;
将具有所述特定时钟周期的所述N条图像数据变换成单系统串行数据;
将被变换成所述串行数据的所述N条图像数据变换成具有预定位数的N条并行数据;以及
将具有所述预定位数的所述N条并行数据从所述特定时钟周期重新变换成原始时钟周期,并将所变换的图像数据的时钟周期设置为处于与同步数据同步的相位。
10.根据权利要求9所述的信息处理方法,还包括:
向图像数据增加指示具有所述特定时钟周期的所述图像数据的有效时段的使能信号,以及
提取由增加至所述图像数据的所述使能信号指示为有效的所述时段的所述图像数据,并将所述图像数据变换为具有所述原始时钟周期。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246191A JP2014096655A (ja) | 2012-11-08 | 2012-11-08 | 情報処理装置、撮像装置および情報処理方法 |
JP2012-246191 | 2012-11-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103813144A true CN103813144A (zh) | 2014-05-21 |
Family
ID=50622007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310536139.3A Pending CN103813144A (zh) | 2012-11-08 | 2013-11-01 | 信息处理装置、成像装置及信息处理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9530173B2 (zh) |
JP (1) | JP2014096655A (zh) |
CN (1) | CN103813144A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114079706A (zh) * | 2020-08-18 | 2022-02-22 | 京东方科技集团股份有限公司 | 一种信号处理装置、音视频显示装置和处理方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8560719B2 (en) * | 2011-09-14 | 2013-10-15 | Mobitv, Inc. | Fragment server directed device fragment caching |
JP6127964B2 (ja) * | 2013-12-26 | 2017-05-17 | ソニー株式会社 | 信号切換装置および信号切換装置の動作制御方法 |
WO2018101514A1 (ko) * | 2016-12-01 | 2018-06-07 | 엘지전자 주식회사 | 영상표시장치, 및 이를 구비하는 영상표시 시스템 |
JP7412977B2 (ja) * | 2019-11-25 | 2024-01-15 | マクセル株式会社 | 表示制御方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4457613B2 (ja) * | 2003-09-04 | 2010-04-28 | ソニー株式会社 | 固体撮像装置 |
JP4402641B2 (ja) * | 2005-11-25 | 2010-01-20 | キヤノン株式会社 | クロック供給装置及びその制御方法 |
JP2011259332A (ja) | 2010-06-11 | 2011-12-22 | Sony Corp | 画像処理装置および方法 |
US8718088B2 (en) * | 2011-05-13 | 2014-05-06 | SiFotonics Technologies Co, Ltd. | Signal converter of consumer electronics connection protocols |
-
2012
- 2012-11-08 JP JP2012246191A patent/JP2014096655A/ja active Pending
-
2013
- 2013-11-01 US US14/070,259 patent/US9530173B2/en active Active
- 2013-11-01 CN CN201310536139.3A patent/CN103813144A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114079706A (zh) * | 2020-08-18 | 2022-02-22 | 京东方科技集团股份有限公司 | 一种信号处理装置、音视频显示装置和处理方法 |
Also Published As
Publication number | Publication date |
---|---|
US9530173B2 (en) | 2016-12-27 |
US20140125832A1 (en) | 2014-05-08 |
JP2014096655A (ja) | 2014-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8736695B2 (en) | Parallel image processing using multiple processors | |
CN101404151B (zh) | 一种多屏拼接装置和方法 | |
US10282805B2 (en) | Image signal processor and devices including the same | |
CN103021378B (zh) | 一种多屏拼接显示装置和方法 | |
CN103813144A (zh) | 信息处理装置、成像装置及信息处理方法 | |
US10008175B2 (en) | Signal output apparatus for reducing power consumption during display on a plurality of image display apparatuses | |
CN109743515B (zh) | 一种基于软核平台的异步视频融合叠加系统及方法 | |
US8913196B2 (en) | Video processing device and video processing method including deserializer | |
CN105704407A (zh) | 一种显示处理装置、设备及方法 | |
TW201428675A (zh) | 影像產生系統與影像產生方法 | |
CN113271392A (zh) | 一种视频图像同步处理方法、设备、系统以及存储介质 | |
CN111988552B (zh) | 图像输出控制方法及装置和视频处理设备 | |
US20140133781A1 (en) | Image processing device and image processing method | |
US9013556B2 (en) | 3D image capturing device for generating a 3D image based on two 2D images and controller chip thereof | |
CN109068023B (zh) | 超大面阵图像传感器的读出电路同步控制系统及控制方法 | |
CN112492247A (zh) | 一种基于lvds输入的视频显示设计方法 | |
CN103826081A (zh) | 一种双链路dvi信号的产生系统 | |
CN108495070B (zh) | 实现数字视频单像素输入输出多像素处理的方法及装置 | |
JP2015096920A (ja) | 画像処理装置および画像処理システムの制御方法 | |
CN106488093A (zh) | 一种视频信号处理方法和双目相机 | |
CN114339045B (zh) | 图像处理系统和显示装置 | |
CN115002304A (zh) | 一种视频图像分辨率自适应转换装置 | |
CN105635601A (zh) | 一种多传感器多通道视频数据输入方法和装置 | |
CN205647750U (zh) | 一种显示处理装置及设备 | |
JP6027739B2 (ja) | 映像処理装置、映像処理方法、映像処理システムおよびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140521 |