CN205647750U - 一种显示处理装置及设备 - Google Patents

Abstract

本实用新型提供一种显示处理装置及设备，涉及显示器技术领域，用以降低超高清显示处理系统的成本。本实用新型的显示处理装置包括：主处理芯片，与主处理芯片连接的主视频输入接口；分别与主处理芯片连接的第一从处理芯片、第二从处理芯片、第三从处理芯片、第四从处理芯片；第一从视频处理器、第二从视频处理器、第三从视频处理器、第四从视频处理器；第一从视频处理器和第二从视频处理器分别与第一从处理芯片、第三从处理芯片连接；第三从视频处理器、第四从视频处理器分别与第二从处理芯片、第四从处理芯片连接。本实用新型主要用于超高清视频的处理技术中。

Description

一种显示处理装置及设备

技术领域

本实用新型涉及显示器技术领域，尤其涉及一种显示处理装置及设备。

背景技术

随着超高清显示系统的发展，液晶面板的分辨率越来越高，因而对显示处理系统的信号处理能力的需求也越来越高。

对于最新的超高清屏(分辨率为8K4K@60Hz或以上)来讲，为了实现超高清视频的正常显示，在显示处理系统中需要有能够处理大数据量的FPGA(Field－ProgrammableGate Array，现场可编程门阵列)芯片作为支撑。但是，通常来讲，这种类型的FPGA芯片成本比较高，从而使得超高清显示处理系统的成本也较高。

实用新型内容

有鉴于此，本实用新型提供一种显示处理装置及设备，以降低超高清显示处理系统的成本。

为解决上述技术问题，本实用新型提供一种显示处理装置，包括：

接收第一超高清视频图像、并将所述第一超高清视频图像转换成两路分支图像信号的主视频输入接口；

分别接收利用第二超高清视频图像获得的区域图像、并将所述区域图像转换成两路分支图像信号的各从视频处理器；所述区域图像为所述第二超高清视频图像的1/4区域对应的图像；

根据所述主视频输入接口的两路分支图像信号获得同步参考图像信号、并分别向各从处理芯片发送所述同步参考图像信号的主处理芯片；所述主视频输入接口与所述主处理芯片连接；

所述各从视频处理器包括：第一从视频处理器、第二从视频处理器、第三从视频处理器、第四从视频处理器；

分别与所述主处理芯片连接的第一从处理芯片、第二从处理芯片、第三从处理芯片、第四从处理芯片；

所述第一从视频处理器和所述第二从视频处理器分别与所述第一从处理芯片、所述第三从处理芯片连接；所述第三从视频处理器、所述第四从视频处理器分别与所述第二从处理芯片、第四从处理芯片连接；

所述各从处理芯片，分别接收对应的两个从视频处理器分别发送的一路分支图像信号、接收所述主处理芯片发送的同步参考图像信号，并结合所述同步参考图像信号对接收的两路分支图像信号进行处理获得对应的输出图像。

其中，所述第一从处理芯片与所述第二从处理芯片、所述第三从处理芯片连接，所述第二从处理芯片与所述第四从处理芯片连接；

所述各从处理芯片，还接收相连接的从处理芯片发送的图像边缘信息，并结合所述图像边缘信息、所述同步参考图像信号对接收的两路分支图像信号进行处理获得对应的输出图像。

其中，所述各从处理芯片分别包括：

用于对接收到的两路分支图像信号进行分辨率调整的第一分辨率调整模块；

用于接收所述主处理芯片的同步参考图像信号的同步信号接收模块；

用于接收相连接的从处理芯片发送的图像边缘信息，并向相连接的从处理芯片发送自身的图像边缘信息的图像边缘信息处理模块；

用于结合所述同步参考图像信号、接收到的图像边缘信息对分辨率调整后的信号进行图像增强处理的图像处理模块。

其中，所述各从处理芯片还分别包括：

用于对所述进行图像增强处理后的信号进行分辨率调整的第二分辨率调整模块；

用于根据所述第二分辨率调整模块的处理结果向所述主处理芯片发送亮度调节信息的背光信息处理模块。

其中，所述主处理芯片包括：

用于对接收到的两路分支图像信号进行分辨率调整的分辨率调整模块；

用于将屏幕显示调节信息与所述分辨率调整后的信号进行融合的随屏显示OSD模块；

用于接收SOC信号并对所述SOC信号进行转换的片上系统信号SOC处理模块；

用于从所述进行融合后的信号和所述转换后的SOC信号中选择其中的一路信号作为所述同步参考图像信号的选择模块；

用于向所述各从处理芯片发送所述同步参考图像信号的同步信号发送模块；

用于根据所述各从处理芯片发送的亮度调节信息生成亮度调节信号的亮度调节模块；

用于控制所述各从处理芯片进行同步的同步处理模块。

其中，所述主视频输入接口包括：

解码模块，分别与所述解码模块连接的两个转换模。

其中，所述各从视频处理器分别包括：

解码模块，分别与所述解码模块连接的第一转换模块和第二转换模块。

其中，所述装置还包括：

分别与各从处理芯片对应设置的存储单元，用于分别存储各对应的从视频处理器的两路分支图像信号。

第二方面，本实用新型还提供一种显示处理设备，包括：

显示处理器，包括前述任一所述的显示处理装置；

接收所述显示处理器的输出图像并进行显示的显示模块。

本实用新型的上述技术方案的有益效果如下：

在本实用新型实施例中，由主处理芯片对接收到的第一路超高清视频图像进行处理，由四个从处理芯片对接收到的第二超高清视频图像的1/4区域图像进行处理，并由主处理芯片控制各从处理芯片之间的处理同步。由于各从处理芯片只需处理第二超高清视频图像的1/4区域的图像，因此，在选用各从处理芯片时只需选用数据处理能力为中低端的处理芯片即可。数据处理能力较低的处理芯片，其价格与现有技术中所利用的数据处理能力较高的处理芯片相比较低。由于在本实用新型实施例中无需选用数据处理能力较高的处理芯片即可实现对超高清视频图像的处理，因而与现有技术相比，利用本实用新型实施例的方案降低了超高清显示处理系统的成本。

附图说明

图1为本实用新型实施例一的显示处理装置的示意图；

图2为本实用新型实施例二的显示处理装置的示意图；

图3为本实用新型实施例二中从处理芯片的结构示意图；

图4为本实用新型实施例二中主处理芯片的结构示意图；

图5为本实用新型实施例二的从处理芯片中第一分辨率调整模块的调整方式示意图；

图6为本实用新型实施例二的从处理芯片中又一调整方式示意图；

图7为本实用新型实施例二的从处理芯片中第二分辨率调整模块的调整方式示意图；

图8(a)为现有技术中的图像扫描方式示意图；图8(b)为本实用新型实施例中的图像分割方式示意图；

图9(a)为现有技术中的图像分割方式示意图；图9(b)为本实用新型实施例中的图像扫描方式示意图；

图10为本实用新型实施例三的显示处理设备的示意图；

图11为本实用新型实施例四的显示处理方法的流程图；

图12为本实用新型实施例五的显示处理方法的流程图。

具体实施方式

下面将结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。

如图1所示，本实用新型实施例一的显示处理装置，包括：

主处理芯片11，与所述主处理芯片11连接的主视频输入接口12，分别与所述主处理芯片11连接的第一从处理芯片131、第二从处理芯片132、第三从处理芯片133、第四从处理芯片134；

第一从视频处理器141、第二从视频处理器142、第三从视频处理器143、第四从视频处理器144；

所述第一从视频处理器141和所述第二从视频处理器142分别与所述第一从处理芯片131、所述第三从处理芯片133连接；所述第三从视频处理器143、所述第四从视频处理器144分别与所述第二从处理芯片132、第四从处理芯片134连接。

其中，所述主视频输入接口12，用于接收第一超高清视频图像，并将所述第一超高清视频图像转换成两路分支图像信号；

所述各从视频处理器141、142、143、144，用于分别接收利用第二超高清视频图像获得的区域图像，并将所述区域图像转换成两路分支图像信号；

所述主处理芯片11，用于接收所述主视频输入接口的两路分支图像信号，根据接收的两路分支图像信号获得同步参考图像信号，并分别向各从处理芯片发送所述同步参考图像信号；

所述各从处理芯片131、132、133、134，用于分别接收对应的两个从视频处理器分别发送的一路分支图像信号、接收所述主处理芯片发送的同步参考图像信号，并结合所述同步参考图像信号对接收的两路分支图像信号进行处理获得对应的输出图像。

其中，所述区域图像为所述第二超高清视频图像的1/4区域对应的图像。

在本实用新型实施例中，所述第一超高清视频图像可以为4K2K@60Hz(3840x2160x4)图像信号，所述第二超高清视频图像可以为8K4K@60Hz图像信号。

通过以上描述可以看出，在本实用新型实施例中，由主处理芯片对接收到的第一路超高清视频图像进行处理，由四个从处理芯片对接收到的第二超高清视频图像的1/4区域图像进行处理，并由主处理芯片控制各从处理芯片之间的处理同步。由于各从处理芯片只需处理第二超高清视频图像的1/4区域的图像，因此，在选用各从处理芯片时只需选用数据处理能力为中低端的处理芯片即可。数据处理能力较低的处理芯片，其价格与现有技术中所利用的数据处理能力较高的处理芯片相比较低。由于在本实用新型实施例中无需选用数据处理能力较高的处理芯片即可实现对超高清视频图像的处理，因而与现有技术相比，利用本实用新型实施例的方案降低了超高清显示处理系统的成本。

以下，结合实施例二详细描述一下本实用新型实施例的显示处理装置的结构组成和实现原理。

图2为本实用新型实施例二的显示处理装置的示意图。在图2中包括5片FPGA芯片，其中将FPGA5设置为主处理芯片，FPGA1-4为从处理芯片。在本实用新型实施例中所使用的FPGA芯片可以选用数据处理能力为中下等的芯片。

图中设置有5个HDMI 2.0接口1a-1f，用于接收超高清视频图像。在本实用新型实施例中，将第一视频提供端(如视频播放器)的8K4K@60Hz(7680x4320:3840x2160x4)图像信号分割成4个区域。这样，HDMI1a、1b、1d、1f四个接口分别用于接收该图像信号的1/4区域(以下简称区域图像)。HDMI 1c用于接收第二视频提供端(如视频播放器)4K2K@60Hz(3840x2160x4)信号(以下简称第一图像)。其中，第一视频提供端和第二视频提供端可以相同也可不同。

在本实用新型实施例中，将为FPGA5输入超高清视频图像的输入单元称为主视频输入接口，将为FPGA1-4输入超高清视频图像的输入单元称为从视频处理器。

其中，主视频输入接口包括：解码模块(HDMI解码器(Decoder))23，分别与所述解码模块连接的两个转换模块23a、23b。

所述解码模块23，用于接收第一超高清视频图像，并将所述第一超高清视频图像解码成两路信号；所述转换模块23a、23b，分别用于接收所述两路信号，并分别将所述两路信号转换成两路低压差分信号，将所述两路低压差分信号作为所述两路分支图像信号。

其中所述从视频处理器包括：解码模块(HDMI解码器(Decoder))21，解码模块，分别与所述解码模块连接的第一转换模块22a和第二转换模块22b。

所述解码模块21用于接收第二超高清视频图像，并将所述第二超高清视频图像解码成两路信号；所述第一转换模块，用于接收所述两路信号中的第一路信号，将所述第一路信号转换成低压差分分支图像信号；所述第二转换模块，用于接收目标从视频处理器的第一路信号并将目标从视频处理器的第一路信号转换成低压差分信号；其中所述目标从视频处理器对应于与对应的从处理芯片具有单一连接关系的从处理芯片。

结合图2可以看出，HDMI解码器24可以和FPGA1下的两个转换模块组成一个从视频处理器，HDMI解码器25可以和FPGA4下的两个转换模块组成一个从视频处理器，HDMI解码器26可以和FPGA2下的两个转换模块组成一个从视频处理器。

对于图中的5个FPGA芯片，FPGA1-4分别与FPGA5连接，FPGA1与FPGA2、FPGA3连接，FPGA2与FPGA4连接。其中由图中可以看出，由于FPGA3、FPGA4只与其中的一个从处理芯片连接，因此，在本实用新型实施例中将FPGA2与FPGA4之间的连接、FPGA1与FPGA3的连接可以称为单一连接。

其中芯片FPGA1-4还对应设置有存储单元DDR 23，用于缓存接收到的LDVS信号，以及对接收到的图像进行像素排列调整以适应各从处理芯片的处理需求。

以下，对图2中的各个连接线做如下解释：

连接线1：该连接线为HDMI解码器和信号转换器之间的连接线。HDMI解码器将接收到的信号转换成左右两路信号发送到相应的信号转换器。

连接线2：信号转换器和对应的从处理芯片之间的连线。信号转换器将收到的HDMI解码器的信号转换为LDVS信号后发送到对应的从处理芯片。

连接线3：从处理芯片和对应的存储单元之间的连线。

连接线4：主处理芯片和转换器之间的连线。主处理芯片根据各个从处理芯片发送的亮度调节信息生成亮度调节信号，并将该信号经SPI(Serial Peripheral Interface，串行外设接口)接口发送到转换器。

连接线5：主处理芯片和从处理芯片之间的连线。主处理芯片向从处理芯片发送同步参考图像信号，控制各个从处理芯片同步。

连接线6：主处理芯片和从处理芯片之间的连线。当从处理芯片准备好后，向主处理芯片发送表示“已准备好”的信号，主处理芯片根据该信号控制各个芯片同时开始工作。

连接线7：从处理芯片之间的连线。各相连接的从处理芯片之间互相交换图像边缘信息。

连接线8：从处理芯片与Tcon(屏驱动板)的连线。

连接线9：主处理芯片与片上系统(Signal on Chip，SOC)的连线，经该线路主处理芯片接收SOC信号。

连接线11：主处理芯片和各从处理芯片之间的连线。从处理芯片经该线路向主处理芯片发送各自的亮度调节信息。

图3和图4分别示出了从处理芯片和主处理芯片的结构。下面结合图3、图4分别描述一下从处理芯片、主处理芯片的处理过程。在对各从处理芯片进行描述时，在此以FPGA3为例进行描述，其他从处理芯片的处理过程相同。

如图3所示，FPGA3包括：

第一分辨率调整模块31，用于对接收到的两路分支图像信号进行分辨率调整；

同步信号接收模块32，用于接收所述主处理芯片的同步参考图像信号；

图像边缘信息处理模块33，用于接收相连接的从处理芯片发送的图像边缘信息，并向相连接的从处理芯片发送自身的图像边缘信息；

图像处理模块34，用于结合所述同步参考图像信号、接收到的图像边缘信息对分辨率调整后的信号进行图像增强处理；

第二分辨率调整模块35，用于对所述进行图像增强处理后的信号进行分辨率调整；

背光信息处理模块36，用于根据所述第二分辨率调整模块的处理结果向所述主处理芯片发送亮度调节信息；

存储器37，用于分别存储对应的从视频处理器接收的两路分支图像信号。

结合图2和图3，当FPGA3准备好后，接收FPGA5发送的启动工作信号，开始正常工作。此时，经HDMI2.0接口接收图像区域信号。然后，该图像区域信号被送往FPGA3对应的HDMI Decoder 21进行解码。经HDMI Decoder解码后该图像区域信号被分割成左右两路分支图像信号。该两路图像分支信号分别被送往FPGA1对应的其中一个信号转换器和FPGA3对应的其中一个信号转换器。同时，FPGA3对应的另一个信号转换器还接收来自与HDMIDecoder21相邻的HDMI Decoder的一路分支图像信号。

结合图3，FPGA3接收的两路分支图像信号经HDMI口接收、解码，信号转换器30转换后转换为LVDS信号。该两路解码后的图像分支信号可被存储到FGPA3对应的存储器DDR337中。那么，在此实施例中，FPGA3接收到的是上下排列的两个1920*2160的图像分支信号。两路解码后的图像分支信号(1920*2160*2)经第一分辨率调整模块(Scan Adjust Rx)31按照图5所示的调整方式进行分辨率调整后获得4个480*4320的图像组，同时第一分辨率调整模块获得FPGA3对应的图像边缘信息。由于FPGA3与FPGA1相连接，因此，该图像边缘信息首先经图像边缘信息处理模块33中的缓存器Buffer缓存后、再经发送子模块LVDS TX发送到相连接的FPGA1，同时通过图像边缘信息处理模块33中的接收子模块LVDS RX从相连接的FPGA1接收的图像边缘信息，并将该图像边缘信息在图像边缘信息处理模块33中的缓存器Buffer中缓存。

同时，FPGA3的同步信号接收模块32中的接收子模块Aurora RX接收主处理芯片FPGA5发送的同步参考图像信号，该同步参考信号是主处理芯片FPGA5将收到的图像信号进行处理的后获得的图像信号，即906*2160的图像组。接着该同步参考信号经同步信号接收模块中的缓存器BUFFER缓存，并经拉伸子模块Up Scaler拉伸至图6所示的4个480*4320的图像组。

上述接收到的图像边缘信息、同步信号接收模块的输出信号、第一分辨率调整模块的输出信号经分离、融合、选择后送入到将图像处理模块34中的对比度增强子模块“Contrast Enhancer”、RGB处理子模块“RGB_Processor”进行增强图像处理。

接着，图像处理模块的输出信号发送到第二分辨率调整模块35Scan Adjust Rx按照图7所示的进行分辨率调整。同时，FGPA3还将自身的亮度信息经背光信息处理模块36LVDS TX发送到主处理芯片。最后，FPGA3的输出图像经VBO TX转换成V-By-One标准接口需要的数据形式后发送到对应的TCON。

再如图4所示，主处理芯片FPGA5的处理过程如下。所述主处理芯片包括：

分辨率调整模块41，用于对接收到的两路分支图像信号进行分辨率调整；

随屏显示OSD模块42，用于将屏幕显示调节信息与所述分辨率调整后的信号进行融合；

片上系统信号SOC处理模块43，用于接收SOC信号并对所述SOC信号进行转换；

选择模块44，用于从所述进行融合后的信号和所述转换后的SOC信号中选择其中的一路信号作为所述同步参考图像信号；

同步信号发送模块45，用于向所述各从处理芯片发送所述同步参考图像信号；

亮度调节模块46，用于根据所述各从处理芯片发送的亮度调节信息生成亮度调节信号；

同步处理模块47，用于控制所述各从处理芯片进行同步。

结合图2所示，开始工作后，主处理芯片FPGA5经HDMI2.0接口接收第一图像信号。然后，该第一图像信号被送往HDMI Decoder进行解码。经HDMI Decoder解码后该第一图像信号被分割成左右两路分支图像信号。该两路图像分支信号分别被送往FPGA5对应的信号转换器。FPGA5接收的两路分支图像信号经信号转换器解码后转换为LVDS信号。

解码后的信号(1920*2160)在分辨率调整模块41的缓存器Buffer中缓存并被按照图8所示的方式转换成4个960*2160的信号。接着，分辨率调整模块41的输出信号与随屏显示(on-screen display，OSD)模块42的屏幕显示调节信息进行融合。据此，可以实现通过显示在屏幕上的功能菜单达到调整各项参数的目的。

对于主处理芯片而言，它除了要接收上述的信号外，为了保证电视信号具有较好的声音效果，主处理芯片还需接收来自片上系统信号处理模块43的SOC信号。

接收到的SOC信号经对应的缓存器Buffer缓存后与上述融合后的信号输入到选择模块MUX44。选择模块MUX从该两路信号中选择一路信号输出并作为同步参考图像信号。该同步参考图像信号经同步信号发送模块45中的发送子模块Aurora TX分别发送到四个从处理芯片。

同时，亮度调节模块Global Dimming46经同步信号发送模块45中的接收子模块LVDS RX接收各个从处理芯片发送的亮度调节信息，并根据所述各从处理芯片发送的亮度调节信息生成亮度调节信号。

为了保证各个从处理芯片的同步，还需要通过主处理芯片中的同步处理模块47控制所述各从处理芯片进行同步。

现有技术中的“田”字分割的方式如图8(a)所示。以图中左下方的图像区域A1为例，由于滤波核的存在，若要计算矩形滤波核的中心点的像素，那么需要整个矩形区域的像素值才能得到。若要计算b区域的像素值，则需要获取a区域的阴影部分的像素值。如果按照图9(a)所示的扫描方式，只有当左上区域的扫描完成后才能将获得相应的扫描结果，而该扫描结果需要应用在对左下区域的扫描过程中，因此这就需要缓存一帧的数据，从而造成了数据的延迟。

而在本实用新型实施例中，通过上述方式可以看出，各个从处理芯片之间对8k4k4信号的处理方式为如图8(b)所示的“川”字分割的方式。结合图9(b)在各个从处理芯片进行处理时，处理器根据滤波核大小储存相应行的像素量，同时接收来自相连接的从处理芯片发送来的图像边缘信息。当接收到可以做运算的前几行数据后，从对应的缓存器Buffer中读取数据进行算法计算，最后缓存并输出即可。由于在本实用新型实施例中各芯片处理的图像只有左右相邻关系，因此只需缓存1～2行的像素即可。

据此可以看出，由于在本实用新型实施例中每个从处理芯片只需处理8k4k信号的1/4区域，因此，相连接的各个从处理芯片只需交互各区域垂直边界的图像边缘信息即可。那么与现有技术的处理方式相比，利用本实用新型实施例的处理方式处理效率更高。

通过以上描述可以看出，在本实用新型实施例中，由主处理芯片对接收到的第一路超高清视频图像进行处理，由四个从处理芯片对接收到的第二超高清视频图像的1/4区域图像进行处理，并由主处理芯片控制各从处理芯片之间的处理同步。由于各从处理芯片只需处理第二超高清视频图像的1/4区域的图像，因此，在选用各从处理芯片时只需选用数据处理能力为中低端的处理芯片即可。数据处理能力较低的处理芯片，其价格与现有技术中所利用的数据处理能力较高的处理芯片相比较低。由于在本实用新型实施例中无需选用数据处理能力较高的处理芯片即可实现对超高清视频图像的处理，因而与现有技术相比，利用本实用新型实施例的方案降低了超高清显示处理系统的成本。

如图10所示，本实用新型实施例三还提供了一种显示处理设备，包括：

显示处理器91，包括权利要求前述任一实施例所述的显示处理装置；显示模块92，用于接收所述显示处理器的输出图像并进行显示。

由于在本实用新型实施例中无需选用数据处理能力较高的处理芯片即可实现对超高清视频图像的处理，因而与现有技术相比，利用本实用新型实施例的方案降低了超高清显示处理系统的成本。

如图11所示，本实用新型实施例四还提供了一种用于前述任一实施例的显示处理装置的显示处理方法，包括：

101、主视频输入接口接收第一超高清视频图像，并将所述第一超高清视频图像转换成两路分支图像信号。

在本实用新型实施例中，所述第一超高清视频图像可以为4K2K@60Hz(3840x2160x4)图像信号，下述的第二超高清视频图像可以为8K4K@60Hz图像信号。

102、各从视频处理器分别接收利用第二超高清视频图像获得的区域图像，并将所述区域图像转换成两路分支图像信号。

103、主处理芯片接收所述主视频输入接口的两路分支图像信号，根据接收的两路分支图像信号获得同步参考图像信号，并分别向各从处理芯片发送所述同步参考图像信号。

具体的，此步骤可包括如下过程：

1031、利用分辨率调整模块对接收到的两路分支图像信号进行分辨率调整；

1032、利用OSD模块将屏幕显示调节信息与所述分辨率调整后的信号进行融合；

1033、利用SOC处理模块接收SOC信号并对所述SOC信号进行转换；

1034、利用选择模块从所述进行融合后的信号和所述转换后的SOC信号中选择其中的一路信号作为所述同步参考图像信号；

1035、利用同步信号发送模块向所述各从处理芯片发送所述同步参考图像信号；

1036、利用亮度调节模块根据所述各从处理芯片发送的亮度调节信息生成亮度调节信号；

1037、利用同步处理模块控制所述各从处理芯片进行同步。

104、各从处理芯片分别接收对应的两个从视频处理器分别发送的一路分支图像信号、接收所述主处理芯片发送的同步参考图像信号，并结合所述同步参考图像信号对接收的两路分支图像信号进行处理获得对应的输出图像；其中所述区域图像为所述第二超高清视频图像的1/4区域对应的图像。

当各从处理芯片接收到两路分支图像信号后，为处理方便，还可分别存储各对应的从视频处理器接收的两路分支图像信号。

具体的，此步骤可包括如下过程：

1401、利用各从处理芯片中的第一分辨率调整模块对接收到的两路分支图像信号进行分辨率调整；

1402、利用各从处理芯片中的同步信号接收模块接收所述主处理芯片的同步参考图像信号；

1403、利用各从处理芯片中的图像处理模块结合所述同步参考图像信号对分辨率调整后的信号进行图像增强处理。

此外，为了进一步提高图像质量，在步骤1402后，所述步骤104还包括：

1404、利用各从处理芯片中的图像边缘信息处理模块接收相连接的从处理芯片发送的图像边缘信息，并向相连接的从处理芯片发送自身的图像边缘信息。

此时，所述1403中的利用各从处理芯片中的图像处理模块结合所述同步参考图像信号对分辨率调整后的信号进行图像增强处理具体为：所述利用各从处理芯片中的图像处理模块结合所述同步参考图像信号、所述图像边缘信息对分辨率调整后的信号进行图像增强处理。

通过以上描述可以看出，在本实用新型实施例中，由主处理芯片对接收到的第一路超高清视频图像进行处理，由四个从处理芯片对接收到的第二超高清视频图像的1/4区域图像进行处理，并由主处理芯片控制各从处理芯片之间的处理同步。由于各从处理芯片只需处理第二超高清视频图像的1/4区域的图像，因此，在选用各从处理芯片时只需选用数据处理能力为中低端的处理芯片即可。数据处理能力较低的处理芯片，其价格与现有技术中所利用的数据处理能力较高的处理芯片相比较低。由于在本实用新型实施例中无需选用数据处理能力较高的处理芯片即可实现对超高清视频图像的处理，因而与现有技术相比，利用本实用新型实施例的方案降低了超高清显示处理系统的成本。

为了使得输出信号符合电视显示的需求，如图12所示，本实用新型实施例五在实施例四的基础上还包括：

105、利用第二分辨率调整模块对所述进行图像增强处理后的信号进行分辨率调整；

106、利用背光信息处理模块向所述主处理芯片发送亮度调节信息。

其中实施例五中的步骤101-104的过程可参照前述实施例四的描述，在此不再赘述。

通过以上描述可以看出，在本实用新型实施例中，由主处理芯片对接收到的第一路超高清视频图像进行处理，由四个从处理芯片对接收到的第二超高清视频图像的1/4区域图像进行处理，并由主处理芯片控制各从处理芯片之间的处理同步。由于各从处理芯片只需处理第二超高清视频图像的1/4区域的图像，因此，在选用各从处理芯片时只需选用数据处理能力为中低端的处理芯片即可。数据处理能力较低的处理芯片，其价格与现有技术中所利用的数据处理能力较高的处理芯片相比较低。由于在本实用新型实施例中无需选用数据处理能力较高的处理芯片即可实现对超高清视频图像的处理，因而与现有技术相比，利用本实用新型实施例的方案降低了超高清显示处理系统的成本。同时，由于对输出图像进行了适应性的调整，因而使得输出的图像信号更符合显示的要求。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (9)

1.一种显示处理装置，其特征在于，包括：

接收第一超高清视频图像、并将所述第一超高清视频图像转换成两路分支图像信号的主视频输入接口；

分别接收利用第二超高清视频图像获得的区域图像、并将所述区域图像转换成两路分支图像信号的各从视频处理器；所述区域图像为所述第二超高清视频图像的1/4区域对应的图像；

根据所述主视频输入接口的两路分支图像信号获得同步参考图像信号、并分别向各从处理芯片发送所述同步参考图像信号的主处理芯片；所述主视频输入接口与所述主处理芯片连接；

所述各从视频处理器包括：第一从视频处理器、第二从视频处理器、第三从视频处理器、第四从视频处理器；

分别与所述主处理芯片连接的第一从处理芯片、第二从处理芯片、第三从处理芯片、第四从处理芯片；

所述第一从视频处理器和所述第二从视频处理器分别与所述第一从处理芯片、所述第三从处理芯片连接；所述第三从视频处理器、所述第四从视频处理器分别与所述第二从处理芯片、第四从处理芯片连接；

所述各从处理芯片，分别接收对应的两个从视频处理器分别发送的一路分支图像信号、接收所述主处理芯片发送的同步参考图像信号，并结合所述同步参考图像信号对接收的两路分支图像信号进行处理获得对应的输出图像。

2.根据权利要求1所述的装置，其特征在于，所述第一从处理芯片与所述第二从处理芯片、所述第三从处理芯片连接，所述第二从处理芯片与所述第四从处理芯片连接；

所述各从处理芯片，还接收相连接的从处理芯片发送的图像边缘信息，并结合所述图像边缘信息、所述同步参考图像信号对接收的两路分支图像信号进行处理获得对应的输出图像。

3.根据权利要求1所述的装置，其特征在于，所述各从处理芯片分别包括：

用于对接收到的两路分支图像信号进行分辨率调整的第一分辨率调整模块；

用于接收所述主处理芯片的同步参考图像信号的同步信号接收模块；

用于接收相连接的从处理芯片发送的图像边缘信息，并向相连接的从处理芯片发送自身的图像边缘信息的图像边缘信息处理模块；

用于结合所述同步参考图像信号、接收到的图像边缘信息对分辨率调整后的信号进行图像增强处理的图像处理模块。

4.根据权利要求3所述的装置，其特征在于，所述各从处理芯片还分别包括：

用于对所述进行图像增强处理后的信号进行分辨率调整的第二分辨率调整模块；

用于根据所述第二分辨率调整模块的处理结果向所述主处理芯片发送亮度调节信息的背光信息处理模块。

5.根据权利要求1所述的装置，其特征在于，所述主处理芯片包括：

用于对接收到的两路分支图像信号进行分辨率调整的分辨率调整模块；

用于将屏幕显示调节信息与所述分辨率调整后的信号进行融合的随屏显示OSD模块；

用于接收SOC信号并对所述SOC信号进行转换的片上系统信号SOC处理模块；

用于从所述进行融合后的信号和所述转换后的SOC信号中选择其中的一路信号作为所述同步参考图像信号的选择模块；

用于向所述各从处理芯片发送所述同步参考图像信号的同步信号发送模块；

用于根据所述各从处理芯片发送的亮度调节信息生成亮度调节信号的亮度调节模块；

用于控制所述各从处理芯片进行同步的同步处理模块。

6.根据权利要求1所述的装置，其特征在于，所述主视频输入接口包括：

解码模块，分别与所述解码模块连接的两个转换模。

7.根据权利要求1所述的装置，其特征在于，所述各从视频处理器分别包括：

解码模块，分别与所述解码模块连接的第一转换模块和第二转换模块。

8.根据权利要求1所述的装置，其特征在于，所述装置还包括：

分别与各从处理芯片对应设置的存储单元，分别存储各对应的从视频处理器的两路分支图像信号。

9.一种显示处理设备，其特征在于，包括：

显示处理器，包括权利要求1-8任一所述的显示处理装置；

接收所述显示处理器的输出图像并进行显示的显示模块。