WO2015070463A1 - 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板 - Google Patents

薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板 Download PDF

Info

Publication number
WO2015070463A1
WO2015070463A1 PCT/CN2013/087357 CN2013087357W WO2015070463A1 WO 2015070463 A1 WO2015070463 A1 WO 2015070463A1 CN 2013087357 W CN2013087357 W CN 2013087357W WO 2015070463 A1 WO2015070463 A1 WO 2015070463A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
thin film
film transistor
substrate
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2013/087357
Other languages
English (en)
French (fr)
Inventor
李文辉
曾志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to JP2016524028A priority Critical patent/JP6261732B2/ja
Priority to GB1600114.1A priority patent/GB2529987B/en
Priority to US14/236,684 priority patent/US9082664B2/en
Priority to KR1020167008559A priority patent/KR101831080B1/ko
Publication of WO2015070463A1 publication Critical patent/WO2015070463A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials

Definitions

  • the present invention relates to the field of liquid crystal display, and more particularly to a method of fabricating a thin film transistor substrate and a thin film transistor substrate manufactured by the method. Background
  • Thin film transistor in electricity And drive to use.
  • the thin film transistor can be formed on a glass substrate or a plastic substrate, it is generally used in the field of flat panel display devices such as liquid crystal display devices (LCDs), organic light emitting display devices (OLEDs), and electrophoretic display devices (EPDs). .
  • LCDs liquid crystal display devices
  • OLEDs organic light emitting display devices
  • EPDs electrophoretic display devices
  • Oxide semiconductors have higher electron mobility (oxide semiconductor mobility > 10cm7Vs, a-Si mobility is only 0,5 ⁇ 0 , 8em 2 /Vs), and compared to low temperature polysilicon (LTPS), oxide semiconductors
  • the process cartridge has high compatibility with the a-Si process and can be applied to liquid crystal display devices (LCDs), organic light-emitting display devices (OLEDs), flexible displays, etc., and is compatible with high-swarf production lines. It is applied to large, medium and small size displays and has good application development prospects. It is popular in the current industry research. The current research on oxide semiconductors is most mature with indium gallium zinc oxide (InGaZnO, IGZO:) semiconductors.
  • InGaZnO, IGZO: indium gallium zinc oxide
  • the thin film transistor substrate includes a thin film transistor and a pixel electrode.
  • a conventional oxide semiconductor thin film transistor substrate as shown in FIG. 1, after the oxide semiconductor layer 100 is completed, a metal source/drain electrode 200, a source/drain is required.
  • the wet etching process of the electrode 200 usually uses a strong acid and a mixture thereof (such as HN0 3 /3 ⁇ 4P0 4 /C3 ⁇ 4COOH, etc.), which easily causes destruction of the oxide semiconductor layer at the back channel etching (BCE). If a thousand etching process is used, it exists. The problem of poor etching uniformity.
  • the process is usually after the formation of the oxide semiconductor layer 100 and before the formation of the metal source/drain electrodes 200
  • An etch stop layer (ESL) 300 for protecting the oxide semiconductor layer at the back channel from being damaged during the etching process of the metal source Z drain electrode 200, but an additional etching barrier is required.
  • ESL etch stop layer
  • a lithography process includes film exposure, development, etching, stripping, etc., so an additional etch barrier will greatly increase production costs, thereby reducing production yield.
  • An object of the present invention is to provide a method of manufacturing a thin film transistor substrate, which is effective
  • the metal-free signal line and the source/drain etching process damage the oxide semiconductor layer, improve the stability and uniformity of the thin film transistor substrate, improve the production yield, and increase the possibility of mass production of the oxide semiconductor thin film transistor substrate, and It can reduce a lithography process, greatly reduce production costs and increase production yield.
  • Another object of the present invention is to provide a thin film transistor substrate which has a simple structure, high stability and uniformity, a simple manufacturing method, can reduce a lithography process, greatly reduce production cost, and improve production yield.
  • the present invention provides a method of fabricating a thin film transistor substrate, comprising the steps of:
  • Step 1 Providing a substrate
  • Step 2 forming a gate of a predetermined structure on the substrate
  • Step 3 forming a gate insulating layer on the cabinet and the substrate;
  • Step 4 forming a metal signal line of a predetermined structure on the gate insulating layer
  • Step 5 forming an oxide semiconductor layer of a predetermined structure on the cabinet insulating layer
  • Step 6 In the * pole insulation layer. Forming a passivation layer of a predetermined structure on the metal signal line and the oxide semiconductor layer;
  • Step 7 Form a source/drain of a predetermined structure on the metal signal line, the oxide semiconductor layer, and the passivation layer to form a thin film transistor substrate.
  • the substrate is a glass substrate; the oxide semiconductor layer is formed of indium gallium zinc oxide, indium gallium oxide, zinc oxide, aluminum oxide or tin oxide.
  • a passivation layer is formed, and an etch stop layer of a predetermined structure is formed, the etch stop layer is located on the oxide semiconductor layer, and the passivation layer is located in the etch barrier
  • the layers are inverted, and the passivation layer and the etch barrier layer are made of the same material or different materials.
  • a pixel electrode is further formed on the passivation layer and electrically connected to the source/drain, and the source/drain and the pixel electrode are both It is formed of a transparent conductive oxide.
  • the transparent conductive oxide is indium tin oxide.
  • the invention also provides a method for manufacturing a thin film transistor substrate, comprising the following steps: Step 1. providing a substrate;
  • Step 2 forming a gate of a predetermined structure on the substrate
  • Step 3 forming a gate insulating layer on the cabinet and the substrate;
  • Step 4 forming a metal signal line of a predetermined structure on the gate insulating layer
  • Step 5 forming an oxide semiconductor layer of a predetermined structure on the gate insulating layer
  • Step 6 Form a predetermined junction on the gate insulating layer, the metal signal line, and the oxide semiconductor layer Passivation layer
  • Step 7 Form a source Z drain of a predetermined structure on the metal signal line, the oxide semiconductor layer, and the passivation layer to form a thin film transistor substrate;
  • a passivation layer is formed, and an etch stop layer of a predetermined structure is formed, the etch stop layer is located on the oxide semiconductor layer, and the passivation layer is located at the The two sides of the barrier layer, the passivation layer and the engraving; the barrier layer is made of the same material or different materials.
  • the substrate is a glass substrate; the oxide semiconductor layer is formed of indium gallium zinc oxide, indium gallium oxide, zinc oxide, aluminum oxide or tin oxide.
  • a pixel electrode is further formed on the passivation layer and electrically connected to the source/drain, and the source/drain and the pixel electrode are both It is formed of a transparent conductive oxide.
  • the transparent conductive oxide is indium tin oxide
  • the invention also provides a thin film transistor substrate, comprising:
  • a passivation layer on the gate insulating layer, the metal signal line and the oxide semiconductor layer; a source/drain on the metal signal line, the oxide semiconductor layer, and the passivation layer, the source/ a drain electrically connected to the metal signal line;
  • a pixel electrode located on the passivation layer and directly connected to the source/drain, and in the same layer as the source/drain, the source/drain and the pixel electrode are both made of a transparent conductive oxide form.
  • the substrate is a glass substrate.
  • the oxide semiconductor layer is composed of indium gallium zinc oxide, indium gallium oxide, zinc oxide, aluminum oxide
  • the barrier layer is formed simultaneously with the passivation layer, and is made of the same material or different materials.
  • the source/drain are formed simultaneously with the pixel electrode, and the transparent conductive oxide is indium tin oxide.
  • Advantageous Effects of Invention A method of manufacturing a thin film transistor substrate and a thin film transistor substrate manufactured by the method, wherein an oxide semiconductor layer is formed after a metal signal line, and an etch barrier layer is formed before source/drain formation, And use transparent conductive oxide (TCO) instead of tradition
  • TCO transparent conductive oxide
  • the source/drain is made of a material to avoid the destruction of the oxide semiconductor layer by the metal signal line and the source/drain etching process, improve the stability and uniformity of the thin film transistor substrate, improve the production yield, and increase the oxide semiconductor film.
  • FIG. 1 is a schematic structural view of a conventional thin film transistor substrate
  • FIG. 2 is a flow chart showing a method of fabricating a thin film transistor substrate of the present invention
  • 3 to 8 are schematic views showing a process of fabricating a thin film transistor substrate by the method for fabricating the thin film transistor substrate of the present invention
  • 9 to 14 are schematic views showing a process of fabricating a thin film transistor substrate by the method for fabricating the thin film transistor substrate of the present invention.
  • FIG. 5 is a schematic structural view of an embodiment of a thin film transistor substrate of the present invention.
  • 16 is a schematic structural view of another embodiment of a thin film transistor substrate of the present invention. detailed description
  • the present invention provides a method for manufacturing a thin film transistor base, comprising the following steps:
  • Step 1 Provide a substrate 20.
  • the substrate 20 is a transparent substrate, preferably a glass substrate or a plastic substrate.
  • the substrate 20 is a glass substrate.
  • a gate 22 of a predetermined structure is formed on the substrate 20 by a first photolithography process, which may be formed by: depositing a first metal layer on the substrate 20, and then passing through a mask or a half mask. The first metal layer is exposed, developed, and etched to form a *pole 22 of a predetermined structure, that is, the first photolithography process is completed.
  • the first metal layer is generally an aluminum layer, one of a copper layer and a molybdenum layer. Or a combination thereof.
  • Step 3 A gate insulating layer 24 is formed on the gate electrode 22 and the substrate 20.
  • a shed-pole insulating layer 24 is formed on the gate electrode 22 and the substrate 20 by a second photolithography process.
  • the gate insulating layer 24 generally includes one or a combination of silicon oxide and silicon nitride, and is formed in a manner similar to that of the above-described drain 22, and will not be described herein.
  • Step 4 A metal signal line 26 of a predetermined structure is formed on the gate insulating layer 24.
  • a predetermined metal signal line is formed on the gate insulating layer 24 by a third photolithography process.
  • the specific formation manner may be: depositing a second metal layer on the gate insulating layer 24, and then exposing, developing, and etching the second metal layer through a mask or a half mask to form a metal signal of a predetermined structure. Line 26.
  • the second metal layer is generally one of an aluminum layer, a copper layer, a molybdenum layer, or a combination thereof.
  • Step 5 An oxide semiconductor layer 28 of a predetermined structure is formed on the cabinet insulating layer 24.
  • An oxide semiconductor layer 28 of a predetermined structure is formed on the gate insulating layer 24 by a fourth photolithography process in a manner similar to that of the gate electrode 22 or the metal signal line 26 described above.
  • the oxide semiconductor layer 28 is one of an indium gallium hydride (IGZO) semiconductor layer, an indium gallium oxide semiconductor layer, a zinc oxide semiconductor layer, an aluminum oxide semiconductor or a tin oxide semiconductor layer, preferably indium gallium zinc.
  • IGZO indium gallium hydride
  • the oxide semiconductor layer 28 is located on the side of the metal signal line 26, and preferably, the oxide semiconductor layer 28 and the metal signal line 26 are shifted in the horizontal direction.
  • the oxide semiconductor layer 28 is formed after the metal signal line 26 is formed, which can avoid the destruction of the oxide semiconductor layer by the etching process of the metal signal line 26, improve the stability and uniformity of the thin film transistor substrate, and improve production. Yield, increasing the possibility of mass production of oxide semiconductor thin film transistor substrates.
  • Step 6 Forming a passivation layer 32 of a predetermined structure on the gate insulating layer 24, the metal signal line 26, and the oxide semiconductor layer 28.
  • a passivation layer 32 of a predetermined structure is formed on the gate insulating layer 24, the metal signal line 26, and the oxide semiconductor layer 28 by a fifth photolithography process, and the passivation layer 32 is formed in the manner of the above-described drain 22 or The metal signal line 26 is formed in a similar manner and will not be described herein.
  • the corresponding passivation layer 32 on the metal signal line 26 must be etched away to form a contact hole to expose the metal signal line 26 so that The source/drain 34 formed after the passivation layer 32 is electrically connected to the metal signal line 26.
  • the etching method may be a thousand etching or a wet etching.
  • Step 7 A source/drain 34 of a predetermined structure is formed on the metal signal line 26, the oxide semiconductor layer 28, and the passivation layer 32 to form a thin film transistor substrate.
  • a pixel electrode 36 is formed.
  • the pixel electrode 36 is formed on the passivation layer 32 and electrically connected to the source/drain 34, the source/drain.
  • the electrode 34 and the pixel electrode 36 are both formed of a transparent conductive oxide (TCO).
  • TCO transparent conductive oxide
  • the manner in which the source/drain 34 and the pixel electrode 36 are formed and the tree 22 or metal signal are worth mentioning.
  • the thin film tube substrate of the present invention can be applied to the field of flat panel display devices such as liquid crystal display devices (LCDs), organic light emitting display devices (OLEDs), and electrophoretic display devices (EPDs), and can be applied to active display applications such as non-flexible or flexible displays. The field can be applied to large, medium and small size displays.
  • FIG. 16 is a schematic flowchart of a method for manufacturing a thin film transistor substrate according to another embodiment of the present invention.
  • steps 1 to 5 and step 7 are the same as the above embodiment.
  • the difference is that in step 6, in step 6 of the embodiment, while the passivation layer 32 is formed, an etch stop layer 30 of a predetermined structure is further formed, and the etch stop layer 30 is located on the oxide semiconductor layer 28.
  • the passivation layer 32 is located on both sides of the etch stop layer 30, and the passivation layer 32 and the etch stop layer 30 are made of the same material or different materials. In this embodiment, the passivation layer 32 and the etch stop layer 30 are made of the same material.
  • the etch stop layer 30 serves to protect the oxide semiconductor layer 28 at the back channel from being damaged during the source/drain 34 etching process.
  • the etch stop layer 30 and the passivation layer 32 are formed in the same layer, and one layer can be made less, that is, one lithography process (including film formation, exposure, development, etching, stripping, etc.) is reduced. This can significantly reduce production costs and increase production yield.
  • the present invention further provides a thin film transistor substrate, comprising: a substrate 20, a gate electrode 22, a gate insulating layer 24, a metal signal line 26, an oxide semiconductor layer 28, and a passivation layer.
  • a thin film transistor substrate comprising: a substrate 20, a gate electrode 22, a gate insulating layer 24, a metal signal line 26, an oxide semiconductor layer 28, and a passivation layer.
  • the substrate 20 is a transparent substrate, preferably a glass substrate or a plastic substrate.
  • the substrate 20 is a glass substrate solving
  • the cabinet 22 is located on the substrate 20 to be folded.
  • the method of forming the gate electrode 22 on the substrate 20 is as follows: first depositing a first metal layer on the substrate 20, and then exposing, developing, etching the first metal layer through the mask or the half mask. A bridge 22 of a predetermined structure is formed.
  • the first metal layer is generally one of an aluminum layer, a copper layer, a molybdenum layer, or a combination thereof.
  • the ohmic insulating layer 24 generally includes one of silicon oxide, silicon nitride, or a combination thereof.
  • the metal signal line 26 is on the gate insulating layer 24.
  • the metal signal line 26 is formed by: depositing a second metal layer on the gate insulating layer 24, and then exposing, developing, and etching the second metal layer through a mask or a half mask to form a predetermined structure.
  • the second metal layer is generally one of an aluminum layer, a copper layer, a molybdenum layer, or a combination thereof.
  • the metal signal line 26 is formed before the formation of the oxide semiconductor layer 28, which can avoid the destruction of the oxide semiconductor layer 28 by the etching process of the metal signal line 26, improve the stability and uniformity of the thin film transistor substrate, and improve Production yield increases the possibility of mass production of oxide semiconductor thin film transistor substrates.
  • the oxide semiconductor layer 28 is located on the shed 'pole insulating layer 24 and on the side of the metal signal line 26.
  • the oxide semiconductor layer 28 is an indium gallium zinc oxide semiconductor layer (IGZO).
  • IGZO indium gallium zinc oxide semiconductor layer
  • the oxide semiconductor layer 28 and the metal signal line 26 are shifted in the horizontal direction.
  • the passivation layer 32 is located on the pole insulating layer 24.
  • the metal signal line 26 and the oxide semiconductor layer 28 are provided.
  • the source/drain electrodes 34 are located on the metal signal line 26, the oxide semiconductor layer 28, and the passivation layer 32. The source/drain electrodes 34 are electrically connected to the metal signal line 26.
  • the pixel electrode 36 is located on the passivation layer 32 and directly connected to the source/drain 34, and is located in the same layer as the source/drain 34, and the source/drain 34 and the pixel electrode 36.
  • the source/drain 34 and the pixel electrode 36 are both made of a transparent conductive oxide (TCO).
  • TCO transparent conductive oxide
  • the transparent conductive oxide (TCO) may be indium tin oxide.
  • the thin film transistor substrate further includes an etch stop layer 30, and the etch stop layer 30 is located at the oxide layer.
  • the etch stop layer 30 is used to protect the oxide semiconductor layer 28 at the back channel from being damaged during the process of the source/drain 34.
  • the passivation layer 32 is located on both sides of the etch barrier layer 30.
  • the passivation layer 32 is on the same layer as the etch stop layer 30 and is formed at the same time.
  • the passivation layer 32 and the etch stop layer 30 may be made of the same material or may be made of different materials. In this embodiment, the passivation layer 32 and the etch stop layer 30 are made of the same material.
  • the etch stop layer 30 and the passivation layer 32 are formed in the same layer, and one layer can be made less, that is, one lithography process is reduced (including film formation, exposure development, etching, stripping, etc.) Order), which can significantly reduce production costs and increase production yield.
  • the oxide semiconductor layer is formed after the metal signal line, and an etch stop is formed before the source/drain formation.
  • Layer and use transparent conductive oxide (TCO) to cut the traditional source/drain material to avoid damage to the oxide semiconductor layer by metal signal lines and source/drain etching processes, and improve the stability of the thin film transistor substrate.
  • TCO transparent conductive oxide

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板，所述方法包括：步骤1、提供基片（20）；步骤2、在基片（20）上形成预定结构的栅极（22）；步骤3、在栅极（22）与基片（20）上形成栅极绝缘层（24）；步骤4、在栅极绝缘层（24）上形成预定结构的金属信号线（26）；步骤5、在栅极绝缘层（24）上形成预定结构的氧化物半导体层（28）；步骤6、在栅极绝缘层（24）、金属信号线（26）、氧化物半导体层（28）上形成预定结构的钝化层（32）；步骤7、在所述金属信号线（26）、氧化物半导体层（28）、钝化层（32）上形成预定结构的源/漏极（34），以形成薄膜晶体管基板。

Description

：晶体' 反的制 「及用该方法制造的薄膜晶体管基板
本发明涉及液晶显示领域， 尤其涉及一种薄膜晶体管基板的制造方法 及用该方法制造的薄膜晶体管基板。 背景;
薄膜晶体管 （TFT )在电
Figure imgf000003_0001
和驱 使用。 具体地， 因为薄膜晶体管可形成在玻璃基片或塑料基片上， 所以它 钔通常用在诸如液晶显示装置 （LCD ) 、 有机发光显示装置 （OLED ) 、 电泳显示装置 （EPD )等平板显示装置领域。
氧化物半导体由于具有较高的电子迁移率 （氧化物半导体迁移率 >10cm7Vs , a- Si迁移率仅 0,5〜0,8em2/Vs ) , 而且相比低温多晶硅 ( LTPS ) ， 氧化物半导体制程筒单， 与 a- Si制程相容性较高， 可以应用于 液晶显示装置 （ LCD ) 、 有机发光显示装置 （ OLED ) 、 柔性显示 ( Flexible ) 等领域， 且与高世伐生产线兼容， 可应用于大中小尺寸显示， 具有良好的应用发展前景， 为当前业界研究热门。 当前对氧化物半导体的 研究， 以铟镓锌氧化物 （InGaZnO, IGZO：)半导体最为成熟。
薄膜晶体管基板包括薄膜晶体管和像素电极。 现有的氧化物半导体薄 膜晶体管基板， 如图 1所示， 在氧化物半导体层 100制作完成后， 需制作 金属源 /漏 （Source/Drain ) 电极 200， 金属源 ./漏 （Source/Drain ) 电极 200 的湿蚀刻制程通常使用强酸及其混合物 (如 HN03/¾P04/C¾COOH等） 易 造成背沟道 ( Back channel etching, BCE )处氧化物半导体层破坏， 若使 用千蚀刻制程， 则存在蚀刻均一性较差的问题。 为解决之一问题， 术通常在氧化物半导体层 100形成后及金属源 /漏电极 200形成前
Figure imgf000003_0002
层刻蚀阻挡层 （ESL ) 300， 用于保护背沟道处的氧化物半导体层， 避免其 在金属源 Z漏电极 200蝕刻等制程中遭破坏， 但额外制作一层刻蚀阻挡层需 额外增加一道光刻制程， 一道光刻制程包括成膜 曝光、 显影、 蚀刻、 剥 离等工序， 因而额外制作一层刻蚀阻挡层将大大增加生产成本， 进而降低 生产良率。 发明内容
本发明的目的在于提供一种薄膜晶体管基板的制造方法， 其能有效 免金属信号线和源 /漏极的蚀刻制程对氧化物半导体层的破坏， 提高薄膜晶 体管基板的稳定性与均一性， 提升生产良率， 增加氧化物半导体薄膜晶体 管基板大量生产的可能性， 并能减少一道光刻制程， 大幅降低生产成本， 提高生产良率。
本发明的另一目的在于提供一种薄膜晶体管基板， 结构简单， 具有较 高的稳定性与均一性， 其制作方法简单， 能减少一道光刻制程， 大幅降低 生产成本， 提高生产良率。
为实现上述目的， 本发明提供一种薄膜晶体管基板的制造方法， 包括 以下步骤：
步骤 1、 提供基片；
步骤 2、 在基片上形成预定结构的柵极；
步糠 3、 在櫥极与基片上形成栅极绝缘层；
步骤 4、 在柵极绝缘层上形成预定结构的金属信号线；
步骤 5、 在櫥极绝缘层上形成预定结构的氧化物半导体层；
步骤 6、 在 *极绝缘层。 金属信号线、 氧化物半导体层上形成预定结 构的钝化层；
步骤 7、 在所述金属信号线、 氧化物半导体层、 钝化层上形成预定结 构的源 /漏极， 以形成薄膜晶体管基板„
所述基片为玻璃基片； 所述氧化物半导体层由铟镓锌氧化物、 铟镓氧 化物、 氧化锌、 氧化铝或氧化锡形成。
所述步骤 6 中， 在形成钝化层的同时， 还形成一预定结构的刻蚀阻挡 层， 该刻蚀阻挡层位于所述氧化物半导体层上， 所述钝化层位于所述刻蚀 阻挡层两倒， 所述钝化层与所述刻蚀阻挡层由相同材料或不同材料制成。
所述步骤 7中， 在形成源 /漏极的同时， 还形成像素电极， 该像素电极 形成于钝化层上， 并与源 /漏极电性连接， 所述源 /漏极与像素电极均由透 明导电氧化物形成。
所述透明导电氧化物为氧化铟锡。
本发明还提供一种薄膜晶体管基板的制造方法， 包括以下步骤： 步骤 1、 提供基片；
步骤 2、 在基片上形成预定结构的栅极；
步骤 3、 在櫥极与基片上形成栅极绝缘层；
步骤 4、 在柵极绝缘层上形成预定结构的金属信号线；
步骤 5、 在柵极绝缘层上形成预定结构的氧化物半导体层；
步骤 6、 在柵极绝缘层、 金属信号线、 氧化物半导体层上形成预定结 构的钝化层；
步骤 7、 在所述金属信号线、 氧化物半导体层、 钝化层上形成预定结 构的源 Z漏极， 以形成薄膜晶体管基板；
其中， 所述步骤 6 中， 在形成钝化层的同时， 还形成一预定结构的刻 蚀阻挡层， 该刻蚀阻挡层位于所述氧化物半导体层上， 所述钝化层位于所 述刻 ;阻挡层两侧， 所述钝化层与所述刻 ;阻挡层由相同材料或不同材料 制成。
所述.基片为玻璃基片； 所述氧化物半导体层由铟镓锌氧化物、 铟镓氧 化物、 氧化锌、 氧化铝或氧化锡形成。
所述步骤 7中， 在形成源 /漏极的同时， 还形成像素电极， 该像素电极 形成于钝化层上， 并与源 /漏极电性连接， 所述源 /漏极与像素电极均由透 明导电氧化物形成。
所述透明导电氧化物为氧化铟锡„
本发明还提供一种薄膜晶体管基板.， 包括：
一基片；
一棚 _极， 位于所述基片上；
一栅极绝缘层， 位于所述基片以及所述柵极上；
—金属信号线， 位于所述櫪极绝缘层上；
一氧化物半导体层， 位于所述柵极绝缘层上且位于所述金属信号线一 侧；
一钝化层， 位于所述柵极绝缘层、 金属信号线及氧化物半导体层上； —源 /漏极， 位于所述金属信号线、 氧化物半导体层、 钝化层上， 所述 源 /漏极与所述金属信号线电性连接； 以及
一像素电极， 位于所述钝化层上并与所述源 /漏极直接相接， 且与所述 源 /漏极位于同一层， 所述源 /漏极与像素电极均由透明导电氧化物形成。
所述基片为玻璃基片。
所述氧化物半导体层由铟镓锌氧化物、 铟镓氧化物、 氧化锌、 氧化铝
^还包括位于氧化物半导体层上的刻 ；阻挡层， 所述刻蚀阻挡层与所述 钝化层同时形成， 且由相同的材料或不同的材料制成„
所述源 /漏极与像素电极同时形成， 所述透明导电氧化物为氧化铟锡。 本发明的有益效果： 薄膜晶体管基板的制造方法及用该方法制造的薄 膜晶体管基板， 将氧化物半导体层在金属信号线之后形成， 同时在源 /漏极 形成之前制作一层刻蚀阻挡层， 并使用透明导电氧化物 （TCO )代替传统 的源 /漏极制成材料， 避免金属信号线和源 /漏极的蚀刻制程对氧化物半导 体层的破坏， 提高薄膜晶体管基板的稳定性与均一性， 提升生产良率， 增 加氧化物半导体薄膜晶体管基板大量生产的可能性， 且， 将所述刻蚀阻挡 层与钝化层同层制作， 将源漏电极与像素电极同层制作， 可以少制作一 层， 减少一道光刻制程 （包括成膜、 曝光、 显影、 蚀刻、 剥离等工序） ， 从而可以大幅降低生产成本， 提高生产良率。
为了能更进一步了解本发明的特征以及技术内容， 请参阅以下有关本 发明的详细说明与酎图， 然而附图仅提供参考与说明用， 并非用来对本发 明加以限制。 附图说明
下面结合附图， 通过对本发明的具体实施方式详细描述， 将使本发明 的技术方案及其它有益效果显而易见
附图中，
图 1为现有的薄膜晶体管基板的结构示意图；
图 2为本发明薄膜晶体管基 的制造方法的流程图；
图 3至图 8为用本发明薄膜晶体管基板的制造方法制造薄膜晶体管基 板的一实施例的制程示意图；
图 9 至 14 为用本发明薄膜晶体管基板的制造方法制造薄膜晶体管基 板的另一实施例的制程示意图；
图 5为本发明薄膜晶体管基板一实施例的结构示意图；
图 16为本发明薄膜晶体管基板另一实施例的结构示意图。 具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果， 以下结合本发明 的优选实施例及其附图进行详细描述。
请参阅图 2， 并参考图 3 至图 8， 本发明提供一种薄膜晶体管基 £的 制造方法， 包括以下步骤：
步骤 1、 提供基片 20。
所述基片 20 为透明基片， 优选玻璃基片或塑料基片， 在本实施例 中， 基片 20为玻璃基片。 通过第一道光刻制程在基片 20 形成预定结构的栅极 22 , 其具体形 成方式可为： 先在基片 20 上沉积一第一金属层， 再通过掩模板或半掩模 板对该第一金属层进行曝光、 显影、 蚀刻以形成预定结构的 *极 22， 即完 成第一道光刻制程„ 所述第一金属层一般为铝层， 铜层、 钼层其中之一或 其组合。
步骤 3、 在柵极 22与基片 20上形成栅极绝缘层 24。
通过第二道光刻制程在柵极 22与基片 20上形成棚_极绝缘层 24。 所述 柵极绝缘层 24 —般包括氧化硅、 氮化硅其中之一或其组合， 其形成方式 与上述槲极 22的形成方式类似， 在此不作赘述。
步骤 4、 在柵极绝缘层 24上形成预定结构的金属信号线 26。
通过第三道光刻制程在柵极绝缘层 24 上形成预定结构的金属信号线
26, 其具体形成方式可为： 在栅极绝缘层 24 上沉积一第二金属层， 再通 过掩模板或半掩模板对该第二金属层进行曝光、 显影、 蚀刻以形成预定结 构的金属信号线 26。
所述第二金属层一般为铝层、 铜层、 钼层其中之一或其组合。
步骤 5、 在櫥极绝缘层 24上形成预定结构的氧化物半导体层 28。 通过第四道光刻制程在极极绝缘层 24 上形成预定结构的氧化物半导 体层 28， 其形成方式与上述栅极 22或金属信号线 26的形成方式类似， 在
.li 不作资迷。
所述氧化物半导体层 28 为铟镓 4^氧化物 （IGZO )半导体层、 铟镓氧 化物半导体层、 氧化锌半导体层、 氧化铝半导体曾或氧化锡半导体层其中 之一， 优选为铟镓锌氧化物半导体层。 所述氧化物半导体层 28 位于所述 金属信号线 26—侧， 优选地， 所述氧化物半导体层 28与所述金属信号线 26在水平方向上错开。
所述氧化物半导体层 28在所述金属信号线 26形成之后制作， 可避免 所述金属信号线 26 的蚀刻制程对氧化物半导体层的破坏， 提高薄膜晶体 管基板的稳定性与均一性， 提升生产良率， 增加氧化物半导体薄膜晶体管 基板大量生产的可能性。
步骤 6、 在棚 '极绝缘层 24、 金属信号线 26、 氧化物半导体层 28上形 成" Ϊ 定结构的钝化层 32。
通过第五道光刻制程在栅极绝缘层 24、 金属信号线 26、 氧化物半导 体层 28上形成预定结构的钝化层 32， 所述.钝化层 32的形成方式与上述櫪 极 22或金属信号线 26的形成方式类似， 在此不作赘述。
值得一提的是， 在金属信号线 26上形成钝化层 32后， 须将金属信号 线 26上对应的钝化层 32蚀刻掉， 形成接触孔， 露出所述金属信号线 26， 以使在钝化层 32之后形成的源 /漏极 34与所述金属信号线 26电性连接。 所述蚀刻方式可以为千法蚀刻， 也可以为湿法蝕刻。
步骤 7、 在所述金属信号线 26、 氧化物半导体层 28、 钝化层 32上形 成预定结构的源 /漏极 34， 以形成薄膜晶体管基板。
所述步骤 7中， 在形成源 /漏极 34的同时， 还形成像素电极 36， 该像 素电极 36形成于钝化层 32上， 并与源 /漏极 34电性连接， 所述源 /漏极 34 与像素电极 36 均由透明导电氧化物 （TCO )形成， 在本实施例中， 所述 所述源 /漏极 34与像素电极 36的形成方式与上述树极 22或金属信号 值得二提的是 本发明薄膜 管基板可以应用于液晶显示装置 ( LCD ) 、 有机发光显示装置 （OLED ) 、 电泳显示装置 （EPD ) 等平板 显示装置领域， 可以应用于非柔性或柔性显示等主动性显示应用领域， 可 以应用于大中小尺寸显示。
请参阅图 9 至 14, 并参考图 16, 为本发明薄膜晶体管基板的制造方 法另一实施例的流程及制程示意图， 在本实施例中， 步骤 1 至 5及步骤 7 与上述实施例相同， 其区别在于步骤 6 , 在本实施例的步骤 6 中， 在形成 钝化层 32的同时， 还形成一预定结构的刻蚀阻挡层 30， 该刻蚀阻挡层 30 位于所述氧化物半导体层 28 上， 所述钝化层 32位于所述刻蚀阻挡层 30 两侧， 所述钝化层 32与所述刻蚀阻挡层 30由相同材料或不同材料制成。 本实施例中， 所述钝化层 32与所述刻蚀阻挡层 30由相同的材料制成。
所述刻蚀阻挡层 30用于保护背沟道处的氧化物半导体层 28， 避免其 在所述源 /漏极 34蚀刻等制程中遭破坏。
本实施例中， 将所述刻蚀阻挡层 30与钝化层 32同层制作， 可以少制 作一层， 即减少一道光刻制程（包括成膜、 曝光， 显影、 蚀刻、 剥离等工 序） ， 从而可以大幅降低生产成本， 提高生产良率。
请参阅图 15， 本发明还提供一种薄膜晶体管基板， 包括： 一基片 20、 一栅极 22、 一栅极绝缘层 24、 一金属信号线 26、 一氧化物半导体层 28、 一钝化层 32、 一源 /漏极 34以及一像素电极 36
所述基片 20 为透明基片， 优选玻璃基片或塑料基片， 在本实施例 中， 基片 20为玻璃基片„
所述櫥极 22位于所 ϋ基片 20上。 在基片 20上形成所述栅极 22的方 法为： 先在基片 20 上沉积一第一金属层， 再通过.掩模板或半掩模板对该 第一金属层进行曝光、 显影、 蚀刻以形成预定结构的橋极 22。 所述第一金 属层一般为铝层、 铜层、 钼层其中之一或其组合。 所述柵极绝缘层 24
Figure imgf000009_0001
20 以及所述櫪极. 22上。 所述 *极 绝缘层 24—般包括氧化硅、 氮化硅其中之一或其组合。
所述金属信号线 26位于所述栅极绝缘层 24上。 所述金属信号线 26 的制作方法为： 先在栅极绝缘层 24 上沉积一第二金属层， 再通过掩模板 或半掩模板对该第二金属层进行曝光、 显影、 蚀刻以形成预定结构的金属 信号线 26。 所述第二金属层一般为铝层、 铜层， 钼层其中之一或其组合。
所述金属信号线 26在所述氧化物半导体层 28形成之前制作， 可避免 所述金属信号线 26的蚀刻制程对氧化物半导体层 28的破坏， 提高薄膜晶 体管基板的稳定性与均一性， 提升生产良率， 增加氧化物半导体薄膜晶体 管基板大量生产的可能性。
所述氧化物半导体层 28位于所述棚 '极绝缘层 24上且位于所述金属信 号线 26 —侧。 所述氧化物半导体层 28 为铟镓锌氧化物半导体层 ( IGZO ) , 优选地， 所述氧化物半导体层 28与所述金属信号线 26在水平 方向上错开。
所述钝化层 32位于所述极极绝缘层 24。 金属信号线 26及氧化物半导 体层 28上。
所述源 /漏极 34位于所述金属信号线 26、 氧化物半导体层 28 , 钝化层 32上， 所述源 /漏极 34与所述金属信号线 26电性连接。
所述像素电极 36位于所述钝化层 32 上并与所述源 /漏极 34 直接相 接， 且与所述源 /漏极 34位于同一层， 所述源 /漏极 34与像素电极 36同时 所述源 /漏极 34与像素电极 36均由透明导电氧化物 ( TCO )制成。 本 实施例中， 所述透明导电氧化物 （TCO ) 可以为氧化铟锡。
请参阅图 16， 为本发明薄膜晶体管基板的另一实施例的结构示意图， 在本实施例中， 所述薄膜晶体管基板还包括一刻蚀阻挡层 30， 该刻蚀阻挡 层 30位于所述氧化物半导体层 28上。 所述刻蚀阻挡层 30用于保护背沟 道处的氧化物半导体层 28 , 避.免其在所述源 /漏极 34独刻等制程中遭到破 坏。
所述钝化层 32位于所述刻蚀阻挡层 30两侧。 所述钝化层 32与所述 刻蚀阻挡层 30位于同一层， 且同时制成。 所述钝化层 32与所述刻蚀阻挡 层 30 可以由相同的材料制成， 也可以由不同的材料制成。 本实施例中， 所述钝化层 32与所述刻蚀阻挡层 30由相同的材料制成。
本实施例中， 将所述刻蚀阻挡层 30与钝化层 32同层制作， 可以少制 作一层， 即减少一道光刻制程（包括成膜、 曝光 显影、 蚀刻、 剥离等工 序） ， 从而可以大幅降低生产成本， 提高生产良率。
综上所述， 本发明的薄膜晶体管基板的制造方法及用该方法制造的薄 膜晶体管基板， 将氧化物半导体层在金属信号线之后形成， 同时在源 /漏极 形成之前制作一层刻蚀阻挡层， 并使用透明导电氧化物 （TCO )伐替传统 的源 /漏极制成材料， 避免金属信号线和源 /漏极的蚀刻制程对氧化物半导 体层的破坏， 提高薄膜晶体管基板的稳定性与均一性， 提升生产良率， 增 加氧化物半导体薄膜晶体管基板大量生产的可能性， 且， 将所述刻蚀阻挡 层与钝化层同层制作， 将源漏电极与像素电极同层制作， 可以少制作一 层， 减少一道光刻制程（包括成膜、 曝光、 显影、 蚀刻、 剥离等工序） ， 从而可以大幅降低生产成本， 提高生产良率。
以上所述， 对于本领域的普通技术人员来说， 可以根据本发明的技术 方案和技术构思作出其他各种相应的改变和变形， 而所有这些改变和变形 都应属于本发明权利要求的保护范围„

Claims

权 利 要 求
】、 一种薄膜晶体管基板的制造方法， 包括以下步骤：
步骤 1、 提供基片；
步骤 2、 在基片上形成预定结构的柵极；
步骤 3、 在櫥极与基片上形成栅极绝缘层；
步骤 4、 在柵极绝缘层上形成预定结构的金属信号线；
步骤 5、 在櫥极绝缘层上形成预定结构的氧化物半导体层；
步骤 6、 在柵极绝缘层、 金属信号线、 氧化物半导体层上形成预定结 构的徒化层；
步骤 7、 在所述金属信号线、 氧化物半导体层、 钝化层上形成预定结 构的源 /漏极， 以形成薄膜晶体管基板„
2、 如权利要求 1 所述的薄膜晶体管基板的制造方法， 其中， 所述基 片为玻璃基片； 所述氧化物半导体层由铟镓锌氧化物、 铟镓氧化物、 氧化 锌、 氧化铝或氧化锡形成。
3、 如权利要求 所述的薄膜晶体管基板的制造方法， 其中， 所述步 骤 6 中， 在形成钝化层的同时， 还形成一预定结构的刻蚀阻挡层， 该刻蚀 阻挡层位于所述氧化物半导体层上， 所述钝化层位于所述刻蚀阻挡层两 侧， 所述钝化层与所述刻蚀阻挡层由相同材料或不同材料制成。
4、 如权利要求 1 所述的薄膜晶体管基板的制造方法， 其中， 所述步 骤 7中， 在形成源 /漏极的同时， 还形成像素电极， 该像素电极形成于钝化 层上， 并与源 /漏极电性连接， 所述源 /漏极与像素电极均由透明导电氧化 物形成。
5、 如权利要求 4 所述的薄膜晶体管基板的制造方法， 其中， 所述透 明导电氧化物为氧化铟锡。
6、 一种薄膜晶体管基板的制造方法， 包括以下步骤：
步骤 1、 提供基片；
步糠 2、 在基片上形成预定结构的柵极；
步骤 3、 在柵极与基片上形成櫥极绝缘层；
步骤 4、 在櫥极绝缘层上形成预定结构的金属信号线；
步骤 5、 在柵极绝缘层上形成预定结构的氧化物半导体层；
步骤 6、 在橋极绝缘层、 金属信号线、 氧化物半导体层上形成预定结 构的钝化层； 步骤 7、 在所述金属信号线、 氧化物半导体层、 钝化层上形成预定结 构的源 /漏极， 以形成薄膜晶体管基板；
其中， 所述步骤 6 中， 在形成钝化层的同时， 还形成一预定结构的刻 蚀阻挡层， 该刻蚀阻挡层位于所述氧化物半导体层上， 所述钝化层位于所 述刻蚀阻挡层两倒， 所述钝化层与所述刻蚀阻挡层由相同材料或不同材料
' 7. 如权利要求 6 所述的薄膜晶体管基板的制造方法， 其中， 所述基 片为玻璃基片； 所述氧化物半导体层由铟镓锌氧化物、 铟镓氧化物、 氧化 ^ 如权利要求 6 所述的薄膜晶体管基板的制造方法， 其中， 所述步 骤 7中， 在形成源 /漏极的同时， 还形成像素电极， 该像素电极形成于钝化 层上， 并与源 /漏极电性连接， 所述源 Ζ漏极与像素电极均由透明导电氧化 物形成。
9、 如权利要求 8 所述的薄膜晶体管基板的制造方法， 其中， 所述透 明导电氧化物为氧化铟锡。
】0、 一种薄膜晶体管基板， 包括：
一基片；
一栅极， 位于所述基片上；
一栅极绝缘层， 位于所述基片以及所述柵极上；
一金属信号线， 位于所述櫥极绝缘层上；
一氧化物半导体层， 位于所述橋极绝缘层上且位于所述金属信号线一 侧；
一钝化层， 位于所述,柵极绝缘层、 金属信号线及氧化物半导体层上； 一源 /漏极， 位于所述金属信号线、 氧化物半导体层、 钝化层上， 所述 源 /漏极与所述金属信号线电性连接； 以及
一像素电极， 位于所述钝化层上并与所述源 /漏极直接相接， 且与所述 源 /漏极位于同一层， 所述源 /漏极与像素电极均由透明导电氧化物形成。
I I、 如权利要求 10 所述的薄膜晶体管基板， 其中， 所述基片为玻璃 基片。
12、 如权利要求 10 所述的薄膜晶体管基板， 其中， 所述氧化物半导 体层由铟镓锌氧化物、 铟镓氧化物、 氧化锌、 氧化铝或氧化锡形成。
13、 如权利要求 10 所述的薄膜晶体管基板， 还包括位于氧化物半导 体层上的刻独阻挡层， 所述刻蚀阻挡层与所述钝化层同时形成， 且由相同 14、 -^^ ^, 10 所述的薄膜晶体管.基板， 其中 所述源 /漏极与 素电极同时形成， 铟锡》
PCT/CN2013/087357 2013-11-12 2013-11-18 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板 Ceased WO2015070463A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016524028A JP6261732B2 (ja) 2013-11-12 2013-11-18 薄膜トランジスタ基板の製造方法及び前記方法によって製造された薄膜トランジスタ基板
GB1600114.1A GB2529987B (en) 2013-11-12 2013-11-18 Thin-film transistor upon a substrate and method of manufacturing therefor
US14/236,684 US9082664B2 (en) 2013-11-12 2013-11-18 Method for manufacturing thin-film transistor substrate and thin-film transistor substrate manufactured with same
KR1020167008559A KR101831080B1 (ko) 2013-11-12 2013-11-18 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310562123.XA CN103560112B (zh) 2013-11-12 2013-11-12 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
CN201310562123.X 2013-11-12

Publications (1)

Publication Number Publication Date
WO2015070463A1 true WO2015070463A1 (zh) 2015-05-21

Family

ID=50014325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/087357 Ceased WO2015070463A1 (zh) 2013-11-12 2013-11-18 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板

Country Status (5)

Country Link
JP (1) JP6261732B2 (zh)
KR (1) KR101831080B1 (zh)
CN (1) CN103560112B (zh)
GB (1) GB2529987B (zh)
WO (1) WO2015070463A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113678261A (zh) * 2019-04-09 2021-11-19 三菱电机株式会社 半导体装置及半导体模块

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241298B (zh) * 2014-09-02 2017-11-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
US10276593B2 (en) * 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728077A (ja) * 1993-07-15 1995-01-31 Matsushita Electric Ind Co Ltd 表示素子およびその製造方法
CN1353329A (zh) * 2000-11-15 2002-06-12 松下电器产业株式会社 薄膜晶体管阵列及其制造方法和使用它的显示板
CN202373580U (zh) * 2011-09-27 2012-08-08 北京京东方光电科技有限公司 薄膜晶体管阵列基板及液晶显示器
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540279A (ja) * 1991-05-24 1993-02-19 Sanyo Electric Co Ltd 液晶表示装置
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20070109612A (ko) * 2006-05-12 2007-11-15 엘지.필립스 엘시디 주식회사 폴리실리콘 ｔｆｔ 어레이 기판의 제조방법
CN101819363B (zh) 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101273831B1 (ko) 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5139503B2 (ja) * 2010-11-18 2013-02-06 株式会社ジャパンディスプレイイースト 液晶表示装置およびその製造方法
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728077A (ja) * 1993-07-15 1995-01-31 Matsushita Electric Ind Co Ltd 表示素子およびその製造方法
CN1353329A (zh) * 2000-11-15 2002-06-12 松下电器产业株式会社 薄膜晶体管阵列及其制造方法和使用它的显示板
CN202373580U (zh) * 2011-09-27 2012-08-08 北京京东方光电科技有限公司 薄膜晶体管阵列基板及液晶显示器
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN102645808A (zh) * 2012-04-20 2012-08-22 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113678261A (zh) * 2019-04-09 2021-11-19 三菱电机株式会社 半导体装置及半导体模块

Also Published As

Publication number Publication date
JP6261732B2 (ja) 2018-01-17
GB2529987B (en) 2020-08-19
JP2017500727A (ja) 2017-01-05
CN103560112A (zh) 2014-02-05
KR20160052624A (ko) 2016-05-12
GB2529987A (en) 2016-03-09
CN103560112B (zh) 2015-11-18
GB201600114D0 (en) 2016-02-17
KR101831080B1 (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103730414B (zh) 薄膜晶体管基板的制造方法
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
CN107331669A (zh) Tft驱动背板的制作方法
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
CN104752345B (zh) 薄膜晶体管阵列基板及其制作方法
CN103681659A (zh) 一种阵列基板、制备方法以及显示装置
WO2019061813A1 (zh) Esl型tft基板及其制作方法
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
WO2015192418A1 (zh) 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN104241299B (zh) 氧化物半导体tft基板的制作方法及结构
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN107910301B (zh) 显示基板的制作方法、显示基板及显示装置
WO2015070463A1 (zh) 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
CN103489882A (zh) 一种阵列基板及其制备方法、显示装置
CN203456471U (zh) 一种薄膜晶体管、阵列基板及显示装置
CN108922892B (zh) 阵列基板及其制作方法、显示面板
US10249763B2 (en) Array substrate, and display device, and fabrication methods

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14236684

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13897528

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 1600114

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20131118

ENP Entry into the national phase

Ref document number: 20167008559

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2016524028

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13897528

Country of ref document: EP

Kind code of ref document: A1