WO2015060144A1 - メモリセル構造、メモリ製造方法、メモリ装置 - Google Patents

メモリセル構造、メモリ製造方法、メモリ装置 Download PDF

Info

Publication number
WO2015060144A1
WO2015060144A1 PCT/JP2014/077172 JP2014077172W WO2015060144A1 WO 2015060144 A1 WO2015060144 A1 WO 2015060144A1 JP 2014077172 W JP2014077172 W JP 2014077172W WO 2015060144 A1 WO2015060144 A1 WO 2015060144A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion layer
memory cell
memory
silicon substrate
recess
Prior art date
Application number
PCT/JP2014/077172
Other languages
English (en)
French (fr)
Inventor
梅林　拓
俊一 助川
孝司 横山
細見　政功
肥後　豊
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201480056283.XA priority Critical patent/CN105659376B/zh
Priority to US15/029,038 priority patent/US9595562B2/en
Publication of WO2015060144A1 publication Critical patent/WO2015060144A1/ja
Priority to US15/417,572 priority patent/US9972772B2/en
Priority to US15/947,053 priority patent/US10615334B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Definitions

  • the present disclosure relates to a structure of a memory cell, a method of manufacturing a memory having the memory cell structure, and a memory device.
  • MRAM can be rewritten at high speed and almost infinitely (10 15 times or more) in order to store data depending on the magnetization direction of the magnetic material, and has already been used in fields such as industrial automation and aircraft.
  • MRAM is expected to expand to code storage and working memory in the future because of its high-speed operation and reliability.
  • a perpendicular magnetization type suitable for reducing the area of a memory cell has been proposed for a horizontal magnetization type magnetic memory.
  • Demand for replacement with DRAM is considered due to responsiveness of data access (write / read) and non-volatile RAM, but reduction in memory cell size comparable to DRAM, that is, reduction in bit unit price is essential It is.
  • the MRAM has a structure as a semiconductor memory similar to that of a DRAM, and has a shape in which a capacitor portion in the DRAM is replaced with an MTJ (Magnetic Tunnel Junction) element.
  • MTJ Magnetic Tunnel Junction
  • transistors, bit lines, word lines, MTJs, and data lines for selecting each MTJ are stacked on the substrate in order from the bottom.
  • the MTJ is arranged in the almost uppermost layer of the element, and the word line and the bit line are formed as a memory connection wiring in the stacked wiring between the elements which is the latter process (Back End Of Line) of semiconductor manufacturing.
  • an MTJ serving as a memory element is stacked on the connection wiring, and then a data line is formed. That is, a structure in which the access transistor (field effect transistor) to the MTJ is drawn and connected to the vicinity of the uppermost layer of the metal wiring is mainly used.
  • the semiconductor structure in the MRAM it is required to make the wiring resistance of the bit line and the word line as small as possible.
  • the MRAM there is a data line that does not exist in the DRAM. For this reason, it is necessary to prevent the area of the memory element from increasing as much as possible even if the data line is wired to the memory element.
  • the heat resistance of MTJ becomes a problem. That is, the MTJ performance may be deteriorated due to the heat treatment in the wiring such as the word line, and it is necessary to avoid this.
  • the resistance of the MRAM that reduces the wiring resistance of the lead connected to the MTJ, which is a memory element, increases the current flowing through the memory element, reduces the area of the memory cell, and avoids the performance degradation of the MTJ due to heat.
  • An object is to provide a memory cell structure.
  • a memory cell structure includes a first diffusion layer formed at the bottom of a recess formed by processing a silicon substrate into a groove shape, and two sidewall portions facing each other of the recess. And a second diffusion layer formed at the upper end of the transistor, and a channel is formed in a portion between the first diffusion layer and the second diffusion layer in the two side wall portions; A memory element disposed below the first diffusion layer, and the first diffusion layer is electrically connected to the memory element via a contact formed after the silicon substrate is thinned. It is what. As described above, since the two side walls opposed to the concave portion are used as channels, the channel width can be secured twice or more as compared with a normal transistor. Further, since the memory element is disposed below the first diffusion layer, the memory element can be formed after the metal wiring is formed.
  • the first diffusion layer is electrically insulated by an insulating film and a substrate concentration profile for each memory cell. As described above, since the insulating film and the substrate concentration profile are electrically insulated, no malfunction occurs.
  • the contact be insulated from the silicon substrate. As described above, since the contact is insulated from the silicon substrate, no malfunction occurs.
  • the silicon substrate may be an SOI (silicon on insulator) substrate.
  • SOI silicon on insulator
  • RIE reactive Ion Etching
  • the memory element is an MTJ (Magnetic Tunnel Junction) element.
  • a method of manufacturing a memory cell having a memory cell structure the step of forming a field isolation layer at a predetermined depth of the silicon substrate, and the step of forming the groove-like recesses between the field isolation layers; First on the bottom of the recess Performing at least a step of forming a diffusion layer, a step of forming a second diffusion layer on the upper end portion of the side wall portion of the recess, and a step of forming a metal wiring on the upper portion of the second diffusion layer, An intermediate stacked body that is a part of the memory cell structure is formed. As described above, since the step of forming the metal wiring on the second diffusion layer is included, the connection from the transistor to the memory element can be shortened.
  • a step of bonding another silicon substrate as a support substrate to the silicon substrate on which the intermediate laminate is formed, and a step of thinning the silicon substrate It is desirable to include. As described above, since the step of bonding the silicon substrate to another silicon substrate as a supporting substrate is included, the silicon substrate can be thinned and a contact on the back surface of the silicon substrate can be easily formed.
  • the above-described memory cell manufacturing method preferably includes a step of forming a contact from the first diffusion layer formed on the thinned silicon substrate. In this manner, since the contact is formed from the bottom of the first diffusion layer to the back surface side, the distance between the transistor and the memory element can be shortened.
  • the above-described method for manufacturing a memory cell according to the present disclosure preferably includes a step of forming a memory element electrically connected to the first diffusion layer by the contact. Thereby, a necessary structure as a memory cell is formed.
  • a memory device includes a memory cell including a memory element that holds information according to a magnetization state of a magnetic material, two types of wirings that intersect with each other, and other types of wirings.
  • the memory cell is formed at the upper end of each of the first diffusion layer formed at the bottom of the recess formed by processing the silicon substrate into a groove shape and the two side walls facing the recess.
  • a current is supplied to the memory element through the transistor between the two types of wirings.
  • the transistor has two sidewalls facing each other as a channel, so that the channel width can be secured more than twice that of a normal transistor, and a memory device using a memory cell with high current capability can be obtained. Can be formed.
  • connection from the transistor to the memory element can be shortened, the connection resistance can be reduced. Since the two opposing sidewalls of the recess serve as a channel, the channel width of the transistor is increased. Thus, the current flowing through the memory element can be increased. In addition, the area of the memory cell can be reduced. Furthermore, since the memory element can be formed after the formation of the metal wiring, the influence of the heat treatment of the metal wiring can be suppressed. Note that the effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.
  • FIG. 1A shows a circuit configuration of the memory cell 1 of the MRAM.
  • the memory cell 1 of the MRAM includes an MTJ element 3 (Rm), an access transistor 5, a word line 2, a bit line 6, and a data line 4.
  • the MTJ element 3 has a function as a memory element for storing information.
  • the MTJ element 3 has a structure in which two ferromagnets and an insulating layer are sandwiched between them. One of the two ferromagnetic layers is fixed in magnetization and the other is variable in magnetization, with a thin insulating layer between them as a barrier.
  • the access transistor 5 serves as a switch for determining whether or not a current is passed through the MTJ element 3 of each memory cell 1.
  • a current can be passed through the MTJ element 3. That is, the MTJ element 3 can be accessed.
  • the access transistor 5 is turned off, it is possible to stop the current from flowing through the MTJ element 3. That is, access to the MTJ element 3 can be released.
  • the word line 2 controls on / off of the access transistor 5.
  • Word line 2 is connected to the gate electrode of access transistor 5.
  • the gate electrode becomes a constant voltage, and the corresponding access transistor 5 can be turned on.
  • the bit line 6 supplies a constant voltage to the source of the access transistor 5.
  • the data line 4 is connected to the bit line 6 in a pair, whereby a current path can be created between the bit line 6 and the data line 4.
  • a current flows between the bit line 6 and the data line 4, and a constant current can be passed through the MTJ element 3.
  • the resistance value of the MTJ element 3 can be detected and the stored content can be read out.
  • information can be written by passing a spin current.
  • the circuit configuration of the DRAM memory cell 10 includes a capacitor 7, an access transistor 5, a word line 2, and a bit line 6 as shown in FIG.
  • the MTJ element 3 of the memory cell 1 in the MRAM is replaced with a capacitor 7.
  • the capacitor 7 corresponds to a memory element, and information is stored depending on the presence or absence of electric charge stored in the capacitor 7.
  • a portion corresponding to the data line 4 is a plate.
  • the plate is a plate-like electrode and does not need to be wired as the data line 4 to each memory cell 1 unlike the MRAM. That is, it is advantageous in reducing the memory cell size.
  • the wiring layer of the data line 4 must be stacked, which is inconvenient in reducing the memory size.
  • FIG. 2 is a diagram schematically showing the structure of the memory cell array according to the embodiment as viewed from above.
  • the plurality of word lines 2 are wired so as to intersect with each other in the vertical direction and the plurality of bit lines 6 in the horizontal direction.
  • the memory cell 1 is provided at the center position where the word line 2 and the bit line 6 intersect.
  • channel 12 of access transistor 5 is formed on the side walls on both sides of each word line 2.
  • the channel width of 2F is gained by using the channel of one side F on both sides.
  • the effective channel width can be 3F with the memory cell size of 5F2, and the channel width of 4F with the memory size of 6F2.
  • FIG. 3 is a diagram showing a layer structure of the memory cell according to the embodiment.
  • the memory cell 1 according to the present embodiment includes an MTJ element 3, an access transistor 5, a word line 2, a bit line 6, and a data line 4.
  • FIG. 3 shows a portion where three memory cells 1 are formed.
  • a recess 15 is formed in the silicon substrate 14 in a groove shape.
  • a gate electrode 18 is embedded in the recess 15.
  • the gate electrode 18 is connected to the word line 2 (not shown).
  • the access transistor 5 includes a first diffusion layer 16, a second diffusion layer 19, a gate electrode 18 and a channel 12.
  • the first diffusion layer 16 corresponds to the drain of the access transistor 5.
  • the second diffusion layer 19 corresponds to the source.
  • the access transistor 5 includes a first diffusion layer 16 formed at the bottom of a recess 15 formed by processing the silicon substrate 14 into a groove shape, and two opposing side wall portions of the recess 15.
  • the second diffusion layer 19 formed at the upper end portion is used, and the channel 12 is formed in a portion between the first diffusion layer 16 and the second diffusion layer 19 in the two side wall portions. .
  • the second diffusion layer 19 is formed above the channel 12, and the access transistor 5 has a source-drain path formed in the vertical direction.
  • a field isolation layer 11 is formed on both sides of the first diffusion layer 16 using a silicon oxide film or the like as a material. Thereby, the first diffusion layer 16 is insulated for each memory cell 1.
  • a back contact 27 is formed by thinning the silicon substrate 14.
  • the back contact 27 is formed of a copper plug, a tungsten plug, or the like. It is desirable to be able to take out with low resistance. Since the back contact 27 has a relatively low aspect ratio and is directly drawn out from the first diffusion layer 16, the resistance can be reduced to about 1 ⁇ 4 to ⁇ compared with a general one.
  • a protective insulating film 29 is formed on both sides of the back contact 27. Further, the substrate concentration profile of the silicon substrate 14 is adjusted. These are also for obtaining electrical insulation for each memory cell 1 of the first diffusion layer 16.
  • An MTJ element 3 is formed as a memory element below the back contact 27.
  • a back insulating layer 28 is formed on both sides of the MTJ element 3.
  • a data line 4 is stacked below the MTJ element 3.
  • the data line 4 is stacked after the MTJ element 3 is formed.
  • the data line 4 is arranged in parallel with the bit line 6. Thereby, since two lines can be put together on one side in a plane, an increase in cell area can be suppressed.
  • FIG. 4 shows a state in which the leftmost access transistor 5 is on and the others are off.
  • the access transistor 5 includes the first diffusion layer 16, the second diffusion layer 19, the gate electrode 18, and the channel 12.
  • Turning on the access transistor 5 means turning on the gate electrode 18 (applying a constant voltage), and therefore the corresponding gate electrode 18 is indicated as on.
  • Other gate electrodes are indicated as OFF.
  • the gate electrode By turning on the gate electrode, the channel 12 becomes conductive. Accordingly, when power is supplied from the bit line 6 in this state, a current flows from the second diffusion layer 19 (source) through the channel 12 to the first diffusion layer (drain), and further passes through the MTJ element 3 to the data line.
  • the current flow in the operating state of the memory cell 1 is the current flow in the path x and the current flow in the path y as shown in the figure. Accordingly, it is possible to effectively increase the channel width and flow a large amount of current, and it is possible to read the stored contents or write information to the MTJ element 3.
  • the peripheral circuit section has the same configuration as a general memory device. As shown in FIG. 3, a transistor including a source 22, a gate electrode 20, and a drain 23 is formed in parallel with the silicon substrate 14. A connection wiring 25 a is drawn from the source 22. A connection wiring 25 b is drawn from the drain 23. Each transistor is electrically isolated by an element isolation region 13. A field isolation layer 11 in which a silicon oxide film or the like is embedded is formed below the element isolation region 13.
  • FIG. 5 is a diagram showing a layer structure in a state where isolation regions of each cell of the memory cell according to the embodiment are formed.
  • FIG. 5A is a top view of the memory cell 1 according to the embodiment.
  • a part of FIG. 2 is excerpted and shows a place to be the bit line 6 and a word line 2 in the left-right direction.
  • the memory cell 1 is formed at the center position where the word line 2 and the bit line 6 intersect.
  • B in FIG. 5 represents a cross-sectional view taken along the line aa. As shown in FIG.
  • first, ions are formed on the bottom of the silicon substrate 14 to be the first diffusion layer 16 in the future in order to electrically isolate each memory cell 1 at a depth of, for example, about 200 to 400 nm.
  • a field separation layer 11 is formed by implantation.
  • the field isolation layer 11 is composed of a silicon oxide film or the like. In the case of forming a silicon oxide film, a silicon oxide film can be formed deep in the silicon substrate 14 by performing heat treatment after oxygen is implanted into the silicon substrate 14 with high energy and high concentration.
  • an element isolation region 13 is formed in a place other than the silicon substrate 14 immediately below a portion to be the bit line 6 in the future.
  • a field isolation layer 11 is formed below.
  • the field isolation layer 11 is composed of a silicon oxide film or the like.
  • drawing B of each drawing shows a cross section aa of drawing A. That is, B in FIG. 6 to B in FIG. 11 and B in FIG. 14 to B in FIG. 16 are the same as those in FIG. 5, and A in FIG. 6 and A in FIG. -A shows a cross section.
  • FIG. 6 is a diagram showing a layer structure in a state where the groove-like recess 15 of the memory cell according to the embodiment is formed. After the process described with reference to FIG. 5, the recess 15 is formed. As shown in FIG. 6B, the silicon substrate 14 and the field isolation layer 11 are processed by RIE (Reactive Ion Etching) into a vertical wiring line to be the word line 2 to form a groove-like recess 15. Form.
  • RIE Reactive Ion Etching
  • the substantially center of the side wall portions on both sides of the silicon substrate 14 in the groove-like recess becomes the channel 12 of the access transistor 5 formed in a later step. As shown in the bird's eye view of FIG. 6C, the recess 15 and the element isolation region 13 intersect each other.
  • FIG. 7 is a diagram illustrating a layer structure in a state where the first diffusion layer of the memory cell according to the embodiment is formed.
  • the first diffusion layer 16 is formed at the bottom of the recess 15 by ion implantation. This portion corresponds to a portion that becomes one diffusion layer (drain) of the access transistor 5.
  • These diffusion layers are electrically separated from the adjacent diffusion layers by the field separation layer 11 formed in advance in FIG. From the front to the back of the figure, the field isolation layer 11 and the element isolation region 13 are electrically isolated (insulated) from the front side.
  • a sidewall protective film 17 inside the recess 15 of the memory cell 1 as shown in FIG.
  • the side wall protective film 17 is formed in order to protect the side wall that will later become the channel 12 from contamination of this ion implantation.
  • the side wall protective film 17 shown in FIG. 8B can be removed by a wet process of a gate oxidation pretreatment of the access transistor 5 which is a later process.
  • the formation of the sidewall protective film 17 is not necessarily a necessary step in the manufacture of the memory cell according to the present embodiment.
  • FIG. 9 is a diagram showing a layer structure in a state where the gate electrode is embedded in the memory cell according to the embodiment.
  • a gate electrode 18 is embedded in the state formed in FIG. What formed the side wall protective film 17 of FIG. 8 may be used.
  • a gate insulating film is formed on the inner wall of the recess 15, and then the gate electrode 18 is embedded along the groove-like recess 15. At this time, it is desirable that the gate electrode 18 is kept at a position lower than the silicon substrates 14 on both sides, and the upper part can be flattened.
  • the gate electrode 18 can be made of polysilicon, a metal electrode material, or a composite film thereof.
  • the word line 2 is connected to the gate electrode 18.
  • a gate electrode 18 is formed along the recess 15 as shown in a bird's eye view of FIG. 9C.
  • FIG. 10 is a diagram showing a layer structure in a state where the second diffusion layer of the memory cell according to the embodiment is formed. As shown in FIG. 10B, a second diffusion layer 19 is formed on the silicon substrate 14 by ion implantation. This portion corresponds to a portion that becomes the other diffusion layer (source) of the access transistor 5.
  • FIG. 11 is a diagram showing a layer structure in a state where the second diffusion layer 19 and the bit line connected to the second diffusion layer 19 of the memory cell 1 according to the embodiment are formed.
  • the bit contact 30 is opened above the memory cell, and the bit line 6 is wired.
  • the bit contact 30 is opened and connected to the second diffusion layer 19 as a normal contact.
  • a voltage is applied to the gate electrode 18 connected to the word line 2 by applying a voltage to the word line 2, and the corresponding access transistor 5 is channeled on the walls on both sides of the gate electrode 18, that is, on the side walls of the recess 15.
  • a current can flow from the bit line 6 to the first diffusion layer 16 at the bottom of the recess 15.
  • each transistor having the structure described with reference to FIG. This forming method is the same as the manufacturing method of a normal MOS transistor.
  • FIG. 12 is a diagram showing a layer structure in a state where metal wiring on the upper layer side of the memory cell according to the embodiment is formed.
  • a metal wiring method a wiring forming process used in a normal semiconductor memory device can be applied as it is. After the necessary wiring structure is formed, the upper part is flattened by CMP (chemical mechanical polishing) or the like so that the wafer can be bonded.
  • the metal wirings 24a to 24g are power supply wirings. Generally formed of aluminum or Cu.
  • the metal wirings 24b to 24d can be used as shunts or the like.
  • the metal wirings 25a to 25c connect the wiring layers. Generally filled with tungsten.
  • FIG. 13 is a diagram schematically showing a procedure for thinning the intermediate stack 31 formed on one substrate to another substrate in order to manufacture the memory cell according to the embodiment.
  • the intermediate laminated body 31 indicates a structural portion that is laminated on the silicon substrate 14 by the procedure up to FIG. 12 described above.
  • the upper part of the silicon substrate 14 on which the intermediate laminate 31 is formed is flattened, and another silicon substrate 26 for supporting a substrate for maintaining rigidity is bonded (see the left diagram in FIG. 13 and the middle diagram).
  • the silicon substrate 26 is a mere substrate in which a laminated structure is not particularly formed.
  • the silicon substrate 14 is polished from its back surface (the surface on which the intermediate laminate 31 is not formed) to form a thin film (see the right figure).
  • thinning about 0.5 ⁇ m to 1.5 ⁇ m is performed.
  • the technique used in the back-illuminated image sensor can be applied to the series of these bonding / thinning steps.
  • FIG. 14 is a diagram showing a layer structure in which a back contact opening 27A is formed from the first diffusion layer 16 of the intermediate stacked body 31 of the memory cell 1 according to the embodiment.
  • a metal substrate 24 and a support substrate silicon substrate 26 bonded to the upper portion of the bit line 6 are provided, but these are not shown in FIGS. 14, 15 and 16 below. Yes.
  • the silicon substrate 26, which is omitted as a silicon substrate is replaced, in the actual process, the process formation is proceeded based on the wafer state that is upside down with respect to the figure.
  • a back surface insulating film is deposited, and a fine back surface contact opening 27A is formed in the first diffusion layer 16 formed from the back surface.
  • RIE is stopped at a depth that allows sufficient contact with the first diffusion layer 16.
  • FIG. 15 is a diagram showing a layer structure in which an insulating protective film 29 is formed on the side wall of the back contact opening 27A formed from the first diffusion layer 16 of the intermediate stacked body 31 of the memory cell according to the embodiment.
  • a protective insulating film 29 is formed on the side wall of the back contact opening 27A formed earlier. Thereby, it is possible to prevent a back contact 27 described later from being short-circuited with the silicon substrate 14. If the insulation is insufficient, the performance as a memory cell may be impaired.
  • the structure of FIG. 3 is formed, and the memory cell 1 is completed. That is, the back contact 27 as a conductor is disposed in the back contact opening 27A, and the connection is taken out from the back contact 27. Then, the MTJ element 3 is formed as a memory element electrically connected to the first diffusion layer 16 by the back contact 27.
  • the back contact 27 may be a copper plug, a tungsten plug, or the like. It is desirable that the electrical connection point from the first diffusion layer 16 can be taken out with low resistance. As already described, since the aspect ratio is relatively low and is directly drawn from the first diffusion layer 16 corresponding to the drain of the access transistor 5, it is about 1/4 to 1/5 that of a general structure. Low resistance can be expected.
  • the MTJ element 3 is formed on a flat silicon substrate on the back surface. Therefore, the structure is easy to process.
  • a data line 4 is wired on the MTJ element 3.
  • the data line 4 may be formed with a wiring that runs in parallel with the bit line 6 and does not increase the cell area. Further, after the MTJ element 3 is formed, the process can be constructed with low heat treatment, and the memory element characteristics of the MTJ element 3 after the MTJ element 3 is formed are not impaired. Through the above procedure, the memory cell according to this embodiment can be manufactured.
  • the access transistor 5 has two side wall portions facing each other of the recess 15 as a channel, so that the channel width is 2 as compared with a normal transistor. More than double can be secured. As a result, the current driving capability can be increased without increasing the cell area. In order to improve the coercive characteristics of the MTJ element 3, it is desirable to pass a relatively large current at a low voltage. Therefore, it is effective that the current drive capability of the access transistor 5 can be increased.
  • the transistor has a source-drain current path formed in the vertical direction, the second diffusion layer 19 and the bit line 6 are connected, and the first diffusion layer 16 is connected to the MTJ element 3 through one back contact 27. Connected.
  • the MTJ element has low heat resistance in terms of material. For this reason, it is desirable to minimize the heat treatment after the MTJ element is formed in the manufacturing process of the cell structure. For this reason, in various memory cell structures, after a transistor portion, a metal wiring portion, etc. are formed, an MTJ element is formed on the upper part. It will be via the contact. For this reason, the resistance value by a contact will become large.
  • the MTJ element 3 is formed on the back side of the silicon substrate 14 on which the access transistor 5 is formed. For this reason, the first diffusion layer 16 is connected to the MTJ element 3 through one back contact 27. Therefore, the resistance due to the contact is minimized, which is also advantageous in this respect.
  • the MTJ element 3 can be formed in a process after metal wiring, and the influence of the heat treatment on the MTJ element 3 can be minimized.
  • FIG. 16 is a diagram showing a modification of the memory cell structure according to the embodiment.
  • an SOI (silicon on insulator) substrate 33 is used instead of a normal silicon substrate.
  • the SOI substrate is a substrate having a structure in which SiO 2 is inserted between a silicon substrate and a surface Si layer.
  • the parasitic capacitance of a transistor can be reduced, which is said to be effective in improving the operation speed and reducing power consumption.
  • FIG. 16 it is almost the same as a memory cell structure manufactured using a normal silicon substrate 14.
  • the protective insulating film 29 (see FIG. 3) formed on the side wall of the back contact 27 does not exist. That is, when the SOI substrate 33 is used, the insulation between the memory cells 1 can be ensured without the protective insulating film 29, so that it is not necessary to form the protective insulating film 29.
  • the back contact 27 can form a contact with a minimum design or less by a sidewall process. For this reason, a side wall 34 is formed at the narrow end of the back contact 27.
  • the advantages of using the SOI substrate 33 are as follows.
  • a normal silicon substrate 14 In a normal silicon substrate 14, it is indispensable to form a uniform thin film on the silicon substrate 14 with the memory cells 1, but this is not necessary in the case of an SOI substrate.
  • B Although the normal silicon substrate 14 tends to have a certain depth due to the silicon substrate film thickness tolerance of the back contact 27, it does not become deep in the case of an SOI substrate.
  • C In a normal silicon substrate 14, it is difficult to accurately stop RIE at the position of the first diffusion layer 16 when the back contact is opened. In the case of an SOI substrate, RIE can be stopped with high accuracy.
  • D The normal silicon substrate 14 requires a protective insulating film 29 on the side wall in order to prevent a short circuit between the back contact 27 and the silicon substrate 14. This is not necessary for SOI substrates. As described above, the use of the SOI substrate 33 has excellent advantages.
  • the manufacturing method of the memory cell is the same as that of the ordinary silicon substrate 14.
  • the structure of the memory cell and the manufacturing method thereof according to the embodiment described above are not limited to the MRAM, but can be applied to a memory such as a DRAM. Note that the effects described in the present specification are merely examples and are not limited, and other effects may be obtained.
  • this technique can also take the following structures.
  • a diffusion layer is used, and a channel is formed at a portion between the first diffusion layer and the second diffusion layer in the two side wall portions;
  • a memory element disposed below the first diffusion layer;
  • the memory cell structure wherein the first diffusion layer is electrically connected to the memory element via a contact formed after the silicon substrate is thinned.
  • the first diffusion layer is electrically connected to the memory element through a contact formed after thinning the silicon substrate. Because Forming a field isolation layer at a predetermined depth of the silicon substrate; Forming a groove-like recess between the field separation layers; Forming a first diffusion layer at the bottom of the recess; Forming a second diffusion layer at the upper end of the side wall of the recess; Forming a metal wiring on top of the second diffusion layer; A method of manufacturing a memory, wherein at least the step is performed to form an intermediate laminate that is a part of the memory cell structure.
  • a step of bonding another silicon substrate as a support substrate to the silicon substrate on which the intermediate laminate is formed The method of manufacturing a memory according to (6), further including a step of thinning the silicon substrate.
  • the method for manufacturing a memory according to (7) including a step of forming a contact from the first diffusion layer formed on the thinned silicon substrate.
  • the method of manufacturing a memory according to (8) including a step of forming a memory element electrically connected to the first diffusion layer by the contact.
  • the memory cell includes a memory element that holds information according to the magnetization state of the magnetic material; Two types of wiring crossing each other and other types of wiring,
  • the memory cell A first diffusion layer formed at the bottom of a recess formed by processing a silicon substrate into a groove shape; a second diffusion layer formed at each upper end of two opposing side wall portions of the recess; A transistor in which a channel is formed in a portion between the first diffusion layer and the second diffusion layer in the two sidewall portions; A memory element disposed below the first diffusion layer,
  • the first diffusion layer has a memory cell structure that is electrically connected to the memory element through a contact formed after the silicon substrate is thinned; A memory device in which a current is applied to the memory element through the transistor between the two types of wirings.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

　本開示は、ＭＴＪに接続する引き出しの配線抵抗を小さくし、メモリセルの面積を小さくするとともに、熱によるＭＴＪの性能劣化を回避するＭＲＡＭのメモリセル構造を提供することができるようにするメモリセル構造、メモリ製造方法、メモリ装置に関する。 メモリセルは、シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、２つの側壁部において第１の拡散層と第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、第１の拡散層の下方に配置されたメモリ素子とを備えている。そして第１の拡散層は、シリコン基板を薄膜化した後に形成されたコンタクトを介してメモリ素子と電気的に接続されている。

Description

メモリセル構造、メモリ製造方法、メモリ装置
　本開示は、メモリセルの構造、該メモリセル構造を有するメモリの製造方法及びメモリ装置に関する。
特開２００２－３２９８４６号公報
　モバイル端末から大容量サーバに至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化など、さらなる高性能化が追求されている。特に半導体不揮発性メモリの進歩は著しく、大容量ファイルメモリとしてのフラッシュメモリは、ハードディスクドライブを駆逐する勢いで普及が進んでいる。一方、コードストレージ用さらにはワーキングメモリへの展開を睨み、現在一般に用いられているＮＯＲフラッシュメモリ、ＤＲＡＭなどを置き換えるべくＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ（Phase-Change Random Access Memory）などの開発が進められている。これらのうち一部はすでに実用化されている。
　なかでもＭＲＡＭは、磁性体の磁化方向によりデータ記憶を行うために高速かつほぼ無限（１０15回以上）の書換えが可能であり、すでに産業オートメーションや航空機などの分野で使用されている。ＭＲＡＭはその高速動作と信頼性から、今後コードストレージやワーキングメモリへの展開が期待されている。
　近年は水平磁化型の磁気記憶に対し、メモリセルの面積縮小に適した垂直磁化型が提案されている。データアクセス(書き込み・読み出し)の応答性と不揮発性ＲＡＭである事から、ＤＲＡＭとの置き換え需要が考えられているが、ＤＲＡＭに匹敵するメモリセルサイズの縮小化、すなわち、ビット単価の低減が必須である。
　ＭＲＡＭは、半導体メモリとしての構造がＤＲＡＭと似ており、ＤＲＡＭにおけるキャパシタ部分をＭＴＪ（Magnetic Tunnel Junction、磁気トンネル接合）素子に置き換えたような形をしている。
　すでに量産されているＭＲＡＭの構造は、基板上に下から順に各ＭＴＪを選択するためのトランジスタ、ビット線、ワード線、ＭＴＪおよびデータ線が積み重なっている。すなわち、ＭＴＪは素子のほぼ最上層に配置されており、ワード線やビット線は半導体製造の後半の工程（Back End Of Line）である素子間の積層配線においてメモリ接続配線として形成される。メモリ接続配線の後、その接続配線の上にメモリ素子となるＭＴＪを積層した後、データ線を形成する構造となっている。
　つまり、アクセストランジスタ（電界効果トランジスタ）からＭＴＪまではメタル配線の最上層付近にまで引き出して結線する構造が主流となっている。この場合、ビット線及びワード線がＭＴＪまで引き出されているので、ビット線及びワード線の抵抗が大きくなりＭＴＪの記憶内容を書き換えるための電流を大きくできず、電流制御上問題となる。この問題を解決するための一つの方法として、アクセストランジスタを垂直型にする試みがなされている（特許文献１参照）。
　ところで、ＭＲＡＭにおける半導体構造においては、上記のビット線及びワード線の配線抵抗の大きさをできるだけ小さくすることが求められる。また、ＭＲＡＭにおいては、ＤＲＡＭには存在しないデータ線が存在する。このため、データ線をメモリ素子に配線してもメモリ素子の面積ができるだけ増加しないようにする必要がある。さらに、ＭＴＪの耐熱性が問題となる。すなわちワード線等の配線における熱処理により、ＭＴＪの性能劣化が生じる可能性があり、これを回避する必要がある。
　そこで本開示では、メモリ素子であるＭＴＪに接続する引き出しの配線抵抗を小さくし、メモリ素子に流す電流を大きくし、メモリセルの面積を小さくするとともに、熱によるＭＴＪの性能劣化を回避するＭＲＡＭのメモリセル構造を提供することを目的とする。
　第１に、本開示に係るメモリセル構造は、シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、前記第１の拡散層の下方に配置されたメモリ素子とを備え、前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されているものである。
　このように、凹部の対向する２つの側壁をチャネルにしているので、チャネル幅を通常のトランジスタと比較して２倍以上確保することができる。さらに前記第１の拡散層の下方にメモリ素子は配置されているので、メモリ素子の形成はメタル配線の形成後にすることができる。
　第２に、上記した本開示に係るメモリセル構造においては、前記第１の拡散層は、メモリセル毎に絶縁膜と基板濃度プロファイルにより電気的に絶縁されていることが望ましい。
　このように、絶縁膜と基板濃度プロファイルにより電気的に絶縁されているので動作不良が生じることはない。
　第３に、上記した本開示に係るメモリセル構造においては、前記コンタクトは前記シリコン基板と絶縁された構造になっていることが望ましい。
　このように、前記コンタクトは前記シリコン基板と絶縁された構造となっているので動作不良が生じることはない。
　第４に、上記した本開示に係るメモリセル構造においては、前記シリコン基板をＳＯＩ（silicon on insulator）基板とする事もできる。
　このように、前記シリコン基板はＳＯＩ基板となっているのでシリコン基板の所定の位置でＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）を精度良く止めることができ、加工プロセスをより確実で安定なものにする事ができる。
　第５に、上記した本開示に係るメモリセル構造においては、前記メモリ素子はＭＴＪ（Magnetic Tunnel Junction）素子であることが望ましい。これによりＭＴＪ素子を利用するＭＲＡＭにおいて好適なメモリセル構造を実現する。
　本開示に係るメモリ製造方法は、第１に、シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、前記第１の拡散層の下方に配置されたメモリ素子と、を備え、前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されているメモリセル構造のメモリ製造方法であって、前記シリコン基板の所定の深さにフィールド分離層を形成する工程と、前記フィールド分離層の間に溝状の前記凹部を形成する工程と、前記凹部の底部に第１の拡散層を形成する工程と、前記凹部の側壁部の上端部に第２の拡散層を形成する工程と、前記第２の拡散層の上部にメタル配線を形成する工程と、を少なくとも行って前記メモリセル構造の一部である中間積層体を形成するものである。
　このように、前記第２の拡散層の上部にメタル配線を形成する工程を含むことから、トランジスタからメモリ素子までの接続を短くすることができる。
　第２に、上記した本開示に係るメモリセル製造方法においては、前記中間積層体が形成されたシリコン基板に他のシリコン基板を支持基板として貼り合わせる工程と、前記シリコン基板を薄膜化する工程とを含む事が望ましい。
　このように、シリコン基板を他のシリコン基板を支持基板として貼り合わせする工程を含むことから、シリコン基板を薄膜化及びそのシリコン基板の裏面でのコンタクトを容易に形成することができる。
　第３に、上記した本開示に係るメモリセル製造方法においては、前記薄膜化したシリコン基板に形成された前記第１の拡散層からのコンタクトを形成する工程を含むことが望ましい。
　このように、第１の拡散層の底部から裏面側にコンタクトを形成することからトランジスタとメモリ素子の距離を短くすることができる。
　第４に、上記した本開示に係るメモリセル製造方法においては、前記コンタクトにより前記第１の拡散層と電気的に接続されるメモリ素子を形成する工程を含むことが望ましい。これにより、メモリセルとしての必要な構造体を形成する。
　本開示に係るメモリ装置は、情報を磁性体の磁化状態により保持するメモリ素子を含むメモリセルと、互いに交差する２種類の配線及び他の種類の配線とを備える。そして上記メモリセルは、シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、前記第１の拡散層の下方に配置されたメモリ素子とを備え、前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されているメモリセル構造を有しており、前記２種類の配線の間で、前記トランジスタを介して前記メモリ素子に電流が与えられる。
　この場合に、トランジスタは、凹部の対向する２つの側壁をチャネルにしているので、チャネル幅を通常のトランジスタと比較して２倍以上確保することができ、電流能力の高いメモリセルによるメモリ装置が形成できる。
　本開示によれば、トランジスタからメモリ素子までの接続を短くすることができるので、接続抵抗を小さくすることができる。凹部の対向する２つの側壁をチャネルにしているので、トランジスタのチャネル幅が大きくなる。このことより、メモリ素子に流す電流を大きくすることができる。また、メモリセルの面積を減少することができる。
　さらに、メタル配線の形成の後にメモリ素子を形成できることから、メタル配線の熱処理の影響を抑えることができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
ＭＲＡＭとＤＲＡＭのメモリセルの回路の構成を示す図である。 実施の形態に係るメモリセルの上面構造を示す図である。 実施の形態に係るメモリセルの層構造を示す図である。 実施の形態に係るメモリセル内のトランジスタがオンのときの電流の流れを示す図である。 実施の形態に係るメモリセルの各セルの分離領域を形成した状態の層構造を示す図である。 実施の形態に係るメモリセルの凹部を形成した状態の層構造を示す図である。 実施の形態に係るメモリセルの第１の拡散層を形成した状態の層構造を示す図である。 実施の形態に係るメモリセルの凹部の内部に保護膜を形成した状態の層構造を示す図である。 実施の形態に係るメモリセルにゲート電極を埋め込んだ状態の層構造を示す図である。 実施の形態に係るメモリセルの第２の拡散層を形成した状態の層構造を示す図である。 実施の形態に係るメモリセルの第２の拡散層とこれに接続されるビット線の形成した状態の層構造を示す図である。 実施の形態に係るメモリセルのメタル配線を形成した状態の層構造を示す図である。 実施の形態に係るメモリセルを製造するために一方の基板に形成された中間積層体を他の基板に貼り合わせて薄膜化する手順を模式的に示す図である。 実施の形態に係るメモリセルの中間積層体の第１の拡散層から裏面コンタクトを形成した層構造を示す図である。 実施の形態に係るメモリセルの中間積層領域の第１の拡散層から形成された裏面コンタクトの側壁に絶縁保護膜を形成した層構造を示す図である。 実施の形態に係るメモリセル構造の変形例を示す図である。
　以下、本開示の実施の形態を次の順序で説明する。
＜１．ＭＲＡＭとＤＲＡＭの回路比較＞
＜２．メモリセル上部のレイアウトデザイン＞
＜３．実施の形態のメモリセル構造＞
＜４．実施の形態のメモリセルの製造方法＞
＜５．変形例＞
＜１．ＭＲＡＭとＤＲＡＭの回路構成＞
　まずＭＲＡＭとＤＲＡＭの回路構成について、図１により説明する。
　図１のＡはＭＲＡＭのメモリセル１の回路構成を表すものである。図１のＡに示すようにＭＲＡＭのメモリセル１は、ＭＴＪ素子３（Ｒｍ）、アクセストランジスタ５、ワード線２、ビット線６及びデータ線４で構成される。
　ＭＴＪ素子３は、情報を記憶するためのメモリ素子としての機能を有するものである。一般的に、ＭＴＪ素子３は２つの強磁性とその間に絶縁層が挟まれた構造となっている。
　２つの強磁性層のうち片方は磁化が固定され、他方は磁化が可変であり、その間に障壁となる薄い絶縁層がある。一方の磁性層の磁化の方向を固定し、他方を変化させることでその抵抗値の違いにより、情報を保持するものである。２つの磁性層の磁気の向きが違う時に抵抗が高く、同じ時に抵抗が低い。ＭＴＪ素子３に電流を流して、これを検出することにより、記憶内容（１又は０）を読み出すことができる。
　アクセストランジスタ５は、各メモリセル１のＭＴＪ素子３に電流を流すか否かのスイッチの役割を果たすものである。アクセストランジスタ５がオンとなることによりＭＴＪ素子３に電流を流すことができる。すなわち、ＭＴＪ素子３にアクセスすることができる。アクセストランジスタ５がオフとなることにより、ＭＴＪ素子３に電流を流すことを止めることができる。すなわち、ＭＴＪ素子３に対するアクセスを解除できる。
　ワード線２は、アクセストランジスタ５のオン、オフを制御するものである。ワード線２はアクセストランジスタ５のゲート電極に接続されている。ワード線２に電圧をかけることにより、ゲート電極が一定の電圧になり、対応するアクセストランジスタ５をオンにすることができる。
　ビット線６は、アクセストランジスタ５のソースに一定の電圧を供給するものである。
　データ線４は、ビット線６と対に接続されるもので、これによりビット線６とデータ線４との間に電流経路を作ることができる。
　アクセストランジスタ５がオンになれば、ビット線６とデータ線４との間に電流が流れることになり、ＭＴＪ素子３に一定の電流を流すことができる。これによりＭＴＪ素子３の抵抗値を検出し記憶内容を読み出す事ができる。若しくはスピン電流を流すことにより情報を書き込むことができる。
　これに対し、ＤＲＡＭのメモリセル１０の回路構成は図１のＢに示すようにキャパシタ７、アクセストランジスタ５、ワード線２及びビット線６で構成される。
　ＭＲＡＭにおけるメモリセル１のＭＴＪ素子３をキャパシタ７に置き換えた構成となっている。実際、キャパシタ７がメモリ素子に相当し、これに蓄えられる電荷の有無により情報が記憶される。
　また、データ線４に相当する部分がプレートになっている。プレートは板状の電極であり、ＭＲＡＭのように各メモリセル１にデータ線４として配線する必要はない。すなわち、メモリセルサイズの縮小化においては有利となる。
　しかし、ＭＲＡＭのメモリセル１の積層においてはデータ線４の配線層を必ず積層する必要があり、メモリサイズの縮小化において不都合である。
＜２．メモリセル上部のレイアウト＞
　以下、実施の形態に係るＭＲＡＭのメモリセル１のレイアウトについて図２により説明する。図２は実施の形態に係るメモリセルアレイを上面から見た構造を模式的に示す図である。図２に示すように、複数のワード線２が縦方向に、複数のビット線６が横方向にそれぞれ互いに交差するように配線されている。メモリセル１は、ワード線２とビット線６とが交差した中心位置に設けられている。図に示すようにメモリセル１のフィーチャーサイズは２Ｆ×２Ｆ＝４Ｆ２となっている。本実施の形態においては、アクセストランジスタ５のチャネル１２は各ワード線２の両側の側壁に形成される。縦方向に走るワード線２の両側の側壁をチャネル１２に利用することで実効的なチャネル幅を稼ぎ、電流能力を確保しやすくなっている。図では一辺Ｆのチャネルを両側に使う事で２Ｆ分のチャネル幅を稼いでいる。
　メモリセル１のサイズを図に対して縦方向に伸長した場合には、実効チャネル幅を５Ｆ２のメモリセルサイズで３Ｆ、６Ｆ２のメモリサイズで４Ｆのチャネル幅を稼ぐことが可能となる。
＜３．実施の形態のメモリセル構造＞
　以下、実施の形態に係るメモリセル構造とその周辺回路部について図３により説明する。図３は実施の形態に係るメモリセルの層構造を示す図である。本実施の形態に係るメモリセル１は、ＭＴＪ素子３、アクセストランジスタ５、ワード線２、ビット線６及びデータ線４を備える。図３では、３個のメモリセル１が形成されている部分を示している。
　シリコン基板１４には溝状に凹部１５が形成されている。凹部１５にはゲート電極１８が埋め込まれている。ゲート電極１８はワード線２（図示せず）に接続されている。
　アクセストランジスタ５は第１の拡散層１６、第２の拡散層１９、ゲート電極１８およびチャネル１２で構成される。第１の拡散層１６はアクセストランジスタ５のドレインに相当する。また、第２の拡散層１９はソースに相当する。
　図示のようにアクセストランジスタ５は、シリコン基板１４を溝状に加工して形成された凹部１５の底部に形成された第１の拡散層１６と、凹部１５の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層１９とが用いられ、２つの側壁部において第１の拡散層１６と第２の拡散層１９の間となる部分にチャネル１２が形成される構成となる。
　このように第２の拡散層１９はチャネル１２の上方に形成され、アクセストランジスタ５は垂直方向にソース－ドレイン経路が形成されている。
　第１の拡散層１６の両側にはシリコン酸化膜等を素材としてフィールド分離層１１が形成されている。これにより、第１の拡散層１６はメモリセル１毎に絶縁される。
　第１の拡散層１６の下部には、シリコン基板１４を薄膜化して裏面コンタクト２７が形成されている。裏面コンタクト２７は、銅プラグ、タングステンプラグ等で形成される。低抵抗で取り出せることが望ましい。裏面コンタクト２７はアスペクト比が比較的低く、第１の拡散層１６から直接引き出しているので、一般的なものと比較して１／４～１／５ぐらいの低抵抗にすることができる。
　裏面コンタクト２７の両側には保護絶縁膜２９が形成されている。さらにシリコン基板１４は基板濃度プロファイルが調整されている。これらも第１の拡散層１６のメモリセル１毎の電気的な絶縁を得るためである。
　裏面コンタクト２７の下部にメモリ素子としてＭＴＪ素子３が形成されている。ＭＴＪ素子３の両側には裏面絶縁層２８が形成されている。ＭＴＪ素子３の下方にデータ線４が積層される。このデータ線４の積層はＭＴＪ素子３の形成後に行われるが、低熱処理でのプロセスが可能なので、熱によるＭＴＪ素子３の特性劣化を回避することができる。
　データ線４はビット線６と平行に配置される。これにより、平面的に２つの線を一方の側にまとめることができるので、セル面積の増加を抑えることができる。
　ここで、上記メモリセル構造の動作状態における電流の流れを図４により説明する。
　図４は、左端のアクセストランジスタ５がオンでその他はＯＦＦになっている状態を示している。既に説明したとおり、アクセストランジスタ５は第１の拡散層１６、第２の拡散層１９、ゲート電極１８およびチャネル１２で構成されている。アクセストランジスタ５をオンにするとは、ゲート電極１８をオンにすること（一定の電圧をかけること）をいうので、対応するゲート電極１８をオンと表示している。他のゲート電極はＯＦＦと表示している。ゲート電極をオンにすることにより、チャネル１２は導通状態となる。
　したがって、この状態でビット線６から電源を供給すると第２の拡散層１９（ソース）からチャネル１２を通って第１拡散層（ドレイン）に電流が流れ、さらにＭＴＪ素子３を経由してデータ線４へと電流が流れる。このとき電流は、凹部１５の対向する側壁にある２つのチャネル１２を経由して流れる。すなわち、メモリセル１の動作状態における電流の流れは、図に示すように経路ｘの電流の流れ、経路ｙの電流の流れとなる。
　これにより、実効的にチャネル幅を稼ぎ、電流を多く流すことができるとともにＭＴＪ素子３に対して記憶内容の読み出し、又は情報の書き込みが可能となる。
　周辺回路部は、一般的なメモリ装置と同様な構成となっている。図３に示すようにシリコン基板１４に平行にソース２２、ゲート電極２０、ドレイン２３で構成されるトランジスタが形成される。ソース２２から接続配線２５ａが引き出されている。ドレイン２３から接続配線２５ｂが引き出されている。各トランジスタは素子分離領域１３により電気的に分離されている。素子分離領域１３の下部にはシリコン酸化膜等が埋め込まれたフィールド分離層１１が形成されている。
＜４．実施の形態のメモリセルの製造方法＞
　以下、実施の形態のメモリセルの製造方法について図５乃至図１５、及び図３により説明する。
　図５は実施の形態に係るメモリセルの各セルの分離領域を形成した状態の層構造を示す図である。
　図５のＡは、実施の形態に係るメモリセル１を上面から見た図である。ここでは図２の一部を抜粋したものであり、左右方向のビット線６となるべきところとワード線２となるべきところを表したものである。すでに述べた通りメモリセル１はワード線２とビット線６の交差した中心位置に形成される。
　図５のＢは、ａ－ａ間の断面図を表している。図５のＢに示すように、まず最初に将来第１の拡散層１６となるシリコン基板１４の底部に、例えば２００～４００ｎｍぐらいの深さの位置に各メモリセル１を電気分離するためにイオン注入によりフィールド分離層１１を形成する。フィールド分離層１１はシリコン酸化膜等で構成される。シリコン酸化膜を形成する場合、酸素をシリコン基板１４中に高エネルギー、高濃度で注入した後、熱処理を行うことにより、シリコン基板１４の深い所にシリコン酸化膜を形成できる。
　図５のＣの鳥瞰図に示すように将来ビット線６になる部分直下のシリコン基板１４以外の場所に素子分離領域１３を形成する。下部にフィールド分離層１１を形成する。このフィールド分離層１１はシリコン酸化膜等で構成される。
　上記の手順により、周辺回路部の素子分離領域１３も同時に形成できる。
　以降の製造過程の説明において、各図面のＢ図面はＡ図面のａ－ａ断面を示すものである。すなわち、図６のＢ～図１１のＢ、図１４のＢ～図１６のＢは、図５の場合と同じく図６のＡ～図１１のＡ、図１４のＡ～図１６のＡのａ－ａ断面を示している。
　図６は、実施の形態に係るメモリセルの溝状の凹部１５を形成した状態の層構造を示す図である。図５で述べた工程の後、凹部１５の形成が行われる。
　図６のＢに示すように、ワード線２となる縦方向の配線ライン状にシリコン基板１４とフィールド分離層１１をＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）で加工して溝状の凹部１５を形成する。溝状の凹部のシリコン基板１４の両側の側壁部の略中央が後の工程で形成されるアクセストランジスタ５のチャネル１２となる。
　図６のＣの鳥瞰図に示すように凹部１５と素子分離領域１３は交差する関係となっている。
　図７は、実施の形態に係るメモリセルの第１の拡散層を形成した状態の層構造を示す図である。
　図７のＢに示すように凹部１５の底部にイオン注入により、第１の拡散層１６が形成される。この部分がアクセスランジスタ５の一方の拡散層（ドレイン）になる部分に相当する。図５で予め形成しておいたフィールド分離層１１によって、これらの拡散層は隣の拡散層と電気的に分離される。図の向かって手前から奥方向はフィールド分離層１１と素子分離領域１３によって電気的に分離（絶縁）されている。
　なお、図８に示すようにメモリセル１の凹部１５の内側に側壁保護膜１７を形成することも考えられる。凹部１５の底部にイオン注入により第１の拡散層１６を形成する際には、１Ｅ１５／ｃｍ2以上の高濃度注入が必要になる。側壁保護膜１７は、後にチャネル１２となる側壁をこのイオン注入のコンタミネーションから守るために形成されるものである。
　図８のＢに示す側壁保護膜１７は後の工程であるアクセストランジスタ５のゲート酸化前処理のウェット処理により除去可能である。側壁保護膜１７の形成は本実施に係るメモリセルの製造において必ずしも必要な工程ではない。
　図９は、実施の形態に係るメモリセルにゲート電極を埋め込んだ状態の層構造を示す図である。図７で形成された状態に対しゲート電極１８を埋め込む。図８の側壁保護膜１７を形成したものを用いてもよい。
　ゲート電極１８の埋め込みをするために、まず凹部１５の内壁にゲート絶縁膜を形成し、その後、溝状の凹部１５にそってゲート電極１８を埋め込む。この時ゲート電極１８は両脇のシリコン基板１４よりも低い位置に保ち、上部を平坦化できる事が望ましい。このゲート電極１８はポリシリコンまたは金属電極材、もしくはこれらの複合膜を用いる事が出来る。このゲート電極１８にワード線２を接続する。
　図９のＣの鳥瞰図に示すように凹部１５に沿ってゲート電極１８が形成される。
　図１０は実施の形態に係るメモリセルの第２の拡散層を形成した状態の層構造を示す図である。
　図１０のＢに示すようにシリコン基板１４の上部にイオン注入により、第２の拡散層１９を形成する。この部分がアクセスランジスタ５の他方の拡散層（ソース）になる部分に相当する。
　図１１は、実施の形態に係るメモリセル１の第２の拡散層１９とこれに接続されるビット線を形成した状態の層構造を示す図である。まず層間膜３５を形成後、メモリセルの上部にビットコンタクト３０を開口し、ビット線６を配線する。ビットコンタクト３０は、第２の拡散層１９に対して通常コンタクトとして開口して接続する。これにより、ワード線２に電圧をかけることより、ワード線２に接続されているゲート電極１８に電圧がかかり、対応するアクセストランジスタ５はゲート電極１８の両側の壁面、すなわち凹部１５の側壁をチャネルとしてビット線６から凹部１５の底部の第１の拡散層１６へと電流を流す事が可能となる。
　ビット線６の形成の前に周辺回路部には、図３で説明した構造の各トランジスタを形成する。この形成方法は通常のＭＯＳ型トランジスタの製法と同じである。
　図１２は、実施の形態に係るメモリセルの上層側のメタル配線を形成した状態の層構造を示す図である。メタル配線の方法は通常の半導体メモリデバイスで用いられている配線形成工程をそのまま適用可能である。必要な配線構造を形成した後、上部をＣＭＰ（chemical mechanical polishing）などで平坦化してウェーハ貼り合せが出来る状態にする。
　ここで、メタル配線２４ａ～２４ｇは電源配線である。一般的にアルミニウム又はＣｕで形成される。メタル配線２４ｂ～２４ｄはシャント等として使用可能である。メタル配線２５ａ～２５ｃは配線層間を接続するものである。一般的にタングステンで埋められている。
　図１３は、実施の形態に係るメモリセルを製造するために一方の基板に形成された中間積層体３１を他の基板に貼り合わせて薄膜化する手順を模式的に示す図である。
　中間積層体３１とは、上述の図１２までの手順によりシリコン基板１４上に積層形成された構造部分を示している。
　中間積層体３１の形成されたシリコン基板１４の上部を平坦化し、剛性を保つための支持基板用とする別のシリコン基板２６を貼り合せる（図１３の左図、中図参照）。シリコン基板２６は、特に積層構造が形成されていない単なる基板である。
　そしてシリコン基板２６を貼り合わせた後、シリコン基板１４をその裏面（中間積層体３１が形成されていない側の面）から研磨して薄膜化する（右図参照）。
　本開示では例えば０．５μｍ～１．５μｍぐらいまでの薄膜化を実施する。
　例えばこれら一連の貼り合せ／薄膜化工程には裏面照射型イメージセンサで用いられている技術を適用できる。
　図１４は、実施の形態に係るメモリセル１の中間積層体３１の第１の拡散層１６から裏面コンタクト開口２７Ａを形成した層構造を示す図である。図１２に示したようにビット線６の上部にはメタル配線２４と貼り合せた支持基板用のシリコン基板２６とがあるが、以下図１４，図１５、図１６ではこれらの図示を省略している。
　また、シリコン基板としては省略した上部のシリコン基板２６に置き換わることになるので、実際のプロセスでは図のものに対して上下反転したウェーハ状態を基本としてプロセス形成を進めてゆく。
　シリコン基板１４の裏面薄膜化後に裏面絶縁膜を堆積し、裏面から、先に形成した第１の拡散層１６に微細な裏面コンタクト開口２７Ａを形成する。この裏面コンタクト開口２７Ａの形成の際は、第１の拡散層１６に十分コンタクトできる深さでＲＩＥを止める。
　図１５は、実施の形態に係るメモリセルの中間積層体３１の第１の拡散層１６から形成された裏面コンタクト開口２７Ａの側壁に絶縁保護膜２９を形成した層構造を示す図である。
　先に形成した裏面コンタクト開口２７Ａの側壁に保護絶縁膜２９を形成する。これにより、後述の裏面コンタクト２７がシリコン基板１４とショートする事を防ぐことができる。この絶縁が不充分であると、動作不良又はメモリセルとして性能が損なわれる場合がある。
　以上の工程の後、図３の構造を形成してメモリセル１が完成する。
　即ち裏面コンタクト開口２７Ａに導体としての裏面コンタクト２７を配し、この裏面コンタクト２７から接続を取出す。そして裏面コンタクト２７により第１の拡散層１６と電気的に接続されるメモリ素子としてＭＴＪ素子３を形成する。
　裏面コンタクト２７は銅プラグ、タングステンプラグ等が考えられる。第１の拡散層１６からの電気的接続点が低抵抗で取り出せることが望ましい。
　既に述べたとおり、アスペクト比が比較的低く、アクセストランジスタ５のドレインの相当する第１の拡散層１６から直接引き出しているので、一般的な構造のものに比べて１／４～１／５ぐらいの低抵抗が期待できる。
　ＭＴＪ素子３の形成は裏面の平坦なシリコン基板上で行う。このため加工しやすい構造となっている。ＭＴＪ素子３の上にはデータ線４を配線する。このデータ線４は、ビット線６と平行に走る配線を形成すればよく、セル面積の増加を伴わない。またＭＴＪ素子３形成後は低熱処理でのプロセス構築が可能であり、ＭＴＪ素子３形成後のＭＴＪ素子３のメモリ素子特性を損なう事が無い。
　以上の手順により、本実施の形態に係るメモリセルを製造することができる。
　以上のように形成される本実施の形態のメモリセル構造によれば、アクセストランジスタ５は凹部１５の対向する２つの側壁部分をチャネルにしているので、チャネル幅を通常のトランジスタと比較して２倍以上確保することができる。これによりセル面積の増大を招かずに電流駆動能力を上げることができる。ＭＴＪ素子３の保磁特性をあげるためには、低電圧で比較的大きい電流を流すことが望ましい。このためアクセストランジスタ５の電流駆動能力が高くできることは有効である。
　またトランジスタは垂直方向にソースードレイン電流経路が形成され、第２の拡散層１９とビット線６が接続され、また第１の拡散層１６が１本の裏面コンタクト２７を介してＭＴＪ素子３に接続される。
　通常、ＭＴＪ素子は材料的に耐熱性が低い。このためセル構造の製造工程においてＭＴＪ素子形成後の熱処理は最小限にしたい。そのことから、各種のメモリセル構造では、トランジスタ部分、メタル配線部分等を形成した後、その上部にＭＴＪ素子を形成するような手法が採られているが、それによって、トランジスタからＭＴＪ素子まで多数のコンタクトを経由することとなる。このためコンタクトによる抵抗値が大きくなってしまう。本実施の形態の場合、ＭＴＪ素子３がアクセストランジスタ５を形成したシリコン基板１４の裏面側に形成され、このため第１の拡散層１６が１本の裏面コンタクト２７を介してＭＴＪ素子３に接続されるため、コンタクトによる抵抗は最小限となり、この点でも有利である。そのうえでＭＴＪ素子３はメタル配線後の工程で作成でき、ＭＴＪ素子３に対する熱処理の影響を最小限とすることができる。
＜５．変形例＞
　以下、実施の形態に係るメモリセル構造の変形例について図１６により説明する。図１６は、実施の形態に係るメモリセル構造の変形例を示す図である。通常のシリコン基板ではなく、ＳＯＩ（silicon on insulator）基板３３を使用したものである。
　ＳＯＩ基板とは，シリコン基板と表面Ｓｉ層との間にＳｉＯ2を挿入した構造の基板である。一般的にトランジスタの寄生容量を減らせるので，動作速度向上と消費電力削減に効果があるとされる。通常のシリコン基板を使う場合と比べて，動作速度は２０%～３０％の向上，消費電力は５０％以上の低減が期待できるとされる。
　図１６に示すように通常のシリコン基板１４を使用して製造したメモリセル構造とほとんどおなじである。裏面コンタクト２７の側壁に形成した保護絶縁膜２９（図３参照）が存在しない点で相違している。すなわち、ＳＯＩ基板３３を使用した場合、保護絶縁膜２９がなくても、メモリセル１間の絶縁を確保できるので、保護絶縁膜２９を形成する必要がない。
　裏面コンタクト２７はサイドウォールプロセスにより最少デザイン以下のコンタクトを形成することができる。このため裏面コンタクト２７の細くなっている端の箇所にサイドウォール３４が形成されている。
　ＳＯＩ基板３３を用いた場合の利点はつぎのとおりである。
（ａ）通常のシリコン基板１４ではメモリセル１のあるシリコン基板１４の均一な薄膜化形成が不可欠であるが、ＳＯＩ基板の場合はその必要がない。
（ｂ）通常のシリコン基板１４では裏面コンタクト２７のシリコン基板膜厚裕度からある程度深さが深くなる傾向があるが、ＳＯＩ基板の場合は深くなることはない。
（ｃ）通常のシリコン基板１４では裏面コンタクト開口時に第１の拡散層１６の位置で精度良くＲＩＥを止めることが難しい。ＳＯＩ基板の場合はＲＩＥを精度良く止めることができる。
（ｄ）通常のシリコン基板１４では裏面コンタクト２７とシリコン基板１４とのショートを防ぐため側壁に保護絶縁膜２９が必要である。ＳＯＩ基板の場合は必要ない。
　以上のとおり、ＳＯＩ基板３３を用いる場合にはすぐれた利点を有する。そのメモリセル製造方法は通常のシリコン基板１４の場合と同様である。
　上記で説明した実施の形態に係るメモリセルの構造及びその製造方法はＭＲＡＭに限定されるものでなく、ＤＲＡＭ等のメモリでも適用可能である。
　なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
　なお本技術は以下のような構成も採ることができる。
　（１）シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、
　前記第１の拡散層の下方に配置されたメモリ素子と、
　を備え、
　前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されている
　メモリセル構造。
　（２）前記第１の拡散層は、メモリセル毎に絶縁膜と基板濃度プロファイルにより電気的に絶縁されている
　上記（１）に記載のメモリセル構造。
　（３）前記コンタクトは前記シリコン基板と絶縁された構造になっている
　上記（１）又は（２）に記載のメモリセル構造。
　（４）前記シリコン基板はＳＯＩ基板である
　上記（１）乃至（３）のいずれかに記載のメモリセル構造。
　（５）前記メモリ素子はＭＴＪ素子である
　上記（１）乃至（４）のいずれかに記載のメモリセル構造。
　（６）シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、前記第１の拡散層の下方に配置されたメモリ素子と、を備え、前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されているメモリセル構造のメモリ製造方法であって、
　前記シリコン基板の所定の深さにフィールド分離層を形成する工程と、
　前記フィールド分離層の間に溝状の前記凹部を形成する工程と、
　前記凹部の底部に第１の拡散層を形成する工程と、
　前記凹部の側壁部の上端部に第２の拡散層を形成する工程と、
　前記第２の拡散層の上部にメタル配線を形成する工程と、
　を少なくとも行って前記メモリセル構造の一部である中間積層体を形成する
　メモリ製造方法。
　（７）前記中間積層体が形成されたシリコン基板に他のシリコン基板を支持基板として貼り合わせる工程と、
　前記シリコン基板を薄膜化する工程とを含む
　上記（６）に記載のメモリ製造方法。
　（８）前記薄膜化したシリコン基板に形成された前記第１の拡散層からのコンタクトを形成する工程を含む
　上記（７）に記載のメモリ製造方法。
　（９）前記コンタクトにより前記第１の拡散層と電気的に接続されるメモリ素子を形成する工程を含む
　上記（８）に記載のメモリ製造方法。
　（１０）情報を磁性体の磁化状態により保持するメモリ素子を含むメモリセルと、
　互いに交差する２種類の配線及び他の種類の配線とを備え、
　上記メモリセルは、
　シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、
　前記第１の拡散層の下方に配置されたメモリ素子とを備え、
　前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されているメモリセル構造を有しており、
　前記２種類の配線の間で、前記トランジスタを介して前記メモリ素子に電流が与えられる
　メモリ装置。
１、１０…メモリセル、２…ワード線、３…ＭＴＪ、４…データ線、５…アクセストランジスタ、６…ビット線、７…キャパシタ、１１…フィールド分離層、１２…チャネル、１３…素子分離領域、１４、２６…シリコン基板、１５…凹部、１６…第の拡散層、１７…側壁保護膜、１８、２０…ゲート電極、１９…第２の拡散層、２７…裏面コンタクト、２８…裏面絶縁層、２９…保護絶縁膜、３１…中間積層体、３３…ＳＯＩ基板

Claims (10)

  1. 　シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、
    　前記第１の拡散層の下方に配置されたメモリ素子と、
    　を備え、
    　前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されている
    　メモリセル構造。
  2. 　前記第１の拡散層は、メモリセル毎に絶縁膜と基板濃度プロファイルにより電気的に絶縁されている
    　請求項１に記載のメモリセル構造。
  3. 　前記コンタクトは前記シリコン基板と絶縁された構造になっている
    　請求項１に記載のメモリセル構造。
  4. 　前記シリコン基板はＳＯＩ基板である
    　請求項１に記載のメモリセル構造。
  5. 　前記メモリ素子はＭＴＪ素子である
    　請求項１に記載のメモリセル構造。
  6. 　シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、前記第１の拡散層の下方に配置されたメモリ素子と、を備え、前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されているメモリセル構造のメモリ製造方法であって、
    　前記シリコン基板の所定の深さにフィールド分離層を形成する工程と、
    　前記フィールド分離層の間に溝状の前記凹部を形成する工程と、
    　前記凹部の底部に第１の拡散層を形成する工程と、
    　前記凹部の側壁部の上端部に第２の拡散層を形成する工程と、
    　前記第２の拡散層の上部にメタル配線を形成する工程と、
    　を少なくとも行って前記メモリセル構造の一部である中間積層体を形成する
    　メモリ製造方法。
  7. 　前記中間積層体が形成されたシリコン基板に他のシリコン基板を支持基板として貼り合わせる工程と、
    　前記シリコン基板を薄膜化する工程とを含む
    　請求項６に記載のメモリ製造方法。
  8. 　前記薄膜化したシリコン基板に形成された前記第１の拡散層からのコンタクトを形成する工程を含む
    　請求項７に記載のメモリ製造方法。
  9. 　前記コンタクトにより前記第１の拡散層と電気的に接続されるメモリ素子を形成する工程を含む
    　請求項８に記載のメモリ製造方法。
  10. 　情報を磁性体の磁化状態により保持するメモリ素子を含むメモリセルと、
    　互いに交差する２種類の配線及び他の種類の配線とを備え、
    　上記メモリセルは、
    　シリコン基板を溝状に加工して形成された凹部の底部に形成された第１の拡散層と、前記凹部の対向する２つの側壁部のそれぞれの上端部に形成された第２の拡散層とが用いられ、前記２つの側壁部において前記第１の拡散層と前記第２の拡散層の間となる部分にチャネルが形成されるトランジスタと、
    　前記第１の拡散層の下方に配置されたメモリ素子とを備え、
    　前記第１の拡散層は、前記シリコン基板を薄膜化した後に形成されたコンタクトを介して前記メモリ素子と電気的に接続されているメモリセル構造を有しており、
    　前記２種類の配線の間で、前記トランジスタを介して前記メモリ素子に電流が与えられる
    　メモリ装置。
PCT/JP2014/077172 2013-10-22 2014-10-10 メモリセル構造、メモリ製造方法、メモリ装置 WO2015060144A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480056283.XA CN105659376B (zh) 2013-10-22 2014-10-10 存储器单元结构、制造存储器的方法以及存储器设备
US15/029,038 US9595562B2 (en) 2013-10-22 2014-10-10 Memory cell structure, method of manufacturing a memory, and memory apparatus
US15/417,572 US9972772B2 (en) 2013-10-22 2017-01-27 Memory cell structure, method of manufacturing a memory, and memory apparatus
US15/947,053 US10615334B2 (en) 2013-10-22 2018-04-06 Memory cell structure, method of manufacturing a memory, and memory apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-219424 2013-10-22
JP2013219424A JP2015082564A (ja) 2013-10-22 2013-10-22 メモリセル構造、メモリ製造方法、メモリ装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/029,038 A-371-Of-International US9595562B2 (en) 2013-10-22 2014-10-10 Memory cell structure, method of manufacturing a memory, and memory apparatus
US15/417,572 Continuation US9972772B2 (en) 2013-10-22 2017-01-27 Memory cell structure, method of manufacturing a memory, and memory apparatus

Publications (1)

Publication Number Publication Date
WO2015060144A1 true WO2015060144A1 (ja) 2015-04-30

Family

ID=52992744

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/077172 WO2015060144A1 (ja) 2013-10-22 2014-10-10 メモリセル構造、メモリ製造方法、メモリ装置

Country Status (5)

Country Link
US (3) US9595562B2 (ja)
JP (1) JP2015082564A (ja)
CN (1) CN105659376B (ja)
TW (1) TWI630738B (ja)
WO (1) WO2015060144A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015082564A (ja) * 2013-10-22 2015-04-27 ソニー株式会社 メモリセル構造、メモリ製造方法、メモリ装置
JP2018129374A (ja) * 2017-02-07 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
US10128311B2 (en) 2017-03-17 2018-11-13 Toshiba Memory Corporation Magnetic memory device
US10446606B2 (en) * 2017-07-19 2019-10-15 International Business Machines Corporation Back-side memory element with local memory select transistor
US10355045B1 (en) * 2017-12-29 2019-07-16 Spin Memory, Inc. Three dimensional perpendicular magnetic junction with thin-film transistor
US10629649B2 (en) 2017-12-29 2020-04-21 Spin Memory, Inc. Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor
JP2019192869A (ja) * 2018-04-27 2019-10-31 東芝メモリ株式会社 半導体記憶装置
US11417829B2 (en) 2018-05-18 2022-08-16 Integrated Silicon Solution, (Cayman) Inc. Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10937945B2 (en) 2019-01-22 2021-03-02 International Business Machines Corporation Structured pedestal for MTJ containing devices
US10784268B1 (en) 2019-03-21 2020-09-22 International Business Machines Corporation OTP elements with high aspect ratio MTJ
JP2021150626A (ja) 2020-03-24 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
KR20220059598A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 이미지 센서 및 이미지 센싱 장치
US12120885B2 (en) 2021-04-14 2024-10-15 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
TWI803180B (zh) * 2022-02-08 2023-05-21 華邦電子股份有限公司 半導體記憶體結構及其形成方法
US20240074333A1 (en) * 2022-08-23 2024-02-29 International Business Machines Corporation Back side phase change memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287054A (ja) * 1987-05-19 1988-11-24 Mitsubishi Electric Corp １トランジスタ型ダイナミツクメモリセル
JP2010171166A (ja) * 2009-01-22 2010-08-05 Sony Corp 半導体装置およびその製造方法
JP2012238642A (ja) * 2011-05-10 2012-12-06 Elpida Memory Inc 半導体装置及びその製造方法
JP2013161827A (ja) * 2012-02-01 2013-08-19 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
JP2003023150A (ja) * 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
US7205598B2 (en) * 2002-08-29 2007-04-17 Micron Technology, Inc. Random access memory device utilizing a vertically oriented select transistor
KR100520611B1 (ko) * 2003-03-03 2005-10-10 주식회사 하이닉스반도체 자기저항 램 및 그 제조 방법
US7042047B2 (en) * 2004-09-01 2006-05-09 Micron Technology, Inc. Memory cell, array, device and system with overlapping buried digit line and active area and method for forming same
US7355230B2 (en) * 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
KR100657969B1 (ko) * 2005-08-30 2006-12-14 삼성전자주식회사 한 쌍의 핀-타입 채널 영역들에 대응하는 단일 게이트전극을 갖는 반도체 소자의 제조 방법
US20080099828A1 (en) * 2006-10-30 2008-05-01 Frank Heinrichsdorff Semiconductor structure, semiconductor memory device and method of manufacturing the same
JP2008218514A (ja) * 2007-02-28 2008-09-18 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2009224543A (ja) * 2008-03-17 2009-10-01 Sony Corp 半導体装置の製造方法
KR101004506B1 (ko) * 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
CN101847436B (zh) * 2009-03-24 2012-09-05 中国科学院物理研究所 一种基于垂直晶体管的磁性多层膜随机存储器
JP5542550B2 (ja) * 2010-07-08 2014-07-09 株式会社東芝 抵抗変化メモリ
US8310868B2 (en) * 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8304825B2 (en) * 2010-09-22 2012-11-06 Monolithic Power Systems, Inc. Vertical discrete devices with trench contacts and associated methods of manufacturing
KR20130027155A (ko) * 2011-09-07 2013-03-15 삼성전자주식회사 반도체 기억 소자
KR101901322B1 (ko) * 2012-02-28 2018-09-21 삼성전자주식회사 가변 저항 메모리 소자
US9029822B2 (en) * 2012-11-17 2015-05-12 Avalanche Technology, Inc. High density resistive memory having a vertical dual channel transistor
JP2015082564A (ja) * 2013-10-22 2015-04-27 ソニー株式会社 メモリセル構造、メモリ製造方法、メモリ装置
TWI689920B (zh) * 2014-01-08 2020-04-01 日商新力股份有限公司 半導體裝置及記憶體電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287054A (ja) * 1987-05-19 1988-11-24 Mitsubishi Electric Corp １トランジスタ型ダイナミツクメモリセル
JP2010171166A (ja) * 2009-01-22 2010-08-05 Sony Corp 半導体装置およびその製造方法
JP2012238642A (ja) * 2011-05-10 2012-12-06 Elpida Memory Inc 半導体装置及びその製造方法
JP2013161827A (ja) * 2012-02-01 2013-08-19 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105659376B (zh) 2019-03-08
TW201528567A (zh) 2015-07-16
US10615334B2 (en) 2020-04-07
CN105659376A (zh) 2016-06-08
US20180226571A1 (en) 2018-08-09
JP2015082564A (ja) 2015-04-27
TWI630738B (zh) 2018-07-21
US9972772B2 (en) 2018-05-15
US20170141298A1 (en) 2017-05-18
US9595562B2 (en) 2017-03-14
US20160260774A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
US10615334B2 (en) Memory cell structure, method of manufacturing a memory, and memory apparatus
US10319785B2 (en) Semiconductor device and method of manufacturing same
US10879299B2 (en) Semiconductor device with transistor in semiconductor substrate and insulated contact plug extending through the substrate
JP6538598B2 (ja) トランジスタ及び半導体記憶装置
US8283186B2 (en) Magnetic memory device and method for manufacturing the same
TW546822B (en) Magnetic semiconductor memory apparatus and method of manufacturing the same
JP5542550B2 (ja) 抵抗変化メモリ
US9312476B2 (en) Magnetic memory
US9741928B2 (en) Magnetoresistive element and magnetic random access memory
CN106298831A (zh) 用于mram mtj顶部电极连接的技术
KR102373542B1 (ko) 반도체 메모리 장치
US12041793B2 (en) Hybrid memory device and method of forming the same
US11271038B2 (en) Semiconductor devices
US20110180861A1 (en) Magnetic random access memory having magnetoresistive effect element
US20120236620A1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
US9035402B2 (en) Semiconductor memory device
KR20130042907A (ko) 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14856063

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15029038

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14856063

Country of ref document: EP

Kind code of ref document: A1