WO2015059915A1 - Ｉｃモジュール及びｉｃカード、ｉｃモジュール基板 - Google Patents

Ｉｃモジュール及びｉｃカード、ｉｃモジュール基板 Download PDF

Info

Publication number
WO2015059915A1
WO2015059915A1 PCT/JP2014/005305 JP2014005305W WO2015059915A1 WO 2015059915 A1 WO2015059915 A1 WO 2015059915A1 JP 2014005305 W JP2014005305 W JP 2014005305W WO 2015059915 A1 WO2015059915 A1 WO 2015059915A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
plating layer
contact terminal
chip
contact
Prior art date
Application number
PCT/JP2014/005305
Other languages
English (en)
French (fr)
Inventor
和宏 保坂
清次 淀川
小野　修司
武彦 森谷
Original Assignee
凸版印刷株式会社
エムテックスマツムラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社, エムテックスマツムラ株式会社 filed Critical 凸版印刷株式会社
Priority to US15/030,687 priority Critical patent/US9633297B2/en
Priority to EP14855890.1A priority patent/EP3062266B1/en
Priority to JP2015543712A priority patent/JP6346192B2/ja
Priority to CN201480058190.0A priority patent/CN105684000B/zh
Publication of WO2015059915A1 publication Critical patent/WO2015059915A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to an IC module, an IC card, and an IC module substrate, and more particularly, to an IC module, an IC card, and an IC module substrate that can reduce manufacturing costs without impairing the appearance of contact terminals.
  • an IC chip is mounted on an IC module substrate having a contact terminal, the IC chip and the contact terminal are electrically connected by wire bonding or the like, and the IC chip and the wire are made of a sealing member resin.
  • An IC module having a sealed structure is used.
  • a recess for embedding the IC module is provided in the card substrate, and the IC module is embedded in the recess (for example, see Patent Document 1).
  • it is known to design by sequentially providing a conductive printing layer and a transparent conductive protective layer on the plating layer of the contact terminal see, for example, Patent Document 2.
  • FIG. 25 is a cross-sectional view showing a configuration example of an IC module 800 according to a conventional example.
  • an IC chip 555 is mounted on an IC module substrate 501 having a contact terminal 510, and the connection region of the contact terminal 510 and the IC chip 555 are connected by a wire 560 through a bonding hole 503. After the electrical connection, the IC chip 555 and the wire 560 are formed by sealing with a molding resin 570.
  • the contact terminal 510 is provided on a copper (Cu) foil 511, a nickel (Ni) plating layer (not shown) formed on the copper foil 511, and the nickel plating layer. And gold (Au) plating layers 514 and 524.
  • the contact terminal 510 is contacted with a terminal (pin) such as an IC card reading reader / writer (hereinafter referred to as RW) or ATM, and is gold plated in consideration of durability, corrosion resistance, appearance, etc.
  • RW IC card reading reader / writer
  • ATM IC card reading reader / writer
  • the use of this gold plating is a factor that increases the manufacturing cost.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide an IC module, an IC card, and an IC module substrate that can reduce the manufacturing cost without impairing the appearance of the contact terminals. .
  • one embodiment of the present invention is provided on a surface of a base material, and at least a part of a contact surface with an external terminal is attached to a contact terminal including a noble metal plating layer and the back surface of the base material.
  • At least a part of the surface overlapping with the IC chip in a plan view is set as a non-formed region where no precious metal plating layer is formed, and the surface material is disposed in the non-formed region.
  • the side surface of the contact terminal is covered with an insulating surface material. Thereby, it can prevent that the side surface of a contact terminal is exposed to a use environment, and can prevent that rust etc. generate
  • FIG. 5 is a cross-sectional view showing a method of manufacturing the IC module 100 in the order of steps.
  • FIG. 5 is a cross-sectional view showing a method of manufacturing the IC module 100 in the order of steps.
  • FIG. 5 is a cross-sectional view showing a method of manufacturing the IC module 100 in the order of steps.
  • FIG. 5 is a cross-sectional view showing a method of manufacturing the IC module 100 in the order of steps.
  • FIG. 2 is a plan view illustrating an example of an appearance of an IC module 100.
  • FIG. 3 is a plan view schematically showing a roller contact area in the IC card 150.
  • FIG. It is sectional drawing which shows the structural example of the IC module board
  • 5 is a cross-sectional view showing a manufacturing method of the IC module 300 in the order of steps.
  • FIG. 5 is a cross-sectional view showing a manufacturing method of the IC module 300 in the order of steps.
  • FIG. 11 is a cross-sectional view showing a method for manufacturing the IC module 700 in the order of steps.
  • FIG. 11 is a cross-sectional view showing a method for manufacturing the IC module 700 in the order of steps. It is sectional drawing which shows the structural example of IC module 500 which concerns on a prior art example.
  • FIG. 1 is a cross-sectional view showing a configuration example of an IC module substrate 50 according to the first embodiment of the present invention.
  • the IC module substrate 50 is a substrate for configuring an IC module by mounting an IC chip.
  • the IC module substrate 50 includes a base material 1, a contact terminal 10, a first conductive layer 20, a second conductive layer 30, and a surface material 40.
  • the substrate 1 has a front surface 1a and a back surface 1b.
  • a through hole 3 that is a through hole is provided between the front surface 1 a and the back surface 1 b of the substrate 1.
  • An IC mounting area for mounting an IC chip is prepared on the back surface 1 b of the base 1.
  • the material of the base material 1 is not specifically limited, For example, it consists of glass epoxy or a polyimide.
  • the thickness of the base material 1 is 80 micrometers or more and 170 micrometers or less, for example.
  • the contact terminal 10 is provided on the surface 1 a of the substrate 1.
  • the contact terminal 10 is formed of a conductive material such as copper (Cu) foil with a noble metal plating layer serving as a contact surface with an external terminal (for example, a terminal included in an external device such as an IC card reader / writer or ATM). It has a structure.
  • the side surfaces 10a and 10b and the contact surface 10c of the contact terminal 10 are made of a noble metal plating layer.
  • the contact terminal 10 includes a copper foil 11 which is a conductive material, a copper plating layer 12 formed on the copper foil 11, and a nickel (Ni) plating layer (not shown) formed on the copper plating layer 12.
  • the gold plating layer 14 is an example of a noble metal plating layer.
  • the side surfaces 10 a and 10 b and the contact surface 10 c of the contact terminal 10 are made of a gold plating layer 14.
  • the first conductive layer 20 is provided on the back surface 1 b of the substrate 1.
  • the first conductive layer 20 has, for example, the same structure as the contact terminal 10.
  • the first conductive layer 20 includes a copper foil 21 that is a conductive material, a copper plating layer 12 formed on the copper foil 21, and a nickel plating layer (not shown) formed on the copper plating layer 12. And a gold plating layer 14 formed on the nickel plating layer.
  • the surface (the lower surface in FIG. 1) and the side surfaces 20 a and 20 b of the first conductive layer 20 are made of a gold plating layer 14.
  • the second conductive layer 30 is provided on the inner wall of the through hole 3.
  • the second conductive layer 30 includes, for example, a copper plating layer 12, a nickel plating layer (not shown) formed on the copper plating layer 12, and a gold plating layer 14 formed on the nickel plating layer.
  • the noble metal plating layer which the contact terminal 10, the 1st conductive layer 20, and the 2nd conductive layer 30 have is not limited to a gold plating layer.
  • the noble metal plating layer may be a plating layer made of any one of silver (Ag), platinum (Pt), palladium (Pd), and the like.
  • the surface material 40 partially covers, for example, the front surface 1a and the back surface 1b of the base material 1, respectively.
  • the surface material 40 covers a region other than the region where the contact terminals 10 are arranged on the surface 1 a of the base material 1.
  • the surface material 40 covers a region other than the region where the first conductive layer 20 is disposed on the back surface 1 b of the base material 1.
  • the surface material 40 covers the side surfaces 10 a and 10 b made of the gold plating layer 14 of the contact terminal 10 and the side surface 20 b of the first conductive layer 20 exposed from the sealing member 70, respectively.
  • the contact surface 10c of the contact terminal 10 at least a part of the region exposed from below the surface material 40 is a connection region for connecting to the external terminal.
  • a gap may exist between the contact terminal 10 and the surface material 40, but the gap should be as small as possible.
  • the gap is preferably 0.5 mm or less.
  • the corner formed by the side wall on the gap side of the surface material 40 and the contact terminal 10 may be scraped off.
  • a part of surface material 10 may be arrange
  • the thickness of the surface material 40 of the covering portion (overlapping portion) is preferably such that there is no step, specifically 10 ⁇ m or less.
  • the difference between the thickness of the surface material 40 (excluding the portion covering the contact terminal 10) and the thickness of the contact terminal 10 is preferably 100 ⁇ m or less. Preferably it is 50 micrometers or less, More preferably, it is 10 micrometers or less.
  • the difference in thickness is larger than 100 ⁇ m, a step more than a predetermined level is formed, and the corner of the step is not preferable.
  • the surface material 40 is arrange
  • the surface material 40 is an insulating material, the kind will not be specifically limited, For example, it consists of solder resist.
  • the color of the surface material 40 is not particularly limited, but may be a color different from the noble metal plating layer of the contact terminal 10 or the like (for example, a color other than gold in the case of a gold plating layer). It is also possible to further improve the design of the external appearance. This point will be described later.
  • FIG. 2 is a cross-sectional view showing a configuration example of the IC module 100 according to the first embodiment of the present invention.
  • the IC module 100 includes an IC module substrate 50, an IC chip 55 attached to an IC attachment region of the IC module substrate 50 via an adhesive 51, and the IC chip 55 and the first conductive layer.
  • the wire 60 that electrically joins 20 and the back surface 1b side of the IC module substrate 50 are provided to seal the IC chip 55, the wire 60, and a part of the first conductive layer 20 (including the side surface 20a). Sealing member 70 to be provided.
  • the IC chip 55 is manufactured, for example, by forming a circuit on a silicon (Si) wafer, polishing the Si wafer, thereby setting the thickness of the wafer to a specified thickness, and separating the chip as a single chip by a dicing apparatus. .
  • the adhesive 51 is, for example, a silver (Ag) paste.
  • the wire 60 is for electrically connecting an electrode pad (not shown) of the IC chip 55 to the contact terminal 10. One end of the wire 60 is bonded to an electrode pad (not shown) of the IC chip 55, and the other end of the wire 60 is bonded to the gold plating layer 14 on the surface of the first conductive layer 20.
  • the material of the wire 60 is gold, for example.
  • the sealing member 70 is a mold resin formed by, for example, transfer molding technology, and is made of, for example, a thermoplastic resin, a thermosetting resin, an ultraviolet curable resin, or the like.
  • FIG. 3 is a cross-sectional view showing a configuration example of the IC card 150 according to the first embodiment of the present invention.
  • An IC card 150 shown in FIG. 3 is, for example, a contact IC card, and includes a card base member 80 having a recess 81 on the ticket surface 80a, and an IC module 100 embedded in the recess 81.
  • the IC module 100 is disposed in the concave portion 81 with the back surface side (that is, the side having the sealing member 70) facing the card substrate 80, and the outer peripheral portion of the IC module 100 is an adhesive. It is bonded and fixed to the bottom surface of the recess 81 through 83.
  • the IC module 100 is embedded in the recess 81, and the surface thereof (for example, the surface of the surface material 40) is flush with the card surface 80 a of the card substrate 80 (that is, the same height).
  • curd base material 80 is not specifically limited, For example, it consists of insulating resin materials, such as polyvinyl chloride (PVC) and a polyethylene terephthalate (PET).
  • FIG. 4A a double-sided copper foil base material 2 in which copper foils 11 and 21 are respectively provided on the front surface 1a and the back surface 1b (that is, both surfaces) of the base material 1 is prepared.
  • the copper foils 11 and 21 are attached to the base material 1 with, for example, an adhesive (not shown).
  • FIG.4 (b) the through-hole 3 which is a through-hole is formed in the double-sided copper foil base material 2.
  • the through hole 3 is formed, for example, by excavating the double-sided copper foil base material 2 with a drill or irradiating laser light. Next, the double-sided copper foil base material 2 in which the through hole 3 is formed is exposed to, for example, a plasma atmosphere to activate the inner wall of the through hole 3. Thereby, the resin residue etc. which remain
  • a copper plating layer 12 is formed from the front surface 1a side and the back surface 1b side of the double-sided copper foil base material 2 to the inner wall of the through hole 3 by, for example, electroplating.
  • the copper plating layer 12 is formed on the surfaces of the copper foils 11 and 21 which are conductors by electroplating, and the copper plating layer 12 is formed on the inner wall of the through hole 3 from the side surfaces of the copper foils 11 and 21.
  • the copper foils 11 and 21 are brought into conduction through the through hole 3.
  • photoresists 101 and 111 are applied to both sides of the double-sided copper foil substrate 2, respectively.
  • the photoresists 101 and 111 are patterned by exposure and development techniques to form resist patterns 102 and 112, respectively, as shown in FIG.
  • the shape of the resist pattern 102 is, for example, a shape that covers a region where the contact terminal is formed and the upper opening end 3a of the through hole 3 and exposes the other region (for example, a non-formed region).
  • the resist pattern 112 has a shape that covers, for example, a region where the first conductive layer 20 is formed and the lower opening end 3b of the through hole 3, and exposes other regions (for example, an IC attachment region). Shape.
  • the copper plating layer 12 and the copper foils 11 and 21 are sequentially etched using the resist patterns 102 and 112 as a mask. Accordingly, as shown in FIG. 5B, the copper plating layer 12 and the copper foil 11 are formed in the region where the contact terminal is formed, the region where the first conductive layer is formed, and the region where the second conductive layer is formed, respectively. , 21 is left, and the copper plating layer 12 and the copper foils 11, 21 are removed to expose the substrate 1 in other areas. Thereafter, as shown in FIG. 5C, the resist pattern is removed from both surfaces of the substrate 1. Next, a nickel plating layer (not shown) and a gold plating layer 14 are formed on the copper plating layer 12 by, for example, electroplating.
  • the contact terminal 10, the first conductive layer 20, and the second conductive layer 20 are formed.
  • an insulating surface material 40 is applied to both surfaces of the substrate 1.
  • the method for applying the surface material 40 is, for example, printing (offset printing, screen printing).
  • the surface material 40 may be formed by a method other than printing, for example, vapor deposition.
  • a transparent layer may be formed on the surface material 40 as a protective material.
  • an IC chip 55 is attached to the IC attachment region of the IC module substrate 50 using an adhesive 51 such as Ag paste (mounting process).
  • an adhesive 51 such as Ag paste
  • one end of the wire 60 is bonded to the pad electrode of the IC chip 55, and the other end of the wire 60 is bonded to the gold plating layer 14 on the surface of the first conductive layer 20, so that the IC chip 55 and the first conductive layer are connected.
  • the layer 20 is electrically connected (wire bonding process).
  • a sealing member is formed on the back surface 1b side of the substrate 1, and the IC chip 55, the wire 60, and a part of the first conductive layer 20 are sealed (sealing step).
  • the sealing member is formed by, for example, a transfer molding method, a potting method, printing, or the like.
  • a card substrate 80 having a recess 81 (see, for example, FIG. 3) is prepared.
  • the concave portion 81 is formed by cutting the bill surface 80a using, for example, an end mill.
  • an adhesive 83 (see, for example, FIG. 3) is applied to at least one of the bottom surface of the IC module 100 or the recess 81, and the IC module 100 is disposed in the recess 81 using, for example, a pickup device. And hot press.
  • the IC card 150 shown in FIG. 3 is completed.
  • the first conductive layer 20, the second conductive layer 30, and the wire 60 correspond to the “conductive member” of the present invention.
  • the wire 60 corresponds to the “conductive path” of the present invention.
  • the ticket surface 80a corresponds to “one surface” of the present invention.
  • the first embodiment of the present invention has the following effects.
  • the contact terminal 10 includes at least a part of the contact surface 10c and the side surfaces 10a and 10b formed of the gold plating layer 14 (that is, at least a part of the contact surface 10c of the contact terminal 10 and the side surfaces 10a and 10b. And a formation region for forming a noble metal plating layer). Further, at least a part of the surface 1a of the substrate 1 that overlaps with the IC chip 51 (or IC attachment region) in plan view is a non-formation region where no precious metal plating layer is formed, and the surface material 40 is formed in the non-formation region. Deploy.
  • the contact terminal 10 having the gold plating layer 14 is disposed at a terminal position defined by the ISO or JIS standard, and the surface material 40 is disposed in place of the gold plating layer at other positions.
  • the amount of gold used can be reduced without reducing the thickness of the gold plating layer 14 in the contact terminal 10, so that the manufacturing cost of the IC module substrate, IC module, and IC card can be reduced without deteriorating the appearance of the contact terminal. Can be reduced.
  • each of the side surfaces 10a and 10b of the contact terminal 10 includes the gold plating layer 14, and the side material 10a and 10b are covered with a surface material 40. That is, the side surface of the copper foil 11 constituting the contact terminal 10 is double covered with the gold plating layer 14 and the surface material 40. Thereby, it can prevent that rust etc. generate
  • FIG. The same applies to the side surface 20 b of the first conductive layer 20 exposed from the sealing member 70.
  • FIG. 7 is a plan view schematically showing an example of the IC module 100.
  • FIGS. 7A and 7B show examples of six terminals
  • FIG. 7C shows an example of eight contact terminals 10 (that is, eight terminals). Since copper or the like is not exposed in the outer peripheral cross section (side surface) 100a of 100, the progress of corrosion can be prevented.
  • the color of the surface material 40 is a color different from the gold plating layer (that is, a color other than gold).
  • a color other than gold black, gray, white, red, or blue can be used as a color other than gold.
  • the external appearance of the contact terminal 10 can be made conspicuous using the difference in color between the gold plating layer 14 and the surface material 40. Therefore, it is possible to realize an IC module substrate, an IC module, and an IC card having high design characteristics with various variations in the color and shape of the contact terminals.
  • the contact terminal 10 having a high design property can be realized by the color of the contact terminal 10 and the surface material 40 being different.
  • the length of the wire 60 can be shortened, and the sealing member 70 for sealing the wire 60 can be reduced in size. Therefore, it can contribute to the strength improvement of the sealing member 70 (that is, if the sealing member is small, the force acting between one end and the other end of the sealing member is small, Cracks and the like are less likely to occur in the sealing member.)
  • One end of the wire 60 is bonded to the IC chip 55, and the other end is bonded to the first conductive layer 20 provided on the back surface 1b of the substrate. Thereby, the position of the joint portion 61 between the other end of the wire 60 and the first conductive layer 20 can be adjusted by changing the layout of the first conductive layer 20 at the design stage of the IC module substrate 50. it can.
  • FIG. 8 is a plan view schematically showing a roller contact area in contact with an external roller (for example, a roller for inserting / removing an IC card in an external device such as RW or ATM) on the card surface 80a of the card substrate 80.
  • FIG. 8A shows the entire IC card 150
  • FIG. 8B is an enlarged view of a portion surrounded by a broken line in FIG. 8A.
  • Vcc is a connection area for supplying a circuit voltage
  • GND is a connection area for supplying a ground potential
  • RST is a connection area for inputting a reset signal
  • Vpp is a write address.
  • CLK is a clock signal input connection area
  • I / O is a data signal input / output connection area
  • RFU is a future use (ie, spare) connection area.
  • the roller contact area overlaps with the IC module 100 in the IC card 150.
  • the layout of the first conductive layer 20 is changed, and the wire 60 and the first conductive layer 20 that are considered to have relatively low bonding strength. Adjust the joint to deviate from the roller contact area. Thereby, since it can avoid that the junction part of the wire 60 and the 1st conductive layer 20 is pressed with the roller for conveyance, the reliability of the said junction part can be kept high.
  • the junction part of the wire 60 and the 1st conductive layer 20 overlaps with a roller contact area, the junction part of the wire 60 and the 1st conductive layer 20 is the back surface 1b side of the base material 1. Yes, the joint is pressed by the conveying roller through the substrate 1. For this reason, compared with the case where the said junction part is arrange
  • the surface material 40 may cover at least a part of a region other than the connection region in the contact surface 10c. Even in such a case, the effects (1) to (6) of the first embodiment are obtained. Moreover, it can contribute further to ensuring the designability of the surface 1a.
  • the present invention is not limited to this.
  • the surface material 40 may cover at least one of the inner wall of the through hole 3, the upper opening end 3 a and the lower opening end 3 b of the through hole 3. Further, the surface material 40 may cover the inside of the through hole 3. Even in such a case, the effects (1) to (6) of the first embodiment are obtained. Moreover, it can contribute further to ensuring the designability of the surface 1a.
  • FIG. 9 is a cross-sectional view showing a configuration example of an IC module substrate 250 according to the second embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing a configuration example of an IC module 300 according to the second embodiment of the present invention.
  • FIG. 11 is a cross-sectional view showing a configuration example of an IC card 350 according to the second embodiment of the present invention.
  • the IC module substrate 250, the IC module 300, and the IC card 350 according to the second embodiment are different from the IC module substrate 50, the IC module 100, and the IC card 150 according to the first embodiment.
  • the point is that the side surfaces 10a and 10b of the contact terminal 10 and the side surfaces 10a and 10b of the first conductive layer 20 are exposed from the noble metal plating layer.
  • the side surfaces 10 a and 10 b of the contact terminal 10 and the side surfaces 10 a and 10 b of the first conductive layer 20 are not the gold plating layer 14 but the side surfaces of the copper foils 11 and 21 and are made of copper.
  • each said side surface 10a, 10b, 20a, 20c which consists of these copper is covered with the surface material 40.
  • FIG. Otherwise, the second embodiment is the same as the first embodiment.
  • FIG. 12A the processes up to the step of partially etching the copper plating layer 12 and the copper foils 11 and 21 and then removing the resist are the same as in the first embodiment.
  • FIG. 12B a resist pattern 103 is formed in a region exposed from the bottom of the copper foil 11 on the surface 1 a of the substrate 1.
  • a resist pattern 113 is formed in a region exposed from the bottom of the copper foil 21 on the back surface 1b of the substrate 1.
  • the resist pattern 103 has, for example, a shape that exposes the region where the contact terminal is formed and the upper opening end 3a of the through hole 3 and covers the other region (for example, a space).
  • the resist pattern 113 has a shape that exposes the region where the first conductive layer is formed and the lower opening end 3b of the through hole 3 and covers the other region (for example, the IC attachment region).
  • the formation method of the resist patterns 103 and 113 is, for example, printing of resist material (offset printing, screen printing), or application, exposure, and development techniques of the resist material.
  • a nickel plating layer and a gold plating layer 14 are formed by, for example, electroplating.
  • the side surfaces 10a and 10b of the contact terminal 10 are covered with a resist 103, and the side surfaces 20a and 20b of the first conductive layer 20 are covered with a resist 113.
  • the nickel plating layer and the gold plating layer 14 are not formed on the side surfaces 10a, 10b, 20a, and 20b. That is, each side surface 10a, 10b, 20a, 20b is made of copper.
  • the resists 103 and 113 are removed from the substrate 1.
  • the subsequent steps are the same as those in the first embodiment. That is, as shown in FIG.
  • an insulating surface material 40 is applied to both surfaces of the substrate 1. Thereby, the IC module substrate 250 shown in FIG. 9 is completed.
  • an IC chip 55 mounting process, a wire bonding process, and a sealing process are sequentially performed.
  • the IC module 300 shown in FIG. 10 is completed.
  • the correspondence relationship with the present invention in the second embodiment is the same as in the first embodiment.
  • the second embodiment of the present invention has the same effects as the effects (1) and (3) to (6) of the first embodiment.
  • the surface material 40 covers the side surfaces 10a and 10b made of, for example, copper. Thereby, it can prevent that the side surfaces 10a and 10b of the contact terminal 10 are exposed to use environment, and can prevent that rust etc. generate
  • the modifications (1) to (3) described in the first embodiment may be applied.
  • FIG. 14 is a cross-sectional view showing a configuration example of an IC module substrate 450 according to the third embodiment of the present invention. As shown in FIG.
  • the IC module substrate 450 includes the base material 1, the contact terminals 210, and the surface material 240.
  • the contact terminal 210 is provided on the surface 1 a of the substrate 1.
  • the contact terminal 210 has a structure in which a noble metal plating such as gold is applied to a conductive material such as a copper (Cu) foil.
  • the contact terminal 210 includes a copper foil 11 that is a conductive material, a nickel (Ni) plating layer (not shown) formed on the surface and side surfaces of the copper foil 11, and the copper foil 11 via the nickel plating layer.
  • a gold plating layer 14 formed on the front surface side.
  • the contact terminal 210 has a gold plating layer 214 formed on the back surface thereof and in a region facing the bonding hole 203 which is a through hole.
  • the gold plating layer 14 included in the contact terminal 210 is a noble metal plating layer serving as a contact surface 210c with the external terminal.
  • the gold plating layer 214 included in the contact terminal 210 is a noble metal plating layer to which the other end of the wire is bonded.
  • the noble metal plating layer included in the contact terminal 210 is not limited to the gold plating layer, and may be a plating layer made of any one of silver (Ag), platinum (Pt), palladium (Pd), and the like.
  • the surface material 40 covers a region other than the region where the contact terminals 10 are disposed on the surface 1 a of the base material 1. For example, the surface material 40 covers a non-formation region where the noble metal plating layer is not formed on the surface 1 a of the substrate 1, and also covers the side surface 210 a of the contact terminal 210.
  • FIG. 15 is a cross-sectional view showing a configuration example of an IC module 500 according to the third embodiment of the present invention.
  • the IC module 500 includes an IC module substrate 450, an IC chip 55 attached to an IC attachment region of the IC module substrate 450 via an adhesive 51, an IC chip 55, and a contact terminal 210.
  • the wire 60 electrically joined, and the sealing member 70 which seals the IC chip 55 and the wire 60 are provided.
  • FIG. 16 is a cross-sectional view showing a configuration example of an IC card 550 according to the third embodiment of the present invention. As shown in FIG.
  • the IC card 550 is, for example, a contact IC card, and includes a card substrate 80 having a recess 81 on the ticket surface 80 a and an IC module 300 embedded in the recess 81.
  • the IC module 500 is disposed in the concave portion 81 with the back surface side (that is, the side having the sealing member 270) facing the card substrate 80, and the outer peripheral portion of the IC module 300 is the adhesive. It is bonded and fixed to the bottom surface of the recess 81 through 83.
  • FIG. 17A first, the base material 1 is prepared.
  • FIG. 17B a bonding hole 203 which is a through hole is formed in the base material 1.
  • FIG. 17 (c) a copper foil 11 is attached to the surface 1 a of the substrate 1.
  • the copper foil 11 is attached using, for example, an adhesive (not shown).
  • FIG. 17D a photoresist 301 is applied on the copper foil 11.
  • each of the photoresists 301 is patterned by exposure and development techniques to form a resist pattern 302 as shown in FIG.
  • the resist pattern 302 has, for example, a shape that covers a region for forming a contact terminal (including the upper opening end 3a of the bonding hole 203) and exposes other regions (for example, non-formed regions).
  • the copper foil 11 is etched using the resist pattern 302 as a mask. Thereby, as shown in FIG.18 (b), the copper foil 11 is left in the area
  • the surface of the copper foil 11, the back surface of the copper foil 11 (exposed through the bonding holes 203), and the side surface of the copper foil 11 are not shown by electroplating. A nickel plating layer and gold plating layers 14 and 214 are formed. Thereby, the contact terminal 210 is formed.
  • FIG. 19A the surface of the copper foil 11, the back surface of the copper foil 11 (exposed through the bonding holes 203), and the side surface of the copper foil 11 are not shown by electroplating. A nickel plating layer and gold plating layers 14 and 214 are formed. Thereby, the contact terminal 210 is formed.
  • FIG. 19A the surface of the copper
  • a surface material 40 is formed on the surface 1 a of the substrate 1.
  • a method for forming the surface material 40 is, for example, printing (offset printing, screen printing), vapor deposition, or the like. Further, a transparent layer may be formed on the surface material 40 as a protective material.
  • an IC chip 55 is attached to the IC attachment region of the IC module substrate 450 by using an adhesive 51 such as Ag paste (mounting process).
  • an adhesive 51 such as Ag paste
  • one end of the wire 60 is joined to the pad electrode of the IC chip 55, and the other end of the wire 60 is joined to the gold plating layer 214 through the bonding hole 203 to electrically connect the IC chip 55 and the contact terminal 210.
  • Connect wire bonding process
  • a sealing member is formed on the back surface 1b side of the substrate 1, and the IC chip 55 and the wire 60 are sealed (sealing step).
  • the manufacturing process of the IC card is the same as that of the first embodiment. That is, the IC module 500 is embedded in the concave portion 81 of the card substrate 80. This embedding is performed using, for example, a pickup device.
  • the IC card 550 shown in FIG. 16 is completed through the above steps.
  • the wire 60 corresponds to the conductive member of the present invention.
  • the other correspondence is the same as in the first embodiment. (Effect of the third embodiment)
  • the third embodiment has the same effects as the effects (1) to (3) of the first embodiment.
  • FIG. 20 is a cross-sectional view showing a configuration example of an IC module substrate 650 according to the fourth embodiment of the present invention.
  • FIG. 21 is a cross-sectional view showing a configuration example of an IC module 700 according to the fourth embodiment of the present invention.
  • FIG. 22 is a cross-sectional view showing a configuration example of an IC card 750 according to the fourth embodiment of the present invention.
  • the IC module substrate 650, the IC module 700, and the IC card 750 according to the fourth embodiment are different from the IC module substrate 450, the IC module 500, and the IC card 550 according to the third embodiment.
  • the point is that the side surfaces 210 a and 210 b of the contact terminal 210 are exposed from the noble metal plating layer 214.
  • the side surfaces 210a and 210b of the contact terminal 210 are not the gold plating layer 214 but the side surfaces of the copper foil 11, and are made of copper.
  • the side surfaces 210 a and 210 b made of copper are covered with the surface material 40.
  • the fourth embodiment is the same as the third embodiment.
  • FIG. 23A the processes up to the step of partially etching the copper plating layer 12 and the copper foil 11 and then removing the resist are the same as in the third embodiment.
  • FIG. 23B a resist pattern 303 is formed in a region exposed from the bottom of the copper foil 11 on the surface 1 a of the substrate 1.
  • the formation method of the resist pattern 303 is, for example, printing of a resist material (offset printing, screen printing), or a resist material application, exposure, and development technique.
  • a nickel plating layer and a gold plating layer 14 are formed by, for example, electroplating.
  • the side surfaces 210a and 210b of the contact terminal 210 are covered with the resist pattern 303, the nickel plating layer and the gold plating layer 14 are not formed on the side surfaces 10a and 10b. That is, each side surface 10a, 10b consists of copper.
  • the resist 303 is removed from the base material 1.
  • the subsequent steps are the same as those in the third embodiment. That is, as shown in FIG. 24B, the insulating surface material 40 is applied to both surfaces of the substrate 1. Thereby, the IC module substrate 650 shown in FIG. 20 is completed.
  • FIG. 24A the resist 303 is removed from the base material 1.
  • the insulating surface material 40 is applied to both surfaces of the substrate 1.
  • the fourth embodiment of the present invention has the same effects as the effects (1) and (3) of the first embodiment.
  • the surface material 40 covers the side surfaces 210a and 210b made of, for example, copper. Thereby, it can prevent that the side surfaces 210a and 210b of the contact terminal 210 are exposed to a use environment, and can prevent that rust etc. generate
  • the application of the present invention is not limited to the contact type.
  • the present invention may be applied to all module structures to which an IC module structure is applied, such as a dual card that functions as both, and an electromagnetically coupled dual card in which an antenna coil or the like is provided on the dual card. Even in such a case, the effects of the embodiments are exhibited.

Abstract

　接触端子の外観を損なうことなく製造コストの低減が可能であるＩＣモジュール及びＩＣカード、ＩＣモジュール基板を提供する。基材（１）の表面（１ａ）に設けられ、外部端子との接触面が金メッキ層（１４）からなる接触端子（１０）と、基材（１）の裏面（１ｂ）に取り付けられたＩＣチップ（５５）と、基材（１）の表面（１ａ）及び裏面（１ｂ）に開口するスルーホール（３）を通して、ＩＣチップ（５５）と接触端子（１０）とを接続する導電部材（ワイヤー（６０）、第１の導電層（２０）及び第２の導電層（３０））と、表面（１ａ）を部分的に覆う絶縁性の表面材料（４０）とを備える。表面（１ａ）のうちＩＣチップ（５５）と平面視で重なる領域の少なくとも一部を貴金属メッキ層を形成しない非形成領域とし、該非形成領域に表面材料（４０）を配置する。

Description

ＩＣモジュール及びＩＣカード、ＩＣモジュール基板
　本発明は、ＩＣモジュール及びＩＣカード、ＩＣモジュール基板に関し、特に、接触端子の外観を損なうことなく製造コストの低減が可能であるＩＣモジュール及びＩＣカード、ＩＣモジュール基板に関する。
　従来から、接触式のＩＣカードでは、接触端子を有するＩＣモジュール基板にＩＣチップを実装し、ＩＣチップと接触端子をワイヤーボンディング等により電気的に接続し、ＩＣチップ及びワイヤーを封止部材樹脂で封止した構造のＩＣモジュールが用いられている。このようなＩＣモジュールをカード基材に実装する場合、カード基材にＩＣモジュールを埋設するための凹部を設けておき、この凹部にＩＣモジュールを埋設する（例えば、特許文献１参照）。また、接触端子のメッキ層上に導電性印刷層と透明導電性保護層とを順次設けることによってデザインを施すことが知られている（例えば、特許文献２参照）。
　図２５は、従来例に係るＩＣモジュール８００の構成例を示す断面図である。図２５に示すように、このＩＣモジュール８００は、接触端子５１０を有するＩＣモジュール基板５０１にＩＣチップ５５５を実装し、接触端子５１０の接続用領域とＩＣチップ５５５とをボンディングホール５０３を通してワイヤー５６０で電気的に接続し、その後、ＩＣチップ５５５とワイヤー５６０とをモールド樹脂５７０で封止することにより形成する。
特開２００２－３１２７４６号公報 特開２０００－３４８１５４号公報
　ところで、図２５に示したＩＣモジュール８００において、接触端子５１０は、銅（Ｃｕ）箔５１１と、銅箔５１１上に形成された図示しないニッケル（Ｎｉ）メッキ層と、ニッケルメッキ層上に設けられた金（Ａｕ）メッキ層５１４、５２４とを有する。接触端子５１０には、ＩＣカード読み取りリーダーライター（以下、ＲＷ）やＡＴＭ等の端子（ピン）がコンタクトするため、耐久性、耐腐食性、見た目等を考慮して金メッキが施されているが、この金メッキの使用が製造コストを高める要因となっている。
　ここで、製造コストを低減するために、金メッキ層５１４の厚みを薄くすることが考えられる。しかしながら、金メッキ層５１４の厚さを薄くすると、接触端子５１０の輝きが低下してしまう。また、ＩＣモジュール５００の軽微な凹凸をひろって（反映して）、ボンディングホールの跡や、カード基材へ実装した際の熱プレスのヘッド跡等が出やすく、ＩＣカードの外観を損ない易いという課題があった。
　そこで、本発明はこのような事情に鑑みてなされたものであって、接触端子の外観を損なうことなく製造コストの低減が可能であるＩＣモジュール及びＩＣカード、ＩＣモジュール基板の提供を目的とする。
　上記課題を解決するために、本発明の一態様は、基材の表面に設けられ、外部端子との接触面の少なくとも一部が貴金属メッキ層からなる接触端子と、基材の裏面に取り付けられたＩＣチップと、基材の表面及び裏面に開口する貫通穴を通して、ＩＣチップと接触端子とを接続する導電部材と、基材の表面を部分的に覆う絶縁性の表面材料とを備える。そして、前記表面のうちＩＣチップと平面視で重なる領域の少なくとも一部を貴金属メッキ層を形成しない非形成領域とし、該非形成領域に表面材料を配置する。
　本発明の一態様によれば、表面のうちＩＣチップと平面視で重なる領域の少なくとも一部を貴金属メッキ層を形成しない非形成領域とし、該非形成領域に表面材料を配置する。これにより、接触端子の接触面における貴金属メッキ層の厚みを薄くすることなく、貴金属の使用量を減らすことができるので、接触端子の外観を損なうことなく、製造コストを低減することが可能となる。また、接触端子の側面を絶縁性の表面材料で覆う。これにより、接触端子の側面が使用環境に晒されることを防ぐことができ、該側面に錆等が発生することを防ぐことができる。従って、接触端子の耐腐食性を向上することができる。
第１実施形態に係るＩＣモジュール基板５０の構成例を示す断面図である。 第１実施形態に係るＩＣモジュール１００の構成例を示す断面図である。 第１実施形態に係るＩＣカード１５０の構成例を示す断面図である。 ＩＣモジュール１００の製造方法を工程順に示す断面図である。 ＩＣモジュール１００の製造方法を工程順に示す断面図である。 ＩＣモジュール１００の製造方法を工程順に示す断面図である。 ＩＣモジュール１００の外観の一例を示す平面図である。 ＩＣカード１５０における、ローラー接触領域を模式的に示す平面図である。 第２実施形態に係るＩＣモジュール基板２５０の構成例を示す断面図である。 第２実施形態に係るＩＣモジュール３００の構成例を示す断面図である。 第２実施形態に係るＩＣカード３５０の構成例を示す断面図である。 ＩＣモジュール３００の製造方法を工程順に示す断面図である。 ＩＣモジュール３００の製造方法を工程順に示す断面図である。 第３実施形態に係るＩＣモジュール基板４５０の構成例を示す断面図である。 第３実施形態に係るＩＣモジュール５００の構成例を示す断面図である。 第３実施形態に係るＩＣカード５５０の構成例を示す断面図である。 ＩＣモジュール５００の製造方法を工程順に示す断面図である。 ＩＣモジュール５００の製造方法を工程順に示す断面図である。 ＩＣモジュール５００の製造方法を工程順に示す断面図である。 第４実施形態に係るＩＣモジュール基板６５０の構成例を示す断面図である。 第４実施形態に係るＩＣモジュール７００の構成例を示す断面図である。 第４実施形態に係るＩＣカード７５０の構成例を示す断面図である。 ＩＣモジュール７００の製造方法を工程順に示す断面図である。 ＩＣモジュール７００の製造方法を工程順に示す断面図である。 従来例に係るＩＣモジュール５００の構成例を示す断面図である。
　以下、本発明の実施形態について、図面を参照しつつ説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
＜第１実施形態＞
（構成）
　図１は、本発明の第１実施形態に係るＩＣモジュール基板５０の構成例を示す断面図である。ＩＣモジュール基板５０は、ＩＣチップを実装してＩＣモジュールを構成するための基板である。図１に示すように、ＩＣモジュール基板５０は、基材１と、接触端子１０と、第１の導電層２０と、第２の導電層３０と、表面材料４０と、を有する。
　基材１は、表（おもて）面１ａと、裏面１ｂとを有する。基材１の表面１ａと裏面１ｂとの間には、貫通穴であるスルーホール３が設けられている。基材１の裏面１ｂには、ＩＣチップを取り付けるためのＩＣ取付領域が用意されている。基材１の材質は特に限定されないが、例えば、ガラスエポキシ又はポリイミドからなる。また、基材１の厚さは、例えば８０μｍ以上、１７０μｍ以下である。
　接触端子１０は、基材１の表面１ａに設けられている。接触端子１０は、例えば銅（Ｃｕ）箔等の導電材料に、外部端子（例えば、ＩＣカード読み取りリーダーライターやＡＴＭ等の外部装置が有する端子）との接触面となる貴金属メッキ層が形成された構造を有する。第１実施形態では、接触端子１０の側面１０ａ、１０ｂと接触面１０ｃは貴金属メッキ層からなる。
　一例を挙げると、接触端子１０は、導電材料である銅箔１１と、銅箔１１上に形成された銅メッキ層１２と、銅メッキ層１２上に形成された図示しないニッケル（Ｎｉ）メッキ層と、ニッケルメッキ層上に形成された金（Ａｕ）メッキ層１４とを有する。金メッキ層１４は、貴金属メッキ層の一例である。接触端子１０の側面１０ａ、１０ｂ及び接触面１０ｃが金メッキ層１４からなる。
　また、第１の導電層２０は、基材１の裏面１ｂに設けられている。第１の導電層２０は、例えば接触端子１０と同じ構造を有する。一例を挙げると、第１の導電層２０は、導電材料である銅箔２１と、銅箔２１上に形成された銅メッキ層１２と、銅メッキ層１２上に形成された図示しないニッケルメッキ層と、ニッケルメッキ層上に形成された金メッキ層１４とを有する。第１の導電層２０の表面（図１では、下面）及び側面２０ａ、２０ｂは金メッキ層１４からなる。
　第２の導電層３０は、スルーホール３の内壁に設けられている。第２の導電層３０は、例えば、銅メッキ層１２と、銅メッキ層１２上に形成された図示しないニッケルメッキ層と、ニッケルメッキ層上に形成された金メッキ層１４とを有する。
　なお、接触端子１０、第１の導電層２０及び第２の導電層３０が有する貴金属メッキ層は、金メッキ層に限定されるものではない。貴金属メッキ層は、例えば、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等の何れか一つからなるメッキ層でもよい。
　表面材料４０は、例えば基材１の表面１ａ及び裏面１ｂをそれぞれ部分的に覆っている。一例を挙げると、表面材料４０は、基材１の表面１ａのうち、接触端子１０が配置されている領域以外の領域を覆っている。また、表面材料４０は、基材１の裏面１ｂのうち、第１の導電層２０が配置されている領域以外の領域を覆っている。さらに、表面材料４０は、接触端子１０の金メッキ層１４からなる側面１０ａ、１０ｂや、封止部材７０から露出している第１の導電層２０の側面２０ｂをそれぞれ覆っている。接触端子１０の接触面１０ｃにおいて、表面材料４０下から露出している領域の少なくとも一部が、外部端子と接続するための接続用領域である。
　ここで、上記の説明では、図１のように、接触端子１０と表面材料４０との間に隙間が無い場合を例示している。接触端子１０と表面材料４０との間に隙間が存在していても良いが、その隙間はなるべく小さい方が良い。具体的には、隙間が形成される場合、その隙間は０．５ｍｍ以下が好ましい。隙間が０．５ｍｍよりも大きい場合には、表面材料４０及び接触端子１０の隙間側の側壁で形成される角が擦れて削れる場合がある。
　また、表面材料１０の一部が、後述のように接触端子１０の外周部分を覆うように配置されても良い。但しその場合、覆っている部分（重複している部分）の表面材料４０の厚みは段差が出来ない程度、具体的には１０μｍ以下が好ましい。
　また表面材料４０の厚み（接触端子１０を覆っている部分を除く）と、接触端子１０の厚みとの差は、１００μｍ以下であると良い。好ましくは５０μｍ以下、更に好ましくは１０μｍ以下である。上記の厚みの差が１００μｍより大きい場合、所定以上の段差が形成され、その段差の角が削れるなど、好ましくない。
　また、ＩＣモジュール基板５０では、表面１ａのうちＩＣ取付領域と平面視で重なる領域の少なくとも一部が、貴金属メッキ層を形成しない非形成領域に設定されている。そして、この非形成領域に表面材料４０が配置されている。表面材料４０は絶縁性の材料であればその種類は特に限定されないが、例えばソルダーレジストからなる。
　また、表面材料４０の色も特に限定されないが、例えば、接触端子１０等が有する貴金属メッキ層と異なる色（例えば、金メッキ層の場合は、金色以外の色）でもよく、その場合は接触端子１０の外観の意匠性をさらに高めることも可能である。この点については、後で説明する。
　図２は、本発明の第１実施形態に係るＩＣモジュール１００の構成例を示す断面図である。図２に示すように、ＩＣモジュール１００は、ＩＣモジュール基板５０と、ＩＣモジュール基板５０のＩＣ取付領域に接着剤５１を介して取り付けられたＩＣチップ５５と、ＩＣチップ５５と第１の導電層２０とを電気的に接合するワイヤー６０と、ＩＣモジュール基板５０の裏面１ｂ側に設けられてＩＣチップ５５とワイヤー６０及び第１の導電層２０の一部（側面２０ａを含む。）を封止する封止部材７０と、を備える。
　ＩＣチップ５５は、例えばシリコン（Ｓｉ）ウェハーに回路を形成し、このＳｉウェハーを研磨することによりウェハーの厚みを規定の厚みとし、ダイシング装置により１つのチップとして切り離すことにより製造されたものである。接着剤５１は、例えば銀（Ａｇ）ペーストである。
　ワイヤー６０は、ＩＣチップ５５の図示しない電極パッドを接触端子１０へ導通させるためのものである。ワイヤー６０の一端はＩＣチップ５５の図示しない電極パッドに接合し、ワイヤー６０の他端は第１の導電層２０表面の金メッキ層１４に接合している。ワイヤー６０の材料は例えば金である。但し、ワイヤー６０の材料は金に限定されるものではなく、例えば銅、アルミニウムなど他の材料であっても構わない。封止部材７０は、例えばトランスファーモールド技術で形成されるモールド樹脂であり、例えば熱可塑性樹脂、熱硬化性樹脂、紫外線硬化性樹脂等からなる。
　図３は、本発明の第１実施形態に係るＩＣカード１５０の構成例を示す断面図である。図３に示すＩＣカード１５０は、例えば接触式ＩＣカードであり、その券面８０ａに凹部８１を有するカード基材８０と、この凹部８１に埋設されたＩＣモジュール１００とを備える。この例では、ＩＣモジュール１００は、その裏面側（即ち、封止部材７０を有する側）をカード基材８０に向けた状態で凹部８１に配置されており、ＩＣモジュール１００の外周部が接着剤８３を介して凹部８１の底面に接着、固定されている。
　また、ＩＣモジュール１００は、凹部８１に埋設された状態で、その表面（例えば、表面材料４０の表面）がカード基材８０の券面８０ａと面一（即ち、同じ高さ）となっている。カード基材８０の材質は特に限定されないが、例えば、ポリ塩化ビニル（ＰＶＣ）やポリエチレンテレフタレート（ＰＥＴ）等、絶縁性の樹脂材料からなる。
（製造方法）
　図４～図６は、本発明の第１実施形態に係るＩＣモジュール１００の製造方法を工程順に示す断面図である。図４（ａ）に示すように、まず始めに、基材１の表面１ａ及び裏面１ｂ（即ち、両面）にそれぞれ銅箔１１、２１がそれぞれ設けられた両面銅箔基材２を用意する。銅箔１１、２１は、例えば図示しない接着剤によって、基材１に貼付されている。
　次に、図４（ｂ）に示すように、両面銅箔基材２に貫通穴であるスルーホール３を形成する。スルーホール３は、例えば、両面銅箔基材２をドリルで掘削する又はレーザー光を照射することで形成する。次に、スルーホール３が形成された両面銅箔基材２を例えばプラズマ雰囲気に晒して、スルーホール３の内壁を活性化する。これにより、スルーホール３の形成時に内壁に残された樹脂残渣等を除去する。
　次に、図４（ｃ）に示すように、例えば電気メッキにより、両面銅箔基材２の表面１ａ側及び裏面１ｂ側からスルーホール３の内壁にかけて銅メッキ層１２を形成する。ここでは、電気メッキにより、導体である銅箔１１、２１の表面に銅メッキ層１２を形成すると共に、銅箔１１、２１の側面からスルーホール３の内壁に銅メッキ層１２を形成する。この銅メッキ層１２により、銅箔１１、２１はスルーホール３を通して導通した状態となる。
　次に、図４（ｄ）に示すように、両面銅箔基材２の両面にフォトレジスト１０１、１１１をそれぞれ塗布する。そして、露光及び現像技術により、フォトレジスト１０１、１１１をそれぞれパターニングして、図５（ａ）に示すように、レジストパターン１０２、１１２をそれぞれ形成する。レジストパターン１０２の形状は、例えば、接触端子を形成する領域と、スルーホール３の上側開口端３ａとを覆い、それ以外の領域（例えば、非形成領域）を露出した形状である。また、レジストパターン１１２の形状は、例えば、第１の導電層２０を形成する領域と、スルーホール３の下側開口端３ｂとを覆い、それ以外の領域（例えば、ＩＣ取付領域）を露出した形状である。
　次に、レジストパターン１０２、１１２をマスクに用いて、銅メッキ層１２及び銅箔１１、２１を順次エッチングする。これにより、図５（ｂ）に示すように、接触端子を形成する領域と、第１の導電層を形成する領域及び第２の導電層を形成する領域にそれぞれ銅メッキ層１２及び銅箔１１、２１を残し、それ以外の領域では銅メッキ層１２及び銅箔１１、２１を除去して基材１を露出させる。その後、図５（ｃ）に示すように、基材１の両面からレジストパターンを除去する。
　次に、例えば電気メッキにより、銅メッキ層１２上に図示しないニッケルメッキ層と、金メッキ層１４とを形成する。このようにして、図６（ａ）に示すように、接触端子１０と、第１の導電層２０と、第２の導電層２０とを形成する。次に、図６（ｂ）に示すように、基材１の両面に絶縁性の表面材料４０をそれぞれ塗布する。表面材料４０の塗布方法（即ち、形成方法）は、例えば印刷（オフセット印刷、スクリーン印刷）である。或いは、表面材料４０の形成方法は印刷以外の方法でもよく、例えば、蒸着等でもよい。また、表面材料４０の上に保護材として透明層を形成してもよい。以上の工程を経て、図１に示したＩＣモジュール基板５０が完成する。
　次に、図６（ｃ）に示すように、ＩＣモジュール基板５０のＩＣ取付領域に、Ａｇペースト等の接着剤５１を用いてＩＣチップ５５を取り付ける（実装工程）。実装工程の後、ワイヤー６０の一端をＩＣチップ５５のパッド電極に接合し、ワイヤー６０の他端を第１の導電層２０表面の金メッキ層１４に接合して、ＩＣチップ５５と第１の導電層２０とを電気的に接続する（ワイヤーボンディング工程）。ワイヤーボンディング工程の後、基材１の裏面１ｂ側に封止部材を形成して、ＩＣチップ５５とワイヤー６０及び第１の導電層２０の一部を封止する（封止工程）。封止工程では、封止部材を例えばトランスファーモールド方法、ポッティング方法又は印刷等で形成する。以上の工程を経て、図２に示したＩＣモジュール１００が完成する。
　続いて、ＩＣカード１５０の製造工程では、凹部８１を有するカード基材８０（例えば、図３参照。）を用意する。凹部８１は、例えばエンドミルを用いて券面８０ａを切削することにより形成する。そして、ＩＣモジュール１００、又は、凹部８１の底面の少なくとも一方に接着剤８３（例えば、図３参照。）を塗布しておき、例えばピックアップ装置等を用いて、ＩＣモジュール１００を凹部８１内に配置し、熱プレスする。以上の工程を経て、図３に示したＩＣカード１５０が完成する。
　第１実施形態では、第１の導電層２０と、第２の導電層３０及びワイヤー６０が本発明の「導電部材」に対応している。また、ワイヤー６０が本発明の「導電路」に対応している。さらに、券面８０ａが本発明の「一方の面」に対応している。
（第１実施形態の効果）
　本発明の第１実施形態は、以下の効果を奏する。
（１）接触端子１０は、接触面１０ｃの少なくとも一部と、側面１０ａ、１０ｂとが金メッキ層１４からなる（つまり、接触端子１０の接触面１０ｃの少なくとも一部と、側面１０ａ、１０ｂとを、貴金属メッキ層を形成する形成領域とする。）。また、基材１の表面１ａのうちＩＣチップ５１（又は、ＩＣ取付領域）と平面視で重なる領域の少なくとも一部を貴金属メッキ層を形成しない非形成領域とし、該非形成領域に表面材料４０を配置する。
　例えばＩＳＯ又はＪＩＳ規格で定められた端子位置には、金メッキ層１４を有する接触端子１０を配置し、それ以外の位置では金メッキ層に替えて表面材料４０を配置する。これにより、接触端子１０における金メッキ層１４の厚みを薄くすることなく、金の使用量を減らすことができるので、接触端子の外観を損なうことなく、ＩＣモジュール基板、ＩＣモジュール及びＩＣカードの製造コストを低減することが可能である。
（２）また、接触端子１０の側面１０ａ、１０ｂを表面材料４０で覆う。これにより、接触端子１０の側面１０ａ、１０ｂが使用環境に晒されることを防ぐことができる。第１実施形態では、上記の各側面１０ａ、１０ｂは金メッキ層１４からなり、さらに、各側面１０ａ、１０ｂを表面材料４０が覆っている。つまり、接触端子１０を構成する銅箔１１の側面を金メッキ層１４と表面材料４０とで二重に覆っている。これにより、接触端子１０を構成する銅箔１１の側面に錆等が発生することを防ぐことができる。封止部材７０から露出している第１の導電層２０の側面２０ｂについても同様である。従って、接触端子等の耐腐食性を高めることができる。また、基材１の表面１ａに表面材料４０を部分的に形成することにより、表面１ａの意匠性も確保することができる。
　図７は、ＩＣモジュール１００の一例を模式的に示す平面図である。図７（ａ）及び（ｂ）は６端子の例、図７（ｃ）は接触端子１０が８個（即ち、８端子）の例をそれぞれ示しているが、何れの場合も、ＩＣモジュール基板１００の外周の断面（側面）１００ａに銅等が露出していないため、腐食の進行を防ぐことができる。
（３）また、表面材料４０の色は、金メッキ層と異なる色（即ち、金色以外の色）であることが好ましい。例えば、金色以外の色として、黒色、グレー色、白色、赤色又は青色等が挙げられる。これにより、金メッキ層１４と表面材料４０の色の違いを利用して、接触端子１０の外観を目立たせることができる。従って、接触端子の色や形状について、様々なバリエーションを備えた意匠性の高いＩＣモジュール基板、ＩＣモジュール及びＩＣカードを実現することが可能である。例えば、図７（ａ）～（ｃ）において、接触端子１０と表面材料４０の色が異なることによって、意匠性の高い接触端子１０を実現することが可能である。
（４）また、ワイヤー６０の他端をスルーホール３まで延ばす必要がない。このため、ワイヤー６０の長さを短くすることが可能であり、ワイヤー６０を封止する封止部材７０を小型化することができる。従って、封止部材７０の強度向上に寄与することができる（即ち、封止部材が小さいと、封止部材の一方の端部と他方の端部との間で作用する力が小さくなるため、封止部材に亀裂等が生じにくくなる。）。
（５）また、ワイヤー６０の一端はＩＣチップ５５に接合し、その他端は基材の裏面１ｂに設けられた第１の導電層２０に接合される。これにより、ＩＣモジュール基板５０の設計段階で、第１の導電層２０のレイアウトを変更することにより、ワイヤー６０の他端と第１の導電層２０との接合部６１の位置を調整することができる。
　図８は、カード基材８０の券面８０ａにおいて、外部ローラー（例えば、ＲＷやＡＴＭ等の外部装置において、ＩＣカード挿抜のためのローラー）と接触するローラー接触領域を模式的に示す平面図である。図８（ａ）はＩＣカード１５０の全体を示し、図８（ｂ）は図８（ａ）の破線で囲んだ部分を拡大して示した図である。なお、図８（ｂ）に示すＩＣモジュール１００において、Ｖｃｃは回路電圧供給用の接続用領域、ＧＮＤはグランド電位供給用の接続用領域、ＲＳＴはリセット信号入力用の接続用領域、Ｖｐｐは書込み電圧供給用の接続用領域、ＣＬＫはクロック信号入力用の接続用領域、Ｉ／Ｏはデータ信号入出力用の接続用領域、ＲＦＵは将来利用（即ち、予備）の接続用領域を意味する。
　例えば、図８（ａ）に示すように、ＩＣカード１５０において、ローラー接触領域がＩＣモジュール１００と重なる場合を想定する。このような場合は、例えば図８（ｂ）に示すように、第１の導電層２０のレイアウトを変更して、接合強度が比較的弱いと考えられるワイヤー６０と第１の導電層２０との接合部を、ローラー接触領域から外れるように調整する。これにより、ワイヤー６０と第１の導電層２０との接合部が搬送用ローラーで押圧されることを回避することができるので、上記接合部の信頼性を高く保持することができる。
（６）また、仮にワイヤー６０と第１の導電層２０との接合部がローラー接触領域と重なる場合でも、ワイヤー６０と第１の導電層２０との接合部は基材１の裏面１ｂ側であり、該接合部は基材１を介して搬送用ローラーで押圧されることとなる。このため、上記接合部が基材１の表面１ａ側に配置される場合と比べて、その信頼性は高い。
（変形例）
（１）上記の第１実施形態では、ＩＣチップ５５と第１の導電層２０との電気的接続をワイヤー６０を介して行う（即ち、ワイヤーボンディングで行う）場合について説明した。しかしながら、本発明の第１実施形態において、ＩＣチップ５５と第１の導電層２０との電気的接続はワイヤー６０に限定されるものではなく、例えば、バンプ電極を介して行ってもよい（即ち、フェースダウンボンディングで行ってもよい）。このような場合であっても、上記した第１実施形態の効果（１）～（４）を奏する。
（２）上記の第１実施形態では、接触端子１０の接触面１０ｃが表面材料４０下から完全に露出している場合について説明した。しかしながら、本発明はこれに限定されるものではない。表面材料４０は、接触面１０ｃのうちの接続用領域以外の領域の少なくとも一部を覆っていてもよい。このような場合であっても、上記の第１実施形態の効果（１）～（６）を奏する。また、表面１ａの意匠性の確保にさらに寄与することができる。
（３）上記の第１実施形態では、スルーホール３の内壁や、スルーホール３の上側開口端３ａ、下側開口端３ｂが表面材料４０で覆われていない場合について説明した。しかしながら、本発明はこれに限定されるものではない。表面材料４０は、スルーホール３の内壁、スルーホール３の上側開口端３ａ、下側開口端３ｂのうちの少なくとも１つ以上を覆っていてもよい。また、表面材料４０は、スルーホール３の内部を覆っていてもよい。このような場合であっても、上記の第１実施形態の効果（１）～（６）を奏する。また、表面１ａの意匠性の確保にさらに寄与することができる。
＜第２実施形態＞
　上記の第１実施形態では、接触端子の側面が貴金属メッキ層からなる場合について説明した。しかしながら、本発明はこれに限定されるものではない。接触端子の側面は、例えば、接触端子のベース材料（例えば、銅）であってもよい。第２実施形態では、この点について説明する。
（構成）
　図９は、本発明の第２実施形態に係るＩＣモジュール基板２５０の構成例を示す断面図である。図１０は、本発明の第２実施形態に係るＩＣモジュール３００の構成例を示す断面図である。図１１は、本発明の第２実施形態に係るＩＣカード３５０の構成例を示す断面図である。
　図９～図１１に示すように、第２実施形態に係るＩＣモジュール基板２５０、ＩＣモジュール３００及びＩＣカード３５０において、第１実施形態に係るＩＣモジュール基板５０、ＩＣモジュール１００及びＩＣカード１５０と異なる点は、接触端子１０の側面１０ａ、１０ｂ及び、第１の導電層２０の側面１０ａ、１０ｂが貴金属メッキ層から露出している点である。例えば、接触端子１０の側面１０ａ、１０ｂ及び、第１の導電層２０の側面１０ａ、１０ｂは金メッキ層１４ではなく、銅箔１１、２１の各側面であり、銅からなる。そして、これら銅からなる上記の各側面１０ａ、１０ｂ、２０ａ、２０ｃは表面材料４０で覆われている。これ以外の構成は、第２実施形態は第１実施形態と同じである。
（製造方法）
　図１２及び図１３は、本発明の第２実施形態に係るＩＣモジュール３００の製造方法を工程順に示す断面図である。図１２（ａ）に示すように、銅メッキ層１２及び銅箔１１、２１を部分的にエッチングし、その後レジストを除去する工程までは、第１実施形態と同じである。
　次に、図１２（ｂ）に示すように、基材１の表面１ａの銅箔１１下から露出している領域にレジストパターン１０３を形成する。また、レジストパターン１０３の形成と前後して、基材１の裏面１ｂの銅箔２１下から露出している領域にレジストパターン１１３を形成する。レジストパターン１０３は、例えば、接触端子を形成する領域と、スルーホール３の上側開口端３ａとを露出し、それ以外の領域（例えば、スペース等）を覆う形状である。また、レジストパターン１１３は、第１の導電層を形成する領域と、スルーホール３の下側開口端３ｂとを露出し、それ以外の領域（例えば、ＩＣ取付領域）を覆う形状である。レジストパターン１０３、１１３の形成方法は、例えばレジスト材料の印刷（オフセット印刷、スクリーン印刷）、又は、レジスト材料の塗布と露光及び現像技術である。
　次に、例えば電気メッキにより、ニッケルメッキ層と、金メッキ層１４とを形成する。図１２（ｃ）に示すように、接触端子１０の側面１０ａ、１０ｂはレジスト１０３で覆われており、第１の導電層２０の側面２０ａ、２０ｂはレジスト１１３で覆われているため、これらの各側面１０ａ、１０ｂ、２０ａ、２０ｂにはニッケルメッキ層と、金メッキ層１４は形成されない。つまり、各側面１０ａ、１０ｂ、２０ａ、２０ｂは、銅からなる。次に、図１３（ａ）に示すように、基材１からレジスト１０３、１１３を除去する。
　そして、これ以降の工程は、第１実施形態と同じである。即ち、図１３（ｂ）に示すように、基材１の両面に絶縁性の表面材料４０をそれぞれ塗布する。これにより、図９に示したＩＣモジュール基板２５０が完成する。次に、図１３（ｃ）に示すように、ＩＣチップ５５の実装工程と、ワイヤーボンディング工程と、封止工程とを順次行う。以上の工程を経て、図１０に示したＩＣモジュール３００が完成する。
　第２実施形態における本発明との対応関係は、第１実施形態と同じである。
（第２実施形態の効果）
　本発明の第２実施形態は、第１実施形態の効果（１）、（３）～（６）と同様の効果を奏する。
　また、第２実施形態では、例えば銅からなる側面１０ａ、１０ｂを表面材料４０が覆っている。これにより、接触端子１０の側面１０ａ、１０ｂが使用環境に晒されることを防ぐことができ、各側面１０ａ、１０ｂに錆等が発生することを防ぐことができる。封止部材７０から露出している第１の導電層２０の側面２０ｂについても同様である。従って、接触端子１０等の耐腐食性を高めることができる。
（変形例）
　第２実施形態においても、第１実施形態で説明した変形例（１）～（３）を適用してよい。
＜第３実施形態＞
　上記の第３実施形態では、ＩＣモジュール基板の基材として、表面及び裏面にそれぞれ銅箔が設けられた両面銅箔基材を用いる場合について説明した。しかしながら、本発明の実施形態において、ＩＣモジュール基板の基材は両面銅箔基材に限定されるものではなく、例えば、表面又は裏面の一方にのみ銅箔が設けられた片面銅箔基材でもよい。第３実施形態では、このような場合について説明する。
（構成）
　図１４は、本発明の第３実施形態に係るＩＣモジュール基板４５０の構成例を示す断面図である。図１４に示すように、ＩＣモジュール基板４５０は、基材１と、接触端子２１０と、表面材料２４０とを有する。
　接触端子２１０は、基材１の表面１ａに設けられている。接触端子２１０は、例えば銅（Ｃｕ）箔等の導電材料に金等の貴金属メッキが施された構造を有する。一例を挙げると、接触端子２１０は、導電材料である銅箔１１と、銅箔１１の表面及び側面に形成された図示しないニッケル（Ｎｉ）メッキ層と、ニッケルメッキ層を介して銅箔１１の表面側に形成された金メッキ層１４とを有する。また、接触端子２１０は、その裏面であって、貫通穴であるボンディングホール２０３に面する領域に形成された金メッキ層２１４を有する。
　接触端子２１０が有する金メッキ層１４は、外部端子との接触面２１０ｃとなる貴金属メッキ層である。また、接触端子２１０が有する金メッキ層２１４は、ワイヤーの他端が接合される貴金属メッキ層である。なお、接触端子２１０が有する貴金属メッキ層は、金メッキ層に限定されるものではなく、例えば、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等の何れか一つからなるメッキ層でもよい。
　また、表面材料４０は、基材１の表面１ａのうち、接触端子１０が配置されている領域以外の領域を覆っている。一例を挙げると、表面材料４０は、基材１の表面１ａのうち、貴金属メッキ層を形成しない非形成領域を覆っており、接触端子２１０の側面２１０ａも覆っている。
　図１５は、本発明の第３実施形態に係るＩＣモジュール５００の構成例を示す断面図である。図１５に示すように、ＩＣモジュール５００は、ＩＣモジュール基板４５０と、ＩＣモジュール基板４５０のＩＣ取付領域に接着剤５１を介して取り付けられたＩＣチップ５５と、ＩＣチップ５５と接触端子２１０とを電気的に接合するワイヤー６０と、ＩＣチップ５５及びワイヤー６０を封止する封止部材７０と、を備える。
　図１６は、本発明の第３実施形態に係るＩＣカード５５０の構成例を示す断面図である。図１６に示すように、ＩＣカード５５０は、例えば接触式ＩＣカードであり、その券面８０ａに凹部８１を有するカード基材８０と、この凹部８１に埋設されたＩＣモジュール３００とを備える。この例では、ＩＣモジュール５００は、その裏面側（即ち、封止部材２７０を有する側）をカード基材８０に向けた状態で凹部８１に配置されており、ＩＣモジュール３００の外周部が接着剤８３を介して凹部８１の底面に接着、固定されている。
（製造方法）
　図１７～図１９は、本発明の第３実施形態に係るＩＣモジュール５００の製造方法を工程順に示す断面図である。図１７（ａ）に示すように、まず始めに、基材１を用意する。次に、図１７（ｂ）に示すように、基材１に貫通穴であるボンディングホール２０３を形成する。次に、図１７（ｃ）に示すように、基材１の表面１ａに銅箔１１を貼付する。銅箔１１の貼付は、例えば図示しない接着剤を用いて行う。
　次に、図１７（ｄ）に示すように、銅箔１１上にフォトレジスト３０１を塗布する。そして、露光及び現像技術により、フォトレジスト３０１をそれぞれパターニングして、図１８（ａ）に示すように、レジストパターン３０２を形成する。レジストパターン３０２は、例えば、接触端子を形成する領域（ボンディングホール２０３の上側開口端３ａを含む。）を覆い、それ以外の領域（例えば、非形成領域）を露出した形状である。
　次に、レジストパターン３０２をマスクに用いて銅箔１１をエッチングする。これにより、図１８（ｂ）に示すように、接触端子を形成する領域に銅箔１１を残し、それ以外の領域では銅箔１１を除去して基材１を露出させる。その後、図１８（ｃ）に示すように、銅箔１１上からレジストパターンを除去する。
　次に、図１９（ａ）に示すように、電気メッキにより、銅箔１１の表面と、銅箔１１の（ボンディングホール２０３を通して露出している）裏面と、銅箔１１の側面とに図示しないニッケルメッキ層と、金メッキ層１４、２１４とを形成する。これにより、接触端子２１０を形成する。次に、図１９（ｂ）に示すように、基材１の表面１ａに表面材料４０を形成する。表面材料４０の形成方法は、例えば印刷（オフセット印刷、スクリーン印刷）、又は蒸着等である。また、表面材料４０の上に保護材として透明層を形成してもよい。以上の工程を経て、図１４に示したＩＣモジュール基板４５０が完成する。
　次に、図１９（ｃ）に示すように、ＩＣモジュール基板４５０のＩＣ取付領域に、Ａｇペースト等の接着剤５１を用いてＩＣチップ５５を取り付ける（実装工程）。実装工程の後、ワイヤー６０の一端をＩＣチップ５５のパッド電極に接合し、ワイヤー６０の他端をボンディングホール２０３を通して金メッキ層２１４に接合して、ＩＣチップ５５と接触端子２１０とを電気的に接続する（ワイヤーボンディング工程）。ワイヤーボンディング工程の後、基材１の裏面１ｂ側に封止部材を形成して、ＩＣチップ５５とワイヤー６０を封止する（封止工程）。以上の工程を経て、図１５に示したＩＣモジュール５００が完成する。
　ＩＣカードの製造工程は、第１実施形態と同じである。即ち、ＩＣモジュール５００をカード基材８０の凹部８１に埋設する。この埋設は、例えばピックアップ装置等を用いて行う。以上の工程を経て、図１６に示したＩＣカード５５０が完成する。
　第３実施形態では、ワイヤー６０が本発明の導電部材に対応している。それ以外の対応関係は第１実施形態と同じである。
（第３実施形態の効果）
　第３実施形態は、第１実施形態の効果（１）～（３）と同様の効果を奏する。
＜第４実施形態＞
　上記の第３実施形態では、片面銅箔基材を用いる場合で、かつ、接触端子の側面が貴金属メッキ層からなる場合について説明した。しかしながら、本発明はこれに限定されるものではない。両面銅箔基材を用いる場合と同様、接触端子の側面は、例えば、接触端子のベース材料（例えば、銅）であってもよい。第４実施形態では、この点について説明する。
（構成）
　図２０は、本発明の第４実施形態に係るＩＣモジュール基板６５０の構成例を示す断面図である。図２１は、本発明の第４実施形態に係るＩＣモジュール７００の構成例を示す断面図である。図２２は、本発明の第４実施形態に係るＩＣカード７５０の構成例を示す断面図である。
　図２０～図２２に示すように、第４実施形態に係るＩＣモジュール基板６５０、ＩＣモジュール７００及びＩＣカード７５０において、第３実施形態に係るＩＣモジュール基板４５０、ＩＣモジュール５００及びＩＣカード５５０と異なる点は、接触端子２１０の側面２１０ａ、２１０ｂが貴金属メッキ層２１４から露出している点である。例えば、接触端子２１０の側面２１０ａ、２１０ｂは金メッキ層２１４ではなく、銅箔１１の側面であり、銅からなる。そして、これら銅からなる上記の側面２１０ａ、２１０ｂは表面材料４０で覆われている。これ以外の構成は、第４実施形態は第３実施形態と同じである。
（製造方法）
　図２３及び図２４は、本発明の第４実施形態に係るＩＣモジュール７００の製造方法を工程順に示す断面図である。図２３（ａ）に示すように、銅メッキ層１２及び銅箔１１、を部分的にエッチングし、その後レジストを除去する工程までは、第３実施形態と同じである。
　次に、図２３（ｂ）に示すように、基材１の表面１ａの銅箔１１下から露出している領域にレジストパターン３０３を形成する。レジストパターン３０３の形成方法は、例えばレジスト材料の印刷（オフセット印刷、スクリーン印刷）、又は、レジスト材料の塗布と露光及び現像技術である。
　次に、例えば電気メッキにより、ニッケルメッキ層と、金メッキ層１４とを形成する。図２３（ｃ）に示すように、接触端子２１０の側面２１０ａ、２１０ｂはレジストパターン３０３で覆われているため、各側面１０ａ、１０ｂにはニッケルメッキ層と、金メッキ層１４は形成されない。つまり、各側面１０ａ、１０ｂは、銅からなる。次に、図２４（ａ）に示すように、基材１からレジスト３０３を除去する。
　そして、これ以降の工程は、第３実施形態と同じである。即ち、図２４（ｂ）に示すように、基材１の両面に絶縁性の表面材料４０をそれぞれ塗布する。これにより、図２０に示したＩＣモジュール基板６５０が完成する。次に、図２４（ｃ）に示すように、ＩＣチップ５５の実装工程と、ワイヤーボンディング工程と、封止工程とを順次行う。以上の工程を経て、図２１に示したＩＣモジュール７００が完成する。
　第４実施形態における本発明との対応関係は、第３実施形態と同じである。
（第４実施形態の効果）
　本発明の第４実施形態は、第１実施形態の効果（１）、（３）と同様の効果を奏する。
　また、第４実施形態では、例えば銅からなる側面２１０ａ、２１０ｂを表面材料４０が覆っている。これにより、接触端子２１０の側面２１０ａ、２１０ｂが使用環境に晒されることを防ぐことができ、各側面２１０ａ、２１０ｂに錆等が発生することを防ぐことができる。従って、接触端子２１０等の耐腐食性を高めることができる。
＜その他＞
　上記の各実施形態では、ＩＣモジュール基板、ＩＣモジュール及びＩＣカードを接触式ＩＣカードに適用する場合について説明した。しかしながら、本発明の適用は接触式に限定されるものではなく、例えば、接触ＩＣチップと非接触ＩＣチップとを一枚のカードに搭載したハイブリッドカード、１つのＩＣチップが接触式及び非接触式の双方として機能するデュアルカード、デュアルカードにアンテナコイル等が設けられた電磁結合デュアルカードなど、ＩＣモジュール構造が適用されるモジュール構造全般に適用してもよい。このような場合であっても、各実施形態の効果を奏する。
　以上、本願が優先権を主張する、日本国特許出願２０１３－２１９３６１（２０１３年１０月２２日出願）の全内容は、参照により本開示の一部をなす。
　ここでは、限られた数の実施形態を参照しながら説明したが、権利範囲はそれらに限定されるものではなく、上記の開示に基づく各実施形態の改変は当業者にとって自明なことである。すなわち、本発明は、以上に記載した各実施形態に限定されうるものではない。当業者の知識に基づいて各実施形態に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明の範囲に含まれる。
１　基材
１ａ　表面
１ｂ　裏面
２　両面銅箔基材
３　スルーホール
３ａ　上側開口端
３ｂ　下側開口端
１０、２１０　接触端子
１０ａ、２０ａ、２０ｂ、２１０ａ　側面
１０ｃ、２１０ｃ　接触面
１１、２１　銅箔
１２　銅メッキ層
１４、２１４　金メッキ層
２０　第１の導電層
２０ａ、２０ｂ　側面
３０　第２の導電層
４０、２４０　表面材料
５０、２５０、４５０、６５０　モジュール基板
５１　接着剤
５５　ＩＣチップ
６０　ワイヤー
６１　接合部
７０、２７０　封止部材
８０　カード基材
８０ａ　券面
８１　凹部
８３　接着剤
１００、３００、５００、７００　ＩＣモジュール
１００ａ　外周の断面（側面）
１０１、３０１　フォトレジスト
１０２、１０３、１１２、１１３、３０２、３０３　レジストパターン
１５０、３５０、５５０、７５０　ＩＣカード
２０３　ボンディングホール

Claims (7)

  1. 　表面及び裏面に開口する貫通穴が設けられた基材と、
    　前記表面に設けられ、外部端子との接触面の少なくとも一部が貴金属メッキ層からなる接触端子と、
    　平面視で前記貫通穴と重ならない位置で前記裏面に取り付けられたＩＣチップと、
    　前記貫通穴を通して、前記ＩＣチップと前記接触端子とを接続する導電部材と、
    　前記表面を部分的に覆う絶縁性の表面材料とを備え、
    　前記表面のうち前記ＩＣチップと平面視で重なる領域の少なくとも一部を前記貴金属メッキ層を形成しない非形成領域とし、該非形成領域に前記表面材料を配置することを特徴とするＩＣモジュール。
  2. 　前記接触端子の側面は前記貴金属メッキ層からなることを特徴とする請求項１に記載のＩＣモジュール。
  3. 　前記表面材料は、前記接触端子の側面を覆っていることを特徴とする請求項１又は請求項２に記載のＩＣモジュール。
  4. 　前記表面材料の色は、前記貴金属メッキ層の色と異なることを特徴とする請求項１から請求項３の何れか一項に記載のＩＣモジュール。
  5. 　前記導電部材は、
    　前記基材の前記裏面に設けられた第１の導電層と、
    　前記貫通穴の内壁に設けられ、前記第１の導電層と前記接触端子とに接続する第２の導電層と、
    　一端が前記ＩＣチップに接続し、他端が前記第１の導電層に接続する導電路と、を有することを特徴とする請求項１から請求項４の何れか一項に記載のＩＣモジュール。
  6. 　一方の面に凹部を有するカード基材と、
    　前記凹部に埋設されたＩＣモジュールとを備え、
    　前記ＩＣモジュールは、
    　表面及び裏面に開口する貫通穴が設けられた基材と、
    　前記表面に設けられ、外部端子との接触面の少なくとも一部が貴金属メッキ層からなる接触端子と、
    　平面視で前記貫通穴と重ならない位置で前記裏面に取り付けられたＩＣチップと、
    　前記貫通穴を通して、前記ＩＣチップと前記接触端子とを接続する導電部材と、
    　前記表面を部分的に覆う絶縁性の表面材料とを備え、
    　前記表面のうち前記ＩＣチップと平面視で重なる領域の少なくとも一部を前記貴金属メッキ層を形成しない非形成領域とし、該非形成領域に前記表面材料を配置することを特徴とするＩＣカード。
  7. 　表面及び裏面に開口する貫通穴が設けられた基材と、
    　前記表面に設けられ、外部端子との接触面の少なくとも一部が貴金属メッキ層からなる接触端子と、
    　前記表面を部分的に覆う絶縁性の表面材料とを備え、
    　前記裏面のうち、平面視で前記貫通穴と重ならない領域に前記ＩＣチップを取り付けるＩＣ取付領域が設定され、
    　前記表面のうち、前記ＩＣ取付領域と平面視で重なる領域の少なくとも一部を前記貴金属メッキ層を形成しない非形成領域とし、該非形成領域に前記表面材料を配置することを特徴とするＩＣモジュール基板。
PCT/JP2014/005305 2013-10-22 2014-10-20 Ｉｃモジュール及びｉｃカード、ｉｃモジュール基板 WO2015059915A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/030,687 US9633297B2 (en) 2013-10-22 2014-10-20 IC module, IC card, and IC module substrate
EP14855890.1A EP3062266B1 (en) 2013-10-22 2014-10-20 Ic module, ic card, and ic module substrate
JP2015543712A JP6346192B2 (ja) 2013-10-22 2014-10-20 Ｉｃモジュール及びｉｃカード、ｉｃモジュール基板
CN201480058190.0A CN105684000B (zh) 2013-10-22 2014-10-20 Ic模块以及ic卡、ic模块基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013219361 2013-10-22
JP2013-219361 2013-10-22

Publications (1)

Publication Number Publication Date
WO2015059915A1 true WO2015059915A1 (ja) 2015-04-30

Family

ID=52992534

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/005305 WO2015059915A1 (ja) 2013-10-22 2014-10-20 Ｉｃモジュール及びｉｃカード、ｉｃモジュール基板

Country Status (5)

Country Link
US (1) US9633297B2 (ja)
EP (1) EP3062266B1 (ja)
JP (1) JP6346192B2 (ja)
CN (1) CN105684000B (ja)
WO (1) WO2015059915A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6372148B2 (ja) * 2014-04-23 2018-08-15 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151396A (ja) * 1985-12-26 1987-07-06 松下電器産業株式会社 Ｉｃカ−ド
JPS63212594A (ja) * 1986-11-20 1988-09-05 ゲーアーオー　ゲゼルシャフト　フィア　アウトマチオン　ウント　オルガニザチオン　エムベーハー 集積回路を有するデータキャリア及びその製造方法及びその製造装置
JP2000348154A (ja) 1999-06-02 2000-12-15 Toppan Printing Co Ltd デザインを施したカード用ｉｃモジュール及びそれを用いたｉｃカード
JP2002312746A (ja) 2001-04-11 2002-10-25 Toshiba Corp Ｉｃモジュール及びその製造方法、並びに該ｉｃモジュールを装着した携帯可能電子装置
JP2004538588A (ja) * 2001-08-10 2004-12-24 インフィネオン テクノロジーズ アクチェンゲゼルシャフト チップカードへの半導体チップのボンディング

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2765010B1 (fr) * 1997-06-20 1999-07-16 Inside Technologies Micromodule electronique, notamment pour carte a puce
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP2002312749A (ja) * 2001-04-16 2002-10-25 Nec Tokin Corp コンビ型ｉｃカードの製造方法
DE10311965A1 (de) * 2003-03-18 2004-10-14 Infineon Technologies Ag Flip-Chip Anordnung auf einem Substratträger
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
KR101193416B1 (ko) * 2008-05-09 2012-10-24 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 3차원 실장 반도체 장치 및 그의 제조 방법
US20110266671A1 (en) * 2010-05-03 2011-11-03 Samsung Electro-Mechanics Co., Ltd. Substrate for a semiconductor package and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151396A (ja) * 1985-12-26 1987-07-06 松下電器産業株式会社 Ｉｃカ−ド
JPS63212594A (ja) * 1986-11-20 1988-09-05 ゲーアーオー　ゲゼルシャフト　フィア　アウトマチオン　ウント　オルガニザチオン　エムベーハー 集積回路を有するデータキャリア及びその製造方法及びその製造装置
JP2000348154A (ja) 1999-06-02 2000-12-15 Toppan Printing Co Ltd デザインを施したカード用ｉｃモジュール及びそれを用いたｉｃカード
JP2002312746A (ja) 2001-04-11 2002-10-25 Toshiba Corp Ｉｃモジュール及びその製造方法、並びに該ｉｃモジュールを装着した携帯可能電子装置
JP2004538588A (ja) * 2001-08-10 2004-12-24 インフィネオン テクノロジーズ アクチェンゲゼルシャフト チップカードへの半導体チップのボンディング

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3062266A4

Also Published As

Publication number Publication date
EP3062266A1 (en) 2016-08-31
CN105684000B (zh) 2019-03-15
JP6346192B2 (ja) 2018-06-20
EP3062266A4 (en) 2017-07-19
US20160267371A1 (en) 2016-09-15
EP3062266B1 (en) 2020-10-14
CN105684000A (zh) 2016-06-15
JPWO2015059915A1 (ja) 2017-03-09
US9633297B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
JP2007004775A (ja) 半導体メモリカード
US9583459B2 (en) Method for producing a printed circuit, printed circuit obtained by this method and electronic module comprising such a printed circuit
US20170012142A1 (en) Printed circuit board assembly forming enhanced fingerprint module
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
KR20070101094A (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US8987060B2 (en) Method for making circuit board
JP2008078207A (ja) 半導体装置の製造方法
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP6346192B2 (ja) Ｉｃモジュール及びｉｃカード、ｉｃモジュール基板
JP4759041B2 (ja) 電子部品内蔵型多層基板
KR100610144B1 (ko) 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
JP4952266B2 (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
JP2565387B2 (ja) Ｉｃカード用プリント配線板とその製造方法
JP7474251B2 (ja) チップカード用電子モジュール
JP2015082185A (ja) Ｉｃモジュール及びｉｃカード
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
JP2008269648A (ja) 接触型非接触型共用ｉｃカード
JP2001203296A (ja) Ｉｃカード用ｉｃチップ実装基板
JP2007034786A (ja) 複合ｉｃカードおよびその製造方法
US20110260340A1 (en) Circuit board structure, packaging structure and method for making the same
JP2006344780A (ja) 半導体装置及びその製造方法
JP2022507119A (ja) チップカード用電子モジュール
CN101740424B (zh) 芯片封装结构的制程

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14855890

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015543712

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2014855890

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014855890

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15030687

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE