WO2015008532A1 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
WO2015008532A1
WO2015008532A1 PCT/JP2014/063101 JP2014063101W WO2015008532A1 WO 2015008532 A1 WO2015008532 A1 WO 2015008532A1 JP 2014063101 W JP2014063101 W JP 2014063101W WO 2015008532 A1 WO2015008532 A1 WO 2015008532A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
carbon concentration
high resistance
resistance layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/063101
Other languages
English (en)
French (fr)
Inventor
哲三 永久
吐田　真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015527206A priority Critical patent/JP6055918B2/ja
Priority to US14/787,443 priority patent/US9437726B2/en
Priority to CN201480030391.XA priority patent/CN105264651B/zh
Publication of WO2015008532A1 publication Critical patent/WO2015008532A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Definitions

  • a field effect transistor formed of a nitride semiconductor used for a power device or the like is desired to have high reliability, that is, a long life, particularly in an off state when a high voltage is applied.
  • an object of the present invention is to provide a field effect transistor having sufficiently high reliability.
  • the carbon concentration on the high resistance layer side of the buffer layer is 1.6 ⁇ 10 19 / cm 3 or more, The carbon concentration on the buffer layer side of the high resistance layer is 5.4 ⁇ 10 18 / cm 3 or more, The carbon concentration on the channel layer side of the high resistance layer is 1.9 ⁇ 10 19 / cm 3 or more.
  • FIG. 1 is a schematic cross-sectional view of a field effect transistor according to an embodiment of the present invention.
  • FIG. 2 is a graph relating to the carbon concentration on the high resistance layer side of the buffer layer.
  • FIG. 3 is a graph relating to the carbon concentration on the buffer layer side of the high resistance layer.
  • FIG. 4 is a graph relating to the carbon concentration on the channel layer side of the high resistance layer.
  • FIG. 5 is a graph showing the relationship between the leakage current and drain voltage of the transistor under Condition A.
  • FIG. 6 is a graph showing the relationship between the leakage current and drain voltage of the transistor under Condition B.
  • FIG. 7 is a graph showing the relationship between the leakage current and the drain voltage of the transistor under the condition C.
  • FIG. 1 is a schematic cross-sectional view of a field effect transistor according to an embodiment of the present invention.
  • FIG. 2 is a graph relating to the carbon concentration on the high resistance layer side of the buffer layer.
  • FIG. 3 is a graph relating
  • the percentage that was not used is regarded as the non-defective product rate.
  • the carbon concentration on the high resistance layer 3 side of the buffer layer 2 is set to 0.8 ⁇ 10 19 / cm 3 or more and 1.0 ⁇ 10 21 / cm 3 or less.
  • the carbon concentration on the channel layer 4 side of the high resistance layer 3 was set to be 1.4 ⁇ 10 19 / cm 3 or more and 1.0 ⁇ 10 21 / cm 3 or less.
  • the carbon concentration on the high resistance layer side of the buffer layer is 1.2 ⁇ 10 19 / cm 3 or more, and the high resistance layer
  • the carbon concentration on the buffer layer side is 4.4 ⁇ 10 18 / cm 3 or more and the carbon concentration on the channel layer side of the high resistance layer is 1.6 ⁇ 10 19 / cm 3 or more
  • the Isub inversion voltage By increasing the value, the reliability can be improved.
  • one or more Al x Ga 1-x N and one or more Al y Ga 1-y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x ⁇
  • a buffer layer having a multilayer laminated structure with y) may be used.
  • a buffer layer instead of the buffer layer 2, a buffer layer combining the composition gradient layer as described above and the multilayer stacked structure as described above may be used.
  • the gate length is 2 ⁇ m, but it may be shorter than 2 ⁇ m or longer than 2 ⁇ m as long as the leak does not increase excessively due to the short channel effect.
  • the gate length is desirably 0.5 ⁇ m or more.

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　電界効果トランジスタは、バッファ層(２)の高抵抗層(３)側の炭素濃度が、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、高抵抗層(３)のバッファ層(２)側の炭素濃度が、３．７×１０１８／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、高抵抗層(３)のチャネル層(４)側の炭素濃度が、１．４×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下である。

Description

電界効果トランジスタ
　本発明は電界効果トランジスタに関する。
　窒化物半導体は、高い破壊電圧を有し、かつ、高いキャリア移動度を有するという特徴を備えているので、パワーデバイスなどでの利用が期待されている。
　パワーデバイスなどに使用される窒化物半導体から形成された電界効果トランジスタは、特に高電圧印加時のオフ状態において、信頼性が高い、すなわち、長寿命となることが望まれている。
　従来、電界効果トランジスタとしては、特開２０１０－２４５５０４号公報(特許文献１)に開示されているように、ＧａＮ基板の炭素濃度を操作して基板耐圧を向上させた構造を備えるものがある。
特開２０１０－２４５５０４号公報
　しかしながら、上記従来の電界効果トランジスタでは、実際のトランジスタ動作において寿命改善に関して述べられていない。
　すなわち、上記従来の電界効果トランジスタには、寿命改善の余地があるため、信頼性を十分に高めることができていないという問題がある。
　そこで、本発明の課題は、信頼性が十分に高い電界効果トランジスタを提供することにある。
　上記課題を解決するため、本発明の電界効果トランジスタは、
　基板と、
　上記基板上に積層されたバッファ層と、
　上記バッファ層上に積層された高抵抗層と、
　上記高抵抗層上に積層されたチャネル層と、
　上記チャネル層上に積層され、バリア層となる窒化物半導体層と、
　上記窒化物半導体層上に互いに間隔をあけて配置されたソース電極およびドレイン電極と、
　上記ソース電極と上記ドレイン電極との間かつ上記窒化物半導体層上に形成され、上記窒化物半導体層に直接または絶縁膜を介して接続するゲート電極と
を備え、
　上記バッファ層の上記高抵抗層側の炭素濃度が、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、
　上記高抵抗層の上記バッファ層側の炭素濃度が、３．７×１０１８／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、
　上記高抵抗層の上記チャネル層側の炭素濃度が、１．４×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であることを特徴としている。
　ここで、上記窒化物半導体層は、ＡlxＩｎyＧａ１－x－yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
　また、上記バッファ層の高抵抗層側の炭素濃度とは、バッファ層において層厚方向の中央よりも高抵抗層側にある一部の炭素濃度を意味する。
　また、上記高抵抗層のバッファ層側の炭素濃度とは、高抵抗層において層厚方向の中央よりもバッファ層側にある一部の炭素濃度を意味する。
　また、上記高抵抗層のチャネル層側の炭素濃度とは、高抵抗層において層厚方向の中央よりもチャネル層側にある一部の炭素濃度を意味する。
　一実施形態の電界効果トランジスタでは、
　上記バッファ層の上記高抵抗層側の炭素濃度が１．２×１０１９／ｃｍ３以上であり、
　上記高抵抗層の上記バッファ層側の炭素濃度が４．４×１０１８／ｃｍ３以上であり、
　上記高抵抗層の上記チャネル層側の炭素濃度が１．６×１０１９／ｃｍ３以上である。
　一実施形態の電界効果トランジスタでは、
　上記バッファ層の上記高抵抗層側の炭素濃度が１．６×１０１９／ｃｍ３以上であり、
　上記高抵抗層の上記バッファ層側の炭素濃度が５．４×１０１８／ｃｍ３以上であり、
　上記高抵抗層の上記チャネル層側の炭素濃度が１．９×１０１９／ｃｍ３以上である。
　一実施形態の電界効果トランジスタでは、
　上記高抵抗層の炭素濃度が、上記バッファ層側から上記チャネル層側に近づくにしたがって増加する。
　本発明の電界効果トランジスタは、基板と、この基板上に積層されたバッファ層と、このバッファ層上に積層された高抵抗層と、この高抵抗層上に積層されたチャネル層と、このチャネル層上に積層され、バリア層となる窒化物半導体層とを備える。このバッファ層の高抵抗層側の炭素濃度が、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下である。また、上記高抵抗層のバッファ層側の炭素濃度が、３．７×１０１８／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下である。また、上記高抵抗層のチャネル層側の炭素濃度が、１．４×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下である。その結果、寿命を飛躍的に長くすることができる。したがって、信頼性を十分に高めることができる。
図１は本発明の一実施形態の電界効果トランジスタの模式断面図である。 図２はバッファ層の高抵抗層側の炭素濃度に関するグラフである。 図３は高抵抗層のバッファ層側の炭素濃度に関するグラフである。 図４は高抵抗層のチャネル層側の炭素濃度に関するグラフである。 図５は条件Ａのトランジスタのリーク電流とドレイン電圧との関係のグラフである。 図６は条件Ｂのトランジスタのリーク電流とドレイン電圧との関係のグラフである。 図７は条件Ｃのトランジスタのリーク電流とドレイン電圧との関係のグラフである。 図８は条件Ｄのトランジスタのリーク電流とドレイン電圧との関係のグラフである。 図９Ａは高抵抗層のバッファ層側の炭素濃度とＩｓｕｂ反転電圧との関係のグラフである。 図９Ｂは高抵抗層のチャネル層側の炭素濃度とＩｓｕｂ反転電圧との関係の示すグラフである。 図９Ｃはバッファ層の高抵抗層側の炭素濃度とＩｓｕｂ反転電圧との関係のグラフである。
　以下、本発明の電界効果トランジスタを図示の実施形態により詳細に説明する。
　図１は、本発明の一実施形態の電界効果トランジスタを層厚方向に垂直な面で切った模式断面図である。
　本発明の電界効果トランジスタは、シリコン基板である基板１と、この基板１上に積層されたバッファ層２と、このバッファ層２上に積層された高抵抗層３と、この高抵抗層３上に積層されたチャネル層４と、このチャネル層４上に積層されたバリア層５と、このバリア層５上に互いに間隔をあけて配置されたソース電極１１およびドレイン電極１２と、このソース電極１１とドレイン電極１２との間かつバリア層５上に形成されたゲート電極１３とを備えている。また、バリア層５とゲート電極１３との間には第１の絶縁膜２０が形成されている。また、第２の絶縁膜２１が、バリア層５の上面のうち、ソース電極１１およびドレイン電極１２で覆われていない領域の略全部を覆っている。なお、バリア層５は窒化物半導体層の一例である。
　上記バッファ層２は、複数のＡｌＮと複数のＡｌｘＧａ１－ｘＮ(０≦ｘ＜１）とで構成されている。より詳しくは、バッファ層２は、ＡｌＮとＡｌｘＧａ１－ｘＮとが交互に積層された超格子構造を有している。このＡｌｘＧａ１－ｘＮのＡｌ組成ｘは深さ方向に一定にしている。また、上記複数のＡｌＮと複数のＡｌｘＧａ１－ｘＮとを合わせた層厚、つまり、バッファ層２の層厚は、２．３μｍである。バッファ層２の主な目的は、バリア層５から基板１までの耐圧を確保することである。
　また、上記バッファ層２は、高抵抗層３側の炭素濃度が、０．８×１０１９／ｃｍ３以上、望ましくは、１．６×１０１９／ｃｍ３以上となるように、かつ、１．０×１０２１／ｃｍ３以下となるように形成されている。なお、バッファ層２は、高抵抗層３側の炭素濃度が１．０×１０２１／ｃｍ３を超えると、結晶性が悪化し、耐圧低下またはリークの増加等の副作用が生じ始める。
　上記高抵抗層３は、炭素濃度が高いＧａＮ層であり、層厚が８４０ｎｍである。この高抵抗層３の主な目的は、ソース―ドレイン間のチャネル層４より下を経由してのリークを低減させることである。このため、高抵抗層３の電気抵抗はチャネル層４の電気抵抗よりも高くしている。
　また、上記高抵抗層３は、炭素濃度が、深さ方向の全域にわたり、３．７×１０１８／ｃｍ３以上、望ましくは、５．４×１０１８／ｃｍ３以上の炭素濃度であり、かつ、１．０×１０２１／ｃｍ３以下の炭素濃度を有している。
　また、上記高抵抗層３のチャネル層４側の炭素濃度は、１．４×１０１９／ｃｍ３以上、望ましくは１．９×１０１９／ｃｍ３以上であり、かつ、１．０×１０２１／ｃｍ３以下である。なお、高抵抗層３のチャネル層４側の炭素濃度が１．０×１０２１／ｃｍ３を超えると、結晶性が悪化し、耐圧低下またはリークの増加等の副作用が生じ始める。
　また、上記高抵抗層３の深さ方向の炭素濃度は、バッファ層２側からチャネル層４側に近づくにしたがって増加する。これにより、超格子バッファ層とＧａＮ層の間の格子不整合によって生じるキャリアの補償に効果を有し、信頼性の向上につながる。
　上記チャネル層４は、炭素濃度が小さいＧａＮであり、層厚が８００ｎｍである。チャネル層４の炭素濃度は、可能な限り低いほど良く、１×１０１７／ｃｍ３以下が望ましい。チャネル層４の炭素濃度が高い場合、電界効果トランジスタ構造において、高電圧動作時のオン抵抗が、低電圧動作時のオン抵抗よりも高くなってしまうコラプス現象が生じやすくなってしまう。
　上記バリア層５は、Ａｌ混晶比１７％程度のＡｌＧａＮであり、層厚が３４ｎｍである。このバリア層５とチャネル層４とがヘテロ接合を形成している。また、バリア層５とチャネル層４との界面近傍の部分であって、チャネル層４のバリア５側の部分には、２ＤＥＧ(二次元電子ガス)が形成されている。電界効果トランジスタがオン状態のときは、２ＤＥＧを伝って電子が流れる。一方、電界効果トランジスタがオフ状態のときは、ゲート電極１３下に空乏層が生じ、電子が流れない。
　上記ソース電極１１およびドレイン電極１２は、チャネル層４の２ＤＥＧとオーミック接続されている。より詳しくは、チャネル層４の上面に、リセスと呼ばれる溝４ａ，４ｂを形成し、この溝４ａ，４ｂをソース電極１１，ドレイン電極１２の一部で埋めている。これにより、ソース電極１１，ドレイン電極１２が２ＤＥＧに水平方向からコンタクトする。
　上記ゲート電極１３下には第１の絶縁膜２０が形成されている。すなわち、ゲート電極１３は、バリア層５上に第１の絶縁膜２０を介して形成されている。
　また、本実施形態では、ゲート電極１３とドレイン電極１２との間の距離は１５μｍ、ゲート電極１３とソース電極１１との間の距離は２μｍ、ゲート長は２μｍ、ゲート幅は約１６０ｍｍとしている。ここで、上記ゲート長は図１の紙面の左右方向におけるゲート電極１３の長さに対応する。また、上記ゲート幅は図１の紙面に対して垂直な方向におけるゲート電極１３の長さに対応する。
　上記第１の絶縁膜２０は、ＳｉリッチのＳｉＮである。この第１の絶縁膜２０は、ゲート電極１３のソース電極１１側の側方にも、ゲート電極１３のドレイン電極１２側の側方にも形成されている。また、第１の絶縁膜２０の一部は第２の絶縁膜２１上にも形成されている。
　上記第２の絶縁膜２１は、ストイキオメトリのＳｉＮである。この第２の絶縁膜２１は、ソース電極１１、ドレイン電極１２および第１の絶縁膜２０が形成されている領域以外の領域に形成されて、バリア層５の上面の大部分を覆っている。
　以下、図２～図４を用いて、上記電界効果トランジスタの加速試験による良否判定について述べる。
　上記電界効果トランジスタに対して、初期不良を除いた後、ソース電圧０Ｖ、基板裏面電圧０Ｖ、ゲート電圧Ｖｇ＝－１０Ｖのオフ状態において、ドレイン電圧６５０Ｖを加速条件２００℃において５分間印加し、破壊されなかった割合を良品率としている。
　図２は、上記バッファ層２の高抵抗層３側の炭素濃度と、良品率との関係を示すグラフである。なお、図２の横軸目盛１Ｅ＋１８、１Ｅ＋１９、１Ｅ＋２０は、１０１８、１０１９、１０２０を表す。また、図２において、０．８×１０＾１９は、０．８×１０１９を表し、左側の太直線と横軸との交点の炭素濃度に対応する。また、図２において、１．６×１０＾１９は、１．６×１０１９を表し、右側の太直線と横軸との交点の炭素濃度に対応する。
　図２から分かるように、バッファ層２の高抵抗層３側の炭素濃度が０．８×１０１９／ｃｍ３以上となるところから良品率は劇的に良くなり始め、１．６×１０１９／ｃｍ３以上において良品率９０％以上となり、その以上は安定して高い良品率となることが実験的に確かめられた。
　なお、図２の加速試験時、高抵抗層３のバッファ層２側の炭素濃度が、３．７×１０１８／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、高抵抗層３のチャネル層４側の炭素濃度が、１．４×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下になっている。このような高抵抗層３において、炭素濃度は、チャネル層４側の表面が最も大きくなっている。また、高抵抗層３において、バッファ層２側からチャネル層４側に近づくにつれて炭素濃度が徐々に高くなる。
　図３は、上記高抵抗層３のバッファ層２側の炭素濃度と、良品率との関係を示すグラフである。なお、図３の横軸目盛１Ｅ＋１８、１Ｅ＋１９、１Ｅ＋２０は、１０１８、１０１９、１０２０を表す。また、図３において、３．７×１０＾１８は、３．７×１０１８を表し、左側の太直線と横軸との交点の炭素濃度に対応する。また、図３において、５．４×１０＾１８は、５．４×１０１８を表し、右側の太直線と横軸との交点の炭素濃度に対応する。
　図３から分かるように、高抵抗層３のバッファ層２側の炭素濃度が３．７×１０１８／ｃｍ３以上となるところから良品率は劇的に良くなり始め、５．４×１０１８／ｃｍ３以上において良品率９０％以上となり、それ以上は安定して高い良品率となることが実験的に確かめられた。
　また、図３の加速試験時、バッファ層２の高抵抗層３側の炭素濃度は、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下になるようにすると共に、高抵抗層３のチャネル層４側の炭素濃度は、１．４×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下となるようにした。
　図４は、上記高抵抗層３のチャネル層４側の炭素濃度と、良品率との関係を示すグラフである。なお、図４の横軸目盛１Ｅ＋１８、１Ｅ＋１９、１Ｅ＋２０は、１０１８、１０１９、１０２０を表す。また、図４において、１．４×１０＾１９は１．４×１０１９を表し、左側の太直線と横軸との交点の炭素濃度に対応する。また、図４において、１．９×１０＾１９は、１．９×１０１９を表し、右側の太直線と横軸との交点の炭素濃度に対応する。
　図４から分かるように、高抵抗層３のチャネル層４側の炭素濃度が１．４×１０１９／ｃｍ３以上となるところから良品率は劇的に良くなり始め、１．９×１０１９／ｃｍ３以上において良品率９０％以上となり、それ以上は安定して高い良品率となることが実験的に確かめられた。
　また、図４の加速試験時、バッファ層２の高抵抗層３側の炭素濃度は、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下となるようにすると共に、高抵抗層３のバッファ層２側の炭素濃度は、３．７×１０１８／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下となるようにした。
　このように、上記バッファ層２の高抵抗層３側の炭素濃度が、０．８×１０１９／ｃｍ３未満または１．０×１０２１／ｃｍ３を超えるときに比べて、バッファ層２の高抵抗層３側の炭素濃度を、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下にすることにより、寿命を飛躍的に長くすることができる。したがって、信頼性を十分に高めることができる。
　なお、以上の結果は、図２、図３、図４の横軸に記載の炭素濃度だけでなく、この炭素濃度の部位以外の炭素濃度も変化させて得たものである。
　以上の結果を纏めると、バッファ層２の高抵抗層３側の炭素濃度が、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、高抵抗層３のバッファ層２側の炭素濃度が、３．７×１０１８／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、高抵抗層３のチャネル層４側の炭素濃度が、１．４×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下である場合は、信頼性が劇的に良くなる。
　さらに、上記バッファ層２の高抵抗層３側の炭素濃度が１．６×１０１９／ｃｍ３以上であり、高抵抗層３のバッファ層２側の炭素濃度が５．４×１０１８／ｃｍ３以上であり、高抵抗層３のチャネル層４側の炭素濃度が１．９×１０１９／ｃｍ３以上である場合は、非常に安定した高い信頼性を有する。
　すなわち、図２～図４の炭素濃度を変化させることにより、信頼性を向上させることができる。
　発明者らは、トランジスタ構造において、ドレイン電極から基板裏面へ向かう方向にリーク電流が発生することが、信頼性低下につながっていることを見出した。
　図５～図８は、１５０℃の環境下において測定したトランジスタのリーク電流と、ドレイン電圧との関係を示すグラフである。なお、上記トランジスタは、図１の電界効果トランジスタと同形状の電界効果トランジスタである。
　図５～図８のリーク電流は、ゲート電圧を－１０Ｖ、ソース電圧および基板裏面電圧を０Ｖにして測定している。また、図５～図８では、ドレイン電極に流れるリーク電流をＩｄ、ゲート電極に流れるリーク電流をＩｇ、基板裏面に流れるリーク電流をＩｓｕｂと示している。
　また、図５～図８において、縦軸を対数でとっているため、上記リーク電流は絶対値としてある。例えば図５では、ドレイン電圧が０Ｖ～３８０Ｖのとき、Ｉｓｕｂは基板裏面からドレイン電極へ向かう方向に流れるが、ドレイン電圧が３８０Ｖになったとき、Ｉｓｕｂの向きが切り替わり、ドレイン電圧が３８０Ｖ以降、Ｉｓｕｂはドレイン電極から基板裏面へ向かう方向に流れている。このＩｓｕｂが流れる方向が反転するドレイン電圧(Ｉｓｕｂ反転電圧)は、図６では４６０Ｖ、図７では７６０Ｖ、図８では８５０Ｖである。
　また、図５～図８の条件Ａ～Ｄは下表のようになっている。
Figure JPOXMLDOC01-appb-I000001
　図９Ａ～図９Ｃは、炭素濃度とＩｓｕｂ反転電圧との関係を示すグラフである。なお、図９Ａ～図９ＣのＩｓｕｂ反転電圧の測定は、横軸の炭素濃度以外の炭素濃度も変化させて行った。
　図９Ａ～図９Ｃより、高抵抗層のバッファ層側の炭素濃度、高抵抗層のチャネル層側の炭素濃度、バッファ層の高抵抗層側の炭素濃度は、それぞれ、独立して他を固定したものでないものの、横軸のいずれの炭素濃度領域においても炭素濃度が高いほど、Ｉｓｕｂ反転電圧が高くなる傾向をもつことが分かる。
　上記Ｉｓｕｂが流れる方向が反転するということは、高抵抗層とバッファ層が持っていると考えられるある電位障壁を乗り越えることで生じると考えられる。この電位障壁が炭素濃度の増加によって大きくなる。この原因としては、炭素ドーピングの増加に伴う高抵抗化、または、炭素ドーピングの増加に伴う破壊電界強度の増加が考えられるが、炭素濃度の増加による電位障壁の増大のメカニズムは、明らかでは無い。
　しかしながら、図９Ａ～図９Ｃのように、炭素濃度の増加によってＩｓｕｂ反転電圧が増加することで、基板裏面からドレイン電極へ向かう方向に流れるＩｓｕｂが抑えられ、その結果、信頼性が向上することが一連の結果から明らかになった。
　以上から、図９Ａ～図９ＣのＩｓｕｂ反転電圧と各層の炭素濃度との関係から、バッファ層の高抵抗層側の炭素濃度が１．２×１０１９／ｃｍ３以上であり、高抵抗層のバッファ層側の炭素濃度が４．４×１０１８／ｃｍ３以上であり、高抵抗層のチャネル層側の炭素濃度が、１．６×１０１９／ｃｍ３以上であるときに、Ｉｓｕｂ反転電圧が高くなることで、信頼性を高めることができる。
　上記実施形態では、基板１は、シリコン基板であったが、シリコン基板でなくても、窒化物半導体を積層可能な基板であればよい。例えばサファイア基板、ＧａＮ基板、ＳｉＣ基板、ＡｌＮ基板などを本実施形態で用いてもよい。
　上記実施形態では、バッファ層２は、ＡｌＮとＡｌｘＧａ１－ｘＮとで構成していたが、ＡｌＮおよびＡｌｘＧａ１－ｘＮでなくても、窒化物半導体に求められる耐圧を満たす材料であれば、この材料で構成してもよい。
　上記実施形態では、バッファ層２中のＡｌｘＧａ１－ｘＮのＡｌ組成ｘは、深さ方向に一定にしていたが、深さ方向に徐々に変化するようにしてもよい。すなわち、上記実施形態において、ＡｌｘＧａ１－ｘＮを有すると共に、ＡｌｘＧａ１－ｘＮのＡｌ組成ｘが深さ方向に徐々に変化する組成傾斜層をバッファ層の一例として用いてもよい。
　上記実施形態において、バッファ層２の換わりに、単数または複数のＡｌｘＧａ１－ｘＮと単数または複数のＡｌｙＧａ１－ｙＮ（０≦ｘ＜１、０≦ｙ＜１、ｘ≠ｙ）との多層積層構造を有するバッファ層を用いてもよい。
　上記実施形態において、バッファ層２の換わりに、上述したような組成傾斜層と、上述したような多層積層構造とを組み合わせたバッファ層を用いてもよい。
　上記実施形態において、バッファ層２と基板１との間に結晶成長のための下地層を設けてもよい。この下地層の一例としては、ＡｌＮ、ＧａＮなどがある。
　上記実施形態では、第２の絶縁膜２１が、バリア層５の上面のうち、ソース電極およびドレイン電極で覆われていない領域の略全部を覆っていたが、その領域の一部または全部を覆うようにしてもよい。
　上記実施形態において、寿命を延ばす観点上、高抵抗層３のバッファ層２側の炭素濃度を、高抵抗層３の深さ方向の全域にわたり、３．７×１０１８／ｃｍ３以上、望ましくは、５．４×１０１８／ｃｍ３以上、かつ、１．０×１０２１／ｃｍ３以下とするのがよい。
　上記実施形態では、ソース電極１１，ドレイン電極１２は、溝４ａ，４ｂに、一部が埋め込まれていたが、溝４ａ，４ｂに、全部が埋め込まれないようにしてもよい。
　上記実施形態では、バリア層５のＡｌ混晶比は、１７％程度であったが、バリア層５とチャネル層４との界面のチャネル層４側に２ＤＥＧ(二次元電子ガス)が発生するのであれば、１７％程度にしなくてもよい。
　上記実施形態において、バリア層５とチャネル層４との間に、２ＤＥＧ中の移動度向上のためのスペーサ層の一例としてＡｌＮを形成してもよい。
　上記実施形態において、バリア層５上にキャップ層の一例としてＧａＮを形成してもよい。キャップ層は、バリア層５のＡｌＧａＮ中のＡｌの酸化を防いだり、不純物の取り込みを防いだり、ＡｌＧａＮからなるバリア層５をＧａＮで挟み込むことによって格子定数の違いによるバリア層のひずみを防いだりすることができる。
　上記実施形態では、ソース電極１１，ドレイン電極１２は、リセスを用いて２ＤＥＧにオーミック接続されていたが、２ＤＥＧにオーミック接続されるのであれば、リセスを用いなくてもよい。上記リセスを用いない場合、例えば、ソース電極１１，ドレイン電極１２下のチャネル層４にイオン注入を行うことにより、ソース電極１１，ドレイン電極１２が２ＤＥＧと導通するようにしてもよい。あるいは、高温アニールを行って、ソース電極１１，ドレイン電極１２下のチャネル層４に、ソース電極１１，ドレイン電極１２の金属を浸透させることにより、ソース電極１１，ドレイン電極１２が２ＤＥＧと導通するようにしてもよい。
　上記実施形態では、ゲート電極１３は、バリア層５上に第１の絶縁膜２０を介して形成されているが、バリア層５上に直接形成されてもよい。すなわち、ゲート電極１３は、電界効果トランジスタをオン、オフできるのであれば、窒化物半導体表面に直接形成してもよい。
　上記実施形態では、第１の絶縁膜２０は、ＳｉリッチのＳｉＮからなっていたが、ＳｉリッチのＳｉＮでなくても、ゲート電極１３と窒化物半導体とのリークを低減できる材料であれば、この材料からなってもよい。
　上記実施形態では、第２の絶縁膜２１は、ストイキオメトリのＳｉＮからなっていたが、ゲート電極１３とソース電極１１との間、ゲート電極１３とドレイン電極１２との間、および、ソース電極１１とドレイン電極１２との間を絶縁できるものであれば、ＳｉＮ以外の材料(例えばＳｉＯ２)からなってもよい。
　上記実施形態では、第２の絶縁膜２１は、バリア層５上に形成されたストイキオメトリのＳｉＮからなっていたが、バリア層５上に形成されたＳｉリッチのＳｉＮと、このＳｉＮ上にＳｉＮ以外の材料で形成された絶縁膜とからなってもよい。すなわち、単層構造の第２の絶縁膜２１の換わりに、複層構造の第２の絶縁膜を用いてもよい。
　上記実施形態では、ゲート電極１３とドレイン電極１２との間の距離は、１５μｍとしていたが、ゲート－ドレイン間の耐圧を保てる範囲であり、また、リークが極端に増えなければ、１５μｍよりも短くしてもよいし、あるいは、１５μｍよりも長くしてもよい。このように、ゲート電極１３とドレイン電極１２との間の距離を１５μｍ以外にする場合、その距離は例えば５μｍ以上にするのが望ましい。
　上記実施形態では、ゲート電極１３とソース電極１１との間の距離は、２μｍとしていたが、ゲート－ソース間の耐圧を保てる範囲であり、また、リークが極端に増えなければ、２μｍよりも短くしてもよいし、あるいは、２μｍよりも長くしてもよい。このように、ゲート電極１３とドレイン電極１２との間の距離を２μｍ以外にする場合、その距離は例えば０．１μｍ以上にするのが望ましい。
　上記実施形態では、ゲート長は、２μｍとしていたが、短チャネル効果によりリークが極端に増えない範囲であれば、２μｍよりも短くしてもよいし、あるいは、２μｍよりも長くしてもよい。このように、上記ゲート長を２μｍ以外にする場合、そのゲート長は０．５μｍ以上にするのが望ましい。
　上記実施形態では、ゲート幅は約１６０ｍｍとしていたが、この約１６０ｍｍは所望のオン抵抗を得るために設定していたものである。したがって、上記ゲート幅は、１６０ｍｍよりも長くしてもよいし、あるいは、１６０ｍｍよりも短くしてもよい。すなわち、上記ゲート幅は任意である。
　本発明の具体的な実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々変更して実施することができる。例えば、上述の変形例を適宜組み合わせたものを本発明の一実施形態にしてもよい。
　すなわち、本発明および実施形態を纏めると、次のようになる。
　本発明の電界効果トランジスタは、
　基板１と、
　上記基板１上に積層されたバッファ層２と、
　上記バッファ層２上に積層された高抵抗層３と、
　上記高抵抗層３上に積層されたチャネル層４と、
　上記チャネル層４上に積層され、バリア層となる窒化物半導体層５と、
　上記窒化物半導体層５上に互いに間隔をあけて配置されたソース電極１１およびドレイン電極１２と、
　上記ソース電極１１と上記ドレイン電極１２との間かつ上記窒化物半導体層５上に形成され、上記窒化物半導体層５に直接または絶縁膜２０を介して接続するゲート電極１３と
を備え、
　上記バッファ層２の上記高抵抗層３側の炭素濃度が、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、
　上記高抵抗層３の上記バッファ層２側の炭素濃度が、３．７×１０１８／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、
　上記高抵抗層３の上記チャネル層４側の炭素濃度が、１．４×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であることを特徴としている。
　ここで、上記窒化物半導体層５は、ＡlxＩｎyＧａ１－x－yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
　上記構成により、寿命を飛躍的に長くすることができる。したがって、信頼性を十分に高めることができる。
　一実施形態の電界効果トランジスタでは、
　上記バッファ層２の上記高抵抗層３側の炭素濃度が１．２×１０１９／ｃｍ３以上であり、
　上記高抵抗層３の上記バッファ層２側の炭素濃度が４．４×１０１８／ｃｍ３以上であり、
　上記高抵抗層３の上記チャネル層４側の炭素濃度が１．６×１０１９／ｃｍ３以上である。
　上記構成により、Ｉｓｕｂ反転電圧を高くすることができるので、寿命をさらに延ばすことができ、高い信頼性を得ることができる。
　一実施形態の電界効果トランジスタでは、
　上記バッファ層２の上記高抵抗層３側の炭素濃度が１．６×１０１９／ｃｍ３以上であり、
　上記高抵抗層３の上記バッファ層２側の炭素濃度が５．４×１０１８／ｃｍ３以上であり、
　上記高抵抗層３の上記チャネル層４側の炭素濃度が１．９×１０１９／ｃｍ３以上である。
　上記構成により、寿命を確実に大きく延ばすことができる。
　一実施形態の電界効果トランジスタでは、
　上記高抵抗層３の炭素濃度が、上記バッファ層２側から上記チャネル層４側に近づくにしたがって増加する。
　上記実施形態によれば、上記高抵抗層３の炭素濃度を、バッファ層２側から上記チャネル層４側に近づくにしたがって増加させることにより、超格子バッファ層２とＧａＮ層の間の格子不整合によって生じるキャリアの補償効果が得られる。したがって、信頼性を向上させることができる。
　１　基板
　２　バッファ層
　３　高抵抗層
　４　チャネル層
　５　バリア層
　１１　ソース電極
　１２　ドレイン電極
　１３　ゲート電極
　２０　第１の絶縁膜
　２１　第２の絶縁膜

Claims (4)

  1. 　基板(１)と、
    　上記基板(１)上に積層されたバッファ層(２)と、
    　上記バッファ層(２)上に積層された高抵抗層(３)と、
    　上記高抵抗層(３)上に積層されたチャネル層(４)と、
    　上記チャネル層(４)上に積層され、バリア層となる窒化物半導体層(５)と、
    　上記窒化物半導体層(５)上に互いに間隔をあけて配置されたソース電極(１１)およびドレイン電極(１２)と、
    　上記ソース電極(１１)と上記ドレイン電極(１２)との間かつ上記窒化物半導体層(５)上に形成され、上記窒化物半導体層(５)に直接または絶縁膜(２０)を介して接続するゲート電極と
    を備え、
    　上記バッファ層(２)の上記高抵抗層(３)側の炭素濃度が、０．８×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、
    　上記高抵抗層(３)の上記バッファ層(２)側の炭素濃度が、３．７×１０１８／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であり、
    　上記高抵抗層(３)の上記チャネル層(４)側の炭素濃度が、１．４×１０１９／ｃｍ３以上かつ１．０×１０２１／ｃｍ３以下であることを特徴とする電界効果トランジスタ。
  2. 　請求項１に記載の電界効果トランジスタにおいて、
    　上記バッファ層(２)の上記高抵抗層(３)側の炭素濃度が１．２×１０１９／ｃｍ３以上であり、
    　上記高抵抗層(３)の上記バッファ層(２)側の炭素濃度が４．４×１０１８／ｃｍ３以上であり、
    　上記高抵抗層(３)の上記チャネル層(４)側の炭素濃度が１．６×１０１９／ｃｍ３以上であることを特徴とする電界効果トランジスタ。
  3. 　請求項１または２に記載の電界効果トランジスタにおいて、
    　上記バッファ層(２)の上記高抵抗層(３)側の炭素濃度が１．６×１０１９／ｃｍ３以上であり、
    　上記高抵抗層(３)の上記バッファ層(２)側の炭素濃度が５．４×１０１８／ｃｍ３以上であり、
    　上記高抵抗層(３)の上記チャネル層(４)側の炭素濃度が１．９×１０１９／ｃｍ３以上であることを特徴とする電界効果トランジスタ。
  4. 　請求項１から３までのいずれか一項に記載の電界効果トランジスタにおいて、
    　上記高抵抗層(３)の炭素濃度が、上記バッファ層(２)側から上記チャネル層(４)側に近づくにしたがって増加することを特徴とする電界効果トランジスタ。
PCT/JP2014/063101 2013-07-19 2014-05-16 電界効果トランジスタ Ceased WO2015008532A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015527206A JP6055918B2 (ja) 2013-07-19 2014-05-16 電界効果トランジスタ
US14/787,443 US9437726B2 (en) 2013-07-19 2014-05-16 Field effect transistor
CN201480030391.XA CN105264651B (zh) 2013-07-19 2014-05-16 场效应晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-150544 2013-07-19
JP2013150544 2013-07-19

Publications (1)

Publication Number Publication Date
WO2015008532A1 true WO2015008532A1 (ja) 2015-01-22

Family

ID=52346007

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/063101 Ceased WO2015008532A1 (ja) 2013-07-19 2014-05-16 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US9437726B2 (ja)
JP (1) JP6055918B2 (ja)
CN (1) CN105264651B (ja)
WO (1) WO2015008532A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170776A (ja) * 2014-03-07 2015-09-28 シャープ株式会社 窒化物半導体積層体および電界効果トランジスタ
CN105957889A (zh) * 2015-03-09 2016-09-21 株式会社东芝 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6261437B2 (ja) * 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
JP6249868B2 (ja) * 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
US10586701B2 (en) * 2016-02-26 2020-03-10 Sanken Electric Co., Ltd. Semiconductor base having a composition graded buffer layer stack
DE102016223622A1 (de) * 2016-11-29 2018-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP7117732B2 (ja) * 2018-07-11 2022-08-15 国立大学法人大阪大学 Ｉｉｉ族窒化物基板およびｉｉｉ族窒化物結晶の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033679A (ja) * 2010-07-30 2012-02-16 Panasonic Corp 電界効果トランジスタ
JP2013021106A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
JP2013070053A (ja) * 2011-09-21 2013-04-18 Internatl Rectifier Corp 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造
JP2013080776A (ja) * 2011-10-03 2013-05-02 Covalent Materials Corp 窒化物半導体基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1685090A (zh) * 2002-09-20 2005-10-19 三菱化学株式会社 Ⅲ－v化合物半导体晶体
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2010258441A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ
US8772832B2 (en) * 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033679A (ja) * 2010-07-30 2012-02-16 Panasonic Corp 電界効果トランジスタ
JP2013021106A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
JP2013070053A (ja) * 2011-09-21 2013-04-18 Internatl Rectifier Corp 不純物濃度を選択的に減少させたｉｉｉ−ｖ族デバイス構造
JP2013080776A (ja) * 2011-10-03 2013-05-02 Covalent Materials Corp 窒化物半導体基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170776A (ja) * 2014-03-07 2015-09-28 シャープ株式会社 窒化物半導体積層体および電界効果トランジスタ
CN105957889A (zh) * 2015-03-09 2016-09-21 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
US9437726B2 (en) 2016-09-06
US20160118488A1 (en) 2016-04-28
CN105264651B (zh) 2017-10-03
JP6055918B2 (ja) 2016-12-27
JPWO2015008532A1 (ja) 2017-03-02
CN105264651A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
JP5654512B2 (ja) 窒化物半導体装置
JP6055918B2 (ja) 電界効果トランジスタ
US9093366B2 (en) N-polar III-nitride transistors
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP6214978B2 (ja) 半導体装置
JP6113135B2 (ja) 半導体フィールドプレートを含むｉｉｉ−ｖ族トランジスタ
US12068410B2 (en) Semiconductor power device
TW201633538A (zh) 半導體裝置
JP2018041932A (ja) 半導体装置
WO2020217735A1 (ja) 窒化物半導体装置
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
JP6701767B2 (ja) 半導体装置
CN106206708A (zh) 半导体装置
JP5667136B2 (ja) 窒化物系化合物半導体素子およびその製造方法
WO2019131546A1 (ja) 窒化物半導体装置
CN106206707B (zh) 半导体装置
JP6139494B2 (ja) 窒化物半導体装置
US9054171B2 (en) HEMT semiconductor device
JP2015170776A (ja) 窒化物半導体積層体および電界効果トランジスタ
JP2013243196A (ja) ダイオードの設計方法、ダイオード、及び、ダイオードの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480030391.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14826930

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015527206

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14787443

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14826930

Country of ref document: EP

Kind code of ref document: A1