WO2014203501A1 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
WO2014203501A1
WO2014203501A1 PCT/JP2014/003129 JP2014003129W WO2014203501A1 WO 2014203501 A1 WO2014203501 A1 WO 2014203501A1 JP 2014003129 W JP2014003129 W JP 2014003129W WO 2014203501 A1 WO2014203501 A1 WO 2014203501A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
power supply
control unit
unit
microcomputer
Prior art date
Application number
PCT/JP2014/003129
Other languages
English (en)
French (fr)
Inventor
英二 杉立
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2014203501A1 publication Critical patent/WO2014203501A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy

Definitions

  • the present disclosure relates to an electronic control device including a control unit and a power supply unit that supplies power to the control unit.
  • the automotive electronic control device is configured to include a power supply IC and a microcomputer (control unit).
  • the power supply IC includes a regulator (power supply unit) that generates a voltage for operating the control unit, a reset signal generation circuit that generates a reset signal to the control unit, a watchdog timer that prevents a program running on the control unit from running away It is configured with.
  • the control unit outputs a WDT signal for clearing the watchdog timer and a PC signal.
  • the reset signal generation circuit of the power supply IC outputs a reset signal to the control unit when the program running in the control unit runs out of control and the WDT signal is not supplied from the control unit and the watchdog timer timer overflows To do.
  • control unit performs a shutdown process after the ignition switch is turned off at the end of the driving of the automobile.
  • the control unit transmits a command for resetting the latch to the power supply IC by SPI communication.
  • control unit sets the PC signal to Low to stop the operation of the power supply unit of the power supply IC. This shuts down the automotive electronic control unit.
  • WDT is an abbreviation for watchdog timer.
  • PC is an abbreviation for Power Control.
  • SPI is an abbreviation for Serial Peripheral Interface.
  • the electronic control device for an automobile can stop the operation of the power supply unit when the control unit itself sets the PC signal to Low.
  • the control unit of the automotive electronic control device requires a terminal for outputting the PC signal. That is, the automotive electronic control device requires a dedicated terminal for the control unit to stop the operation of the power supply unit.
  • the present disclosure has been made in view of the above problems, and an object thereof is to provide an electronic control device in which the control unit can stop power supply to itself while suppressing an increase in the number of terminals in the control unit.
  • An electronic control device monitors a control unit, a power supply unit that supplies power to the control unit and stops power supply, and an operation of the control unit. Is output, and a monitoring unit that starts time measurement and resets the control unit when the measured time reaches a preset value is provided.
  • the control unit outputs a clear signal to the monitoring unit when the power supply stop condition is not satisfied, and changes the clear signal mode when the power supply stop condition to the self is satisfied.
  • the monitoring unit clears the measured time and newly starts measuring the time, and when the stop signal is output, the control unit by the power supply unit Stop the power supply.
  • the control unit outputs a clear signal when its own power supply stop condition is not satisfied.
  • the monitoring unit that monitors the operation of the control unit clears the measured time and newly starts measuring time.
  • the monitoring unit continues to measure time without clearing the measured time. Then, the monitoring unit resets the control unit when the measured time reaches a preset value.
  • this indication can reset a control part, when a control part cannot output a clear signal by runaway etc.
  • control unit changes the mode of the clear signal and outputs it as a stop signal when the condition for stopping the power supply to itself is satisfied. Then, when the stop signal is output, the monitoring unit stops the power supply from the power supply unit to the control unit.
  • the control unit can stop the power supply to itself.
  • control unit outputs a stop signal in which the mode of the clear signal is changed when stopping the power supply to itself. Therefore, the control unit can output a stop signal from a terminal that outputs a clear signal. That is, in the present disclosure, it is not necessary to provide a dedicated terminal in the control unit in order for the control unit to stop power supply to itself. Thus, this indication can control the increase in the number of terminals of a control part.
  • the drawing It is a block diagram showing a schematic structure of an electronic control unit in an embodiment of this indication. It is a time chart which shows the processing operation of the electronic controller in an embodiment. It is a flowchart which shows the output processing operation
  • the electronic control device 1 mainly includes a BATT terminal 2, a CANH terminal 3, a CANL terminal 4, a power supply IC 5, and a microcomputer (microcomputer) 6.
  • the electronic control device 1 is one of nodes in a network in which a plurality of nodes are connected to a communication line (not shown).
  • the electronic control device 1 according to the present embodiment is mounted on a vehicle and connected to an in-vehicle network that conforms to a CAN (controller area network) communication protocol.
  • the communication line is also referred to as a CAN bus.
  • CAN is employed as a network communication protocol.
  • FlexRay registered trademark
  • the vehicle-mounted network is employ
  • this indication is not limited to this. That is, the present disclosure can be adopted even if it is not an electronic control device mounted on a vehicle.
  • the configuration of the power supply IC 5 will be described. Here, part of the configuration of the power supply IC 5 and the operation of the power supply IC 5 are also described.
  • the power supply IC 5 mainly includes a microcomputer power supply regulator (hereinafter also simply referred to as a regulator) 51, a communication driver 52, a comparator 53, a latch circuit 54, a monitoring unit 55, and a low voltage detection circuit 56. ing.
  • a microcomputer power supply regulator hereinafter also simply referred to as a regulator
  • the regulator 51 corresponds to a power supply unit in claims, and supplies power to the microcomputer 6 and stops power supply.
  • the regulator 51 is supplied with battery power (for example, 12 V) of the vehicle via the BATT terminal 2.
  • the regulator 51 generates a power VOM (for example, 5 V) to be supplied to the microcomputer 6 by stepping down the battery power. That is, the regulator 51 supplies the power VOM to the VOM terminal 65 of the microcomputer 6 via the supply line 104.
  • the power supply IC 5 has a function of managing power supply to the microcomputer 6 and stoppage of power supply.
  • the supply of power VOM to the microcomputer 6 by the regulator 51 and the stop of the supply of power VOM will be described later. In the following, the supply of power VOM is also simply referred to as power supply.
  • the regulator 51 supplies power to the microcomputer 6 when the output signal of the latch circuit 54 is at a high level, and sets the voltage of the power supply VOM to 0 V when the output signal of the latch circuit 54 is at a low level (that is, power supply to the microcomputer 6). To stop). In other words, the regulator 51 supplies power to the microcomputer 6 when the activation signal output from the latch circuit 54 is input, and sets the voltage of the power supply VOM to 0 V when the activation signal is not input.
  • a low voltage detection circuit 56 is connected to the supply line 104 of the power source VOM.
  • the low voltage detection circuit 56 outputs a voltage drop detection signal to the reset generation circuit 55d when the voltage of the power supply VOM falls below a predetermined threshold (for example, 4.5V).
  • the communication driver 52 corresponds to CAN.
  • the communication driver 52 is connected to a CANH that is a CAN bus via a CANH terminal 3, and is connected to a CANH that is a CAN bus via a CANL terminal 4.
  • the communication driver 52 receives a differential signal (dominant, recessive) transmitted from another node via these CAN buses, the communication driver 52 transmits data indicated by the differential signal to the RX terminal 62 of the microcomputer 6. Further, when the microcomputer 6 outputs data from the TX terminal 61, the communication driver 52 outputs a differential signal to the CAN bus according to the data.
  • the communication driver 52 includes a receiver (not shown).
  • the comparator 53 corresponds to the determination unit in the claims, and determines whether or not data is flowing through the CAN bus. In other words, the comparator 53 determines whether the CAN bus is dominant or recessive.
  • the comparator 53 is connected to a signal line connecting the CANH terminal 3 and the communication driver 52 and a signal line connecting the CANL terminal 4 and the communication driver 52.
  • the comparator 53 is employed as the determination unit, but the present disclosure is not limited to this.
  • the determination unit can be adopted as long as it can determine whether or not data is flowing through the CAN bus.
  • the comparator 53 outputs a signal to the latch circuit 54 via the signal line 103 when the CAN bus is dominant.
  • the signal output from the comparator 53 indicates that the communication using the CAN bus has started, and can also be referred to as a communication start signal.
  • the comparator 53 determines that data is flowing through the CAN bus (in other words, assumes that data is flowing), and outputs a communication start signal via the signal line 103. In other words, it is output to the latch circuit 54.
  • the comparator 53 determines that no data is flowing through the CAN bus and does not output a communication start signal.
  • the comparator 53 starts to output a signal at the edge timing when the CAN bus shifts from recessive to dominant, for example. Then, the comparator 53 stops the signal being output at the timing of the edge at which the CAN bus shifts from dominant to recessive.
  • the latch circuit 54 corresponds to a start instruction unit in the claims.
  • the latch circuit 54 starts the power supply to the microcomputer 6 by the regulator 51 when the comparator 53 determines that data is flowing in the CAN bus. . That is, when the communication start signal is input, the latch circuit 54 changes the output signal to a high level.
  • the latch circuit 54 holds the state in which the output signal is changed to the high level until it is cleared from the monitoring unit 55 (counter 55c). Therefore, when the latch circuit 54 is cleared from the counter 55c, the latch circuit 54 changes the output signal from the high level to the low level.
  • the latch circuit 54 when a communication start signal is input, the latch circuit 54 outputs an activation signal to the regulator 51 via the signal line 101 and also receives a hold signal from the counter 55c via the signal line 102. The latch circuit 54 continues to output the start signal until the hold signal from the counter 55c is stopped. Therefore, the latch circuit 54 stops outputting the start signal when the holding signal from the counter 55c is stopped.
  • the monitoring unit 55 includes a frequency detection unit 55a, a watchdog timer 55b, a counter 55c, and a reset generation circuit 55d.
  • the watchdog timer is abbreviated as WDT.
  • the monitoring unit 55 monitors the operation of the microcomputer 6. When a clear signal is output from the WDC terminal 63 of the microcomputer 6, the monitoring unit 55 starts measuring time, and when the measured time reaches a preset value, the microcomputer 6 is reset.
  • the frequency detection unit 55a receives the pulse signal output from the WDC terminal 63 of the microcomputer 6 and detects the frequency of the input pulse signal.
  • This pulse signal is a signal indicating a clear signal and a stop signal, which will be described later.
  • the frequency detection unit 55a detects the frequencies of the clear signal and the stop signal output from the WDC terminal 63 of the microcomputer 6.
  • the frequency detection unit 55a detects the frequency of the pulse signal by detecting the down edge of the pulse signal and measuring the time interval of the detected down edge.
  • the frequency detection unit 55a determines that the mode of the clear signal has not been changed. At this time, the microcomputer 6 is under normal control.
  • the frequency detection unit 55 a changes the mode of the clear signal, and a stop signal is output from the WDC terminal 63. Judge that it was output. At this time, the microcomputer is waiting for power-off. Therefore, X1 can be referred to as a change threshold for determining whether or not the aspect has changed.
  • the value of X1 is stored in a storage unit (not shown) in the power supply IC5. Further, the value of X1 can be changed by the microcomputer 6. In this case, the microcomputer 6 changes the value of X1 stored in the power supply IC 5 by communication such as SPI. Thus, versatility can be improved by enabling the microcomputer 6 to change the value of X1.
  • the frequency detection unit 55a determines that the microcomputer 6 is abnormal when the time interval between the down edges exceeds X2 ms. Therefore, X2 can be referred to as an abnormality threshold for determining an abnormality of the microcomputer 6.
  • the frequency detection unit 55a can determine whether the clear signal is input or the stop signal is input by detecting the frequency of the pulse signal in this way. In other words, the frequency detection unit 55a detects that the received signal has been switched from the clear signal to the stop signal, and that the received signal has been switched from the stop signal to the clear signal. it can.
  • the frequency detection unit 55a outputs the pulse signal output from the WDC terminal 63 to the WDT 55b. Further, when the frequency detection unit 55a determines that the stop signal has been input, the frequency detection unit 55a outputs the stop signal to the counter 55c.
  • the frequency detector 55a may detect the frequency of the pulse signal by detecting the up edge of the pulse signal and measuring the time interval of the detected up edge. Furthermore, the frequency detector 55a may detect the frequency of the pulse signal by other methods.
  • the clear signal or stop signal output from the WDC 63 of the microcomputer 6 is input to the watchdog timer 55b via the frequency detection unit 55a.
  • the WDT 55b starts measuring time.
  • the WDT 55b clears the measured time and starts a new time measurement.
  • the WDT 55b resets the microcomputer 6 when the measured time reaches a preset value.
  • the preset value is the reset occurrence threshold in FIG.
  • the reset occurrence threshold is also referred to as a reset threshold.
  • the WDT 55b measures time by counting the clock signal output from an oscillation circuit (not shown). Therefore, when a clear signal or a stop signal is output from the microcomputer 6, the WDT 55b clears the count value or starts the count operation. In other words, when the WDT 55b detects the down edge of the pulse signal (clear signal and stop signal) output from the frequency detector 55a, the WDT 55b clears the count value or starts the count operation.
  • the WDT 55b outputs an overflow signal to the reset generation circuit 55d when the clear signal and stop signal from the microcomputer 6 are not given and the count value reaches the reset threshold when the count value reaches the reset threshold. 6 is reset.
  • the WDT 55b clears the count value or starts the count operation when the clear signal is output or when the stop signal is output. Therefore, the clear signal in the claims of the present application can be referred to as a normal clear signal, and the stop signal can also be referred to as a stop clear signal.
  • the frequency detection unit 55a may output a signal indicating that the pulse signal is output from the WDC terminal 63 to the WDT 55b when the pulse signal output from the WDC terminal 63 is input. In this case, when this signal is input, the WDT 55b clears the count value or starts the count operation.
  • the counter 55c receives a stop signal output from the WDC 63 of the microcomputer 6 via the frequency detection unit 55a.
  • the counter 55c counts the number of times that the stop signal is input, in other words, the number of times that the stop signal is output from the microcomputer 6.
  • the counter 55c counts up (increments the count value) when it detects a down edge of the pulse signal (stop signal) output from the frequency detector 55a. Therefore, it can be said that the counter 55c counts the number of times that the stop signal has been detected.
  • the frequency detection unit 55a may output a signal indicating that the stop signal has been input, that is, the stop signal has been output from the microcomputer 6, to the counter 55c. Good. In this case, the counter 55c counts up when this signal is input.
  • the counter 55c stops the power supply to the microcomputer 6 by the regulator 51 when the stop signal is output a plurality of preset times. For example, when the latch circuit 54 starts outputting the start signal, the counter 55c outputs a hold signal to the latch circuit 54 via the signal line 102 in order to hold the output of the start signal. The counter 55c stops outputting the holding signal output to the latch circuit 54 when the count value reaches a preset number of times. Thus, the counter 55c stops the supply of power to the microcomputer 6 by the regulator 51 by stopping the output of the holding signal.
  • the preset multiple times is a power interruption occurrence threshold in FIG.
  • the power cutoff occurrence threshold is also referred to as a cutoff threshold.
  • the reset generation circuit 55d receives the overflow signal output from the WDT 55b and outputs a reset signal (low active) to the reset terminal 64 of the microcomputer 6. Similarly, the reset generation circuit 55 d receives the voltage drop detection signal output from the low voltage detection circuit 56 and outputs a reset signal (low active) to the reset terminal 64 of the microcomputer 6.
  • microcomputer 6 will be described. Here, a part of the configuration of the microcomputer 6 and the operation of the microcomputer 6 will be described.
  • the microcomputer 6 corresponds to a control unit in the claims, and includes a processing unit, a storage unit (both not shown) and the like in addition to the terminals 61 to 65 described above.
  • the microcomputer 6 is connected to an oscillator 66 and operates in synchronization with a clock signal output from the oscillator 66.
  • the microcomputer 6 starts to operate when the power VOM is supplied to the VOM terminal 65, and the processing unit executes a predetermined process while the power VOM is supplied.
  • the microcomputer 6 outputs data transmitted via the communication line from the TX terminal 61 and receives data transmitted via the communication line from the RX terminal 62 while the power supply VOM is supplied. Further, when the reset signal is input to the reset terminal 64, the microcomputer 6 resets itself.
  • the microcomputer 6 outputs a pulse-like clear signal and stop signal from the WDC terminal 63.
  • the clear signal and the stop signal are output from the same terminal (one terminal) in the microcomputer 6 although the aspects thereof are different from each other.
  • the clear signal is a signal for instructing clearing of the count value in the WDT 55b.
  • the stop signal is a signal for instructing to stop the power supply VOM supplied from the regulator 51.
  • the microcomputer 6 may indirectly output the clear signal and the stop signal to the monitoring unit 55. That is, an intermediate device (such as a buffer or a signal conversion circuit) that acquires the clear signal and the stop signal output from the microcomputer 6 and outputs the acquired clear signal and stop signal to the monitoring unit 55 may be provided. Further, the intermediate device acquires the clear signal and the stop signal output from the microcomputer 6, the signal indicating that the clear signal is output from the microcomputer 6, and the signal indicating that the stop signal is output from the microcomputer 6 May be output to the monitoring unit 55.
  • an intermediate device such as a buffer or a signal conversion circuit
  • the processing operation of the electronic control unit 1 will be described with reference to FIGS.
  • the comparator 53 when the power supply to the microcomputer 6 is stopped, when the CAN bus changes from recessive to dominant, the comparator 53 outputs a communication start signal.
  • the latch circuit 54 outputs a start signal to the regulator 51 when a communication start signal is input. And the regulator 51 will start the power supply to the microcomputer 6, if a starting signal is input.
  • the counter 55 c outputs a holding signal via the signal line 102.
  • the electronic control device 1 when the power supply from the power supply IC 5 to the microcomputer 6 is stopped, the electronic control device 1 is supplied with power from the power supply IC 5 to the microcomputer 6 when data flows through the CAN bus. That is, the electronic control unit 1 can start the microcomputer 6 when data flows through the CAN bus. In other words, the electronic control device 1 has a wake-up function by starting communication on the CAN bus.
  • the microcomputer 6 executes the process shown in the flowchart of FIG. 3 while the power supply VOM is supplied. In other words, the microcomputer 6 executes the processing of the flowchart shown in FIG. 3 after the timing t0 in FIG.
  • step S10 it is determined whether or not a stop condition is satisfied.
  • This stop condition is a condition indicating a stop of power supply to the microcomputer 6 itself. If it is determined that the stop condition is not satisfied, the microcomputer 6 proceeds to step S20. If it is determined that the stop condition is satisfied, the microcomputer 6 proceeds to step S30.
  • the stop condition it can be adopted that the microcomputer 6 has finished the shutdown process. Therefore, the microcomputer 6 determines that the stop condition is not satisfied when the shutdown process by itself is not completed. On the other hand, the microcomputer 6 determines that the stop condition is satisfied when the shutdown process is completed.
  • the shutdown process is a process for backing up data necessary for the process executed by the processing unit of the microcomputer 6 to the storage unit. Further, the shutdown process may include a diagnosis process. In this case, the processing unit executes diagnostic processing as shutdown processing, and backs up diagnostic data obtained by the diagnostic processing in the storage unit.
  • condition for performing the shutdown process for example, data indicating ignition off is received via the CAN bus, or data indicating a shutdown instruction is received from another node via the CAN bus. Can be adopted. Furthermore, it can be adopted as a condition for performing the shutdown process that the microcomputer 6 has determined that the shutdown can be performed.
  • step S20 a clear signal is output.
  • the microcomputer 6 outputs a clear signal from the WDC terminal 63 when the power supply stop condition is not satisfied.
  • the microcomputer 6 outputs a clear signal from the WDC terminal 63 every predetermined time as in the period from t0 to t1 in FIG.
  • the microcomputer 6 outputs a pulse signal having a predetermined cycle as a clear signal.
  • the microcomputer 6 periodically outputs H (high) and L (low) from the WDC terminal 63. In this embodiment, 2 ms is adopted as the cycle of the clear signal.
  • the microcomputer 6 outputs a clear signal from the WDC terminal 63 every predetermined time in order to prevent the reset signal from being input to the reset terminal 64 when the stop condition is not satisfied.
  • the cycle of the clear signal is set such that the count value of the watchdog timer 55b does not reach the reset threshold. By doing so, the microcomputer 6 can prevent the reset signal from being input to the reset terminal 64 and resetting itself when the stop condition is not satisfied.
  • the microcomputer 6 When the stop condition is not satisfied, the microcomputer 6 performs normal control such as communicating with other nodes connected to the CAN bus via the communication driver 52 while outputting the clear signal as described above. Do. Therefore, the period during which the microcomputer 6 outputs the clear signal as in the period from t0 to t1 in FIG. 2 can be referred to as a normal control period.
  • step S30 a stop signal is output.
  • the microcomputer 6 outputs a stop signal from the WDC terminal 63 when the power supply stop condition is established. That is, the microcomputer 6 changes the mode of the clear signal and outputs it as a stop signal when the power supply stop condition is satisfied. If the stop condition is satisfied, the microcomputer 6 outputs a stop signal from the WDC terminal 63 in order to stop the power supply to itself.
  • the period is adopted as a mode that the microcomputer 6 changes. That is, when outputting the stop signal, the microcomputer 6 changes the cycle of the clear signal and outputs it from the WDC terminal 63. As described above, the microcomputer 6 outputs a pulse signal as a clear signal from the WDC terminal 63. Then, the microcomputer 6 changes the cycle of the clear signal output from the WDC terminal 63, and outputs a signal with this cycle changed as a stop signal. By changing the cycle in this way, the monitoring unit 55 can distinguish between the clear signal and the stop signal by measuring either the down edge interval or the up edge interval of the pulse signal.
  • the microcomputer 6 outputs a stop signal from the WDC terminal 63 every predetermined time as in the period from t1 to t2 in FIG.
  • the microcomputer 6 outputs a pulse signal having a predetermined cycle as a stop signal.
  • 20 ms is adopted as the cycle of the stop signal. Note that the cycle of the stop signal is longer than the cycle of the clear signal, and the count value of the watchdog timer 55b does not reach the occurrence of reset.
  • the microcomputer 6 when the stop condition is satisfied, the microcomputer 6 is in a state of outputting the stop signal as described above and waiting for the power source VOM to stop. Therefore, the period during which the microcomputer 6 outputs a stop signal, such as the period from t1 to t2 in FIG. 2, can be referred to as a power-off waiting period.
  • the power supply IC5 executes the processing of the flowchart shown in FIG. 4 at predetermined time intervals. That is, the power supply IC 5 executes the processing of the flowchart shown in FIG. 4 after the timing t0 in FIG. Note that the flowchart shown in FIG. 4 is an example of processing of the power supply IC 5. Therefore, the processing of the power supply IC 5 is not limited to this.
  • step S100 it is determined whether the reset threshold has been reached.
  • the power supply IC 5 proceeds to step S190 when the count value counted by the WDT 55b itself reaches the reset threshold value, and proceeds to step S120 when the count value does not reach the reset threshold value.
  • step S90 the microcomputer 6 is reset.
  • the power supply IC 5 resets the microcomputer 6 when the WDT 55b outputs an overflow signal to the reset generation circuit 55d.
  • the WDT 55b continues the count operation without clearing the counted value.
  • the WDT 55b resets the microcomputer 6 when the count value reaches the reset threshold value.
  • the present disclosure can reset the microcomputer 6 when the microcomputer 6 cannot output a clear signal due to a runaway or the like.
  • step S120 it is determined whether a pulse signal has been received.
  • the power supply IC 5 determines whether or not the frequency detection unit 55 a has received the pulse signal output from the WDC terminal 63. Then, when the frequency detection unit 55a has not received the pulse signal, the power supply IC 5 ends the process of the flowchart illustrated in FIG. On the other hand, when the frequency detection unit 55a receives the pulse signal, the power supply IC 5 proceeds to step S130.
  • step S130 it is determined whether the aspect has changed.
  • the power supply IC 5 determines whether the clear signal is input or the stop signal is input by detecting the frequency of the pulse signal received by the frequency detector 55a. If the power supply IC 5 determines that the clear signal has been input, that is, if it determines that the aspect has not changed, the process proceeds to step S140. On the other hand, if the power supply IC 5 determines that the stop signal has been input, that is, if it determines that the aspect has changed, the process proceeds to step S150.
  • step S140 the count value is cleared.
  • the power supply IC 5 clears the count value counted by the WDT 55c itself, as shown from timing t0 to t1 in FIG. Note that the WDT 55c newly starts a count operation when the count value is cleared.
  • step S150 the count value is cleared.
  • the power supply IC 5 clears the count value counted by the WDT 55c itself, as shown from the timing t1 to t2 in FIG. Note that the WDT 55c newly starts a count operation when the count value is cleared.
  • the WDT 55c clears the count value and newly starts the count operation at the timing of the down edge of the pulse signal output from the WDC terminal 63 as shown from the timing t0 to t2 in FIG.
  • step S160 the counter 55c counts up.
  • step S170 it is determined whether or not a cutoff threshold has been reached. The counter 55c proceeds to step S170 when the count value counted by itself reaches the cutoff threshold, and ends the processing of the flowchart shown in FIG. 4 when the count value does not reach the cutoff threshold.
  • step S180 the power supply to the microcomputer 6 is stopped.
  • the counter 55c stops outputting the holding signal output to the latch circuit 54, thereby stopping the power supply to the microcomputer 6 by the regulator 51.
  • the power supply to the microcomputer 6 by the regulator 51 is stopped when the output timing of the clear signal is delayed due to the malfunction of the microcomputer 6. Can be suppressed. That is, it can be suppressed that the power supply to the microcomputer 6 by the regulator 51 is stopped even though the stop condition is not satisfied.
  • step S130 If it is determined in step S130 that the aspect has not changed, steps S15 to S180 are not executed until the processing of the flowchart shown in FIG. 4 is completed. Therefore, the power supply IC 5 does not stop the power supply to the microcomputer 6 by the regulator 51 simply by receiving a clear signal for instructing clearing of the count value in the WDT 55b.
  • the microcomputer 6 changes the mode of the clear signal and outputs it as a stop signal when the stop condition is satisfied. And the microcomputer 6 stops the power supply to the microcomputer 6 by the regulator 51, when a stop signal is output. Thus, according to the present disclosure, the microcomputer 6 can stop the power supply to itself.
  • the microcomputer 6 when the microcomputer 6 stops the power supply to itself, it outputs a stop signal in which the mode of the clear signal is changed. Therefore, the microcomputer 6 can output a stop signal from the WDC terminal 63 that is a terminal that outputs a clear signal. That is, according to the present disclosure, there is no need to provide a dedicated terminal for the microcomputer 6 in order for the microcomputer 6 to stop power supply to itself. Thus, the present disclosure can suppress an increase in the number of terminals of the microcomputer 6.
  • the microcomputer 6 operates in synchronization with the clock signal output from the oscillator 66.
  • the oscillator 66 is continuously supplied with power.
  • the oscillator 66 also stops the power supply to itself.
  • the oscillator 66 starts to oscillate, but it takes time until the oscillation amplitude voltage is stabilized after the oscillation is started.
  • the microcomputer 6 when the power supply to the microcomputer 6 is resumed after the power supply to the microcomputer 6 is stopped, the microcomputer 6 operates more normally than when it resets itself because the oscillation amplitude voltage of the oscillator 66 takes time to stabilize. It takes time to return to (a state in which stable operation is possible). In other words, the microcomputer 6 takes more time to start than when it resets itself.
  • the microcomputer 6 outputs a clear signal when its own power supply VOM supply stop condition is not satisfied, and changes the clear signal mode as a stop signal when the power supply VOM supply stop condition to itself is satisfied. Output. Therefore, the electronic control apparatus 1 can suppress stopping the power supply to the microcomputer 6 when the stop condition of the microcomputer 6 is not satisfied. That is, the electronic control unit 1 can suppress stopping power supply to the microcomputer 6 when the microcomputer 6 cannot output a clear signal due to runaway or the like. In other words, the electronic control unit 1 can suppress stopping power supply to the microcomputer 6 instead of simply resetting the microcomputer 6 when the microcomputer 6 cannot output a clear signal due to runaway or the like. Accordingly, when the microcomputer 6 cannot output a clear signal due to a runaway or the like, the electronic control device 1 stops the power supply to the microcomputer 6 and takes time to return to normal operation more than necessary. Can be suppressed.
  • the stop condition may be that the microcomputer 6 acquires a signal indicating that the shutdown is permitted.
  • the microcomputer 6 can acquire the signal indicating the shutdown permission as described above.
  • the signal indicating the shutdown permission is, for example, data indicating ignition off via the CAN bus, data indicating a shutdown instruction output from another node via the CAN bus, or the like.
  • the microcomputer 6 determines that the stop condition is not satisfied when the signal indicating the shutdown permission is not acquired, and outputs a clear signal. Further, the microcomputer 6 determines that the stop condition is satisfied when a signal indicating shutdown permission is obtained, and outputs a stop signal.
  • a cycle is adopted as a mode changed by the microcomputer 6.
  • the microcomputer 6 changes the pulse width of the clear signal and outputs it from the WDC terminal 63.
  • the microcomputer 6 outputs a pulse signal as a clear signal from the WDC terminal 63.
  • the microcomputer 6 changes the pulse width of the clear signal output from the WDC terminal 63, and outputs the signal with the changed pulse width as a stop signal.
  • the monitoring part 55 can distinguish a clear signal and a stop signal by measuring the space
  • the present disclosure is not limited to this.
  • the power supply to the microcomputer 6 by the regulator 51 may be stopped when a predetermined time elapses after the stop signal is output.
  • the counter 55c measures an elapsed time after detecting the stop signal by counting the clock signal output from the oscillation circuit (not shown).
  • the counter 55c stops power supply to the microcomputer 6 by the regulator 51 when the count value reaches the reset threshold value. Even in this case, it is possible to provide a margin until the monitoring unit 55 stops the power supply to the microcomputer 6 by the regulator 51 after the microcomputer 6 outputs the stop signal.
  • the power supply to the microcomputer 6 may be stopped when the stop signal is output once.
  • the present disclosure is adopted as one of a plurality of nodes connected to a communication line.
  • the present disclosure is not limited to this. Therefore, the present disclosure can achieve the object even if the CANH terminal 3, the CANL terminal 4, the communication driver 52, and the like are not provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

　電子制御装置は、制御部（６）と、制御部への電源供給及び電源供給の停止を行う電源供給部（５１）と、制御部からクリア信号が出力されると時間の計測を開始し、計測した時間が予め設定された値に達すると制御部をリセットする監視部（５５）と、を備える。制御部は、自身の電源供給の停止条件が成立していない場合はクリア信号を監視部に出力し、自身への電源供給の停止条件が成立した場合はクリア信号の態様を変更して停止信号として監視部に出力する。監視部は、クリア信号が出力された場合は計測した時間をクリアすると共に新たに時間の計測を開始し、停止信号が出力された場合は電源供給部による制御部への電源供給を停止させる。

Description

電子制御装置 関連出願の相互参照
　本開示は、２０１３年６月１７日に出願された日本出願番号２０１３－１２６８４８号に基づくもので、ここにその記載内容を援用する。
　本開示は、制御部と、制御部に対して電源供給を行う電源供給部とを備えた電子制御装置に関する。
　従来、制御部と、制御部に対して電源供給を行う電源供給部とを備えた電子制御装の一例として、引用文献１に開示された自動車用電子制御装置がある。
　自動車用電子制御装置は、電源ＩＣとマイコン（制御部）を備えて構成されている。電源ＩＣは、制御部を動作させる電圧を生成するレギュレータ（電源供給部）、制御部へのリセット信号を生成するリセット信号生成回路、制御部で実行中のプログラムの暴走を防止するウォッチドッグタイマなどを備えて構成されている。一方、制御部は、ウォッチドッグタイマをクリアするＷＤＴ信号や、ＰＣ信号を出力する。
　電源ＩＣのリセット信号生成回路は、制御部で実行しているプログラムが暴走して、制御部からＷＤＴ信号が供給されずに、ウォッチドッグタイマのタイマがオーバーフローした場合、制御部にリセット信号を出力する。
　また、制御部は、自動車の運転終了に伴いイグニッションスイッチがオフになった後、シャットダウン処理を行う。制御部は、ＳＰＩ通信により、電源ＩＣにラッチをリセットするコマンドを送信する。更に、制御部は、ＲＡＭへのデータバックアップなど全てのシャットダウン処理が終了した後、自らＰＣ信号をＬｏｗにして、電源ＩＣの電源供給部の動作を停止させる。これにより自動車用電子制御装置はシャットダウンする。なお、ＷＤＴは、watchdog timerの略である。ＰＣは、Power Controlの略である。ＳＰＩは、Serial Peripheral Interfaceの略である。
特許第４０３２９５５号公報
　上述のように、自動車用電子制御装置は、制御部が自らＰＣ信号をＬｏｗにすることで、電源供給部の動作を停止させることができる。しかしながら、自動車用電子制御装置の制御部は、ＷＤＴ信号を出力するための端子（ポート）に加えて、ＰＣ信号を出力するための端子が必要となる。つまり、自動車用電子制御装置は、制御部が自ら電源供給部の動作を停止させるために、専用の端子が必要となる。
　本開示は、上記問題点に鑑みなされたものであり、制御部における端子数の増加を抑えつつ、制御部が自ら自身への電源供給を停止できる電子制御装置を提供することを目的とする。
　本開示のある態様にかかる電子制御装置は、制御部と、制御部への電源供給及び電源供給の停止を行う電源供給部と、制御部の動作を監視するものであり、制御部からクリア信号が出力されると時間の計測を開始し、計測した時間が予め設定された値に達すると制御部をリセットする監視部と、を備える。制御部は、自身の電源供給の停止条件が成立していない場合はクリア信号を監視部に出力し、自身への電源供給の停止条件が成立した場合はクリア信号の態様を変更して停止信号として監視部に出力し、監視部は、クリア信号が出力された場合は計測した時間をクリアすると共に新たに時間の計測を開始し、停止信号が出力された場合は電源供給部による制御部への電源供給を停止させる。
　このように、制御部は、自身の電源供給の停止条件が成立していない場合はクリア信号を出力する。そして、制御部の動作を監視する監視部は、クリア信号が出力された場合は、計測した時間をクリアすると共に新たに時間の計測を開始する。しかしながら、制御部が暴走などによってクリア信号を出力できない場合、監視部は、計測した時間をクリアすることなく、時間の計測を続けることになる。そして、監視部は、計測した時間が予め設定された値に達すると制御部をリセットする。このように、本開示は、制御部が暴走などによってクリア信号を出力できない場合、制御部をリセットすることができる。
　また、制御部は、自身への電源供給の停止条件が成立した場合はクリア信号の態様を変更して停止信号として出力する。そして、監視部は、停止信号が出力された場合は電源供給部による制御部への電源供給を停止させる。このように、本開示は、制御部が自ら自身への電源供給を停止できる。
　さらに、制御部は、自ら自身への電源供給を停止させる際に、クリア信号の態様を変更した停止信号を出力する。よって、制御部は、クリア信号を出力する端子から停止信号を出力できる。つまり、本開示は、制御部が自ら自身への電源供給を停止させるために、専用の端子を制御部に設ける必要がない。このように、本開示は、制御部の端子数の増加を抑制することができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
本開示の実施形態における電子制御装置の概略構成を示すブロック図である。 実施形態における電子制御装置の処理動作を示すタイムチャートである。 実施形態におけるマイコンの出力処理動作を示すフローチャートである。 実施形態における監視部の処理動作を示すフローチャートである。 実施形態における周波数検出部の判定基準を示すイメージを示す図である。 変形例における電子制御装置の処理動作を示すタイムチャートである。
　以下、本開示の実施形態を図に基づいて説明する。本実施形態では、本開示（電子制御装置）を、通信線に複数のノードが接続されたネットワークに適用した例を採用する。
　図１に示すように、電子制御装置１は、主に、ＢＡＴＴ端子２、ＣＡＮＨ端子３、ＣＡＮＬ端子４、電源ＩＣ５、マイクロコンピュータ（マイコン）６を備えて構成されている。この電子制御装置１は、通信線（図示省略）に複数のノードが接続されたネットワークにおけるノードの一つである。本実施形態の電子制御装置１は、一例として、車両に搭載され、ＣＡＮ（controller area network）の通信プロトコルに準拠した車載ネットワークに接続されたものを採用している。このため、以下においては、通信線をＣＡＮバスとも称する。
　なお、本実施形態では、一例として、ネットワークの通信プロトコルとしてＣＡＮを採用している。しかしながら、本開示はこれに限定されるものではない。ネットワークの通信プロトコルとしては、ＦｌｅｘＲａｙ（登録商標）を採用することもできる。また、本実施形態では、電子制御装置１が接続されたネットワークの一例として、車載ネットワークを採用している、しかしながら、本開示は、これに限定されるものではない。つまり、本開示は、車両に搭載された電子制御装置でなくても採用することができる。
　ここで、電源ＩＣ５の構成に関して説明する。なお、ここでは、電源ＩＣ５の構成と共に、電源ＩＣ５の動作に関しても一部説明する。
　電源ＩＣ５は、主に、マイクロコンピュータ（マイコン）電源用レギュレータ（以下、単にレギュレータとも称する）５１、通信ドライバ５２、コンパレータ５３、ラッチ回路５４、監視部５５、低電圧検出回路５６を備えて構成されている。
　レギュレータ５１は、特許請求の範囲における電源供給部に相当するものであり、マイコン６への電源供給及び電源供給の停止を行う。レギュレータ５１は、ＢＡＴＴ端子２を介して、車両のバッテリ電源（例えば１２Ｖ）が与えられている。そして、レギュレータ５１は、バッテリ電源を降圧してマイコン６に供給する電源ＶＯＭ（例えば５Ｖ）を生成する。つまり、レギュレータ５１は、供給線１０４を介して電源ＶＯＭをマイコン６のＶＯＭ端子６５に供給する。このように、電源ＩＣ５は、マイコン６への電源供給及び電源供給の停止を管理する機能を備えるものである。なお、レギュレータ５１によるマイコン６への電源ＶＯＭの供給及び電源ＶＯＭの供給の停止に関しては、後ほど説明する。また、以下においては、電源ＶＯＭの供給を単に電源供給とも称する。
　レギュレータ５１は、ラッチ回路５４の出力信号がハイレベルの場合にマイコン６に電源供給し、ラッチ回路５４の出力信号がロウレベルになると電源ＶＯＭの電圧を０Ｖにする（つまり、マイコン６への電源供給を停止する）。言い換えると、レギュレータ５１は、ラッチ回路５４から出力された起動信号が入力されている場合にマイコン６に電源供給し、起動信号が入力されなくなると電源ＶＯＭの電圧を０Ｖにする。
　なお、電源ＶＯＭの供給線１０４には、低電圧検出回路５６が接続されている。低電圧検出回路５６は、電源ＶＯＭの電圧が所定の閾値（例えば４．５Ｖ）を下回ると、電圧低下検出信号をリセット発生回路５５ｄに出力する。
　通信ドライバ５２は、ＣＡＮに対応したものである。通信ドライバ５２は、ＣＡＮＨ端子３を介してＣＡＮバスであるＣＡＮＨが接続されており、且つ、ＣＡＮＬ端子４を介してＣＡＮバスであるＣＡＮＨが接続されている。通信ドライバ５２は、これらのＣＡＮバスを介して他のノードより送信された差動信号（ドミナント、レセッシブ）を受信すると、この差動信号が示すデータをマイコン６のＲＸ端子６２に送信する。また、通信ドライバ５２は、マイコン６がＴＸ端子６１からデータを出力すると、このデータに応じてＣＡＮバスに差動信号を出力する。なお、通信ドライバ５２は、レシーバ（図示省略）を含むものである。
　コンパレータ５３は、特許請求の範囲における判定部に相当するものであり、ＣＡＮバスにデータが流れているか否かを判定する。言い換えると、コンパレータ５３は、ＣＡＮバスがドミナントであるかレセッシブであるか判定する。このコンパレータ５３は、ＣＡＮＨ端子３と通信ドライバ５２とを繋ぐ信号線、及びＣＡＮＬ端子４と通信ドライバ５２とを繋ぐ信号線に接続されている。なお、ここでは、判定部としてコンパレータ５３を採用しているが、本開示はこれに限定されるものではない。判定部は、ＣＡＮバスにデータが流れているか否かを判定できるものであれば採用することができる。
　そして、コンパレータ５３は、ＣＡＮバスがドミナントである場合、信号線１０３を介してラッチ回路５４に信号を出力する。このときコンパレータ５３が出力する信号は、ＣＡＮバスを使った通信が開始されたことを示すものであるため通信開始信号とも称することができる。また、コンパレータ５３は、ＣＡＮバスがドミナントである場合、ＣＡＮバスにデータが流れていると判定して（言い換えると、データが流れているとみなして）、信号線１０３を介して通信開始信号をラッチ回路５４に出力すると言い換えることもできる。また、コンパレータ５３は、ＣＡＮバスがレセッシブである場合、ＣＡＮバスにデータが流れていないと判定して通信開始信号を出力しない。
　なお、コンパレータ５３は、例えば、ＣＡＮバスがレセッシブからドミナントに移行するエッジのタイミングで信号を出力しはじめる。そして、コンパレータ５３は、ＣＡＮバスがドミナントからレセッシブに移行するエッジのタイミングで出力している信号を停止する。
　ラッチ回路５４は、特許請求の範囲における開始指示部に相当するものである。ラッチ回路５４は、レギュレータ５１によるマイコン６への電源供給が停止されている場合、コンパレータ５３によって、ＣＡＮバスにデータが流れていると判定されるとレギュレータ５１によるマイコン６への電源供給を開始させる。つまり、ラッチ回路５４は、通信開始信号が入力されると、出力信号をハイレベルに遷移させる。そして、ラッチ回路５４は、監視部５５（カウンタ５５ｃ）からクリアされるまで、出力信号をハイレベルに遷移させた状態を保持する。よって、ラッチ回路５４は、カウンタ５５ｃからクリアされると、出力信号をハイレベルからロウレベルに遷移させる。
　言い換えると、ラッチ回路５４は、通信開始信号が入力されると、信号線１０１を介して起動信号をレギュレータ５１に出力すると共に、カウンタ５５ｃから信号線１０２を介して保持信号が入力される。そして、ラッチ回路５４は、カウンタ５５ｃからの保持信号が停止されるまで、起動信号を出力し続ける。よって、ラッチ回路５４は、カウンタ５５ｃからの保持信号が停止されると、起動信号の出力を停止する。
　監視部５５は、周波数検出部５５ａ、ウォッチドッグタイマ５５ｂ、カウンタ５５ｃ、リセット発生回路５５ｄを備えて構成されている。以下、ウォッチドッグタイマをＷＤＴと省略する。監視部５５は、マイコン６の動作を監視するものであり、マイコン６のＷＤＣ端子６３からクリア信号が出力されると時間の計測を開始し、計測した時間が予め設定された値に達するとマイコン６をリセットする。
　周波数検出部５５ａは、マイコン６のＷＤＣ端子６３から出力されたパルス信号が入力され、入力されたパルス信号の周波数を検出する。このパルス信号は、後ほど説明するクリア信号及び停止信号を示す信号である。また、周波数検出部５５ａは、マイコン６のＷＤＣ端子６３から出力されたクリア信号及び停止信号の周波数を検出する、と言い換えることができる。例えば、周波数検出部５５ａは、パルス信号のダウンエッジを検出して、検出したダウンエッジの時間的間隔を計測することで、パルス信号の周波数を検出する。
　この点に関して、図５を用いて説明する。周波数検出部５５ａは、図５に示すように、検出したダウンエッジの時間的間隔がＸ１ｍｓ（０ｍｓ以外）に達していない場合は、クリア信号の態様が変更されていないと判断する。このとき、マイコン６は通常制御中である。また、周波数検出部５５ａは、図５に示すように、検出したダウンエッジの時間的間隔がＸ１ｍｓからＸ２ｍｓの間であった場合は、クリア信号の態様が変更され、ＷＤＣ端子６３から停止信号が出力されたと判断する。このとき、マイコンは電源遮断待ち受け中である。よって、Ｘ１は、態様が変化したか否かを判定するための変化閾値と称することができる。このＸ１の値は、電源ＩＣ５における記憶部（図示省略）に記憶させておく。また、Ｘ１の値は、マイコン６によって変更可能とすることもできる。この場合、マイコン６は、ＳＰＩ等の通信によって、電源ＩＣ５に記憶されているＸ１の値を変更する。このように、マイコン６からＸ１の値を変更できるようにすることで、汎用性を向上させることができる。
　なお、周波数検出部５５ａは、図５に示すように、ダウンエッジの時間的間隔がＸ２ｍｓを超えた場合は、マイコン６が異常であると判断する。よって、Ｘ２は、マイコン６の異常を判定するための異常閾値と称することができる。
　周波数検出部５５ａは、このようにパルス信号の周波数を検出することで、クリア信号が入力されたか、停止信号が入力されたかを判定することができる。なお、周波数検出部５５ａは、受信している信号がクリア信号から停止信号に切替わったこと、及び受信している信号が停止信号からクリア信号に切替わったことを検出する、と言い換えることもできる。
　そして、周波数検出部５５ａは、ＷＤＣ端子６３から出力されたパルス信号をＷＤＴ５５ｂに出力する。また、周波数検出部５５ａは、停止信号が入力されたと判定した場合、停止信号をカウンタ５５ｃに出力する。
　なお、周波数検出部５５ａは、パルス信号のアップエッジを検出して、検出したアップエッジの時間的間隔を計測することで、パルス信号の周波数を検出してもよい。さらに、周波数検出部５５ａは、その他の方法で、パルス信号の周波数を検出してもよい。
　ウォッチドッグタイマ５５ｂは、周波数検出部５５ａを介して、マイコン６のＷＤＣ６３から出力されたクリア信号又は停止信号が入力される。ＷＤＴ５５ｂは、マイコン６からクリア信号又は停止信号が出力されると時間の計測を開始する。また、ＷＤＴ５５ｂは、時間の計測を行っている際に、マイコン６からクリア信号又は停止信号が出力されると、計測した時間をクリアすると共に新たに時間の計測を開始する。さらに、ＷＤＴ５５ｂは、計測した時間が予め設定された値に達するとマイコン６をリセットさせる。なお、ここでの予め設定された値とは、図２におけるリセット発生閾値である。以下、リセット発生閾値をリセット閾値とも称する。
　例えば、ＷＤＴ５５ｂは、図示しない発振回路から出力しれたクロック信号のカウント動作を行うことで時間の計測を行う。よって、ＷＤＴ５５ｂは、マイコン６からクリア信号又は停止信号が出力されると、カウント値をクリアしたり、カウント動作を開始したりする。言い換えると、ＷＤＴ５５ｂは、周波数検出部５５ａから出力されたパルス信号（クリア信号及び停止信号）のダウンエッジを検出すると、カウント値をクリアしたり、カウント動作を開始したりする。そして、ＷＤＴ５５ｂは、マイコン６からのクリア信号及び停止信号が与えられない期間が所定の期間を超えて、カウント値がリセット閾値に達すると、オーバーフロー信号をリセット発生回路５５ｄに出力することで、マイコン６をリセットさせる。
　このように、ＷＤＴ５５ｂは、クリア信号が出力された場合、停止信号が出力された場合のいずれでもカウント値をクリアしたり、カウント動作を開始したりする。よって、本願開示の特許請求の範囲におけるクリア信号を通常クリア信号と称すると共に、停止信号を停止用クリア信号と称することもできる。
　なお、上記周波数検出部５５ａは、ＷＤＣ端子６３からパルス信号が出力されたパルス信号が入力されると、ＷＤＣ端子６３からパルス信号が出力されたことを示す信号をＷＤＴ５５ｂに出力してもよい。この場合、ＷＤＴ５５ｂは、この信号が入力されると、カウント値をクリアしたり、カウント動作を開始したりする。
　カウンタ５５ｃは、周波数検出部５５ａを介して、マイコン６のＷＤＣ６３から出力された停止信号が入力される。そして、カウンタ５５ｃは、停止信号が入力された回数、言い換えると、マイコン６から停止信号が出力された回数をカウントする。例えば、カウンタ５５ｃは、周波数検出部５５ａから出力されたパルス信号（停止信号）のダウンエッジを検出するとカウントアップ（カウント値をインクリメント）する。よって、カウンタ５５ｃは、停止信号を検出できた回数をカウントする、と言い換えることができる。
　なお、上記周波数検出部５５ａは、停止信号が入力されたと判定した場合、停止信号が入力されたこと、すなわち、マイコン６から停止信号が出力されたことを示す信号をカウンタ５５ｃに出力してもよい。この場合、カウンタ５５ｃは、この信号が入力されるとカウントアップする。
　また、カウンタ５５ｃは、停止信号が予め設定された複数回出力されると、レギュレータ５１によるマイコン６への電源供給を停止させる。例えば、カウンタ５５ｃは、ラッチ回路５４が起動信号の出力を開始すると、起動信号の出力を保持させるため、信号線１０２を介してラッチ回路５４に対して保持信号を出力する。そして、カウンタ５５ｃは、カウント値が予め設定された複数回に達すると、ラッチ回路５４に出力していた保持信号の出力を停止する。このように、カウンタ５５ｃは、保持信号の出力を停止することで、レギュレータ５１によるマイコン６への電源供給を停止させる。なお、ここでの予め設定された複数回とは、図２における電源遮断発生閾値である。以下、電源遮断発生閾値を遮断閾値とも称する。
　リセット発生回路５５ｄは、ＷＤＴ５５ｂから出力されたオーバーフロー信号を受けてマイコン６のリセット端子６４にリセット信号（ロウアクティブ）を出力する。同様に、リセット発生回路５５ｄは、低電圧検出回路５６から出力された電圧低下検出信号を受けてマイコン６のリセット端子６４にリセット信号（ロウアクティブ）を出力する。
　ここで、マイコン６に関して説明する。なお、ここでは、マイコン６の構成と共に、マイコン６の動作に関しても一部説明する。
　マイコン６は、特許請求の範囲における制御部に相当するものであり、上述の端子６１～６５の他に、処理部、記憶部（共に図示省略）などを含む。また、マイコン６は、発振子６６が接続されており、発振子６６から出力されたクロック信号に同期して動作する。マイコン６は、ＶＯＭ端子６５に電源ＶＯＭが供給されると動作を開始するものであり、電源ＶＯＭが供給されている間、処理部が所定の処理を実行する。
　例えば、マイコン６は、電源ＶＯＭが供給されている間、通信線を介して送信するデータをＴＸ端子６１から出力すると共に、通信線を介して送信されたデータをＲＸ端子６２から受信する。また、マイコン６は、リセット信号がリセット端子６４に入力されると、自ら自身のリセットをかける。
　さらに、マイコン６は、ＷＤＣ端子６３からパルス状のクリア信号及び停止信号を出力する。クリア信号及び停止信号は、互いに態様が異なるが、マイコン６における同じ端子（一つの端子）から出力されることになる。なお、クリア信号は、ＷＤＴ５５ｂにおけるカウント値のクリアを指示するための信号である。一方、停止信号は、レギュレータ５１から供給されている電源ＶＯＭの停止を指示するための信号である。
　なお、マイコン６は、クリア信号及び停止信号を間接的に監視部５５に出力してもよい。つまり、マイコン６から出力されたクリア信号及び停止信号を取得して、取得したクリア信号及び停止信号を監視部５５に出力する中間装置（バッファや信号変換回路など）が設けられていてもよい。また、中間装置は、マイコン６から出力されたクリア信号及び停止信号を取得して、マイコン６からクリア信号が出力されたことを示す信号、及びマイコン６から停止信号が出力されたことを示す信号を監視部５５に出力するものであってもよい。
　ここで、図２～図６を用いて、電子制御装置１の処理動作に関して説明する。まず、図２のタイミングｔ０で示すように、マイコン６への電源供給が停止されている状況で、ＣＡＮバスがレセッシブからドミナントになった場合、コンパレータ５３が通信開始信号を出力する。ラッチ回路５４は、通信開始信号が入力されると、起動信号をレギュレータ５１に出力する。そして、レギュレータ５１は、起動信号が入力されると、マイコン６への電源供給を開始する。また、カウンタ５５ｃは、信号線１０２を介して保持信号を出力する。
　このように、電子制御装置１は、電源ＩＣ５からマイコン６への電源供給が停止している場合、ＣＡＮバスにデータが流れると、電源ＩＣ５からマイコン６への電源供給がなされる。つまり、電子制御装置１は、ＣＡＮバスにデータが流れることによって、マイコン６を起動させることができる。言い換えると、電子制御装置１は、ＣＡＮバスでの通信開始によるウェイクアップ機能を備えている。
　マイコン６は、このようにして電源ＶＯＭが供給されると、電源ＶＯＭが供給されている間、図３のフローチャートで示す処理を実行する。言い換えると、マイコン６は、図２のタイミングｔ０以降に、図３に示すフローチャートの処理を実行する。
　まず、ステップＳ１０では、停止条件が成立したか否かを判定する。この停止条件とは、マイコン６自身に対する電源供給の停止を示す条件である。マイコン６は、停止条件が成立していないと判定した場合はステップＳ２０へ進み、停止条件が成立していると判定した場合はステップＳ３０へ進む。
　この停止条件の一例としては、マイコン６がシャットダウン処理を終了していることを採用できる。よって、マイコン６は、自身でのシャットダウン処理が終了していない場合に停止条件が成立していないと判定する。一方、マイコン６は、自身でのシャットダウン処理が終了した場合に停止条件が成立したと判定する。
　なお、シャットダウン処理とは、マイコン６の処理部が実行する処理に必要なデータを記憶部にバックアップする処理である。また、シャットダウン処理は、ダイアグ処理を含むものであってもよい。この場合、処理部は、シャットダウン処理としてダイアグ処理を実行し、このダイアグ処理で得られたダイアグデータを記憶部にバックアップする。
　また、シャットダウン処理を行うための条件としては、例えば、ＣＡＮバスを介してイグニッションオフを示すデータを受信したこと、又は、ＣＡＮバスを介して他のノードからシャットダウンの指示を示すデータを受信したことを採用することができる。更に、マイコン６自身がシャットダウンしてもいいと判定したことを、シャットダウン処理を行うための条件として採用することもできる。
　ステップＳ２０では、クリア信号を出力する。マイコン６は、自身における電源供給の停止条件が成立していない場合、ＷＤＣ端子６３からクリア信号を出力する。これによって、マイコン６は、図２のｔ０からｔ１の期間のように、所定時間毎にＷＤＣ端子６３からクリア信号を出力する。言い換えると、マイコン６は、クリア信号として所定周期のパルス信号を出力する。また、マイコン６は、Ｈ（ハイ）及びＬ（ロウ）を定期的にＷＤＣ端子６３から出力する、と言い換えることもできる。なお、本実施形態では、クリア信号の周期として２ｍｓを採用している。
　このように、マイコン６は、停止条件が成立していない場合、リセット端子６４にリセット信号が入力されないようにするために、所定時間毎にクリア信号をＷＤＣ端子６３から出力する。なお、クリア信号の周期は、ウォッチドッグタイマ５５ｂのカウント値がリセット閾値に達しない程度とする。このようにすることで、マイコン６は、停止条件が成立していない場合、リセット端子６４にリセット信号が入力されて、自らをリセットすることを防止できる。
　なお、マイコン６は、停止条件が成立していない場合、上述のようにクリア信号を出力しつつ、通信ドライバ５２を介してＣＡＮバスに接続されている他のノードと通信するなどの通常制御を行う。よって、図２のｔ０からｔ１の期間のように、マイコン６がクリア信号を出力している期間は、通常制御期間と称することができる。
　ステップＳ３０では、停止信号を出力する。マイコン６は、自身における電源供給の停止条件が成立している場合、ＷＤＣ端子６３から停止信号を出力する。つまり、マイコン６は、自身における電源供給の停止条件が成立している場合、クリア信号の態様を変更して停止信号として出力する。なお、マイコン６は、停止条件が成立している場合、自身に対する電源供給を停止させるために、停止信号をＷＤＣ端子６３から出力する。
　本実施形態では、マイコン６が変更する態様として周期を採用している。つまり、マイコン６は、停止信号を出力する場合、クリア信号の周期を変化させてＷＤＣ端子６３から出力する。上述のように、マイコン６は、ＷＤＣ端子６３から、クリア信号としてのパルス信号を出力する。そして、マイコン６は、ＷＤＣ端子６３から出力しているクリア信号の周期を変化させ、この周期を変化させた信号を停止信号として出力する。このように周期を変更することで、監視部５５は、パルス信号のダウンエッジ間隔、又はアップエッジ間隔のいずれかを計測することで、クリア信号と停止信号とを区別することができる。
　これによって、マイコン６は、図２のｔ１からｔ２の期間のように、所定時間毎にＷＤＣ端子６３から停止信号を出力する。言い換えると、マイコン６は、停止信号として所定周期のパルス信号を出力する。なお、本実施形態では、停止信号の周期として２０ｍｓを採用している。なお、停止信号の周期は、クリア信号の周期よりも長く、且つ、ウォッチドッグタイマ５５ｂのカウント値がリセット発生に達しない程度とする。
　なお、マイコン６は、停止条件が成立している場合、上述のように停止信号を出力しつつ、電源ＶＯＭの停止を待っている状態である。よって、図２のｔ１からｔ２の期間のように、マイコン６が停止信号を出力している期間は、電源遮断待ち受け期間と称することができる。
　一方、電源ＩＣ５は、電源ＩＣ５への電源ＶＯＭが停止されている状況で、ＣＡＮバスがレセッシブからドミナントになった場合、図４に示すフローチャートの処理を所定時間毎に実行する。つまり、電源ＩＣ５は、図２のタイミングｔ０以降に、図４に示すフローチャートの処理を実行する。なお、図４に示すフローチャートは、電源ＩＣ５の処理の一例である。よって、電源ＩＣ５の処理は、これに限定されない。
　ステップＳ１００では、リセット閾値に達しているか否かを判定する。電源ＩＣ５は、ＷＤＴ５５ｂが自身でカウントしたカウント値がリセット閾値に達した場合はステップＳ１９０に進み、リセット閾値に達していない場合はステップＳ１２０に進む。
　ステップＳ９０では、マイコン６をリセットする。電源ＩＣ５は、ＷＤＴ５５ｂがオーバーフロー信号をリセット発生回路５５ｄに出力することで、マイコン６をリセットさせる。マイコン６が暴走などによってクリア信号を出力できない場合、ＷＤＴ５５ｂは、カウントしたカウント値をクリアすることなく、カウント動作を続けることになる。そして、ＷＤＴ５５ｂは、カウント値がリセット閾値に達するとマイコン６をリセットする。このように、本開示は、マイコン６が暴走などによってクリア信号を出力できない場合、マイコン６をリセットすることができる。
　ステップＳ１２０では、パルス信号を受信したか否かを判定する。このとき、電源ＩＣ５は、周波数検出部５５ａがＷＤＣ端子６３から出力されたパルス信号を受信したか否かを判定する。そして、電源ＩＣ５は、周波数検出部５５ａがパルス信号を受信していない場合、図４に示すフローチャートの処理を終了する。一方、電源ＩＣ５は、周波数検出部５５ａがパルス信号を受信した場合、ステップＳ１３０に進む。
　ステップＳ１３０では、態様が変化しているか否かを判定する。このとき、電源ＩＣ５は、周波数検出部５５ａが受信したパルス信号の周波数を検出することで、クリア信号が入力されたか、停止信号が入力されたかを判定する。電源ＩＣ５は、クリア信号が入力されたと判定した場合、つまり、態様が変化していないと判定した場合はステップＳ１４０へ進む。一方、電源ＩＣ５は、停止信号が入力されたと判定した場合、つまり、態様が変化したと判定した場合はステップＳ１５０へ進む。
　ステップＳ１４０では、カウント値をクリアする。電源ＩＣ５は、クリア信号を受信すると、図２のタイミングｔ０からｔ１に示すように、ＷＤＴ５５ｃが自身でカウントしたカウント値をクリアする。なお、ＷＤＴ５５ｃは、カウント値をクリアすると、新たにカウント動作を開始する。
　ステップＳ１５０では、カウント値をクリアする。電源ＩＣ５は、停止信号を受信すると、図２のタイミングｔ１からｔ２に示すように、ＷＤＴ５５ｃが自身でカウントしたカウント値をクリアする。なお、ＷＤＴ５５ｃは、カウント値をクリアすると、新たにカウント動作を開始する。
　このように、ＷＤＴ５５ｃは、図２のタイミングｔ０からｔ２に示すように、ＷＤＣ端子６３から出力されたパルス信号のダウンエッジのタイミングで、カウント値をクリアすると共に、新たにカウント動作を開始する。
　ステップＳ１６０では、カウンタ５５ｃがカウントアップする。そして、ステップＳ１７０では、遮断閾値に達したか否かを判定する。カウンタ５５ｃは、自身でカウントしたカウント値が遮断閾値に達した場合はステップＳ１７０へ進み、カウント値が遮断閾値に達していない場合は図４に示すフローチャートの処理を終了する。
　ステップＳ１８０では、マイコン６への電源供給を停止する。上述のように、カウンタ５５ｃは、カウント値が遮断閾値に達すると、ラッチ回路５４に出力していた保持信号の出力を停止することで、レギュレータ５１によるマイコン６への電源供給を停止させる。
　このようにすることで、マイコン６が停止信号を出力してから、監視部５５がレギュレータ５１によるマイコン６への電源供給を停止させるまでにマージンを持たせることができる。つまり、電源遮断待ち受け状態の時間を、リセット閾値（言い換えると、リセット閾値に対応する時間）よりも長くすることができる。
　また、停止信号が複数回出力されたことで、マイコン６への電源供給を停止すると、マイコン６の誤動作によってクリア信号の出力タイミングが遅れた場合に、レギュレータ５１によるマイコン６への電源供給を停止させることを抑制できる。つまり、停止条件が成立していないにもかからず、レギュレータ５１によるマイコン６への電源供給を停止させてしまうことを抑制できる。
　なお、ステップＳ１３０で態様が変化していないと判定された場合は、図４に示すフローチャートの処理を終了するまで、ステップＳ１５～Ｓ１８０は実行されない。よって、電源ＩＣ５は、単にＷＤＴ５５ｂにおけるカウント値のクリアを指示するためのクリア信号が入力されただけでは、レギュレータ５１によるマイコン６への電源供給を停止しない。
　ここまで説明したように、マイコン６は、停止条件が成立した場合はクリア信号の態様を変更して停止信号として出力する。そして、マイコン６は、停止信号が出力された場合はレギュレータ５１によるマイコン６への電源供給を停止させる。このように、本開示は、マイコン６が自ら自身への電源供給を停止できる。
　さらに、マイコン６は、自ら自身への電源供給を停止させる際に、クリア信号の態様を変更した停止信号を出力する。よって、マイコン６は、クリア信号を出力する端子であるＷＤＣ端子６３から停止信号を出力できる。つまり、本開示は、マイコン６が自ら自身への電源供給を停止させるために、専用の端子をマイコン６に設ける必要がない。このように、本開示は、マイコン６の端子数の増加を抑制することができる。
　また、マイコン６は、発振子６６から出力されたクロック信号に同期して動作するものである。この発振子６６は、マイコン６がリセットする場合、自身への電源供給は継続される。しかしながら、発振子６６は、マイコン６に対する電源供給が停止された場合、自身への電源供給も停止されることになる。また、発振子６６は、自身への電源供給が停止されている状態から電源供給がなされると、発振を開始するものの、発振を開始してから発振振幅電圧が安定するまでに時間がかかる。
　つまり、マイコン６は、自身に対する電源供給が停止されてから電源供給が再開された場合、発振子６６の発振振幅電圧が安定するまでに時間がかかる分、自身がリセットする場合よりも、通常動作（安定して動作可能な状態）に戻るのに時間を要することになる。言い換えると、マイコン６は、自身がリセットする場合よりも、起動に時間を要することになる。
　マイコン６は、自身の電源ＶＯＭ供給の停止条件が成立していない場合はクリア信号を出力し、自身への電源ＶＯＭ供給の停止条件が成立した場合はクリア信号の態様を変更して停止信号として出力する。よって、電子制御装置１は、マイコン６の停止条件が成立していない場合に、マイコン６への電源供給を停止することを抑制できる。つまり、電子制御装置１は、マイコン６が暴走などによってクリア信号を出力できない場合に、マイコン６への電源供給を停止することを抑制できる。言い換えると、電子制御装置１は、マイコン６が暴走などによってクリア信号を出力できない場合に、マイコン６を単にリセットするのではなく、マイコン６に対する電源供給を停止することを抑制できる。従って、電子制御装置１は、マイコン６が暴走などによってクリア信号を出力できない場合に、マイコン６に対する電源供給が停止されることで、必要以上に通常動作に戻るのに時間がかかってしまうことを抑制できる。
　また、本実施形態では、マイコン６がシャットダウン処理を終了していることを停止条件として採用した。しかしながら、本開示はこれに限定されない。本開示は、マイコン６がシャットダウン許可を示す信号を取得したことを停止条件とすることもできる。マイコン６は、上述のようにシャットダウン許可を示す信号を取得可能である。このシャットダウン許可を示す信号とは、例えば、ＣＡＮバスを介してイグニッションオフを示すデータ、ＣＡＮバスを介して他のノードから出力されたシャットダウンの指示を示すデータなどである。
　そして、マイコン６は、シャットダウン許可を示す信号を取得していない場合に停止条件が成立していないと判定してクリア信号を出力する。また、マイコン６は、シャットダウン許可を示す信号を取得した場合に停止条件が成立したと判定して停止信号を出力する。
　また、本実施形態では、マイコン６が変更する態様として周期を採用した。しかしながら、本開示はこれに限定されない。本開示は、マイコン６が変更する態様としてパルス幅を採用できる。この場合、マイコン６は、停止信号を出力する場合、クリア信号のパルス幅を変化させてＷＤＣ端子６３から出力する。上述のように、マイコン６は、ＷＤＣ端子６３から、クリア信号としてのパルス信号を出力する。そして、マイコン６は、ＷＤＣ端子６３から出力しているクリア信号のパルス幅を変化させ、このパルス幅を変化させた信号を停止信号として出力する。このようにパルス幅を変更する場合、監視部５５は、アップエッジとダウンエッジとの間隔を計測することで、クリア信号と停止信号とを区別することができる。
　なお、本実施形態では、停止信号が複数回出力されるとマイコン６への電源供給を停止する例を採用した。しかしながら、本開示はこれに限定されない。本開示は、図６に示すように、停止信号が出力されてから、予め設定された所定時間が経過すると、レギュレータ５１によるマイコン６への電源供給を停止させてもよい。この場合、カウンタ５５ｃは、図示しない発振回路から出力しれたクロック信号をカウントすることで、停止信号を検出してからの経過時間を計測する。そして、カウンタ５５ｃは、カウント値がリセット閾値に達するとレギュレータ５１によるマイコン６への電源供給を停止させる。このようにしても、マイコン６が停止信号を出力してから、監視部５５がレギュレータ５１によるマイコン６への電源供給を停止させるまでにマージンを持たせることができる。
　さらに、本開示は、停止信号が一回出力された場合にマイコン６への電源供給を停止させてもよい。
　また、本実施形態では、本開示を、通信線に接続された複数のノードの一つに採用した。しかしながら、本開示は、これに限定されない。よって、本開示は、ＣＡＮＨ端子３、ＣＡＮＬ端子４、通信ドライバ５２などを備えていなくても目的は達成できる。
　以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上述した実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。

Claims (9)

  1. 　制御部（６）と、
    　前記制御部への電源供給及び電源供給の停止を行う電源供給部（５１）と、
    　前記制御部の動作を監視するものであり、前記制御部からクリア信号が出力されると時間の計測を開始し、計測した時間が予め設定された値に達すると前記制御部をリセットする監視部（５５）と、を備えた電子制御装置であって、
    　前記制御部は、自身の電源供給の停止条件が成立していない場合は前記クリア信号を前記監視部に出力し、自身への電源供給の停止条件が成立した場合は前記クリア信号の態様を変更して停止信号として前記監視部に出力し、
    　前記監視部は、前記クリア信号が出力された場合は計測した時間をクリアすると共に新たに時間の計測を開始し、前記停止信号が出力された場合は前記電源供給部による前記制御部への電源供給を停止させる電子制御装置。
  2. 　前記監視部は、前記停止信号が予め設定された複数回出力されると、前記電源供給部による前記制御部への電源供給を停止させる請求項１に記載の電子制御装置。
  3. 　前記監視部は、前記停止信号が出力されてから、予め設定された所定時間が経過すると、前記電源供給部による前記制御部への電源供給を停止させる請求項１に記載の電子制御装置。
  4. 　通信線に複数のノードが接続されたネットワークに適用されるものであり、
    　前記通信線にデータが流れているか否かを判定する判定部（５３）と、
    　前記電源供給部による前記制御部への電源供給が停止されている場合、前記判定部にてデータが流れていると判定されると前記電源供給部による前記制御部への電源供給を開始させる開始指示部（５４）と、を備え、
    　前記制御部は、前記電源供給部から電源供給されている間、前記通信線を介して送信するデータを出力すると共に、前記通信線を介して送信されたデータを受信する請求項１乃至３のいずれか一項に記載の電子制御装置。
  5. 　前記制御部は、前記停止信号を出力する場合、前記クリア信号の周期を変化させる請求項１乃至４のいずれか一項に記載の電子制御装置。
  6. 　前記制御部は、前記停止信号を出力する場合、前記クリア信号のパルス幅を変化させる請求項１乃至４のいずれか一項に記載の電子制御装置。
  7. 　前記制御部は、自身でのシャットダウン処理が終了していない場合に停止条件が成立していないと判定して前記クリア信号を出力し、自身でのシャットダウン処理が終了した場合に停止条件が成立したと判定して前記停止信号を出力する請求項１乃至６のいずれか一項に記載の電子制御装置。
  8. 　前記制御部は、シャットダウン許可を示す信号を取得可能であり、前記シャットダウン許可を示す信号を取得していない場合に停止条件が成立していないと判定して前記クリア信号を出力し、前記シャットダウン許可を示す信号を取得した場合に停止条件が成立したと判定して前記停止信号を出力する請求項１乃至６のいずれか一項に記載の電子制御装置。
  9. 　前記制御部は、発振子（６６）から出力されたクロック信号に同期して動作する請求項１乃至８のいずれか一項に記載の電子制御装置。
PCT/JP2014/003129 2013-06-17 2014-06-12 電子制御装置 WO2014203501A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-126848 2013-06-17
JP2013126848A JP2015001892A (ja) 2013-06-17 2013-06-17 電子制御装置

Publications (1)

Publication Number Publication Date
WO2014203501A1 true WO2014203501A1 (ja) 2014-12-24

Family

ID=52104253

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003129 WO2014203501A1 (ja) 2013-06-17 2014-06-12 電子制御装置

Country Status (2)

Country Link
JP (1) JP2015001892A (ja)
WO (1) WO2014203501A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022110802A1 (de) 2021-05-28 2022-12-01 Aisin Corporation Steuervorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7347862B1 (ja) 2022-03-15 2023-09-20 Ｎｅｃプラットフォームズ株式会社 情報処理システム、制御方法およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950211A (ja) * 1995-08-10 1997-02-18 Canon Inc 記録装置並びにオプション装置並びに画像処理システム
JP2007000206A (ja) * 2005-06-21 2007-01-11 Olympus Medical Systems Corp 電子内視鏡装置
JP2008530631A (ja) * 2005-02-16 2008-08-07 松下電器産業株式会社 電力供給制御回路および電子回路
JP2013058159A (ja) * 2011-09-09 2013-03-28 Denso Corp 電子制御装置
JP2013109407A (ja) * 2011-11-17 2013-06-06 Nec Fielding Ltd 電力制御システム、電力制御方法およびコンピュータプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950211A (ja) * 1995-08-10 1997-02-18 Canon Inc 記録装置並びにオプション装置並びに画像処理システム
JP2008530631A (ja) * 2005-02-16 2008-08-07 松下電器産業株式会社 電力供給制御回路および電子回路
JP2007000206A (ja) * 2005-06-21 2007-01-11 Olympus Medical Systems Corp 電子内視鏡装置
JP2013058159A (ja) * 2011-09-09 2013-03-28 Denso Corp 電子制御装置
JP2013109407A (ja) * 2011-11-17 2013-06-06 Nec Fielding Ltd 電力制御システム、電力制御方法およびコンピュータプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022110802A1 (de) 2021-05-28 2022-12-01 Aisin Corporation Steuervorrichtung
US11677317B2 (en) 2021-05-28 2023-06-13 Aisin Corporation Control device

Also Published As

Publication number Publication date
JP2015001892A (ja) 2015-01-05

Similar Documents

Publication Publication Date Title
JP5601357B2 (ja) 電子制御装置
US9251632B2 (en) Vehicle diagnostic system
JP5838998B2 (ja) 異常診断システム
JP5818938B1 (ja) 制御装置切替システム
US9889762B2 (en) Control system for charging vehicle battery in response to an unstable state
JP2013106200A (ja) 車両用通信中継装置、スリープ制御方法
JP2016149610A (ja) 通信装置
JP6384332B2 (ja) 電子制御装置
WO2014203501A1 (ja) 電子制御装置
JP5347831B2 (ja) 通信システム
JP4866214B2 (ja) 制御ユニットおよび車載用の多重通信システム
JP5928358B2 (ja) 情報処理装置、監視装置、制御装置
JP2019084942A (ja) 電子制御装置
US9483105B2 (en) Communication system and electronic control unit
JP6477438B2 (ja) 通信装置および通信システム
JP2016058944A (ja) ノード
JP2015154189A (ja) 通信システム、ゲートウェイ装置及び通信ノード並びに通信制御方法
JP2009303457A (ja) 電力供給制御装置
JP6450094B2 (ja) 定周期信号監視回路及び負荷制御用バックアップ信号発生回路
JP2013197982A (ja) ゲートウェイ装置
JP5931695B2 (ja) 制御装置および制御システム
JP5678843B2 (ja) 集積回路装置
JP7378445B2 (ja) 電子制御ユニット、情報処理方法、およびプログラム
WO2021166658A1 (ja) 車載ｅｃｕ、プログラム及び情報処理方法
JP2015108969A (ja) 情報処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14813536

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14813536

Country of ref document: EP

Kind code of ref document: A1