WO2014202410A1 - Halbleiter-leistungsschalter und verfahren zur herstellung eines halbleiter-leistungsschalters - Google Patents

Halbleiter-leistungsschalter und verfahren zur herstellung eines halbleiter-leistungsschalters Download PDF

Info

Publication number
WO2014202410A1
WO2014202410A1 PCT/EP2014/061806 EP2014061806W WO2014202410A1 WO 2014202410 A1 WO2014202410 A1 WO 2014202410A1 EP 2014061806 W EP2014061806 W EP 2014061806W WO 2014202410 A1 WO2014202410 A1 WO 2014202410A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor material
power switch
layer
channel region
Prior art date
Application number
PCT/EP2014/061806
Other languages
English (en)
French (fr)
Inventor
Walter Daves
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to EP14728956.5A priority Critical patent/EP3011597A1/de
Priority to JP2016520371A priority patent/JP2016524332A/ja
Priority to CN201480034527.4A priority patent/CN105283960A/zh
Publication of WO2014202410A1 publication Critical patent/WO2014202410A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Definitions

  • the present invention relates to a semiconductor power switch and a method of manufacturing a semiconductor power switch.
  • Carrier mobility is characterized.
  • the realization of power transistors with sufficiently high breakdown voltages is particularly difficult.
  • the present invention proposes a semiconductor power switch and a method of manufacturing a semiconductor power switch according to the main claims.
  • Advantageous embodiments emerge from the respective subclaims and the following description.
  • drain terminal and a source terminal which are embedded at least in the second semiconductor layer, wherein by means of
  • Drain terminal and the source terminal at least one boundary layer between the first and second semiconductor material is electrically contacted;
  • a gate terminal that at least partially covers the channel area.
  • a circuit breaker may be understood to mean a switching element which is designed to switch a current and / or a voltage which is greater than a predetermined minimum size. It can the
  • Circuit breaker be designed such that it can switch a current and / or a voltage that significantly above a current and / or a
  • a carrier substrate can be understood, for example, as a semiconductor substrate or crystal, onto which further (semiconductor) structures can be applied so that the carrier substrate forms a holding element for the further structures.
  • a bandgap may be understood to mean a band gap or a "forbidden zone" representing an energetic distance between a valence band and a conduction band of a solid,
  • a channel region may be understood to mean a channel of a field effect transistor.
  • Semiconductor layers can be used, wherein the semiconductor materials used in these two layers have different band gaps.
  • a semiconductor power switch can be realized, which in addition to the ability to switch high power and by the relative simple technical manufacturing process can be realized.
  • a semiconductor power switch is also inexpensive to produce.
  • Band gap of the first semiconductor material is different from the band gap of the second semiconductor material
  • drain terminal and a source terminal which are embedded at least in the second semiconductor layer, wherein by means of the drain terminal and the source terminal at least one
  • Boundary layer between the first and second semiconductor material is electrically contacted and by the drain terminal and the source terminal, a channel region between the drain terminal and the source terminal is defined, wherein the channel region is formed to act as an electrical power switch;
  • the channel region is formed to nondestructively conduct an electric current of at least one ampere, in particular an electric current of at least 10 amps and / or wherein the channel region is formed to non-destructive an electrical voltage of at least 50 volts,
  • Such an embodiment of the present invention offers the advantage that high currents or voltages can be switched by the semiconductor power switches without the power switch itself being employed.
  • the first and second semiconductor materials may form an Ill / V compound semiconductor composite.
  • Such an embodiment of the present invention provides the Advantage of a particularly good previously very high electron mobility at a boundary between the first and second semiconductor material. As a result, can be realized particularly fast switching circuit breaker.
  • Another embodiment of the present invention is advantageous, in which the first semiconductor material AIGaN and the second semiconductor material comprise GaN, or in that the first semiconductor material comprises GaN and the second
  • Semiconductor material AIGaN includes. Such an embodiment of
  • the present invention offers the advantage that semiconductor materials which are technically particularly good and easy to process can be used for a circuit breaker, so that such a circuit breaker can also be manufactured very inexpensively in addition to its good circuit properties.
  • the carrier substrate may comprise a holding layer of a holding material, wherein the holding material is different from a main material of the carrier substrate, in particular wherein the main material of the carrier substrate comprises silicon, wherein the first semiconductor material is arranged on the holding layer.
  • a suitable buffer layer is used, a good crystal quality of the first semiconductor layer can be achieved, and at the same time large-area and inexpensive substrates can be used.
  • the gate connection and the channel region may be separated by gate oxide layer, in particular wherein at least one predetermined type of charge carriers is embedded in the gate oxide layer and / or wherein the gate oxide layer has a predetermined density of charge carriers.
  • Such an embodiment of the present invention offers the advantage of the possibility of setting a type of conduction of the circuit breaker, in particular the design of the circuit breaker as a self-locking or self-conducting. Also, a breakdown voltage or
  • Activation voltage can be adjusted by a thickness of the gate oxide layer and / or the density of the predetermined charge carriers in the gate oxide layer.
  • FIG. 1 is a cross-sectional view through a semiconductor power switch according to an embodiment of the present invention
  • FIG. 3 is an illustration of energy levels in materials occurring along the cross-sectional view shown in FIG.
  • the circuit breaker 100 comprises a semiconductor or carrier substrate 1 10, which has a main component 1 15 (for example, a silicon crystal with 1 1 1 - lattice structure) and one on the main component 1 15 applied
  • a main component 1 15 for example, a silicon crystal with 1 1 1 - lattice structure
  • Buffer layer 120 includes.
  • the buffer layer 120 may consist of an AIN seed layer followed by a sequence of AIGaN layers having a gradually decreasing Al concentration.
  • targeted doping with, for example, carbon or iron foreign atoms of at least part of this buffer structure can be used for charge carrier compensation.
  • the buffer layer 120 serves a very good adhesion base for a semiconductor heterostructure 125 arranged on the buffer layer 120.
  • This semiconductor heterostructure 125 may be, for example, a stack of two layers of different semiconductor materials.
  • you can these different semiconductor materials consist of semiconductor materials that have a different bandgap or a
  • Heterostructure 125 can thereby be arranged as a first semiconductor layer 130 (made of a first semiconductor material) and a second semiconductor layer 135 (made of a second semiconductor material) arranged on the first semiconductor layer and an III-V semiconductor composite or an III-V semiconductor Form composite system.
  • the semiconductor material of the first semiconductor layer 130 may be an I II material (i.e., a material of the 3rd main group of the periodic table), whereas the semiconductor material of the second semiconductor layer
  • the first semiconductor material may be a V-type material and the second semiconductor material may be an III-type material.
  • the first semiconductor material AIGaN and the second semiconductor material may be GaN (or comprise these materials accordingly) or vice versa.
  • an interface layer 140 is formed, in which electrons have a particularly high mobility.
  • Boundary layer 140 acts as a two-dimensional electron gas (2DEG) and offers a very good circuit option for high power, d. H. height
  • a drain terminal 145 and a source terminal 150 are provided, which extends through the second semiconductor layer 135 as far as the barrier layer 140 or into the first semiconductor layer. Laterally to the drain terminal 145 and the source terminal 150, d. H. each to the other connection
  • a lateral insulating layer 153 is provided, which is a discharge of electrons from a channel region 160 between the one
  • Gate oxide layer 165 arranged as a gate dielectric. On the gate oxide layer 165, a gate terminal 170 is provided in the region of the channel region 155, so that the semiconductor power switch 100 is formed as a field effect transistor.
  • the channel region 155 can also be understood as a channel of a field-effect transistor. Order now a particularly good setting of a threshold voltage of
  • Semiconductor circuit breaker 100 are now introduced into the gate oxide layer 165 targeted charge carriers, so that a corresponding electric field is created, which is the application of an external voltage at the
  • Gate electrode is equivalent.
  • the threshold voltage of the transistor can be controlled to be shifted, for example, a positive
  • the charge carriers can be introduced into the dielectric by various methods. For example, electrically charged foreign atoms can be introduced into the gate dielectric by means of ion implantation.
  • this introduction of charges into the gate dielectric can be effected by depositing a layer stack which has analogous properties to memory cell technology (eg EPROM or EEPROM devices).
  • memory cell technology eg EPROM or EEPROM devices
  • electrons are injected by the application of a suitable gate voltage to the control oxide in the adhesion sites of the nitride layer.
  • a deletion of memory technology z. B. local UV irradiation to simultaneously on a chip devices with standard threshold voltage
  • Annealing process eg a Si0 2 / Al 2 0 3- layer stack with a
  • Annealing process at a high temperature between 1000-1200 ° C see, for example, "Gas sensor and method for producing such", R341737.
  • the illustrated structure of a semiconductor power switch 100 may be referred to as a standard gate dielectric HEMT structure.
  • the HEMT transistor consists of layers of different types
  • Heterostructure Semiconductor materials with different band gaps
  • compound semiconductors are suitable for this purpose, which consist of elements of the Ill / V group of the periodic table.
  • the material system GaN / AIGaN can be used.
  • Such GaN HEMT transistors can be produced by epitaxially depositing GaN / AlGaN heterostructures on Si, SiC or sapphire substrates.
  • Heterostructure interface 140 move, for example, in the GaN / AIGaN material system.
  • the heterostructure 125 can be contacted laterally by source 150 and drain connections 145, and the channel region 155 between source 155 and drain 145 is controlled by a gate electrode 170.
  • the gate electrode 170 is separated from the channel region 155 by a gate dielectric 165, in which specifically stable charges can be introduced which set the threshold voltage of the transistor.
  • One approach of such a device fabrication process may include the following steps. First, a deposition of a
  • Main component 1 15 of a carrier substrate 1 10 done. Thereafter, a lateral component isolation can be carried out, for example by
  • Circuit breakers 100 are manufactured. Can connect to this
  • FIG. 2 shows a flow chart of a method 200 for producing a semiconductor power switch according to an exemplary embodiment of the present disclosure
  • the method 200 has a step 210 of providing a carrier substrate. Furthermore, the method 200 includes a
  • the method 200 includes a step 230 of forming a
  • Drain terminal and a source terminal which are embedded at least in the second semiconductor layer, wherein by means of the drain terminal and the source terminal, at least one boundary layer between the first and second semiconductor material is electrically contacted and through the
  • the method 200 includes a step 240 of arranging a
  • Gate connection that at least partially covers the channel area.
  • the steps 230 and 240 can also be performed in a different order from that shown here.
  • the gate dielectric can be according to the desired
  • Operating conditions can be varied.
  • a variant of the gate dielectric proposed by the approach presented here and of the method for producing the circuit breaker 100 can be used to stably introduce charges into the gate dielectric 165.
  • this introduction of charges into the gate dielectric can take place in that a deposition of a layer stack takes place, which analog
  • This structure may for example consist of a SONOS structure, as shown in FIG. 2 by way of example in the form of a
  • electrons are injected by the application of a suitable gate voltage to the control oxide in the adhesion sites of the nitride layer. It can also be used in this variant, a deletion of memory technology, z. B. local UV irradiation to simultaneously on a chip devices with standard threshold voltage as well as with modified
  • the invention can be used in all power electronic systems for converting electrical energy, for. B. in the automotive field in hybrid or electric vehicles, as well as in the photovoltaic field for the realization of z. B. inverter systems.
  • an exemplary embodiment comprises a "and / or" link between a first feature and a second feature, then this is to be read so that the embodiment according to one embodiment, both the first feature and the second feature and according to another embodiment either only first feature or only the second feature.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen Halbleiter-Leistungsschalter (100) mit einem Trägersubstrat (110) und einer auf dem Trägersubstrat (110) aufgebrachten ersten Halbleiterschicht (130) aus einem ersten Halbleitermaterial. Weiterhin umfasst der Halbleiter-Leistungsschalter (100) eine auf der ersten Halbleiterschicht (130) aufgebrachte zweite Halbleiterschicht (135) aus einem zweiten Halbleitermaterial, wobei der Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten Halbleitermaterials unterscheidet. Auch umfasst der Halbleiter-Leistungsschalter (100) einen Drainanschluss (145) und einen Sourceanschluss (150), die zumindest in der zweiten Halbleiterschicht (135) eingebettet sind, wobei mittels des Drainanschlusses (145) und des Sourceanschlusses (150) zumindest eine Grenzschicht (140) zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist. Ferner umfasst der Halbleiter-Leistungsschalter (100) einen Kanalbereich (155) zwischen dem Drainanschluss (145) und dem Sourceanschluss (150), wobei der Kanalbereich (155) ausgebildet ist, um als elektrischer Leistungsschalter zu wirken. Schließlich umfasst der Halbleiter- Leistungsschalter (100) einen Gateanschluss (170), der zumindest teilweise den Kanalbereich (155) überdeckt.

Description

Beschreibung
Titel
Halbleiter-Leistungsschalter und Verfahren zur Herstellung eines Halbleiter- Leistungsschalters
Stand der Technik
Die vorliegende Erfindung bezieht sich auf einen Halbleiter-Leistungsschalter sowie ein Verfahren zur Herstellung eines Halbleiter-Leistungsschalters.
Ein HEMT-Transistor (HEMT-Transistor = High-Electron-Mobility Transistor = Transistor mit hoher Elektronenbeweglichkeit) ist eine besondere Bauform des Feldeffekttransistors, die durch einen leitfähigen Kanal mit einer hohen
Ladungsträgerbeweglichkeit gekennzeichnet wird. Besonders schwierig ist dabei allerdings die Realisierung von Leistungstransistoren mit ausreichend hohen Durchbruchspannungen.
Vor diesem Hintergrund wird mit der vorliegenden Erfindung ein Halbleiter- Leistungsschalter sowie ein Verfahren zum Herstellen eines Halbleiter- Leistungsschalters gemäß den Hauptansprüchen vorgestellt. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung.
Vorliegend wird ein Halbleiter-Leistungsschalter mit folgenden Merkmalen vorgestellt:
einem Trägersubstrat;
einer auf dem Trägersubstrat aufgebrachte erste Halbleiterschicht aus einem ersten Halbleitermaterial;
eine auf der ersten Halbleiterschicht aufgebrachte zweite Halbleiterschicht aus einem zweiten Halbleitermaterial, wobei der Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten Halbleitermaterials unterscheidet;
einen Drainanschluss und einen Sourceanschluss, die zumindest in der zweiten Halbleiterschicht eingebettet sind, wobei mittels des
Drainanschlusses und des Sourceanschlusses zumindest eine Grenzschicht zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist;
einen Kanalbereich zwischen dem Drainanschluss und dem
Sourceanschluss, wobei der Kanalbereich ausgebildet ist, um als
elektrischer Leistungsschalter zu wirken; und
einen Gateanschluss, der zumindest teilweise den Kanalbereich überdeckt.
Unter einem Leistungsschalter kann ein Schaltelement verstanden werden, welches ausgebildet ist, um einen Strom und/oder eine Spannung zu schalten, welche/welches größer als eine vorbestimmte Mindestgröße ist. Dabei kann der
Leistungsschalter derart ausgestaltet sein, dass er einen Strom und/oder eine Spannung schalten kann, die deutlich über einem Strom und/oder eine
Spannung liegt, welche in Elementen aus dem Bereich der
Halbleiterspeichertechnologie Verwendung findet. Unter einem Trägersubstrat kann beispielsweise ein Halbleitersubstrat oder -kristall verstanden werden, auf welches weitere (Halbleiter-) Strukturen aufgebracht werden können, sodass das Trägersubstrat Halteelement für die weiteren Strukturen bildet. Unter einem Bandabstand kann eine Bandlücke oder eine„verbotene Zone" verstanden werden, die einen energetischen Abstand zwischen einem Valenzband und einem Leitungsband eines Festkörpers repräsentiert. Unter einem Kanalbereich kann beispielsweise ein Kanal eines Feldeffekttransistors verstanden werden.
Der hier vorgestellte Ansatz basiert auf der Erkenntnis, dass zur Schaltung von hohen Strömen und/oder Spannungen eine Heterostruktur von zwei
Halbleiterschichten verwendbar ist, wobei die in diesen beiden Schichten verwendeten Halbleitermaterialien unterschiedliche Bandlücken aufweisen.
Hierdurch kann eine sehr schnell schaltende Halbleiterstruktur realisiert werden.
Insbesondere durch die Verwendung einer Grenzfläche zwischen der ersten oder zweiten Halbleiterschicht, die eine besonders hohe Elektronenbeweglichkeit aufweist, lässt sich somit ein Halbleiter-Leistungsschalter realisieren, der neben der Fähigkeit zur Schaltung von hohen Leistungen auch durch die relativ einfache technische Herstellungsverfahren der realisiert werden kann. Somit ist ein solcher Halbleiter-Leistungsschalter auch kostengünstig herstellbar.
Auch wird vorliegend ein Verfahren zum Herstellen eines Halbleiter- Leistungsschalters vorgestellt, wobei das Verfahren die folgenden Schritte aufweist:
Bereitstellen eines Trägersubstrats,
Aufbringen einer ersten Halbleiterschicht aus einem ersten Halbleitermaterial auf dem Trägersubstrat und Aufbringen einer zweiten Halbleiterschicht aus einem zweiten Halbleitermaterial auf der ersten Halbleiterschicht, wobei der
Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten Halbleitermaterials unterscheidet;
Ausbilden eines Drainanschlusses und einen Sourceanschlusses, die zumindest in der zweiten Halbleiterschicht eingebettet werden, wobei mittels des Drainanschlusses und des Sourceanschlusses zumindest eine
Grenzschicht zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist und durch den Drainanschluss und den Sourceanschluss ein Kanalbereich zwischen dem Drainanschluss und dem Sourceanschluss definiert wird, wobei der Kanalbereich ausgebildet ist, um als elektrischer Leistungsschalter zu wirken; und
Anordnen eines Gateanschlusses, der zumindest teilweise den Kanalbereich überdeckt.
Besonders günstig ist eine Ausführungsform der vorliegenden Erfindung, bei der der Kanalbereich ausgebildet ist, um zerstörungsfrei einen elektrischen Strom von zumindest einem Ampere, insbesondere einen elektrischen Strom von zumindest 10 Ampere zu leiten und/oder wobei der Kanalbereich ausgebildet ist, um zerstörungsfrei eine elektrische Spannung von zumindest 50 Volt,
insbesondere eine elektrische Spannung von größer 100 Volt zu sperren. Eine derart die Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass von den Halbleiter-Leistungsschalter hohe Ströme oder Spannungen geschaltet werden können, ohne dass der Leistungsschalter selbst beschäftigt wird.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann das erste und zweite Halbleitermaterial einen Ill/V-Verbindungshalbleiter-Verbund bilden. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer besonders guten zuvor sehr hohen Elektronenbeweglichkeit an einer Grenze zwischen dem ersten und zweiten Halbleitermaterial. Hierdurch lassen sich besonders schnell schaltende Leistungsschalter realisieren. Von Vorteil ist ferner eine Ausführungsform der vorliegenden Erfindung, bei der das erste Halbleitermaterial AIGaN und das zweite Halbleitermaterial GaN umfasst, oder dass das erste Halbleitermaterial GaN und das zweite
Halbleitermaterial AIGaN umfasst. Eine solche Ausführungsform der
vorliegenden Erfindung bietet den Vorteil, dass technisch besonders gut und einfach zu verarbeitende Halbleitermaterialien für einen Leistungsschalters verwendet werden können, sodass ein solcher Leistungsschalter an neben seinen guten Schaltungseigenschaften auch noch sehr kostengünstig hergestellt werden kann.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann das Trägersubstrat eine Halteschicht aus einem Haltematerial aufweist, wobei sich das Haltematerial von einem Hauptmaterial des Trägersubstrats unterscheidet, insbesondere wobei das Hauptmaterial des Trägersubstrats Silizium aufweist, wobei das erste Halbleitermaterial auf der Halteschicht angeordnet ist. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass unter der Voraussetzung des Einsatzes einer passenden Pufferschicht eine gute Kristallqualität der ersten Halbleiterschicht erreicht werden kann und gleichzeitig großflächige und kostengünstige Substrate verwendet werden können.
Gemäß einer besonders günstigen Ausführungsform der vorliegenden Erfindung kann der Gateanschluss und vom Kanalbereich durch Gateoxidschicht elektrisch isolierend getrennt sein, insbesondere wobei in die Gateoxidschicht zumindest ein vorbestimmter Typ von Ladungsträgern eingebettet ist und/oder wobei die Gateoxidschicht eine vorbestimmte Dichte von Ladungsträgern aufweist. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil der Möglichkeit der Einstellung eines Leitungstyps des Leistungsschalters, insbesondere der Ausprägung des Leistungsschalters als selbstsperrend oder selbstleitend. Auch kann eine Durchbruchsspannung beziehungsweise
Aktivierungsspannung durch eine Dicke der Gateoxidschicht und/oder der Dichte der vorbestimmten Ladungsträger in der Gateoxidschicht eingestellt werden. Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
Fig. 1 eine Querschnittsansicht durch einen Halbleiter-Leistungsschalter gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 ein Ablaufdiagramm eines Verfahrens gemäß einem
Ausführungsbeispiel der vorliegenden Erfindung; und
Fig. 3 eine Darstellung von Energieniveaus in Materialien, die entlang der in Fig. 1 dargestellten Querschnittsansicht auftreten.
In der nachfolgenden Beschreibung günstiger Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Figuren dargestellten und ähnlich wirkenden Elemente gleiche oder ähnliche
Bezugszeichen verwendet, wobei auf eine wiederholte Beschreibung dieser Elemente verzichtet wird.
Fig. 1 zeigt eine Querschnittsansicht durch einen Halbleiter-Leistungsschalter 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Leistungsschalter 100 umfast ein Halbleiter- oder Trägersubstrat 1 10, welches einen Hauptbestandteil 1 15 (beispielsweise einem Silizium-Kristall mit 1 1 1 - Gitterstruktur) und einer auf dem Hauptbestandteil 1 15 aufgebrachten
Pufferschicht 120 umfasst. Die Pufferschicht 120 kann beispielsweise aus einer AIN-Keimschicht gefolgt von einer Abfolge von AIGaN-Schichten mit graduell sinkender AI Konzentration bestehen. Um die Durchbruchsfestigkeit zu verbessern, kann eine gezielte Dotierung mit beispielsweise Kohlenstoff oder Eisen-Fremdatomen von mindestens einem Teil dieser Pufferstruktur zur Ladungsträgerkompensation eingesetzt werden.
Die Pufferschicht 120 dient dabei eine sehr gute Haftgrundlage für eine auf der Pufferschicht 120 angeordnete Halbleiter-Heterostruktur 125.
Diese Halbleiter-Heterostruktur 125 kann beispielsweise ein Stapel von zwei Schichten unterschiedlicher Halbleitermaterialien sein. Beispielsweise können diese unterschiedlichen Halbleitermaterialien aus Halbleitermaterialien bestehen oder umfassen, die eine unterschiedliche Bandlücke oder einen
unterschiedlichen Bandabstand aufweisen. Die Halbleitermaterialien der
Heterostruktur 125 können dabei als eine erste Halbleiterschicht 130 (aus einem ersten Halbleitermaterial) und eine auf der ersten Halbleiterschicht angeordnete zweite Halbleiterschicht 135 (aus einem zweiten Halbleitermaterial) angeordnet sein und einen Ill-V-Halbleiter-Verbund bzw. ein Ill-V-Halbleiter-Verbundsystem bilden. Dies bedeutet, dass das Halbleitermaterial der ersten Halbleiterschicht 130 ein I Il-Material sein kann (d. h. ein Material aus der 3. Hauptgruppe des Periodensystems), wogegen das Halbleitermaterial der zweiten Halbleiterschicht
135 ein V-Material sein kann (d. h. ein Material aus der 5. Hauptgruppe des Periodensystems). Auch kann das erste Halbleitermaterial ein V-Material sein und das zweite Halbleitermaterial ein Ill-Material sein. Insbesondere kann das erste Halbleitermaterial AIGaN und das zweite Halbleitermaterial GaN sein (oder diese Materialien entsprechend umfassen) oder umgekehrt.
Zwischen den beiden Halbleitermaterialien ist eine Grenzschicht 140 ausgebildet, in der Elektronen eine besonders hohe Beweglichkeit aufweisen. Diese
Grenzschicht 140 wirkt hierbei als zweidimensionales Elektronengas (2DEG) und bietet eine sehr gute Schaltungsmöglichkeit für hohe Leistungen, d. h. hohe
Ströme und/oder Spanungen. Um die Grenzschicht 140 elektrisch kontaktieren zu können, ist ein Drainanschluss 145 und ein Sourceanschluss 150 vorgesehen, der durch die zweite Halbleiterschicht 135 hindurch bis zur Grenzschicht 140 bzw. in die erste Halbleiterschicht reicht. Seitlich zum Drainanschluss 145 bzw. dem Sourceanschluss 150, d. h. der jeweils zum anderen Anschluss
abgewandten Seite hin, ist eine laterale Isolationsschicht 153 vorgesehen, die ein Abfließen von Elektronen aus einem Kanalbereich 160 zwischen dem ein
Drainanschluss 145 und dem Sourceanschluss 150 verhindert. Auf einer Oberfläche 160 der zweiten Halbleiterschicht 135 ist ferner eine
Gateoxidlage 165 als Gatedielektrikum angeordnet. Auf der Gateoxidlage 165 ist im Gebiet des Kanalbereichs 155 ein Gateanschluss 170 vorgesehen, sodass der Halbleiter-Leistungsschalter 100 als ein Feldeffekttransistor ausgebildet ist. Insofern kann der Kanalbereich 155 auch als Kanal eines Feldeffekttransistors verstanden werden. Um nun eine besonders gute Einstellung von einer Einsatzspannung des
Halbleiter-Leistungsschalters 100 zu erreichen, werden nun in die Gateoxidlage 165 gezielt Ladungsträgern eingebracht, sodass ein entsprechendes elektrisches Feld entsteht, welches dem Anlegen einer externen Spannung an der
Gateelektrode äquivalent ist. Somit kann die Einsatzspannung des Transistors kontrolliert verschoben werden, um beispielsweise eine positive
Einsatzspannung, also ein selbstsperrendes Bauelement, zu realisieren. Die Einsatzspannung des so modifizierten Transistors hängt hierbei von der
Flächendichte und der Verteilung der Ladungsträger ab.
Die Ladungsträger können durch verschiedene Verfahren in das Dielektrikum eingebracht werden. Es können beispielsweise elektrisch geladene Fremdatome in das Gatedielektrikum mittels Ionenimplantation eingebracht werden.
Gemäß einer weiteren Variante kann dieses Einbringen von Ladungen in das Gatedielektrikum dadurch erfolgen, dass eine Abscheidung eines Schichtstapels erfolgt, welcher analoge Eigenschaften zur Speicherzellentechnologie besitzt (z. B. EPROM oder EEPROM Bauelemente). In diesem ist es möglich, durch Anlegen einer geeigneten Gatespannung eine bestimmte Ladungsmenge dauerhaft im Schichtstapel zu speichern. Hier werden Elektronen durch das Anlegen einer geeigneten Gatespannung an das Steueroxid in die Haftstellen der Nitridschicht injiziert. Es kann in dieser Variante auch ein Löschverfahren der Speichertechnologie genutzt werden, z. B. lokale UV-Einstrahlung, um auf einem Chip gleichzeitig Bauelemente mit Standard-Einsatzspannung sowie
Bauelemente mit modifizierter Einsatzspannung zu erzeugen. Dies kann z. B. bei der Erstellung monolithisch integrierbarer Schaltungen von Vorteil sein.
In einer weiteren Variante kann eine gezielte Einbringung von Ladung durch die Wahl geeigneter Materialien und die Durchführung eines geeigneten
Temperverfahrens (z. B. ein Si02/Al203-Schichtstapel mit einem
Temperverfahren bei einer hohen Temperatur zwischen 1000-1200°C, siehe zum Beispiel„Gassensor und Verfahren zur Herstellung eines solchen", R341737.
Insofern lässt sich die dargestellte Struktur eines Halbleiter-Leistungsschalters 100 als Standard-HEMT-Struktur mit Gate-Dielektrikum bezeichnen. Vom Aufbau her besteht der HEMT-Transistor aus Schichten verschiedener
Halbleitermaterialien mit unterschiedlich großen Bandlücken (sogenannte Heterostruktur). Es kommen hierfür insbesondere Verbindungshalbleiter infrage, die aus Elementen der Ill/V-Gruppe des Periodensystems bestehen.
Beispielsweise kann das Materialsystem GaN/AIGaN verwendet werden.
Scheidet man diese beiden Materialien aufeinander ab, so bildet sich an der Grenzfläche dieser Materialien auf beiden Seiten des GaN ein
zweidimensionales Elektronengas, das als leitfähiger Kanal dienen kann, da die Elektronenbeweglichkeit darin sehr hoch ist (typischerweise 2000 cm2A s).
Solche GaN-HEMT-Transistoren lassen sich durch epitaktisches Abscheiden von GaN/AIGaN Heterostrukturen auf Si-, SiC- oder Saphir-Substraten herstellen.
Diese Bauelemente sind aufgrund der Anwesenheit des hochleitenden Kanals immer selbstleitend. Selbstsperrende Bauelemente sind allerdings in vielen Anwendungen, beispielsweise im automotive-Bereich, aus Sicherheits- sowie Schaltungsaspekten erwünscht. Um selbstsperrende GaN-Bauelemente zu realisieren, ist es daher notwendig, das 2DEG in der Grenzschicht 140 mittels eines geeigneten Verfahrens im Kanalbereich lokal zu zerstören. Obwohl bereits mehrere solcher Verfahren erfolgreich erscheinen, wie zum Beispiel lokales Abdünnen der AIGaN-Barriere, Fluor-Implantation oder Inversionskanal- Bauelemente, sind diese im Allgemeinen mit deutlichen Performance-Einbußen und/oder Zuverlässigkeitsproblemen verbunden. In dem hier vorgestellten Ansatz wird eine Struktur vorgeschlagen, die dieses Problem adressiert und es ermöglicht, hochperformante selbstsperrende Transistoren auf GaN-Basis zu realisieren. Insbesondere wird vorliegend ein Ansatz für ein Herstellverfahren vorgeschlagen, der es erlaubt, gezielt Ladung in einem Gate-Dielektrikum 165 einzubringen, um somit die Einsatzspannung des GaN-HEMTs einzustellen. Es lassen sich hiedurch durch ein einfaches Verfahren selbstsperrende Bauelemente
realisieren, die mehrere Vorteile gegenüber den herkömmlichen Konzepten aufweisen.
Durch den hier vorgeschlagenen Ansatz lässt sich somit ein Bauelement herstellen, bei dem die Ladungsträger an einer 2-dimensionalen
Heterostrukturgrenzfläche 140 bewegen, zum Beispiel im GaN/AIGaN- Materialsystem. Dabei kann die Heterostruktur 125 seitlich durch Source- 150 und Drainanschlüsse 145 kontaktiert werden, und der Kanalbereich 155 zwischen Source 155 und Drain 145 durch eine Gateelektrode 170 gesteuert. Die Gatelektrode 170 ist dabei vom Kanalbereich 155 durch ein Gate-Dielektrikum 165 getrennt, in welches sich gezielt stabile Ladungen einbringen lassen, welche die Einsatzspannung des Transistors einstellen.
Ein Ansatz eines solchen Verfahrens zur Bauelementherstellung kann die folgenden Schritte aufweisen. Zunächst kann eine Abscheidung einer
Bufferschicht 120 und einer GaN/AIGaN-Heterostruktur 125 auf einem
Hauptbestandteil 1 15 eines Trägersubstrats 1 10 erfolgen. Hiernach kann eine laterale Bauelement-Isolation ausgeführt werden, beispielsweise durch
Ionenimplantation in der lateralen Isolationsschicht 153 des Leistungsschalters 100 aus Fig. 1 . Hiernach erfolgt eine Abscheidung eines Gate-Dielektrikums 165, in welches gezielt Ladungen eingebracht werden können. Diese Ladungen bewirken je nach Polarität, Flächenkonzentration und Verteilung eine
Verschiebung der elektrischen Eigenschaften des HEMT-Transistors 100.
Insbesondere können beispielsweise selbstsperrende Bauelemente als
Leistungsschalter 100 hergestellt werden. Hieran anschließen kann eine
Abscheidung und Strukturierung einer Gate-Elektrode 170 erfolgen, worauf eine Kontaktierung des 2DEG (d. h. der Grenzschicht 140) durch Source- 150 und Drain-Anschlüssen 145 erfolgt.
Fig. 2 zeigt ein Ablaufdiagramm eines Verfahrens 200 zum Herstellen eines Halbleiter-Leistungsschalters gemäß einem Ausführungsbeispiel der
vorliegenden Erfindung. Dabei weist das Verfahren 200 einen Schritt 210 des Bereitstellens eines Trägersubstrats. Ferner umfasst das Verfahren 200 einen
Schritt 220 des Aufbringens einer ersten Halbleiterschicht aus einem ersten Halbleitermaterial auf dem Trägersubstrat und Aufbringen einer zweiten
Halbleiterschicht aus einem zweiten Halbleitermaterial auf der ersten
Halbleiterschicht, wobei der Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten Halbleitermaterials unterscheidet. Weiterhin umfasst das Verfahren 200 einen Schritt 230 des Ausbildens eines
Drainanschlusses und einen Sourceanschlusses, die zumindest in der zweiten Halbleiterschicht eingebettet werden, wobei mittels des Drainanschlusses und des Sourceanschlusses zumindest eine Grenzschicht zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist und durch den
Drainanschluss und den Sourceanschluss ein Kanalbereich zwischen dem Drainanschluss und dem Sourceanschluss definiert wird, wobei der Kanalbereich ausgebildet ist, um als elektrischer Leistungsschalter zu wirken. Schließlich umfasst das Verfahren 200 einen Schritt 240 des Anordnens eines
Gateanschlusses, der zumindest teilweise den Kanalbereich überdeckt. Die Schritte 230 und 240 können dabei auch in einer anderen als der hier dargestellten Reihenfolge ausgeführt werden.
Um eine besonders gute Wirkungsweise des Leistungsschalters 100 zu erreichen, kann das Gatedielektrikum entsprechend den gewünschten
Einsatzbedingungen variiert werden. Beispielsweise kann eine mit dem hier vorgestellten Ansatz vorgeschlagene Variante des Gatedielektrikums und des Verfahrens zur Herstellung des Leistungsschalters 100 verwendet werden, um stabil Ladungen in das Gatedielektrikum 165 einzubringen. Gemäß einer ersten Variante kann dieses Einbringen von Ladungen in das Gatedielektrikum dadurch erfolgen, dass eine Abscheidung eines Schichtstapels erfolgt, welcher analoge
Eigenschaften zur Speicherzellentechnologie besitzt (z. B. EPROM oder EEPROM Bauelemente). In diesem ist es möglich, durch Anlegen einer geeigneten Gatespannung eine bestimmte Ladungsmenge dauerhaft im
Schichtstapel zu speichern. Diese Struktur kann beispielsweise aus einer SONOS-Struktur bestehen, wie sie in der Fig. 2 exemplarisch in der Form eines
Energieniveaudiagramms dargestellt ist.
Hier werden Elektronen durch das Anlegen einer geeigneten Gatespannung an das Steueroxid in die Haftstellen der Nitridschicht injiziert. Es kann in dieser Variante auch ein Löschverfahren der Speichertechnologie genutzt werden, z. B. lokale UV-Einstrahlung, um auf einem Chip gleichzeitig Bauelemente mit Standard-Einsatzspannung sowie Bauelemente mit modifizierter
Einsatzspannung zu erzeugen. Dies kann z. B. bei der Erstellung monolithisch integrierbarer Schaltungen von Vorteil sein.
2) Abscheidung einer dielektrischen Schicht, z. B. Si02, und gezielte Einbringung von Ladung mittels Ionenimplantation. Diese Variante hat den Vorteil, dass durch die Wahl einer geeigneten Implantationsdosis die elektrischen Eigenschaften des Bauelements (in einem bestimmten Intervall) kontinuierlich eingestellt werden können. Ein ähnliches Verfahren wird z. B. in sogenannten„nanocrystal MOS memories" angewandt, siehe z. B. US 6,690,059 B1 Feb 10 2004. 3) Abscheidung eines Schichtstapels und gezielte Einbringung von Ladung durch ein geeignetes Temperverfahren (z. B. ein Si02/AI203 Schichtstapel mit einem Temperverfahren bei einer hohen Temperatur zwischen 1000-1200°C, siehe z.
Die Erfindung kann in allen leistungselektronischen Systemen zur Wandlung elektrischer Energie genutzt werden, z. B. im automotive-Bereich bei Hybridoder Elektrofahrzeugen, sowie im Photovoltaik-Bereich für die Realisierung von z. B. Invertersystemen.
Die beschriebenen und in den Figuren gezeigten Ausführungsbeispiele sind nur beispielhaft gewählt. Unterschiedliche Ausführungsbeispiele können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann ein Ausführungsbeispiel durch Merkmale eines weiteren Ausführungsbeispiels ergänzt werden.
Ferner können erfindungsgemäße Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden.
Umfasst ein Ausführungsbeispiel eine„und/oder"-Verknüpfung zwischen einem ersten Merkmal und einem zweiten Merkmal, so ist dies so zu lesen, dass das Ausführungsbeispiel gemäß einer Ausführungsform sowohl das erste Merkmal als auch das zweite Merkmal und gemäß einer weiteren Ausführungsform entweder nur das erste Merkmal oder nur das zweite Merkmal aufweist.

Claims

Ansprüche
1 . Halbleiter-Leistungsschalter (100) mit folgenden Merkmalen:
einem Trägersubstrat (1 10);
einer auf dem Trägersubstrat (1 10) aufgebrachte erste Halbleiterschicht (130) aus einem ersten Halbleitermaterial;
eine auf der ersten Halbleiterschicht (130) aufgebrachte zweite
Halbleiterschicht (135) aus einem zweiten Halbleitermaterial, wobei der Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten Halbleitermaterials unterscheidet;
- einen Drainanschluss (145) und einen Sourceanschluss (150), die
zumindest in der zweiten Halbleiterschicht (135) eingebettet sind, wobei mittels des Drainanschlusses (145) und des Sourceanschlusses (150) zumindest eine Grenzschicht (140) zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist;
- einen Kanalbereich (155) zwischen dem Drainanschluss (145) und dem
Sourceanschluss (150), wobei der Kanalbereich (155) ausgebildet ist, um als elektrischer Leistungsschalter zu wirken; und
eine Gateanschluss (170), der zumindest teilweise den Kanalbereich (155) überdeckt.
2. Halbleiter-Leistungsschalter (100) gemäß Anspruch 1 , dadurch
gekennzeichnet, dass der Kanalbereich (155) ausgebildet ist, um zerstörungsfrei einen elektrischen Strom von zumindest einem Ampere, insbesondere einen elektrischen Strom von zumindest 10 Ampere zu leiten und/oder
dass der Kanalbereich ausgebildet ist, um zerstörungsfrei eine elektrische Spannung von zumindest 50 Volt, insbesondere eine elektrische Spannung von 100 Volt zu sperren. Halbleiter-Leistungsschalter (100) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das erste und zweite
Halbleitermaterial einen Ill/V-Verbindungshalbleiter-Verbund (125) bilden.
Halbleiter-Leistungsschalter (100) gemäß Anspruch 3, dadurch
gekennzeichnet, dass das erste Halbleitermaterial AIGaN und das zweite Halbleitermaterial GaN umfasst, oder dass das erste Halbleitermaterial GaN und das zweite Halbleitermaterial AIGaN umfasst.
Halbleiter-Leistungsschalter (100) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (1 10) zumindest eine Halteschicht (120) aus einem Haltematerial aufweist, wobei sich das Haltematerial von einem Hauptmaterial (1 15) des Trägersubstrats (1 10) unterscheidet, insbesondere wobei das Hauptmaterial (1 15) des Trägersubstrats (1 10) Silizium aufweist, wobei das erste Halbleitermaterial auf der Halteschicht (1 15) angeordnet ist.
Halbleiter-Leistungsschalter (100) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Gateanschluss (170) und vom Kanalbereich (155) durch eine Gateoxidschicht (165) elektrisch isolierend getrennt ist, insbesondere wobei in die Gateoxidschicht (165) zumindest ein vorbestimmter Typ von Ladungsträgern eingebettet ist und/oder wobei die Gateoxidschicht (165) eine vorbestimmte Dichte von Ladungsträgern aufweist.
Verfahren (200) zum Herstellen eines Halbleiter-Leistungsschalters (100), wobei das Verfahren (200) die folgenden Schritte aufweist:
Bereitstellen (210) eines Trägersubstrats (1 10),
Aufbringen (220) einer ersten Halbleiterschicht (130) aus einem ersten Halbleitermaterial auf dem Trägersubstrat (1 10) und Aufbringen einer zweiten Halbleiterschicht (135) aus einem zweiten Halbleitermaterial auf der ersten Halbleiterschicht (130), wobei der Bandabstand des ersten Halbleitermaterials sich vom Bandabstand des zweiten
Halbleitermaterials unterscheidet;
Ausbilden (230) eines Drainanschlusses (145) und einen
Sourceanschlusses (150), die zumindest in der zweiten Halbleiterschicht (135) eingebettet werden, wobei mittels des Drainanschlusses (145) und des Sourceanschlusses (150) zumindest eine Grenzschicht zwischen dem ersten und zweiten Halbleitermaterial elektrisch kontaktierbar ist und durch den Drainanschluss (145) und den Sourceanschluss (150) ein Kanalbereich (155) zwischen dem Drainanschluss und dem
Sourceanschluss definiert wird, wobei der Kanalbereich ausgebildet ist, um als elektrischer Leistungsschalter zu wirken; und
Anordnen (240) eines Gateanschlusses (170), derart, dass der
Gatenanschluss (170) zumindest teilweise den Kanalbereich (155) überdeckt.
PCT/EP2014/061806 2013-06-18 2014-06-06 Halbleiter-leistungsschalter und verfahren zur herstellung eines halbleiter-leistungsschalters WO2014202410A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP14728956.5A EP3011597A1 (de) 2013-06-18 2014-06-06 Halbleiter-leistungsschalter und verfahren zur herstellung eines halbleiter-leistungsschalters
JP2016520371A JP2016524332A (ja) 2013-06-18 2014-06-06 半導体パワースイッチ及び半導体パワースイッチの製造方法
CN201480034527.4A CN105283960A (zh) 2013-06-18 2014-06-06 半导体功率开关和用于制造半导体功率开关的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013211360.9 2013-06-18
DE201310211360 DE102013211360A1 (de) 2013-06-18 2013-06-18 Halbleiter-Leistungsschalter und Verfahren zur Herstellung eines Halbleiter-Leistungsschalters

Publications (1)

Publication Number Publication Date
WO2014202410A1 true WO2014202410A1 (de) 2014-12-24

Family

ID=50897618

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/061806 WO2014202410A1 (de) 2013-06-18 2014-06-06 Halbleiter-leistungsschalter und verfahren zur herstellung eines halbleiter-leistungsschalters

Country Status (5)

Country Link
EP (1) EP3011597A1 (de)
JP (1) JP2016524332A (de)
CN (1) CN105283960A (de)
DE (1) DE102013211360A1 (de)
WO (1) WO2014202410A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690059B1 (en) 2002-08-22 2004-02-10 Atmel Corporation Nanocrystal electron device
US20120019284A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
JP2007165446A (ja) * 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
EP1978550A4 (de) * 2005-12-28 2009-07-22 Nec Corp Feldeffekttransistor und mehrschichtiger epitaxialfilm zur verwendung bei der herstellung eines feldeffekttransistors
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
EP2360728B1 (de) * 2010-02-12 2020-04-29 Infineon Technologies Americas Corp. Verstärkungsmodus-Transistoren aus einem Nitrid der Gruppe III mit dielektrischer Struktur mit einem einzigen Gate
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2012156332A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
JP2013074128A (ja) * 2011-09-28 2013-04-22 Sharp Corp スイッチング素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690059B1 (en) 2002-08-22 2004-02-10 Atmel Corporation Nanocrystal electron device
US20120019284A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3011597A1 *

Also Published As

Publication number Publication date
CN105283960A (zh) 2016-01-27
DE102013211360A1 (de) 2014-12-18
JP2016524332A (ja) 2016-08-12
EP3011597A1 (de) 2016-04-27

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE112006001893B4 (de) Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil und Verfahren zur Herstellung desselben
DE69838307T2 (de) Vertikal-Sperrschicht-Feldeffekttransistoren
DE102013003283B4 (de) Tunneltransistor und Verfahren
WO2014202409A1 (de) Transistor und verfahren zur herstellung eines transistors
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
EP0228516A2 (de) Modulationsdotierter Feldeffekttransistor
DE102011052139A1 (de) Selbstsperrender Feldeffekttransistor, Herstellungsverfahren dafür und Verfahren zum Programmieren eines Leistungs-Feldeffekttransistors
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102017210711A1 (de) Halbleiterbauelement
DE112010003403T5 (de) Transistoren mit einer Gate-Isolationsschicht mit einer Kanalverarmungsgrenzschichtladung und diesbezügliches Herstellungsverfahren
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102020215006A1 (de) Vertikales Leistungshalbleiterbauelement und Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
DE102008008931B3 (de) Vorrichtung und Verfahren zum Schalten von elektrischen Signalen und Leistungen
WO2014202410A1 (de) Halbleiter-leistungsschalter und verfahren zur herstellung eines halbleiter-leistungsschalters
DE102011053641A1 (de) SiC-MOSFET mit hoher Kanalbeweglichkeit
DE3731000C2 (de) Integrierte Halbleiteranordnung mit p-Kanal- und n-Kanal-Feldeffekttransistoren
DE102020202034A1 (de) Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren
DE102020201997A1 (de) Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors
DE102005003127B3 (de) Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben
DE102004047073B3 (de) Verfahren zur Herstellung einer Randpassivierung bei einem Halbleiterbauelement und zugehöriges Halbleiterbauelement

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480034527.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14728956

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2014728956

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2016520371

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE