WO2014166146A1 - FinFET及其制造方法 - Google Patents
FinFET及其制造方法 Download PDFInfo
- Publication number
- WO2014166146A1 WO2014166146A1 PCT/CN2013/076485 CN2013076485W WO2014166146A1 WO 2014166146 A1 WO2014166146 A1 WO 2014166146A1 CN 2013076485 W CN2013076485 W CN 2013076485W WO 2014166146 A1 WO2014166146 A1 WO 2014166146A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- gate
- conductor layer
- substrate
- layer
- gate conductor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 95
- 238000000059 patterning Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Definitions
- a FinFET comprising: a substrate; a fin formed on the substrate; a gate stack formed on the substrate intersecting the fin, including a gate dielectric layer and a gate conductor layer; a first side wall and a second side wall sequentially formed on the sidewall of the gate stack, wherein the first side wall covers a height from a top surface of the gate stack to a position substantially corresponding to a top surface of the fin, and the second side The wall covers substantially the entire height of the stack of gates.
- Layers/elements may be located directly on the other layer/element, or a centering layer/element may be present between them.
- the layer/element may be "under” the other layer/element when the orientation is reversed.
- first sidewall a protective spacer (hereinafter referred to as "first sidewall") may be formed on the sidewall of the gate conductor layer. Then, the gate conductor layer is continuously etched (e.g., completely removing portions other than the portion of the gate conductor layer corresponding to the gate pattern) to form a gate pattern. During the second etching process, the occurrence of the guttering phenomenon can be avoided (at least to some extent) due to the presence of the first side wall.
- a FinFET is also provided.
- the FinFET can include a fin formed on the substrate and a gate stack intersecting the fin.
- the side walls of the gate stack are formed by such side wall structures: the first side wall and the second side wall are sequentially stacked on the side walls of the gate stack.
- the first side wall may cover a height from a top surface of the gate stack to a position substantially corresponding to a top surface of the fin, and the second side wall may cover substantially the entire height of the gate stack.
- Such a FinFET can be produced, for example, by the above method.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种FinFET及其制造方法。一示例方法可以包括：在衬底上形成鳍；在衬底上依次形成覆盖鳍的栅介质层和栅导体层；按照要形成的栅图案，对栅导体层进行刻蚀，其中刻蚀停止于大致与鳍的顶面相对应的位置；在刻蚀后的栅导体层的侧壁上形成第一侧墙；继续刻蚀栅导体层，以形成栅图案；以及在继续刻蚀后的栅导体层的侧壁上形成第二侧墙。
Description
FinFET及其制造方法 本申请要求了 2013年 4月 8 日提交的、 申请号为 201310119849.6、 发明 名称为 "FinFET 及其制造方法" 的中国专利申请的优先权， 其全部内容通过 引用结合在本申请中。 技术领域
本公开涉及半导体领域， 更具体地， 涉及一种 FinFET及其制造方法。 背景技术
为了应对半导体器件的不断小型化所带来的挑战，已经提出了多种高性能 器件， 例如 FinFET (鰭式场效应晶体管）等。 FinFET是一种立体型器件， 包 括在衬底上竖直形成的鰭 （fin ) 以及与鰭相交的栅堆叠。 在栅的控制下， 可 以在鰭中形成器件的导电沟道。 由于可以提升鰭的高度而不增加其占用面积 ( footprint ), 从而可以增加每单位占用面积的电流驱动能力。
但是， 随着器件的不断小型化， FinFET 的制造也面临更多挑战。 例如， 栅堆叠（特别是其中的栅导体）位于鰭上方的部分与其他部分之间存在高度差。 这样， 在对栅堆叠（特别是其中的栅导体）进行构图时， 因为其他部分需要更 大的刻蚀量， 所以容易造成栅堆叠位于鰭上方的部位存在掏槽 （notching )现 象。 这会影响器件的性能。 发明内容
本公开的目的至少部分地在于提供一种 FinFET及其制造方法， 以有助于 更可靠地制造 FinFET。
根据本公开的一个方面， 提供了一种制造 FinFET的方法， 包括： 在衬底 上形成鰭； 在衬底上依次形成覆盖鰭的栅介质层和栅导体层； 按照要形成的栅 图案， 对栅导体层进行刻蚀， 其中刻蚀停止于大致与鰭的顶面相对应的位置； 在刻蚀后的栅导体层的侧壁上形成第一侧墙； 继续刻蚀栅导体层， 以形成栅图 案； 以及在继续刻蚀后的栅导体层的侧壁上形成第二侧墙。
根据本公开的另一方面， 提供了一种 FinFET, 包括： 衬底； 在衬底上形 成的鰭； 在衬底上形成的与鰭相交的栅堆叠， 包括栅介质层和栅导体层； 以及 在栅堆叠侧壁上的依次形成的第一侧墙和第二侧墙， 其中， 第一侧墙覆盖从栅 堆叠的顶面至大致与鰭的顶面相对应的位置的高度，而第二侧墙覆盖栅堆叠的 基本上整个高度。
根据本发明的示例性实施例，对栅导体的刻蚀分成两次。 第一刻蚀停止于 大致与鰭的顶面相对应的位置。 此时， 可以在栅导体的侧壁上形成第一侧墙。 第一侧墙可以保护栅导体， 以避免在随后的第二刻蚀中发生掏槽现象。在形成 第一侧墙之后， 再进行第二刻蚀， 以完成栅导体的刻蚀。 在刻蚀后的栅导体两 侧， 可以形成第二侧墙， 以构成完整的栅侧墙。 附图说明
通过以下参照附图对本公开实施例的描述， 本公开的上述以及其他目的、 特征和优点将更为清楚， 在附图中：
图 1-7是示出了根据本公开实施例的制造 FinFET的流程中多个阶段的示 意图；
图 8是示出了根据本公开另一实施例的应用替代栅工艺的示意图。 具体实施方式
以下， 将参照附图来描述本公开的实施例。 但是应该理解， 这些描述只是 示例性的， 而并非要限制本公开的范围。 此外， 在以下说明中， 省略了对公知 结构和技术的描述， 以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比 例绘制的， 其中为了清楚表达的目的， 放大了某些细节， 并且可能省略了某些 细节。 图中所示出的各种区域、 层的形状以及它们之间的相对大小、位置关系 仅是示例性的， 实际中可能由于制造公差或技术限制而有所偏差， 并且本领域 技术人员根据实际所需可以另外设计具有不同形状、 大小、 相对位置的区域 / 层。
在本公开的上下文中， 当将一层 /元件称作位于另一层 /元件 "上" 时， 该
层 /元件可以直接位于该另一层 /元件上， 或者它们之间可以存在居中层 /元件。 另外，如果在一种朝向中一层 /元件位于另一层 /元件"上"，那么当调转朝向时， 该层 /元件可以位于该另一层 /元件 "下"。
根据本公开的实施例， 提供了一种制造 FinFET的方法。 根据该方法， 在 衬底上形成鰭之后， 为形成栅堆叠， 可以依次形成栅介质层和栅导体层。 与常 规工艺中直接将栅导体层构图为栅图案的技术不同，可以将对栅导体的构图分 成两次进行。 具体地， 可以按照要形成的栅图案， 先对栅导体层进行部分刻蚀 (例如， 部分地去除栅导体层中与栅图案相对应的部分之外的其他部分）。 例 如， 该刻蚀可以停止于大致与鰭的顶面相对应的位置。 在如此刻蚀之后， 可以 在栅导体层的侧壁上形成保护侧墙（以下称作 "第一侧墙"）。 然后， 继续对栅 导体层进行刻蚀（例如， 完全去除栅导体层中与栅图案相对应的部分之外的其 他部分）， 以形成栅图案。 在该第二刻蚀过程中， 由于第一侧墙的存在， 可以 (至少一定程度上）避免掏槽现象的发生。
在如上所述完成栅导体的构图之后， 可以按照各种方式来继续形成 FinFET„ 例如， 可以在栅导体的侧壁上形成栅侧墙（以下称作 "第二侧墙"）。 还可以例如通过源 /漏注入等方式来形成源 /漏区。
另外， 根据一有利示例， 还可以应用替代栅工艺。 例如， 上述形成的栅介 质层和栅导体层可以为牺牲栅介质层和牺牲栅导体层。在这种情况下， 可以去 除第二侧墙限定的空间内的牺牲栅导体层和牺牲栅介质层，并在该空间内依次 形成替代栅介质层和替代栅导体层。
才艮据本公开的实施例 ,还提供了一种 FinFET。该 FinFET可以包括在衬底 上形成的鰭以及与鰭相交的栅堆叠。根据一有利示例，栅堆叠的侧壁上形成由 这样的侧墙结构： 第一侧墙和第二侧墙依次堆叠与栅堆叠的侧壁上。 第一侧墙 可以覆盖从栅堆叠的顶面至大致与鰭的顶面相对应的位置的高度，而第二侧墙 可以覆盖栅堆叠的基本上整个高度。 这种 FinFET例如可以通过上述方法来制 造。
本公开可以各种形式呈现， 以下将描述其中一些示例。
如图 1 (图 1 ( a )为俯视图， 图 1 ( b ) 为沿图 1 ( a ) 中 BB'线的截面图） 所示， 提供衬底 1000。 衬底 1000可以是各种形式的合适衬底， 例如体半导体
衬底如 Si、 Ge等， 化合物半导体衬底如 SiGe、 GaAs、 GaSb、 AlAs、 InAs、 InP、 GaN、 SiC、 InGaAs, InSb、 InGaSb 等， 绝缘体上半导体衬底（SOI ) 等。 为方便说明， 以下以体硅衬底及硅系材料为例进行描述。
在衬底 1000上， 形成有鰭 1002。 在衬底 1000为体硅衬底的情况下， 鰭 1002例如可以通过对衬底 1000直接进行构图来形成。
在此需要指出的是， 存在多种方式来在衬底上形成鰭。 例如， 可以通过在 衬底上外延半导体层并对该外延半导体层进行构图来形成鰭。 因此， 本申请中 的描述 "在衬底上形成鰭" 包括在任意合适的衬底上以任意合适的方式来形成 任意适当形状的鰭。
另外，在衬底 1000为体硅衬底的情况下，还可以在衬底 1000上在鰭 1002 两侧形成隔离层 1004。隔离层 1004例如可以通过在衬底上淀积电介质层（如， 氧化物） 并回蚀来形成。
在此需要指出的是，形成隔离层并非是必需的。例如，在衬底 1000为 SOI 衬底（可以包括基底衬底、 埋入绝缘层和 SOI半导体层） 的情况下， 可以由 该 SOI衬底本身的埋入绝缘层来充当这种隔离层， 而 SOI半导体层则可以用 来形成鰭。
然后， 如图 2 (图 2 ( a )为俯视图， 图 2 ( b )为沿图 2 ( a ) 中 BB'线的 截面图）所示， 可以在形成有鰭 1002的衬底 1000上（在该示例中， 在隔离层 1004上）依次形成栅介质层 1006和栅导体层 1008。 栅介质层 1006可以包括 氧化物 （如氧化硅）， 厚度为约 l-5nm, 例如通过淀积或热氧化来形成。 栅导 体层 1008可以包括多晶硅或非晶硅， 例如通过淀积来形成。 在该示例中， 栅 导体层 1008的厚度超过鰭 1002的顶面。 可以按需对栅导体层 1008进行平坦 化处理， 例如化学机械抛光（CMP ), 使其表面大致平坦。
接下来， 可以对栅介质层 1006和栅导体层 1008进行构图。 在该示例中， 构图分为两步进行。
具体地， 如图 3 (图 3 ( a ) 为俯视图， 图 3 ( b ) 为沿图 3 ( a ) 中 BB'线 的截面图， 图 3 ( c )为沿图 3 ( a ) 中 CC'线的截面图， 图 3 ( d )为沿图 3 ( a ) 中 DD'线的截面图）所示， 可以在栅导体层 1008上形成掩模层（未示出）， 例 如光刻胶或硬掩膜， 并通过光刻将其构图为与栅图案相对应的形状（在该示例
中， 图 3 (a) 中 "G" 所示的条状）。 接着， 可以对栅导体层 1008进行刻蚀如 反应离子刻蚀 （RIE)。 在此， 通过控制 RIE的工艺参数如离子能量、 反应时 间等， 使得刻蚀停止在大致与鰭 1002的顶面 （或者， 栅介质层 1006的顶面） 相对应的位置。 这样， 如图 3 (c)和 3 (d)所示， 在鰭 1002的顶面上方， 栅 导体层 1008已经基本上形成为与栅图案 G相对应的条状； 而在鰭 1002的顶 面所在平面的下方， 栅导体层 1008仍然保留。
在继续刻蚀鰭 1002的顶面所在平面下方的栅导体层 1008时，由于鰭 1002 顶面上方的条状栅导体非常细小（随着器件的小型化有逐渐变小的趋势， 例如 约 10-30nm), 如果不对其加以保护， 则特别容易出现掏槽现象。 为此， 根据 本公开的有利示例， 可以在栅导体层 1008 的侧壁上形成保护侧墙 （spacer) (即， "第一侧墙"）。
具体地， 如图 4 (图 4 (a)是与图 3 (c)对应的截面图， 图 4 (b)是与 图 3 (d)对应的截面图）所示， 在图 3所示的结构上形成一薄的介质层 1010。 该介质层 1010可以包括含氮材料， 如氮化物 （如氮化硅）或 Si-Br-N-0等， 厚度为约 0.1-2nm, 例如通过淀积或氮化反应来形成。 然后， 可以对该介质层 1010进行刻蚀如 RIE, 去除其横向延伸部分， 从而得到第一侧墙 1010, 如图 5 (图 5 (a)是与图 4 (a)对应的截面图， 图 5 (b)是与图 4 (b)对应的截 面图）所示。
在形成侧墙 1010之后， 如图 5 (b) 所示， 可以继续对栅导体层 1008进 行构图， 使其形成为与栅图案 G相对于的形状。 在该继续构图过程中， 由于 第一侧墙 1010的存在， 位于鰭顶面上方的 （已在之前完成构图的 )条状栅导 体层部分基本上不会出现掏槽现象。
图 6示出了栅导体层 1008构图后的俯视图。 如图 6所示， 条状的栅导体 层 1008与鰭 1002相交。 随后， 本领域技术人员可以应用本领域各种技术， 来 进一步制作 FinFET的其他部分。
例如， 可以构图后的栅导体层 1008为掩模， 进行晕圈 （halo)和延伸区 ( extension )注入。 之后， 可以如图 7 (图 7 (a)为俯视图， 图 7 (b)为沿图 7 (a) 中 CC'线的截面图， 图 7 (c) 为沿图 7 (a) 中 DD'线的截面图）所示， 在构图后的栅导体层 1008侧壁上形成栅侧墙（即， 第二侧墙） 1012。 本领域
技术人员知道多种方式来形成这种侧墙， 在此不再赘述。 第二侧墙 1012可以 包括氮化物 （如氮化硅）， 厚度为约 10-40nm。 接着， 可以栅导体和第二侧墙 为掩模， 进行源 /漏注入， 并可以进行退火以激活注入的杂质， 从而形成源 /漏 区。
制作 FinFET的工艺不限于上述示例。 本领域技术人可以应用各种合适的 工艺。 例如， 可以栅导体和第二侧墙为掩模， 选择性刻蚀鰭。 随后， 在鰭的两 侧上通过外延来生长源 /漏区。 该源 /漏区可以包括不同于鰭的材料， 从而可以 向鰭（特别是其中形成的沟道区）施加应力， 从而有利于增强器件性能。
另外， 替代栅工艺同样适用于本公开的技术。
根据本公开的另一实施例， 在图 2 中形成的栅介质层 1006 和栅导体层 1008 为牺牲栅介质层和牺牲栅导体层。 接下来， 可以同样按以上结合图 3-6 描述的操作来对牺牲栅导体层 1008进行构图， 并可以按以上结合图 7描述的 操作来形成第二侧墙 1012。
接下来， 可以根据替代栅工艺， 对牺牲栅堆叠进行处理， 以形成器件的真 正栅堆叠。 例如， 这可以如下进行。
具体地， 如图 8 (图 8 ( a ) 为俯视图， 图 8 ( b ) 为沿图 8 ( a ) 中 BB'线 的截面图， 图 8 ( c )为沿图 8 ( a ) 中 CC'线的截面图， 图 8 ( d )为沿图 8 ( a ) 中 DD'线的截面图）所示， 例如通过淀积， 形成层间电介质层 1020。 该层间 电介质层 1020例如可以包括氧化物。 随后，对该电介质层 1020进行平坦化处 理例如 CMP。该 CMP可以停止于第二侧墙 1010,从而露出牺牲栅导体层 1008。 随后， 例如通过 TMAH溶液， 选择性去除牺牲栅导体 1008并可以进一步去除 牺牲栅介质层 1006 , 从而在第二侧墙 1010内侧形成了栅槽。 然后， 通过在栅 槽中形成栅介质层 1016和栅导体层 1018, 形成最终的栅堆叠。栅介质层 1016 可以包括高 K栅介质例如 Hf02, 厚度为约 l-5nm。栅导体层 1018可以包括金 属栅导体。优选地， 在栅介质层 1016和栅导体层 1018之间还可以形成功函数 调节层（未示出）。
这样， 就得到了才艮据该实施例的 FinFET。 该 FinFET可以包括衬底 1000 以及在衬底上形成的鰭 1002。另外，该 FinFET还可以包括在衬底 1000上（在 该示例中， 在隔离层 1004上）形成的与鰭 1002相交的栅堆叠， 栅堆叠可以包
括栅介质层 1016和栅导体层 1018。 在栅堆叠的侧壁上， 依次形成有第一侧墙 1010和第二侧墙 1012。 第一侧墙 1010可以从栅堆叠的顶面延伸至大致与鰭 1002的顶面相对应的位置是， 而第二侧墙 1012可以基本上在栅堆叠的整个侧 面上延伸。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说 明。 但是本领域技术人员应当理解， 可以通过各种技术手段， 来形成所需形状 的层、 区域等。 另外， 为了形成同一结构， 本领域技术人员还可以设计出与以 上描述的方法并不完全相同的方法。 另外， 尽管在以上分别描述了各实施例， 但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是， 这些实施例仅仅是为了说明的 目的， 而并非为了限制本公开的范围。 本公开的范围由所附权利要求及其等价 物限定。 不脱离本公开的范围， 本领域技术人员可以做出多种替代和修改， 这 些替代和修改都应落在本公开的范围之内。
Claims
1. 一种制造 FinFET的方法， 包括：
在衬底上形成鰭；
在衬底上依次形成覆盖鰭的栅介质层和栅导体层；
按照要形成的栅图案，对栅导体层进行刻蚀， 其中刻蚀停止于大致与鰭的 顶面相对应的位置；
在刻蚀后的栅导体层的侧壁上形成第一侧墙；
继续刻蚀栅导体层， 以形成栅图案； 以及
在继续刻蚀后的栅导体层的侧壁上形成第二侧墙。
2. 根据权利要求 1所述的方法， 其中， 所述栅介质层是牺牲栅介质层， 且所述栅导体层是牺牲栅导体层， 该方法还包括：
去除第二侧墙限定的空间内的牺牲栅导体层和牺牲栅介质层，并在该空间 内依次形成替代栅介质层和替代栅导体层。
3. 根据权利要求 1所述的方法， 其中， 所述第一侧墙包括含氮材料， 且厚度为约 0.1-2nm。
4. 根据权利要求 1所述的方法， 其中， 所述第二侧墙包括氮化物。
5. 根据权利要求 1所述的方法， 其中， 所述衬底为体半导体衬底， 该 方法还包括：
在衬底上在鰭的两侧形成隔离层，其中栅介质层和栅导体层形成于该隔离 层上。
6. 根据权利要求 1所述的方法， 其中，
所述衬底为 SOI衬底， 所述 SOI衬底包括基底衬底、 埋入绝缘层和 SOI 半导体层， 其中鰭由 SOI半导体层形成， 且栅介质层和栅导体层形成于埋入 绝缘层上。
7. 根据权利要求 1所述的方法， 其中， 栅介质层包括氧化物， 厚度为 约 l-5nm。
8. 根据权利要求 2所述的方法， 其中，
牺牲栅介质层包括氧化物， 牺牲栅导体层包括多晶硅或非晶硅； 以及
替代栅介质层包括高 K电介质材料， 替代栅导体层包括金属。
9. 一种 FinFET, 包括：
衬底；
在衬底上形成的鰭；
在衬底上形成的与鰭相交的栅堆叠， 包括栅介质层和栅导体层； 以及 在栅堆叠侧壁上的依次形成的第一侧墙和第二侧墙，
其中，第一侧墙覆盖从栅堆叠的顶面至大致与鰭的顶面相对应的位置的高 度， 而第二侧墙覆盖栅堆叠的基本上整个高度。
10. 根据权利要求 9所述的 FinFET,其中，所述第一侧墙包括含氮材料, 且厚度为约 0.1-2nm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310119849.6 | 2013-04-08 | ||
| CN201310119849.6A CN104103517B (zh) | 2013-04-08 | 2013-04-08 | FinFET及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2014166146A1 true WO2014166146A1 (zh) | 2014-10-16 |
Family
ID=51671552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2013/076485 WO2014166146A1 (zh) | 2013-04-08 | 2013-05-30 | FinFET及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104103517B (zh) |
| WO (1) | WO2014166146A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633159B (zh) * | 2015-05-13 | 2019-05-31 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040036118A1 (en) * | 2002-08-26 | 2004-02-26 | International Business Machines Corporation | Concurrent Fin-FET and thick-body device fabrication |
| US6992354B2 (en) * | 2003-06-25 | 2006-01-31 | International Business Machines Corporation | FinFET having suppressed parasitic device characteristics |
| CN101621074A (zh) * | 2008-07-04 | 2010-01-06 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN102768957A (zh) * | 2011-05-06 | 2012-11-07 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| CN102832135A (zh) * | 2012-09-05 | 2012-12-19 | 北京大学 | 锗、三五族半导体材料衬底上制备FinFET的方法 |
-
2013
- 2013-04-08 CN CN201310119849.6A patent/CN104103517B/zh active Active
- 2013-05-30 WO PCT/CN2013/076485 patent/WO2014166146A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040036118A1 (en) * | 2002-08-26 | 2004-02-26 | International Business Machines Corporation | Concurrent Fin-FET and thick-body device fabrication |
| US6992354B2 (en) * | 2003-06-25 | 2006-01-31 | International Business Machines Corporation | FinFET having suppressed parasitic device characteristics |
| CN101621074A (zh) * | 2008-07-04 | 2010-01-06 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN102768957A (zh) * | 2011-05-06 | 2012-11-07 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| CN102832135A (zh) * | 2012-09-05 | 2012-12-19 | 北京大学 | 锗、三五族半导体材料衬底上制备FinFET的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104103517B (zh) | 2017-03-29 |
| CN104103517A (zh) | 2014-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101954412B1 (ko) | 분리 병합된 소스/드레인 구조체를 가지는 반도체 디바이스를 제조하는 방법 | |
| TWI637430B (zh) | 半導體裝置的形成方法 | |
| WO2014110853A1 (zh) | 半导体器件及其制造方法 | |
| WO2014079234A1 (zh) | 半导体器件及其制造方法 | |
| WO2015021670A1 (zh) | 半导体器件及其制造方法 | |
| WO2013044430A1 (zh) | 制作鳍式场效应晶体管的方法以及由此形成的半导体结构 | |
| US10211320B2 (en) | Fin cut without residual fin defects | |
| WO2014110852A1 (zh) | 半导体器件及其制造方法 | |
| WO2015000204A1 (zh) | FinFET器件及其制作方法 | |
| WO2014071659A1 (zh) | 半导体器件及其制造方法 | |
| US9859434B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| WO2015000205A1 (zh) | 级联堆叠纳米线mos晶体管制作方法 | |
| WO2014110851A1 (zh) | 半导体器件及其制造方法 | |
| WO2014071651A1 (zh) | 半导体器件及其制造方法 | |
| WO2014082351A1 (zh) | 鳍结构制造方法 | |
| WO2014121538A1 (zh) | 半导体设置及其制造方法 | |
| TWI775731B (zh) | 鰭式場效應電晶體及其製造方法 | |
| WO2014023047A1 (zh) | FinFET及其制造方法 | |
| WO2014082350A1 (zh) | 鳍结构制造方法 | |
| WO2014071652A1 (zh) | 半导体器件及其制造方法 | |
| WO2014121535A1 (zh) | 半导体装置及其制造方法 | |
| WO2013170477A1 (zh) | 半导体器件及其制造方法 | |
| WO2014015448A1 (zh) | 半导体器件及其制造方法 | |
| WO2015035691A1 (zh) | 沟槽形成方法和半导体器件制造方法 | |
| WO2014086059A1 (zh) | FinFET及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13881704 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 13881704 Country of ref document: EP Kind code of ref document: A1 |