WO2014137180A1 - 그래핀 산화물의 부분환원을 이용한 탄소기반 전자소자 및 이의 제조방법 - Google Patents

그래핀 산화물의 부분환원을 이용한 탄소기반 전자소자 및 이의 제조방법 Download PDF

Info

Publication number
WO2014137180A1
WO2014137180A1 PCT/KR2014/001877 KR2014001877W WO2014137180A1 WO 2014137180 A1 WO2014137180 A1 WO 2014137180A1 KR 2014001877 W KR2014001877 W KR 2014001877W WO 2014137180 A1 WO2014137180 A1 WO 2014137180A1
Authority
WO
WIPO (PCT)
Prior art keywords
graphene
graphene oxide
electronic device
oxide layer
based electronic
Prior art date
Application number
PCT/KR2014/001877
Other languages
English (en)
French (fr)
Inventor
김용수
최학순
Original Assignee
울산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산대학교 산학협력단 filed Critical 울산대학교 산학협력단
Publication of WO2014137180A1 publication Critical patent/WO2014137180A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/003—Apparatus or processes specially adapted for manufacturing conductors or cables using irradiation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • C01B32/21—After-treatment
    • C01B32/23—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Definitions

  • the present invention relates to a carbon-based electronic device using a partial reduction of the graphene oxide layer and a method for manufacturing the same. More particularly, the graphene oxide is partially realized by irradiating a laser to one surface of the graphene oxide layer to partially reduce the graphene oxide. It relates to a fin-based carbon-based electronic device and a method of manufacturing the same.
  • Graphene is a single layer of nanomaterials in which carbon atoms are arranged in a hexagonal form in a two-dimensional plate structure.It is a material that can replace CNTs because of its excellent mechanical strength, chemical and thermal stability, and excellent electrical and electronic properties. Is attracting attention.
  • Graphene has excellent physical strength, specifically known as 1,100 GPa, which is more than 200 times that of steel. Good physical strength is due to the presence of hard carbon bonds and the absence of bonds in monolayers.
  • Graphene is also known to have good thermal conductivity of about 500 W / mK at room temperature. Graphene's thermal conductivity is more than 50% higher than CNTs and is about 10 times greater than metals such as copper and aluminum. The excellent thermal conductivity of graphene is because it can easily transfer atomic vibrations, and affects the long average free path of electrons.
  • Graphene has fast electron mobility and long average free path of electrons.
  • the maximum electron mobility of graphene at room temperature is 2000,000 cm 2 / Vs.
  • the electron mobility of the graphene is because the scattering of electrons to inhibit the movement is very small, thereby having a long average free path.
  • it has a resistance value of at least 35% as compared with copper, which is known to have a low resistance.
  • the synthesis method is largely divided into a method of mechanically peeled from graphite and chemically synthesized from a carbon source.
  • the mechanical peeling method from graphite is a method of separating single layer graphene using the adhesive force of the adhesive tape first developed by Geim researchers, the method of chemical peeling by dispersing with a surfactant, etc. in solution, and oxidized graphene oxide. After dispersing the solution phase to make a physical / chemical reduction method (GO / rGO) and the like.
  • a method of chemically synthesizing from a carbon source methods such as thermochemical vapor deposition, plasma CVD, chemical synthesis, and pyrolysis of silicon carbide (SiC) are widely used.
  • a metal thin plate made of a catalyst metal such as copper or platinum is disposed in an interior space of a graphene synthesis chamber, and hydrocarbons such as methane or ethane are disposed in the graphene synthesis chamber.
  • CVD chemical vapor deposition
  • a metal thin plate made of a catalyst metal such as copper or platinum is disposed in an interior space of a graphene synthesis chamber, and hydrocarbons such as methane or ethane are disposed in the graphene synthesis chamber.
  • the purity is higher than other graphene Graphene can be made in the desired size, but the amount of graphene produced is very small, the problem of poor productivity is pointed out.
  • the epitaxial synthesis method using Pyrolysis of SiC which is the most representative synthesis method (Korean Patent Publication: 2009-0124330), thermally decomposes SiC to vaporize Si and form graphene on the surface of SiC through recombination of carbon (C).
  • the carbon source is carbon contained in SiC itself, the experimental method is simple, and it can grow into wafer-level graphene crystals, which enables large area, and the graphene / SiC structure is easy to apply to semiconductor process and easy to apply electronic materials. Therefore, it is emerging as an alternative to graphene synthesis.
  • the thermal decomposition of SiC requires a small graphene size of 30 to 200 nm due to the surface flatness of SiC and the formation of pores, high temperature of 1500 ° C or higher, ultra low pressure of 1 ⁇ 10 -8 Pa, and mechanical peeling. There is a problem that the electrical properties are lower than the graphene obtained through the law.
  • graphene has excellent physical and chemical properties
  • the present invention was derived to solve the above problems, by irradiating a laser to the graphene oxide thin film layer, inducing partial or complete reduction of the graphene oxide layer to improve the transparency of the graphene-based carbon without subsequent patterning process
  • An object of the present invention is to provide a method for simultaneously manufacturing an electronic device on a single substrate.
  • a second object of the present invention is to provide a method for manufacturing a graphene-based carbon-based electronic device capable of partial or complete reduction of the graphene oxide layer.
  • Another object of the present invention is to provide a graphene-based carbon-based electronic device and a method for manufacturing the same, which can use a flexible substrate that requires a low temperature process and can shorten the working time without undergoing an etching process.
  • the pulse laser may be an excimer pulse laser.
  • the graphene oxide layer may have a drain electrode, a source electrode and a channel layer integrally formed on the same surface on the substrate.
  • a gate insulating layer may be formed on the channel layer, and the channel layer may be formed between the drain electrode and the source electrode.
  • drain electrode and the source electrode may be formed by partially or completely reducing the graphene oxide layer.
  • the gate electrode may be formed by depositing a metal on the graphene oxide layer.
  • Forming a graphene oxide layer on the substrate Providing a mask on the graphene oxide layer and patterning by irradiating a pulsed laser; And removing the mask, wherein the graphene oxide layer may be partially or completely reduced by irradiating a pulsed laser.
  • the pulse laser may be an excimer pulse laser.
  • Method for manufacturing a graphene-based carbon-based electronic device for achieving the third object of the present invention, a flexible substrate; A graphene oxide layer having a drain electrode, a source electrode, and a channel layer integrally formed on the same surface on the flexible substrate; A gate insulating layer formed on the channel layer; And a gate electrode formed on the insulating layer, wherein the drain electrode and the source electrode include one or more of pulsed laser exposure, RF plasma exposure, and electron beam exposure. It provides a graphene-based carbon-based electronic device, characterized in that formed by partially or completely reducing the graphene oxide layer using a physical method.
  • the channel layer may be formed between the drain electrode and the source electrode, and the channel layer may use the graphene oxide layer in which the graphene oxide layer is partially reduced.
  • a gate insulating layer may be formed between the gate electrode and the channel layer during the partial reduction of the channel layer.
  • the drain electrode and the source electrode are formed by completely reducing the graphene oxide layer.
  • the gate electrode may be formed by depositing a metal on the graphene oxide layer, and the metal forming the gate electrode is preferably a titanium aluminum alloy (Ti / Al).
  • the gate insulating layer is formed by depositing a metal on the graphene oxide layer and oxidizing a lower portion of the metal by chemical bonding or by a subsequent thermal process.
  • the graphene-based carbon-based electronic device is preferably a thin film transistor (Thin-Flim Transistor).
  • the channel layer may be formed between the drain electrode and the source electrode.
  • the graphene oxide layer may be partially reduced in the graphene reduction step to form the channel layer, and a gate insulating layer may be simultaneously formed between the gate electrode layer and the graphene oxide layer in the graphene reduction step.
  • the graphene oxide layer may be completely reduced to form the drain electrode and the source electrode.
  • the deposited metal is preferably a gate electrode, and the gate electrode may be formed by depositing a titanium aluminum alloy (Ti / Al) metal on the graphene oxide layer.
  • Ti / Al titanium aluminum alloy
  • the method may further include a heat treatment step of thermally treating the graphene substrate.
  • the graphene-based carbon-based electronic device does not require a patterning process by inducing partial or complete reduction of the graphene oxide layer by irradiating pulsed laser to one surface of the graphene oxide layer. There is an advantage that can be minimized.
  • the graphene oxide layer according to the present invention is partially or completely reduced, resistance is reduced and transparency is improved as compared with the conventional art, and it is possible to simultaneously produce graphene-based carbon-based electronic devices on a single substrate and to realize them at room temperature.
  • an integrated circuit can be realized by applying a roll-to-roll process to a flexible substrate, which can be mass-produced.
  • a flexible substrate can be used due to the low temperature process, not only through the etching process can reduce the work time, but also reduce the manufacturing cost It can be effective.
  • FIG. 1 is a cross-sectional view of a transistor which is one of graphene-based carbon-based electronic devices according to an embodiment of the present invention
  • FIG. 2 is a schematic diagram of reducing graphene oxide to graphene using an excimer pulse laser according to an embodiment of the present invention
  • FIG. 3 is a flowchart illustrating a method of manufacturing a graphene-based carbon-based electronic device according to an embodiment of the present invention
  • Figure 4 is a schematic diagram showing a method for manufacturing a graphene-based carbon-based electronic device in a roll-to-roll process according to an embodiment of the present invention
  • FIG. 5 is a schematic diagram showing a conceptual diagram of manufacturing a graphene bottom gate FET (field effect transistor) according to an embodiment of the present invention
  • FIG. 6 is a cross-sectional view showing an example of fabricating a large-area carbon layer based integrated device according to an embodiment of the present invention on the same substrate;
  • FIG. 9 is a cross-sectional view showing a graphene-based carbon-based electronic device according to another embodiment of the present invention.
  • FIG. 10 is a flowchart illustrating a method of manufacturing a graphene-based carbon-based electronic device according to another embodiment of the present invention.
  • 11 to 16 are cross-sectional views of a graphene-based carbon-based electronic device and a method of manufacturing the same according to another embodiment of the present invention.
  • an electronic device should be understood as a concept of referring to various devices including a memory device, a detection device, a diode, a transistor, a light emitting device, a light receiving device, a solar electronic device, or a part of these devices.
  • a substrate As one preferred example, a substrate; A graphene oxide layer formed on the substrate; A gate insulating layer formed on the graphene oxide layer; And a gate electrode formed on the insulating layer, wherein the graphene oxide layer may be partially or completely reduced by irradiating a pulse laser on one surface thereof.
  • FIG. 1 is a cross-sectional view showing a graphene-based carbon-based electronic device according to an embodiment of the present invention.
  • the graphene-based carbon-based electronic device of the present invention includes a substrate 10, a drain electrode 21, a source electrode 22, and the drain electrode 21 formed on the substrate 10, respectively. And a channel layer 30 formed between the source and source electrodes 22, the gate insulating layer 40 formed on the channel layer 30, and the gate electrode 50 formed on the gate insulating layer 40. have.
  • the graphene-based carbon-based electronic device including the graphene oxide layer 20 according to the present invention omits a subsequent patterning process by inducing partial reduction by irradiating a pulse laser on one surface of the graphene oxide layer 20. can do.
  • the graphene-based carbon-based electronic device has a low sheet resistance and excellent transparency characteristics, and because the capacitor, the source / drain electrode and the like can be simultaneously manufactured on a single substrate, the process efficiency is excellent.
  • an electronic device should be understood as a concept of referring to various devices including a memory device, a detection device, a diode, a transistor, a light emitting device, an integrated circuit, or a part of these devices.
  • the substrate 10 may be made of metal, glass, resin, or the like.
  • silicon, silicon carbide, gallium arsenide, spinel, indium phosphide, gallium phosphide, aluminum phosphide, gallium nitride, and indium nitride silicon, silicon carbide, gallium arsenide, spinel, indium phosphide, gallium phosphide, aluminum phosphide, gallium nitride, and indium nitride .
  • Aluminum nitride, zinc oxide, magnesium oxide, aluminum oxide, titanium oxide, sapphire, quartz, pyrex may be used, but is not limited to these materials.
  • the graphene oxide layer 20 may be formed by spraying, coating and drying a graphene oxide solution on the substrate 10 and then heat treatment have.
  • the graphene oxide solution may be preferably formed by oxidizing the graphite powder by adding an acid such as sulfuric acid, followed by heat treatment, and then performing UV or O 2 plasma treatment. no.
  • the coating may be any one of spin coating, electrospray coating, screen coating, offset printing, inkjet printing, spray method, pad printing, knife coating, key coating, gravure coating, brushing, ultrasonic fine spray coating, and spray-mist spray coating. It may be selected, but is not limited thereto.
  • the solvent of the graphene oxide solution is water, acetone, methyl ethyl ketone, methyl alcohol, ethyl alcohol, isopropyl alcohol, butyl alcohol, ethylene glycol, ethylene glycol, polyethylene glycol, tetrahydrofuran, dimethylformamide , Dimethylacetamide, N-methyl-2-pyrrolidone, hexane, cyclohexanone, toluene, chloroform, distilled water, dichlorobenzene, dimethylbenzene, trimethylbenzene, pyridine, methylnaphthalene, nitromethane, acrylonitrile It can be one.
  • a non-polar solvent may be added for uniform dispersion of the graphene oxide solution of the present invention, for example, acetone, methyl ethyl ketone, methyl alcohol, ethyl alcohol, isopropyl alcohol, butyl alcohol, ethylene glycol Chol, ethylene glycol, polyethylene glycol, tetrahydrofuran, dimethylformamide, dimethylacetamide, N-methyl-2-pyrrolidone, hexane, cyclohexanone, toluene, chloroform, distilled water, dichlorobenzene, Preference is given to dimethylbenzine, trimethylbenzene, pyridine, methylnaphthalene, nitromethane, acrylonitrile, octadecylamine, aniline, dimethylsulfoxide, methylene chloride, diethylene glycol methyl ethyl ether, ethyl acetate.
  • a nonpolar solvent not only makes the disper
  • irradiation may be performed using an excimer pulse laser.
  • FIG. 2 is a schematic diagram of reducing graphene oxide to graphene using an excimer pulse laser according to an embodiment of the present invention.
  • the excimer pulse laser may be irradiated using an S / D mask or a channel mask, and the subsequent patterning process may not be performed by directly patterning using an S / D mask or a channel mask. have.
  • irradiating an excimer pulsed laser when irradiating an excimer pulsed laser, it can be focused by using an objective lens or the like, can be irradiated at room temperature, and can be irradiated while heating the substrate at a temperature of 200 ° C. or less in consideration of device characteristics. .
  • the pulse width of the excimer pulse laser may be greater than 10 and less than 50 nS. If the pulse width is greater than 50 nS, the thermal energy may be excessively supplied and the surface may be damaged. It is not desirable that no reduction be made.
  • the irradiated energy of the excimer pulsed laser may be 100 to 1000 mJ or less.
  • the reaction temperature is lowered to prevent sufficient reduction.
  • the energy is exceeded 1000 mJ, the surface of the graphene oxide layer may be damaged. Therefore, the desired effect of the present invention cannot be expected. .
  • the graphene oxide layer 20 formed on the substrate 10 has a structure in which the drain electrode 21, the source electrode 22, and the channel layer 30 are integrally formed on the same surface on the substrate 10 (FIG. 1).
  • the drain electrode 21 and the source electrode 22 may be formed of graphene partially reduced by irradiating the excimer pulse laser.
  • the channel layer 30 may be formed by partially reducing the graphene oxide layer 20 between the drain electrode 21 and the source electrode 22, and the gate electrode 50 may be formed in the graphene oxide layer 20. It may be formed by depositing a metal 13 on the fin oxide layer 20.
  • the insulating layer 40 is a region not irradiated with a pulsed laser, and the lower portion of the metal 13 is oxidized by chemical bonding while depositing the metal 13 on the graphene oxide layer 20 or It may be oxidized and formed by a subsequent thermal process.
  • the graphene-based carbon-based electronic device may be applied to integrated devices such as thin film transistors, gas sensors, memories, capacitors, and the like.
  • the present invention also provides a method for manufacturing a graphene-based carbon-based electronic device according to a first embodiment of the present invention.
  • forming a graphene oxide layer on a substrate Providing a mask on the graphene oxide layer and patterning by irradiating a pulsed laser; And removing the mask; wherein the graphene oxide layer may be partially reduced by irradiating a pulsed laser.
  • it can be irradiated using an excimer pulse laser.
  • FIG. 3 is a flowchart illustrating a method of manufacturing a graphene-based carbon-based electronic device according to an embodiment of the present invention.
  • the method for manufacturing a graphene-based carbon-based electronic device of the present invention includes forming a graphene oxide layer on a substrate (S310); Providing a mask on the graphene oxide layer and patterning by irradiating a pulsed laser (S320); And removing the mask (S330); to form a graphene-based carbon-based electronic device S340.
  • the series of processes may be applied to a roll-to-roll type process for implementing graphene-based carbon-based integrated devices.
  • Figure 4 is a schematic diagram showing a method of manufacturing a carbon-based device in a roll-to-roll process according to an embodiment of the present invention.
  • a supply unit 410 continuously supplying a substrate;
  • a graphene synthesis unit 420 for spraying and coating a graphene oxide solution on the surface of the supplied substrate;
  • a laser irradiator 430 irradiating a pulse laser beam onto one surface of the graphene oxide thin film passing through the graphene synthesis unit; It may have a structure including a recovery unit 440 for recovering the irradiated graphene oxide thin film.
  • the graphene synthesis unit 420 may generate a graphene oxide layer by spraying and coating a graphene oxide solution on a substrate, and may be surface treated by heat treatment after drying.
  • the laser irradiation unit 430 may include a process of directly patterning using an S / D mask, a channel mask, or the like.
  • FIG. 5 illustrates an organic FET according to an embodiment of the present invention. It is a schematic diagram showing a production conceptual diagram.
  • the graphene oxide layer 520 is formed on the substrate 510, and the excimer laser 540 is irradiated on the graphene oxide layer 520 using an S / D mask 531.
  • the number of laser pulses is irradiated 10 times or more, a fully reduced graphene oxide (FrGO) region 551 is formed, and the S / D mask is removed.
  • the number of laser pulses may be irradiated less than 5 times using the channel mask 532 to form a partially reduced graphene oxide (PrGO) region 552. That is, the integrated device FET may be implemented by continuously irradiating a laser using the S / D mask 531 and the channel mask 532.
  • the graphene-based carbon-based electronic device according to the present invention by using a roll-to-roll method on the substrate at room temperature, a graphene-based carbon-based electronic device directly on a single substrate, for example, gate electrode, source / drain electrode And the like can be implemented simultaneously. This is shown in FIG. 6.
  • FIG. 6 is a cross-sectional view illustrating an example in which a large-area carbon layer-based integrated device is fabricated on the same substrate.
  • the conductive regions 610, 640, 650, and 670 according to the number of laser pulse irradiation are performed.
  • semiconducting regions 620 and 660 specific resistance, 1 ⁇ p ⁇ 10 3 dB / cm
  • the insulating region 630 may also be implemented in the region not irradiated with the laser.
  • the conductive regions 610, 640, 650, and 670 may be used as electrodes 640, 650, and 670 of integrated devices, and the semiconductor regions may be insulated from active layers and capacitors in channel memories of field effect transistors (FETs).
  • FETs field effect transistors
  • the layer 660 may be utilized.
  • the advantage of not having to perform the O 2 plasma etching process for the patterning and removal of the photo-resistor (PR) and the removal of the unwanted graphene oxide layer have.
  • a graphene oxide solution was prepared, and 5 mg / ml was sprayed and coated on a transparent substrate using a spin coating method to form a graphene oxide layer of 30 nm.
  • Irradiation of the prepared graphene oxide layer with a laser reduced only the desired region with graphene.
  • irradiation was performed with a pulse width of 20 nS, energy per pulse of 300 mJ, a beam width of 5 x 15 mm 2 , a wavelength of 248 nm, and the number of laser pulses.
  • Example 1 it irradiated similarly to Example 1 except having irradiated with the laser pulse number 3.
  • Example 1 irradiation was performed in the same manner as in Example 1 except that the number of laser pulses was set at five.
  • Example 1 irradiation was performed in the same manner as in Example 1 except that the number of laser pulses was 10.
  • Example 1 the same method as in Example 1 was used except that the graphene oxide layer was not irradiated with laser (pristine GO).
  • FIG 7 is a graph showing the sheet resistance of Experimental Example 1
  • Figure 8 is a graph showing the transparency of Experimental Example 1.
  • Example 1 the sheet resistance decreased as the number of laser pulses increased (Example 1 to Example 4).
  • the sheet resistance value of Example 1 was slightly higher than the sheet resistance value of Example 4, but Example 1 was also partially reduced (Partially reduced), it was confirmed that Example 4 was completely reduced (Fully reduced).
  • the sheet resistance is expressed as a specific resistance per unit thickness of the thin film, so that the resistivity of Comparative Example 1 is 3.0 ⁇ 10 3 ⁇ / cm, the resistivity of Example 4 is 9.09 ⁇ 10 ⁇ 1 ⁇ / cm, and the sheet resistance of Example 4 is Compared with the sheet resistance value of Comparative Example 1, it was confirmed that the decrease of about ⁇ 10 5 . This can be said to improve the sheet resistance characteristics.
  • the partially reduced graphene oxide layer prepared according to the present invention may be applied to a flexible display, an integrated circuit, etc. as the sheet resistance decreases and the transparency increases as the number of laser pulses increases.
  • FIG. 9 is a cross-sectional view showing a graphene-based carbon-based electronic device according to a preferred embodiment of the present invention.
  • the graphene-based carbon-based electronic device As shown, the graphene-based carbon-based electronic device according to an embodiment of the present invention, the substrate 710, the drain electrode 721 and the source electrode 722, respectively formed on the substrate 710, the drain electrode A channel layer 730 formed between the 721 and the source electrode 722, a gate insulating layer 740 formed on the channel layer 730, and a gate electrode 750 formed on the gate insulating layer 740. It is composed.
  • the substrate 710 may be a flexible substrate, and may be any material such as metal, glass, resin, or the like.
  • silicon, silicon carbide, gallium arsenide, spinel, indium phosphide, gallium phosphide, aluminum phosphide, gallium nitride, indium nitride, aluminum nitride, zinc oxide, magnesium oxide, aluminum oxide, titanium oxide , Sapphire, quartz, pyrex may be used, but is not limited to these materials.
  • the drain electrode 721 and the source electrode 722 reduce the graphene oxide layer 720 formed on the flexible substrate 710 to form graphene. Can be formed.
  • the drain electrode 721 and the source electrode 722 may use one or more physical methods of pulsed laser exposure, RF plasma exposure, and electron beam exposure. Subsequently, the graphene oxide layer 720 may be completely reduced to graphene by subsequent thermal treatment.
  • the channel layer 730 is formed by partially reducing the graphene oxide layer 720 between the drain electrode 721 and the source electrode 722.
  • the gate electrode 750 is formed by depositing a metal 713 on the graphene oxide layer 720.
  • the metal 713 forming the gate electrode 750 is preferably a titanium aluminum alloy (Ti / Al).
  • the insulating layer 740 is formed by depositing a metal 713 on the graphene oxide layer 720 while oxidizing a lower portion of the metal 713 by chemical bonding or by a subsequent thermal process.
  • the graphene-based carbon-based electronic device is preferably a thin film transistor (Thin-Flim Transistor).
  • FIG. 10 is a flowchart illustrating a method of manufacturing a graphene-based carbon-based electronic device according to an embodiment of the present invention.
  • 11 to 16 are cross-sectional views of a graphene-based carbon-based electronic device and a method of manufacturing the same according to a preferred embodiment of the present invention, and a graphene-based carbon-based electronic device and a method of manufacturing the same according to a preferred embodiment of the present invention.
  • a graphene oxide layer 720 is formed on a substrate 710 using a low temperature process (S810).
  • graphene is a honeycomb-shaped two-dimensional planar structure in which carbon atoms are connected to each other, and has excellent thermal and electrical conductivity, excellent chemical / mechanical stability, and transparent and electron transfer. High degree, low resistivity, large surface area, and commercially advantageous over carbon nanotube (carbon nanotube).
  • graphene or graphite of a layered structure comprising graphene can be easily separated from the original substrate and transferred to another substrate.
  • the method of forming the graphene oxide layer 720 on the substrate 710 may be a chemical vapor deposition method (CVD) of a low temperature process, but is not limited thereto.
  • CVD chemical vapor deposition method
  • graphene oxide may be physically or chemically separated from graphite.
  • RTCVD rapid heating chemical vapor deposition
  • PECVD plasma chemical vapor deposition
  • ICPCVD inductively coupled plasma chemical vapor deposition
  • MOCVD organic metal chemical vapor deposition
  • the graphene oxide layer 720 is formed on the substrate 710 by the spin coding method, single layer graphene (SLG; Single) by the method proposed in the preferred embodiment of the present invention
  • SLG single layer graphene
  • TFT field effect transistor
  • a patterned mask 712 is formed on the graphene oxide layer 720 (S820).
  • the mask 712 is a thin sheet of metal or other material that is perforated and used to shield a particular portion or surface for selective deposition or etching on a semiconductor.
  • the mask 712 is patterned to form a plurality of openings.
  • the method of patterning a mask is well known in the semiconductor manufacturing process, such as electron beam lithography, photolithography, laser interference lithography or nanoimprint can be used. have.
  • a patterning method using a template such as anodized aluminum oxide or block copolymer may be used.
  • a metal deposition step S830 of depositing metal 713 is performed on the mask 712.
  • the metal deposition step (S830) deposits a titanium aluminum alloy (Ti / Al) on the center of the graphene oxide layer 720.
  • Titanium aluminum-based alloys are lightweight, and are comparable to Ni-based heat-resistant alloys, even when compared as light and density-specific specific strengths. The greater the specific strength is advantageous not only in real stress when the centrifugal force is applied (turbine blades) but also in reducing the weight of the entire engine.
  • the intermetallic compound may be implemented by continuously depositing aluminum and titanium.
  • the deposited metal 713 may be the gate electrode 750.
  • the lower portion of the metal 713 is oxidized by chemical bonding or oxidized by a subsequent thermal process to insulate the insulating layer. 740 is formed.
  • the mask 712 is removed (S840).
  • a graphene reduction step S850 is performed to graphene the graphene oxide layer 720 formed on the substrate 710 from which the mask 712 is removed.
  • a pulsed laser exposure and an RF plasma exposure are performed on the graphene oxide layer 720 on which the metal 713 is deposited. Any one or more physical methods of Exposure and E-Beam Exposure may be used.
  • the external excitation source applied to remove the hydroxyl group (-OH), carboxyl group (-CH00H), and epoxy group (-CO, -COC) chemically bonded to carbon of graphene oxide is a combination of the above chemical bonds. It is possible to give more energy than energy.
  • the pulsed laser exposure irradiates a laser having a wavelength of 500 nm or less, that is, a value greater than 2.5 eV in terms of energy.
  • the laser can be used in the form of a pulsed wave or a continuous wave.
  • the incident laser power depends on the thickness of the graphene oxide layer to be reduced. At least 90 mW of laser power should be irradiated in pulse or continuous wave form.
  • the environment at the time of laser exposure is preferably carried out in an inert gas atmosphere or in a vacuum.
  • the laser or the sample may be moved in a plane perpendicular to the optical axis in order to evenly reduce the graphene oxide layer to the entire area of the sample.
  • the RF plasma exposure forms an inert gas such as argon into a plasma in a low vacuum (1 mTorr ⁇ vacuum ⁇ 500 mTorr) RF plasma reactor to expose the sample. Since the energy of the RF plasma is related to the externally applied power, the graphene oxide reduction can be controlled by changing the external power. In general, RF plasma can be exposed to large areas by changing the shape of the electrode.
  • the electron beam exposure may be injected into the sample by accelerating hot electrons to a high voltage to achieve the above object.
  • This method can change the energy of the electron beam according to the accelerated high voltage.
  • the magnetic field and the electric field may be changed.
  • the graphene oxide layer 720 under the insulating layer 740 is partially reduced to form a channel layer 730.
  • drain electrodes 721 and source electrodes 722 are formed on both sides of the channel layer 730, respectively.
  • the drain electrode 721 and the source electrode 722 may be formed by completely reducing the graphene oxide layer 720 to graphene.
  • the channel layer 730 is formed at the same height as the drain electrode 721 and the source electrode 722, respectively, but is not limited thereto.
  • the drain electrode 721 and the source electrode ( Higher or lower than 722).
  • a source electrode and a drain electrode are used, but they are not necessarily transistor electrodes. That is, the source electrode and the drain electrode may be used simply to distinguish the names of the electrodes. In this case, for example, the source electrode may mean the first electrode and the drain electrode may mean the second electrode. Therefore, it should be understood that the electronic device shown in the following embodiments can be widely applied to a light emitting device, a light receiving device, a detection device, a memory device, a transistor, a diode, and the like.
  • the graphene substrate is thermally treated (Thermal Annealing) (S860).
  • the annealing was performed for 15 minutes at 200 ⁇ 300 degrees with argon gas. As a result, the etching process could be eliminated, and the conductivity was greatly reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Geology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Toxicology (AREA)

Abstract

본 발명은 그래핀계 탄소기반 전자소자 및 그 제조방법을 제공한다. 본 발명의 그래핀계 탄소기반 전자소자는 기판; 상기 기판 상에 형성된 그래핀 산화물층; 상기 그래핀 산화물층 상에 형성된 게이트 절연층; 및 상기 절연층 상에 형성된 게이트 전극;을 포함하되, 상기 그래핀 산화물층은 일면 상에 레이저를 조사하여 그래핀 산화물이 부분환원된 것일 수 있다. 본 발명에 따르면, 그래핀 산화물의 환원에 의해 저항 감소 및 투명도가 향상되는 효과가 있다.

Description

그래핀 산화물의 부분환원을 이용한 탄소기반 전자소자 및 이의 제조방법
본 발명은 그래핀 산화물층의 부분환원을 이용한 탄소기반 전자소자 및 이의 제조방법에 관한 것으로, 더욱 상세하게는, 그래핀 산화물층의 일면에 레이저를 조사하여 그래핀 산화물을 부분환원시켜 구현되는 그래핀계 탄소기반 전자소자 및 이의 제조방법에 관한 것이다.
그래핀은 탄소원자들이 2차원 판상 구조에 육각형의 기본 형태로 배열되어 있는 원자 한 층의 나노재료로서, 우수한 역학적 강도와 화학적, 열적 안정성 및 뛰어난 전기 전자적 성질로 인하여 CNT를 대체할 물질로 다양한 분야에서 주목을 받고 있다.
그래핀은 물리적 강도가 우수하며, 구체적으로는 강철의 200배 이상인 1,100 GPa로 알려져 있다. 우수한 물리적 강도는 단단한 탄소결합이 있고 단층에 결합이 존재할 수 없기 때문이다.
또한, 그래핀은 실온에서 약 500 W/mK의 우수한 열 전도성이 있는 것으로 알려져 있다. 그래핀의 열 전도성은 CNT 보다 50% 이상 높으며, 구리나 알루미늄 같은 금속보다 10배 정도의 큰 수치를 나타낸다. 이러한 그래핀의 우수한 열 전도성은 원자진동을 쉽게 전달할 수 있기 때문이며, 전자의 긴 평균자유행로에도 영향을 주게된다.
그래핀은 빠른 전자이동도와 전자의 긴 평균자유행로를 갖는다. 예를 들어, 상온에서 그래핀의 최대 전자이동도는 2000,000 cm2/Vs이다. 이러한 그래핀의 전자이동도는 전자가 움직임을 저해하는 산란의 정도가 매우 작기 때문이며, 이로 인해 긴 평균자유행로를 갖는다. 따라서, 저항이 낮은 것으로 알려진 구리와 비교하여, 35% 이상 낮은 저항값을 갖는다.
한편, 그래핀의 산업적 응용을 위해서는 대면적의 그래핀을 합성하는 것이 중요한 과제이며, 합성방법은 크게 흑연으로부터 기계적으로 박리하는 방법과 탄소원으로부터 화학적으로 합성하는 방법으로 구분된다.
흑연으로부터 기계적으로 박리하는 방법으로는 Geim 연구진에 의해 최초로 개발된 접착 테이프의 접착력을 이용하여 단층 그래핀을 분리하는 방법, 용액상에서 계면활성제 등으로 분산시켜 화학적으로 박리하는 방법, 산화된 그래핀 산화물을 만든 위 용액상을 분산시킨 후 물리적/화학적 환원시키는 방법(GO/rGO) 등이 있다. 탄소원으로부터 화학적으로 합성하는 방법에는 열화학증기증착법, 플라즈마 CVD, 화학적 합성법, SiC(Silicon carbide)의 열분해 등과 같은 방법이 널리 이용되고 있다.
기계적 박리의 경우에 고 결정성의 그래핀을 얻을 수 있지만, 형상의 제어가 어렵다는 단점이 있다. 화학적 박리법 및 산화흑연의 환원법 등은 대량의 그래핀을 얻을 수는 있으나, 처리 도중에서 생기는 구조적 결함 등으로 인해 결정성이 떨어지는 문제점이 있다.
또한, 화학기상증착법(CVD: Chemical Vapor Deposition)의 경우, 구리 또는 백금 등의 촉매금속으로 이루어진 금속박판을 그래핀 합성 챔버의 내부공간에 배치시키고, 메탄 또는 에탄 등의 탄화수소를 그래핀 합성 챔버의 내부공간에 주입한 후, 그래핀 합성 챔버의 내부공간을 고온으로 가열함으로써 금속박판의 표면에 그래핀을 합성시키는 방법(한국특허공개공보: 2011-0064164)으로써, 다른 그래핀에 비해 순도가 높고 원하는 크기의 그래핀을 만들 수 있지만, 제조되는 그래핀의 양이 매우 적어 양산성이 떨어지는 문제점이 지적되고 있다.
한편, 가장 대표적인 합성법인 SiC의 열분해를 이용한 에피텍시 합성법(한국특허공개공보: 2009-0124330)은 SiC를 열분해 하여 Si를 기화시키고 탄소(C)의 재결합을 통해 SiC 표면에 그래핀을 형성시키는 방법으로, 탄소원이 SiC 자체에 포함된 탄소이므로 실험 방법이 간단하며 웨이퍼 수준의 그래핀 결정으로 성장할 수 있어 대면적화가 가능하며, 그래핀/SiC 구조가 반도체 공정 적용이 용이하고 전자소재 응용이 쉽기 때문에 그래핀 합성의 대안으로 떠오르고 있다. 그러나, SiC의 열분해는 SiC의 표면 평탄도와 기공의 형성에 의해 그래핀의 크기가 30 ~ 200 nm로 작은 것과 1500℃ 이상의 고온, 1 ×10-8 Pa의 초 저압이 요구되며 기계적으로 박리하는 박리법을 통해 얻은 그래핀보다 전기적인 특성이 떨어진다는 문제점을 가지고 있다.
또한, 그래핀이 우수한 물리, 화학적인 특성을 갖고 있음에도 불구하고, 그래핀을 상용 전자소자로 이용하는 데에는 제한이 있었다. 즉, 그래핀의 표면은 화학적으로 매우 안정하고 반응성이 떨어지기 때문에, 그래핀 상에 구조물 또는 박막을 성장시키기가 힘들며 특히, 그래핀 상에 다양한 기능성 박막을 형성한 소자를 집적하여 광소자 또는 메모리 소자 등의 각종 전자소자를 제조하는 것이 매우 곤란하다는 문제점을 가지고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 도출된 것으로, 그래핀 산화물 박막 층에 레이저를 조사함으로써, 그래핀 산화물층의 부분 또는 완전 환원을 유도하여 후속 패턴화 공정 없이 투명도가 향상된 그래핀계 탄소기반 전자소자를 단일 기판에 동시에 제조하는 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명의 두 번째 목적은 그래핀 산화물층의 부분 또는 완전 환원이 가능한 그래핀계 탄소기반 전자소자를 제조하는 방법을 제공하는 것이다.
또 다른 본 발명의 목적은 저온 공정이 요구되는 유연성 기판을 사용할 수 있으며, 식각 공정을 거치지 않아 작업시간을 단축시킬 수 있는 그래핀계 탄소기반 전자소자 및 그 제조방법을 제공하는 것이다.
본 발명의 첫 번째 목적을 달성하기 위한 본 발명에 따른 그래핀계 탄소기반 전자소자는,
기판; 상기 기판 위에 형성된 그래핀 산화물층; 상기 그래핀 산화물층 위에 형성된 게이트 절연층; 및 상기 절연층 위에 형성된 게이트 전극;을 포함하되, 상기 그래핀 산화물층은 일면 상에 레이저를 조사하여 그래핀 산화물이 부분 혹은 완전 환원 될 수 있다.
이때, 상기 펄스 레이저는 엑시머 펄스 레이저일 수 있다.
상기 그래핀 산화물층은 상기 기판 위에 드레인 전극, 소스 전극 및 채널층이 동일면에 일체로 형성될 수 있다.
상기 채널층 위에 게이트 절연층이 형성될 수 있으며, 상기 채널층은 드레인 전극과 소스 전극 사이에 형성될 수 있다.
또한, 상기 드레인 전극 및 소스 전극은 상기 그래핀 산화물층을 부분 혹은 완전 환원하여 형성될 수 있다.
상기 게이트 전극은 상기 그래핀 산화물층 위에 금속을 증착하여 형성될 수 있다.
본 발명의 두 번째 목적을 달성하기 위한 본 발명에 따른 그래핀계 탄소기반 전자소자를 제조하는 방법은,
기판 상에 그래핀 산화물층을 형성하는 단계; 상기 그래핀 산화물층 위에 마스크를 제공하고, 펄스 레이저를 조사하여 패터닝하는 단계; 및 상기 마스크를 제거하는 단계;를 포함하되, 상기 그래핀 산화물층은 펄스 레이저를 조사하여 그래핀 산화물이 부분 혹은 완전 환원된 것일 수 있다.
하나의 바람직한 예로서, 상기 펄스 레이저는 엑시머 펄스 레이저일 수 있다.
본 발명의 세 번째 목적을 달성하기 위한 본 발명에 따른 그래핀계 탄소기반 전자소자를 제조하는 방법은, 유연성 기판; 상기 유연성 기판 위에 드레인 전극, 소스 전극 및 채널층이 동일면에 일체로 형성된 그래핀 산화물층; 상기 채널층 위에 형성된 게이트 절연층; 상기 절연층 위에 형성된 게이트 전극;을 포함하되, 상기 드레인 전극 및 소스 전극은, 펄스 레이저 노출(Pulsed Laser Exposure), RF 플라즈마 노출(RF Plasma Exposure) 및 전자빔 노출(E-Beam Exposure)중 어느 하나 이상의 물리적 방법을 사용하여 상기 그래핀 산화물층을 부분 혹은 완전 환원(reduction)시켜 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제공한다.
상기 채널층은 상기 드레인 전극과 소스 전극 사이에 형성될 수 있으며, 상기 채널층은 상기 그래핀 산화물층이 부분 환원(Partially reduced)된 상기 그래핀 산화물층을 사용할 수 있다.
상기 채널층의 부분 환원 과정에서 게이트 전극과 채널층 사이에는 게이트 절연막이 형성될 수 있다.
상기 드레인 전극 및 소스 전극은 상기 그래핀 산화물층이 완전 환원(Fully reduced)되어 형성된다.
상기 게이트 전극은 상기 그래핀 산화물층 위에 금속을 증착하여 형성될 수 있으며, 상기 게이트 전극을 형성하는 금속은 티탄 알루미늄계 합금(Ti/Al)인 것이 바람직하다.
상기 게이트 절연층은 상기 그래핀 산화물층 위에 금속을 증착하면서 화학적 결합에 의하여 상기 금속의 하부가 산화되거나 또는 후속 열공정에 의하여 산화되어 형성된다.
상기 그래핀계 탄소기반 전자소자는, 박막 필름 트랜지스터(Thin-Flim Transistor)인 것이 바람직하다.
본 발명의 네 번째 목적을 달성하기 위한 본 발명에 따른 그래핀계 탄소기반 전자소자는, 유연성 기판 위에 그래핀 산화물층(Graphene Oxide Layer)을 형성하는 그래핀 형성단계; 상기 그래핀 산화물 위에 패터닝된 마스크를 형성하는 마스크 형성단계; 상기 마스크 위에 금속을 증착시키는 금속 증착단계; 상기 마스크를 제거하는 마스크 제거단계; 상기 마스크가 제거된 상기 유연성 기판 위에 형성된 그래핀 산화물층을 환원시는 그래핀(Graphene) 환원단계;를 포함하되, 상기 그래핀 환원단계는, 펄스 레이저 노출(Pulsed Laser Exposure), RF 플라즈마 노출(RF Plasma Exposure) 및 전자빔 노출(E-Beam Exposure)중 어느 하나 이상의 물리적 방법을 사용하고, 이후 후속 열공정(Thermal Annealing)으로 상기 그래핀 산화물층을 추가 환원(reduction)시켜 드레인 전극, 소스 전극 및 채널층을 동일면에 일체로 형성하는 것을 특징으로 하는 그래핀계 탄소기반 전자소자의 제조방법을 제공한다.
상기 그래핀 환원단계에서 상기 채널층이 상기 드레인 전극과 소스 전극 사이에 형성될 수 있다.
상기 그래핀 환원단계에서 상기 그래핀 산화물층이 부분 환원(Partially reduced)되어 상기 채널층이 형성되고, 또한 상기 그래핀 환원단계에서 게이트 전극 층과 그래핀 산화물 층 사이에는 게이트 절연막이 동시에 형성될 수 있다.
상기 그래핀 환원단계에서 상기 그래핀 산화물층이 완전 환원(Fully reduced)되어 상기 드레인 전극 및 소스 전극이 형성될 수 있다.
상기 금속 증착단계에서 상기 증착된 금속이 게이트 전극인 것이 바람직하며, 상기 게이트 전극은 상기 그래핀 산화물층 위에 티탄 알루미늄계 합금(Ti/Al) 금속을 증착하여 형성될 수 있다.
상기 그래핀화된 기판을 열 처리(Thermal Annealing)하는 열처리 단계를 더 포함할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 그래핀계 탄소기반 전자소자는 그래핀 산화물층의 일면에 펄스 레이저를 조사함으로써 그래핀 산화물층의 부분 혹은 완전 환원을 유도하여 패턴화 공정이 필요하지 않아 공정 단가를 최소화할 수 있는 장점이 있다.
또한, 본 발명에 따른 그래핀 산화물층이 부분 혹은 완전 환원됨에 따라 종래에 비해 저항은 감소하고 투명도가 향상되며, 그래핀계 탄소기반 전자소자를 단일 기판에 동시에 제조하여 구현할 수 있는 효과가 있으며, 상온공정으로 유연성 기판에 롤투롤(Roll-to-Roll) 공정으로 적용하여 집적회로가 구현이 가능하여 양산이 가능한 잇점이 있다.
더욱이, 본 발명에 따른 그래핀계 탄소기반 전자소자 및 그 제조방법에 의하면, 저온 공정으로 인하여 유연성 기판을 사용할 수 있으며, 식각 공정을 거치지 않아 작업시간을 단축시킬 수 있을 뿐만 아니라, 제조 단가를 절감시킬 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 다른 그래핀계 탄소기반 전자소자의 하나인 트랜지스터를 구현한 단면도이다;
도 2은 본 발명의 일실시예에 따른 엑시머 펄스 레이저를 이용하여 그래핀 산화물을 그래핀으로 환원시킨 모식도이다;
도 3은 본 발명의 일실시예에 따른 그래핀계 탄소기반 전자소자의 제조방법을 나타낸 순서도이다;
도 4는 본 발명의 일실시예에 따른 그래핀계 탄소기반 전자소자를 롤투롤 공정으로 제조하는 방법을 나타낸 모식도이다;
도 5는 본 발명의 일실시예에 따른 그래핀계 bottom gate FET(전계효과 트랜지스터)의 제작 개념도를 나타내는 모식도이다;
도 6은 본 발명의 일실시예에 따른 대면적의 탄소층 기반 집적소자를 동일 기판에 제작한 예시를 나타낸 단면도이다;
도 7은 본 발명에 따른 실험예 1의 면저항을 나타낸 그래프이다;
도 8은 본 발명에 따른 실험예 1의 투명도를 나타낸 그래프이다;
도 9는 본 발명의 다른 실시예에 따른 그래핀계 탄소기반 전자소자를 나타낸 단면도이다;
도 10은 본 발명의 다른 실시예에 따른 그래핀계 탄소기반 전자소자의 제조방법을 나타낸 순서도이다;
도 11 내지 도 16은 본 발명의 다른 실시예에 따른 그래핀계 탄소기반 전자소자 및 그 제조방법을 단계별로 단면도이다.
이하에서는 실시예 등을 참조하여 본 발명을 더욱 상술하지만, 하기 실시예는 본 발명을 예시하기 위한 것이며, 본 발명의 범주가 그것에 의해 한정되는 것은 아니다.
우선, 본 발명의 일실시예에 따른 그래핀계 탄소기반 전자소자를 설명한다.
본 발명에 있어서 전자소자는 메모리소자, 검출소자, 다이오드, 트랜지스터, 발광소자, 수광소자, 태양전자소자 등을 포함하는 각종의 디바이스, 또는 이들 디바이스의 일부 부분을 칭하는 개념으로 이해되어야 한다.
하나의 바람직한 예로서, 기판; 상기 기판 위에 형성된 그래핀 산화물층; 상기 그래핀 산화물층 위에 형성된 게이트 절연층; 및 상기 절연층 위에 형성된 게이트 전극;을 포함하되, 상기 그래핀 산화물층은 일면 상에 펄스 레이저를 조사하여 그래핀 산화물이 부분 혹은 완전 환원될 수 있다.
도 1은 본 발명의 바람직한 일실시예에 따른 그래핀계 탄소기반 전자소자를 나타낸 단면도이다.
본 발명의 그래핀계 탄소기반 전자소자는, 도 1에 도시된 바와 같이, 기판(10), 상기 기판(10) 위에 각각 형성된 드레인 전극(21) 및 소스 전극(22), 상기 드레인 전극(21)과 소스 전극(22) 사이에 형성된 채널층(30), 상기 채널층(30) 위에 형성된 게이트 절연층(40), 상기 게이트 절연층(40) 위에 형성된 게이트 전극(50)을 포함하여 구성될 수 있다.
이와 같이, 본 발명에 따른 그래핀 산화물층(20)을 포함하는 그래핀계 탄소기반 전자소자는 그래핀 산화물층(20) 일면에 펄스 레이저를 조사하여 부분환원을 유도함으로써, 후속 패턴화 공정을 생략할 수 있다.
또한, 본 발명에 따른 그래핀계 탄소기반 전자소자는 낮은 면저항과 우수한 투명도 특성을 가지며, 캐패시터, 소스/드레인 전극 등을 단일 기판에 동시에 제조할 수 있으므로, 공정 효율이 우수하다.
참고로, 본 발명에 있어서 전자소자란, 메모리소자, 검출소자, 다이오드, 트랜지스터, 발광소자, 집적회로 등을 포함하는 각종의 디바이스, 또는 이들 디바이스의 일부 부분을 칭하는 개념으로 이해되어야 한다.
상기 기판(10)은 금속, 유리, 수지 등을 사용할 수 있는 바, 기판(10)의 재료로서 실리콘, 실리콘카바이드, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 산화알루미늄, 산화티타늄, 사파이어, 쿼츠, 파이렉스를 사용할 수 있으며, 이러한 재료로 한정되는 것은 아니다.
상기 기판(10) 상에 그래핀 산화물층(20)을 형성하되, 그래핀 산화물층(20)은 그래핀 산화물 용액을 상기 기판(10) 상에 분무 및 코팅하고 건조시킨 후 열처리하여 형성될 수 있다. 그래핀 산화물 용액은, 바람직하게는, 흑연 파우더를 황산과 같은 산을 첨가하여 산화시킨 후 열처리 과정을 통해 형성할 수 있고, 이어 UV, O2 플라즈마 처리를 수행할 수 있으며, 이에 특별히 제한되는 것은 아니다.
상기 코팅은 스핀코팅, 전기 분사 코팅, 스크린 코팅, 옵셋 인쇄, 잉크젯 프린팅, 스프레이법, 패드프린팅, 나이프코팅, 키스코팅, 그라비아코팅, 붓질, 초음파 미쇄분무코팅, 스프레이-미스트 분무코팅 중 어느 하나를 선택할 수 있으며, 이에 한정되는 것은 아니다.
상기 그래핀 산화물 용액의 용매는 물, 아세톤, 메틸에틸케톤, 메틸알콜, 에틸알콜, 이소프로필알콜, 부틸알콜, 에틸렌글라이콜, 에틸렌 글리콜, 폴리 에틸렌글라이콜, 테트라하이드로푸란, 디메틸포름아미드, 디메틸아세트아마이드, N-메틸-2-피롤리돈, 헥산, 사이클로헥사논, 톨루엔, 클로로포름, 증류수, 디클로벤젠, 디메틸벤젠, 트리메틸벤젠, 피리딘, 메틸나프탈렌, 니트로메탄, 아크릴로니트릴 중 어느 하나일 수 있다.
또한, 본 발명의 그래핀 산화물 용액의 균일한 분산을 위해 비극성 용매를 첨가할 수 있는 바, 예를 들어, 아세톤, 메틸에틸케톤, 메틸알콜, 에틸알콜, 이소프로필알콜, 부틸알콜, 에틸렌글라이콜, 에틸렌 글리콜, 폴리 에틸렌글라이콜, 테트라하이드로퓨란, 디메틸포름아미드, 디메틸아세트아마이드, N-메틸-2-피롤리돈, 헥산, 사이클로헥사논, 톨루엔, 클로로포롬, 증류수, 디클로벤젠, 디메틸벤진, 트리메틸벤젠, 피리딘, 메틸나프탈렌, 니트로메탄, 아크릴로니트릴, 옥타데실아민, 아닐린, 디메틸설폭사이드, 메틸렌클로라이드, 디에틸렌 글리콜 메틸 에틸 에테르, 에틸아세테이트 중 어느 하나인 것이 바람직하다. 이와 같은 비극성 용매는 그래핀 산화물의 분산을 균일하게 할 뿐만 아니라, 표면 거칠기를 감소시키는 효과가 있다.
본 발명의 그래핀 산화물층을(20) 부분 혹은 완전 환원시키기 위해서는 엑시머 펄스 레이저를 사용하여 조사할 수 있다.
도 2는 본 발명의 일실시예에 따른 엑시머 펄스 레이저를 이용하여 그래핀 산화물을 그래핀으로 환원시킨 모식도이다.
구체적으로, 도 2를 참조하면, 엑시머 펄스 레이저를 이용하여 그래핀 산화물에 펄스 형태로 조사함으로써, 레이저가 조사된 영역만 -O-, -OH 또는 -COOH 작용기가 제거되면서 그래핀으로 환원된다. 앞서 설명한 바와 같이, 엑시머 펄스 레이저가 조사된 영역만 그래핀으로 부분환원되기 때문에 그래핀 부분환원 및 패턴화의 공정을 동시에 수행할 수 있다.
이 때, S/D 마스크 또는 채널(Channel) 마스크를 이용하여 엑시머 펄스 레이저를 조사할 수 있으며, S/D 마스크 또는 채널(Channel) 마스크를 이용하여 직접 패터닝함으로써 후속 패턴화 공정을 수행하지 않을 수 있다.
경우에 따라서, 엑시머 펄스 레이저를 조사할 때 대물렌즈 등을 이용하여 집속해서 조사할 수 있고, 상온에서 조사될 수 있으며, 소자 특성을 고려하여 200℃ 이하의 온도로 기판을 가열하면서 조사할 수 있다.
하나의 바람직한 예에서, 엑시머 펄스 레이저의 펄스 폭은 10 이상 50 nS이하일 수 있는 바, 펄스 폭 50 nS를 초과하는 경우 열에너지가 과도하게 공급되어 표면에 손상이 가해질 수 있으며, 반대로 10 nS미만일 경우 충분한 환원이 이루어질 수 없으므로, 바람직하지 않다.
또 다른 바람직한 예에서, 엑시머 펄스 레이저의 조사되는 에너지는 100 내지 1000 mJ 이하일 수 있다. 레이저의 에너지가 100 mJ 미만일 경우에는 반응 온도가 낮아져 충분한 환원이 일어나지 못하게 되며, 반대로 1000 mJ를 초과한 경우에는 그래핀 산화물층의 표면이 손상될 수 있으므로, 본 발명이 소망하는 효과를 기대할 수 없다.
상기 기판(10) 상에 형성된 그래핀 산화물층(20)은 기판(10) 상에 드레인 전극(21), 소스 전극(22) 및 채널층(30)이 동일면에 일체로 형성되는 구조(도 1 참조)일 수 있으며, 상기 드레인 전극(21) 및 소스 전극(22)은 상기 엑시머 펄스 레이저를 조사하여 부분환원된 그래핀(Graphene)으로 형성될 수 있다.
상기 채널층(30)은 상기 드레인 전극(21) 및 소스 전극(22) 사이의 그래핀 산화물층(20)이 일부 환원(partial reduction)되어 형성될 수 있으며, 상기 게이트 전극(50)은 상기 그래핀 산화물층(20) 위에 금속(Metal)(13)을 증착(deposition)하여 형성될 수 있다.
또한, 상기 절연층(40)은 펄스 레이저를 조사하지 않은 영역으로, 상기 그래핀 산화물층(20) 상에 금속(13)을 증착하면서 화학적 결합에 의하여 상기 금속(13)의 하부가 산화되거나 또는 후속 열공정에 의하여 산화되어 형성될 수 있다.
본 발명의 바람직한 일실시예에서 상기 그래핀계 탄소기반 전자소자는 박막 필름 트랜지스터, 가스센서, 메모리, 캐패시터 등의 집적소자에 적용하여 사용될 수 있다.
또한, 본 발명의 제 1 실시예에 따른 그래핀계 탄소기반 전자소자를 제조하는 방법을 제공한다.
하나의 바람직한 예에서, 기판 상에 그래핀 산화물층을 형성하는 단계; 상기 그래핀 산화물층 상에 마스크를 제공하고, 펄스 레이저를 조사하여 패터닝하는 단계; 및 상기 마스크를 제거하는 단계;를 포함하되, 상기 그래핀 산화물층은 펄스 레이저를 조사하여 그래핀 산화물이 부분환원된 것일 수 있다. 바람직하게는, 엑시머 펄스 레이저를 사용하여 조사할 수 있다.
도 3은 본 발명의 바람직한 일실시예에 따른 그래핀계 탄소기반 전자소자의 제조방법을 나타낸 순서도이다.
도 3에 도시된 바와 같이, 본 발명의 그래핀계 탄소기반 전자소자의 제조방법은 기판 상에 그래핀 산화물층을 형성하는 단계(S310); 그래핀 산화물층 상에 마스크를 제공하고, 펄스 레이저를 조사하여 패터닝하는 단계(S320); 및 상기 마스크를 제거하는 단계(S330);를 포함하여 그래핀계 탄소기반 전자소자(S340)을 형성할 수 있다.
상기 일련의 공정은 그래핀계 탄소기반 집적소자 구현을 위해 롤투롤 형태의 공정에 적용될 수 있다.
도 4는 본 발명의 바람직한 일실시예에 따른 탄소기반 소자를 롤투롤 공정으로 제조하는 방법을 나타낸 모식도이다.
도 4를 참조하면, 기판을 연속적으로 공급하는 공급부(410); 상기 공급된 기판의 표면에 그래핀 산화물 용액을 분사 및 코팅하기 위한 그래핀 합성부(420); 상기 그래핀 합성부를 통과한 그래핀 산화물 박막의 일면 상에 펄스 레이저를 조사하는 레이저 조사부(430); 상기 조사된 그래핀 산화물 박막을 회수하는 회수부(440)를 포함하는 구조일 수 있다.
상기 그래핀 합성부(420)은 그래핀 산화물 용액을 기판에 분사 및 코팅하여 그래핀 산화물층을 생성한 뒤, 건조 후 열처리하여 표면처리 할 수 있다. 또한, 상기 레이저 조사부(430)는 S/D 마스크, 채널(Channel) 마스크 등을 이용하여 직접 패터닝하는 공정을 포함할 수 있다.
더욱이, S/D 마스크와 채널(Channel) 마스크 등을 이용하고 연속적으로 펄스 레이저를 조사하여 본 발명의 집적소자의 FET를 구현할 수 있는 바, 도 5는 본 발명의 일실시예에 따른 유기 FET의 제작 개념도를 나타낸 모식도이다.
도 5를 참조하면, 기판(510) 상에 그래핀 산화물층(520)이 형성되며, 그래핀 산화물층(520) 상에 S/D 마스크(531)를 이용하여 엑시머 레이저(540)를 조사한다. 레이저 펄스 수를 10회 이상 조사하면 완전 환원(Fully reduced Graphene Oxide: FrGO)된 영역(551)이 형성되고, S/D 마스크를 제거한다. 이어, 채널(Channel) 마스크(532)를 이용하여 레이저 펄스 수를 5회 미만으로 조사하여 부분환원(Partially reduced Graphene Oxide: PrGO)된 영역(552)을 형성할 수 있다. 즉, S/D 마스크(531)와 채널(Channel) 마스크(532)를 이용하여 연속적으로 레이저를 조사하여 집적소자 FET를 구현할 수 있다.
앞서 설명한 바와 같이, 본 발명에 따른 그래핀계 탄소기반 전자소자는, 상온에서 기판에 롤투롤 방법을 이용하여 단일 기판에 직접 그래핀계 탄소기반 전자소자를, 예를 들어, 게이트 전극, 소스/드레인 전극 등을 동시에 구현할 수 있는 잇점이 있다. 이를 도 6에 나타내었다.
도 6은 대면적의 탄소층 기반 집적소자를 동일 기판에 제작한 예시를 나타낸 단면도이다.
도 6을 참조하면, 그래핀 산화물층 상에 S/D 마스크, 채널(Channel) 마스크 등을 이용하고 엑시머 레이저를 조사하면, 레이저 펄스 조사 횟수에 따라 도체성 영역(610, 640, 650, 670)(비저항, ρ ＜ 1 Ω/cm)과 반도체성 영역(620, 660)(비저항, 1 ＜ ρ ＜ 103 Ω/cm)을 동시에 구현할 수 있다. 또한, 전술한 바와 같이, 레이저가 조사되지 않은 영역을 절연성 영역(630)(비저항, ρ＞ 103 Ω/cm) 역시 구현할 수 있다. 상기 도체성 영역(610, 640, 650, 670)은 집적소자의 전극(640, 650, 670)으로 활용이 가능하며, 반도체성 영역은 FET(field effect transistor)의 채널 메모리의 활성층, 캐패시터의 절연층(660) 등으로 활용할 수 있다.
또한, 본 발명에 따른 그래핀계 탄소기반 집적소자를 구현 시, PR(photo-resistor)의 패터닝과 이의 제거 및 소망하지 않는 그래핀 산화물층 제거를 위한 O2 플라즈마 에칭 공정을 수행하지 않아도 되는 잇점이 있다.
한편, 일실시예에 따른 레이저 펄스 수를 다양하게 적용한 실시예들을 살펴본다.
{실시예}
[실시예 1]
그래핀 산화물 용액을 제조하여 5 mg/ml를 스핀 코팅 방법을 이용하여 투명기판에 분사 및 코팅하여 30 nm의 그래핀 산화물층을 형성하였다.
상기 제조된 그래핀 산화물층에 레이저를 조사하여 원하는 영역만을 그래핀으로 환원시켰다. 이때, 펄스 폭 20 nS, 펄스 당 에너지 300 mJ, 빔 폭 5 ×15 mm2, 파장 248 nm, 레이저 펄스 수를 1로 하여 조사하였다.
[실시예 2]
상기 실시예 1에서, 레이저 펄스 수를 3으로 하여 조사한 것을 제외하고는 실시예 1과 동일하게 조사하였다.
[실시예 3]
상기 실시예 1에서, 레이저 펄스 수를 5로 하여 조사한 것을 제외하고는 실시예 1과 동일하게 조사하였다.
[실시예 4]
상기 실시예 1에서, 레이저 펄스 수를 10으로 하여 조사한 것을 제외하고는 실시예 1과 동일하게 조사하였다.
[비교예 1]
상기 실시예 1에서, 그래핀 산화물층에 레이저를 조사하지 않은것(pristine GO)을 제외하고는 실시예 1과 동일한 방법을 이용하였다.
[실험예 1: 레이저 조사에 따른 면저항(Rs) 및 투명도를 측정]
실시예 1 내지 실시예 4 및 비교예 1에 따라, 레이저 펄스 수에 따른 면저항 및 투명도를 측정하였으며, 그 결과를 도 7 및 도 8에 나타내었다.
도 7은 실험예 1의 면저항을 나타낸 그래프이며, 도 8은 실험예 1의 투명도를 나타낸 그래프이다.
도 7을 참조하면, 레이저 펄스 수가 증가할수록(실시예 1에서 실시예 4) 면저항은 감소함을 확인하였다. 또한, 실시예 1의 면저항값은 실시예 4의 면저항값과 비교하여 다소 높지만, 실시예 1 역시 부분환원(Partially reduced) 되었음을, 실시예 4는 완전 환원(Fully reduced)되었음을 확인할 수 있었다.
또한, 면저항은 박막의 단위 두께당 비저항으로 표시하므로 비교예 1의 비저항은 3.0×103 Ω/cm, 실시예 4의 비저항은 9.09×10-1 Ω/cm으로, 실시예 4의 면저항값은 비교예 1의 면저항값과 비교하여 약 ~ 105감소하였음을 확인할 수 있었다. 이는, 면저항 특성이 향상되었다고 할 수 있다.
한편, 면저항과 투명도는 상관관계가 존재하는 바, 도 8을 참조하면, 투명도 역시 개선됨을 알 수 있었다. 구체적으로, 파장 550 nm에서 비교예 1의 투명도는 73, 실시예 2의 투명도는 80, 실시예 4의 투명도는 92로 증가함을 알 수 있다.
즉, 본 발명에 따라 제조된 부분환원이 가능한 그래핀 산화물층은 레이저 펄스 수가 증가할수록 면저항은 감소하고 투명도가 증가하여 플렉서블 디스플레이, 집적회로 등에 적용될 수 있다.
이하, 본 발명의 다른 실시예에 따른 그래핀계 탄소기반 전자소자를 설명한다.
도 9는 본 발명의 바람직한 실시예에 따른 그래핀계 탄소기반 전자소자를 나타낸 단면도이다.
도시된 바와 같이, 본 발명의 바람직한 일실시예에 따른 그래핀계 탄소기반 전자소자는, 기판(710), 상기 기판(710) 위에 각각 형성된 드레인 전극(721) 및 소스 전극(722), 상기 드레인 전극(721)과 소스 전극(722) 사이에 형성된 채널층(730), 상기 채널층(730) 위에 형성된 게이트 절연층(740), 상기 게이트 절연층(740) 위에 형성된 게이트 전극(750)을 포함하여 구성된다.
상기 기판(710)은 유연성 기판일 수 있으며, 금속, 유리, 수지 등의 어떠한 재료도 가능하다. 예컨대, 기판(710)의 재료로서, 실리콘, 실리콘카바이드, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 산화알루미늄, 산화티타늄, 사파이어, 쿼츠, 파이렉스를 사용할 수 있으나, 이러한 재료로 한정되는 것은 아니다.
상기 드레인 전극(721) 및 소스 전극(722)은, 상기 유연성 기판(flexible substrate)(710) 위에 형성된 그래핀 산화물층(Graphene Oxide Layer)(720)을 환원(reduction)시켜 그래핀(Graphene)화하여 형성될 수 있다.
상기 드레인 전극(721) 및 소스 전극(722)은, 펄스 레이저 노출(Pulsed Laser Exposure), RF 플라즈마 노출(RF Plasma Exposure) 및 전자빔 노출(E-Beam Exposure)중 어느 하나 이상의 물리적 방법을 사용하고, 이후 후속 열 처리(Thermal Annealing)로 상기 그래핀 산화물층(720)을 그래핀으로 완전 환원(Fully reduced)하여 형성할 수 있다.
상기 채널층(730)은 상기 드레인 전극(721) 및 소스 전극(722) 사이의 그래핀 산화물층(720)이 부분 환원(Partially reduced)되어 형성된다.
상기 게이트 전극(750)은 상기 그래핀 산화물층(720) 위에 금속(Metal)(713)을 증착(deposition)하여 형성된다.
상기 게이트 전극(750)을 형성하는 금속(713)은 티탄 알루미늄계 합금(Ti/Al)인 것이 바람직하다.
상기 절연층(740)은 상기 그래핀 산화물층(720) 위에 금속(713)을 증착하면서 화학적 결합에 의하여 상기 금속(713)의 하부가 산화되거나 또는 후속 열공정에 의하여 산화되어 형성된다.
본 발명의 바람직한 일실시예에서 상기 그래핀계 탄소기반 전자소자는, 박막 필름 트랜지스터(Thin-Flim Transistor)인 것이 바람직하다.
도 10은 본 발명의 바람직한 일실시예에 따른 그래핀계 탄소기반 전자소자의 제조방법을 나타낸 순서도이다.
도시된 바와 같이, 본 발명의 바람직한 일실시예에 따른 그래핀계 탄소기반 전자소자의 제조방법은, 기판(710) 위에 그래핀 산화물층(Graphene Oxide Layer)(720)을 형성하는 그래핀 형성단계(S810); 상기 그래핀 산화물층(720) 위에 패터닝된 마스크(712)를 형성하는 마스크 형성단계(S820); 상기 마스크(712) 위에 금속(Metal)(713)을 증착(deposition)시키는 금속 증착단계(S830); 상기 마스크(712)를 제거하는 마스크 제거단계(S840); 상기 마스크(712)가 제거된 상기 기판(710) 위에 형성된 그래핀 산화물층(720)을 그래핀(Graphene)화하는 그래핀 환원단계(S850); 그래핀화된 기판을 열 처리(Thermal Annealing)하는 열처리 단계(S860)을 포함하여 구성된다.
도 11 내지 도 16은 본 발명의 바람직한 일실시예에 따른 그래핀계 탄소기반 전자소자 및 그 제조방법을 단계별로 단면도로서, 본 발명의 바람직한 일실시예에 따른 그래핀계 탄소기반 전자소자 및 그 제조방법을 상세히 설명하면 다음과 같다.
먼저, 도 11에 도시된 바와 같이, 기판(710) 위에 저온공정을 사용하여 그래핀 산화물층(Graphene Oxide Layer)(720)를 형성한다(S810).
전술한 바와 같이, 그래핀(graphene)은 탄소원자들이 서로 연결되어 벌집모양의 2차원 평면 구조를 갖는 소재로서, 열 및 전기 전도도가 매우 우수하고, 화학적/기계적 안정성이 뛰어나며, 투명하고, 전자 이동도가 높고, 비저항이 낮으며, 표면적이 넓고, 상업적인 면에서도 탄소나노튜브(carbon nanotube)보다 유리하다. 또한, 그래핀 또는 그래핀을 포함하는 층상 구조의 그래파이트는 원래의 기판으로부터 쉽게 분리되어 다른 기판으로 이동(전이; transfer)할 수 있다.
기판(710) 위에 그래핀 산화물층(720)을 형성하는 방법은, 저온공정의 화학기상증착법(CVD)일 수 있으나, 이러한 방법으로 한정되는 것은 아니다. 예컨대, 그래파이트로부터 물리적 또는 화학적으로 그래핀 산화물을 분리하여 사용할 수도 있다. 한편, 화학기상증착법으로는 일반적인 CVD법 이외에도, RTCVD(급속가열화학기상증착법, PECVD(플라즈마 화학기상증착법), ICPCVD(유도결합형 플라즈마 화학기상증착법), MOCVD(유기금속 화학기상증착법) 등이 사용될 수 있다.
본 발명의 바람직한 일실시예에서는, 스핀 코딩의 방법으로 기판(710) 위에 그래핀 산화물층(720)을 형성하였으며, 본 발명의 바람직한 일실시예에 제시한 방법으로 단일층 그래핀(SLG; Single Layer Graphene)을 이용하여 전계효과트랜지스터(TFT)를 제작할 수 있었다.
이후, 도 12에 도시된 바와 같이, 상기 그래핀 산화물층(720) 위에 패터닝 된 마스크(712)를 형성한다(S820).
상기 마스크(712)는 금속 기타 물질의 얇은 시트로, 구멍이 뚫려 있고, 반도체에 선택적인 증착이나 에칭을 하기 위해 특정한 부분이나 표면을 차폐하는 데 사용하는 것이다. 본 발명의 바람직한 일실시예에서는, 마스크(712)를 패터닝하여 복수개의 개구부를 형성한다. 마스크를 패터닝하는 방법은 반도체 제조공정에서 잘 알려져 있으며, 예컨대 전자빔 리소그래피(e-beam lithography), 포토리소그래피(photolithography), 레이저 간섭 리소그래피(laser interference lithography) 또는 나노임프린트(nanoimprint) 등의 방법을 사용할 수 있다. 또한, 양극산화알루미늄(anodic aluminum oxide) 또는 블록공중합체(block copolymer) 등의 탬플릿(template)을 이용한 패터닝 방법도 사용할 수 있다.
이후, 도 13에 도시된 바와 같이, 상기 마스크(712) 위에 금속(Metal)(713)을 증착(deposition)시키는 금속 증착단계(S830)을 수행한다.
상기 금속 증착단계(S830)는 상기 그래핀 산화물층(720)의 중앙 상부에 티탄 알루미늄계 합금(Ti/Al)을 증착한다.
티탄 알루미늄계 합금은 Ti와 Al의 금속간화합물이므로 가볍고, 밀도를 고려한 비강도로서 비교하여도 Ni 기초 내열합금에 필적할만 하다. 비강도가 큰 것은 원심력이 작용할 때(터빈 날개)의 실질 응력이 유리할 뿐만 아니라 엔진 전체의 중량의 경감에도 좋다. 상기의 금속간화합물은 알루미늄과 티타늄을 연속 증착하여 구현할 수 있다.
한편, 상기 금속 증착단계(S830)에서 상기 증착된 금속(713)이 게이트 전극(750)인 것이 바람직하다.
또한, 상기 금속 증착단계(S830)에서 상기 그래핀 산화물층(720) 위에 상기 금속(713)을 증착하면서 화학적 결합에 의하여 상기 금속(713)의 하부가 산화되거나 후속 열공정에 의하여 산화되어 절연층(740)이 형성된다.
이후, 도 14에 도시된 바와 같이, 상기 마스크(712)를 제거한다(S840).
상기 마스크(712)가 제거된 상기 기판(710) 위에 형성된 그래핀 산화물층(720)을 그래핀(Graphene)화시키는 그래핀 환원단계(S850)을 수행한다.
도 15에 도시된 바와 같이, 상기 그래핀 환원단계(S850)에서는, 상기 금속(713)이 증착된 상기 그래핀 산화물층(720) 위에 펄스 레이저 노출(Pulsed Laser Exposure), RF 플라즈마 노출(RF Plasma Exposure) 및 전자빔 노출(E-Beam Exposure)중 어느 하나 이상의 물리적 방법을 사용할 수 있다.
그래핀 산화물의 탄소와 화학 결합한 수산화기(-OH), 카복실기(-CH00H), 에폭시 기(-CO, -COC)를 제거하기 위해 적용하는 외부의 여기원(exciation source)는 이상의 화학 결합의 결합에너지보다 큰 에너지를 주면 가능하다. 상기 펄스 레이저 노출은 500nm 이하의 파장을 갖는, 즉 에너지 측면에서 2.5 eV보다 큰 값을 갖는 레이저를 조사한다. 레이저는 펄스파(pulsed wave) 형태 혹은 연속파(continuous wave)형태 모두 사용가능하다. 입사 레이져 파워는 환원시키고자 하는 그래핀 산화물층의 두께에 따라 달라진다. 적어도 90 mW 이상의 레이져 파워를 펄스파 혹은 연속파 형태로 조사해야한다. 레이저 노출 시의 환경은 불활성 기체 분위기 혹은 진공에서 진행하는 것이 바람직하다. 또한, 그래핀 산화물층의 환원을 시료 전 면적에 고르게 진행하기 위해 레이저 혹은 시료를 광축에 대해 수직면에 내에서 이동할 수 있다.
상기 RF 플라즈마 노출은 저 진공 (1mTorr < 진공도 < 500mTorr) RF 플라즈마 반응로 내에 알르곤 등의 불활성 기체를 플라즈마로 형성하여 시료에 노출시킨다. RF 플라즈마의 에너지는 외부 인가 전력에 관련되어 있기 때문에 외부 전력을 변경하여 그래핀 산화물 환원을 조절할 수 있다. 일반적으로 RF 플라즈마는 전극의 모양 등을 변경하여 대 면적 노출이 가능하다.
상기 전자빔 노출은, 상기의 목적을 달성하기 위해 열 전자를 고전압으로 가속시켜 시료에 주입할 수 있다. 이 방법은 가속 고전압에 따라 전자빔의 에너지를 변경할 수 있다. 전자빔 노출을 시료 전체에 균일하게 하기 위해서는 자기장과 전기장을 변경하여 진행할 수 있다.
상기 그래핀 환원단계(S850)에서 상기 절연층(740) 하부의 그래핀 산화물층(720)이 부분 환원(Partially reduced)되어 채널층(730)이 형성된다.
상기 그래핀 환원단계(S850)에서는 상기 채널층(730)의 양측에 각각 드레인 전극(721) 및 소스 전극(722)이 형성된다. 상기 그래핀 환원단계(S850)에서 상기 드레인 전극(721) 및 소스 전극(722)은 상기 그래핀 산화물층(720)이 그래핀으로 완전 환원(Fully reduced)되어 형성될 수 있다.
본 발명의 바람직한 일실시예에서, 상기 채널층(730)은 상기 각각 드레인 전극(721) 및 소스 전극(722)과 동일한 높이로 형성되었으나, 이에 한정되지 않으며 상기 드레인 전극(721) 및 소스 전극(722)보다 더 높거나 낮은 높이로 형성될 수 있다.
또한, 본 실시예에서는 편의상 소스 전극, 드레인 전극 등의 용어를 사용하여 표현하였으나, 이들이 반드시 트랜지스터용 전극인 것은 아니다. 즉, 소스 전극과 드레인 전극은 단순히 전극의 명칭을 구별하기 위해 사용되는 경우도 있으며, 이 경우 예컨대 소스 전극은 제1 전극을, 드레인 전극은 제2 전극을 의미하기도 한다. 따라서, 이하의 실시예에서 나타내는 전자소자는 발광소자, 수광소자, 검출소자, 메모리소자, 트랜지스터, 다이오드 등에 폭넓게 적용될 수 있는 것으로 이해되어야 한다.
또한, 도 16에 도시된 바와 같이, 상기 그래핀화된 기판을 열 처리(Thermal Annealing)한다(S860). 본 발명의 바람직한 일실시예에 따르면, 아르곤 가스와 함께 200~300도에서 15분간 어닐링을 진행했다. 그 결과, 식각 공정을 삭제할 수 있었고, 전도도는 크게 감소했다.
앞에서 설명되고, 도면에 도시된 본 발명의 실시예는 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의해서만 제한되고, 본 발명의 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.

Claims (25)

  1. 기판;
    상기 기판 위에 형성된 그래핀 산화물층;
    상기 그래핀 산화물층 위에 형성된 게이트 절연층; 및
    상기 절연층 위에 형성된 게이트 전극;을 포함하되,
    상기 그래핀 산화물층은 일면 상에 펄스 레이저를 조사하여 그래핀 산화물이 부분환원된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  2. 제 1 항에 있어서,
    상기 펄스 레이저는 엑시머 펄스 레이저인 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  3. 제 1 항에 있어서,
    상기 그래핀 산화물층은 상기 기판 위에 드레인 전극, 소스 전극 및 채널층이 동일면에 일체로 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  4. 제 3 항에 있어서,
    상기 채널층 위에 게이트 절연층이 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  5. 제 3 항에 있어서,
    상기 채널층은 드레인 전극과 소스 전극 사이에 형성되는 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  6. 제 5 항에 있어서,
    상기 드레인 전극 및 소스 전극은 상기 그래핀 산화물층이 완전 환원되어 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  7. 제 1 항에 있어서,
    상기 게이트 전극은 상기 그래핀 산화물층 위에 금속을 증착하여 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  8. 기판 위에 그래핀 산화물층을 형성하는 단계;
    상기 그래핀 산화물층 위에 마스크를 제공하고, 펄스 레이저를 조사하여 패터닝하는 단계; 및
    상기 마스크를 제거하는 단계;
    를 포함하되,
    상기 그래핀 산화물층은 레이저를 조사하여 그래핀 산화물이 부분환원된 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  9. 제 8 항에 있어서,
    상기 펄스 레이저는 엑시머 레이저인 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  10. 유연성 기판;
    상기 유연성 기판 위에 드레인 전극, 소스 전극 및 채널층이 동일면에 일체로 형성된 그래핀 산화물층;
    상기 채널층 위에 형성된 게이트 절연층; 및
    상기 절연층 위에 형성된 게이트 전극;을 포함하되,
    상기 드레인 전극 및 소스 전극은,
    펄스 레이저 노출(Pulsed Laser Exposure), RF 플라즈마 노출(RF Plasma Exposure) 및 전자빔 노출(E-Beam Exposure)중 어느 하나 이상의 물리적 방법을 사용하여 상기 그래핀 산화물층을 환원(reduction)시켜 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  11. 제 10항에 있어서,
    상기 채널층은;
    상기 드레인 전극과 소스 전극 사이에 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  12. 제 10항에 있어서,
    상기 채널층은;
    상기 그래핀 산화물층이 부분 환원(Partially reduced)되어 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  13. 제 10항에 있어서,
    상기 드레인 전극 및 소스 전극은,
    상기 그래핀 산화물층이 완전 환원(Fully reduced)되어 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  14. 제 10항에 있어서,
    상기 게이트 전극은;
    상기 그래핀 산화물층 위에 금속을 증착하여 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  15. 제 14항에 있어서,
    상기 게이트 전극을 형성하는 금속은;
    티탄 알루미늄계 합금(Ti/Al)인 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  16. 제 14항에 있어서,
    상기 절연층은;
    상기 그래핀 산화물층 위에 금속을 증착하면서 화학적 결합에 의하여 상기 금속의 하부가 산화되어 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  17. 제 10항 내지 제 16항중 어느 한 항에 있어서,
    상기 그래핀계 탄소기반 전자소자는, 박막 필름 트랜지스터(Thin-Flim Transistor)인 것을 특징으로 하는 그래핀계 탄소기반 전자소자.
  18. 유연성 기판 위에 그래핀 산화물층(Graphene Oxide Layer)을 형성하는 그래핀 형성단계;
    상기 그래핀 산화물층 위에 패터닝된 마스크를 형성하는 마스크 형성단계;
    상기 마스크 위에 금속을 증착시키는 금속 증착단계;
    상기 마스크를 제거하는 마스크 제거단계;
    상기 마스크가 제거된 상기 유연성 기판 위에 형성된 그래핀 산화물층을 환원하는 그래핀(Graphene) 환원단계;를 포함하되,
    상기 그래핀 환원단계는;
    펄스 레이저 노출(Pulsed Laser Exposure), RF 플라즈마 노출(RF Plasma Exposure) 및 전자빔 노출(E-Beam Exposure)중 어느 하나 이상의 물리적 방법을 사용하고, 이후 후속 열 처리(Thermal Annealing)로 상기 그래핀 산화물층을 환원(reduction)시켜 드레인 전극, 소스 전극 및 채널층을 동일면에 일체로 형성하는 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  19. 제 18항에 있어서,
    상기 그래핀 환원단계에서;
    상기 채널층이 상기 드레인 전극과 소스 전극 사이에 형성되는 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  20. 제 18항에 있어서,
    상기 그래핀 환원단계에서;
    상기 그래핀 산화물층이 부분 환원(Partially reduced)되어 상기 채널층이 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  21. 제 18항에 있어서,
    상기 그래핀 환원단계에서;
    상기 그래핀 산화물층이 완전 환원(Fully reduced)되어 상기 드레인 전극 및 소스 전극이 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  22. 제 18항에 있어서,
    상기 금속 증착단계에서;
    상기 증착된 금속이 게이트 전극인 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  23. 제 22항에 있어서,
    상기 게이트 전극은;
    상기 그래핀 산화물층 위에 티탄 알루미늄계 합금(Ti/Al) 금속을 증착하여 형성된 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  24. 제 18항에 있어서,
    상기 그래핀 산화물층의 환원 이후에, 상기 기판을 열 처리(Thermal Annealing)하는 열처리 단계를 더 포함하는 것을 특징으로 하는 그래핀계 탄소기반 전자소자를 제조하는 방법.
  25. 제 18항 내지 제 24항중 어느 한 항의 제조 방법으로 제조된 것을 특징으로 하는 박막 필름 트랜지스터.
PCT/KR2014/001877 2013-03-07 2014-03-07 그래핀 산화물의 부분환원을 이용한 탄소기반 전자소자 및 이의 제조방법 WO2014137180A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0024729 2013-03-07
KR1020130024729A KR102039748B1 (ko) 2013-03-07 2013-03-07 그래핀 산화물의 국소환원을 이용한 탄소기반 전자소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
WO2014137180A1 true WO2014137180A1 (ko) 2014-09-12

Family

ID=51491625

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/001877 WO2014137180A1 (ko) 2013-03-07 2014-03-07 그래핀 산화물의 부분환원을 이용한 탄소기반 전자소자 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR102039748B1 (ko)
WO (1) WO2014137180A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017041171A1 (en) * 2015-09-08 2017-03-16 Grafoid Inc. Process for coating a substrate with a carbon-based material
CN106842725A (zh) * 2017-03-14 2017-06-13 深圳市华星光电技术有限公司 石墨烯电极制备方法及液晶显示面板
CN111477637A (zh) * 2020-04-26 2020-07-31 Tcl华星光电技术有限公司 显示面板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414353B1 (ko) * 2017-06-23 2022-06-29 엘지전자 주식회사 그래핀 멤브레인의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070131915A1 (en) * 2005-11-18 2007-06-14 Northwestern University Stable dispersions of polymer-coated graphitic nanoplatelets
WO2011016889A2 (en) * 2009-05-22 2011-02-10 William Marsh Rice University Highly oxidized graphene oxide and methods for production thereof
KR20110132246A (ko) * 2010-06-01 2011-12-07 소니 주식회사 전계 효과 트랜지스터의 제조 방법, 전계 효과 트랜지스터 및 반도체 그래핀 산화물의 제조 방법
KR20120033148A (ko) * 2010-09-29 2012-04-06 중앙대학교 산학협력단 레이저를 이용한 그래핀 패턴화 방법
KR101172625B1 (ko) * 2011-01-21 2012-08-08 한국과학기술원 레이저를 이용한 반도체 소자 제조방법, 이에 의하여 제조된 그래핀 반도체 및 그래핀 트랜지스터

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
KR20110064164A (ko) 2009-12-07 2011-06-15 서울대학교산학협력단 화학 기상 증착법을 이용한 그래핀 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070131915A1 (en) * 2005-11-18 2007-06-14 Northwestern University Stable dispersions of polymer-coated graphitic nanoplatelets
WO2011016889A2 (en) * 2009-05-22 2011-02-10 William Marsh Rice University Highly oxidized graphene oxide and methods for production thereof
KR20110132246A (ko) * 2010-06-01 2011-12-07 소니 주식회사 전계 효과 트랜지스터의 제조 방법, 전계 효과 트랜지스터 및 반도체 그래핀 산화물의 제조 방법
KR20120033148A (ko) * 2010-09-29 2012-04-06 중앙대학교 산학협력단 레이저를 이용한 그래핀 패턴화 방법
KR101172625B1 (ko) * 2011-01-21 2012-08-08 한국과학기술원 레이저를 이용한 반도체 소자 제조방법, 이에 의하여 제조된 그래핀 반도체 및 그래핀 트랜지스터

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017041171A1 (en) * 2015-09-08 2017-03-16 Grafoid Inc. Process for coating a substrate with a carbon-based material
US10710113B2 (en) 2015-09-08 2020-07-14 Grafoid, Inc. Process for coating a substrate with a carbon-based material
CN106842725A (zh) * 2017-03-14 2017-06-13 深圳市华星光电技术有限公司 石墨烯电极制备方法及液晶显示面板
WO2018165998A1 (zh) * 2017-03-14 2018-09-20 深圳市华星光电技术有限公司 石墨烯电极制备方法及液晶显示面板
CN111477637A (zh) * 2020-04-26 2020-07-31 Tcl华星光电技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
KR20140110431A (ko) 2014-09-17
KR102039748B1 (ko) 2019-11-01

Similar Documents

Publication Publication Date Title
Wang et al. Clean-lifting transfer of large-area residual-free graphene films
Kataria et al. Chemical vapor deposited graphene: From synthesis to applications
Kedzierski et al. Graphene-on-insulator transistors made using C on Ni chemical-vapor deposition
Singh et al. Molecular n-doping of chemical vapor deposition grown graphene
WO2015102459A1 (ko) 진공 열처리를 이용한 그래핀 전사방법 및 그래핀 전사 장치
WO2014137180A1 (ko) 그래핀 산화물의 부분환원을 이용한 탄소기반 전자소자 및 이의 제조방법
WO2013157715A1 (ko) 저온 공정을 이용한 산화물 박막 제조방법, 산화물 박막 및 그 전자소자
WO2012008789A2 (ko) 그래핀의 저온 제조 방법, 및 이를 이용한 그래핀 직접 전사 방법 및 그래핀 시트
TWI526559B (zh) 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
WO2016167583A1 (ko) 그래핀의 도핑 방법, 그래핀 복합 전극의 제조 방법 및 이를 포함하는 그래핀 구조체
CN111620325B (zh) 一种制备石墨烯纳米带阵列的方法
WO2017065530A1 (ko) 그래핀 저온 전사방법
KR20140132230A (ko) 그래핀 전사 방법, 이를 이용한 소자의 제조방법 및 그래핀을 포함하는 기판 구조체
CN102502613A (zh) 一种采用激光辐照碳化硅直接制备石墨烯的方法
Cabrero-Vilatela et al. Atomic layer deposited oxide films as protective interface layers for integrated graphene transfer
KR101347889B1 (ko) 그래핀계 탄소소재 전자소자 및 그 제조방법
CN103346073A (zh) 一种β－碳化硅薄膜的制备方法
JPWO2015060419A1 (ja) グラフェン膜の製造方法
CN111192937A (zh) 一种制作超薄透明石墨烯栅电极的方法
WO2021040442A2 (ko) 레이저 기반 멀티인쇄장치 및 이를 이용한 표면 모폴로지가 제어된 대면적 페로브스카이트 박막의 제조방법
TWI784204B (zh) 奈米碳管的純化方法
WO2012063991A1 (ko) 습식공정을 이용한 알루미늄 전극의 제조방법 및 이에 의하여 제조되는 알루미늄 전극
KR20130035617A (ko) 그래핀상의 금속 박막의 형성 방법
Pham et al. Direct transfer of the CVD-grown graphene on copper foils on SiO2 substrate under supercritical CO2 assisted-cleaning technique
Oh et al. Device characteristics of perylene-based transistors and inverters prepared with hydroxyl-free polymer-modified gate dielectrics and thermal post-treatment

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14761164

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14761164

Country of ref document: EP

Kind code of ref document: A1