WO2014132311A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014132311A1
WO2014132311A1 PCT/JP2013/007040 JP2013007040W WO2014132311A1 WO 2014132311 A1 WO2014132311 A1 WO 2014132311A1 JP 2013007040 W JP2013007040 W JP 2013007040W WO 2014132311 A1 WO2014132311 A1 WO 2014132311A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
signal line
semiconductor substrate
signal
polysilicon layer
Prior art date
Application number
PCT/JP2013/007040
Other languages
English (en)
French (fr)
Inventor
重紀 中村
幸二 高橋
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US14/764,745 priority Critical patent/US20150371961A1/en
Publication of WO2014132311A1 publication Critical patent/WO2014132311A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to an analog circuit, a digital circuit, or an analog / digital mixed circuit in a base band to an RF (Radio-Frequency) band (high frequency band), and more particularly to a semiconductor device on which a semiconductor circuit is formed.
  • the present invention relates to a semiconductor device that prevents signal interference propagating from a semiconductor device.
  • FIG. 1 shows a cross-sectional view of a semiconductor substrate to which a conventional isolation method is applied.
  • the semiconductor substrate 300 includes a first layer 303 and a second layer 304 formed on the surface side of the semiconductor substrate 300.
  • the second layer 304 includes two semiconductor elements (photodiodes) 305 connected to the S1 port (signal line) 301 and the S2 port (signal line) 302, respectively.
  • a trench type insulating region 306 is formed so as to surround the semiconductor element 305 (second layer 304) connected to the S1 port 301.
  • the semiconductor device having the configuration shown in FIG. 1 since one trench is formed between the semiconductor elements 305, signal interference in a direction parallel to the surface of the semiconductor substrate 300 (lateral direction in FIG. 1) is prevented. Can do. Further, by increasing the resistivity of the substrate below the semiconductor element 305, the signal propagates further down the trench insulating region 306, that is, to a position deeper than a predetermined depth, and propagates in the lateral direction (that is, bypasses the trench). Signal) is attenuated. As described above, the isolation is improved.
  • the semiconductor substrate and the signal line are electrically coupled (parasitic capacitance coupling). Due to parasitic capacitive coupling, a signal propagating through a signal line connected to a certain semiconductor element propagates to another semiconductor element or another semiconductor circuit through the semiconductor substrate, thereby causing signal interference.
  • the signal of the semiconductor device is caused by signal interference caused by signal propagation from the signal line (propagation of unnecessary signals). The problem that quality deteriorates arises. In particular, the higher the frequency, the greater the influence of the parasitic capacitance. Therefore, in the semiconductor device used for the high frequency band, the influence of the parasitic capacitance coupling on the signal quality is further increased.
  • An object of the present invention is to provide a semiconductor device capable of suppressing the propagation of unnecessary signals to a semiconductor element or a semiconductor circuit via a semiconductor substrate regardless of the frequency, and suppressing deterioration of signal quality of the semiconductor device. is there.
  • a semiconductor device includes a semiconductor substrate, a semiconductor element that is formed on a surface portion of the semiconductor substrate and emits a signal, a signal line connected to the semiconductor element, and the signal line immediately below the signal line. And a polysilicon layer formed on the semiconductor substrate.
  • the present invention it is possible to suppress propagation of an unnecessary signal to a semiconductor element or a semiconductor circuit through a semiconductor substrate regardless of the frequency, and to suppress deterioration of signal quality of the semiconductor device.
  • Sectional view showing a semiconductor substrate using a conventional isolation method Sectional drawing which shows the semiconductor substrate which concerns on one embodiment of this invention
  • the top view which shows the semiconductor substrate which concerns on one embodiment of this invention
  • the figure which shows the frequency-isolation characteristic which concerns on one embodiment of this invention
  • the figure which shows the variation of the semiconductor substrate which concerns on one embodiment of this invention The figure which shows the variation of the semiconductor substrate which concerns on one embodiment of this invention
  • the figure which shows the variation of the semiconductor substrate which concerns on one embodiment of this invention The figure which shows the variation of the semiconductor substrate which concerns on one embodiment of this invention
  • FIG. 2 is a cross-sectional view of the semiconductor substrate 100 in the semiconductor device according to the present embodiment
  • FIG. 3 is a plan view seen from the front surface side of the semiconductor substrate 100. 2 is a cross-sectional view taken along line A-A ′ of the plan view shown in FIG.
  • the first layer 107 is formed on the surface side of the semiconductor substrate 100 shown in FIG. 2, and the semiconductor element 105 and the semiconductor element 106 are formed on the surface portion of the first layer 107 (that is, the surface portion of the semiconductor substrate 100).
  • the semiconductor elements 105 and 106 emit signals.
  • Examples of the semiconductor elements 105 and 106 include an integrated circuit such as an analog circuit and a digital circuit, an active element such as a bipolar transistor and a MOS transistor, or a passive element such as a resistor, an inductor, and a capacitor.
  • the signal line 103 propagates a signal generated when the semiconductor element 105 operates.
  • the signal line 109 propagates a signal generated when the semiconductor element 106 operates.
  • the signal line 103 and the signal line 109 are, for example, metal wirings and are formed of a highly conductive metal material such as aluminum or copper. Further, the signal line 103 is connected to the semiconductor element 105 through a via and is not connected to the semiconductor element 106. Similarly, the signal line 109 is connected to the semiconductor element 106 through a via and is not connected to the semiconductor element 105.
  • the polysilicon layer 102 is formed so as to be positioned on the semiconductor substrate 100 immediately below the signal line 103.
  • the polysilicon layer 102 is formed on the surface portion of the semiconductor substrate 100 via an insulating film typified by a silicon oxide film. Further, the polysilicon layer 102 does not physically intersect the signal line 103.
  • the polysilicon layer 102 has a very high resistance compared to at least the surface portion of the semiconductor substrate 100.
  • the width of the polysilicon layer 102 is at least wider than the width of the signal line 103.
  • a polysilicon layer 102 is formed on a device single element such as a semiconductor element in a range corresponding to a position immediately below the signal line 103. It is desirable to form the polysilicon layer 102 as much as possible within a range that satisfies the design rules other than the above. For example, in FIG. 3, the polysilicon layer 102 is formed in a range other than the range in which the semiconductor element 105 and the semiconductor element 106 not connected to the signal line 103 are formed, in a range corresponding to the signal line 103. .
  • the semiconductor substrate 100 may have a polysilicon layer formed so as to be positioned on the semiconductor substrate 100 immediately below the signal line 109.
  • a signal or noise resulting from the signal diffuses in each direction with respect to the semiconductor substrate 100 and is also transmitted through a via (not shown). It propagates on the signal line 103 connected to the element 105.
  • the signal line 103 is electrically coupled to the polysilicon layer 102 by parasitic capacitance coupling. For this reason, the signal propagating through the signal line 103 is also propagated to the polysilicon layer 102. Furthermore, since parasitic capacitance is also generated between the polysilicon layer 102 and the semiconductor substrate 100, the polysilicon layer 102 and the semiconductor substrate 100 are electrically coupled. That is, a signal propagating through the signal line 103 is also propagated to the semiconductor substrate 100 through the polysilicon layer.
  • the polysilicon layer 102 since the polysilicon layer 102 has a very high resistance component, a signal propagated from the signal line 103 to the polysilicon layer 102 is greatly attenuated in the polysilicon layer 102. For this reason, the signal component propagated from the polysilicon layer 102 to the semiconductor substrate 100 is a very small signal.
  • the polysilicon layer 102 is formed between the signal line 103 and the semiconductor substrate 100, so that the isolation is improved. That is, signal interference caused by a signal propagating through the signal line 103 being propagated to the semiconductor substrate 100 can be suppressed, and deterioration in signal quality of the semiconductor device can be suppressed.
  • FIG. 4 shows frequency-isolation characteristics of the semiconductor device having the configuration according to the present embodiment (FIGS. 2 and 3) and the semiconductor device having the conventional configuration (for example, FIG. 1).
  • the horizontal axis indicates the frequency [Hz]
  • the vertical axis indicates the isolation [dB].
  • the solid line indicates the characteristics of the semiconductor device having the structure according to the present embodiment (that is, the structure having the polysilicon layer 102), and the alternate long and short dash line indicates the semiconductor device having the conventional structure (that is, having the polysilicon layer). No configuration) characteristics.
  • the isolation is improved at all frequencies as compared with the conventional configuration.
  • the high frequency band approximately 1 GHz or more
  • the isolation can be improved even at a high frequency at which the influence of parasitic capacitance coupling on the degradation of signal quality is greater.
  • the polysilicon layer is formed so as to be positioned on the semiconductor substrate immediately below the signal line through which the signal generated in the semiconductor element is propagated. Signal propagation (unnecessary signal propagation) from the signal line to the semiconductor substrate due to capacitive coupling can be prevented. Specifically, even if the signal line (metal wiring) and the polysilicon layer are electrically coupled by capacitive coupling, and the signal propagating through the signal line is propagated to the polysilicon layer, the polysilicon layer has a high resistance. As a result, the signal is attenuated, and the signal propagated to the semiconductor substrate can be reduced.
  • the layer formed immediately below the signal line 103 is not limited to the polysilicon layer, and can suppress unnecessary propagation of signals from the signal line to the semiconductor substrate due to parasitic capacitance generated between the signal line and the semiconductor substrate. It may be formed from a material (insulating layer) that can be formed.
  • the configuration of the semiconductor substrate 100 illustrated in FIG. 2 is described as an example of the configuration of the semiconductor substrate.
  • the configuration of the semiconductor substrate is not limited to the configuration illustrated in FIG.
  • the configuration in the semiconductor substrate 100 is limited as long as it has a polysilicon layer 102 formed so as to be positioned on the semiconductor substrate 100 immediately below the signal line 103. Not.
  • the trench type insulating region 108 surrounding the semiconductor element 105 is not limited to a single layer as shown in FIG.
  • the trench type insulating region 108 has a structure surrounding the semiconductor element 105, but the trench type insulating region 108 may have a structure surrounding the semiconductor element 106.
  • the trench-type insulating region 108 is formed so as to be double-wrapped with respect to the semiconductor element 105, and the trench-type insulating region 108 is formed so as to be single-wrapped with respect to the semiconductor element 106. Shows the configuration.
  • the method for improving the isolation in the semiconductor substrate 100 is not limited to the case where the trench type insulating region is formed.
  • a structure in which a guard ring is formed so as to surround the semiconductor element may be used.
  • the guard ring surrounding the semiconductor element may be single or double or more.
  • the semiconductor substrate is not limited to a single resistivity material, and may be composed of a plurality of materials having different resistivity.
  • the above-described configuration example inside the semiconductor substrate 100 may be arbitrarily combined.
  • the polysilicon layer 102 may be electrically connected to any material or may not be connected.
  • FIG. 3 the case where the semiconductor element 106 not physically connected to the signal line 103 is formed immediately below the signal line 103 has been described.
  • the signal line 103 is similar to the above embodiment. Since signal interference due to parasitic capacitance coupling from the semiconductor device is suppressed in the polysilicon layer 102, propagation of unnecessary signals from the signal line 103 to the semiconductor element 106 via the semiconductor substrate 100 is suppressed, and signal quality of the semiconductor device is degraded. Can be suppressed.
  • the signal line 103 is formed only in one direction.
  • the signal line 103 may be branched and formed in a plurality of directions. Good. Even in this case, the polysilicon layer 102 may be formed immediately below the signal line 103.
  • the present invention can be applied to a semiconductor device.
  • a semiconductor device or the like in which an analog circuit, a digital circuit, or an analog / digital mixed circuit in a baseband band to an RF band is formed, and a semiconductor device in which the semiconductor circuit is formed. This is useful as a technique for preventing interference and enhancing isolation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

　周波数によらず、半導体基板を介した半導体素子、又は、半導体回路への不要な信号の伝搬を抑制し、寄生容量結合による半導体装置の信号品質の劣化を抑えることができる半導体装置。半導体装置は、半導体基板（１００）と、半導体基板（１００）の表面部に形成され、信号を発する半導体素子（１０５）と、半導体素子（１０５）と接続された信号線（１０３）と、信号線（１０３）直下に、半導体基板（１００）上に位置するように形成されたポリシリコン層（１０２）と、を備える。

Description

半導体装置
　本発明は、ベースバンド帯域からＲＦ（Radio Frequency）帯域（高周波帯域）における、アナログ回路、デジタル回路またはアナログ・デジタル混載回路を構成する半導体素子及び半導体回路が形成された半導体装置に関し、特に信号線から伝搬する信号干渉を防ぐ半導体装置に関する。
　近年、無線機器をはじめとする電気機器において使用されるモジュールに対する小型化・低コスト化の要望はますます強くなってきている。この要望に対応するために、半導体装置において、チップレイアウトの面積縮小、高周波帯域・ベースバンド帯域の１チップ化、及びデジタル・アナログ混載チップ化が推進されている。しかし、このような構成をとる半導体装置では、素子間、ブロック間、または、チップ間の信号間干渉が増大し、信号処理に支障がきたされるため、良好なアイソレーション対策を講じなければならない。
　従来のアイソレーション手法としては、半導体素子を電気的に分離するトレンチ型絶縁領域を用いる手法がある（例えば、特許文献１参照）。
　図１は、従来のアイソレーション手法が適用された半導体基板の断面図を示す。
　図１において、半導体基板３００は、第１層３０３と、半導体基板３００の表面側に形成された第２層３０４と、を有する。また、第２層３０４内に、Ｓ１ポート（信号線）３０１及びＳ２ポート（信号線）３０２にそれぞれ接続された２つの半導体素子（フォトダイオード）３０５を有する。また、半導体基板３００内において、Ｓ１ポート３０１に接続された半導体素子３０５（第２層３０４）を取り囲むように、トレンチ型絶縁領域３０６が形成されている。
　図１に示す構成を有する半導体装置では、半導体素子３０５間に１つのトレンチが形成されるので、半導体基板３００の表面に対して平行な方向（図１では横方向）への信号干渉を防ぐことができる。また、半導体素子３０５の下方の基板の抵抗率を高くすることで、トレンチ型絶縁領域３０６の更に下方、すなわち所定の深さより深い位置まで伝搬し、横方向に伝搬する信号（つまり、トレンチを迂回する信号）は減衰する。以上より、アイソレーションが向上する。
特開２００７－６７０１２号公報
　ここで、半導体基板と信号線との間に生じる寄生容量により、半導体基板と信号線とは電気的に結合（寄生容量結合）される。寄生容量結合により、或る半導体素子に接続された信号線を伝搬する信号が半導体基板を介して、他の半導体素子又は他の半導体回路に伝搬することにより信号干渉が発生してしまう。これに対して、上記従来の構成では、半導体基板内におけるアイソレーションのみしか考慮されていないので、上記信号線からの信号の伝搬（不要な信号の伝搬）に起因する信号干渉によって半導体装置の信号品質が劣化するという課題が生じる。特に、高い周波数ほど寄生容量による影響がより大きくなるので、高周波帯域向けに用いられる半導体装置では、寄生容量結合が信号品質の劣化に与える影響がより大きくなる。
　本発明の目的は、周波数によらず半導体基板を介した半導体素子又は半導体回路への不要な信号の伝搬を抑制し、半導体装置の信号品質の劣化を抑えることができる半導体装置を提供することである。
　本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板の表面部に形成され、信号を発する半導体素子と、前記半導体素子と接続された信号線と、前記信号線直下に、前記半導体基板上に位置するように形成されたポリシリコン層と、を具備する構成を採る。
　本発明によれば、周波数によらず半導体基板を介した半導体素子又は半導体回路への不要な信号の伝搬を抑制し、半導体装置の信号品質の劣化を抑えることができる。
従来のアイソレーション手法を用いた半導体基板を示す断面図 本発明の一実施の形態に係る半導体基板を示す断面図 本発明の一実施の形態に係る半導体基板を示す平面図 本発明の一実施の形態に係る周波数－アイソレーション特性を示す図 本発明の一実施の形態に係る半導体基板のバリエーションを示す図 本発明の一実施の形態に係る半導体基板のバリエーションを示す図 本発明の一実施の形態に係る半導体基板のバリエーションを示す図
　以下、本発明の実施の形態について、図面を参照して詳細に説明する。
　図２は、本実施の形態に係る半導体装置における半導体基板１００の断面図であり、図３は、半導体基板１００の表面側から見た平面図である。なお、図２は、図３に示す平面図の線Ａ－Ａ’における断面図である。
　図２に示す半導体基板１００の表面側に第１層１０７が形成され、第１層１０７の表面部（つまり半導体基板１００の表面部）に半導体素子１０５および半導体素子１０６がそれぞれ形成されている。
　半導体素子１０５，１０６は、信号を発する。半導体素子１０５，１０６としては、例えば、アナログ回路、デジタル回路などの集積回路、バイポーラトランジスタ、MOSトランジスタなどのアクティブ素子、または、抵抗、インダクタ、キャパシタなどのパッシブ素子が挙げられる。
　信号線１０３は、半導体素子１０５が動作することにより発する信号を伝搬する。
　信号線１０９は、半導体素子１０６が動作することにより発する信号を伝搬する。
　信号線１０３および信号線１０９は、例えば、メタル配線であり、アルミ、銅などの導電性の高い金属素材によって形成される。また、信号線１０３は、ビアを介して半導体素子１０５と接続され、半導体素子１０６とは接続されていない。同様に、信号線１０９は、ビアを介して半導体素子１０６と接続され、半導体素子１０５とは接続されていない。
　ポリシリコン層１０２は、信号線１０３の直下に、半導体基板１００上に位置するように形成される。なお、ポリシリコン層１０２は、シリコン酸化膜に代表される絶縁膜を介して半導体基板１００の表面部に形成される。また、ポリシリコン層１０２は、信号線１０３とは物理的に交わっていない。例えば、ポリシリコン層１０２は、少なくとも半導体基板１００の表面部と比較して非常に高い抵抗を有する。
　また、図３に示すように、ポリシリコン層１０２の幅は、少なくとも、信号線１０３の幅よりも広いものとする。また、図３に示すように、信号線１０３に沿う方向（図３では横方向）において、信号線１０３の直下に相当する範囲のうち、半導体素子などのデバイス単体素子上にはポリシリコン層１０２を形成せず、それ以外の設計規則を満たす範囲には可能な限りポリシリコン層１０２を形成することが望ましい。例えば、図３では、ポリシリコン層１０２は、信号線１０３直下に相当する範囲のうち、半導体素子１０５と、信号線１０３と接続されない半導体素子１０６とが形成される範囲以外の範囲に形成される。
　なお、図２および図３では、信号線１０３に対応するポリシリコン層１０２のみを図示している。しかし、半導体基板１００では、同様にして、信号線１０９に対応するポリシリコン層が形成されてもよい。具体的には、半導体基板１００は、信号線１０９の直下に、半導体基板１００上に位置するように形成されるポリシリコン層を有してもよい。
　以上の構造を有する半導体装置において、例えば、半導体素子１０５が動作すると、信号または信号に起因する雑音は、半導体基板１００に対して各方向へ拡散するとともに、ビア（図示せず）を介して半導体素子１０５と接続される信号線１０３上を伝搬する。
　この際、信号線１０３は、寄生容量結合によって、ポリシリコン層１０２と電気的に結合される。このため、信号線１０３を伝搬する信号はポリシリコン層１０２にも伝搬される。さらに、ポリシリコン層１０２と半導体基板１００との間にも寄生容量が生じるので、ポリシリコン層１０２と半導体基板１００とは電気的に結合される。つまり、信号線１０３を伝搬する信号は、ポリシリコン層を介して半導体基板１００にも伝搬されることになる。
　しかし、上述したように、ポリシリコン層１０２は、非常に高い抵抗成分を有するため、信号線１０３からポリシリコン層１０２に伝搬される信号は、ポリシリコン層１０２において大幅に減衰される。このため、ポリシリコン層１０２から半導体基板１００へ伝搬される信号成分は非常に微小な信号となる。
　このようにして、信号線１０３と半導体基板１００との間にポリシリコン層１０２が形成されることにより、アイソレーションが向上する。つまり、信号線１０３を伝搬する信号が半導体基板１００に伝搬されることに起因する信号干渉を抑制し、半導体装置の信号品質の劣化を抑えることができる。
　図４は、本実施の形態に係る構成の半導体装置（図２、図３）、および、従来の構成の半導体装置（例えば図１）における周波数－アイソレーション特性を示す。
　図４において、横軸は周波数［Ｈｚ］を示し、縦軸はアイソレーション［ｄＢ］を示す。また、実線は、本実施の形態に係る構成の半導体装置（つまり、ポリシリコン層１０２を有する構成）の特性を示し、一点鎖線は、従来の構成の半導体装置（つまり、ポリシリコン層を有さない構成）の特性を示す。
　図４に示すように、本実施の形態の構成によれば、従来の構成と比較して、全ての周波数においてアイソレーションが向上していることが確認できる。特に、高周波帯域（およそ１ＧＨｚ以上）では、従来の構成と比較して、周波数が高いほど、アイソレーションが向上しており、本実施の形態の構成によるアイソレーションの向上効果がより高いことが分かる。つまり、寄生容量結合が信号品質の劣化に与える影響がより大きくなる高い周波数においてもアイソレーションを向上させることができる。
　以上のように、本実施の形態によれば、ポリシリコン層を、半導体素子において生成された信号が伝搬される信号線の直下に、半導体基板上に位置するように形成されることにより、寄生容量結合による信号線から半導体基板への信号の伝搬（不要な信号伝搬）を防ぐことができる。具体的には、容量性結合により信号線（メタル配線）とポリシリコン層とが電気的に結合し、信号線を伝搬する信号がポリシリコン層に伝搬されても、ポリシリコン層が高抵抗であることから信号が減衰し、半導体基板に伝搬する信号を小さくすることができる。
　よって、本実施の形態によれば、周波数によらず半導体基板を介した半導体素子又は半導体回路への不要な信号の伝搬を抑制し、半導体装置の信号品質の劣化を抑えることができる。
　［他の実施の形態］
　［１］上記実施の形態では、信号線１０３の直下にポリシリコン層１０２を形成する場合について説明した。しかし、信号線１０３の直下に形成される層は、ポリシリコン層に限らず、信号線と半導体基板との間に生じる寄生容量による信号線から半導体基板への信号の不要な伝搬を抑えることができる素材（絶縁層）から形成されればよい。
　［２］また、上記実施の形態では、半導体基板の構成として図２に示す半導体基板１００の構成を一例として説明したが、半導体基板の構成は図２に示す構成に限らない。具体的には、図５に示すように、信号線１０３の直下に、半導体基板１００上に位置するように形成されるポリシリコン層１０２を有する構成であれば、半導体基板１００内の構成は限定されない。
　例えば、半導体基板１００において、半導体素子１０５を囲うトレンチ型絶縁領域１０８は、図１に示すような１重に限らず、２重以上の構成であってもよい。また、図１では、半導体基板１００において、トレンチ型絶縁領域１０８が半導体素子１０５を取り囲む構造を有するが、トレンチ型絶縁領域１０８が半導体素子１０６を取り囲む構造を有してもよい。図６は、一例として、半導体素子１０５に対して、トレンチ型絶縁領域１０８が２重で囲むように形成され、半導体素子１０６に対して、トレンチ型絶縁領域１０８が１重で囲むように形成される構成を示す。
　また、半導体基板１００内においてアイソレーションを向上させる手法として、トレンチ型絶縁領域を形成する場合に限らず、例えば、半導体素子を囲むようにガードリングを形成した構成でもよく、または、トレンチ型絶縁領域とガードリングとを組み合わせた構成でもよい。また、半導体素子を囲むガードリングは、１重でもよく、２重以上でもよい。
　また、例えば、半導体基板内が単一の抵抗率の素材により構成される場合に限らず、抵抗率の異なる複数の素材により構成されてもよい。
　または、上述した半導体基板１００内部の構成例を任意に組み合わせてもよい。
　これらのような半導体基板１００内の構成を有することにより、信号線からの不要な信号伝搬に加え、半導体基板内での不要な信号伝搬も防ぐことができ、アイソレーションを更に向上させることができる。
　［３］また、ポリシリコン層１０２は、電気的に何れかの素材に接続されていてもよく、接続されていなくてもよい。
　［４］また、図３では、信号線１０３の直下に、信号線１０３に物理的に接続されていない半導体素子１０６が形成されている場合について説明した。しかし、例えば、図７に示すように、信号線１０３の直下に、信号線１０３に物理的に接続されていない半導体素子１０６が形成されていない場合でも、上記実施の形態と同様、信号線１０３からの寄生容量結合による信号干渉はポリシリコン層１０２において抑制されるので、信号線１０３から半導体基板１００を介した半導体素子１０６への不要な信号の伝搬は抑制され、半導体装置の信号品質の劣化を抑えることができる。
　［５］また、図３では、信号線１０３が一方向のみに形成される場合について説明したが、例えば、図７に示すように、信号線１０３が分岐して複数の方向に形成されてもよい。この場合でも、信号線１０３の直下にポリシリコン層１０２が形成されればよい。
　２０１３年２月２８日出願の特願２０１３－０３８５９９の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。
　本発明は、半導体装置に適用でき、特に、ベースバンド帯域からＲＦ帯域における、アナログ回路、デジタル回路またはアナログ・デジタル混載回路を構成する半導体素子及び半導体回路が形成された半導体装置等において、信号間干渉の防止およびアイソレーションの強化などの手法として有用である。
　１００，３００　半導体基板
　１０２　ポリシリコン層
　１０３，１０９　信号線
　１０５，１０６，３０５　半導体素子
　１０７，３０３　第１層
　３０１　Ｓ１ポート
　３０２　Ｓ２ポート
　３０４　第２層
　１０８，３０６　トレンチ型絶縁領域

Claims (6)

  1. 　半導体基板と、
    　前記半導体基板の表面部に形成され、信号を発する半導体素子と、
    　前記半導体素子と接続された信号線と、
    　前記信号線直下に、前記半導体基板上に位置するように形成されたポリシリコン層と、
    　を具備する半導体装置。
  2. 　前記ポリシリコン層の幅は、少なくとも、前記信号線の幅よりも広い、
    　請求項１記載の半導体装置。
  3. 　前記ポリシリコン層は、前記半導体素子と前記信号線と接続されない他の半導体素子とが形成される範囲以外の範囲に形成される、
    　請求項１記載の半導体装置。
  4. 　前記半導体基板内において、前記半導体素子、前記信号線と接続されない他の半導体素子、または、双方の半導体素子の周囲を少なくとも１重に取り囲むように、トレンチ型絶縁領域が形成されている、
    　請求項１記載の半導体装置。
  5. 　前記半導体基板内において、前記第１の半導体素子、前記信号線と接続されない他の半導体素子、または、双方の半導体素子の周囲を少なくとも１重に取り囲むように、ガードリングが形成されている、
    　請求項１記載の半導体装置。
  6. 　前記半導体基板は、単一の抵抗率の素材、または、抵抗率の異なる複数の層構成により形成されている、
    　請求項１記載の半導体装置。
PCT/JP2013/007040 2013-02-28 2013-11-29 半導体装置 WO2014132311A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/764,745 US20150371961A1 (en) 2013-02-28 2013-11-29 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-038599 2013-02-28
JP2013038599A JP6057779B2 (ja) 2013-02-28 2013-02-28 半導体装置

Publications (1)

Publication Number Publication Date
WO2014132311A1 true WO2014132311A1 (ja) 2014-09-04

Family

ID=51427616

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/007040 WO2014132311A1 (ja) 2013-02-28 2013-11-29 半導体装置

Country Status (3)

Country Link
US (1) US20150371961A1 (ja)
JP (1) JP6057779B2 (ja)
WO (1) WO2014132311A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105532A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体集積回路装置
JPH06169061A (ja) * 1992-01-17 1994-06-14 Ricoh Co Ltd 入出力保護装置
JP2003324213A (ja) * 2002-02-27 2003-11-14 Canon Inc 信号処理装置及びそれを用いた撮像装置
JP2007067012A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231444A (ja) * 1990-02-07 1991-10-15 Matsushita Electron Corp 半導体装置
EP1341377B1 (en) * 2002-02-27 2018-04-11 Canon Kabushiki Kaisha Signal processing device for image pickup apparatus
KR100734507B1 (ko) * 2005-05-12 2007-07-03 하이맥스 테크놀로지스, 인코포레이션 고전압 소자의 전류 누설을 방지하기 위한 구조
KR20070093335A (ko) * 2006-03-13 2007-09-18 마쯔시다덴기산교 가부시키가이샤 고체 촬상장치 및 그 구동방법
JP5078416B2 (ja) * 2006-04-27 2012-11-21 キヤノン株式会社 反射型液晶表示装置及び反射型液晶表示装置用の基板
JP5041511B2 (ja) * 2006-08-22 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
TWI675358B (zh) * 2006-09-29 2019-10-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7959261B2 (en) * 2007-05-08 2011-06-14 Lexmark International, Inc. Micro-fluid ejection devices having reduced input/output addressable heaters
JP2009135149A (ja) * 2007-11-28 2009-06-18 Panasonic Corp 半導体集積回路
JP2009177044A (ja) * 2008-01-28 2009-08-06 Panasonic Corp 電気ヒューズ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105532A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体集積回路装置
JPH06169061A (ja) * 1992-01-17 1994-06-14 Ricoh Co Ltd 入出力保護装置
JP2003324213A (ja) * 2002-02-27 2003-11-14 Canon Inc 信号処理装置及びそれを用いた撮像装置
JP2007067012A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20150371961A1 (en) 2015-12-24
JP2014167954A (ja) 2014-09-11
JP6057779B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
US8803290B2 (en) Double broken seal ring
US9543228B2 (en) Semiconductor device, semiconductor integrated circuit device, and electronic device
JP5064431B2 (ja) 集積回路のシールリング構造
US8450836B2 (en) Semiconductor device
US20090134500A1 (en) Structures for Preventing Cross-talk Between Through-Silicon Vias and Integrated Circuits
JP5694251B2 (ja) Ｅｂｇ構造体および回路基板
US9468089B2 (en) EBG structure, semiconductor device, and circuit board
JP2007531281A (ja) 混合信号についての基板クロストークを低減する技術及びｒｆ回路設計
JP2008135675A (ja) 半導体素子、半導体装置および実装基板
US7956444B2 (en) Semiconductor device having electrode pad, and wireless circuit device including the semiconductor device
JP6057779B2 (ja) 半導体装置
US8188565B2 (en) Semiconductor chip and shielding structure thereof
JP2012084723A (ja) 半導体装置
US20040089912A1 (en) Semiconductor device
US20070132069A1 (en) Semiconductor chip and shielding structure thereof
JP4644006B2 (ja) 半導体装置
US20090020877A1 (en) Transmission line structure and signal transmission structure
JP2003229488A (ja) 半導体装置
JP2012134351A (ja) 半導体装置
JP4357768B2 (ja) 半導体集積回路
JP2013038328A (ja) 電磁波干渉フィルタ
JP2006332079A (ja) 半導体集積回路
JP2012256806A (ja) 半導体装置および半導体装置の製造方法
JP2011108878A (ja) 半導体装置
JP2010034296A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13876248

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14764745

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13876248

Country of ref document: EP

Kind code of ref document: A1