WO2014106938A1 - 透明有機薄膜トランジスタ及びその製造方法 - Google Patents

透明有機薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
WO2014106938A1
WO2014106938A1 PCT/JP2013/084619 JP2013084619W WO2014106938A1 WO 2014106938 A1 WO2014106938 A1 WO 2014106938A1 JP 2013084619 W JP2013084619 W JP 2013084619W WO 2014106938 A1 WO2014106938 A1 WO 2014106938A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
electrode
film transistor
insulating layer
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/084619
Other languages
English (en)
French (fr)
Inventor
直之 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014549228A priority Critical patent/JP5787038B2/ja
Priority to US14/651,003 priority patent/US20150318502A1/en
Publication of WO2014106938A1 publication Critical patent/WO2014106938A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Definitions

  • the present invention relates to a transparent organic thin film transistor using an organic semiconductor and a manufacturing method thereof.
  • Organic electronics using organic semiconductors has attracted a great deal of attention as a next-generation technology that has the potential for thin, lightweight, and flexible devices.
  • OLEDs organic electroluminescence diodes
  • OFETs organic field effect transistors
  • Non-Patent Document 1 reports that polyvinylphenol (PVP), which is a polymer material, is used for a gate insulating layer of an organic thin film transistor.
  • PVP polyvinylphenol
  • charge transport which is essential for driving a device in an organic thin film transistor, occurs at the interface along the boundary between the organic semiconductor layer and the gate insulating layer.
  • charge transport which is essential for driving a device in an organic thin film transistor
  • Patent Document 2 below reports that a gate insulating layer made of an inorganic oxide is subjected to high water repellency treatment with a self-assembled film.
  • Non-Patent Document 2 below reports that a fluorine-based polymer having a large contact angle with water is used for a gate insulating layer of an organic thin film transistor.
  • Patent Document 3 it is reported that an organic semiconductor having a small visible region light absorbance is used in order to form a highly transparent organic thin film transistor.
  • a highly transparent organic thin film transistor it becomes possible to stack with a light emitting element such as an OLED, and for example, application to an image display element that can display characters and images on a window glass, a car windshield, etc. can be expected.
  • Patent Document 1 in an organic thin film transistor in which the gate insulating layer is made of Al 2 O 3 , Al 2 O 3 has poor transparency to visible region light, and an organic thin film transistor with high transparency cannot be obtained. There was a problem.
  • an organic thin film transistor using polyvinylphenol (PVP) for the gate insulating layer has a problem that the PVP film is as thick as about 1500 nm and the capacitance is low.
  • PVP polyvinylphenol
  • an organic thin film transistor in which the gate insulating layer is made of an inorganic oxide generally has a high formation temperature of the inorganic oxide by thermal oxidation as high as 500 ° C. and a film thickness as thick as about 200 nm. There was a problem that it was not suitable for the device.
  • an organic thin film transistor using a fluorine-based polymer for the gate insulating layer has a high device angle because it has a high contact angle with water and can eliminate water molecules that hinder interfacial carrier transport.
  • a highly conductive electrode material such as gold can be used as its gate electrode because of its inert metal. There was a problem that it could not be used.
  • the present invention has been made in view of the above problems, and an object thereof is to provide an organic thin film transistor having excellent transistor performance and being applicable to a flexible device and having high transparency. . Moreover, it is providing the manufacturing method.
  • one of the transparent organic thin film transistors of the present invention includes a first gate electrode using an inert metal formed on a transparent support substrate, and an active metal formed on the first gate electrode.
  • a second gate electrode using, a polymer gate insulating layer using a fluorine-based polymer formed on the second gate electrode, a source electrode and a drain electrode formed on the polymer gate insulating layer, And an organic semiconductor layer formed on the source electrode and the drain electrode.
  • Another aspect of the transparent organic thin film transistor of the present invention is a first gate electrode using an inert metal formed on a transparent support substrate and a first gate using an active metal formed on the first gate electrode.
  • a second gate electrode, a polymer gate insulating layer using a fluorine-based polymer formed on the second gate electrode, an organic semiconductor layer formed on the polymer gate insulating layer, and the organic semiconductor layer A source electrode and a drain electrode formed are provided.
  • the first gate electrode is made of one material selected from the group consisting of Au, Pt, and Ag
  • the second gate electrode is made of Al, It is preferably made of one material selected from the group consisting of Ti, Cr, Cu, and MgAg alloy.
  • one of the methods for producing a transparent organic thin film transistor of the present invention includes a step of forming a first gate electrode using an inert metal on a transparent support substrate, and a step of using an active metal on the first gate electrode. Forming two gate electrodes; forming a polymer gate insulating layer on the second gate electrode using a fluorine-based polymer; and forming a source electrode and a drain electrode on the polymer gate insulating layer. And a step of forming an organic semiconductor layer on the source electrode and the drain electrode.
  • Another method for producing a transparent organic thin film transistor of the present invention includes a step of forming a first gate electrode using an inert metal on a transparent support substrate, and an active metal on the first gate electrode. Forming a second gate electrode; forming a polymer gate insulating layer on the second gate electrode using a fluorine-based polymer; and forming an organic semiconductor layer on the polymer gate insulating layer; And a step of forming a source electrode and a drain electrode on the organic semiconductor layer.
  • the first gate electrode is made of one material selected from the group consisting of Au, Pt, and Ag
  • the second gate electrode is It is preferably made of one material selected from the group consisting of Al, Ti, Cr, Cu, and MgAg alloys.
  • a gate electrode of an organic thin film transistor As a gate electrode of an organic thin film transistor, a configuration is adopted in which a first gate electrode using an inert metal is formed on a transparent support substrate, and a second gate electrode using an active metal is stacked thereon. Therefore, it is possible to form a gate insulating layer made of a fluorine-based polymer on the gate electrode while ensuring the transparency of the gate electrode. Thereby, it is possible to provide an organic thin film transistor that has excellent transistor performance, can be applied to a flexible device, and has high transparency.
  • the transparent organic thin film transistor of this embodiment has a bottom contact type device structure. That is, the first gate electrode 2 is formed on the transparent support substrate 1, the second gate electrode 3 is formed on the first gate electrode 2, and covers the first gate electrode 2 and the second gate electrode 3. A polymer gate insulating layer 4 is formed. A source electrode 5 and a drain electrode 6 are formed on the polymer gate insulating layer 4, and these electrodes are formed at a predetermined interval so as to constitute a channel length of a predetermined distance. Further, an organic semiconductor layer 7 is formed so as to cover the source electrode 5 and the drain electrode 6.
  • the transparent support substrate 1 may be any substrate as long as it has transparency and durability to a film forming process as described later.
  • a glass substrate a PET (polyethylene terephthalate) film, a PEN (polyethylene naphthalate) film.
  • various film substrates such as PC (polycarbonate) film and PES (polyether sulfone) film.
  • an inert metal As a material of the first gate electrode 2, an inert metal is used. That is, for example, an electrode material having excellent conductivity such as gold (Au), platinum (Pt), silver (Ag), or the like can be used.
  • an inert metal means a metal having a standard electrode potential E ° of 0.6V or more.
  • the standard electrode potential means that one of the batteries is a hydrogen electrode represented by a half-cell reaction of the following formula (1), the other is an electrode to be measured, and all the components of the battery are in a standard state.
  • Au takes 1.83V
  • Pt takes 1.188V
  • Ag takes 0.799V.
  • the thickness of the first gate electrode 2 is preferably thin in order to have transparency. For example, 5 to 20 nm is preferable, and 5 to 10 nm is more preferable. When it exceeds 20 nm, the transparency tends to be low. If the thickness is less than 5 nm, sufficient conductivity as an electrode tends not to be obtained.
  • an active metal is used as the material of the second gate electrode 3. That is, for example, an electrode material having good conductivity such as aluminum (Al), titanium (Ti), chromium (Cr), copper (Cu), or MgAg alloy can be used.
  • the active metal means a metal having a standard electrode potential E ° of less than 0.6V.
  • Al is -1.676V
  • Ti is ⁇ 1.63V
  • Cu is 0.52V
  • Cr is ⁇ 0. Takes an E ° value of 9V.
  • the thickness of the second gate electrode 3 is preferably thin because it has transparency. For example, 1 to 10 nm is preferable, and 1 to 5 nm is more preferable. When it exceeds 10 nm, the transparency tends to be low. When the thickness is less than 1 nm, sufficient conductivity as an electrode tends not to be obtained.
  • the reason for using an active metal for the second gate electrode 3 is to form a natural oxide film. That is, as will be described later, since the fluorine-based polymer that is the material of the polymer gate insulating layer 4 reacts with and adheres to the hydroxyl group on the gate electrode, a metal natural oxide film is required for the base. In this case, there is a method of actively oxidizing the active metal by a treatment such as oxygen plasma, but this is not preferable because the number of steps increases accordingly.
  • a fluorine-based polymer having sufficient insulation and containing fluorine in the polymer main chain or side chain is used. Since the fluorine-based polymer has a large contact angle with water (because of high water repellency), water molecules and hydroxyl groups on the gate insulating layer are prevented from becoming traps for charge transport, thereby improving transistor performance.
  • the contact angle is preferably 80 ° or more, and more preferably 100 ° or more.
  • the contact angle with water means the angle formed by the tangent to the surface of the water drop when the water drop is statically placed on a horizontal material surface, and represents the water repellency of the material. It becomes one index.
  • the measurement can be performed using a commercially available contact angle meter or the like based on a conventionally known measurement method such as the ⁇ / 2 method, the tangent method, or the curve fitting method.
  • an amorphous fluororesin can be used. Since amorphous fluororesin is generally excellent in transparency, it is preferably used in the present invention.
  • amorphous fluororesin is generally excellent in transparency, it is preferably used in the present invention.
  • “Cytop” (trade name, contact angle with water: 115 °) commercially available from Asahi Glass Co., Ltd.
  • “Teflon (registered trademark) AF” trade name, contact angle with water
  • the film thickness of the polymer gate insulating layer 4 is preferably 10 to 200 nm, more preferably 20 to 100 nm. If the film thickness is thin, it tends to be difficult to form a flat film. If the film thickness is too thick, the capacitance decreases, and the amount of carriers injected into the organic semiconductor layer 7 described later tends to decrease.
  • the electrode material of the source electrode 5 and the drain electrode 6 is not particularly limited as long as it has sufficient conductivity as an electrode.
  • Various metal materials such as gold (Au), silver (Ag), titanium (Ti), nickel (Ni) can be used.
  • the thickness of the source electrode 5 and the drain electrode 6 can be appropriately adjusted depending on the application. For example, 20 to 100 nm is preferable, and 20 to 50 nm is more preferable. If it exceeds 100 nm, it takes time to form a film, and the process time tends to increase. If it is less than 20 nm, the wiring resistance tends to increase.
  • the distance (channel length) L between the source electrode 5 and the drain electrode 6 is preferably 100 ⁇ m or less, and more preferably 50 ⁇ m or less, for example.
  • organic semiconductor material of the organic semiconductor layer 7 conventionally known materials can be used.
  • P-type low molecular organic semiconductor materials such as pentacene and rubrene
  • P-type high molecular organic semiconductor materials such as poly-3-hexylthiophene (P3HT) can be used.
  • the film thickness of the organic semiconductor layer 7 is preferably, for example, 10 to 100 nm, more preferably 10 to 60 nm, and most preferably 20 to 40 nm. If it exceeds 100 nm, it takes time to form a film, the process time tends to increase, and the transparency tends to decrease. If the thickness is less than 10 nm, the organic semiconductor material may be island-like and film formation may not be possible, and characteristics may be deteriorated.
  • FIG. 2 shows another embodiment of the transparent organic thin film transistor of the present invention.
  • an organic semiconductor layer 7 is formed directly on the polymer gate insulating layer 4 without a source electrode or a drain electrode.
  • a source electrode 5 and a drain electrode 6 are formed on the semiconductor layer 7.
  • the present invention is also applied to a device having such a top contact structure.
  • the first gate electrode 2 is formed on the transparent support substrate 1 (first gate electrode forming step).
  • the formation of the first gate electrode 2 may be performed in accordance with a conventionally known method.
  • the first gate electrode 2 can be formed by a method such as resistance heating vapor deposition, sputtering, or electron beam vapor deposition using the above-described electrode material. .
  • the second gate electrode 3 is laminated and formed on the first gate electrode 2 formed on the transparent support substrate 1 (second gate electrode forming step).
  • the formation of the second gate electrode 3 may be performed in accordance with a conventionally known method.
  • the second gate electrode 3 can be formed by a method such as resistance heating vapor deposition, sputtering, or electron beam vapor deposition using the above-described electrode material. .
  • the first gate electrode 2 and the second gate electrode 3 are covered on the surface of the transparent support substrate 1 on which the first gate electrode 2 and the second gate electrode 3 are formed.
  • the polymer gate insulating layer 4 is formed (gate insulating layer forming step).
  • the polymer gate insulating layer 4 may be formed according to a conventionally known method.
  • the polymer gate insulating layer 4 is formed by various coating methods such as a spin coating method, a slit coating method, and a dip coating method using the above-described fluorine-based polymer. be able to.
  • the fluoropolymer (the polymer terminal is a silanol group or a carboxyl group) reacts with the surface of the second gate electrode 3 (the hydroxyl group is on the surface).
  • the film can be formed by a hydrogen bond or a covalent bond.
  • the fluoropolymer is repelled on the gate electrode and film formation is difficult.
  • a source electrode 5 and a drain electrode 6 are formed on the polymer gate insulating layer 4 (source / drain electrode forming step).
  • the source electrode 5 and the drain electrode 6 may be formed in accordance with a conventionally known method.
  • a mask vapor deposition method resistance heating vapor deposition method
  • sputtering method electron beam vapor deposition method
  • the ink jet method screen printing, spin coating method and the like can be used.
  • a coating method such as an inkjet method, screen printing, or spin coating method
  • a metal nanoparticle ink such as a silver ink can be used.
  • the organic semiconductor layer 7 is formed on the surface of the polymer gate insulating layer 4 on the side where the source electrode 5 and the drain electrode 6 are formed so as to cover the source electrode 5 and the drain electrode 6.
  • the organic semiconductor layer 7 may be formed according to a conventionally known method.
  • the organic semiconductor layer 7 may be formed by the resistance heating vapor deposition method, the ink jet method, or the like using the organic semiconductor material described above.
  • a single crystal thin film is formed by the PVT method (physical vapor transport method), which is disposed on the surface of the polymer gate insulating layer 4 on which the source electrode 5 and the drain electrode 6 are formed,
  • the organic semiconductor layer 7 may be used.
  • the transparent organic thin film transistor of the present invention can be manufactured.
  • the bottom contact structure device (see FIG. 1) has been described above as an example, a device having a top contact structure can be obtained by changing the order of the source / drain electrode formation step and the organic semiconductor layer formation step. (See FIG. 2).
  • Example 1 A bottom contact type organic thin film transistor was manufactured through the following steps.
  • quartz glass having a thickness of 10 mm ⁇ 10 mm ⁇ 0.7 mm was used as the transparent support substrate. This quartz glass was attached to a resistance heating vapor deposition apparatus, and Au was mask-deposited to form a first gate electrode having a thickness of 10 nm. Next, Al was deposited to 3 nm on the first gate electrode by the same resistance heating vapor deposition apparatus to form a second gate electrode. Next, a fluorine-based polymer (trade name “Cytop”, manufactured by Asahi Glass Co., Ltd.) is used as a polymer insulating material on the surface of the transparent support substrate on which the first and second gate electrodes are formed, and spin coating is performed.
  • a fluorine-based polymer trade name “Cytop”, manufactured by Asahi Glass Co., Ltd.
  • a gate insulating layer having a thickness of 50 nm was formed by the method. At this time, the process temperature was 120 ° C.
  • the transparent support substrate on which the gate insulating layer is formed is mounted in a resistance heating vapor deposition apparatus, and Au having a film thickness of 20 nm and a channel length of 50 ⁇ m is mask-deposited on the upper surface of the gate insulating layer to form a source electrode and a drain electrode. did.
  • a single crystal (film thickness: 60 nm) of pentacene (manufactured by Sigma-Aldrich Japan Co., Ltd .: subjected to sublimation purification twice) formed separately by the PVT method is used for the source and drain electrodes formed on the gate insulating layer. Arranged from above, an organic semiconductor layer was formed.
  • Example 2 In Example 1, an organic thin film transistor was manufactured in the same manner as in Example 1 except that Au was changed to Ag.
  • Example 3 In Example 1, an organic thin film transistor was manufactured in the same manner as Example 1 except that Al was changed to Cr.
  • Example 4 In Example 1, an organic thin film transistor was manufactured in the same manner as Example 1 except that Al was changed to Cu.
  • Example 5 In Example 1, an organic thin film transistor was manufactured in the same manner as in Example 1 except that Au was changed to Ag and Al was changed to Cr.
  • Example 6 An organic thin film transistor was manufactured in the same manner as in Example 1 except that Au was changed to Ag and Al was changed to Cu in Example 1.
  • Example 7 the organic thin-film transistor was manufactured similarly to Example 1 except having performed the transparent support substrate with the PEN film (Teijin DuPont Films Co., Ltd. heat resistance 150 degreeC).
  • PEN film Teijin DuPont Films Co., Ltd. heat resistance 150 degreeC
  • quartz glass having a thickness of 10 mm ⁇ 10 mm ⁇ 0.7 mm was used as the transparent support substrate. This quartz glass was attached to a resistance heating vapor deposition apparatus, and Au was mask-deposited to form a first gate electrode having a thickness of 10 nm. Next, Al was deposited to 3 nm on the first gate electrode by the same resistance heating vapor deposition apparatus to form a second gate electrode. Next, a fluorine-based polymer (trade name “Cytop”, manufactured by Asahi Glass Co., Ltd.) is used as a polymer insulating material on the surface of the transparent support substrate on which the first and second gate electrodes are formed, and spin coating is performed.
  • a fluorine-based polymer trade name “Cytop”, manufactured by Asahi Glass Co., Ltd.
  • a gate insulating layer having a thickness of 50 nm was formed by the method. At this time, the process temperature was 120 ° C. Next, a single crystal (thickness: 60 nm) of pentacene (manufactured by Sigma Aldrich Japan Co., Ltd .: sublimation purification performed twice) formed separately by the PVT method is disposed on the gate insulating layer, and the organic semiconductor layer Formed. Next, the transparent support substrate on which the organic semiconductor was formed was attached to a resistance heating vapor deposition apparatus, and Au having a film thickness of 20 nm and a channel length of 50 ⁇ m was mask-deposited on the upper surface of the organic semiconductor layer to form a source electrode and a drain electrode. .
  • Example 1 an organic thin film transistor was manufactured in the same manner as in Example 1 except that 20 nm of Al was deposited as a gate electrode.
  • Example 2 an organic thin film transistor was manufactured in the same manner as in Example 1 except that 20 nm of Au was evaporated as a gate electrode.
  • the mobility of the organic thin film transistors of Examples 1 to 8 and Comparative Examples 1 and 2 was measured.
  • the mobility was obtained from the gate voltage-drain current characteristics measured with a semiconductor parameter measuring device (manufactured by Agilent).
  • the organic thin film transistors of Examples 1 to 8 were flexible transparent devices, and the transistor performance was very good.
  • first gate electrode 3 second gate electrode 4: polymer gate insulating layer 5: source electrode 6: drain electrode 7: organic semiconductor layer

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　優れたトランジスタ性能を有し、フレキシブルデバイスへの応用が可能であって、透明性の高い有機薄膜トランジスタを提供する。　この透明有機薄膜トランジスタは、透明支持基板１と、透明支持基板１上に形成された第一ゲート電極２と、第一ゲート電極２上に形成された第二ゲート電極３と、第二ゲート電極３上に形成された高分子ゲート絶縁層４と、高分子ゲート絶縁層４上に形成されたソース電極５及びドレイン電極６と、ソース電極５及びドレイン電極６上形成された有機半導体層７とを備えている。

Description

透明有機薄膜トランジスタ及びその製造方法
　本発明は、有機半導体を用いた透明有機薄膜トランジスタ及びその製造方法に関する。
　有機半導体を用いる有機エレクトロニクスは、薄型、軽量で、且つフレキシブルなデバイスへの可能性を有した次世代技術として大きく注目されている。例えばすでに製品化された有機電界発光ダイオード（ＯＬＥＤ）に加えて、アクティブマトリクス用スイッチング素子を用途とする有機電界効果トランジスタ（ＯＦＥＴ）の研究開発が、近年大きく進展している。
　これらの有機電界効果トランジスタの性能は、現在ディスプレイに多く使用されているアモルファスシリコン薄膜電界効果トランジスタの特性を凌駕しており、実用化に向けデバイス特性と長期安定性をさらに向上させるため技術開発が行われている。
　従来、フレキシブルな有機電界効果トランジスタを可能にする有機薄膜トランジスタのゲート絶縁層としては、例えば、下記特許文献１に、ゲート電極ＡｌをＯ２プラズマ処理で酸化して形成したＡｌ２Ｏ３からなるゲート絶縁層が報告されている。また、下記非特許文献１には、高分子材料であるポリビニルフェノール（ＰＶＰ）を有機薄膜トランジスタのゲート絶縁層に用いることが報告されている。
　一方、有機薄膜トランジスタにおいてデバイス駆動の要となる電荷輸送は、有機半導体層とゲート絶縁層との境界に沿った界面で生じる。特に、ゲート絶縁層上の水分子やヒドロキシル基などは電荷輸送のトラップになることが知られている。そのため、ゲート絶縁層上を高撥水性にする必要があり、例えば、下記特許文献２には、無機酸化物からなるゲート絶縁層を自己組織化膜によって高撥水性処理することが報告されている。また、下記非特許文献２には、水に対する接触角が大きいフッ素系ポリマーを有機薄膜トランジスタのゲート絶縁層に用いることが報告されている。
　更に、下記特許文献３には、透明性の高い有機薄膜トランジスタを形成するために、可視領域光の吸光度が小さい有機半導体を用いることが報告されている。透明性の高い有機薄膜トランジスタを提供することによりＯＬＥＤなどの発光素子との積層が可能となり、例えば窓ガラス、車のフロントガラスなどに文字や映像など表示できる画像表示素子への応用が期待できる。
特開２００７－２１４５２５号公報 特開２００４－３２７８５７号公報 特開２００９－２１２３８９号公報
Alejandro L. Briseno, Ricky J. Tseng, Mang-Mang Ling, Eduardo H. L. Falcao, Yang Yang, Fred Wudl, and Zhenan Bao 「High-Performance Organic Single-Crystal Transistors on Flexible Substrates」Adv. Mater., 18, p2320-2324 (2006) W. L. Kalb, T. Mathis, S. Haas, A. F. Stassen, and B. Batlogg「Organic small molecule field-effect transistors with CytopTM gate dielectric: Eliminating gate bias stress effects」APPLIED PHYSICS LETTERS 90, 092104(2007)
　しかしながら、上記特許文献１のように、ゲート絶縁層がＡｌ２Ｏ３からなる有機薄膜トランジスタでは、Ａｌ２Ｏ３が可視領域光に対する透過性に乏しく、透明性の高い有機薄膜トランジスタを得ることができないという問題があった。また、上記非特許文献１のように、ゲート絶縁層にポリビニルフェノール（ＰＶＰ）を用いた有機薄膜トランジスタでは、ＰＶＰの膜厚が１５００ｎｍ程度と厚く、キャパシタンスが低いといった問題があった。
　更に、上記特許文献２のように、ゲート絶縁層が無機酸化物からなる有機薄膜トランジスタでは、一般に加熱酸化による無機酸化物の形成温度が５００℃以上と高く、また膜厚も２００ｎｍ程度と厚く、フレキシブルデバイスに適さないという問題があった。
　一方、上記非特許文献２のように、ゲート絶縁層にフッ素系ポリマーを用いた有機薄膜トランジスタでは、水に対する接触角が高く界面キャリア輸送の妨げとなる水分子などを排除できるため、デバイス特性が良いという利点はあるが、フッ素系ポリマーとゲート電極上のヒドロキシル基とが反応し密着する機構のため、金など導電性の良い電極材料であっても、不活性金属のために、そのゲート電極として用いることができないという問題があった。他方、ゲート電極にＡｌなどの活性金属を用いると、そのゲート電極の膜厚を１０ｎｍ程度に薄く形成しても自然酸化により導電性が得られないため、２０ｎｍ程度の膜厚が必要になってしまい、透明性の高い有機薄膜トランジスタが作製できないという問題があった。
　このように、透明性の高い有機薄膜トランジスタの開発への要請は高いが、そのために必要なゲート電極やゲート絶縁層に関する技術には乏しいのが現状であった。
　本発明は上記問題点に鑑みてなされたものであり、その目的は、優れたトランジスタ性能を有し、フレキシブルデバイスへの応用が可能であって、透明性の高い有機薄膜トランジスタを提供することにある。また、その製造方法を提供することにある。
　上記目的を達成するため、本発明の透明有機薄膜トランジスタの１つは、透明支持基板上に形成された不活性金属を用いた第一ゲート電極と、前記第一ゲート電極上に形成された活性金属を用いた第二ゲート電極と、前記第二ゲート電極上に形成されたフッ素系ポリマーを用いた高分子ゲート絶縁層と、前記高分子ゲート絶縁層上に形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に形成された有機半導体層とを備えたことを特徴とする。
　また、本発明の透明有機薄膜トランジスタのもう１つは、透明支持基板上に形成された不活性金属を用いた第一ゲート電極と、前記第一ゲート電極上に形成された活性金属を用いた第二ゲート電極と、前記第二ゲート電極上に形成されたフッ素系ポリマーを用いた高分子ゲート絶縁層と、前記高分子ゲート絶縁層上に形成された有機半導体層と、前記有機半導体層上に形成されたソース電極及びドレイン電極とを備えたことを特徴とする。
　本発明の透明有機薄膜トランジスタにおいては、前記第一ゲート電極は、Ａｕ、Ｐｔ、及びＡｇからなる群から選ばれた１種の材質で構成されたものであり、前記第二ゲート電極は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｕ、及びＭｇＡｇ合金からなる群から選ばれた１種の材質で構成されたものであることが好ましい。
　一方、本発明の透明有機薄膜トランジスタの製造方法の１つは、透明支持基板上に不活性金属を用いて第一ゲート電極を形成する工程と、前記第一ゲート電極上に活性金属を用いて第二ゲート電極を形成する工程と、前記第二ゲート電極上にフッ素系ポリマーを用いて高分子ゲート絶縁層を形成する工程と、前記高分子ゲート絶縁層上にソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極上に有機半導体層を形成する工程を備えたことを特徴とする。
　また、本発明の透明有機薄膜トランジスタの製造方法のもう１つは、透明支持基板上に不活性金属を用いて第一ゲート電極を形成する工程と、前記第一ゲート電極上に活性金属を用いて第二ゲート電極を形成する工程と、前記第二ゲート電極上にフッ素系ポリマーを用いて高分子ゲート絶縁層を形成する工程と、前記高分子ゲート絶縁層上に有機半導体層を形成する工程と、前記有機半導体層上にソース電極及びドレイン電極を形成する工程を備えたことを特徴とする。
　本発明の透明有機薄膜トランジスタの製造方法においては、前記第一ゲート電極は、Ａｕ、Ｐｔ、及びＡｇからなる群から選ばれた１種の材質で構成されたものであり、前記第二ゲート電極は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｕ、及びＭｇＡｇ合金からなる群から選ばれた１種の材質で構成されたものであることが好ましい。
　本発明によれば、有機薄膜トランジスタのゲート電極として、透明支持基板上に不活性金属を用いた第一ゲート電極を形成し、これに活性金属を用いた第二ゲート電極を積層するという構成を採用したので、ゲート電極の透明性を確保しつつ、そのゲート電極上にフッ素系ポリマーからなるゲート絶縁層を形成することができる。これにより、優れたトランジスタ性能を有し、フレキシブルデバイスへの応用が可能であって、透明性の高い有機薄膜トランジスタを提供することができる。
本発明の透明有機薄膜トランジスタの一実施形態の概略図である。 本発明の透明有機薄膜トランジスタの別の実施形態の概略図である。 本発明の透明有機薄膜トランジスタの製造方法の一実施形態における、第一ゲート電極形成工程を示す概略図である。 本発明の透明有機薄膜トランジスタの製造方法の一実施形態における、第二ゲート電極形成工程を示す概略図である。 本発明の透明有機薄膜トランジスタの製造方法の一実施形態における、ゲート絶縁層形成工程を示す概略図である。 本発明の透明有機薄膜トランジスタの製造方法の一実施形態における、ソース・ドレイン電極形成工程を示す概略図である。 本発明の透明有機薄膜トランジスタの製造方法の一実施形態における、有機半導体層形成工程を示す概略図である。
　以下、図１～７を参照しつつ、本発明の透明有機薄膜トランジスタ及びその製造方法の実施形態について説明する。
　図１に示すように、この実施形態の透明有機薄膜トランジスタは、ボトムコンタクト型のデバイス構造をなしている。すなわち、透明支持基板１上に第一ゲート電極２が形成され、その第一ゲート電極２上に第二ゲート電極３が形成され、それら第一ゲート電極２及び第二ゲート電極３を覆うように高分子ゲート絶縁層４が形成されている。そして、高分子ゲート絶縁層４上にはソース電極５及びドレイン電極６が形成され、それら電極同士は所定距離のチャネル長を構成するように所定間隔を隔てて形成されている。更に、それらソース電極５及びドレイン電極６を覆うように有機半導体層７が形成されている。
　透明支持基板１としては、透明性を有し、後述するような製膜プロセスに対する耐久性を有するものであればよく、例えば、ガラス基板、ＰＥＴ（ポリエチレンテレフタレート）フィルム、ＰＥＮ（ポリエチレンナフタレート）フィルム、ＰＣ（ポリカーボネート）フィルム、ＰＥＳ（ポリエーテルスルホン）フィルムなどの各種フィルム基板などが挙げられる。
　第一ゲート電極２の材料としては、不活性金属を使用する。すなわち、例えば金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）などの導電性に優れた電極材料を使用することができる。なお、本明細書において不活性金属とは標準電極電位Ｅ゜が０．６Ｖ以上の金属をいう。ここで標準電極電位とは、電池の片方が下記式（１）の半電池反応で表される水素電極であり、もう片方が測定対象の電極であり、その電池の構成成分すべてが標準状態にあるとき、その水素電極に対してはかった電池の起電力が、測定対象の電極の半電池反応の標準電極電位と定義される。
H＋＋e-＝1/2H2　　　…(1)
　例えば、化学便覧（改訂５版、平成16年発行、発行所；丸善株式会社）によれば、Ａｕは１．８３Ｖ、Ｐｔは１．１８８Ｖ、Ａｇは０．７９９１ＶのＥ゜値をとる。
　第一ゲート電極２の厚さは、透明性を有するために薄いことが好ましい。例えば、５～２０ｎｍが好ましく、５～１０ｎｍがより好ましい。２０ｎｍを超えると、透明性が低くなる傾向にある。５ｎｍ未満であると、電極として十分な導電性が得られない傾向にある。
　第二ゲート電極３の材料としては、活性金属を使用する。すなわち、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、銅（Ｃｕ）、ＭｇＡｇ合金などの導電性の良好な電極材料を使用することができる。なお、本明細書において活性金属とは標準電極電位Ｅ゜が０．６Ｖ未満の金属をいう。例えば、化学便覧（改訂５版、平成16年発行、発行所；丸善株式会社）によれば、Ａｌは－１．６７６Ｖ、Ｔｉは－１．６３Ｖ、Ｃｕは０．５２Ｖ、Ｃｒは－０．９ＶのＥ゜値をとる。
　第二ゲート電極３の厚さは透明性を有するために薄いことが好ましい。たとえば、１～１０ｎｍが好ましく、１～５ｎｍがより好ましい。1０ｎｍを超えると、透明性が低くなる傾向にある。１ｎｍ未満であると、電極として十分な導電性が得られない傾向にある。
　第二ゲート電極３に活性金属を用いる理由としては、自然酸化膜を形成することにある。すなわち、後述するように高分子ゲート絶縁層４の材料であるフッ素系ポリマーがゲート電極上のヒドロキシル基と反応して密着する機構のため、下地には金属の自然酸化膜が必要となる。この場合、積極的に活性金属を酸素プラズマなどの処理によって酸化させる方法もあるが、その分工程が増えてしまうため、好ましくない。
　高分子ゲート絶縁層４の材料としては、十分な絶縁性を有し、ポリマー主鎖もしくは側鎖にフッ素を含有してなるフッ素系ポリマーを使用する。フッ素系ポリマーは水に対する接触角が大きいので（高撥水性であるので）、ゲート絶縁層上の水分子やヒドロキシル基などが電荷輸送のトラップになることを防ぎ、それによりトランジスタ性能が向上する。その接触角としては、８０°以上であることが好ましく、１００°以上であることがより好ましい。
　なお、水に対する接触角とは、水平な材料表面に水滴を静的に置いたとき、水滴が材料表面と接している部分で水滴表面による接線がなす角度を意味し、材料の撥水性をあらわすひとつの指標となる。その測定は、従来公知のθ／２法、接線法、カーブフィッティング法などの測定手法に基づき、市販の接触角計などを用いて行なうことができる。
　フッ素系ポリマーとしては、例えばアモルファスフッ素樹脂を使用することができる。アモルファスフッ素樹脂は一般に透明性に優れているので、本発明に好適に用いられる。例えば、旭硝子株式会社から市販されている「Ｃｙｔｏｐ」（商品名、水に対する接触角：１１５°）、デュポン株式会社から市販されている「テフロン（登録商標）AF」（商品名、水に対する接触角：１０５°）などを用いることができる。
　高分子ゲート絶縁層４の膜厚は、１０～２００ｎｍが好ましく、２０～１００ｎｍがより好ましい。膜厚が薄いと平坦な膜形成が難しくなる傾向にあり、膜厚が厚すぎると静電容量が小さくなり、後述する有機半導体層７に注入されるキャリア量が少なくなる傾向にある。
　ソース電極５及びドレイン電極６の電極材料としては、電極として十分な導電性を有するものであればよく、特に制限はない。金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などの各種金属材料を使用できる。
　ソース電極５及びドレイン電極６の厚さは、用途により適宜調整できる。例えば、２０～１００ｎｍが好ましく、２０～５０ｎｍがより好ましい。１００ｎｍを超えると、製膜に時間を要し、プロセス時間が嵩む傾向にある。２０ｎｍ未満であると、配線抵抗が大きくなる傾向にある。
　ソース電極５とドレイン電極６との間の距離（チャネル長）Ｌは、例えば、１００μｍ以下が好ましく、５０μｍ以下がより好ましい。チャネル長を短くすることで、高速応答性や、素子の高集積化などが可能となる。ただし、一般的にチャネル長を短くする作製プロセスは困難となる傾向にある。
　有機半導体層７の有機半導体材料としては、従来公知のものを用いることができる。例えば、ペンタセン、ルブレンなどのＰ型低分子有機半導体材料、ポリ－３－ヘキシルチオフェン（Ｐ３ＨＴ）などのＰ型高分子有機半導体材料などを用いることができる。
　有機半導体層７の膜厚は、例えば１０～１００ｎｍが好ましく、１０～６０ｎｍがより好ましく、２０～４０ｎｍが最も好ましい。１００ｎｍを超えると、製膜に時間を要し、プロセス時間が嵩む傾向にあり、透明性も低くなる傾向にある。１０ｎｍ未満であると、有機半導体材料がアイランド状となり膜形成ができない場合があり、また、特性が悪くなる可能性がある。
　図２には、本発明の透明有機薄膜トランジスタの別の実施形態を示す。この実施形態では、図１に示した実施形態の透明有機薄膜トランジスタの構造において、その高分子ゲート絶縁層４上にソース電極やドレイン電極を介さずに直接有機半導体層７が形成され、更にその有機半導体層７上にソース電極５及びドレイン電極６が形成されている。本発明はこのようなトップコンタクト構造のデバイスにも適用される。
　次に、本発明の透明有機薄膜トランジスタの製造方法の一実施形態について、図３～７を参照しつつ説明する。
　まず、図３に示すように、透明支持基板１上に第一ゲート電極２を形成する（第一ゲート電極形成工程）。第一ゲート電極２の形成は、従来公知の方法に準じて行えばよく、例えば、上述した電極材料を用いて、抵抗加熱蒸着法、スパッタ法、電子ビーム蒸着法などの方法により行なうことができる。
　次に、図４に示すように、透明支持基板１上に形成された第一ゲート電極２上に第二ゲート電極３を積層して形成する（第二ゲート電極形成工程）。第二ゲート電極３の形成は、従来公知の方法に準じて行えばよく、例えば、上述した電極材料を用いて、抵抗加熱蒸着法、スパッタ法、電子ビーム蒸着法などの方法により行なうことができる。
　次に、図５に示すように、透明支持基板１上の第一ゲート電極２及び第二ゲート電極３が形成された側の面に、第一ゲート電極２及び第二ゲート電極３を覆うように高分子ゲート絶縁層４を形成する（ゲート絶縁層形成工程）。高分子ゲート絶縁層４の形成は、従来公知の方法に準じて行えばよく、例えば、上述したフッ素系ポリマーを用いて、スピンコート法、スリットコート法、ディップコート法などの各種塗布方法により行なうことができる。第二ゲート電極上は自然酸化膜により親水状態となっているため、フッ素系ポリマー（ポリマー末端がシラノール基やカルボキシル基）と第二ゲート電極３表面（ヒドロキシル基が表面にある状態）とが反応することができ、水素結合や共有結合により膜形成が可能となる。一方、不活性金属を用いたゲート電極表面では親水状態ではないため、フッ素系ポリマーがゲート電極上ではじかれてしまい膜形成が難しい。
　次に、図６に示すように、高分子ゲート絶縁層４上にソース電極５及びドレイン電極６を形成する（ソース・ドレイン電極形成工程）。ソース電極５及びドレイン電極６の形成は、従来公知の方法に準じて行えばよく、例えば、上述した電極材料を用いて、マスク蒸着法（抵抗加熱蒸着法）、スパッタ法、電子ビーム蒸着法、インクジェット法、スクリーン印刷、スピンコート法などにより行なうことができる。インクジェット法、スクリーン印刷、スピンコート法などの塗布法の場合には、銀インクなどの金属ナノ粒子インクを用いることができる。また、フォトリソ法で形成してもよい。
　次に、図７に示すように、高分子ゲート絶縁層４上のソース電極５及びドレイン電極６が形成された側の面に、ソース電極５及びドレイン電極６を覆うように有機半導体層７を形成する（有機半導体層形成工程）。有機半導体層７の形成は、従来公知の方法に準じて行えばよく、例えば、上述した有機半導体材料を用いて、抵抗加熱蒸着法、インクジェット法などにより行うことができる。あるいは、ＰＶＴ法（フィジカル・ベーパー・トランスポート法）で単結晶薄膜を形成し、それを高分子ゲート絶縁層４のソース電極５及びドレイン電極６が形成された側の面に配設して、有機半導体層７としてもよい。
　このようにして、本発明の透明有機薄膜トランジスタを製造できる。なお、以上には、ボトムコンタクト構造のデバイス（図１参照）を例に説明したが、ソース・ドレイン電極形成工程と、有機半導体層形成工程との工程順を入れかえることにより、トップコンタクト構造のデバイス（図２参照）とすることができる。
　以下に実施例を挙げて本発明を更に具体的に説明するが、これらの実施例は本発明の範囲を限定するものではない。
　＜実施例１＞
　以下の工程により、ボトムコンタクト型の有機薄膜トランジスタを製造した。
　透明支持基板としては、１０ｍｍ×１０ｍｍ×０．７ｍｍ厚の石英ガラスを用いた。この石英ガラスを抵抗加熱蒸着装置に装着し、Ａｕをマスク蒸着して膜厚１０ｎｍの第一ゲート電極を形成した。
　次に、上記第一ゲート電極上に、同じく抵抗加熱蒸着装置により、Ａｌを３ｎｍ蒸着して第二ゲート電極を形成した。
　次に、透明支持基板上の、上記第一及び第二ゲート電極を形成した側の面に、高分子絶縁材料としてフッ素系ポリマー（商品名「Ｃｙｔｏｐ」、旭硝子株式会社製）を用い、スピンコート法により膜厚５０ｎｍのゲート絶縁層を形成した。なお、この時プロセス温度は１２０℃で行った。
　次に、上記ゲート絶縁層を形成した透明支持基板を抵抗加熱蒸着装置に装着し、ゲート絶縁層の上面に膜厚２０ｎｍ、チャネル長５０μｍのＡｕをマスク蒸着して、ソース電極及びドレイン電極を形成した。
　次に、別途ＰＶＴ法で形成した、ペンタセン（シグマ アルドリッチ ジャパン株式会社製：昇華精製を二回実施）の単結晶（膜厚：６０ｎｍ）を、ゲート絶縁層上に形成したソース電極及びドレイン電極の上から配設し、有機半導体層を形成した。
　＜実施例２＞
　実施例１において、ＡｕをＡｇに変更した以外は実施例１と同様にして、有機薄膜トランジスタを製造した。
　＜実施例３＞
　実施例１において、ＡｌをＣｒに変更した以外は実施例１と同様にして、有機薄膜トランジスタを製造した。
　＜実施例４＞
　実施例１において、ＡｌをＣｕに変更した以外は実施例１と同様にして、有機薄膜トランジスタを製造した。
　＜実施例５＞
　実施例１において、ＡｕをＡｇに変更し、ＡｌをＣｒに変更した以外は実施例１と同様にして、有機薄膜トランジスタを製造した。
　＜実施例６＞
　実施例１において、ＡｕをＡｇに変更し、ＡｌをＣｕに変更した以外は実施例１と同様にして、有機薄膜トランジスタを製造した。
　＜実施例７＞
　実施例１において、透明支持基板をＰＥＮフィルム（帝人デュポンフィルム株式会社製、耐熱性１５０℃）で行った以外は実施例１と同様にして、有機薄膜トランジスタを製造した。
　＜実施例８＞
　以下の工程により、トップコンタクト型の有機薄膜トランジスタを製造した。
　透明支持基板としては、１０ｍｍ×１０ｍｍ×０．７ｍｍ厚の石英ガラスを用いた。この石英ガラスを抵抗加熱蒸着装置に装着し、Ａｕをマスク蒸着して膜厚１０ｎｍの第一ゲート電極を形成した。
　次に、上記第一ゲート電極上に、同じく抵抗加熱蒸着装置により、Ａｌを３ｎｍ蒸着して第二ゲート電極を形成した。
　次に、透明支持基板上の、上記第一及び第二ゲート電極を形成した側の面に、高分子絶縁材料としてフッ素系ポリマー（商品名「Ｃｙｔｏｐ」、旭硝子株式会社製）を用い、スピンコート法により膜厚５０ｎｍのゲート絶縁層を形成した。なお、この時プロセス温度は１２０℃で行った。
　次に、別途ＰＶＴ法で形成した、ペンタセン（シグマ アルドリッチ ジャパン株式会社製：昇華精製を二回実施）の単結晶（膜厚：６０ｎｍ）を、ゲート絶縁層上に配設して、有機半導体層を形成した。
　次に、上記有機半導体を形成した透明支持基板を抵抗加熱蒸着装置に装着し、有機半導体層の上面に膜厚２０ｎｍ、チャネル長５０μｍのＡｕをマスク蒸着して、ソース電極及びドレイン電極を形成した。
　＜比較例１＞
　実施例１において、ゲート電極としてＡｌを２０ｎｍ蒸着したこと以外は実施例１と同様にして、有機薄膜トランジスタを製造した。
　＜比較例２＞
　実施例１において、ゲート電極としてＡｕを２０ｎｍ蒸着したこと以外は実施例１と同様にして、有機薄膜トランジスタを製造した。
　実施例１～８、比較例１，２の有機薄膜トランジスタについて、移動度を測定した。なお、移動度は半導体パラメータ測定装置（Ａｇｉｌｅｎｔ社製）で測定されたゲート電圧－ドレイン電流特性より求めた。
　結果を表１にまとめて記す。
Figure JPOXMLDOC01-appb-T000001
 　
　その結果、実施例１～８の有機薄膜トランジスタは、フレキシブルな透明デバイスであって、そのトランジスタ性能も非常に良好であった。
　一方、ゲート電極として活性金属であるＡｌのみを用いた場合、可視光透過率が２０％以下と低く、透明な有機薄膜トランジスタを製造することができなかった（比較例１）。
　また、ゲート電極として不活性金属であるＡｕのみを用いた場合、ゲート電極とゲート絶縁層であるフッ素系ポリマーとが反応できず膜形成ができなかった（比較例２）。
１：透明支持基板
２：第一ゲート電極
３：第二ゲート電極
４：高分子ゲート絶縁層
５：ソース電極
６：ドレイン電極
７：有機半導体層

Claims (6)

  1. 　透明支持基板上に形成された不活性金属を用いた第一ゲート電極と、前記第一ゲート電極上に形成された活性金属を用いた第二ゲート電極と、前記第二ゲート電極上に形成されたフッ素系ポリマーを用いた高分子ゲート絶縁層と、前記高分子ゲート絶縁層上に形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に形成された有機半導体層とを備えたことを特徴とする透明有機薄膜トランジスタ。
  2. 　透明支持基板上に形成された不活性金属を用いた第一ゲート電極と、前記第一ゲート電極上に形成された活性金属を用いた第二ゲート電極と、前記第二ゲート電極上に形成されたフッ素系ポリマーを用いた高分子ゲート絶縁層と、前記高分子ゲート絶縁層上に形成された有機半導体層と、前記有機半導体層上に形成されたソース電極及びドレイン電極とを備えたことを特徴とする透明有機薄膜トランジスタ。
  3. 　前記第一ゲート電極は、Ａｕ、Ｐｔ、及びＡｇからなる群から選ばれた１種の材質で構成されたものであり、前記第二ゲート電極は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｕ、及びＭｇＡｇ合金からなる群から選ばれた１種の材質で構成されたものである、請求項１又は２記載の透明有機薄膜トランジスタ。
  4. 　透明支持基板上に不活性金属を用いて第一ゲート電極を形成する工程と、前記第一ゲート電極上に活性金属を用いて第二ゲート電極を形成する工程と、前記第二ゲート電極上にフッ素系ポリマーを用いて高分子ゲート絶縁層を形成する工程と、前記高分子ゲート絶縁層上にソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極上に有機半導体層を形成する工程を備えたことを特徴とする透明有機薄膜トランジスタの製造方法。
  5. 　透明支持基板上に不活性金属を用いて第一ゲート電極を形成する工程と、前記第一ゲート電極上に活性金属を用いて第二ゲート電極を形成する工程と、前記第二ゲート電極上にフッ素系ポリマーを用いて高分子ゲート絶縁層を形成する工程と、前記高分子ゲート絶縁層上に有機半導体層を形成する工程と、前記有機半導体層上にソース電極及びドレイン電極を形成する工程を備えたことを特徴とする透明有機薄膜トランジスタの製造方法。
  6. 　前記第一ゲート電極は、Ａｕ、Ｐｔ、及びＡｇからなる群から選ばれた１種の材質で構成されたものであり、前記第二ゲート電極は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｕ、及びＭｇＡｇ合金からなる群から選ばれた１種の材質で構成されたものである、請求項４又は５記載の透明有機薄膜トランジスタ。
PCT/JP2013/084619 2013-01-07 2013-12-25 透明有機薄膜トランジスタ及びその製造方法 Ceased WO2014106938A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014549228A JP5787038B2 (ja) 2013-01-07 2013-12-25 透明有機薄膜トランジスタ及びその製造方法
US14/651,003 US20150318502A1 (en) 2013-01-07 2013-12-25 Transparent organic thin-film transistor and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-000466 2013-01-07
JP2013000466 2013-01-07

Publications (1)

Publication Number Publication Date
WO2014106938A1 true WO2014106938A1 (ja) 2014-07-10

Family

ID=51062258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/084619 Ceased WO2014106938A1 (ja) 2013-01-07 2013-12-25 透明有機薄膜トランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US20150318502A1 (ja)
JP (1) JP5787038B2 (ja)
WO (1) WO2014106938A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159613A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853230B2 (en) * 2015-02-17 2017-12-26 Xerox Corporation Printable nanoparticle conductor ink with improved charge injection
US10418622B2 (en) * 2017-10-26 2019-09-17 GM Global Technology Operations LLC Battery state estimation control logic and architectures for electric storage systems
CN109004006B (zh) * 2018-07-27 2021-10-22 京东方科技集团股份有限公司 有机发光显示基板及其制作方法、显示装置
EP3930018A4 (en) * 2019-02-22 2022-11-09 The University of Tokyo ORGANIC SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING AN ORGANIC SEMICONDUCTOR SINGLE CRYSTAL FILM AND METHOD FOR MANUFACTURING AN ORGANIC SEMICONDUCTOR DEVICE
US11302996B2 (en) 2019-08-19 2022-04-12 GM Global Technology Operations LLC Battery modules with integrated interconnect board assemblies having cell tab comb features
US11207982B2 (en) 2019-12-11 2021-12-28 GM Global Technology Operations LLC Electronic power module assemblies and control logic with direct-cooling heat pipe systems
US11375642B2 (en) 2019-12-23 2022-06-28 GM Global Technology Operations LLC Electronic power module assemblies and control logic with direct-cooling vapor chamber systems
US11801574B2 (en) 2020-03-06 2023-10-31 GM Global Technology Operations LLC Welding systems and methods with knurled weld interfaces for metallic workpieces
US11387525B2 (en) 2020-03-09 2022-07-12 GM Global Technology Operations LLC Two-stage plunger press systems and methods for forming battery cell tabs
US11600842B2 (en) 2020-03-16 2023-03-07 GM Global Technology Operations LLC Multistage plunger press systems and methods with interlocking fingers for forming battery cell tabs
US11804639B2 (en) 2020-07-23 2023-10-31 GM Global Technology Operations LLC Multistage plunger systems and methods for forming battery cell tabs
US11799149B2 (en) 2020-08-26 2023-10-24 GM Global Technology Operations LLC Energy storage assembly
US11581618B2 (en) 2020-11-18 2023-02-14 GM Global Technology Operations LLC Thermomechanical fuses for heat propagation mitigation of electrochemical devices
US12132010B2 (en) 2021-04-08 2024-10-29 GM Global Technology Operations LLC Metal-coated, polymer-encapsulated electronics modules and methods for making the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005041A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 有機半導体素子とその製造方法
JP2006073908A (ja) * 2004-09-06 2006-03-16 Sony Corp 薄膜型電界効果トランジスタ、薄膜型電界効果トランジスタの製造方法、アクティブマトリクス回路および液晶表示装置
JP2006279053A (ja) * 2005-03-29 2006-10-12 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2010056303A (ja) * 2008-08-28 2010-03-11 Epson Imaging Devices Corp 光センサ及びこの光センサを使用した液晶表示装置
JP2010098280A (ja) * 2008-02-22 2010-04-30 Toppan Printing Co Ltd 透明薄膜トランジスタ及び画像表示装置
WO2010101224A1 (ja) * 2009-03-06 2010-09-10 国立大学法人九州工業大学 有機半導体材料および有機薄膜トランジスタ
JP2012169419A (ja) * 2011-02-14 2012-09-06 Nippon Hoso Kyokai <Nhk> 有機薄膜トランジスタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
JP4152665B2 (ja) * 2001-07-11 2008-09-17 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
JP4831954B2 (ja) * 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2006098416A1 (ja) * 2005-03-15 2006-09-21 Pioneer Corporation 有機薄膜トランジスタ及びその製造方法
EP1830422A3 (en) * 2006-03-03 2012-03-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
JP2009212389A (ja) * 2008-03-05 2009-09-17 Fujifilm Corp 透明有機薄膜トランジスタ
JP2009224689A (ja) * 2008-03-18 2009-10-01 Sanyo Electric Co Ltd 有機トランジスタ及びその製造方法
JP2009238968A (ja) * 2008-03-27 2009-10-15 Brother Ind Ltd 有機薄膜トランジスタの製造方法、およびそれを用いた有機薄膜トランジスタ
JP2011012001A (ja) * 2009-07-01 2011-01-20 Sony Corp アンタントレン系化合物及び半導体装置
KR101716471B1 (ko) * 2010-06-07 2017-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2012048048A1 (en) * 2010-10-07 2012-04-12 Georgia Tech Research Corporation Field-effect transistor and manufacturing process thereof
TWM406254U (en) * 2010-12-09 2011-06-21 Chunghwa Picture Tubes Ltd Thin film transistor having schottky barrier
EP2742112B1 (en) * 2011-08-12 2016-05-18 Basf Se Carbazolocarbazol-bis(dicarboximides) and their use as semiconductors
US8912535B2 (en) * 2012-04-13 2014-12-16 Georgia Tech Research Corporation Naphthalene-diimide-heterocycle-naphthalene diimide oligomers as organic semiconductors and transistors therefrom
KR101938761B1 (ko) * 2012-05-23 2019-01-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20140010306A (ko) * 2012-07-16 2014-01-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005041A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 有機半導体素子とその製造方法
JP2006073908A (ja) * 2004-09-06 2006-03-16 Sony Corp 薄膜型電界効果トランジスタ、薄膜型電界効果トランジスタの製造方法、アクティブマトリクス回路および液晶表示装置
JP2006279053A (ja) * 2005-03-29 2006-10-12 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2010098280A (ja) * 2008-02-22 2010-04-30 Toppan Printing Co Ltd 透明薄膜トランジスタ及び画像表示装置
JP2010056303A (ja) * 2008-08-28 2010-03-11 Epson Imaging Devices Corp 光センサ及びこの光センサを使用した液晶表示装置
WO2010101224A1 (ja) * 2009-03-06 2010-09-10 国立大学法人九州工業大学 有機半導体材料および有機薄膜トランジスタ
JP2012169419A (ja) * 2011-02-14 2012-09-06 Nippon Hoso Kyokai <Nhk> 有機薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159613A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板

Also Published As

Publication number Publication date
JP5787038B2 (ja) 2015-09-30
US20150318502A1 (en) 2015-11-05
JPWO2014106938A1 (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP5787038B2 (ja) 透明有機薄膜トランジスタ及びその製造方法
JP5499422B2 (ja) 有機半導体材料、有機半導体膜、有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
US7382040B2 (en) Organic field effect transistor and display using same
CN102867914B (zh) 电子器件和半导体器件的制造方法
CN108538919A (zh) 薄膜晶体管
TW200843118A (en) Ambipolar transistor design
KR102450399B1 (ko) 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
TW201640684A (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP4826074B2 (ja) 電界効果型トランジスタ
CN106952962A (zh) 薄膜晶体管和阵列基板
WO2010053171A1 (ja) スイッチング素子及びその製造方法
US20170200889A1 (en) Method for manufacturing transistor according to selective printing of dopant
JP6191235B2 (ja) 有機トランジスタ及びその製造方法
US20100041861A1 (en) Semiconducting polymers
US7872258B2 (en) Organic thin-film transistors
JP5066846B2 (ja) 有機トランジスタおよびその製造方法
JP2010118445A (ja) 薄膜トランジスタ及びその製造方法
JP2019153653A (ja) 有機半導体装置
JP2010258126A (ja) 薄膜トランジスタ及びその製造方法
US20120132991A1 (en) Organic thin-film transistor, and process for production thereof
JP6369098B2 (ja) 薄膜トランジスタの製造方法
JP2020088026A (ja) 有機半導体薄膜トランジスタ素子
JP2011035411A (ja) 電界効果型トランジスタ
JP2008300546A (ja) 有機薄膜トランジスタ
JP2008300419A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13869975

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014549228

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14651003

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13869975

Country of ref document: EP

Kind code of ref document: A1