WO2014038299A1 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
WO2014038299A1
WO2014038299A1 PCT/JP2013/069726 JP2013069726W WO2014038299A1 WO 2014038299 A1 WO2014038299 A1 WO 2014038299A1 JP 2013069726 W JP2013069726 W JP 2013069726W WO 2014038299 A1 WO2014038299 A1 WO 2014038299A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
terminal
conductor portion
snubber circuit
semiconductor module
Prior art date
Application number
PCT/JP2013/069726
Other languages
English (en)
French (fr)
Inventor
船場　誠司
能登　康雄
雅薫 辻
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Publication of WO2014038299A1 publication Critical patent/WO2014038299A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers

Definitions

  • the present invention relates to a power semiconductor module mounted on a power converter, and more particularly to a power semiconductor module used for a hybrid vehicle or an electric vehicle.
  • the inverter circuit built in the power semiconductor module mainly includes a switching element such as an IGBT (insulated gate bipolar transistor) and a rectifying diode element.
  • a surge absorbing capacitor may be disposed near the switching element.
  • the power semiconductor element is formed on a semiconductor substrate having first and second main surfaces.
  • the power semiconductor module is bonded to the first main surface, the first electrode through which the main current flows, the second electrode through which the main current flows, the semiconductor substrate, the capacitor, and the like Resin partially sealed and fixed.
  • the capacitor includes third and fourth electrodes. The first electrode and the third electrode are joined to each other so that the surfaces are arranged on the same continuous surface. Accordingly, since the capacitor electrode and the power semiconductor element electrode are arranged so as to be directly connected, the inductance component of the wiring to be connected can be reduced, and the surge voltage can be reduced.
  • the wiring inductance between the power semiconductor element and the smoothing capacitor can be reduced, but cannot be completely reduced to zero. Therefore, the voltage / current applied to the power semiconductor element may cause LC resonance due to the wiring inductance and the capacitor between the power semiconductor element and the smoothing capacitor, which may cause emission of electromagnetic wave noise and unstable operation / malfunction of the power semiconductor element.
  • An object of the present invention is to reduce surge voltage in addition to suppressing LC resonance including wiring inductance between a power semiconductor element and a smoothing capacitor.
  • the power semiconductor module according to the present invention is connected to the first power semiconductor element constituting the upper arm of the inverter circuit, the second power semiconductor element constituting the lower arm of the inverter circuit, and the first power semiconductor element.
  • the snubber circuit body is disposed in a region facing the second terminal, one terminal of the snubber circuit body is connected to a facing surface of the first terminal, and the other terminal of the snubber circuit body is a facing surface of the second terminal. Connected to That.
  • the surge voltage in addition to suppressing LC resonance including wiring inductance between the power semiconductor element and the smoothing capacitor, the surge voltage can be reduced.
  • FIG. 1 shows a motor drive system of a hybrid vehicle or an electric vehicle to which the power semiconductor module of this embodiment is applied.
  • This system mainly includes a secondary battery 101, an inverter 102, and a three-phase motor 103.
  • the contactor 114 electrically connects or disconnects the secondary battery 101 and the inverter 102.
  • Inverter 102 converts the DC power supplied from secondary battery 101 into AC power, and drives three-phase motor 103.
  • the inverter 102 includes a smoothing capacitor 104, a control circuit 105, and three power semiconductor modules 107, 108, and 109. Smoothing capacitor 102 is connected between the positive and negative electrodes of secondary battery 101.
  • the power semiconductor module 107 is electrically connected to the positive electrode 110 of the smoothing capacitor 104 via the bus bar 112 and electrically connected to the negative electrode 111 of the smoothing capacitor 104 via the bus bar 113.
  • the power semiconductor modules 108 and 109 are connected to the positive electrode 110 and the negative electrode 111.
  • the three power semiconductor modules 107, 108, and 109 obtain a smoothed power supply potential.
  • the control circuit 105 controls the three power semiconductor modules 107, 108 and 109 via the control signal electrode 106.
  • the three-phase motor 103 is electrically connected to the three power semiconductor modules 107, 108, and 109.
  • the power semiconductor module that has received the control signal from the control circuit 105 transmits the smoothed power to the three-phase motor 103 to drive it. Since the bus bars 112 and 113 have a finite length in connection between the smoothing capacitor 104 and the three power semiconductor modules 107, 108, and 109, a parasitic inductance component exists.
  • FIG. 2 shows a circuit diagram of the power semiconductor module of this embodiment.
  • This power semiconductor module has a positive power supply terminal 211, a negative power supply terminal 212, and an output terminal 213.
  • the circuit 214 is configured.
  • the positive power supply terminal 211 is connected to the positive electrode 110 of the smoothing capacitor 102 through the bus bar 112 in the inverter 102.
  • the negative power supply terminal 212 is connected to the negative electrode 111 of the smoothing capacitor 102 via the bus bar 113.
  • the output terminal 213 is connected to the three-phase motor 103.
  • the collector of the IGBT 201 of the upper arm is connected to the positive power supply terminal 211.
  • the emitter of the IGBT 201 is connected to the output terminal 213.
  • the IGBT 201 has a gate terminal 203, an emitter sense terminal 204, and an emitter terminal 205 as control signal terminals, and is connected to the control circuit 105 through the control signal electrode 106.
  • the flywheel diode 202 of the upper arm has a cathode connected to the collector of the IGBT 201 and an anode connected to the emitter of the IGBT 201.
  • the collector of the lower arm IGBT 206 is connected to the emitter of the upper arm IGBT 201 and to the output terminal 213.
  • the emitter of the IGBT 206 is connected to the negative power supply terminal 212.
  • the IGBT 206 has a gate terminal 208, an emitter sense terminal 209, and an emitter terminal 210 as control signal terminals, and is connected to the control circuit 105 via the control signal electrode 106.
  • the flywheel diode 207 of the lower arm has a cathode connected to the collector of the IGBT 206 and an anode connected to the emitter of the IGBT 206.
  • the snubber circuit 214 is composed of a series circuit of a resistor 215 and a capacitor 216.
  • the snubber circuit 214 is connected between the collector of the upper arm IGBT 201 and the emitter of the lower arm IGBT 206.
  • FIG. 3 (a) and 3 (b) show a snubber element body 400 used in the first power semiconductor module of the present invention.
  • the snubber element body 400 is an element corresponding to the snubber circuit 214 of FIG.
  • FIG. 3A is a perspective view showing the external appearance of the snubber element body.
  • the shape of the snubber element body 400 is a rectangular parallelepiped.
  • An electrode terminal 401 is disposed on one surface of the snubber element body 400.
  • the electrode terminal 402 is disposed on the surface opposite to the surface on which the electrode terminal 401 is disposed.
  • the four surfaces other than the electrode terminals of the snubber element body 400 are covered with an electrical insulator 403.
  • FIG. 3B is a cross-sectional view showing the internal structure of the snubber element body 400.
  • the snubber element body 400 includes a resistor 404 and a chip capacitor 407 inside.
  • the resistor 404 and the chip capacitor 407 are connected in series.
  • the resistor 404 is formed in a thin plate shape.
  • An electrode 405 is formed on the surface of the resistor 404 and an electrode 406 is formed on the back surface.
  • the chip capacitor 407 has an electrode 408 formed on one surface and an electrode 409 formed on the other surface.
  • the electrode 405 of the resistor 404 is joined to the electrode 401 of the snubber element body 400.
  • the electrode 406 of the resistor 404 is joined to the electrode 408 of the chip capacitor 407.
  • the electrode 409 of the chip capacitor 407 is joined to the electrode 402 of the snubber element body 400. Since the resistor 404 and the chip capacitor 407 are connected without interposing a wiring member that serves as a relay member between the electrodes, an increase in parasitic inductance can be suppressed.
  • the resistance value of the resistor 404 is several hundred m ⁇ to several ⁇
  • the capacitance of the chip capacitor 407 is about one hundred nF to 1 ⁇ F.
  • the resistor 404 is formed of a semiconductor doped with impurities. At this time, the resistivity of the resistor 404 is determined by the carrier concentration of the semiconductor, and a desired resistance value can be realized by adjusting the impurity doping amount.
  • the low resistance fixed resistor described in Japanese Patent Laid-Open No. 2000-286102 uses a silicon chip doped with P-type or N-type impurities as a resistance element. Metal electrode layers are formed on the front and back surfaces of the silicon chip, and the metal electrode layers and lead terminals (internal and external terminals) are connected to each other. Is sealed.
  • FIG. 4 shows an example of a snubber element used in the first power semiconductor module of the present invention.
  • the snubber element 300 shown in the present embodiment includes a snubber element body 400 and U-shaped electrodes 301 and 302 connected to the snubber element body 400.
  • the U-shaped electrodes 301 and 302 are formed from a thin metal plate.
  • the U-shaped electrode 301 is connected to the electrode 401 of the snubber element 300 at one end of the U-shaped electrode 301.
  • a screw hole 303 is formed at the other end of the U-shaped electrode 301.
  • the U-shaped electrode 302 is connected to the electrode 402 of the snubber element 300 at one end of the U-shaped electrode 302.
  • a screw hole 304 is formed at the other end of the U-shaped electrode 302.
  • the U-shaped electrode 301 is not limited to the U-shape, and may have a bent portion that functions as a stress relaxation portion that absorbs vibration and stress.
  • FIG. 5A is a cross-sectional view illustrating the internal structure of the power semiconductor module in the present embodiment.
  • FIG.5 (b) is an internal structure figure seen from the direction of the arrow of Fig.5 (a) description.
  • FIG.5 (c) is an internal structure figure seen from the direction of the arrow of FIG.5 (b) description.
  • the power semiconductor module 500 includes semiconductor substrates 502 and 503 that constitute the upper arm of the inverter circuit, and semiconductor substrates 506 and 507 that constitute the lower arm.
  • the semiconductor substrate 502 is the IGBT 201 shown in FIG.
  • the semiconductor substrate 503 is the flywheel diode 202 shown in FIG.
  • the semiconductor substrate 506 is the IGBT 206 shown in FIG.
  • the semiconductor substrate 507 is the flywheel diode 207 shown in FIG.
  • the semiconductor substrate 502 is disposed on a side portion of the semiconductor substrate 503. At this time, the emitter side of the semiconductor substrate 502 (IGBT 201) and the anode side of the semiconductor substrate 503 (flywheel diode 202) are arranged to face in the same direction.
  • the semiconductor substrate 506 is disposed on a side portion of the semiconductor substrate 507. At this time, the emitter side of the semiconductor substrate 506 (IGBT 206) and the anode side of the semiconductor substrate 507 (flywheel diode 207) are arranged to face in the same direction.
  • the conductive plate 504 is disposed on the emitter side of the semiconductor substrate 502 (IGBT 201).
  • the conductive plate 505 is disposed to face the conductive plate 504 with the semiconductor substrate 502 interposed therebetween.
  • the semiconductor substrates 502 and 503 are disposed between the conductive plate 504 and the conductive plate 505.
  • the conductive plate 504 is electrically connected to the emitter of the semiconductor substrate 502 (IGBT 201) and the anode of the semiconductor substrate 503 (flywheel diode 202).
  • the conductive plate 505 is electrically connected to the collector of the semiconductor substrate 502 (IGBT 201) and the cathode of the semiconductor substrate 503 (flywheel diode 202).
  • the conductive plate 509 is disposed on the emitter side of the semiconductor substrate 506 (IGBT 206). In addition, the conductive plate 509 is disposed on the side portion of the conductive plate 504. The conductive plate 508 is disposed to face the conductive plate 509 with the semiconductor substrate 506 interposed therebetween. The semiconductor substrates 506 and 507 are disposed between the conductive plate 508 and the conductive plate 509. The conductive plate 509 is electrically connected to the emitter of the semiconductor substrate 506 (IGBT 206) and the anode of the semiconductor substrate 507 (flywheel diode 207). The conductive plate 508 is electrically connected to the collector of the semiconductor substrate 506 (IGBT 206) and the cathode of the semiconductor substrate 507 (flywheel diode 207).
  • the conductive plate 504 and the conductive plate 508 are connected by a conductive plate 510.
  • the conductive plate 511 is connected to the conductive plate 505.
  • the conductive plate 512 is connected to the conductive plate 509.
  • the conductive plate 513 is connected to the conductive plate 508.
  • the conductive plate 511 extends in a direction away from the semiconductor substrate 502.
  • the conductive plate 512 is extended in a direction approaching the conductive plate 511.
  • the conductive plate 513 is extended in a direction away from the semiconductor substrate 506.
  • the conductive plates 504, 505, 508, 509, 510, 511, 512, and 513 are molded with an electrically insulating resin 516, and the gap is filled.
  • the conductive plates 504 and 505 are exposed from the electrically insulating resin 516 on the surface opposite to the surface in contact with the semiconductor substrates 502 and 503.
  • the conductive plates 508 and 509 are exposed from the electrically insulating resin 516 on the surface opposite to the surface in contact with the semiconductor substrates 506 and 507.
  • the conductive plate 511 is connected to the conductive plate 518 at the end opposite to the side connected to the conductive plate 505.
  • the conductive plate 518 is a positive power supply terminal of the power semiconductor module, and corresponds to the positive power supply terminal 211 in FIG.
  • the conductive plate 512 is connected to the conductive plate 517 at the end opposite to the side connected to the conductive plate 509.
  • the conductive plate 517 is a negative power supply terminal of the power semiconductor module, and corresponds to the positive power supply terminal 212 in FIG.
  • the conductive plate 513 is connected to the conductive plate 519 at the end opposite to the side connected to the conductive plate 508.
  • the conductive plate 519 is an output terminal of the power semiconductor module and corresponds to the output terminal 213 in FIG.
  • the conductive plates 517 and 518 are formed of plate-like conductors.
  • the wide surface of the conductive plate 517 is formed so that the wide surface of the conductive plate 517 protrudes from the electrically insulating resin 516 in parallel with the wide surface of the conductive plate conductive plate 518.
  • the protruding portion of the conductive plate 517 and the protruding portion of the conductive plate 518 are bent so that the respective wide surfaces form a facing portion.
  • the conductive plate 518 protrudes from the electrically insulating resin 516, is bent so as to be parallel to the arrangement direction of the conductive plate 505 and the conductive plate 504, and is again electrically connected.
  • the conductive plate 517 protrudes from the electrically insulating resin 516 and bends toward the conductive plate 518, and the wide surface of the conductive plate 517 and the wide surface of the conductive plate 518 face each other.
  • the facing portions on the wide surface are referred to as a facing portion 517A and a facing portion 518A.
  • the facing portion 517A is a part of the conductive plate 517.
  • the facing portion 518A is a part of the conductive plate 518.
  • the conductive plate 517 and the conductive plate 518 bend in a direction away from each other and bend in the same direction again.
  • the plurality of bent portions of the conductive plate 517 and the plurality of bent portions of the conductive plate 518 are molded with an electrically insulating resin 520.
  • the leading end 517B of the conductive plate 517 and the leading end 518B of the conductive plate 518 are formed to protrude from the electrically insulating resin 520.
  • the electrically insulating resin 520 is formed so as to cover a part of the conductive plate 519.
  • the leading end of the conductive plate 519 is formed to protrude from the electrically insulating resin 520.
  • the front end portion 517B and the front end portion 518B are formed so as to face each other over a wide range.
  • a snubber element 300 shown in FIG. 4 is arranged in the space between the tip portion 517B and the tip portion 518B.
  • the U-shaped electrode 301 is fixed to the distal end portion 518B by screwing into the screw hole 303.
  • the U-shaped electrode 302 is fixed to the distal end portion 517 ⁇ / b> B by screwing into the screw hole 304.
  • the U-shaped electrodes 301 and 302 have elasticity and have an effect of relieving stress applied to the snubber element body 400. Since the snubber element has no polarity, the electrodes may be connected in the opposite direction.
  • the metal conductive plate having high thermal conductivity is cooled by the housing 501 and the radiation fins 524. Since the snubber element is in contact with the conductive plate, heat generated by the resistor 404 in the snubber circuit can be released.
  • the conductive plate groups 521 and 522 are formed so as to protrude from the electrically insulating resin 520.
  • the conductive plate group 521 is the control signal terminals 203, 204, 205 of the upper arm IGBT 201 of the power semiconductor module shown in FIG.
  • the conductive plate group 521 is also covered with an electrically insulating resin 516.
  • the conductive plate group 521 is bonded to the corresponding electrode of the control signal electrode group 514 formed on the semiconductor substrate 502 at the end opposite to the protruding portion of the conductive plate group 521.
  • the conductive plate group 522 is the control signal terminals 208, 209, and 210 of the lower arm IGBT 206 of the power semiconductor module shown in FIG.
  • the conductive plate group 522 is also covered with an electrically insulating resin 516.
  • the conductive plate group 522 is bonded to the corresponding electrode of the control signal electrode group 515 formed on the semiconductor substrate 506 at the end opposite to the protruding portion of the conductive plate group 522.
  • the portion where the semiconductor substrate and the conductive plate sandwiching them are molded is housed in a metal casing 501.
  • An electrically insulating resin 523 is filled between them and the housing 501.
  • Radiating fins 524 are formed on the outer surface of the housing 501. The radiating fins 524 are formed at positions facing the conductive plates 504, 505, 508, and 509.
  • the power semiconductor module 500 of this embodiment has a snubber element 400 composed of a semiconductor resistor.
  • a snubber element 400 composed of a semiconductor resistor.
  • the distance between one electrode and the other electrode of the snubber element can be shortened. Therefore, since the facing distance between the front end portion 517B of the conductive plate 517 and the front end portion 518B of the conductive plate 518 of the power semiconductor module can be shortened, the magnetic field due to the current flowing through the conductive plate 517 and the magnetic field due to the current flowing through the conductive plate 518 are reduced. And the amount of each other cancels each other. Therefore, an increase in surge voltage can be suppressed by suppressing an increase in parasitic inductance generated in the power semiconductor module while suppressing LC resonance by installing a snubber element.
  • the conductive plate 517 and the conductive plate 517A are electrically conductive so that the distance between the facing portion 517A and the facing portion 518A is shorter than the distance between the tip portion 517B and the tip portion 518B.
  • a plate 518 is formed.
  • a snubber element is disposed between terminals protruding from the electrically insulating resin 520.
  • the snubber element can be easily attached to the power semiconductor module 500 by screwing or the like.
  • the conductive plate 517 and the conductive plate 518 are fixed by an electrically insulating resin 520. Therefore, for example, the bending of the conductive plate due to vibration or the like can be suppressed, and the stress applied to the snubber element can be reduced.
  • FIG. 6 shows an embodiment of a snubber element used in the second power semiconductor module of the present invention.
  • FIG. 6A is a cross-sectional view showing the internal structure of the snubber element 600 of this embodiment.
  • FIG. 6B is an internal structure diagram viewed from the direction of the arrow (b) in FIG.
  • FIG. 6C is an internal structure diagram viewed from the direction of the arrow (c) in FIG.
  • conductive patterns 604 and 606 are formed on one surface of an insulating metal substrate 605.
  • Chip capacitors 601 and 602 are disposed so as to straddle the conductive patterns 604 and 606.
  • Chip capacitors 601 and 602 are mounted in parallel.
  • the chip capacitors 601 and 602 have a snubber circuit capacity corresponding to the capacitor 216 shown in FIG.
  • a resistor 603 is mounted on the conductive pattern 606.
  • the resistor 603 serves as a snubber circuit resistor corresponding to the resistor 215 shown in FIG.
  • the resistor 603 is formed in a thin plate shape like the resistor 404 shown in FIG. Similarly to the resistor 404, electrodes are formed on the front and back surfaces of the resistor 603.
  • the resistor 603 and the conductive pattern 606 are connected via the back electrode of the resistor 603.
  • a surface electrode of the resistor 603 is connected to the conductive plate 609.
  • a prismatic first electrode terminal 607 is disposed and connected on the conductive pattern 604.
  • a prismatic second electrode terminal 608 is arranged and connected on the conductive plate 609.
  • the electrically insulating resin 610 is formed to cover the chip capacitors 601 and 602, the resistor 603, the insulating metal substrate 605, the conductive patterns 604 and 606, the electrode terminals 607 and 608, and the conductive plate 609. However, the electrode terminals 607 and 608 are exposed from the electrically insulating resin 610 only in the portion connected to the outside.
  • the snubber element 600 uses a plurality of small-sized capacitors instead of one large-sized chip capacitor as the capacity of the snubber circuit. With such a configuration, the snubber element can be reduced in height while keeping the capacitor capacity constant.
  • FIG. 7 shows an embodiment of the second power semiconductor module of the present invention.
  • FIG. 7A is a cross-sectional view showing the internal structure of the power semiconductor module 700 of this embodiment.
  • FIG. 7B is an internal structure diagram viewed from the direction of the arrow in FIG.
  • FIG.7 (c) is an internal structure figure seen from the direction of the arrow of FIG.7 (b).
  • the power semiconductor module 700 is obtained by removing the snubber element 300 from the first power semiconductor module 500 described above and mounting the snubber element 600 instead.
  • the power semiconductor module 700 is the same as the power semiconductor module 500 except for the snubber element and the arrangement of the snubber element.
  • the snubber element 600 is housed in a housing 501 together with a semiconductor substrate and a conductive plate sandwiching the semiconductor substrate. Snubber element 600 is arranged so as to straddle the space between conductive plate 511 and conductive plate 512. That is, the electrode 608 of the snubber element 600 is connected to the conductive plate 511. The electrode 607 is connected to the conductive plate 512. Since the snubber element 600 has no polarity, the electrodes may be connected in the opposite direction.
  • the projected portion of the snubber element 600 is a semiconductor substrate having the upper arm (the semiconductor substrate 502 and the semiconductor substrate 503). ) And the projected portion of the lower arm semiconductor substrate (semiconductor substrate 506 and semiconductor substrate 507).
  • the snubber element 600 is disposed closer to the conductive plate 505 than the conductive plate 504 with respect to the conductive plates 511 and 512. In this embodiment, the snubber element 600 is disposed closer to the conductive plate 505 than the conductive plate 504, but may be connected to the opposite side.
  • the conductive plate 512 extends in a direction approaching the conductive plate 511, and the snubber element 600 is disposed so as to straddle the conductive plates 511 and 512.
  • the snubber element 600 is disposed so as to straddle the conductive plates 511 and 512.
  • the snubber element 600 disposed in the power semiconductor module 700 of this embodiment has a resistor composed of a semiconductor resistor.
  • the resistor can be formed in a thin plate shape, and the snubber element can be formed small.
  • a plurality of capacitor elements are arranged so as to cross the thickness direction. . With such a configuration, the snubber element can be further reduced in height and the thickness of the power semiconductor module 700 can be reduced.
  • the degree of freedom of arrangement of the snubber element in the power semiconductor module is increased.
  • By connecting the snubber element to a position close to the collector electrode of the upper arm and the emitter electrode of the lower arm an increase in parasitic inductance in the power semiconductor module can be suppressed, and an increase in surge voltage can be suppressed.
  • the distance between the electrode surface of the power semiconductor element and the heat radiation portion of the power semiconductor module can be shortened, and deterioration of the heat radiation performance can be prevented.
  • FIG. 8 shows another embodiment of the snubber element used in the second power semiconductor module of the present invention.
  • FIG. 8A is a cross-sectional view showing the internal structure of the snubber element 800 of this embodiment.
  • FIG. 8B is an internal structure diagram viewed from the direction of the arrow in FIG.
  • the snubber element 800 has an electrode terminal 801 and an electrode terminal 805.
  • the electrode terminal 805 has a plate shape, and a resistor 804 is mounted thereon.
  • the resistor 804 is formed in a thin plate shape like the resistor 404 shown in FIG. 3 and the resistor 603 shown in FIG. Similarly to the resistor 404, electrodes are formed on the front and back surfaces of the resistor 804.
  • the resistor 804 is connected to the electrode terminal 805 through the back surface electrode of the resistor 804.
  • a lead frame 803 is connected to the surface of the resistor 804.
  • the electrodes of chip capacitors 802 and 807 are connected to the other end of the lead frame 803.
  • the electrode terminal 801 is connected to the other electrode of the chip capacitors 802 and 807. These are molded with an electrically insulating resin 806, and part of the electrode terminal 801 and the electrode terminal 805 are exposed. Further, the electrode terminal 805 has a surface opposite to the surface on which the resistor 804 is mounted exposed from the electrically insulating resin 806. With such a configuration, the electrode terminal 805 can have the effect of a heat sink that releases heat generated in the resistor 804.
  • FIG. 9 shows an embodiment of a snubber element used in the third power semiconductor module of the present invention.
  • FIG. 9A is an internal structure diagram of the snubber element 900 of the present embodiment.
  • FIG. 9B is a cross-sectional view seen from the direction of the arrow in FIG.
  • a conductive pattern 902 is formed on an insulating metal substrate 901.
  • a first electrode terminal 903 is arranged and connected on the conductive pattern 902.
  • the electrode terminal 903 is formed so as to protrude from the conductive pattern conductive pattern 902 in the in-plane direction of the conductive pattern 902.
  • a resistor 904 is arranged and connected on the conductive pattern 902.
  • the resistor 904 is a thin plate like the resistor 404, and electrodes are formed on the front and back surfaces thereof.
  • the capacitor 905 is a vertical electrode type capacitor having a thin plate shape and electrodes formed on the front and back surfaces thereof.
  • the resistor 904 has a back electrode connected to the conductive pattern 902 and a front electrode connected to the back electrode of the capacitor 905.
  • a second electrode terminal 906 is connected to the surface electrode of the capacitor 905.
  • the resistor 904 and the capacitor 905 are stacked and mounted.
  • the resistor 904, the capacitor 905, the electrode terminals 903 and 906, and the conductive pattern 902 are molded with an electrically insulating resin 907.
  • the electrically insulating resin 907 is formed on the insulating metal substrate 901.
  • the electrode terminal 903 protrudes from the electrically insulating resin 907 at a portion connected to the outside.
  • the electrode terminal 906 protrudes from the electrically insulating resin 907 from the side opposite to the electrode terminal 903.
  • the insulating metal substrate 901 is used so as to contact the cooling surface 908 directly or through a thin resin or the like on the surface opposite to the side on which the conductive pattern 902 is formed.
  • FIG. 10 shows an embodiment of the third power semiconductor module of the present invention.
  • FIG. 10A is a cross-sectional view showing the internal structure of the power semiconductor module 950 of the present embodiment.
  • FIG. 10B is an internal structure diagram viewed from the direction of the arrow in FIG.
  • FIG.10 (c) is an internal structure figure seen from the direction of the arrow of FIG.10 (b).
  • the power semiconductor module 950 is obtained by removing the snubber element 600 from the second power semiconductor module 700 described above and mounting the snubber element 900 instead.
  • the conductive plate 525 is connected to the conductive plate 505.
  • the conductive plate 525 is disposed in a region between the conductive plate 505 and the conductive plate 508.
  • the conductive plate 525 extends in a direction approaching the conductive plate 508.
  • the snubber element 900 is housed in the housing 501 together with a mold body composed of a semiconductor substrate and a conductive plate sandwiching the semiconductor substrate.
  • the snubber element 900 is disposed such that the mold part of the snubber element 900 is located between the conductive plates 505 and 508.
  • the electrode 903 of the snubber element 900 is connected to the conductive plate 525.
  • the electrode 906 is connected to the conductive plate 512.
  • a connection portion between the electrode 903 and the conductive plate 525 is formed on the opposite side of the semiconductor substrate 503 with respect to the conductive plate 505.
  • a connection portion between the electrode 906 and the conductive plate 512 is formed on the opposite side of the semiconductor substrate 507 with respect to the conductive plate 508.
  • the insulating metal substrate 901 of the snubber element 900 is disposed in contact with the inner surface of the housing 501.
  • the snubber circuit body is disposed between the upper arm semiconductor substrate (semiconductor substrate 502 and semiconductor substrate 503) and the lower arm semiconductor substrate (semiconductor substrate 506 and semiconductor substrate 507). Formed as follows. With such a configuration, it is possible to reduce the loop area of the current path composed of the semiconductor element constituting the upper arm of the inverter circuit, the semiconductor element constituting the lower arm of the inverter circuit, and the snubber circuit. Therefore, an increase in surge voltage can be suppressed by suppressing an increase in parasitic inductance generated in the power semiconductor module while suppressing LC resonance by installing a snubber element.
  • connection portion between the conductive plate 512 and the conductive plate 509 and the connection portion between the conductive plate 525 and the conductive plate 505 are provided on the conductive plate. It is desirable to form it close to 510.
  • the insulating metal substrate of the snubber element is disposed so as to be in contact with the heat radiating portion of the power semiconductor module. Therefore, the heat generated by the snubber element resistor can be efficiently released.
  • the present invention since a resistor can be placed in a current loop composed of a power semiconductor element and a capacitor, the voltage / current applied to the power semiconductor element is likely to cause LC resonance due to the wiring inductance and the capacitor. Even so, since the vibration is attenuated and the increase can be suppressed, the emission of electromagnetic noise due to the LC resonance of the power semiconductor module and the unstable operation / malfunction of the power semiconductor element can be prevented.
  • 101 secondary battery, 102: inverter, 103: three-phase motor, 104: smoothing capacitor, 105: control circuit, 106: control signal electrode, 107, 108, 109: power semiconductor module, 110: positive electrode, 111: negative electrode, 112, 113: Bus bar, 114: Contactor, 201: IGBT, 202: Flywheel diode, 203: Gate terminal, 204: Emitter sense terminal, 205: Emitter terminal, 206: IGBT, 207: Flywheel diode, 208: Gate terminal 209: Emitter sense terminal, 210: Emitter terminal, 211: Positive power supply terminal, 212: Negative power supply terminal, 213: Output terminal, 214: Snubber circuit, 215: Resistor, 216: Capacitor, 300: Snubber element, 301, 302 : U-shaped electrode, 303, 304 Screw hole, 400: Snubber element body, 401, 402: Electrode, 403: Electrical insul

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

　パワー半導体素子と平滑コンデンサの間の配線インダクタンスを含むＬＣ共振も抑えることに加え、サージ電圧を低減する。　本発明に係るパワー半導体モジュールは、第１パワー半導体素子と、第２パワー半導体素子と、前記第１パワー半導体素子と接続される第１導体部と、前記第２パワー半導体素子と接続される第２導体部と、前記第１導体部と接続される第１端子と、前記第２導体部と接続される第２端子と、半導体抵抗により構成される抵抗素子及びコンデンサ素子を有するスナバ回路体と、を備え、前記第１端子は、前記第２端子と対向して配置され、前記スナバ回路体は、前記第１端子と前記第２端子とが対向した領域に配置され、前記スナバ回路体の一方の端子は、前記第１端子の対向面に接続され、前記スナバ回路体の他方の端子は、前記第２端子の対向面に接続される。

Description

パワー半導体モジュール
　本発明は電力変換装置に搭載されるパワー半導体モジュールに関し、特にハイブリッド自動車や電気自動車に用いられるパワー半導体モジュールに関する。
　パワー半導体モジュールに内蔵されるインバータ回路は主にＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のスイッチング素子と整流用のダイオード素子から構成される。そしてスイッチング素子の近くには、サージ吸収用のコンデンサが配置される場合もある。
　特開２００６－３０３４５５号公報（特許文献１）に開示された例では、パワー半導体素子は、第１、第２の主面を有する半導体基板に形成される。パワー半導体モジュールは、第１の主面に接合され、主電流が流れる第１の電極と、第２の主面に接合され、主電流が流れる第２の電極と、半導体基板、コンデンサ、それらを部分的に封止し固定する樹脂とを備える。コンデンサは、第３、第４の電極を含む。第１の電極と第３の電極とは面同士が同一の連続面上に配置されるように電極同士が接合される。これによって、コンデンサの電極とパワー半導体素子の電極とが直結するように配置されているため、接続する配線のインダクタンス成分を減らすことができサージ電圧を低減することが可能となる。
　パワー半導体素子と平滑コンデンサの間の配線インダクタンスを減らす事はできるが、完全にゼロにすることはできない。そこでパワー半導体素子にかかる電圧・電流がパワー半導体素子と平滑コンデンサの間の配線インダクタンスとコンデンサによってＬＣ共振を起こし、電磁波ノイズの放出、パワー半導体素子の動作不安定・誤動作を招く可能性がある。
特開２００６－３０３４５５号公報
　本発明の課題は、パワー半導体素子と平滑コンデンサの間の配線インダクタンスを含むＬＣ共振も抑えることに加え、サージ電圧を低減することである。
　本発明に係るパワー半導体モジュールは、インバータ回路の上アームを構成する第１パワー半導体素子と、前記インバータ回路の下アームを構成する第２パワー半導体素子と、前記第１パワー半導体素子と接続される第１導体部と、前記第２パワー半導体素子と接続される第２導体部と、前記第１導体部と接続される第１端子と、前記第２導体部と接続される第２端子と、半導体抵抗により構成される抵抗素子及びコンデンサ素子を有するスナバ回路体と、を備え、前記第１端子は、前記第２端子と対向して配置され、前記スナバ回路体は、前記第１端子と前記第２端子とが対向した領域に配置され、前記スナバ回路体の一方の端子は、前記第１端子の対向面に接続され、前記スナバ回路体の他方の端子は、前記第２端子の対向面に接続される。
　本発明により、パワー半導体素子と平滑コンデンサの間の配線インダクタンスを含むＬＣ共振も抑えることに加え、サージ電圧を低減することができる。
車両のモータ駆動システムの構成を説明するための回路図である。 本実施形態のパワー半導体モジュールの回路図である。 本発明の第１のスナバ素子の本体の実施例を示す斜視図である。 本発明の第１のスナバ素子の本体の実施例を示す内部構造図である。 本発明の第１のパワー半導体モジュールに用いるスナバ素子の実施例を示す斜視図である。 本発明の第１のパワー半導体モジュールの実施例の内部構造図である。 図５（ａ）記載の矢印の方向から見た内部構造図である。 図５（ｂ）記載の矢印の方向から見た内部構造図である。 本発明の第２のパワー半導体モジュールに用いるスナバ素子の第１の実施例を示す内部構造図である。 図６（ａ）の矢印（ｂ）の方向から見た内部構造図である。 図６（ａ）の矢印（ｃ）の方向から見た内部構造図である。 本発明の第２のパワー半導体モジュールの実施例を示す内部構造図である。 図７（ａ）記載の矢印の方向から見た内部構造図である。 図７（ｂ）記載の矢印の方向から見た内部構造図である。 本発明の第２のパワー半導体モジュールに用いるスナバ素子の第２の実施例を示す内部構造図である。 図８（ａ）記載の矢印の方向から見た内部構造図である。 本発明の第３のパワー半導体モジュールに用いるスナバ素子の実施例を示す内部構造図である。 図９（ａ）記載の矢印の方向から見た内部構造図である。 本発明の第３のパワー半導体モジュールの実施例を示す内部構造図である。 図１０（ａ）記載の矢印の方向から見た内部構造図である。 図１０（ｂ）記載の矢印の方向から見た内部構造図である。
　　本発明の実施例を、図を用いて説明する。
　　図１に本実施形態のパワー半導体モジュールが適用されるハイブリッド自動車もしくは電気自動車のモータ駆動システムを示す。このシステムは、主に二次電池１０１、インバータ１０２、３相モータ１０３から構成されている。コンタクタ１１４は、二次電池１０１とインバータ１０２を電気的に接続または切断するものである。インバータ１０２は、二次電池１０１から供給される直流電力を交流電力に変換し、３相モータ１０３を駆動する。
　　インバータ１０２は、平滑コンデンサ１０４、制御回路１０５、３つのパワー半導体モジュール１０７、１０８、１０９から構成されている。平滑コンデンサ１０２は、二次電池１０１の正負電極間に接続される。
　　パワー半導体モジュール１０７は、平滑コンデンサ１０４の正極１１０とバスバー１１２を介して電気的に接続され、かつ、平滑コンデンサ１０４の負極１１１とバスバー１１３を介して電気的に接続される。パワー半導体モジュール１０８及び１０９も同様に、正極１１０及び負極１１１と接続される。これにより、３つのパワー半導体モジュール１０７、１０８、１０９は、平滑化された電源電位を得る。
　　制御回路１０５は、制御信号電極１０６を介して３つのパワー半導体モジュール１０７、１０８、１０９を制御する。３相モータ１０３は、３つのパワー半導体モジュール１０７、１０８、１０９と電気的に接続される。例えば、制御回路１０５からの制御信号を受けたパワー半導体モジュールは、平滑化された電力を３相モータ１０３へ伝えてこれを駆動させる。バスバー１１２及び１１３は、平滑コンデンサ１０４と３つのパワー半導体モジュール１０７、１０８、１０９との接続において、有限の長さとなるため、寄生インダクタンス成分が存在する。
　　図２に本実施形態のパワー半導体モジュールの回路図を示す。本パワー半導体モジュールは、正極電源端子２１１、負極電源端子２１２、出力端子２１３を有し、上アームのＩＧＢＴ２０１、上アームのフライホイールダイオード２０２、下アームのＩＧＢＴ２０６、下アームのフライホイールダイオード２０７、スナバ回路２１４から構成される。正極電源端子２１１は、インバータ１０２内でバスバー１１２を介して平滑コンデンサ１０２の正極１１０に接続される。負極電源端子２１２は、バスバー１１３を介して平滑コンデンサ１０２の負極１１１に接続される。出力端子２１３は、３相モータ１０３に接続される。
　　上アームのＩＧＢＴ２０１のコレクタは、正極電源端子２１１に接続される。ＩＧＢＴ２０１のエミッタは、出力端子２１３に接続される。また、ＩＧＢＴ２０１は、制御信号端子としてゲート端子２０３、エミッタセンス端子２０４、エミッタ端子２０５を有しており、制御信号電極１０６を介して制御回路１０５に接続される。
　　上アームのフライホイールダイオード２０２は、カソードがＩＧＢＴ２０１のコレクタに接続され、アノードがＩＧＢＴ２０１のエミッタに接続される。
　　下アームのＩＧＢＴ２０６のコレクタは、上アームのＩＧＢＴ２０１のエミッタに接続されるとともに、出力端子２１３に接続される。ＩＧＢＴ２０６のエミッタは、負極電源端子２１２に接続される。また、ＩＧＢＴ２０６は、制御信号端子としてゲート端子２０８、エミッタセンス端子２０９、エミッタ端子２１０を有しており、制御信号電極１０６を介して制御回路１０５に接続される。
　　下アームのフライホイールダイオード２０７は、カソードがＩＧＢＴ２０６のコレクタに接続され、アノードがＩＧＢＴ２０６のエミッタに接続される。
　　スナバ回路２１４は、抵抗２１５とコンデンサ２１６の直列回路により構成される。スナバ回路２１４は、上アームのＩＧＢＴ２０１のコレクタと下アームのＩＧＢＴ２０６のエミッタとの間に接続される。
　　図３（ａ）及び図３（ｂ）に、本発明の第１のパワー半導体モジュールに用いられるスナバ素子本体４００を示す。スナバ素子本体４００は、図２のスナバ回路２１４に対応する素子である。図３（ａ）は、スナバ素子本体の外観を示す斜視図である。スナバ素子本体４００の形状は直方体である。スナバ素子本体４００の一面には、電極端子４０１が配置される。スナバ素子本体４００において、電極端子４０１が配置される面と対向する面には、電極端子４０２が配置される。スナバ素子本体４００の電極端子が配置される以外の４面は、電気絶縁体４０３で覆われている。
　　図３（ｂ）は、スナバ素子本体４００の内部構造を示す断面図である。スナバ素子本体４００は、その内部に抵抗体４０４とチップコンデンサ４０７を有する。抵抗体４０４とチップコンデンサ４０７は、直列に接続される。抵抗体４０４は、薄板状に形成される。抵抗体４０４の表面には電極４０５が形成され、裏面には電極４０６が形成される。チップコンデンサ４０７は、一方の面に電極４０８が形成され、他方に電極４０９が形成される。
　　抵抗体４０４の電極４０５は、スナバ素子本体４００の電極４０１に接合されている。抵抗体４０４の電極４０６は、チップコンデンサ４０７の電極４０８に接合されている。チップコンデンサ４０７の電極４０９は、スナバ素子本体４００の電極４０２に接合されている。抵抗体４０４とチップコンデンサ４０７は、電極間の中継部材となるような配線材などを介することなく接続されているため、寄生インダクタンスの増大を抑えることができる。
　　ここで、抵抗体４０４の抵抗値は数百ｍΩ～数Ω、チップコンデンサ４０７の容量は百ｎＦ～１μＦ程度である。
　　抵抗体４０４は、不純物をドーピングした半導体によって形成される。このとき、抵抗体４０４の抵抗率は、半導体のキャリア濃度で決まり、不純物のドープ量を調整する事によって所望の抵抗値を実現できる。特開２０００－２８６１０２号公報記載の低抵抗の固定抵抗器は、Ｐ型またはＮ型の不純物をドーピングしたシリコンチップを抵抗素子としている。シリコンチップの表面および裏面には、金属電極層が形成され、金属電極層とリード端子（内部，外部端子）とがそれぞれ接続され、シリコンチップおよびリード端子の一部（内部端子）を樹脂パッケージ内に封止している。
　　図４に本発明の第１のパワー半導体モジュールに用いられるスナバ素子の実施例を示す。本実施例に示すスナバ素子３００は、スナバ素子本体４００及びスナバ素子本体４００に接続されるＵ字型電極３０１、３０２により構成される。Ｕ字型電極３０１、３０２は、金属製の薄板より形成される。Ｕ字型電極３０１は、当該Ｕ字型電極３０１の一端において、スナバ素子３００の電極４０１と接続される。前記Ｕ字型電極３０１の他端には、ねじ穴３０３が形成される。Ｕ字型電極３０２は、当該Ｕ字型電極３０２の一端において、スナバ素子３００の電極４０２と接続される。前記Ｕ字型電極３０２の他端には、ねじ穴３０４が形成される。
　Ｕ字型電極３０１は、Ｕ字形状に限られず、振動や応力を吸収する応力緩和部として機能する曲げ部等を有するものであればよい。
　図５（ａ）から図５（ｃ）に、本発明の第１のパワー半導体モジュールの実施例を示す。図５（ａ）は、本実施例におけるパワー半導体モジュールの内部構造を示すための断面図である。図５（ｂ）は、図５（ａ）記載の矢印の方向から見た内部構造図である。図５（ｃ）は、図５（ｂ）記載の矢印の方向から見た内部構造図である。
　パワー半導体モジュール５００は、インバータ回路の上アームを構成する半導体基板５０２及び５０３と、下アームを構成する半導体基板５０６及び５０７を有する。半導体基板５０２は、図２に示すＩＧＢＴ２０１である。半導体基板５０３は、図２に示すフライホイールダイオード２０２である。半導体基板５０６は、図２に示すＩＧＢＴ２０６である。半導体基板５０７は、図２に示すフライホイールダイオード２０７である。半導体基板５０２は、半導体基板５０３の側部に配置される。この際、半導体基板５０２（ＩＧＢＴ２０１）のエミッタ側と、半導体基板５０３（フライホイールダイオード２０２）のアノード側が、同一方向に面するように配置される。半導体基板５０６は、半導体基板５０７の側部に配置される。この際、半導体基板５０６（ＩＧＢＴ２０６）のエミッタ側と、半導体基板５０７（フライホイールダイオード２０７）のアノード側が、同一方向に面するように配置される。
　導電板５０４は、半導体基板５０２（ＩＧＢＴ２０１）のエミッタ側に配置される。導電板５０５は、半導体基板５０２を挟んで、導電板５０４と対向して配置される。半導体基板５０２及び５０３は、導電板５０４と導電板５０５の間に配置される。導電板５０４は、半導体基板５０２（ＩＧＢＴ２０１）のエミッタ及び半導体基板５０３（フライホイールダイオード２０２）のアノードと電気的に接続される。導電板５０５は、半導体基板５０２（ＩＧＢＴ２０１）のコレクタ及び半導体基板５０３（フライホイールダイオード２０２）のカソードと電気的に接続される。
　導電板５０９は、半導体基板５０６（ＩＧＢＴ２０６）のエミッタ側に配置される。また、導電板５０９は、導電板５０４の側部に配置される。導電板５０８は、半導体基板５０６を挟んで、導電板５０９と対向して配置される。半導体基板５０６及び５０７は、導電板５０８と導電板５０９の間に配置される。導電板５０９は、半導体基板５０６（ＩＧＢＴ２０６）のエミッタ及び半導体基板５０７（フライホイールダイオード２０７）のアノードと電気的に接続される。導電板５０８は、半導体基板５０６（ＩＧＢＴ２０６）のコレクタ及び半導体基板５０７（フライホイールダイオード２０７）のカソードと電気的に接続される。
　導電板５０４と導電板５０８は、導電板５１０によって接続される。導電板５１１は、導電板５０５に接続される。導電板５１２は、導電板５０９に接続される。導電板５１３は、導電板５０８に接続される。導電板５１１は、半導体基板５０２から遠ざかる方向に延設される。導電板５１２は、導電板５１１に近づく方向に延設される。導電板５１３は、半導体基板５０６から遠ざかる方向に延設される。
　導電板５０４、５０５、５０８、５０９、５１０、５１１、５１２、５１３は、電気的絶縁樹脂５１６によりモールドされ、隙間が埋められる。導電板５０４、５０５は、半導体基板５０２、５０３と接する面と反対の面において電気的絶縁樹脂５１６から露出している。導電板５０８、５０９は、半導体基板５０６、５０７と接する面と反対の面において電気的絶縁樹脂５１６から露出している。
　導電板５１１は、導電板５０５と接続される側とは反対側の端において、導電板５１８と接続される。導電板５１８は、パワー半導体モジュールの正極電源端子であり、図２における正極電源端子２１１に対応する。
　導電板５１２は、導電板５０９と接続される側とは反対側の端において、導電板５１７と接続される。導電板５１７は、パワー半導体モジュールの負極電源端子であり、図２における正極電源端子２１２に対応する。
　導電板５１３は、導電板５０８と接続される側とは反対側の端において、導電板５１９と接続される。導電板５１９は、パワー半導体モジュールの出力端子であり、図２における出力端子２１３に対応する。
　導電板５１７及び５１８は、板状の導体により形成される。導電板５１７の幅広い面は、当該導電板５１７の幅広い面が導電板導電板５１８の幅広い面と平行に、電気的絶縁樹脂５１６から突出して形成される。導電板５１７の突出部及び導電板５１８の突出部は、それぞれの幅広い面が対向部を形成するように屈曲する。具体的には、図５（ａ）に示されるように、導電板５１８は、電気的絶縁樹脂５１６から突出し、導電板５０５と導電板５０４の配置方向と平行になるように屈曲し、再び電気的絶縁樹脂５１６からの突出方向と平行になるように屈曲する。図５（ｂ）に示されるように、導電板５１７は、電気的絶縁樹脂５１６から突出し、導電板５１８に向かって屈曲し、この導電板５１７の幅広い面と導電板５１８の幅広い面が対向するように形成される。図５（ａ）に示されるように、この幅広い面上で対向している部分を、対向部５１７Ａ及び対向部５１８Ａとする。対向部５１７Ａは、導電板５１７の一部である。対向部５１８Ａは、導電板５１８の一部である。
　そして導電板５１７及び導電板５１８は、互いに離れる方向に向かって屈曲し、再び同一方向に向かって屈曲する。導電板５１７の複数の屈曲部及び導電板５１８の複数の屈曲部は、電気的絶縁樹脂５２０によってモールドされる。導電板５１７の先端部５１７Ｂ及び導電板５１８の先端部５１８Ｂは、電気的絶縁樹脂５２０から突出して形成される。また、電気的絶縁樹脂５２０は、導電板５１９の一部も覆って形成される。導電板５１９の先端部は、電気的絶縁樹脂５２０から突出して形成される。
　先端部５１７Ｂ及び先端部５１８Ｂは、幅広い面が対向して形成されている。先端部５１７Ｂと先端部５１８Ｂの間の空間には、図４に示すスナバ素子３００が配置される。Ｕ字型電極３０１は、ねじ穴３０３へのねじ止めにより、先端部５１８Ｂに固定される。Ｕ字型電極３０２は、ねじ穴３０４へのねじ止めにより、先端部５１７Ｂに固定される。Ｕ字型電極は３０１及び３０２は、弾性を有しており、スナバ素子本体４００にかかる応力を緩和する効果を持っている。なお、スナバ素子に極性はないので、電極を反対に接続してもよい。また熱伝導率の高い金属製の導電板は、筐体５０１や放熱フィン５２４により冷やされる。スナバ素子は、この導電板と接触しているため、スナバ回路内の抵抗体４０４で発生する熱を逃がすことができる。
　また、導電板群５２１、５２２が、電気的絶縁樹脂５２０から突出して形成される。導電板群５２１は、図２に示すパワー半導体モジュールの上アームＩＧＢＴ２０１の制御信号端子２０３、２０４、２０５である。導電板群５２１は、電気的絶縁樹脂５１６にも覆われている。導電板群５２１は、当該導電板群５２１の突出部とは反対側の端部において、半導体基板５０２上に形成された制御信号電極群５１４の対応する電極にボンディング接続される。導電板群５２２は、図２に示すパワー半導体モジュールの下アームＩＧＢＴ２０６の制御信号端子２０８、２０９、２１０である。導電板群５２２は、電気的絶縁樹脂５１６にも覆われている。導電板群５２２は、当該導電板群５２２の突出部とは反対側の端部において、半導体基板５０６上に形成された制御信号電極群５１５の対応する電極にボンディング接続される。
　前記半導体基板とそれらを挟んでいる導電板をモールドした部分は、金属製の筐体５０１の内部に収納される。それらと筐体５０１の間には、電気的絶縁樹脂５２３が充填される。筐体５０１の外面には放熱フィン５２４が形成される。放熱フィン５２４は、導電板５０４、５０５、５０８、５０９と対向する位置に形成される。
　本実施例のパワー半導体モジュール５００は、半導体抵抗で構成されるスナバ素子４００を有する。スナバ素子の抵抗体として薄板状の半導体抵抗を用いることにより、スナバ素子の一方の電極と他方の電極の間の距離を短くすることができる。したがって、パワー半導体モジュールの導電板５１７の先端部５１７Ｂと導電板５１８の先端部５１８Ｂとの対向距離を短くすることができるため、導電板５１７を流れる電流による磁界と導電板５１８を流れる電流による磁界とが互いに打ち消し合う量が増える。したがって、スナバ素子の設置によってＬＣ共振を抑えつつ、パワー半導体モジュールに発生する寄生インダクタンスの増大を抑えることでサージ電圧の増大を抑制することができる。
　また、本実施例のパワー半導体モジュール５００において、対向部５１７Ａと対向部５１８Ａとの間の距離が、先端部５１７Ｂと先端部５１８Ｂとの間の距離よりも短くなるように、導電板５１７及び導電板５１８が形成されている。このように、スナバ素子が配設される領域以外の領域において、導電板５１７と導電板５１８とを近接対向して配置することで、寄生インダクタンス低減の効果がより高まり、サージ電圧の増大を抑制することができる。
　また、本実施例のパワー半導体モジュール５００において、電気的絶縁樹脂５２０から突出した端子間にスナバ素子が配設される。このような構成とすることで、パワー半導体モジュール５００に対して、スナバ素子をネジ止めなどによって容易に取り付けることが可能となる。また、導電板５１７及び導電板５１８は、電気的絶縁樹脂５２０により固定される。したがって、例えば振動などによる導電板のたわみを抑え、スナバ素子に加わる応力を低減することができる。
　図６に本発明の第２のパワー半導体モジュールに用いられるスナバ素子の実施例を示す。図６（ａ）は、本実施例のスナバ素子６００の内部構造を示す断面図である。図６（ｂ）は、図６（ａ）の矢印（ｂ）の方向から見た内部構造図である。図６（ｃ）は、図６（ａ）の矢印（ｃ）の方向から見た内部構造図である。
　スナバ素子６００は、絶縁金属基板６０５の一面に導電パターン６０４及び６０６が形成される。導電パターン６０４と６０６に跨るように、チップコンデンサ６０１及び６０２が配置される。チップコンデンサ６０１と６０２は並列に実装されている。チップコンデンサ６０１及び６０２は、図２に示すコンデンサ２１６に対応するスナバ回路の容量となる。
　導電パターン６０６上には抵抗体６０３が実装される。抵抗体６０３は、図２に示す抵抗２１５に対応するスナバ回路の抵抗となる。抵抗体６０３は、図３に示す抵抗体４０４と同様に薄板状に形成される。また、抵抗体６０３の表面及び裏面には、抵抗体４０４と同様に電極が形成されている。抵抗体６０３と導電パターン６０６は、抵抗体６０３の裏面電極を介して接続されている。抵抗体６０３の表面電極は、導電板６０９と接続される。
　導電パターン６０４上には、角柱状の第１の電極端子６０７が配置接続される。導電板６０９上には、角柱状の第２の電極端子６０８が配置接続される。電気的絶縁樹脂６１０は、チップコンデンサ６０１、６０２、抵抗体６０３、絶縁金属基板６０５、導電パターン６０４、６０６、電極端子６０７、６０８、導電板６０９を覆って形成される。ただし、電極端子６０７及び６０８は、外部と接続する部分のみ電気的絶縁樹脂６１０から露出している。
　スナバ素子６００は、スナバ回路の容量として、サイズの大きいチップコンデンサを１つ用いるのではなく、サイズの小さいコンデンサを複数個用いている。このような構成とすることで、コンデンサ容量は一定に保ちながら、スナバ素子を低背化させることができる。
　図７に本発明の第２のパワー半導体モジュールの実施例を示す。図７（ａ）は、本実施例のパワー半導体モジュール７００の内部構造を示す断面図である。図７（ｂ）は、図７（ａ）の矢印の方向から見た内部構造図である。図７（ｃ）は、図７（ｂ）の矢印の方向から見た内部構造図である。パワー半導体モジュール７００は、先に説明した第１のパワー半導体モジュール５００からスナバ素子３００を取り外し、代わりにスナバ素子６００を実装したものである。パワー半導体モジュール７００は、スナバ素子及びスナバ素子の配置以外については、パワー半導体モジュール５００と同じである。
　図７（ｂ）に示すように、パワー半導体モジュール７００において、スナバ素子６００は、半導体基板や半導体基板を挟んだ導電板とともに筐体５０１内に収納される。スナバ素子６００は、導電板５１１と導電板５１２との間の空間を跨るように配置される。すなわち、スナバ素子６００の電極６０８は、導電板５１１に接続される。電極６０７は、導電板５１２に接続される。なお、スナバ素子６００に極性はないので電極を反対に接続してもよい。
　また、図７（ｂ）に示すように、スナバ素子６００は、導電板５０４の法線方向から投影した場合に、スナバ素子６００の射影部が上アームの半導体基板（半導体基板５０２及び半導体基板５０３）の射影部及び下アームの半導体基板（半導体基板５０６及び半導体基板５０７）の射影部と重ならないように配置される。スナバ素子６００をこのような配置とすることにより、パワー半導体素子で発生する熱をスナバ素子によって妨げることなくパワー半導体モジュールの放熱部へ伝導することができるため、効率よく熱を逃がすことができる。また、スナバ素子で発生する熱も、パワー半導体素子に伝えることなく、パワー半導体モジュールの放熱部へ逃がすことができる。
　また、スナバ素子６００は、導電板５１１及び５１２に対して、導電板５０４よりも導電板５０５に近い側に配置される。本実施例でスナバ素子６００は導電板５０４よりも導電板５０５に近い側に配置しているが、その反対側に接続してもよい。
　本実施例のパワー半導体モジュール７００によれば、導電板５１２が導電板５１１に近づく方向に延びており、それら導電板５１１及び５１２に跨るようにスナバ素子６００が配置されている。このような構成により、インバータ回路の上アームを構成する半導体素子と、インバータ回路の下アームを構成する半導体素子と、スナバ回路とから成る電流経路のループ面積を小さくすることができる。したがって、スナバ素子の設置によってＬＣ共振を抑えつつ、パワー半導体モジュールに発生する寄生インダクタンスの増大を抑えることでサージ電圧の増大を抑制することができる。
　また、本実施例のパワー半導体モジュール７００に配設されるスナバ素子６００は、半導体抵抗から構成される抵抗体を有する。半導体抵抗を用いることにより、抵抗体を薄板状に形成することが可能となり、スナバ素子を小さく形成することができる。さらに、スナバ素子６００において、導電板５０４と導電板５０５との配置方向に平行な方向をパワー半導体モジュール７００の厚み方向と定義したとき、複数のコンデンサ素子が厚み方向を横切るように配置されている。このような構成により、スナバ素子をさらに低背化し、パワー半導体モジュール７００の厚みを小さくすることができる。
　スナバ素子を小さく形成することにより、パワー半導体モジュール内におけるスナバ素子の配置自由度が上がる。スナバ素子を、上アームのコレクタ電極及び下アームのエミッタ電極に近い位置に接続することで、パワー半導体モジュール内における寄生インダクタンスの増大を抑え、サージ電圧の増大を抑制することができる。また、スナバ素子を低背化することによって、パワー半導体素子の電極面とパワー半導体モジュールの放熱部との間隔を短くすることができ、放熱性能の低下を防ぐことができる。
　図８に本発明の第２のパワー半導体モジュールに用いられるスナバ素子の別の実施例を示す。図８（ａ）は、本実施例のスナバ素子８００の内部構造を示す断面図を示す。図８（ｂ）は、図８（ａ）の矢印の方向から見た内部構造図である。
　スナバ素子８００は、電極端子８０１及び電極端子８０５を有している。電極端子８０５は板状であり、その上に抵抗体８０４が搭載されている。この抵抗体８０４は、図３に示す抵抗体４０４や、図６に示す抵抗体６０３と同様に薄板状に形成される。また、抵抗体８０４の表面及び裏面には、抵抗体４０４と同様に電極が形成される。
　抵抗体８０４は、当該抵抗体８０４の裏面電極を介して、電極端子８０５と接続されている。抵抗体８０４の表面にはリードフレーム８０３が接続される。リードフレーム８０３の他端にはチップコンデンサ８０２及び８０７の電極が接続されている。
　チップコンデンサ８０２、８０７の他方の電極には電極端子８０１が接続される。これらは電気的絶縁樹脂８０６でモールドされ、電極端子８０１及び電極端子８０５の一部は露出している。また、電極端子８０５は、抵抗体８０４が搭載された面と反対側の面が、電気的絶縁樹脂８０６から露出している。このような構成により、電極端子８０５に対して、抵抗体８０４で発生した熱を放出するヒートシンクの効果を持たせることができる。
　図９に本発明の第３のパワー半導体モジュールに用いられるスナバ素子の実施例を示す。図９（ａ）は、本実施例のスナバ素子９００の内部構造図である。図９（ｂ）は、図９（ａ）の矢印の方向から見た断面図である。スナバ素子９００は、絶縁金属基板９０１上に導電パターン９０２が形成される。導電パターン９０２上には、第１の電極端子９０３が配置接続される。電極端子９０３は、導電パターン９０２の面内方向に向かって、導電パターン導電パターン９０２から突出して形成されている。
　また、導電パターン９０２上には、抵抗体９０４が配置接続される。抵抗体９０４は、前記抵抗体４０４と同様に薄板状で、その表面及び裏面に電極が形成されたものである。また、コンデンサ９０５は、薄板状でその表面及裏面に電極が形成された上下電極型のコンデンサである。抵抗体９０４は裏面電極が導電パターン９０２に接続され、表面電極はコンデンサ９０５の裏面電極に接続されている。コンデンサ９０５の表面電極には、第２の電極端子９０６が接続されている。抵抗体９０４、コンデンサ９０５は積層されて実装されている。
　そして、抵抗体９０４、コンデンサ９０５、電極端子９０３、９０６、導電パターン９０２は、電気的絶縁樹脂９０７でモールドされる。電気的絶縁樹脂９０７は、絶縁金属基板９０１上に形成される。電極端子９０３は、外部と接続される部分において、電気的絶縁樹脂９０７から突出している。電極端子９０６は、電極端子９０３とは反対側から、電気的絶縁樹脂９０７から突出している。
　絶縁金属基板９０１は、導電パターン９０２が形成される側とは反対側の面において、直接若しくは薄い樹脂などを介して冷却面９０８に接するように用いられる。
　図１０に本発明の第３のパワー半導体モジュールの実施例を示す。図１０（ａ）は、本実施例のパワー半導体モジュール９５０の内部構造を示す断面図である。図１０（ｂ）は、図１０（ａ）の矢印の方向から見た内部構造図である。図１０（ｃ）は、図１０（ｂ）の矢印の方向から見た内部構造図である。パワー半導体モジュール９５０は、先に説明した第２のパワー半導体モジュール７００からスナバ素子６００を取り外し、代わりにスナバ素子９００を実装したものである。
　パワー半導体モジュール９５０においては、導電板５２５が導電板５０５に接続される。導電板５２５は、導電板５０５と導電板５０８の間の領域に配置される。導電板５２５は、導電板５０８に近づく方向に向かって延設される。
　スナバ素子９００は、半導体基板と半導体基板を挟んだ導電板から成るモールド体とともに筐体５０１内に収納される。スナバ素子９００は、当該スナバ素子９００のモールド部が導電板５０５と導電板５０８の間に位置するように、配置される。スナバ素子９００の電極９０３は、導電板５２５に接続される。電極９０６は、導電板５１２に接続される。電極９０３と導電板５２５の接続部は、導電板５０５に対して半導体基板５０３の反対側に形成される。電極９０６と導電板５１２の接続部は、導電板５０８に対して半導体基板５０７の反対側に形成される。
　また、スナバ素子９００の絶縁金属基板９０１は、筐体５０１の内面に接して配置される。
　本実施例のパワー半導体モジュール９５０は、スナバ回路体が上アームの半導体基板（半導体基板５０２及び半導体基板５０３）と下アームの半導体基板（半導体基板５０６及び半導体基板５０７）との間に配置されるように形成される。このような構成により、インバータ回路の上アームを構成する半導体素子と、インバータ回路の下アームを構成する半導体素子と、スナバ回路とから成る電流経路のループ面積を小さくすることができる。したがって、スナバ素子の設置によってＬＣ共振を抑えつつ、パワー半導体モジュールに発生する寄生インダクタンスの増大を抑えることでサージ電圧の増大を抑制することができる。本実施例のパワー半導体モジュール９５０においては、電流経路のループ面積を小さくするために、導電板５１２と導電板５０９との接続部、並びに導電板５２５と導電板５０５との接続部は、導電板５１０と近接して形成することが望ましい。
　また、本実施例のパワー半導体モジュール９５０においては、スナバ素子の絶縁金属基板が、パワー半導体モジュールの放熱部と接触するように配置されている。したがって、スナバ素子の抵抗体により発生する熱を効率的に逃がすことができる。
　以上述べたように本発明によればパワー半導体素子とコンデンサから成る電流ループの中に抵抗体を入れる事ができるので配線インダクタンスとコンデンサによってパワー半導体素子にかかる電圧・電流がＬＣ共振を起こしそうになっても、振動が減衰し増大を抑える事ができるので、パワー半導体モジュールのＬＣ共振による電磁波ノイズの放出、パワー半導体素子の動作不安定・誤動作を防ぐ事ができる。
　またパワー半導体素子のスイッチング時において抵抗体には数百Ａの瞬時電流が流れ、大きな電流変化が発生するが、抵抗体は薄板状で電極が表裏面にあるので、抵抗体を流れる電流経路は短くでき、抵抗体によるインダクタンスの増加を抑えられ、サージ電圧の増大を回避できる。さらに瞬時電流による発熱も発生するが、抵抗体は直接あるいは金属板を介して冷却面に接しているので、発熱を効率よく逃がすことができ、抵抗体を熱破壊から防ぐ事ができる。
１０１：二次電池、１０２：インバータ、１０３：３相モータ、１０４：平滑コンデンサ、１０５：制御回路、１０６：制御信号電極、１０７、１０８、１０９：パワー半導体モジュール、１１０：正極、１１１：負極、１１２、１１３：バスバー、１１４：コンタクタ、２０１：ＩＧＢＴ、２０２：フライホイールダイオード、２０３：ゲート端子、２０４：エミッタセンス端子、２０５：エミッタ端子、２０６：ＩＧＢＴ、２０７：フライホイールダイオード、２０８：ゲート端子、２０９：エミッタセンス端子、２１０：エミッタ端子、２１１：正極電源端子、２１２：負極電源端子、２１３：出力端子、２１４：スナバ回路、２１５：抵抗、２１６：コンデンサ、３００：スナバ素子、３０１、３０２：Ｕ字型電極、３０３、３０４：ねじ穴、４００：スナバ素子本体、４０１、４０２：電極、４０３：電気絶縁体、４０４：抵抗体、４０５、４０６：電極、４０７：チップコンデンサ、４０８、４０９：電極、５０１：筐体、５０２、５０３：半導体基板、５０４、５０５：導電板、５０６、５０７：半導体基板、５０８～５１３：導電板、５１４、５１５：制御信号電極群、５１６：電気的絶縁樹脂、５１７～５１９：導電板、５２０：電気的絶縁樹脂、５２１、５２２：導電板群、５２３：電気的絶縁樹脂、５２４：放熱フィン、５２５：導電板、６００：スナバ素子、６０１、６０２：チップコンデンサ、６０３：抵抗体、６０４：導電パターン、６０５：絶縁金属基板、６０６：導電パターン、６０７、６０８：電極端子、６０９：導電板、６１０：電気的絶縁樹脂、７００：パワー半導体モジュール、８００：スナバ素子、８０１：電極端子、８０２：チップコンデンサ、８０３：リードフレーム、８０４：抵抗体、８０５：電極端子、８０６：電気的絶縁樹脂、８０７：チップコンデンサ、９００：スナバ素子、９０１：絶縁金属基板、９０２：導電パターン、９０３：第１の電極端子、９０４：抵抗体、９０５：コンデンサ、９０６：第２の電極端子、９０７：電気的絶縁樹脂、９０８：冷却面、９５０：パワー半導体モジュール

Claims (8)

  1. 　インバータ回路の上アームを構成する第１パワー半導体素子と、
    　前記インバータ回路の下アームを構成する第２パワー半導体素子と、
    　前記第１パワー半導体素子と接続される第１導体部と、
    　前記第２パワー半導体素子と接続される第２導体部と、
    　前記第１導体部と接続される第１端子と、
    　前記第２導体部と接続される第２端子と、
    　半導体抵抗により構成される抵抗素子及びコンデンサ素子を有するスナバ回路体と、を備え、
    　前記第１端子は、前記第２端子と対向して配置され、
    　前記スナバ回路体は、前記第１端子と前記第２端子とが対向した領域に配置され、
    　前記スナバ回路体の一方の端子は、前記第１端子の対向面に接続され、
    　前記スナバ回路体の他方の端子は、前記第２端子の対向面に接続されるパワー半導体モジュール。
  2. 　請求項１に記載されたパワー半導体モジュールであって、
    　前記第１端子の一部は、樹脂組成物により封止され、
    　前記第２端子の一部は、前記樹脂組成物により封止され、
    　前記スナバ回路体の一方の端子は、前記樹脂組成物から突出する前記第１端子に接続され、
    　前記スナバ回路体の他方の端子は、前記樹脂組成物から突出する前記第２端子に接続されるパワー半導体モジュール。
  3. 　請求項１又は２に記載されたいずれかのパワー半導体モジュールであって、
    　前記第１端子は、前記スナバ回路体の一方の端子と接続される第１領域と、当該第１領域と前記第１導体部とを接続する第２領域と、を有し、
    　前記第２端子は、前記スナバ回路体の他方の端子と接続される第３領域と、当該第３領域と前記第２導体部とを接続する第４領域とを有し、
    　前記第１領域は、前記第３領域と対向して配置され、
    　前記第２領域は、前記第２領域と前記第４領域との間の距離が前記第１領域と前記第３領域との間の距離よりも短くなるように形成されるパワー半導体モジュール。
  4. 　インバータ回路の上アームを構成する第１パワー半導体素子と、
    　前記インバータ回路の下アームを構成する第２パワー半導体素子と、
    　前記第１パワー半導体素子の一方の電極と接続される第１導体部と、
    　前記第１パワー半導体素子の他方の電極と接続されかつ前記第１パワー半導体素子を挟んで第１導体部と対向して配置される第２導体部と、
    　前記第２パワー半導体素子の一方の電極と接続されかつ前記第１導体部の側部に配置される第３導体部と、
    　前記第２パワー半導体素子の他方の電極と接続されかつ前記第２パワー半導体素子を挟んで第３導体部と対向して配置されかつ前記第２導体部の側部に配置される第４導体部と、
    　前記第１導体部と接続されかつ前記第１パワー半導体素子から遠ざかる方向に延びる第１中間導体部と、
    　前記第４導体部と接続されかつ前記第１中間導体部に近づく方向に延びる第２中間導体部と、
    　半導体抵抗により構成される抵抗素子及びコンデンサ素子を有するスナバ回路体と、を備え、
    　前記スナバ回路体は、前記第１中間導体部と前記第２中間導体部との間の空間を跨がるように配置され、
    　前記スナバ回路体の一方の端子は、前記第１中間導体部に接続され、
    　前記スナバ回路体の他方の端子は、前記第２中間導体部に接続されるパワー半導体モジュール。
  5. 　請求項４に記載されたパワー半導体モジュールであって、
    　前記第１パワー半導体素子の電極面の垂直方向から投影した場合に、
    　前記スナバ回路体は、当該スナバ回路体の射影部が前記第１パワー半導体素子の射影部及び前記第２パワー半導体素子の射影部と重ならないように配置されるパワー半導体モジュール。
  6. 　請求項４又は５に記載されたいずれかのパワー半導体モジュールであって、
    　前記スナバ回路体は、複数のコンデンサ素子を有し、
    　前記第１導体部と前記第２導体部との配置方向に平行な方向を厚み方向と定義し、
    　前記複数のコンデンサ素子は、前記厚み方向を横切るように配置されるパワー半導体モジュール。
  7. 　請求項４乃至６に記載されたいずれかのパワー半導体モジュールであって、
    　前記第１中間導体部は、前記第１導体部と前記第３導体部との間の領域であって、前記第３導体部に近づく方向に向かって延びており、
    　前記スナバ回路体は、前記第１パワー半導体素子と前記第２パワー半導体素子との間に配置されるパワー半導体モジュール。
  8. 　請求項４乃至７に記載されたいずれかのパワー半導体モジュールであって、
    　前記第１パワー半導体素子及び前記スナバ回路体と対向する放熱部を備え、
    　前記スナバ回路体は、絶縁部材を有し、
    　前記スナバ回路体は、前記絶縁部材が前記放熱部と接触するように配置されるパワー半導体モジュール。
PCT/JP2013/069726 2012-09-10 2013-07-22 パワー半導体モジュール WO2014038299A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-198038 2012-09-10
JP2012198038A JP5860784B2 (ja) 2012-09-10 2012-09-10 パワー半導体モジュール

Publications (1)

Publication Number Publication Date
WO2014038299A1 true WO2014038299A1 (ja) 2014-03-13

Family

ID=50236917

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/069726 WO2014038299A1 (ja) 2012-09-10 2013-07-22 パワー半導体モジュール

Country Status (2)

Country Link
JP (1) JP5860784B2 (ja)
WO (1) WO2014038299A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236789B1 (en) * 2014-08-04 2016-01-12 Qualcomm Incorporated Programmable snubber circuit
JP2016067171A (ja) * 2014-09-26 2016-04-28 株式会社日立製作所 電力変換装置
WO2016067835A1 (ja) * 2014-10-30 2016-05-06 ローム株式会社 パワーモジュールおよびパワー回路
JP6676888B2 (ja) * 2015-06-19 2020-04-08 株式会社明電舎 電力変換装置
JP6524919B2 (ja) * 2016-01-07 2019-06-05 トヨタ自動車株式会社 電力変換装置
JP6602260B2 (ja) * 2016-05-20 2019-11-06 三菱電機株式会社 電力変換装置
WO2018143429A1 (ja) * 2017-02-06 2018-08-09 三菱電機株式会社 電力用半導体モジュールおよび電力変換装置
DE212019000087U1 (de) 2018-06-11 2020-01-15 Rohm Co., Ltd. Halbleitermodul
JP7183591B2 (ja) * 2018-07-02 2022-12-06 富士電機株式会社 半導体装置
EP3761492B1 (en) * 2019-07-05 2023-01-04 Infineon Technologies AG Snubber circuit and power semiconductor module with snubber circuit
WO2021015050A1 (ja) 2019-07-24 2021-01-28 日立オートモティブシステムズ株式会社 電気回路装置
JP7347366B2 (ja) * 2020-08-07 2023-09-20 株式会社プロテリアル モータ用配線材

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614562A (ja) * 1992-06-29 1994-01-21 Fuji Electric Co Ltd スナバ回路
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2010192827A (ja) * 2009-02-20 2010-09-02 Nissan Motor Co Ltd 半導体装置
JP2010251711A (ja) * 2009-03-23 2010-11-04 Toyota Central R&D Labs Inc パワーモジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661645B2 (ja) * 2005-03-23 2011-03-30 トヨタ自動車株式会社 パワー半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0614562A (ja) * 1992-06-29 1994-01-21 Fuji Electric Co Ltd スナバ回路
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
JP2010192827A (ja) * 2009-02-20 2010-09-02 Nissan Motor Co Ltd 半導体装置
JP2010251711A (ja) * 2009-03-23 2010-11-04 Toyota Central R&D Labs Inc パワーモジュール

Also Published As

Publication number Publication date
JP2014053516A (ja) 2014-03-20
JP5860784B2 (ja) 2016-02-16

Similar Documents

Publication Publication Date Title
JP5860784B2 (ja) パワー半導体モジュール
JP5169353B2 (ja) パワーモジュール
JP5269259B2 (ja) 電力変換装置
US8547698B2 (en) Cooling structure of capacitor and inverter device
JP6214710B2 (ja) 電力変換装置
US10084388B2 (en) Power conversion device
US20230037158A1 (en) Semiconductor module
WO2013008424A1 (ja) 電力用半導体モジュール
JP2012115128A (ja) スイッチングモジュール
JPWO2016031295A1 (ja) ３レベル電力変換装置
JP2018067998A (ja) 電力変換装置
JP2015100223A (ja) 電力変換装置
US8754462B2 (en) Semiconductor device
JP2013089784A (ja) 半導体装置
JP2019216189A (ja) 半導体装置
US10454385B2 (en) Power conversion device
US10021802B2 (en) Electronic module assembly having low loop inductance
JP6058353B2 (ja) 半導体装置
JP6559728B2 (ja) 半導体装置及び電力変換装置
US11450647B2 (en) Semiconductor module and semiconductor device including the same
EP3916782B1 (en) Power semiconductor device
JP2019062739A (ja) 電力変換装置
JP2021082804A (ja) 半導体モジュール
JP2016101071A (ja) 半導体装置
JP6266544B2 (ja) インバータモジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13835018

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13835018

Country of ref document: EP

Kind code of ref document: A1