WO2014012427A1 - Dmos半导体器件的制造方法 - Google Patents

Dmos半导体器件的制造方法 Download PDF

Info

Publication number
WO2014012427A1
WO2014012427A1 PCT/CN2013/078547 CN2013078547W WO2014012427A1 WO 2014012427 A1 WO2014012427 A1 WO 2014012427A1 CN 2013078547 W CN2013078547 W CN 2013078547W WO 2014012427 A1 WO2014012427 A1 WO 2014012427A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
dmos
ring
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2013/078547
Other languages
English (en)
French (fr)
Inventor
王者伟
陈雪磊
高留春
刘斌斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Publication of WO2014012427A1 publication Critical patent/WO2014012427A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices

Definitions

  • the present invention relates to a method of fabricating a semiconductor device, and more particularly to a method of fabricating a DMOS semiconductor device. Background technique
  • DMOS Double-Diffused Metal Oxide Semiconductor Device
  • MOSFET Metal Field Effect Transistor on Semiconductor
  • a transistor is a MOSFET (Metal Field Effect Transistor on Semiconductor) that uses diffusion to form a transistor region, which has better performance than a bipolar power device (eg, high input impedance, low) Drive current, fast switching speed, negative current temperature coefficient, good current self-adjusting ability, good thermal stability, no secondary breakdown, etc., have been widely used in various electronic devices, especially Widely used in high voltage and high current circuit applications.
  • the manufacturing method of the existing DMOS semiconductor device generally includes the following steps: (1) forming a RING ring on the semiconductor wafer (the RING ring is a ring of a periphery of the DMOS device for improving the withstand voltage capability of the DMOS device), wherein the formation
  • the RING ring includes: growing an oxide layer over the entire semiconductor wafer, followed by spin coating of the photoresist, followed by exposure and development of the area where the RING ring is to be constructed, followed by wet hydrofluoric acid to etch away the area An oxide layer, followed by implantation of a RING ring and a push-pull operation and a full-stripping operation of the oxide layer; (2) forming an active region on the semiconductor wafer having the RING ring, wherein forming the active region includes: coating, Subsequently, the region of the die where the source is to be constructed is exposed and developed, followed by dry etching to etch the active region; (3) forming a polycrystalline layer on the semiconductor wafer having
  • the present invention proposes an improved method for fabricating a DMOS semiconductor device.
  • a method for fabricating a DMOS semiconductor device comprising the steps of:
  • the step (A1) further comprises: (B1) growing an oxide layer on the entire semiconductor wafer;
  • step (A2) further comprises:
  • the step (A3) further comprises: performing source injection and ion activation operations.
  • step (A4) further comprises:
  • the oxide layer in the step (A1) has a thickness of 8000 ⁇ (Angstrom).
  • the thickness of the gate oxide layer in the step (A2) is liooA (angstrom).
  • the polycrystalline layer in the step (A2) has a thickness of 7000 A (angstrom). Since only four lithography operations are required, the cost is significantly reduced.
  • the method for fabricating a DMOS semiconductor device disclosed by the present invention comprises the steps of: A1 forming a RING ring on a semiconductor wafer; A2 forming on the semiconductor wafer on which the RING ring has been formed a seed layer; A3 forms a source on the semiconductor wafer on which the poly layer is formed; A4 performs a subsequent operation on the semiconductor wafer on which the source has been formed to form a DMOS device.
  • the step A1 further includes: B1 growing an oxide layer on the entire semiconductor wafer; B2 spin-coating the photoresist on the oxide layer; B3 performing exposure and development operations on the region where the RING ring is to be formed, for subsequent etching Operation provides reticle masking; B4 uses wet hydrofluoric acid to etch away the oxide layer in the region to form a masking layer for subsequent implantation operations; B5 performs RING ring implantation and push-pull operation (via the push-pull operation, device The breakdown voltage is increased); B6 performs a full stripping operation of the oxide layer.
  • the step A2 further includes: C1 growing a gate oxide layer on the semiconductor wafer on which the RING ring has been formed; C2 forming a polycrystalline layer on the semiconductor wafer on which the gate oxide layer has been formed; C3 The polycrystalline layer is exposed and developed to provide masking for subsequent polycrystalline etching; C4 performing a dry etching operation on the polycrystalline layer to form a gate; C5 performing a dry etching operation on the gate oxide layer To form the source and well regions to facilitate subsequent implant operations; C6 implants a P-well to form a channel; C7 performs a P-well push-well operation.
  • the step A3 further comprises: performing a source implant and an ion activation operation.
  • the step A4 further comprises: D1 performing a deposition operation to form a dielectric layer to isolate the silicon surface from the metal; D2 lithography etching station a dielectric layer to form a contact hole; D3 performs deposition to form a metal layer (exemplarily, the metal layer is composed of aluminum); D4 lithographically etches the metal layer to form a metal lead; D5 performs a deposition operation to form a blunt
  • the passivation layer is lithographically and etched and etched (the passivation layer protects the device from adverse effects such as scratches and moisture).
  • the thickness of the oxide layer in the step A1 is 8000 A (angstrom).
  • the thickness of the gate oxide layer in the step A2 is 1100 A (angstrom).
  • the polycrystalline layer in the step A2 has a thickness of 7000 A (angstrom). Since the drain is on the back side of the wafer and the source is on the front side of the wafer, photolithography in the source implantation process is not required, but the masking of the front polycrystalline layer is used to form a natural source, which is disclosed in the present invention.
  • the method for fabricating a DMOS semiconductor device requires only four photolithography, thereby significantly reducing the cost.
  • the method for fabricating a DMOS semiconductor device disclosed in the present invention does not lead to a P-well (pwell) due to lithography during passive electrode implantation.
  • the formula is not limited to the above embodiment. It should be recognized that: without departing from the spirit and scope of the present invention

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出了用于制造DMOS半导体器件的方法。其中，所述方法包括下列步骤：（A1）在半导体晶圆上形成RING环；（A2）在已形成所述RING环的所述半导体晶圆上形成多晶层；（A3）在已形成所述多晶层的所述半导体晶圆上形成源极；（A4）对已形成所述源极的所述半导体晶圆执行后续的操作以形成DMOS器件。本发明所公开的用于制造DMOS半导体器件的方法可以优化制造工艺，从而显著地降低成本。

Description

DMOS半导体器件的制造方法 技术领域
本发明涉及半导体器件的制造方法， 更具体地， 涉及 DMOS半导体 器件的制造方法。 背景技术
DMOS (双扩散金属氧化物半导体器件） 晶体管是一种使用扩散形 成晶体管区域的 MOSFET (半导体上的金属场效应晶体管） ， 其具有比 双极型功率器件更好的性能（例如高输入阻抗、 低驱动电流、 开关速度 快、 具有负的电流温度系数、 具有良好的电流自调节能力、 热稳定性好、 没有二次击穿等） ， 因而已被广泛地应用于各种电子设备中， 尤其被广 泛应用于高压大电流的电路应用。
现有的 DMOS半导体器件的制造方法通常包括以下步骤： （ 1 )在半 导体晶圆上形成 RING环（该 RING环为 DMOS器件的外围的环， 用于 提高 DMOS器件的耐压能力），其中形成所述 RING环包括： 在整个半导 体晶圆上生长氧化层， 随之旋涂光刻胶， 随之对需要构造 RING环的区 域曝光和显影， 随之使用湿法氢氟酸腐蚀掉该区域的氧化层， 随之进行 RING环的注入和推阱以及氧化层全剥操作； （ 2 )在已具有 RING环的半 导体晶圆上形成有源区， 其中形成所述有源区包括： 涂胶， 随之对管芯 中需要构造源极的区域曝光并显影， 随之使用干法刻蚀而蚀刻出所述有 源区； （3 )在已具有有源区的半导体晶圆上形成多晶层， 其中形成所述 多晶层包括： 生长栅氧化层， 随之生成多晶层， 随之对所述多晶层进行 曝光和显影， 随之对所述多晶层进行干法刻蚀， 随后注入 P阱， 从而形 成沟道， 随之进行 P阱推阱操作； （4 )在已具有多晶层的半导体晶圆上 形成源极， 其中形成所述源极包括： 进行源极注入和离子激活操作； ( 5 ) 执行后续操作以形成 DMOS器件， 其中所述后续操作包括： 沉积形成介 质层、 光刻腐蚀所述介质层形成接触孔、 沉积形成金属层、 光刻腐蚀所 述金属层以形成布线、 沉积形成钝化层并光刻和腐蚀所述钝化层。 然而， 现有的 DMOS半导体器件的制造方法存在如下问题： 由于通 常需要进行 5次光刻， 因此制造成本较高。
因此， 存在如下需求： 提供成本较低的 DMOS半导体器件的制造方 法。 发明内容
为了解决上述现有技术方案中所存在的问题， 本发明提出了改进的 用于制造 DMOS半导体器件的方法。
本发明的目的是通过以下技术方案实现的：
一种用于制造 DMOS半导体器件的方法，所述用于制造 DMOS半导 体器件的方法包括下列步骤：
( A1 )在半导体晶圆上形成 RING环；
( A2 )在已形成所述 RING环的所述半导体晶圆上形成多晶层； ( A3 )在已形成所述多晶层的所述半导体晶圆上形成源极；
( A4 )对已形成所述源极的所述半导体晶圆执行后续的操作以形成 DMOS器件。
在上面所公开的方案中， 优选地， 所述步骤（A1 )进一步包括： ( B1 )在整个半导体晶圆上生长氧化层；
( B2 )在所述氧化层上旋涂光刻胶；
( B3 )对需要形成 RING环的区域进行曝光和显影操作， 以为后续 的腐蚀操作提供光罩掩蔽；
( B4 )使用湿法氢氟酸腐蚀掉该区域的氧化层， 以为后续的注入操 作提供掩蔽层；
( B5 )执行 RING环的注入和推阱操作；
( B6 )执行氧化层全剥操作。
在上面所公开的方案中， 优选地， 所述步骤（A2 )进一步包括：
( C1 )在已形成所述 RING环的所述半导体晶圆上生长栅氧化层；
( C2 )在已形成所述栅氧化层的半导体晶圆上形成多晶层；
( C3 )对所述多晶层进行曝光和显影， 以为后续的多晶刻蚀操作提 供掩蔽；
(C4)对所述多晶层进行干法刻蚀操作， 以形成栅极；
( C5 )对所述栅氧化层进行干法蚀刻操作， 以蚀刻出源极和阱区；
(C6) >i/ P P^, 以形成沟道；
(C7)执行 P阱推阱操作。
在上面所公开的方案中， 优选地， 所述步骤（A3)进一步包括： 执 行源极注入和离子激活操作。
在上面所公开的方案中， 优选地， 所述步骤（A4)进一步包括：
(D1)执行沉积操作以形成介质层；
(D2)光刻腐蚀所述介质层以形成接触孔；
(D3)执行沉积以形成金属层；
(D4)光刻腐蚀所述金属层， 以形成金属引线；
( D5 )执行沉积操作以形成钝化层并光刻和腐蚀所述钝化层。
在上面所公开的方案中， 优选地， 步骤（A1) 中的所述氧化层的厚 度为 8000A (埃）。
在上面所公开的方案中， 优选地， 步骤（A2) 中的所述栅氧化层的 厚度为 liooA (埃）。
在上面所公开的方案中， 优选地， 步骤（A2) 中的所述多晶层的厚 度为 7000A (埃）。 由于仅需要进行 4次光刻， 从而显著地降低了成本。 附图说明
结合附图， 本发明的技术特征以及优点将会被本领域技术人员更好 地理解， 其中：
图 1是根据本发明的实施例的用于制造 DMOS 半导体器件的方法的 流程图。 具体实施方式 图 1是根据本发明的实施例的用于制造 DMOS 半导体器件的方法的 流程图。 如图 1所示， 本发明所公开的用于制造 DMOS 半导体器件的方 法包括下列步骤： A1在半导体晶圆上形成 RING 环； A2在已形成所述 RING 环的所述半导体晶圆上形成多晶层； A3在已形成所述多晶层的所 述半导体晶圆上形成源极； A4对已形成所述源极的所述半导体晶圆执行 后续的操作以形成 DMOS器件。 所述步骤 A1进一步包括： B1在整个半导体晶圆上生长氧化层； B2在所述 氧化层上旋涂光刻胶； B3对需要形成 RING环的区域进行曝光和显影操 作， 以便为后续的腐蚀操作提供光罩掩蔽； B4使用湿法氢氟酸腐蚀掉该 区域的氧化层， 以便为后续的注入操作形成掩蔽层； B5执行 RING环的 注入和推阱操作（经过该推阱操作， 器件的击穿电压被提高）； B6执行氧 化层全剥操作。 所述步骤 A2进一步包括： C1在已形成所述 RING环的所述半导体晶圆上 生长栅氧化层； C2在已形成所述栅氧化层的半导体晶圆上形成多晶层； C3对所述多晶层进行曝光和显影， 以便为后续的多晶刻蚀提供掩蔽； C4 对所述多晶层进行干法刻蚀操作， 以形成栅极； C5对所述栅氧化层进行 干法蚀刻操作， 以形成源极和阱区， 从而方便后续的注入操作； C6注入 P阱， 以形成沟道； C7执行 P阱推阱操作。
优选地， 在本发明所公开的用于制造 DMOS 半导体器件的方法中, 所述步骤 A3进一步包括： 执行源极注入和离子激活操作。
优选地， 在本发明所公开的用于制造 DMOS 半导体器件的方法中, 所述步骤 A4进一步包括： D1执行沉积操作以形成介质层， 从而将硅表面 和金属隔离开来； D2光刻腐蚀所述介质层以形成接触孔； D3执行沉积以 形成金属层（示例性地，所述金属层由铝构成）； D4光刻腐蚀所述金属层， 以形成金属引线； D5执行沉积操作以形成钝化层并光刻和腐蚀所述钝化 层（该钝化层可以保护器件免受划伤和潮湿等环境的不利影响）。
优选地， 在本发明所公开的用于制造 DMOS 半导体器件的方法中, 步骤 Al中的所述氧化层的厚度为 8000A (埃）。
优选地， 在本发明所公开的用于制造 DMOS 半导体器件的方法中, 步骤 A2中的所述栅氧化层的厚度为 1100A (埃）。
优选地， 在本发明所公开的用于制造 DMOS 半导体器件的方法中, 步骤 A2中的所述多晶层的厚度为 7000A (埃）。 由于漏极在晶圆的背面并且源极在晶圆的正面， 故无需源极注入过程中 的光刻， 而是通过前层多晶层的掩蔽来形成自然的源极， 即本发明所公 开的用于制造 DMOS 半导体器件的方法仅需要进行 4次光刻， 从而显著 地降低了成本。 此外， 由于无源极注入过程中的光刻， 故本发明所公开 的用于制造 DMOS半导体器件的方法不会将 P阱（pwell ) 引出。 式并不局限于上述的实施方式。 应该认识到： 在不脱离本发明主旨和范

Claims

权利要求
1. 一种用于制造 DMOS半导体器件的方法， 所述用于制造 DMOS 半导体器件的方法包括下列步骤：
( A1 )在半导体晶圆上形成 RING环；
( A2 )在已形成所述 RING环的所述半导体晶圆上形成多晶层； ( A3 )在已形成所述多晶层的所述半导体晶圆上形成源极；
( A4 )对已形成所述源极的所述半导体晶圆执行后续的操作以形成 DMOS器件。
2. 根据权利要求 1所述的用于制造 DMOS半导体器件的方法， 其特 征在于， 所述步骤（A1)进一步包括：
(B1)在整个半导体晶圆上生长氧化层；
(B2)在所述氧化层上旋涂光刻胶；
( B3 )对需要形成 RING环的区域进行曝光和显影操作， 以为后续 的腐蚀操作提供光罩掩蔽；
( B4 )使用湿法氢氟酸腐蚀掉该区域的氧化层， 以为后续的注入操 作提供掩蔽层；
( B5 )执行 RING环的注入和推阱操作；
(B6)执行氧化层全剥操作。
3. 根据权利要求 2所述的用于制造 DMOS半导体器件的方法， 其特 征在于， 所述步骤（A2)进一步包括：
(C1 )在已形成所述 RING环的所述半导体晶圆上生长栅氧化层； ( C2 )在已形成所述栅氧化层的半导体晶圆上形成多晶层；
( C3 )对所述多晶层进行曝光和显影， 以为后续的多晶刻蚀操作提 供掩蔽；
(C4)对所述多晶层进行干法刻蚀操作， 以形成栅极；
( C5 )对所述栅氧化层进行干法蚀刻操作， 以蚀刻出源极和阱区；
(C6) >i/ P P^, 以形成沟道；
(C7)执行 P阱推阱操作。
4. 根据权利要求 3所述的用于制造 DMOS半导体器件的方法， 其特 征在于， 所述步骤（A3)进一步包括： 执行源极注入和离子激活操作。
5. 根据权利要求 4所述的用于制造 DMOS半导体器件的方法， 其特 征在于， 所述步骤（A4)进一步包括：
(D1)执行沉积操作以形成介质层；
(D2)光刻腐蚀所述介质层以形成接触孔；
(D3)执行沉积以形成金属层；
(D4)光刻腐蚀所述金属层， 以形成金属引线；
( D5 )执行沉积操作以形成钝化层并光刻和腐蚀所述钝化层。
6. 根据权利要求 5所述的用于制造 DMOS半导体器件的方法， 其特 征在于， 步骤（A1) 中的所述氧化层的厚度为 8000A (埃）。
7. 根据权利要求 6所述的用于制造 DMOS半导体器件的方法， 其特 征在于， 步骤（A2) 中的所述栅氧化层的厚度为 1100A (埃）。
8. 根据权利要求 7所述的用于制造 DMOS半导体器件的方法， 其特 征在于， 步骤（A2) 中的所述多晶层的厚度为 7000A (埃）。
PCT/CN2013/078547 2012-07-17 2013-06-30 Dmos半导体器件的制造方法 Ceased WO2014012427A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210246922.1A CN103545214B (zh) 2012-07-17 2012-07-17 Dmos半导体器件的制造方法
CN201210246922.1 2012-07-17

Publications (1)

Publication Number Publication Date
WO2014012427A1 true WO2014012427A1 (zh) 2014-01-23

Family

ID=49948261

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/078547 Ceased WO2014012427A1 (zh) 2012-07-17 2013-06-30 Dmos半导体器件的制造方法

Country Status (2)

Country Link
CN (1) CN103545214B (zh)
WO (1) WO2014012427A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779988A (zh) * 2005-10-14 2006-05-31 西安电子科技大学 可集成的高压vdmos晶体管结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
JP3493903B2 (ja) * 1995-09-29 2004-02-03 株式会社デンソー 半導体装置
CN102184894B (zh) * 2011-04-22 2015-04-01 上海华虹宏力半导体制造有限公司 半导体器件及形成方法、vdmos晶体管及形成方法
CN102522335B (zh) * 2011-12-31 2014-10-22 杭州士兰集成电路有限公司 一种功率器件终端环的制造方法及其结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1779988A (zh) * 2005-10-14 2006-05-31 西安电子科技大学 可集成的高压vdmos晶体管结构及其制备方法

Also Published As

Publication number Publication date
CN103545214A (zh) 2014-01-29
CN103545214B (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
CN104409518B (zh) 薄膜晶体管及其制备方法
CN105140276A (zh) 薄膜晶体管制作方法及阵列基板制作方法
CN104733313B (zh) 鳍式场效应晶体管的形成方法
CN110098201A (zh) 晶体管器件及其制造方法、显示基板、显示装置
CN102437060B (zh) 一种u型沟道的隧穿场效应晶体管的制造方法
CN111769046B (zh) 半导体结构及其形成方法
WO2016029551A1 (zh) 制作薄膜晶体管的方法及薄膜晶体管
CN103839791B (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
CN104701141B (zh) 一种半导体器件的形成方法
CN108257860A (zh) 一种栅极氧化层的制作方法
CN102832135A (zh) 锗、三五族半导体材料衬底上制备FinFET的方法
WO2014040213A1 (zh) 半导体器件制造方法
CN111370371B (zh) 一种半导体器件的制备方法
CN109037051A (zh) 半导体结构的制备方法及半导体结构
JP6356072B2 (ja) 半導体装置の製造方法
CN104658899A (zh) 一种蚀刻栅极介电层的方法
CN103187254B (zh) 一种双多晶硅栅的制造方法
CN105552126A (zh) 鳍式场效应晶体管及其制备方法
WO2014012427A1 (zh) Dmos半导体器件的制造方法
CN116798863A (zh) 半导体器件的制备方法
CN104051258B (zh) 一种用于后栅工艺的光刻胶去除方法
CN107068567B (zh) 一种射频vdmos晶体管的金属栅与场板结构及其制备方法
CN111755514A (zh) 半导体结构及其形成方法
CN110634735A (zh) 双重栅极氧化层生长方法及半导体器件的制造方法
US11081365B2 (en) Treatment to interface between metal film and BARC or photoresist

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13820419

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13820419

Country of ref document: EP

Kind code of ref document: A1