CN103545214A - Dmos半导体器件的制造方法 - Google Patents
Dmos半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103545214A CN103545214A CN201210246922.1A CN201210246922A CN103545214A CN 103545214 A CN103545214 A CN 103545214A CN 201210246922 A CN201210246922 A CN 201210246922A CN 103545214 A CN103545214 A CN 103545214A
- Authority
- CN
- China
- Prior art keywords
- layer
- manufacture
- semiconductor device
- dmos
- carry out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000013078 crystal Substances 0.000 claims description 26
- 238000001259 photo etching Methods 0.000 claims description 17
- 238000005260 corrosion Methods 0.000 claims description 15
- 230000007797 corrosion Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了用于制造DMOS半导体器件的方法。其中，所述方法包括下列步骤：（A1）在半导体晶圆上形成RING环；（A2）在已形成所述RING环的所述半导体晶圆上形成多晶层；（A3）在已形成所述多晶层的所述半导体晶圆上形成源极；（A4）对已形成所述源极的所述半导体晶圆执行后续的操作以形成DMOS器件。本发明所公开的用于制造DMOS半导体器件的方法可以优化制造工艺，从而显著地降低成本。
Description
技术领域
本发明涉及半导体器件的制造方法，更具体地，涉及DMOS半导体器件的制造方法。
背景技术
DMOS（双扩散金属氧化物半导体器件）晶体管是一种使用扩散形成晶体管区域的MOSFET（半导体上的金属场效应晶体管），其具有比双极型功率器件更好的性能（例如高输入阻抗、低驱动电流、开关速度快、具有负的电流温度系数、具有良好的电流自调节能力、热稳定性好、没有二次击穿等），因而已被广泛地应用于各种电子设备中，尤其被广泛应用于高压大电流的电路应用。
现有的DMOS半导体器件的制造方法通常包括以下步骤：（1）在半导体晶圆上形成RING环（该RING环为DMOS器件的外围的环，用于提高DMOS器件的耐压能力），其中形成所述RING环包括：在整个半导体晶圆上生长氧化层，随之旋涂光刻胶，随之对需要构造RING环的区域曝光和显影，随之使用湿法氢氟酸腐蚀掉该区域的氧化层，随之进行RING环的注入和推阱以及氧化层全剥操作；（2）在已具有RING环的半导体晶圆上形成有源区，其中形成所述有源区包括：涂胶，随之对管芯中需要构造源极的区域曝光并显影，随之使用干法刻蚀而蚀刻出所述有源区；（3）在已具有有源区的半导体晶圆上形成多晶层，其中形成所述多晶层包括：生长栅氧化层，随之生成多晶层，随之对所述多晶层进行曝光和显影，随之对所述多晶层进行干法刻蚀，随后注入P阱，从而形成沟道，随之进行P阱推阱操作；（4）在已具有多晶层的半导体晶圆上形成源极，其中形成所述源极包括：进行源极注入和离子激活操作；（5）执行后续操作以形成DMOS器件，其中所述后续操作包括：沉积形成介质层、光刻腐蚀所述介质层形成接触孔、沉积形成金属层、光刻腐蚀所述金属层以形成布线、沉积形成钝化层并光刻和腐蚀所述钝化层。
然而，现有的DMOS半导体器件的制造方法存在如下问题：由于通常需要进行5次光刻，因此制造成本较高。
因此，存在如下需求：提供成本较低的DMOS半导体器件的制造方法。
发明内容
为了解决上述现有技术方案中所存在的问题，本发明提出了改进的用于制造DMOS半导体器件的方法。
本发明的目的是通过以下技术方案实现的：
一种用于制造DMOS半导体器件的方法，所述用于制造DMOS半导体器件的方法包括下列步骤：
（A1）在半导体晶圆上形成RING环；
（A2）在已形成所述RING环的所述半导体晶圆上形成多晶层；
（A3）在已形成所述多晶层的所述半导体晶圆上形成源极；
（A4）对已形成所述源极的所述半导体晶圆执行后续的操作以形成DMOS器件。
在上面所公开的方案中，优选地，所述步骤（A1）进一步包括：
在整个半导体晶圆上生长氧化层；
在所述氧化层上旋涂光刻胶；
对需要形成RING环的区域进行曝光和显影操作，以为后续的腐蚀操作提供光罩掩蔽；
使用湿法氢氟酸腐蚀掉该区域的氧化层，以为后续的注入操作提供掩蔽层；
执行RING环的注入和推阱操作；
执行氧化层全剥操作。
在上面所公开的方案中，优选地，所述步骤（A2）进一步包括：
在已形成所述RING环的所述半导体晶圆上生长栅氧化层；
在已形成所述栅氧化层的半导体晶圆上形成多晶层；
对所述多晶层进行曝光和显影，以为后续的多晶刻蚀操作提供掩蔽；
对所述多晶层进行干法刻蚀操作，以形成栅极；
对所述栅氧化层进行干法蚀刻操作，以蚀刻出源极和阱区；
注入P阱，以形成沟道；
执行P阱推阱操作。
在上面所公开的方案中，优选地，所述步骤（A3）进一步包括：执行源极注入和离子激活操作。
在上面所公开的方案中，优选地，所述步骤（A4）进一步包括：
执行沉积操作以形成介质层；
光刻腐蚀所述介质层以形成接触孔；
执行沉积以形成金属层；
光刻腐蚀所述金属层，以形成金属引线；
执行沉积操作以形成钝化层并光刻和腐蚀所述钝化层。
在上面所公开的方案中，优选地，步骤（A1）中的所述氧化层的厚度为8000Å
（埃）。
在上面所公开的方案中，优选地，步骤（A2）中的所述栅氧化层的厚度为1100Å
（埃）。
在上面所公开的方案中，优选地，步骤（A2）中的所述多晶层的厚度为7000Å
（埃）。
本发明所公开的用于制造DMOS半导体器件的方法具有如下优点：由于仅需要进行4次光刻，从而显著地降低了成本。
附图说明
结合附图，本发明的技术特征以及优点将会被本领域技术人员更好地理解，其中：
图1是根据本发明的实施例的用于制造DMOS半导体器件的方法的流程图。
具体实施方式
图1是根据本发明的实施例的用于制造DMOS半导体器件的方法的流程图。如图1所示，本发明所公开的用于制造DMOS半导体器件的方法包括下列步骤：（A1）在半导体晶圆上形成RING环；（A2）在已形成所述RING环的所述半导体晶圆上形成多晶层；（A3）在已形成所述多晶层的所述半导体晶圆上形成源极；（A4）对已形成所述源极的所述半导体晶圆执行后续的操作以形成DMOS器件。
优选地，在本发明所公开的用于制造DMOS半导体器件的方法中，所述步骤（A1）进一步包括：在整个半导体晶圆上生长氧化层；在所述氧化层上旋涂光刻胶；对需要形成RING环的区域进行曝光和显影操作，以便为后续的腐蚀操作提供光罩掩蔽；使用湿法氢氟酸腐蚀掉该区域的氧化层，以便为后续的注入操作形成掩蔽层；执行RING环的注入和推阱操作（经过该推阱操作，器件的击穿电压被提高）；执行氧化层全剥操作。
优选地，在本发明所公开的用于制造DMOS半导体器件的方法中，所述步骤（A2）进一步包括：在已形成所述RING环的所述半导体晶圆上生长栅氧化层；在已形成所述栅氧化层的半导体晶圆上形成多晶层；对所述多晶层进行曝光和显影，以便为后续的多晶刻蚀提供掩蔽；对所述多晶层进行干法刻蚀操作，以形成栅极；对所述栅氧化层进行干法蚀刻操作，以形成源极和阱区，从而方便后续的注入操作；注入P阱，以形成沟道；执行P阱推阱操作。
优选地，在本发明所公开的用于制造DMOS半导体器件的方法中,所述步骤（A3）进一步包括：执行源极注入和离子激活操作。
优选地，在本发明所公开的用于制造DMOS半导体器件的方法中,所述步骤（A4）进一步包括：执行沉积操作以形成介质层，从而将硅表面和金属隔离开来；光刻腐蚀所述介质层以形成接触孔；执行沉积以形成金属层（示例性地，所述金属层由铝构成）；光刻腐蚀所述金属层，以形成金属引线；执行沉积操作以形成钝化层并光刻和腐蚀所述钝化层（该钝化层可以保护器件免受划伤和潮湿等环境的不利影响）。
优选地，在本发明所公开的用于制造DMOS半导体器件的方法中,步骤（A1）中的所述氧化层的厚度为8000Å （埃）。
优选地，在本发明所公开的用于制造DMOS半导体器件的方法中,步骤（A2）中的所述栅氧化层的厚度为1100Å （埃）。
优选地，在本发明所公开的用于制造DMOS半导体器件的方法中,步骤（A2）中的所述多晶层的厚度为7000Å （埃）。
由上可见，在本发明所公开的用于制造DMOS半导体器件的方法中，由于漏极在晶圆的背面并且源极在晶圆的正面，故无需源极注入过程中的光刻，而是通过前层多晶层的掩蔽来形成自然的源极，即本发明所公开的用于制造DMOS半导体器件的方法仅需要进行4次光刻，从而显著地降低了成本。此外，由于无源极注入过程中的光刻，故本发明所公开的用于制造DMOS半导体器件的方法不会将P阱（pwell）引出。
尽管本发明是通过上述的优选实施方式进行描述的，但是其实现形式并不局限于上述的实施方式。应该认识到：在不脱离本发明主旨和范围的情况下，本领域技术人员可以对本发明做出不同的变化和修改。
Claims (8)
1.一种用于制造DMOS半导体器件的方法，所述用于制造DMOS半导体器件的方法包括下列步骤：
（A1）在半导体晶圆上形成RING环；
（A2）在已形成所述RING环的所述半导体晶圆上形成多晶层；
（A3）在已形成所述多晶层的所述半导体晶圆上形成源极；
（A4）对已形成所述源极的所述半导体晶圆执行后续的操作以形成DMOS器件。
2.根据权利要求1所述的用于制造DMOS半导体器件的方法，其特征在于，所述步骤（A1）进一步包括：
在整个半导体晶圆上生长氧化层；
在所述氧化层上旋涂光刻胶；
对需要形成RING环的区域进行曝光和显影操作，以为后续的腐蚀操作提供光罩掩蔽；
使用湿法氢氟酸腐蚀掉该区域的氧化层，以为后续的注入操作提供掩蔽层；
执行RING环的注入和推阱操作；
执行氧化层全剥操作。
3.根据权利要求2所述的用于制造DMOS半导体器件的方法，其特征在于，所述步骤（A2）进一步包括：
在已形成所述RING环的所述半导体晶圆上生长栅氧化层；
在已形成所述栅氧化层的半导体晶圆上形成多晶层；
对所述多晶层进行曝光和显影，以为后续的多晶刻蚀操作提供掩蔽；
对所述多晶层进行干法刻蚀操作，以形成栅极；
对所述栅氧化层进行干法蚀刻操作，以蚀刻出源极和阱区；
注入P阱，以形成沟道；
执行P阱推阱操作。
4.根据权利要求3所述的用于制造DMOS半导体器件的方法，其特征在于，所述步骤（A3）进一步包括：执行源极注入和离子激活操作。
5.根据权利要求4所述的用于制造DMOS半导体器件的方法，其特征在于，所述步骤（A4）进一步包括：
执行沉积操作以形成介质层；
光刻腐蚀所述介质层以形成接触孔；
执行沉积以形成金属层；
光刻腐蚀所述金属层，以形成金属引线；
执行沉积操作以形成钝化层并光刻和腐蚀所述钝化层。
6.根据权利要求5所述的用于制造DMOS半导体器件的方法，其特征在于，步骤（A1）中的所述氧化层的厚度为8000Å （埃）。
7.根据权利要求6所述的用于制造DMOS半导体器件的方法，其特征在于，步骤（A2）中的所述栅氧化层的厚度为1100Å （埃）。
8.根据权利要求7所述的用于制造DMOS半导体器件的方法，其特征在于，步骤（A2）中的所述多晶层的厚度为7000Å （埃）。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210246922.1A CN103545214B (zh) | 2012-07-17 | 2012-07-17 | Dmos半导体器件的制造方法 |
| PCT/CN2013/078547 WO2014012427A1 (zh) | 2012-07-17 | 2013-06-30 | Dmos半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210246922.1A CN103545214B (zh) | 2012-07-17 | 2012-07-17 | Dmos半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103545214A true CN103545214A (zh) | 2014-01-29 |
| CN103545214B CN103545214B (zh) | 2017-06-06 |
Family
ID=49948261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210246922.1A Active CN103545214B (zh) | 2012-07-17 | 2012-07-17 | Dmos半导体器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103545214B (zh) |
| WO (1) | WO2014012427A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684319A (en) * | 1995-08-24 | 1997-11-04 | National Semiconductor Corporation | Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same |
| US5747851A (en) * | 1995-09-29 | 1998-05-05 | Nippondenso Co., Ltd. | Semiconductor device with reduced breakdown voltage between the gate electrode and semiconductor surface |
| CN1779988A (zh) * | 2005-10-14 | 2006-05-31 | 西安电子科技大学 | 可集成的高压vdmos晶体管结构及其制备方法 |
| CN102184894A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | 半导体器件及形成方法、vdmos晶体管及形成方法 |
| CN102522335A (zh) * | 2011-12-31 | 2012-06-27 | 杭州士兰集成电路有限公司 | 一种功率器件终端环的制造方法及其结构 |
-
2012
- 2012-07-17 CN CN201210246922.1A patent/CN103545214B/zh active Active
-
2013
- 2013-06-30 WO PCT/CN2013/078547 patent/WO2014012427A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684319A (en) * | 1995-08-24 | 1997-11-04 | National Semiconductor Corporation | Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same |
| US5747851A (en) * | 1995-09-29 | 1998-05-05 | Nippondenso Co., Ltd. | Semiconductor device with reduced breakdown voltage between the gate electrode and semiconductor surface |
| CN1779988A (zh) * | 2005-10-14 | 2006-05-31 | 西安电子科技大学 | 可集成的高压vdmos晶体管结构及其制备方法 |
| CN102184894A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | 半导体器件及形成方法、vdmos晶体管及形成方法 |
| CN102522335A (zh) * | 2011-12-31 | 2012-06-27 | 杭州士兰集成电路有限公司 | 一种功率器件终端环的制造方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103545214B (zh) | 2017-06-06 |
| WO2014012427A1 (zh) | 2014-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102693912B (zh) | 制作igbt器件的方法及其装置 | |
| CN104040693B (zh) | 一种金属氧化物tft器件及制造方法 | |
| US20130049107A1 (en) | Trench semiconductor power device and fabrication method thereof | |
| CN103715133B (zh) | Mos晶体管及其形成方法 | |
| US20160365430A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN102945832A (zh) | 闪存器件的形成方法 | |
| CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| KR100317488B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN102184885A (zh) | 沟槽隔离结构及其制作方法 | |
| CN103545214A (zh) | Dmos半导体器件的制造方法 | |
| CN208722877U (zh) | 一种大功率单向tvs器件 | |
| CN102479713B (zh) | Mosfet制造方法及mosfet | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN111128698A (zh) | 一种tvs芯片新型扩散工艺 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN104332403A (zh) | 半导体功率器件及其制造方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| CN101937840B (zh) | 栅氧化层形成方法 | |
| CN203733772U (zh) | 半导体沟槽结构 | |
| CN104282767B (zh) | 薄膜晶体管及其制造方法 | |
| CN103377893B (zh) | Ddmos台阶栅氧化层的制造工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |