CN101937840B - 栅氧化层形成方法 - Google Patents
栅氧化层形成方法 Download PDFInfo
- Publication number
- CN101937840B CN101937840B CN201010278598.2A CN201010278598A CN101937840B CN 101937840 B CN101937840 B CN 101937840B CN 201010278598 A CN201010278598 A CN 201010278598A CN 101937840 B CN101937840 B CN 101937840B
- Authority
- CN
- China
- Prior art keywords
- oxide
- oxide layer
- gate
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种栅氧化层形成方法，所述栅氧化层形成方法包括：提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；在所述浅沟槽隔离结构两侧的半导体衬底上形成垫氧化层；进行离子注入工艺；在所述半导体衬底上形成栅隔离层并刻蚀所述栅隔离层，以形成栅极区；在所述栅极区形成第一栅氧化层；依次去除所述栅隔离层和垫氧化层，同时，所述第一栅氧化层被部分刻蚀以形成第二栅氧化层。本发明无需在栅氧化层上形成掩膜层，有利于节约生产成本，提高生产效率。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及一种栅氧化层形成方法。
背景技术
目前，DMOS器件主要包括两种类型：垂直扩散金属氧化物半导体(VerticalDiffused Metal Oxide Semiconductor，VDMOS)器件以及横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor，LDMOS)器件。其中，LDMOS器件具有工作电压高、工艺相对简单、易于与其它工艺兼容等优点，因而常应用于高压集成电路。
在LDMOS器件的制造工艺中，栅氧化层(GOX)的形成至关重要。详细的，请参考图1A～1H，其为现有的一种栅氧化层形成方法的各步骤相应结构的剖面示意图。
如图1A所示，首先，提供半导体衬底100，所述半导体衬底100中形成有浅沟槽隔离结构101。
如图1B所示，然后，在所述浅沟槽隔离结构101两侧的半导体衬底100上形成垫氧化层110。所述垫氧化层110的材质是二氧化硅，其可利用热氧化的方式形成，利用氧原子与半导体衬底100中的硅发生反应，从而生成硅的氧化物，最后在半导体衬底100上选择性的形成垫氧化层110。所述垫氧化层110可作为后续进行的离子注入工艺的遮蔽层，同时其可避免污染物附着到所述半导体衬底100上，防止所述半导体衬底100的表面被污染。
如图1C所示，随后，进行离子注入工艺，以在半导体衬底100中形成P型漂移区(PGRD)，所述P型漂移区包围在所述浅沟槽隔离结构101的外围。
如图1D所示，其后，在所述半导体衬底100上形成栅隔离层120，并刻蚀所述栅隔离层120，以形成栅极区121。
如图1E所示，之后，在所述栅极区121上形成栅氧化层130。
如图1F所示，接着，利用光刻和显影工艺，在所述栅氧化层130上形成掩膜层140，所述掩膜层140例如是光刻胶层。
如图1G所示，接下来，以所述掩膜层140为掩膜，利用湿法刻蚀工艺依次去除栅隔离层120和垫氧化层110。所述垫氧化层110通常是利用稀释的氢氟酸溶液(Dilute HF)去除的，所述稀释的氢氟酸溶液中氢氟酸与水的体积比为1∶20。
如图1H所示，最后，去除所述掩膜层140，所述掩膜层140可利用等离子体灰化工艺去除。
然而，在实际生产中发现，现有的栅氧化层形成方法为了去除垫氧化层110，必须先在栅氧化层130上形成掩膜层140，在去除所述栅隔离层120和垫氧化层110的步骤之后，再去除掉所述掩膜层140，步骤非常繁杂，耗费了较多时间，导致生产成本增高，不利于提高生产效率。
发明内容
本发明提供一种栅氧化层形成方法，以解决现有的栅氧化层形成方法导致生产成本较高，生产效率较低的问题。
为解决上述技术问题，本发明提供一种栅氧化层形成方法，包括：提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；在所述浅沟槽隔离结构两侧的半导体衬底上形成垫氧化层；进行离子注入工艺；在所述半导体衬底上形成栅隔离层并刻蚀所述栅隔离层，以形成栅极区；在所述栅极区上形成第一栅氧化层；依次去除所述栅隔离层和垫氧化层，同时，所述第一栅氧化层被部分刻蚀以形成第二栅氧化层。
在所述栅氧化层形成方法中，所述垫氧化层的厚度为
在所述栅氧化层形成方法中，所述第一栅氧化层的厚度为所述第二栅氧化层的厚度为
在所述栅氧化层形成方法中，所述栅隔离层的材质为氮化硅。
在所述栅氧化层形成方法中，利用湿法刻蚀的方式去除所述栅隔离层和所述垫氧化层。
在所述栅氧化层形成方法中，利用热磷酸溶液去除栅隔离层。
在所述栅氧化层形成方法中，利用稀释的氢氟酸溶液去除所述垫氧化层。
在所述栅氧化层形成方法中，所述稀释的氢氟酸溶液中氢氟酸与水的体积比为1∶200。
由于采用了以上技术方案，与现有技术相比，本发明具有以下优点：
本发明省去了形成掩膜层的步骤，而直接形成厚度较高的第一栅氧化层，在去除栅隔离层和垫氧化层时，刻蚀部分厚度的第一栅氧化层从而形成具有目标厚度的第二栅氧化层，本发明无需形成在所述栅氧化层上形成掩膜层，因此也省去了去除掩膜层的步骤，可节约生产成本，并提高生产效率。
附图说明
图1A～1H为现有的栅氧化层形成方法的各步骤相应结构的剖面示意图；
图2为本发明实施例所提供的栅氧化层形成方法的流程图；
图3A～3F为本发明实施例所提供的栅氧化层形成方法的各步骤相应结构的剖面示意图。
具体实施方式
根据背景技术所述，在现有的栅氧化层形成方法中，为了去除垫氧化层，必须先在栅氧化层上形成掩膜层，并在去除栅隔离层和垫氧化层之后，再去除掉所述掩膜层，耗费了较多时间，导致生产成本较高，不利于提高生产效率。因此，本发明提供一种栅氧化层形成方法，该方法省去了形成掩膜层的步骤，而直接形成厚度较高的第一栅氧化层，在去除栅隔离层和垫氧化层时，刻蚀部分厚度的第一栅氧化层从而形成具有目标厚度的第二栅氧化层，由于本发明无需形成在所述栅氧化层上形成掩膜层，因此也无需去除所述掩膜层，可节约生产成本，并提高生产效率。
请参考图2，其为本发明实施例所提供的栅氧化层形成方法的流程图，结合该图2，该方法包括以下步骤：
步骤S210，提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；
步骤S220，在所述浅沟槽隔离结构两侧的半导体衬底上形成垫氧化层；
步骤S230，进行离子注入工艺；
步骤S240，在所述半导体本衬底上形成栅隔离层并刻蚀所述栅隔离层，以形成栅极区；
步骤S250，在所述栅极区上形成第一栅氧化层；
步骤S260，去除所述栅隔离层和垫氧化层，同时，所述第一栅氧化层被部分刻蚀以形成第二栅氧化层。
下面将结合剖面示意图对本发明的栅氧化层形成方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
如图3A所示，首先，提供半导体衬底300，所述半导体衬底300中形成有浅沟槽隔离结构301。
以形成P沟道的LDMOS器件为例，所述半导体衬底300为P型衬底，所述半导体衬底300中形成N阱302，所述N阱302中形成有P阱303，在所述P阱303中形成有浅沟槽隔离结构301。
所述浅沟槽隔离结构301可通过以下步骤形成：首先，在所述半导体衬底300上形成硬掩膜层和图形化光阻层；接着，刻蚀所述图形化光阻层底部的硬掩膜层，以形成开口，所述开口暴露所述半导体衬底300的表面；然后，刻蚀所述开口暴露的半导体衬底，以在所述半导体衬底300中形成沟槽；随后，在所述沟槽的底部和侧壁形成氧化层；其后，在所述沟槽和开口中填充绝缘材料；最后，利用化学机械研磨工艺去除多余的绝缘材料，并通过湿法清洗的方式去除半导体衬底300上的硬掩膜层，以形成浅沟槽隔离结构301，所述绝缘材料例如是二氧化硅。
如图3B所示，然后，在所述浅沟槽隔离结构301两侧的半导体衬底300上形成垫氧化层310。
在本实施例中，所述垫氧化层310的材质可以是二氧化硅，其可利用热氧化的方式形成，利用氧原子与半导体衬底300中的硅发生反应，从而生成硅的氧化物，最后在半导体衬底300上选择性的形成垫氧化层310。所述垫氧化层310可作为后续进行的离子注入工艺的遮蔽层，同时其可防止污染物沾污到所述半导体衬底300上，以防止所述半导体衬底300的表面被污染。所述垫氧化层310的厚度为
如图3C所示，随后，进行离子注入工艺，以在半导体衬底300中形成P型漂移区(PGRD)，所述P型漂移区包围在所述浅沟槽隔离结构301的外围。
如图3D所示，其后，在所述半导体衬底300上形成栅隔离层320，并在所述栅隔离层320上涂覆光阻，利用光刻和显影工艺形成图案化的光阻层，接着以所述图案化的光阻层为掩膜，刻蚀所述栅隔离层320，以形成栅极区321。优选的，所述栅隔离层320的材质为氮化硅，其厚度为
如图3E所示，之后，在所述栅极区321上形成第一栅氧化层330，所述第一栅氧化层330的材质是二氧化硅，其可利用热氧化的方式形成，利用氧原子与半导体衬底300中的硅发生反应，从而生成硅的氧化物，最后在半导体衬底300上的栅极区321上选择性的形成第一栅氧化层330。
如图3F所示，最后，去除所述栅隔离层320和垫氧化层310，同时，所述第一栅氧化层330被部分刻蚀以形成第二栅氧化层331。
需要说明的是，所述第一栅氧化层330的厚度需大于目标厚度，且需确保去除所述栅隔离层320和垫氧化层310后，形成的第二栅氧化层331的厚度等于目标厚度。经本申请发明人长期研究发现，由于垫氧化层330与第一栅氧化层330的材质均为二氧化硅，因此去除垫氧化层330时，第一栅氧化层330被刻蚀掉的厚度基本上等于垫氧化层330的厚度。例如，若最终形成的第二栅氧化层的目标厚度为垫氧化层310的厚度为则所述第一栅氧化层330的厚度可以为以使最终形成的第二栅氧化层331的厚度为
在本实施例中，可利用湿法刻蚀的方式去除栅隔离层320和垫氧化层310。较佳的，先利用热磷酸溶液去除栅隔离层320，再利用稀释的氢氟酸溶液(DiluteHF)去除所述垫氧化层310。所述热磷酸溶液几乎不腐蚀二氧化硅，因此不会损伤第一栅氧化层330。所述稀释的氢氟酸溶液中氢氟酸与水的体积比优选为1∶200，使所述稀释的氢氟酸溶液的浓度较低，有利于控制刻蚀速度，确保刻蚀的均匀性，避免栅氧化层被过度损伤，有利于提高器件的良率。
综上所述，本发明省去了形成掩膜层的步骤，而直接形成厚度较高的第一栅氧化层330，在去除栅隔离层320和垫氧化层310时，刻蚀部分厚度的第一栅氧化层330从而形成具有目标厚度的第二栅氧化层331。本发明无需形成在所述栅氧化层上形成掩膜层，因此也省去了去除所述掩膜层的步骤，有利于节约生产成本，并提高生产效率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种栅氧化层形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构；
在所述浅沟槽隔离结构两侧的半导体衬底上形成垫氧化层；
进行离子注入工艺；
在所述半导体衬底上形成栅隔离层并刻蚀所述栅隔离层，以形成栅极区；
在所述栅极区上形成第一栅氧化层；
依次去除所述栅隔离层和垫氧化层，同时，所述第一栅氧化层被部分刻蚀以形成第二栅氧化层。
2.如权利要求1所述的栅氧化层形成方法，其特征在于，所述垫氧化层的厚度为
3.如权利要求2所述的栅氧化层形成方法，其特征在于，所述第一栅氧化层的厚度为
4.如权利要求3所述的栅氧化层形成方法，其特征在于，所述第二栅氧化层的厚度为
5.如权利要求1所述的栅氧化层形成方法，其特征在于，所述栅隔离层的材质为氮化硅。
6.如权利要求5所述的栅氧化层形成方法，其特征在于，利用湿法刻蚀的方式去除所述栅隔离层和垫氧化层。
7.如权利要求6所述的栅氧化层形成方法，其特征在于，利用热磷酸溶液去除所述栅隔离层。
8.如权利要求6所述的栅氧化层形成方法，其特征在于，利用稀释的氢氟酸溶液去除所述垫氧化层。
9.如权利要求8所述的栅氧化层形成方法，其特征在于，所述稀释的氢氟酸溶液中氢氟酸与水的体积比为1∶200。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010278598.2A CN101937840B (zh) | 2010-09-10 | 2010-09-10 | 栅氧化层形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010278598.2A CN101937840B (zh) | 2010-09-10 | 2010-09-10 | 栅氧化层形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101937840A CN101937840A (zh) | 2011-01-05 |
| CN101937840B true CN101937840B (zh) | 2015-04-01 |
Family
ID=43391089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010278598.2A Active CN101937840B (zh) | 2010-09-10 | 2010-09-10 | 栅氧化层形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101937840B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437084A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 一种调节浅槽隔离垫层氧化膜厚度的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350328A (zh) * | 2007-07-19 | 2009-01-21 | 茂德科技股份有限公司 | 栅氧化层的制造方法 |
| CN101620996A (zh) * | 2008-07-03 | 2010-01-06 | 和舰科技(苏州)有限公司 | 一种栅氧化层的制造方法 |
| CN101740367A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 阶梯式栅氧化层的制造方法及半导体器件 |
| CN101783295A (zh) * | 2009-01-19 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种高压ldmos器件及其制造方法 |
-
2010
- 2010-09-10 CN CN201010278598.2A patent/CN101937840B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350328A (zh) * | 2007-07-19 | 2009-01-21 | 茂德科技股份有限公司 | 栅氧化层的制造方法 |
| CN101620996A (zh) * | 2008-07-03 | 2010-01-06 | 和舰科技(苏州)有限公司 | 一种栅氧化层的制造方法 |
| CN101740367A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 阶梯式栅氧化层的制造方法及半导体器件 |
| CN101783295A (zh) * | 2009-01-19 | 2010-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种高压ldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101937840A (zh) | 2011-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101530459B1 (ko) | 어레이 기판의 제조방법, 어레이 기판 및 디스플레이 | |
| CN101866885A (zh) | Finfet元件的制造方法 | |
| JP2008085341A (ja) | 半導体素子のリセスゲートの製造方法 | |
| JP2007013085A (ja) | 半導体素子の製造方法 | |
| CN104795332A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN103515282A (zh) | 一种鳍式场效应晶体管及其形成方法 | |
| CN103579074A (zh) | 半导体结构的形成方法 | |
| US20220028746A1 (en) | Semiconductor device | |
| CN104752218A (zh) | 半导体器件的形成方法 | |
| CN102005373B (zh) | 栅极及功率场效应管的制造方法 | |
| CN101937840B (zh) | 栅氧化层形成方法 | |
| CN103426757B (zh) | Ω形鳍式场效应晶体管的形成方法 | |
| CN112736087B (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
| CN101567313A (zh) | 栅极制造方法 | |
| CN101350307A (zh) | 高压晶体管的以及整合低压与高压晶体管的制造方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN103377929B (zh) | 垂直双扩散金属氧化物半导体晶体管及其制造方法 | |
| CN103779220A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN102479713B (zh) | Mosfet制造方法及mosfet | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN104779273A (zh) | Cmos器件的栅极结构及其制造方法 | |
| CN102446766A (zh) | Mosfet形成方法 | |
| CN112864019A (zh) | 半导体功率器件的制造方法及半导体功率器件 | |
| CN106549057B (zh) | Dmos器件制作方法与dmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140520 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140520 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |