WO2013168795A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2013168795A1
WO2013168795A1 PCT/JP2013/063157 JP2013063157W WO2013168795A1 WO 2013168795 A1 WO2013168795 A1 WO 2013168795A1 JP 2013063157 W JP2013063157 W JP 2013063157W WO 2013168795 A1 WO2013168795 A1 WO 2013168795A1
Authority
WO
WIPO (PCT)
Prior art keywords
upper electrode
respect
semiconductor layer
ring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/063157
Other languages
English (en)
French (fr)
Inventor
佑紀 中野
寛之 坂入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US14/398,334 priority Critical patent/US9337257B2/en
Publication of WO2013168795A1 publication Critical patent/WO2013168795A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 discloses an n drift layer stacked on an n + drain layer, a p base region formed in a surface layer of the n drift layer, an n + source region formed in the p base region, On the surface of the p base region sandwiched between the high concentration p + well region formed overlapping the p base region, the n + source region and the surface exposed portion of the n drift layer, via a gate oxide film Insulating the gate electrode layer provided, the source electrode in common contact with the n + source region and the p + well region, the drain electrode provided on the back surface of the n + drain layer, and the gate electrode layer and the source electrode An SiC vertical MOSFET including an interlayer insulating film is disclosed.
  • a semiconductor device includes a first conductivity type semiconductor layer having an active region in which a semiconductor element is formed, and a surface portion of the semiconductor layer along an outer periphery of the active region.
  • a termination structure of a second conductivity type, and an upper electrode formed on the semiconductor layer via an insulating film and selectively penetrating the insulating film and connected to the termination structure,
  • a high strength region having a relatively high dielectric breakdown strength and a low strength region having a relatively low dielectric breakdown strength compared to the high strength region, and the shape of the high strength region and the shape of the low strength region are Are asymmetric with each other (Claim 1).
  • the shape of the low-intensity region is made difficult to concentrate the electric field, and the shape of the low-intensity region and the shape of the high-intensity region are asymmetrical with each other. Etc.) can be prevented from being broken.
  • the respective shapes are designed so that the avalanche breakdown occurs simultaneously in the low-intensity region and the high-intensity region, the avalanche current can be made to flow evenly in each region.
  • a semiconductor device includes a first conductivity type semiconductor layer having an active region in which a semiconductor element is formed, and a surface portion of the semiconductor layer along the outer periphery of the active region.
  • a second conductivity type termination structure having a high strength region having a relatively high dielectric breakdown strength and a low strength region having a relatively low dielectric breakdown strength compared to the high strength region, and an insulating film
  • An upper electrode formed on the semiconductor layer and selectively passing through the insulating film and connected to the high-strength region and the low-strength region; and a contact area of the upper electrode with respect to the high-strength region; The contact areas of the upper electrode with respect to the low-strength region are different from each other (Claim 2).
  • the contact area of the upper electrode with respect to the low-strength region is reduced by increasing the contact area of the upper electrode with respect to the low-strength region to be different from the contact area of the upper electrode with respect to the high-strength region. can do. Thereby, excessive heat generation in the low strength region can be prevented, and thermal destruction can be prevented. As a result, the avalanche resistance can be improved.
  • the semiconductor layer may be made of a semiconductor material having plane orientation dependency with respect to dielectric breakdown strength.
  • the semiconductor material may contain SiC, GaN, or diamond.
  • a semiconductor device according to a third aspect of the present invention is composed of a first conductivity type SiC having a surface inclined at a predetermined off angle ⁇ with respect to the (0001) plane, and has an active region in which a semiconductor element is formed.
  • An upper electrode selectively penetrating the membrane and connected to the termination structure, the termination structure including a first side and a second side facing each other in a ⁇ 11-20> direction in plan view,
  • the tangent to the outer peripheral end of the first side extends in a direction crossing the ⁇ 11-20> direction, and the tangent to the outer peripheral end of the second side extends in a direction along the ⁇ 11-20> direction, First side length
  • the radius of curvature of the corners of direction both end portions is greater than the radius of curvature of the corners of the longitudinal ends of the second side (claim 5).
  • the dielectric breakdown strength of SiC depends on the plane orientation of SiC. For example, when the ⁇ 0001> direction is compared with the ⁇ 11-20> direction orthogonal to the ⁇ 0001> direction, the ⁇ 11-20> direction has lower dielectric breakdown strength than the ⁇ 0001> direction. Therefore, even when an electric field of the same magnitude is applied, if the direction of the electric field is the ⁇ 0001> direction, SiC is not easily destroyed. On the other hand, if the direction of the electric field is the ⁇ 11-20> direction, compared to the former. SiC is easily destroyed.
  • the tangent to the outer peripheral end of the first side extends in a direction crossing the ⁇ 11-20> direction
  • the tangent to the outer peripheral end of the second side is ⁇ 11-20>. It extends in a direction along the direction.
  • An electric field is applied to the outer peripheral edge of each side in a direction intersecting with each tangent.
  • an electric field is applied to the outer peripheral edge of the first side in the direction intersecting the tangent (direction along the ⁇ 11-20> direction), and the outer edge of the second side is intersected with the tangent ( ⁇ 11- Electric field is applied in the direction intersecting the 20> direction.
  • the first side where the electric field is applied in the direction along the ⁇ 11-20> direction is more susceptible to SiC breakdown than the second side where the electric field is applied in the direction intersecting the ⁇ 11-20> direction. Therefore, of the corners of the first side and the second side where the electric field tends to concentrate in a high electric field state (for example, avalanche resistance test etc.), the corner of the first side having a relatively low dielectric breakdown strength is broken. There is a risk.
  • the radius of curvature of the corners at both ends in the longitudinal direction of the first side is larger than the radius of curvature of the corners at both ends in the longitudinal direction of the second side, the electric field to the corners of the first side Concentration can be eased. Therefore, it is possible to prevent the corner portion of the first side from being broken in a high electric field state.
  • each radius of curvature is designed so that avalanche breakdown occurs at the corners of the first side and the second side at the same time, the avalanche current may flow evenly through the first and second sides. it can.
  • the upper electrode is connected to the first side and the second side, and a contact area of the upper electrode with respect to the first side is equal to the second side. It is preferable that it is larger than the contact area of the upper electrode.
  • the contact resistance of the upper electrode with respect to the first side can be reduced by increasing the contact area of the upper electrode with respect to the first side. Thereby, excessive heat generation in the first side can be prevented, and thermal destruction can be prevented. As a result, the avalanche resistance can be improved.
  • the upper electrode is connected to the first side and the second side, and a contact area of the upper electrode with respect to the first side and the second side
  • the contact area of the upper electrode with respect to may be equal to each other (claim 7).
  • the semiconductor device according to the third aspect includes a plurality of second conductivity type guard rings formed outside the semiconductor layer with respect to the termination structure and electrically floating with respect to the upper electrode.
  • the plurality of guard rings face each other in the ⁇ 11-20> direction in plan view, and include a ring first side close to the first side and a ring second side close to the second side,
  • the tangent to the outer peripheral edge of the first ring side extends in a direction crossing the ⁇ 11-20> direction, and the tangent to the outer peripheral edge of the second ring side extends in a direction along the ⁇ 11-20> direction.
  • the pitch of the line and space pattern on the first side of the ring is preferably narrower than the pitch of the line and space pattern on the second side of the ring.
  • a semiconductor device is made of SiC of the first conductivity type having a surface inclined at a predetermined off angle ⁇ with respect to the (0001) plane, and has an active region in which a semiconductor element is formed.
  • a second conductive layer including a semiconductor layer and a first side and a second side formed in a square ring along the outer periphery of the active region on the surface portion of the semiconductor layer and facing each other in a ⁇ 11-20> direction in a plan view;
  • a sectional structure including a mold termination structure and an upper electrode formed on the semiconductor layer via an insulating film and selectively penetrating the insulating film and connected to the first side and the second side.
  • the tangent to the outer peripheral end of the first side extends in a direction crossing the ⁇ 11-20> direction, and the tangent to the outer peripheral end of the second side extends in a direction along the ⁇ 11-20> direction, Before the first side The contact area of the upper electrode is larger than the contact area of the upper electrode with respect to said second side (claim 9).
  • a semiconductor device includes an active region made of SiC of the first conductivity type having a surface inclined at a predetermined off angle ⁇ with respect to the (0001) plane, and in which a semiconductor element is formed.
  • a plurality of second-conductivity type guard rings that are floating in a floating manner, the plurality of guard rings including a first ring side and a second ring side facing each other in a ⁇ 11-20> direction in plan view, In view, the tangent to the outer peripheral edge of the first side of the ring extends in a direction crossing the ⁇ 11-20> direction, and the tangent to the outer peripheral edge of the second side of the ring is along the ⁇ 11-20> direction.
  • the pitch of the line-and-space pattern of the ring first side is narrower than the pitch of the line-and-space pattern of the ring second side (claim 10).
  • the depletion layers generated by the junction of each ring first side and the semiconductor layer can be continuously connected and spread, so The electric field can be relaxed.
  • FIG. 1 is a schematic plan view of a semiconductor device according to the first embodiment of the present invention.
  • 2A and 2B are cross-sectional views of the semiconductor device, in which FIG. 2A is a cross-sectional view taken along a cutting line IIa-IIa in FIG. 1, and FIG. 2B is a cutting line in FIG. The cut surfaces at IIb-IIb are shown respectively.
  • FIG. 3 is a schematic plan view of a semiconductor device according to the second embodiment of the present invention.
  • 4 (a) and 4 (b) are cross-sectional views of the semiconductor device, in which FIG. 4 (a) is a cut surface taken along the cutting line IVa-IVa in FIG. 3, and FIG. 4 (b) is a cutting line in FIG.
  • FIG. 5 is a schematic plan view of a semiconductor device according to the third embodiment of the present invention.
  • 6 (a) and 6 (b) are cross-sectional views of the semiconductor device, in which FIG. 6 (a) is a cut surface taken along the cutting line VIa-VIa of FIG. 5, and FIG. 6 (b) is a cutting line of FIG.
  • the cut surfaces at VIb-VIb are shown respectively.
  • FIG. 7 is a schematic plan view of a semiconductor device according to the fourth embodiment of the present invention.
  • 8A and 8B are cross-sectional views of the semiconductor device, in which FIG. 8A is a cut surface taken along the cutting line VIIIa-VIIIa of FIG. 7, and FIG. 8B is a cutting line of FIG.
  • the cut surfaces at VIIIb-VIIIb are shown respectively.
  • FIG. 1 is a schematic plan view of a semiconductor device according to the first embodiment of the present invention.
  • the semiconductor device 1 is a power MOSFET (Metal-Oxide-Semiconductor) using SiC (silicon carbide).
  • Field Effect Transistor) elements (individual elements), for example, the length in the vertical direction on the paper surface of FIG. 1 is about 1 mm.
  • the semiconductor device 1 includes an active region 3 that is disposed at a central portion on an SiC substrate 2 as an example of a semiconductor layer and functions as a field effect transistor.
  • a square annular termination structure 4 is formed on the peripheral edge of the active region 3 along the outer periphery thereof.
  • 2A and 2B are cross-sectional views of the semiconductor device, in which FIG. 2A is a cross-sectional view taken along a cutting line IIa-IIa in FIG. 1, and FIG. 2B is a cutting line in FIG. The cut surfaces at IIb-IIb are shown respectively.
  • the semiconductor device 1 is a so-called DMOS (Double-Diffusion). (Metal-Oxide-Semiconductor) structure.
  • DMOS Double-Diffusion
  • the double diffusion technique cannot be applied, and a device having a DMOS structure is manufactured by double-implantation.
  • the SiC substrate 2 is n-type and functions as a drain region of the field effect transistor.
  • the SiC substrate 2 will be specifically described.
  • the SiC constituting the SiC substrate 2 is a material exhibiting a crystal polymorph (polytype) having the same composition and various laminated structures, and there are several hundred or more polytypes.
  • the SiC substrate 2 is 4H—SiC, but is not limited thereto, and may be 3C—SiC, 2H—SiC, 6H—SiC, 15R—SiC, or the like. Among these, hexagonal SiC such as 6H—SiC is preferable.
  • the crystal structure of 4H—SiC can be approximated by a hexagonal system, and four carbon atoms are bonded to one silicon atom.
  • Four carbon atoms are located at four vertices of a regular tetrahedron having a silicon atom arranged at the center.
  • one silicon atom is positioned in the ⁇ 0001> direction with respect to the carbon atom, and the other three carbon atoms are positioned in the ⁇ 000-1> direction with respect to the silicon atom.
  • the ⁇ 0001> direction and the ⁇ 000-1> direction are along the axial direction of the hexagonal column, and the plane (the top surface of the hexagonal column) having the ⁇ 0001> direction as a normal line is the (0001) plane (Si plane).
  • the surface (the lower surface of the hexagonal column) whose normal is the ⁇ 000-1> direction is the (000-1) surface (C surface).
  • the SiC substrate 2 has a predetermined off angle ⁇ .
  • the main surface (surface 21) of SiC substrate 2 is a surface inclined at an angle ⁇ in the ⁇ 11-20> direction with respect to the (0001) plane. That is, the surface 21 of the SiC substrate 2 has a normal n direction that does not coincide with the ⁇ 0001> direction and an off angle ⁇ in the ⁇ 11-20> direction (off direction) with respect to the (0001) plane. Inclined.
  • the off direction refers to the direction in which the normal n of the SiC substrate 2 is inclined with respect to the ⁇ 0001> direction, and is indicated by the direction of a vector obtained by projecting (projecting) the normal n from the ⁇ 0001> direction onto the (0001) plane. It is. That is, in this embodiment, the direction of the projection vector of the normal line n coincides with the ⁇ 11-20> direction.
  • the SiC substrate 2 includes a flat terrace surface 23 composed of the (0001) plane, and a step portion of the terrace surface 23 that is generated when the surface 21 is inclined with respect to the (0001) plane (off angle ⁇ ).
  • the step portion has a step surface (not shown) which is a (11-20) plane perpendicular to the ⁇ 11-20> direction.
  • a plurality of p-type wells 6 are formed in a lattice arrangement on the surface 21 side of the SiC substrate 2 to form an active region 3.
  • a drain electrode 7 made of, for example, a nickel metal film is formed on the back surface 22 of the SiC substrate 2.
  • each p-type well 6 an n + -type source region 8 and a p + -type well contact region 9 surrounded by the n + -type source region 8 are formed.
  • a gate electrode 10 is formed so as to straddle the adjacent p-type well 6, and a gate insulating film 11 is interposed between the gate electrode 10 and the SiC substrate 2.
  • the gate electrode 10 extends between the n + -type source region 8 and the SiC substrate 2 (region between the p-type wells 6) as a drain region, and is formed of an inversion layer (channel) on the surface of the p-type well 6. Control formation.
  • an interlayer film 12 as an example of an insulating film made of, for example, silicon oxide is formed so as to cover gate electrode 10.
  • the interlayer film 12 further covers the active region 3 and the surrounding region.
  • a contact hole 13 is selectively formed in the central region of the p-type well 6.
  • the contact hole 13 is formed in a region where a part of the p + type well contact region 9 and the surrounding n + type source region 8 can be exposed.
  • a source electrode 14 (for example, made of aluminum) is formed as an example of an upper electrode that covers most of the substrate so as to enter the contact hole 13. Accordingly, the n + type source region 8 has the same potential as the source electrode 14. Further, since the p-type well 6 is connected to the source electrode 14 through the p + -type well contact region 9, it has the same potential as the source electrode 14.
  • the termination structure 4 formed by introducing p-type impurities is formed in the peripheral portion of the active region 3.
  • This termination structure 4 is formed over the entire circumference of the active region 3.
  • a contact hole 15 corresponding to the termination structure 4 is formed in the interlayer film 12.
  • the contact hole 15 is formed in a square ring having a constant width (a constant opening width over the entire circumference) over the entire circumference of the termination structure 4.
  • the source electrode 14 is in contact with the termination structure 4 at a portion exposed to the contact hole 15 (all of a first side 41 to a fourth side 44 described later). Thereby, the termination structure 4 is fixed to the source potential (for example, 0 V).
  • the termination structure 4 By fixing the termination structure 4 to the same potential as the source, the electric field distribution in the peripheral region of the active region 3 can be made uniform and stabilized. Furthermore, the depletion layer 16 (two-dot chain line) extending from the p-type well 6 can be extended beyond the termination structure 4.
  • the termination structure 4 includes a first side 41 as an example of a low-intensity region and a second side 42 as an example of a high-strength region facing each other in the ⁇ 11-20> direction in a plan view, and ⁇ 11-20> includes a third side 43 and a fourth side 44 facing each other in a direction orthogonal to the direction.
  • the SiC substrate 2 is an off substrate having an off angle ⁇ . Therefore, the relationship between the tangent 41L at the outer peripheral end of the first side 41 and the tangent 42L at the outer peripheral end of the second side 42 with respect to the ⁇ 11-20> direction is different from each other. Specifically, as shown in FIG.
  • the tangent line 41L of the first side 41 extends in a direction crossing the ⁇ 11-20> direction
  • the tangent line 42L of the second side 42 is It extends in the direction along the ⁇ 11-20> direction (in this embodiment, parallel to the ⁇ 11-20> direction).
  • the tangent line 41L and the tangent line 42L can be drawn by, for example, translating a straight line inclined at an off angle ⁇ with respect to the surface 21 of the SiC substrate 2 along the surface 21.
  • the radius of curvature R 1 of the corner portion 41 C at both ends in the longitudinal direction of the first side 41 is larger than the radius of curvature R 2 of the corner portion 42 C at both ends in the longitudinal direction of the second side 42.
  • the corner portions 41C and 42C are portions formed by the first side 41 and the second side 42 intersecting with the third side 43 and the fourth side 44, respectively.
  • the radius of curvature R 1 is 60 ⁇ m to 100 ⁇ m
  • the radius of curvature R 2 is 20 ⁇ m to 100 ⁇ m.
  • the shape of the first side 41 and the shape of the second side 42 are asymmetric with respect to the symmetry axis a passing through the centers of the third side 43 and the fourth side 44. It has become a relationship.
  • the dielectric breakdown strength of SiC used as a semiconductor substrate in this embodiment depends on the plane orientation of SiC. For example, when the ⁇ 0001> direction is compared with the ⁇ 11-20> direction, the dielectric breakdown strength is lower in the ⁇ 11-20> direction than in the ⁇ 0001> direction. Therefore, even when an electric field of the same magnitude is applied, if the direction of the electric field is the ⁇ 0001> direction, SiC is not easily destroyed. On the other hand, if the direction of the electric field is the ⁇ 11-20> direction, compared to the former. SiC is easily destroyed.
  • the tangent line 41L of the first side 41 extends in a direction crossing the ⁇ 11-20> direction in a cross-sectional view, whereas the tangent line 42L of the second side 42 is ⁇ 11. It extends in a direction along the ⁇ 20> direction (in this embodiment, parallel to the ⁇ 11-20> direction).
  • an electric field is applied to each outer peripheral end of the first side 41 and the second side 42 in a direction intersecting with the tangent lines 41L and 42L.
  • an electric field is applied to the outer peripheral end of the first side 41 in the direction intersecting the tangent line 41L (direction along the ⁇ 11-20> direction), and the outer peripheral end of the second side 42 is a direction intersecting the tangent line 42L.
  • An electric field is applied in the direction intersecting the ⁇ 11-20> direction. Therefore, the first side 41 where the electric field is applied in the direction along the ⁇ 11-20> direction is more susceptible to destruction of SiC than the second side 42 where the electric field is applied in the direction intersecting the ⁇ 11-20> direction.
  • the first side having a relatively low dielectric breakdown strength among the corners 41C and 42C of the first side 41 and the second side 42 in which the electric field tends to concentrate in a high electric field state for example, an avalanche resistance test.
  • a high electric field state for example, an avalanche resistance test.
  • the radius of curvature R 1 of the corner portion 41C in the longitudinal direction both end portions of the first side 41 is greater than the radius of curvature R 2 of the corner portions 42C of the longitudinal ends of the second side 42 Yes.
  • side 41 can be eased. Therefore, it is possible to prevent the corner portion 41C of the first side 41 from being destroyed in the high electric field state.
  • each of the curvature radii R 1 and R 2 is designed so that the avalanche breakdown occurs at the corner 41C of the first side 41 and the corner 42C of the second side 42 at the same time, the avalanche current is changed to the first side 41. It is also possible to flow evenly on the second side 42.
  • FIG. 3 is a schematic plan view of a semiconductor device according to the second embodiment of the present invention.
  • 4 (a) and 4 (b) are cross-sectional views of the semiconductor device, in which FIG. 4 (a) is a cut surface taken along the cutting line IVa-IVa in FIG. 3, and FIG. 4 (b) is a cutting line in FIG.
  • the cut surfaces at IVb-IVb are shown respectively.
  • FIG. 4 the same reference numerals are given to the portions corresponding to the respective portions shown in FIG. 1 and FIG.
  • the radius of curvature R 1 of the corner portion 41 C of the first side 41 is the same as the radius of curvature R 2 of the corner portion 42 C of the second side 42. That is, the shape of the first side 41 and the shape of the second side 42 are in a line-symmetric relationship with respect to the symmetry axis a.
  • the opening width of the contact hole 15 is not constant. Specifically, the opening width W 1 of the portion exposing the first side 41, and the opening width W 2 of the portion exposing the second side 42, are different from each other. Specifically, the opening width W 1 is wider than the opening width W 2.
  • the contact resistance of the source electrode 14 with respect to the first side 41 can be reduced by reducing the contact area of the source electrode 14 with respect to the first side 41. Thereby, excessive heat generation at the first side 41 can be prevented, and thermal destruction can be prevented. As a result, the avalanche resistance can be improved.
  • FIG. 5 is a schematic plan view of a semiconductor device according to the third embodiment of the present invention.
  • 6 (a) and 6 (b) are cross-sectional views of the semiconductor device, in which FIG. 6 (a) is a cut surface taken along the cutting line VIa-VIa of FIG. 5, and FIG. 6 (b) is a cutting line of FIG. The cut surfaces at VIb-VIb are shown respectively.
  • 5 and FIG. 6, parts corresponding to those shown in FIG. 1 and FIG. 2 are given the same reference numerals.
  • the radius of curvature R 1 of the corner portion 41 C of the first side 41 is the same as the radius of curvature R 2 of the corner portion 42 C of the second side 42. That is, the shape of the first side 41 and the shape of the second side 42 are in a line-symmetric relationship with respect to the symmetry axis a.
  • a plurality of guard rings 5 are formed along the outer periphery of the active region 3 so as to surround the termination structure 4.
  • the plurality of guard rings 5 are formed in a similar shape to the termination structure 4, and are arranged outside the SiC substrate 2 with a certain distance from the termination structure 4.
  • the distance between the termination structure 4 and the guard ring 5 is substantially constant throughout the entire circumference. In FIG. 5, only two guard rings 5 are shown for ease of illustration, but there are three, four or more guard rings 5 (in FIG. 6, five guard rings 5). It may be a ring 5).
  • the plurality of guard rings 5 are formed by introducing p-type impurities into the surface 21 of the SiC substrate 2 around the active region 3 in a region spaced apart from the termination structure 4.
  • the plurality of guard rings 5 are covered with an interlayer film 12 covering the surface 21 of the SiC substrate 2 and are held in an electrically floating state.
  • the source electrode 14 may selectively face a plurality of guard rings 5 via the interlayer film 12, or may face all the guard rings 5.
  • the source electrode 14 may not be opposed to the guard ring 5 because the peripheral portion thereof is disposed between the guard ring 5 and the termination structure 4.
  • each guard ring 5 has a ring first side 51 and a ring second side 52 that face each other in the ⁇ 11-20> direction in a plan view, and a direction orthogonal to the ⁇ 11-20> direction.
  • a ring third side 53 and a ring fourth side 54 that face each other are included.
  • the guard ring 5 also has a relationship between the tangent line 51L at the outer peripheral end of the ring first side 51 and the tangent line 52L at the outer peripheral end of the ring second side 52 with respect to the ⁇ 11-20> direction. Is different. Specifically, as shown in FIG.
  • the tangent line 51L of the ring first side 51 extends in a direction crossing the ⁇ 11-20> direction in a cross-sectional view, whereas the tangent line 52L of the ring second side 52 is shown. Extends in a direction along the ⁇ 11-20> direction (in this embodiment, parallel to the ⁇ 11-20> direction).
  • the tangent line 51L and the tangent line 52L can be drawn by, for example, translating a straight line inclined at an off angle ⁇ with respect to the surface 21 of the SiC substrate 2 along the surface 21.
  • the pitch of the line and space pattern on the ring first side 51 is narrower than the pitch of the line and space pattern on the second ring side 52.
  • the occupation ratio of the ring first side 51 with respect to the unit width W is The occupancy rate of the ring second side 52 with respect to the unit width W is larger.
  • the occupation ratio of the ring first side 51 is 60 to 80%
  • the occupation ratio of the ring second side 52 is 20 to 40%.
  • the electric field distribution in the peripheral region of the active region 3 can be made uniform and stabilized by fixing the termination structure 4 to the same potential as the source. Further, the depletion layer 16 (two-dot chain line) extending from the p-type well 6 extends beyond the termination structure 4, is connected to the depletion layer 17 (solid line), and extends toward the end face of the SiC substrate 2. Thereby, the concentration of the electric field can be more effectively mitigated.
  • the pitch of the line and space pattern of the ring first side 51 is narrower than the pitch of the line and space pattern of the ring second side 52. Therefore, in the group of the ring first sides 51, the depletion layers 17 generated by the joining of each ring first side 51 and the SiC substrate 2 can be continuously connected and expanded. The electric field can be further relaxed.
  • FIG. 7 is a schematic plan view of a semiconductor device according to the fourth embodiment of the present invention.
  • 8A and 8B are cross-sectional views of the semiconductor device, in which FIG. 8A is a cut surface taken along the cutting line VIIIa-VIIIa of FIG. 7, and FIG. 8B is a cutting line of FIG. The cut surfaces at VIIIb-VIIIb are shown respectively.
  • 7 and 8 parts corresponding to those shown in FIGS. 1 to 6 are given the same reference numerals.
  • the semiconductor device 71 is an example in which the features of the semiconductor devices according to the first, second, and third embodiments are combined. That is, in the contact hole 15 of the first embodiment, as in the second embodiment, a difference between the opening width W 1 and the opening width W 2 is provided, and the outer periphery of the active region 3 is surrounded so as to surround the termination structure 4. Are provided with a plurality of guard rings 5.
  • this invention can also be implemented with another form.
  • a configuration in which the conductivity type of each semiconductor portion of the semiconductor devices 1, 31, 61, 71 described above is reversed may be employed.
  • the p-type portion may be n-type and the n-type portion may be p-type.
  • the termination structure 4 may be omitted in the first embodiment and the second embodiment.
  • the contact hole 15 for making contact between the termination structure 4 and the source electrode 14 does not need to be opened perpendicularly to the surface 21 of the SiC substrate 2, for example, a taper extending toward the surface of the interlayer film 12. You may open in the shape of a taper which narrows.
  • the semiconductor employed in the semiconductor devices 1, 31, 61, 71 is not limited to SiC, but may be a semiconductor material having a plane orientation dependency with respect to dielectric breakdown strength, specifically, GaN, diamond, or the like. .
  • an example in which the present invention is applied to a power MOSFET has been described.
  • the present invention is not limited to an IGBT (Insulated). Gate Bipolar Transistor), JFET (Junction Field Effect) Transistor) and other structure semiconductor devices can be similarly applied.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】終端構造に対する局所的な電界集中を緩和することができる半導体装置を提供すること。 【解決手段】アクティブ領域３を有するｎ型ＳｉＣ基板２と、アクティブ領域３の外周に沿って形成されたｐ型の終端構造４と、層間膜１２を介してＳｉＣ基板２上に形成され、層間膜１２を選択的に貫通して終端構造４に接続されたソース電極１４とを含む半導体装置１において、終端構造４が、相対的に絶縁破壊強度が高い第二辺４２と、第二辺４２に比べて相対的に絶縁破壊強度が低い第一辺４１とを形成し、第二辺４２の形状と第一辺４１の形状を、互いに非対称にする。

Description

半導体装置
　本発明は、半導体装置に関する。
　パワーエレクトロニクス分野では、高電圧が印加される高耐圧半導体装置（パワーデバイス）が用いられている。
　たとえば、特許文献１は、ｎ＋ドレイン層上に積層されたｎドリフト層と、ｎドリフト層の表面層に形成されたｐベース領域と、ｐベース領域内に形成されたｎ＋ソース領域と、ｐベース領域と重複して形成された高濃度のｐ＋ウェル領域と、ｎ＋ソース領域とｎドリフト層の表面露出部とに挟まれたｐベース領域の表面上に、ゲート酸化膜を介して設けられたゲート電極層と、ｎ＋ソース領域とｐ＋ウェル領域とに共通に接触するソース電極と、ｎ＋ドレイン層の裏面に設けられたドレイン電極と、ゲート電極層とソース電極とを絶縁する層間絶縁膜とを含む、ＳｉＣ縦型ＭＯＳＦＥＴを開示している。
特開２０００－２２１３７号公報
　本発明の第１の局面に係る半導体装置は、半導体素子が形成されたアクティブ領域を有する第１導電型の半導体層と、前記半導体層の表面部に前記アクティブ領域の外周に沿って形成された第２導電型の終端構造と、絶縁膜を介して前記半導体層上に形成され、前記絶縁膜を選択的に貫通して前記終端構造に接続された上部電極とを含み、前記終端構造は、相対的に絶縁破壊強度が高い高強度領域と、前記高強度領域に比べて相対的に絶縁破壊強度が低い低強度領域とを有し、前記高強度領域の形状と前記低強度領域の形状は、互いに非対称である（請求項１）。
　この構成によれば、低強度領域の形状を電界が集中し難い形状にして、低強度領域の形状と高強度領域の形状を互いに非対称にすることによって、高電界状態時（たとえば、アバランシェ耐量試験等）における低強度領域の破壊を防止することができる。とりわけ、低強度領域および高強度領域にアバランシェ降伏が同時に発生するように、それぞれの形状を設計すれば、アバランシェ電流を各領域に均等に流すこともできる。
　また、本発明の第２の局面に係る半導体装置は、半導体素子が形成されたアクティブ領域を有する第１導電型の半導体層と、前記半導体層の表面部に前記アクティブ領域の外周に沿って形成され、相対的に絶縁破壊強度が高い高強度領域と、前記高強度領域に比べて相対的に絶縁破壊強度が低い低強度領域とを有する第２導電型の終端構造と、絶縁膜を介して前記半導体層上に形成され、前記絶縁膜を選択的に貫通して前記高強度領域および前記低強度領域に接続された上部電極とを含み、前記高強度領域に対する前記上部電極の接触面積と、前記低強度領域に対する前記上部電極の接触面積は、互いに異なる（請求項２）。
　相対的に絶縁破壊強度が低い低強度領域では、高強度領域に比べてアバランシェ電流が流れたときの電流密度が高くなり易い。そこで、本発明の構成によれば、低強度領域に対する上部電極の接触面積を大きくして、高強度領域に対する上部電極の接触面積と異ならせることによって、低強度領域に対する上部電極の接触抵抗を小さくすることができる。これにより、低強度領域における過剰発熱を防止し、熱破壊を防止することができる。その結果、アバランシェ耐量を向上させることができる。
　前記第１および第２の局面に係る半導体装置では、前記半導体層は、絶縁破壊強度に関して面方位依存性を有する半導体材料からなっていてもよい（請求項３）。その場合、前記半導体材料は、ＳｉＣ、ＧａＮまたはダイヤモンドを含んでいてもよい（請求項４）。
　本発明の第３の局面に係る半導体装置は、（０００１）面に対して所定のオフ角θで傾斜した表面を有する第１導電型のＳｉＣからなり、半導体素子が形成されたアクティブ領域を有する半導体層と、前記半導体層の前記表面部に前記アクティブ領域の外周に沿って四角環状に形成された第２導電型の終端構造と、絶縁膜を介して前記半導体層上に形成され、前記絶縁膜を選択的に貫通して前記終端構造に接続された上部電極とを含み、前記終端構造は、平面視において＜１１－２０＞方向で互いに向かい合う第一辺および第二辺を含み、断面視において、前記第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、前記第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びるものであり、前記第一辺の長手方向両端部における角部の曲率半径は、前記第二辺の長手方向両端部の角部の曲率半径よりも大きい（請求項５）。
　ＳｉＣの絶縁破壊強度は、ＳｉＣの面方位に依存する。たとえば、＜０００１＞方向と、＜０００１＞方向に直交する＜１１－２０＞方向を比べると、＜１１－２０＞方向は、＜０００１＞方向に比べて絶縁破壊強度が低い。そのため、同じ大きさの電界が加わる場合でも、その電界の方向が＜０００１＞方向であればＳｉＣが破壊され難く、一方、その電界の方向が＜１１－２０＞方向であれば、前者に比べてＳｉＣが破壊され易い。
　本発明の終端構造の第一辺および第二辺に関して、第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びている。各辺の外周端には、それぞれの接線と交差する方向に電界がかかることになる。つまり、第一辺の外周端には、接線と交差する方向（＜１１－２０＞方向に沿う方向）に電界がかかり、第二辺の外周端には、接線と交差する方向（＜１１－２０＞方向と交差する方向）に電界がかかる。したがって、＜１１－２０＞方向に沿う方向に電界がかかる第一辺は、＜１１－２０＞方向と交差する方向に電界がかかる第二辺に比べてＳｉＣが破壊され易い。そのため、高電界状態時（たとえば、アバランシェ耐量試験等）に電界が集中しやすい第一辺および第二辺の各角部のうち、相対的に絶縁破壊強度が低い第一辺の角部が破壊するおそれがある。
　そこで、本発明では、第一辺の長手方向両端部における角部の曲率半径が、第二辺の長手方向両端部の角部の曲率半径よりも大きいので、第一辺の角部への電界集中を緩和することができる。そのため、高電界状態時における第一辺の角部の破壊を防止することができる。とりわけ、第一辺の角部および第二辺の角部にアバランシェ降伏が同時に発生するように、それぞれの曲率半径を設計すれば、アバランシェ電流を第一辺および第二辺に均等に流すこともできる。
　前記第３の局面に係る半導体装置では、前記上部電極は、前記第一辺および前記第二辺に接続されており、前記第一辺に対する前記上部電極の接触面積は、前記第二辺に対する前記上部電極の接触面積よりも大きいことが好ましい（請求項６）。
　相対的に絶縁破壊強度が低い第一辺では、第二辺に比べてアバランシェ電流が流れたときの電流密度が高くなり易い。そこで、本発明の構成によれば、第一辺に対する上部電極の接触面積を大きくすることによって、第一辺に対する上部電極の接触抵抗を小さくすることができる。これにより、第一辺における過剰発熱を防止し、熱破壊を防止することができる。その結果、アバランシェ耐量を向上させることができる。
　また、前記第３の局面に係る半導体装置では、前記上部電極は、前記第一辺および前記第二辺に接続されており、前記第一辺に対する前記上部電極の接触面積と、前記第二辺に対する前記上部電極の接触面積は、互いに等しくてもよい（請求項７）。
　また、前記第３の局面に係る半導体装置は、前記終端構造に対して前記半導体層の外側に形成され、前記上部電極に対して電気的にフローティングされた複数の第２導電型のガードリングをさらに含む場合、前記複数のガードリングは、平面視において＜１１－２０＞方向で互いに向かい合い、前記第一辺に近いリング第一辺および前記第二辺に近いリング第二辺を含み、断面視において、前記リング第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、前記リング第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びるものであり、前記リング第一辺のラインアンドスペースパターンのピッチは、前記リング第二辺のラインアンドスペースパターンのピッチよりも狭いことが好ましい（請求項８）。
　この構成によれば、複数のリング第一辺の群において、各リング第一辺と半導体層との接合によって発生する空乏層同士を連続的に繋げて広げることができるので、リング第一辺での電界を緩和することができる。
　本発明の第４の局面に係る半導体装置は、（０００１）面に対して所定のオフ角θで傾斜した表面を有する第１導電型のＳｉＣからなり、半導体素子が形成されたアクティブ領域を有する半導体層と、前記半導体層の前記表面部に前記アクティブ領域の外周に沿って四角環状に形成され、平面視において＜１１－２０＞方向で互いに向かい合う第一辺および第二辺を含む第２導電型の終端構造と、絶縁膜を介して前記半導体層上に形成され、前記絶縁膜を選択的に貫通して前記第一辺および前記第二辺に接続された上部電極とを含み、断面視において、前記第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、前記第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びるものであり、前記第一辺に対する前記上部電極の接触面積は、前記第二辺に対する前記上部電極の接触面積よりも大きい（請求項９）。
　この構成によれば、第一辺に対する上部電極の接触面積を小さくすることによって、第一辺に対する上部電極の接触抵抗を小さくすることができる。これにより、第一辺における過剰発熱を防止し、熱破壊を防止することができる。その結果、アバランシェ耐量を向上させることができる。
　本発明の第５の局面に係る半導体装置は、（０００１）面に対して所定のオフ角θで傾斜した表面を有する第１導電型のＳｉＣからなり、半導体素子が形成されたアクティブ領域を有する半導体層と、絶縁膜を介して前記半導体層上に形成された上部電極と、前記半導体層の前記表面部に前記アクティブ領域の外周に沿って四角環状に形成され、前記上部電極に対して電気的にフローティングされた複数の第２導電型のガードリングとを含み、前記複数のガードリングは、平面視において＜１１－２０＞方向で互いに向かい合うリング第一辺およびリング第二辺を含み、断面視において、前記リング第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、前記リング第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びるものであり、前記リング第一辺のラインアンドスペースパターンのピッチは、前記リング第二辺のラインアンドスペースパターンのピッチよりも狭い（請求項１０）。
　この構成によれば、複数のリング第一辺の群において、各リング第一辺と半導体層との接合によって発生する空乏層同士を連続的に繋げて広げることができるので、リング第一辺での電界を緩和することができる。
図１は、本発明の第１実施形態に係る半導体装置の模式的な平面図である。 図２（ａ）（ｂ）は、前記半導体装置の断面図であって、図２（ａ）は図１の切断線IIａ－IIａでの切断面、図２（ｂ）は図１の切断線IIｂ－IIｂでの切断面をそれぞれ示す。 図３は、本発明の第２実施形態に係る半導体装置の模式的な平面図である。 図４（ａ）（ｂ）は、前記半導体装置の断面図であって、図４（ａ）は図３の切断線IVａ－IVａでの切断面、図４（ｂ）は図３の切断線IVｂ－IVｂでの切断面をそれぞれ示す。 図５は、本発明の第３実施形態に係る半導体装置の模式的な平面図である。 図６（ａ）（ｂ）は、前記半導体装置の断面図であって、図６（ａ）は図５の切断線VIａ－VIａでの切断面、図６（ｂ）は図５の切断線VIｂ－VIｂでの切断面をそれぞれ示す。 図７は、本発明の第４実施形態に係る半導体装置の模式的な平面図である。 図８（ａ）（ｂ）は、前記半導体装置の断面図であって、図８（ａ）は図７の切断線VIIIａ－VIIIａでの切断面、図８（ｂ）は図７の切断線VIIIｂ－VIIIｂでの切断面をそれぞれ示す。
　以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
　図１は、本発明の第１実施形態に係る半導体装置の模式的な平面図である。
　半導体装置１は、ＳｉＣ（炭化シリコン）を用いたパワーＭＯＳＦＥＴ(Metal-Oxide-Semiconductor
Field Effect Transistor)素子（個別素子）を含み、たとえば、図１の紙
面における上下方向の長さは１ｍｍ程度である。
　半導体装置１は、半導体層の一例としてのＳｉＣ基板２上の中央部に配置され、電界効果トランジスタとして機能するアクティブ領域３を備えている。このアクティブ領域３の周縁部には、その外周に沿って四角環状の終端構造４が形成されている。
　図２（ａ）（ｂ）は、前記半導体装置の断面図であって、図２（ａ）は図１の切断線IIａ－IIａでの切断面、図２（ｂ）は図１の切断線IIｂ－IIｂでの切断面をそれぞれ示す。
　半導体装置１は、いわゆるＤＭＯＳ（Double-Diffusion
Metal-Oxide-Semiconductor）構造を有している。ただし、ＳｉＣプロセスでは、二重拡散技術を応用することはできず、二重イオン注入（Double-Implantation）によってＤＭＯＳ構造のデバイスが作製される。
　ＳｉＣ基板２は、この実施形態では、ｎ型であり、電界効果トランジスタのドレイン領域として機能する。ここで、ＳｉＣ基板２について具体的に説明する。
　ＳｉＣ基板２を構成するＳｉＣは、同一の組成で様々な積層構造をとる結晶多形（ポリタイプ）を示す材料であり、数１００種類以上のポリタイプが存在する。この実施形態では、ＳｉＣ基板２は、４Ｈ－ＳｉＣであるが、これに限らず、たとえば、３Ｃ－ＳｉＣ、２Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、１５Ｒ－ＳｉＣなどであってもよい。これらの中では、６Ｈ－ＳｉＣなどの六方晶ＳｉＣが好ましい。
　４Ｈ－ＳｉＣの結晶構造は、六方晶系で近似することができ、１つのシリコン原子に対して４つの炭素原子が結合している。４つの炭素原子は、シリコン原子を中央に配置した正四面体の４つの頂点に位置している。これらの４つの炭素原子は、１つのシリコン原子が炭素原子に対して＜０００１＞方向に位置し、他の３つの炭素原子がシリコン原子に対して＜０００－１＞方向に位置している。＜０００１＞方向および＜０００－１＞方向は六角柱の軸方向に沿い、この＜０００１＞方向を法線とする面（六角柱の頂面）が（０００１）面（Ｓｉ面）である。一方、＜０００－１＞方向を法線とする面（六角柱の下面）が（０００－１）面（Ｃ面）である。
　そして、この実施形態では、ＳｉＣ基板２は、所定のオフ角θを有している。具体的には、ＳｉＣ基板２の主面（表面２１）が、（０００１）面に対して＜１１－２０＞方向に角度θで傾斜した面となっている。すなわち、ＳｉＣ基板２の表面２１は、その法線ｎの方向が＜０００１＞方向と一致しておらず、（０００１）面に対して＜１１－２０＞方向（オフ方向）にオフ角θで傾斜している。オフ方向とは、＜０００１＞方向に対するＳｉＣ基板２の法線ｎの傾斜する方向を指し、＜０００１＞方向から法線ｎを（０００１）面に投影（射影）したベクトルの向きで示されるものである。すなわち、この実施形態では、法線ｎの投影ベクトルの向きが、＜１１－２０＞方向に一致している。
　これにより、ＳｉＣ基板２は、（０００１）面から構成される平坦なテラス面２３と、表面２１が（０００１）面に対して傾斜すること（オフ角θ）により生じるテラス面２３の段差部分とから形成され、段差部分は＜１１－２０＞方向に垂直な（１１－２０）面であるステップ面（図示せず）を有している。
　このＳｉＣ基板２の表面２１側には、複数のｐ型ウェル６が格子配列されて多数形成されていて、アクティブ領域３を形成している。また、ＳｉＣ基板２の裏面２２には、たとえば、ニッケル金属膜からなるドレイン電極７が形成されている。
　個々のｐ型ウェル６内には、ｎ＋型ソース領域８と、このｎ＋型ソース領域８に取り囲まれたｐ＋型ウェルコンタクト領域９とが形成されている。そして、隣接するｐ型ウェル６に跨るようにゲート電極１０が形成されており、このゲート電極１０とＳｉＣ基板２との間にゲート絶縁膜１１が介在されている。ゲート電極１０は、ｎ＋型ソース領域８とドレイン領域としてのＳｉＣ基板２（ｐ型ウェル６の間の領域）との間に跨っていて、ｐ型ウェル６の表面における反転層（チャネル）の形成を制御する。
　さらに、ゲート電極１０を覆うように、たとえば酸化シリコンからなる絶縁膜の一例としての層間膜１２が形成されている。この層間膜１２は、さらにアクティブ領域３からその周囲の領域をも覆っている。層間膜１２には、ｐ型ウェル６の中央領域にコンタクトホール１３が選択的に形成されている。このコンタクトホール１３は、ｐ＋型ウェルコンタクト領域９およびその周囲のｎ＋型ソース領域８の一部を露出させることができる領域に形成されている。コンタクトホール１３に入り込むように、基板上の大部分を覆う上部電極の一例としてのソース電極１４（たとえばアルミニウムからなるもの）が形成されている。したがって、ｎ＋型ソース領域８は、ソース電極１４と同電位となる。また、ｐ型ウェル６は、ｐ＋型ウェルコンタクト領域９を介してソース電極１４に接続されるので、このソース電極１４と同電位となる。
　前述のように、アクティブ領域３の周縁部には、ｐ型不純物を導入して形成された終端構造４が形成されている。この終端構造４は、アクティブ領域３の全周に渡って形成されている。そして、層間膜１２には、終端構造４に対応するコンタクトホール１５が形成されている。コンタクトホール１５は、終端構造４の全周に渡って一定幅（開口幅が全周に渡って一定）の四角環状に形成されている。終端構造４には、コンタクトホール１５に露出する部分（後述する第一辺４１～第四辺４４全て）において、ソース電極１４が接している。これにより、終端構造４は、ソース電位（たとえば０Ｖ）に固定されることになる。終端構造４をソースと同電位に固定することで、アクティブ領域３の周囲領域における電界分布を均一化および安定化することができる。さらに、ｐ型ウェル６から広がる空乏層１６（二点鎖線）を、終端構造４を超えて広げることができる。
　終端構造４は、図１に示すように、平面視において＜１１－２０＞方向で互いに向かい合う低強度領域の一例としての第一辺４１および高強度領域の一例としての第二辺４２、および＜１１－２０＞方向に直交する方向で互いに向かい合う第三辺４３および第四辺４４を含む。
　この実施形態では、ＳｉＣ基板２がオフ角θを有するオフ基板である。そのため、＜１１－２０＞方向に対する、第一辺４１の外周端の接線４１Ｌおよび第二辺４２の外周端の接線４２Ｌそれぞれの関係が互いに異なっている。具体的には、図２に示すように、断面視において、第一辺４１の接線４１Ｌが＜１１－２０＞方向を横切る方向に延びているのに対し、第二辺４２の接線４２Ｌは、＜１１－２０＞方向に沿う方向（この実施形態では、＜１１－２０＞方向に平行）に延びている。なお、接線４１Ｌおよび接線４２Ｌは、たとえば、ＳｉＣ基板２の表面２１に対してオフ角θで傾斜した直線を、表面２１に沿って平行移動させることによって描くことができる。
　また、終端構造４では、第一辺４１の長手方向両端部における角部４１Ｃの曲率半径Ｒ１は、第二辺４２の長手方向両端部の角部４２Ｃの曲率半径Ｒ２よりも大きくなっている。角部４１Ｃおよび４２Ｃは、それぞれ第一辺４１および第二辺４２が、第三辺４３および第四辺４４と交わってできる部分である。好ましくは、曲率半径Ｒ１は、６０μｍ～１００μｍであり、曲率半径Ｒ２は、２０μｍ～１００μｍである。曲率半径Ｒ１＞曲率半径Ｒ２であることによって、第一辺４１の形状と第二辺４２の形状は、第三辺４３および第四辺４４の中心を通る対称軸ａに対して互いに非対称の関係になっている。
　また、この実施形態で半導体基板として用いられたＳｉＣの絶縁破壊強度は、ＳｉＣの面方位に依存する。たとえば、＜０００１＞方向と＜１１－２０＞方向を比べると、＜１１－２０＞方向は、＜０００１＞方向に比べて絶縁破壊強度が低い。そのため、同じ大きさの電界が加わる場合でも、その電界の方向が＜０００１＞方向であればＳｉＣが破壊され難く、一方、その電界の方向が＜１１－２０＞方向であれば、前者に比べてＳｉＣが破壊され易い。
　前述のように、この実施形態では、断面視において、第一辺４１の接線４１Ｌが＜１１－２０＞方向を横切る方向に延びているのに対し、第二辺４２の接線４２Ｌは、＜１１－２０＞方向に沿う方向（この実施形態では、＜１１－２０＞方向に平行）に延びている。一方、第一辺４１および第二辺４２の各外周端には、それぞれの接線４１Ｌ，４２Ｌと交差する方向に電界がかかることになる。つまり、第一辺４１の外周端には、接線４１Ｌと交差する方向（＜１１－２０＞方向に沿う方向）に電界がかかり、第二辺４２の外周端には、接線４２Ｌと交差する方向（＜１１－２０＞方向と交差する方向）に電界がかかる。したがって、＜１１－２０＞方向に沿う方向に電界がかかる第一辺４１は、＜１１－２０＞方向と交差する方向に電界がかかる第二辺４２に比べてＳｉＣが破壊され易い。そのため、高電界状態時（たとえば、アバランシェ耐量試験等）に電界が集中しやすい第一辺４１および第二辺４２の各角部４１Ｃ，４２Ｃのうち、相対的に絶縁破壊強度が低い第一辺４１の角部４１Ｃが破壊するおそれがある。
　そこで、この実施形態では、第一辺４１の長手方向両端部における角部４１Ｃの曲率半径Ｒ１が、第二辺４２の長手方向両端部の角部４２Ｃの曲率半径Ｒ２よりも大きくなっている。これにより、第一辺４１の角部４１Ｃへの電界集中を緩和することができる。そのため、高電界状態時における第一辺４１の角部４１Ｃの破壊を防止することができる。とりわけ、第一辺４１の角部４１Ｃおよび第二辺４２の角部４２Ｃにアバランシェ降伏が同時に発生するように、それぞれの曲率半径Ｒ１，Ｒ２を設計すれば、アバランシェ電流を第一辺４１および第二辺４２に均等に流すこともできる。
　図３は、本発明の第２実施形態に係る半導体装置の模式的な平面図である。図４（ａ）（ｂ）は、前記半導体装置の断面図であって、図４（ａ）は図３の切断線IVａ－IVａでの切断面、図４（ｂ）は図３の切断線IVｂ－IVｂでの切断面をそれぞれ示す。図３および図４において、前述の図１および図２に示された各部と対応する部分には同一の参照符号を付して示す。
　この半導体装置３１では、終端構造４において、第一辺４１の角部４１Ｃの曲率半径Ｒ１が、第二辺４２の角部４２Ｃの曲率半径Ｒ２と同じである。すなわち、第一辺４１の形状と第二辺４２の形状が、対称軸ａに対して互いに線対称の関係になっている。
　一方、コンタクトホール１５の開口幅が一定ではない。具体的には、第一辺４１を露出させる部分の開口幅Ｗ１と、第二辺４２を露出させる部分の開口幅Ｗ２とが、互いに異なっている。具体的には、開口幅Ｗ１が開口幅Ｗ２よりも広くなっている。これにより、半導体装置３１では、第一辺４１に対するソース電極１４の接触面積が、第二辺４２に対するソース電極１４の接触面積よりも大きくなっている。
　前述のように、面内で絶縁破壊強度が互いに異なる領域が存在するＳｉＣ基板２では、相対的に絶縁破壊強度が低い第一辺４１において、第二辺４２に比べてアバランシェ電流が流れたときの電流密度が高くなり易い。
　そこで、この実施形態の構成によれば、第一辺４１に対するソース電極１４の接触面積を小さくすることによって、第一辺４１に対するソース電極１４の接触抵抗を小さくすることができる。これにより、第一辺４１における過剰発熱を防止し、熱破壊を防止することができる。その結果、アバランシェ耐量を向上させることができる。
　図５は、本発明の第３実施形態に係る半導体装置の模式的な平面図である。図６（ａ）（ｂ）は、前記半導体装置の断面図であって、図６（ａ）は図５の切断線VIａ－VIａでの切断面、図６（ｂ）は図５の切断線VIｂ－VIｂでの切断面をそれぞれ示す。図５および図６において、前述の図１および図２に示された各部と対応する部分には同一の参照符号を付して示す。
　この半導体装置６１では、終端構造４において、第一辺４１の角部４１Ｃの曲率半径Ｒ１が、第二辺４２の角部４２Ｃの曲率半径Ｒ２と同じである。すなわち、第一辺４１の形状と第二辺４２の形状が、対称軸ａに対して互いに線対称の関係になっている。
　また、終端構造４を取り囲むように、アクティブ領域３の外周に沿って複数のガードリング５が形成されている。複数のガードリング５は、終端構造４と相似形に形成されており、終端構造４との間に一定の間隔を隔てたＳｉＣ基板２の外側に配置されている。終端構造４とガードリング５との間隔は、全周にわたって至るところでほぼ一定である。なお、図５では図解し易くするために、複数のガードリング５を２本しか表していないが、複数のガードリング５は、３本、４本もしくはそれ以上（図６では、５本のガードリング５を表している）であってもよい。
　複数のガードリング５は、アクティブ領域３の周囲におけるＳｉＣ基板２の表面２１に、終端構造４から一定の間隔を開けた領域にｐ型不純物を導入して形成されている。複数のガードリング５は、ＳｉＣ基板２の表面２１を覆う層間膜１２によって覆われており、電気的に浮遊状態に保持されるようになっている。なお、ソース電極１４は、図６に示すように、層間膜１２を介して複数のガードリング５に選択的に対向していてもよいし、全てのガードリング５に対向していてもよい。また、ソース電極１４は、その周縁部がガードリング５と終端構造４との間に配置されることによって、ガードリング５と対向していなくてもよい。
　個々のガードリング５は、図５に示すように、平面視において＜１１－２０＞方向で互いに向かい合うリング第一辺５１およびリング第二辺５２、および＜１１－２０＞方向に直交する方向で互いに向かい合うリング第三辺５３およびリング第四辺５４を含む。
　また、ガードリング５についても終端構造４と同様に、＜１１－２０＞方向に対する、リング第一辺５１の外周端の接線５１Ｌおよびリング第二辺５２の外周端の接線５２Ｌそれぞれの関係が互いに異なっている。具体的には、図６に示すように、断面視において、リング第一辺５１の接線５１Ｌが＜１１－２０＞方向を横切る方向に延びているのに対し、リング第二辺５２の接線５２Ｌは、＜１１－２０＞方向に沿う方向（この実施形態では、＜１１－２０＞方向に平行）に延びている。なお、接線５１Ｌおよび接線５２Ｌは、たとえば、ＳｉＣ基板２の表面２１に対してオフ角θで傾斜した直線を、表面２１に沿って平行移動させることによって描くことができる。
　また、複数のガードリング５では、リング第一辺５１のラインアンドスペースパターンのピッチが、リング第二辺５２のラインアンドスペースパターンのピッチよりも狭くなっている。具体的には、ガードリング５の幅と、当該ガードリング５に隣り合うガードリング５との間隔との合計幅を単位幅Ｗとしたとき、単位幅Ｗに対するリング第一辺５１の占有率が、単位幅Ｗに対するリング第二辺５２の占有率よりも大きくなっている。好ましくは、リング第一辺５１の占有率は、６０～８０％であり、リング第二辺５２の占有率は、２０～４０％である。
　このような構成によれば、終端構造４をソースと同電位に固定することで、アクティブ領域３の周囲領域における電界分布を均一化および安定化することができる。さらに、ｐ型ウェル６から広がる空乏層１６（二点鎖線）は、終端構造４を超え、空乏層１７（実線）に繋がってＳｉＣ基板２の端面に向かって延びることとなる。これにより、電界の集中をさらに効果的に緩和することができる。
　さらに、この実施形態では、複数のガードリング５において、リング第一辺５１のラインアンドスペースパターンのピッチが、リング第二辺５２のラインアンドスペースパターンのピッチよりも狭くなっている。
　そのため、リング第一辺５１の群において、各リング第一辺５１とＳｉＣ基板２との接合によって発生する空乏層１７同士を連続的に繋げて広げることができるので、リング第一辺５１での電界を一層緩和することができる。
　図７は、本発明の第４実施形態に係る半導体装置の模式的な平面図である。図８（ａ）（ｂ）は、前記半導体装置の断面図であって、図８（ａ）は図７の切断線VIIIａ－VIIIａでの切断面、図８（ｂ）は図７の切断線VIIIｂ－VIIIｂでの切断面をそれぞれ示す。図７および図８において、前述の図１～図６に示された各部と対応する部分には同一の参照符号を付して示す。
　この半導体装置７１は、前述の第１、第２および第３実施形態に係る半導体装置の特徴を組み合わせた例である。すなわち、第１実施形態のコンタクトホール１５において、第２実施形態と同様に、開口幅Ｗ１と開口幅Ｗ２との差を設け、さらに、終端構造４を取り囲むように、アクティブ領域３の外周に沿って複数のガードリング５を設けたものである。
　以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することも可能である。
　たとえば、前述の半導体装置１，３１，６１，７１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
　また、前述の実施形態の開示から把握される特徴は、異なる実施形態間でも互いに組み合わせることができる。また、各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。たとえば、第１の実施形態および第２の実施形態において、終端構造４を省略してもよい。
　また、終端構造４とソース電極１４とのコンタクトをとるためのコンタクトホール１５は、ＳｉＣ基板２の表面２１に対して垂直に開口する必要はなく、たとえば、層間膜１２の表面に向かって広がるテーパ状、もしくは狭まるテーパ状に開口してもよい。
　また、半導体装置１，３１，６１，７１に採用される半導体は、ＳｉＣに限らず、絶縁破壊強度に関して面方位依存性を有する半導体材料、具体的には、ＧａＮ、ダイヤモンド等であってもよい。
　また、前述の実施形態では、本発明をパワーＭＯＳＦＥＴに適用した例について説明したが、本発明は、ＩＧＢＴ（Insulated
Gate Bipolar Transistor）、ＪＦＥＴ(Junction Field Effect
Transistor)、その他の構造の半導体デバイスにも同様に適用することができる。
　その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
　１　半導体装置
　２　ＳｉＣ基板
　　２１　表面
　３　アクティブ領域
　４　終端構造
　　４１　第一辺
　　　４１Ｃ　角部
　　　４１Ｌ　接線
　　４２　第二辺
　　　４２Ｃ　角部
　　　４２Ｌ　接線
　５　ガードリング
　　５１　リング第一辺
　　　５１Ｌ　接線
　　５２　リング第二辺
　　　５２Ｌ　接線
　１２　層間膜
　１４　ソース電極
　３１　半導体装置
　６１　半導体装置
　７１　半導体装置

Claims (10)

  1. 　半導体素子が形成されたアクティブ領域を有する第１導電型の半導体層と、
    　前記半導体層の表面部に前記アクティブ領域の外周に沿って形成された第２導電型の終端構造と、
    　絶縁膜を介して前記半導体層上に形成され、前記絶縁膜を選択的に貫通して前記終端構造に接続された上部電極とを含み、
    　前記終端構造は、相対的に絶縁破壊強度が高い高強度領域と、前記高強度領域に比べて相対的に絶縁破壊強度が低い低強度領域とを有し、
    　前記高強度領域の形状と前記低強度領域の形状は、互いに非対称である、半導体装置。
  2. 　半導体素子が形成されたアクティブ領域を有する第１導電型の半導体層と、
    　前記半導体層の表面部に前記アクティブ領域の外周に沿って形成され、相対的に絶縁破壊強度が高い高強度領域と、前記高強度領域に比べて相対的に絶縁破壊強度が低い低強度領域とを有する第２導電型の終端構造と、
    　絶縁膜を介して前記半導体層上に形成され、前記絶縁膜を選択的に貫通して前記高強度領域および前記低強度領域に接続された上部電極とを含み、
    　前記高強度領域に対する前記上部電極の接触面積と、前記低強度領域に対する前記上部電極の接触面積は、互いに異なる、半導体装置。
  3. 　前記半導体層は、絶縁破壊強度に関して面方位依存性を有する半導体材料からなる、請求項１または２に記載の半導体装置。
  4. 　前記半導体材料は、ＳｉＣ、ＧａＮまたはダイヤモンドを含む、請求項３に記載の半導体装置。
  5. 　（０００１）面に対して所定のオフ角θで傾斜した表面を有する第１導電型のＳｉＣからなり、半導体素子が形成されたアクティブ領域を有する半導体層と、
    　前記半導体層の前記表面部に前記アクティブ領域の外周に沿って四角環状に形成された第２導電型の終端構造と、
    　絶縁膜を介して前記半導体層上に形成され、前記絶縁膜を選択的に貫通して前記終端構造に接続された上部電極とを含み、
    　前記終端構造は、平面視において＜１１－２０＞方向で互いに向かい合う第一辺および第二辺を含み、断面視において、前記第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、前記第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びるものであり、
    　前記第一辺の長手方向両端部における角部の曲率半径は、前記第二辺の長手方向両端部の角部の曲率半径よりも大きい、半導体装置。
  6. 　前記上部電極は、前記第一辺および前記第二辺に接続されており、
    　前記第一辺に対する前記上部電極の接触面積は、前記第二辺に対する前記上部電極の接触面積よりも大きい、請求項５に記載の半導体装置。
  7. 　前記上部電極は、前記第一辺および前記第二辺に接続されており、
    　前記第一辺に対する前記上部電極の接触面積と、前記第二辺に対する前記上部電極の接触面積は、互いに等しい、請求項５に記載の半導体装置。
  8. 　前記半導体装置は、前記終端構造に対して前記半導体層の外側に形成され、前記上部電極に対して電気的にフローティングされた複数の第２導電型のガードリングをさらに含み、
    　前記複数のガードリングは、平面視において＜１１－２０＞方向で互いに向かい合い、前記第一辺に近いリング第一辺および前記第二辺に近いリング第二辺を含み、断面視において、前記リング第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、前記リング第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びるものであり、
    　前記リング第一辺のラインアンドスペースパターンのピッチは、前記リング第二辺のラインアンドスペースパターンのピッチよりも狭い、請求項５～７のいずれか一項に記載の半導体装置。
  9. 　（０００１）面に対して所定のオフ角θで傾斜した表面を有する第１導電型のＳｉＣからなり、半導体素子が形成されたアクティブ領域を有する半導体層と、
    　前記半導体層の前記表面部に前記アクティブ領域の外周に沿って四角環状に形成され、平面視において＜１１－２０＞方向で互いに向かい合う第一辺および第二辺を含む第２導電型の終端構造と、
    　絶縁膜を介して前記半導体層上に形成され、前記絶縁膜を選択的に貫通して前記第一辺および前記第二辺に接続された上部電極とを含み、
    　断面視において、前記第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、前記第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びるものであり、
    　前記第一辺に対する前記上部電極の接触面積は、前記第二辺に対する前記上部電極の接触面積よりも大きい、半導体装置。
  10. 　（０００１）面に対して所定のオフ角θで傾斜した表面を有する第１導電型のＳｉＣからなり、半導体素子が形成されたアクティブ領域を有する半導体層と、
    　絶縁膜を介して前記半導体層上に形成された上部電極と、
    　前記半導体層の前記表面部に前記アクティブ領域の外周に沿って四角環状に形成され、前記上部電極に対して電気的にフローティングされた複数の第２導電型のガードリングとを含み、
    　前記複数のガードリングは、平面視において＜１１－２０＞方向で互いに向かい合うリング第一辺およびリング第二辺を含み、断面視において、前記リング第一辺の外周端に対する接線は＜１１－２０＞方向を横切る方向に延び、前記リング第二辺の外周端に対する接線は＜１１－２０＞方向に沿う方向に延びるものであり、
    　前記リング第一辺のラインアンドスペースパターンのピッチは、前記リング第二辺のラインアンドスペースパターンのピッチよりも狭い、半導体装置。
PCT/JP2013/063157 2012-05-11 2013-05-10 半導体装置 Ceased WO2013168795A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/398,334 US9337257B2 (en) 2012-05-11 2013-05-10 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012109949A JP2013239488A (ja) 2012-05-11 2012-05-11 半導体装置
JP2012-109949 2012-05-11

Publications (1)

Publication Number Publication Date
WO2013168795A1 true WO2013168795A1 (ja) 2013-11-14

Family

ID=49550827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/063157 Ceased WO2013168795A1 (ja) 2012-05-11 2013-05-10 半導体装置

Country Status (3)

Country Link
US (1) US9337257B2 (ja)
JP (1) JP2013239488A (ja)
WO (1) WO2013168795A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107949917A (zh) * 2015-09-24 2018-04-20 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015145593A1 (ja) * 2014-03-26 2015-10-01 株式会社日立製作所 半導体装置及びその製造方法，パワーモジュール，電力変換装置，３相モータシステム，自動車並びに鉄道車両
US9806186B2 (en) * 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
EP3401954B1 (en) * 2016-01-05 2020-05-06 Hitachi, Ltd. Semiconductor device
KR102150520B1 (ko) * 2019-06-21 2020-09-01 주식회사 티씨케이 Cvd 방식으로 형성된 sic 구조체

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338259A (ja) * 1986-08-01 1988-02-18 Fujitsu Ltd 半導体装置
JP2004158817A (ja) * 2002-09-09 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体装置
JP2006100593A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 高耐圧半導体装置
JP2007081144A (ja) * 2005-09-14 2007-03-29 Mitsubishi Electric Corp 炭化ケイ素半導体装置
JP2009206223A (ja) * 2008-02-27 2009-09-10 New Japan Radio Co Ltd 半導体装置
JP2010212331A (ja) * 2009-03-09 2010-09-24 Nissan Motor Co Ltd 半導体装置
JP2010219365A (ja) * 2009-03-18 2010-09-30 New Japan Radio Co Ltd 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
JP3460585B2 (ja) 1998-07-07 2003-10-27 富士電機株式会社 炭化けい素ｍｏｓ半導体素子の製造方法
JP4972293B2 (ja) 2005-06-09 2012-07-11 ローム株式会社 半導体装置およびその製造方法
JP4921880B2 (ja) 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
US8614482B2 (en) * 2011-12-30 2013-12-24 Force Mos Technology Co., Ltd. Semiconductor power device having improved termination structure for mask saving
US9219044B2 (en) * 2013-11-18 2015-12-22 Applied Materials, Inc. Patterned photoresist to attach a carrier wafer to a silicon device wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6338259A (ja) * 1986-08-01 1988-02-18 Fujitsu Ltd 半導体装置
JP2004158817A (ja) * 2002-09-09 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体装置
JP2006100593A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 高耐圧半導体装置
JP2007081144A (ja) * 2005-09-14 2007-03-29 Mitsubishi Electric Corp 炭化ケイ素半導体装置
JP2009206223A (ja) * 2008-02-27 2009-09-10 New Japan Radio Co Ltd 半導体装置
JP2010212331A (ja) * 2009-03-09 2010-09-24 Nissan Motor Co Ltd 半導体装置
JP2010219365A (ja) * 2009-03-18 2010-09-30 New Japan Radio Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107949917A (zh) * 2015-09-24 2018-04-20 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Also Published As

Publication number Publication date
JP2013239488A (ja) 2013-11-28
US20150333120A1 (en) 2015-11-19
US9337257B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
JP5896554B2 (ja) 半導体装置
JP4839519B2 (ja) 半導体装置
US8648349B2 (en) Semiconductor device
JP5718627B2 (ja) 半導体装置
JP5939127B2 (ja) 炭化珪素半導体装置
JP6323556B2 (ja) 半導体装置
US10164021B2 (en) Silicon carbide semiconductor device
CN107180863A (zh) 开关元件
WO2017169085A1 (ja) 炭化珪素半導体装置
CN110226233B (zh) 碳化硅半导体装置
WO2013168795A1 (ja) 半導体装置
WO2010021146A1 (ja) 半導体装置
JP2005116951A (ja) 半導体装置
JP6291988B2 (ja) 炭化珪素半導体装置
JP2017118024A (ja) 炭化珪素半導体装置
JP6277173B2 (ja) 半導体装置
CN104854704A (zh) 碳化硅半导体器件
JPWO2013179820A1 (ja) 半導体装置
US20240313057A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
JP2009004681A (ja) 半導体装置
JP6616280B2 (ja) スイッチング素子
WO2013172115A1 (ja) 半導体装置
CN111293165A (zh) 半导体器件
CN111799327A (zh) 半导体功率器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13787466

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14398334

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13787466

Country of ref document: EP

Kind code of ref document: A1