WO2013161149A1 - 光電変換装置及びその製造方法 - Google Patents

光電変換装置及びその製造方法 Download PDF

Info

Publication number
WO2013161149A1
WO2013161149A1 PCT/JP2013/001214 JP2013001214W WO2013161149A1 WO 2013161149 A1 WO2013161149 A1 WO 2013161149A1 JP 2013001214 W JP2013001214 W JP 2013001214W WO 2013161149 A1 WO2013161149 A1 WO 2013161149A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
layer
substrate
single crystal
silicon layer
Prior art date
Application number
PCT/JP2013/001214
Other languages
English (en)
French (fr)
Inventor
本間　運也
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2013161149A1 publication Critical patent/WO2013161149A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a photoelectric conversion device and a manufacturing method thereof, and more particularly to a photoelectric conversion device in which a plurality of solar cells are formed on a transparent substrate and a manufacturing method thereof.
  • back contact type back electrode type
  • a PN junction and a collector electrode are formed on the surface opposite to the light receiving surface (light incident surface)
  • the texture structure, antireflection and passivation layer for preventing carrier recombination are formed on the light-receiving surface side, eliminating loss due to the cell structure as much as possible, and high conversion efficiency Has attracted attention.
  • a photoelectric conversion device in which a plurality of solar cells of this type are formed, for example, a structure in which a plurality of wafers (back contact solar cells) are mounted on a windshield (transparent substrate) is known.
  • a structure in which a plurality of wafers (back contact solar cells) are mounted on a windshield (transparent substrate) is known.
  • an insulating member for flattening (smoothing) between wafers is embedded between adjacent wafers (see, for example, Patent Document 1).
  • a method for manufacturing a photoelectric conversion device that can simplify the manufacturing process and reduce the manufacturing cost is desired.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a technique for improving the power generation efficiency in the photoelectric conversion device.
  • a light-transmitting substrate, a plurality of light-transmitting substrates, a photoelectric conversion cell including a single crystal semiconductor layer, and a region between adjacent photoelectric conversion cells are provided. And a semiconductor layer having a specific resistance higher than that of the semiconductor layer.
  • Another aspect of the present invention includes a first step of disposing a plurality of silicon substrates on which a porous silicon layer, a seed layer, and a passivation layer are stacked on one main surface on a supporting substrate, and a passivation layer for the plurality of silicon substrates, And a second step of simultaneously bonding the support substrate by anodic bonding.
  • the manufacturing process of the photoelectric conversion device can be simplified, and the power generation efficiency in the photoelectric conversion device can be improved.
  • FIG. 1 is a cross-sectional view showing the structure of the photoelectric conversion device according to this embodiment.
  • the scales and shapes of each layer and each part shown in the following drawings are set for convenience of explanation, and are not limitedly interpreted unless otherwise specified.
  • the photoelectric conversion device 100 includes a substrate 40, a plurality of photoelectric conversion cells 50 formed on the substrate 40, and conductive formed between adjacent photoelectric conversion cells 50.
  • the conductive silicon layer 60, the filler 70 that covers the substrate 40 including the photoelectric conversion cell 50, and the back substrate 80 formed on the filler 70 are provided.
  • the substrate 40 side of the photoelectric conversion cell 50 is the light receiving surface side.
  • the light receiving surface means a surface on which light is mainly incident, that is, a surface on which more than half of light incident on the photoelectric conversion device 100 is incident.
  • the back surface means a surface opposite to the light receiving surface.
  • the substrate 40 is a transparent substrate having optical characteristics that transmits light having a wavelength used for photoelectric conversion in the photoelectric conversion cell 50.
  • the substrate 40 for example, glass, plastic or the like is used.
  • the substrate 40 also functions as a support substrate for forming the plurality of photoelectric conversion cells 50.
  • each of the photoelectric conversion cells 50 includes a back-contact type photoelectric conversion cell, and includes a passivation layer 16 formed on the substrate 40, and a seed layer 14 formed on the passivation layer 16.
  • the first electrode region 22 includes a first conductivity type semiconductor region
  • the second electrode region 24 includes a second conductivity type semiconductor region opposite to the first conductivity type.
  • the second electrode region 24 may include an n-type semiconductor region.
  • a heterojunction with the single crystal silicon layer 20 may be formed by using at least one of the first electrode region 22 and the second electrode region 24 as an amorphous silicon layer.
  • the amorphous system includes an amorphous phase or a microcrystalline phase in which minute crystal grains are precipitated in the amorphous phase.
  • the crystalline system includes single crystals and polycrystals.
  • a plurality of photoelectric conversion cells 50 are arranged on the substrate 40.
  • the photoelectric conversion cells 50 are arranged in a matrix.
  • the first electrode region 22 of the photoelectric conversion cell 50 and the second electrode region 24 of the adjacent photoelectric conversion cell 50 are connected in series via a tab wiring (not shown).
  • the conductive silicon layer 60 is provided so as to be embedded in a gap between the photoelectric conversion cells 50 connected in series with each other via a tab wiring.
  • the conductive silicon layer 60 is preferably amorphous silicon.
  • Polycrystalline silicon composed of a material having a smaller silicon particle size and a higher specific resistance than the single crystal silicon layer 20 is also suitable.
  • the photoelectric conversion cells 50 that are not connected to each other via the tab wiring are electrically connected to each other without forming the conductive silicon layer 60, as shown in FIG. Configured not to conduct.
  • the conductive silicon layer 60 is formed, as shown in FIG. 3, the above-described photoelectric conversion cells 50 are insulated and separated by the separation groove 62 reaching the substrate 40 from the surface of the conductive silicon layer 60. May be.
  • the filler 70 is formed so as to cover the substrate 40 including the photoelectric conversion cell 50.
  • the filler 70 can be a resin material such as ethylene vinyl acetate (EVA) or polyimide.
  • EVA ethylene vinyl acetate
  • the back substrate 80 uses the same glass, plastic, or the like as the substrate 40. Accordingly, the strength of the entire photoelectric conversion device 100 can be improved, and moisture intrusion into the photoelectric conversion device 100 can be prevented.
  • ⁇ Method for Manufacturing Photoelectric Conversion Device> 4 to 13 are schematic cross-sectional views for explaining the steps of the method of manufacturing the photoelectric conversion device 100 according to this embodiment.
  • the porous silicon layer 12 is formed by anodizing the surface of the single crystal silicon substrate 10.
  • the anodic oxidation method using a mixed liquid mixture or hydrofluoric acid and hydrogen peroxide of hydrofluoric acid and ethanol as the electrolyte, the current density is in the range from 5 mA / cm 2 of 600 mA / cm 2, more preferably between 10 mA / cm 2 did.
  • the thickness of the porous silicon layer 12 is in the range of 100 nm to 30 ⁇ m, and more preferably 10 ⁇ m.
  • the pore diameter of the porous silicon layer 12 is in the range of 20 nm to 5 ⁇ m, more preferably 100 nm.
  • the porosity of the porous silicon layer 12 is in the range of 10% to 70%, more preferably 20%.
  • the single crystal silicon substrate 10 on which the porous silicon layer 12 is formed is subjected to heat treatment at 1100 ° C. for 10 minutes in a hydrogen atmosphere.
  • heat treatment unevenness on the surface of the porous silicon layer 12 is flattened, and a seed layer 14 made of single crystal silicon is formed in the surface region of the porous silicon layer 12.
  • a passivation layer 16 is formed on the seed layer 14 using a plasma CVD method.
  • a silicon nitride film (SiN) having a thickness of 40 nm is suitable for the passivation layer 16.
  • Such a passivation layer 16 may be a laminated structure of a silicon oxide film and a silicon nitride film.
  • the porous silicon layer is formed in order from the surface of the single crystal silicon substrate 10 in the depth direction. Also, the higher the current density of anodic oxidation, the larger the pore size. By utilizing this feature, the porous silicon layer 12 and the seed layer 14 can also be formed.
  • the seed layer 14 is formed by anodizing the surface of the single crystal silicon substrate 10.
  • anodic oxidation is performed with a smaller current density than in the step shown in FIG.
  • the anodic oxidation is preferably performed under the condition that the pore size formed in the seed layer 14 is about 2 to 3 nm.
  • a porous silicon layer 12 is formed on the single crystal silicon substrate 10 on which the seed layer 14 is formed.
  • anodic oxidation is performed at a higher current density than the step of forming the seed layer 14.
  • the anodic oxidation may be performed under the condition that the pore size formed in the porous silicon layer 12 is about 5 to 20 nm.
  • the surface of the vacancy of the seed layer 14 already formed is terminated with hydrogen, and the pore size is not enlarged, and the porous silicon layer is deeper than the seed layer 14 of the single crystal silicon substrate 10. 12 is formed.
  • a passivation layer 16 is formed on the seed layer 14 using a plasma CVD method.
  • the passivation layer 16 may be formed in the same manner as in the example of FIG.
  • the process proceeds to a step of forming a photoelectric conversion device in which a plurality of single crystal silicon substrates 10 are arranged.
  • a plurality of single crystal silicon substrates 10 on which a porous silicon layer 12, a seed layer 14, and a passivation layer 16 are formed are prepared, and a predetermined position (photoelectric conversion) on a substrate 40 serving as a support substrate is prepared.
  • the single crystal silicon substrate 10 is bonded to the cell formation region 50a).
  • 24 single crystal silicon substrates 10 are arranged in a matrix of 4 ⁇ 6 in length. At this time, the single crystal silicon substrate 10 is disposed and bonded so that the passivation layer 16 side faces the substrate 40.
  • a plurality of single crystal silicon substrates 10 are arranged so that the passivation layer 16 side faces the substrate 40, and the single crystal silicon substrate 10 and the substrate 40 are sandwiched between electrodes 90 and 92. And it heats in the temperature range of 200 degreeC or more and 400 degrees C or less in the state exhausted to the vacuum, the voltage of about 500V is applied between the electrodes 90 and 92, and anodic bonding is performed. Thereby, the passivation layer 16 and the board
  • the electrode 90 is provided with a chuck function, the single crystal silicon substrate 10 is chucked in a state where a gap is provided with respect to the substrate 40 placed on the electrode 92, and the passivation layer 16 and Oxygen plasma may be generated between the substrate 40 and the bonding surface may be surface-treated in advance. Thereafter, as shown in FIG. 9B, the passivation layer 16 and the substrate 40 are brought into contact with each other to perform anodic bonding. At this time, by performing surface treatment in advance, the heating temperature and applied voltage in anodization can be reduced.
  • a physical separation force for example, a direct force such as a mechanical force or an indirect force via a medium such as an ultrasonic wave
  • a physical separation force is applied to the porous silicon layer 12.
  • a plurality of single crystal silicon substrates 10 may be simultaneously adsorbed by a chuck 94 and the plurality of single crystal silicon substrates 10 may be separated at once. Further, as shown in FIG. 11, the single crystal silicon substrates 10 may be adsorbed one by one by the chuck 96, and the single crystal silicon substrates 10 may be separated one by one.
  • the porous silicon layer 12 When part of the porous silicon layer 12 remains on the seed layer 14 side when the single crystal silicon substrate 10 is separated, wet etching or the like is performed to form the porous silicon layer 12 from the surface of the seed layer 14. Remove some of the. As a result, the seed layer 14 is transferred to a predetermined position (photoelectric conversion cell formation region 50a) on the substrate 40.
  • a silicon layer 18 made of amorphous silicon is formed on the substrate 40 including the seed layer 14 using a plasma CVD method.
  • the thickness of the silicon layer 18 is in the range of 1 ⁇ m to 50 ⁇ m, more preferably 40 ⁇ m.
  • the silicon layer 18 may be a silicon layer made of polycrystalline silicon or microcrystalline silicon.
  • the silicon layer 18 is formed using, for example, a silicon-containing gas such as silane (SiH 4 ), disilane (Si 2 H 6 ), dichlorosilane (SiH 2 Cl 2 ), methane (CH 4 ) using a parallel plate type RF plasma CVD apparatus. ) And a mixed gas in which a diluent gas such as hydrogen (H 2 ) is mixed to form a plasma.
  • a silicon-containing gas such as silane (SiH 4 ), disilane (Si 2 H 6 ), dichlorosilane (SiH 2 Cl 2 ), methane (CH 4 ) using a parallel plate type RF plasma CVD apparatus.
  • a mixed gas in which a diluent gas such as hydrogen (H 2 ) is mixed to form a plasma.
  • the film quality of the silicon layer 18 can be changed by adjusting the mixing ratio of the silicon-containing gas and the dilution gas, the pressure, and the high frequency power for plasma generation.
  • a p-type dopant-containing gas such as diborane (B 2 H 6 ) or an n-type dopant-containing gas such as phosphine (PH 3 ) may be further mixed to make the silicon layer 18 a p-type silicon layer or an n-type silicon layer. .
  • the silicon layer 18 formed on the substrate 40 is subjected to heat treatment by a thermal plasma jet crystallization method.
  • the amorphous silicon constituting the silicon layer 18 on the seed layer 14 has the single crystal silicon constituting the seed layer 14 as a nucleus, the crystal grain size is increased, and single crystallization is promoted. It is formed.
  • the thermal plasma jet strikes the conductive silicon layer 60 region, crystallization proceeds at random in the region 50b where the seed layer 14 is not formed (for example, between adjacent seed layers 14).
  • a conductive silicon layer 60 made of polycrystalline silicon having a particle diameter smaller than that of the layer 18a is formed.
  • the single crystal silicon layer 20 is selectively formed on the seed layer 14, and the conductive silicon layer 60 having a smaller silicon grain size and a higher specific resistance than the single crystal silicon layer 20 is formed in the other region 50b. Is done. That is, the silicon layer 18 is converted into the single crystal silicon layer 20 and the conductive silicon layer 60 by this heat treatment, and the conductive silicon layer 60 is formed so as to be in contact with the single crystal silicon layer 20.
  • a method of forming a single crystal silicon layer 20 by heat treatment after depositing a silicon layer 18 made of amorphous silicon on the seed layer 14 has been shown.
  • the single crystal silicon layer 20 is formed directly on the seed layer 14 using the mesoplasma CVD method, and the conductive silicon layer 60 made of polycrystalline silicon is formed in the region 50b other than the seed layer 14. It can also be formed selectively.
  • a single crystal silicon layer 20 is selectively formed only on the seed layer 14 by applying a plasma CVD method or a thermal CVD method, and a silicon 50 is formed in the region 50b other than the seed layer 14. The layer may not be formed.
  • the photoelectric conversion device 100 as shown in FIG. 3 is obtained.
  • a first electrode region 22 and a second electrode region 24 are provided on the surface of the single crystal silicon layer 20 opposite to the light receiving surface, respectively, and the solar cell is formed in the single crystal silicon layer 20.
  • a diode that functions as a battery is formed.
  • the back contact type photoelectric conversion cell 50 is formed.
  • the first electrode region 22 and the second electrode region 24 include, for example, an impurity diffusion region that becomes an n-type semiconductor and a p-type semiconductor, and a collector electrode formed on the diffusion region.
  • the diffusion region is formed by, for example, an ion doping method or an ion implantation method using a photoresist as a mask.
  • the collector electrode is formed by, for example, a screen printing method using a copper paste.
  • At least one of the single crystal silicon layer 20 and the first electrode region 22 and the second electrode region 24 be a heterojunction. That is, it preferably includes a heterojunction in which a crystalline layer and an amorphous layer are joined.
  • a heterojunction in which a crystalline layer and an amorphous layer are joined.
  • an n-type or p-type semiconductor layer included in the first electrode region 22 or the second electrode region 24 is converted into an amorphous layer by adjusting conditions in a film formation method such as plasma CVD. What is necessary is just to form. In the region where the heterojunction is formed, passivation is sufficient at the junction interface, and loss of carriers due to recombination can be suppressed. Thereby, the power generation efficiency of the photoelectric conversion apparatus 100 can be improved.
  • a part of the conductive silicon layer 60 between the photoelectric conversion cells 50 not directly interconnected is removed using a laser ablation method, and reaches the substrate 40 from the surface of the conductive silicon layer 60.
  • a separation groove 62 may be formed.
  • a YAG laser is preferably used with an energy density of 0.7 J / cm 2 and a pulse frequency of 3 kHz. Note that the entire conductive silicon layer 60 between the photoelectric conversion cells 50 may be removed.
  • the first electrode region 22 of the photoelectric conversion cell 50 and the second electrode region 24 of the adjacent photoelectric conversion cell 50 are interconnected in series via tab wiring (not shown).
  • the photoelectric conversion cell 50 is formed so as to extend over the conductive silicon layer 60 using the conductive silicon layer 60. You may form the collector electrode 98 which connects between. Thereby, it is not necessary to provide tab wiring separately from the first electrode region 22 and the second electrode region 24, and the number of steps can be reduced and the manufacturing cost can be suppressed.
  • the back substrate 80 is disposed on the substrate 40 including the photoelectric conversion cell 50 via the sheet-like filler 70.
  • pressure bonding is performed while heating in a vacuum atmosphere.
  • the photoelectric conversion apparatus 100 in which a plurality of photoelectric conversion cells 50 are formed between the substrate 40 and the back substrate 80 is obtained.
  • the photoelectric conversion device 100 including the plurality of photoelectric conversion cells 50 can be manufactured.
  • the manufacturing process can be rationalized and the manufacturing cost can be reduced.
  • the conductive silicon layer 60 is provided so as to fill a gap between the photoelectric conversion cells 50 connected in series with each other, carriers (electrons or holes) generated due to light incident on the conductive silicon layer 60 are provided. ) Are respectively taken into the photoelectric conversion cell 50 through the single crystal silicon layer 20 that is electrically connected to the conductive silicon layer 60. For this reason, since the number of carriers in the photoelectric conversion cell adjacent to the conductive silicon layer 60 increases as compared with the conventional case where the gap between the adjacent photoelectric conversion cells 50 is buried with an insulating member, photoelectric conversion is performed. The power generation efficiency (power generation efficiency per unit area) of the apparatus 100 can be improved.
  • the present invention has been described with reference to the above-described embodiment.
  • the present invention is not limited to the above-described embodiment, and the present invention can be appropriately combined or replaced with the configuration of the embodiment. It is included in the present invention.
  • the described embodiments can also be included in the scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　光電変換装置は、透光性を有する基板と、基板上に複数設けられ、単結晶半導体層（単結晶シリコン層）を含む光電変換セルと、隣接する光電変換セルとの間の領域に設けられ、単結晶半導体層より比抵抗が大きい半導体層（導電性シリコン層）と、を備える。導電性シリコン層は、例えば、アモルファスシリコン、または多結晶シリコンで構成される。

Description

光電変換装置及びその製造方法
　本発明は、光電変換装置及びその製造方法に関し、特に透明基板上に複数の太陽電池を形成した光電変換装置及びその製造方法に関する。
　従来、光エネルギーを電気エネルギーに変換する光電変換装置として、いわゆる太陽電池の開発が各方面で精力的に行われている。例えば、単結晶シリコンや多結晶シリコン等の結晶質系シリコンを用いた太陽電池の研究および実用化が盛んに行われている。
　また、近年、受光面（光入射面）と反対側の面にＰＮ接合と集電極を形成したバックコンタクト型（裏面電極型）の太陽電池の開発も進んでいる。このタイプの太陽電池では、受光面側にはテクスチャ構造や反射防止、及びキャリアの再結合防止のためのパッシベーション層が形成されるのみで、セルの構造に起因する損失を極力除き、高い変換効率が得られることから、注目を集めている。
　さらに、このようなタイプの太陽電池を複数形成した光電変換装置として、例えば、フロントガラス（透明基板）上に複数のウエハ（バックコンタクト型太陽電池）を取り付ける構造が知られている。こうした構造では、隣接するウエハ間にはウエハ間を平坦化（平滑化）するための絶縁部材が埋設されている（例えば、特許文献１参照）。
特表２０１１－５１７１３６号公報
　光電変換装置では、さらなる発電効率の向上が求められている。前述の太陽電池を複数形成した光電変換装置では、隣接する太陽電池間の隙間は発電に寄与しておらず、こうした隙間を低減することが発電効率の向上に有効である。しかしながら、隣接する太陽電池間の隙間の低減には製法上の限界があった。
　また、安価にエネルギーを供給するために、製造工程を簡素化し、製造コストを低減することができる光電変換装置の製造方法が望まれている。
　本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、光電変換装置における発電効率を向上させる技術を提供することにある。
　本発明の１つの態様は、透光性を有する基板と、基板上に複数設けられ、単結晶半導体層を含む光電変換セルと、隣接する光電変換セルとの間の領域に設けられ、単結晶半導体層より比抵抗が大きい半導体層と、を備える光電変換装置である。
　本発明の別の態様は、一主面にポーラスシリコン層、シード層及びパッシベーション層が積層された複数のシリコン基板を支持基板上に配置する第１の工程と、複数のシリコン基板についてパッシベーション層と支持基板とを陽極接合により同時に貼り合わせる第２の工程と、を備える光電変換装置の製造方法である。
　本発明によれば、光電変換装置の製造工程を簡素化することができ、光電変換装置における発電効率を向上させることができる。
本実施の形態に係る光電変換装置の構造を示す断面図である。 本実施の形態に係る光電変換装置の構造を示す断面図である。 本実施の形態に係る光電変換装置の構造を示す断面図である。 本実施の形態に係る光電変換装置の製造方法の工程を説明するための断面の模式図である。 本実施の形態に係る光電変換装置の製造方法の工程を説明するための断面の模式図である。 本実施の形態に係る光電変換装置の製造方法の工程を説明するための断面の模式図である。 本実施の形態に係る光電変換装置の構造を示す平面図である。 本実施の形態に係る光電変換装置の製造方法の工程における陽極接合方法を説明するための断面の模式図である。 本実施の形態に係る光電変換装置の製造方法の工程における陽極接合方法を説明するための断面の模式図である。 本実施の形態に係る光電変換装置の製造方法の工程における分離方法を説明するための断面の模式図である。 本実施の形態に係る光電変換装置の製造方法の工程における分離方法を説明するための断面の模式図である。 本実施の形態に係る光電変換装置の製造方法の工程を説明するための断面の模式図である。 本実施の形態に係る光電変換装置の製造方法の工程における集電極形成方法を説明するための断面の模式図である。
＜光電変換装置の構成＞
　以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。
　図１は、本実施の形態に係る光電変換装置の構造を示す断面図である。以下の各図に示す各層、各部の縮尺や形状は、説明を容易にするために便宜的に設定されており、特に言及がない限り限定的に解釈されるものではない。
　本実施の形態に係る光電変換装置１００は、図１に示すように、基板４０と、基板４０上に形成された複数の光電変換セル５０と、隣接する光電変換セル５０間に形成された導電性シリコン層６０と、光電変換セル５０を含む基板４０を被覆する充填材７０と、充填材７０上に形成された裏面基板８０と、を備える。なお、本実施の形態に係る光電変換装置１００では、光電変換セル５０の基板４０側が受光面側となる。
　なお、本実施の形態において、受光面とは主に光が入射される側の面、すなわち、光電変換装置１００に入射される光の半分以上が入射される側の面を意味する。裏面とは、受光面とは反対側の面を意味する。
　基板４０は、光電変換セル５０で光電変換に利用される波長の光を透過する光学特性を有する透明基板とする。基板４０は、例えば、ガラス、プラスチック等を用いる。また、基板４０は、複数の光電変換セル５０を形成するための支持基板としても機能する。
　光電変換セル５０のそれぞれは、図１に示すように、バックコンタクト型の光電変換セルで構成され、基板４０上に形成されたパッシベーション層１６と、パッシベーション層１６上に形成されたシード層１４と、シード層１４上に形成された単結晶シリコン層２０と、単結晶シリコン層２０の受光面と反対側の面に形成された第１電極領域２２および第２電極領域２４と、を備える。第１電極領域２２は、第１の導電型の半導体領域を含み、第２電極領域２４は、第１の導電型とは逆導電型の第２の導電型の半導体領域を含む。例えば、第１電極領域２２をｐ型の半導体領域を含むものとした場合、第２電極領域２４はｎ型の半導体領域を含むものとすればよい。
　また、第１電極領域２２及び第２電極領域２４の少なくとも一方を非晶質シリコン層として、単結晶シリコン層２０とのヘテロ接合を形成するようにしてもよい。なお、非晶質系とは、アモルファス相又はアモルファス相内に微少な結晶粒が析出している微結晶相を含む。また、結晶質系とは、単結晶及び多結晶を含む。
　光電変換セル５０は、基板４０上に複数配置される。例えば、光電変換セル５０は、マトリックス状に配置される。光電変換セル５０の第１電極領域２２と、隣接する光電変換セル５０の第２電極領域２４とを相互接続するタブ配線（図示せず）を介して直列に接続されている。
　導電性シリコン層６０は、タブ配線を介して互いに直列に接続した光電変換セル５０間の隙間に埋め込まれるように設けられる。導電性シリコン層６０は、アモルファスシリコンが好適である。また、単結晶シリコン層２０よりシリコンの粒径が小さく比抵抗が大きい材料で構成された多結晶シリコンも適する。
　また、隣接する光電変換セル５０間であってもタブ配線を介して互いに接続していない光電変換セル５０間は、図２に示すように、導電性シリコン層６０を形成しないで互いに電気的に導通しないように構成される。あるいは、導電性シリコン層６０を形成する場合であっても、図３に示すように、導電性シリコン層６０の表面から基板４０に達する分離溝６２によって、上記した光電変換セル５０間を絶縁分離してもよい。
　充填材７０は、光電変換セル５０を含む基板４０上を被覆するように形成されている。充填材７０は、エチレン酢酸ビニル（ＥＶＡ）、ポリイミド等の樹脂材料とすることができる。また、裏面基板８０は、基板４０と同じガラス、プラスチック等を用いる。これによって、光電変換装置１００全体の強度を向上するとともに、光電変換装置１００への水分の浸入等を防ぐことができる。
＜光電変換装置の製造方法＞
　図４～図１３は、本実施の形態に係る光電変換装置１００の製造方法の工程を説明するための断面の模式図である。
　図４（Ａ）に示すように、単結晶シリコン基板１０の表面を陽極酸化することにより、ポーラスシリコン層１２を形成する。陽極酸化法では、フッ酸とエタノールの混合液またはフッ酸と過酸化水素の混合を電解質として用い、電流密度は５ｍＡ／ｃｍ2から６００ｍＡ／ｃｍ2の範囲とし、より好ましくは１０ｍＡ／ｃｍ2とした。ポーラスシリコン層１２の厚さは１００ｎｍから３０μｍの範囲とし、より好ましくは１０μｍである。ポーラスシリコン層１２の空孔径は２０ｎｍから５μｍの範囲とし、より好ましくは１００ｎｍである。ポーラスシリコン層１２の空孔率は、１０％から７０％の範囲とし、より好ましくは２０％である。
　図４（Ｂ）に示すように、ポーラスシリコン層１２を形成した単結晶シリコン基板１０に対して水素雰囲気において１１００℃で１０分間の熱処理を施す。この熱処理によりポーラスシリコン層１２の表面の凹凸が平坦化され、ポーラスシリコン層１２の表面領域に単結晶シリコンであるシード層１４が形成される。
　図４（Ｃ）に示すように、プラズマＣＶＤ法を用いてシード層１４上にパッシベーション層１６を形成する。パッシベーション層１６は、例えば、厚さ４０ｎｍのシリコン窒化膜（ＳｉＮ）が好適である。なお、こうしたパッシベーション層１６は、シリコン酸化膜とシリコン窒化膜との積層構造体であってもよい。
　また、ポーラスシリコン層は、単結晶シリコン基板１０の表面から深さ方向に順に形成される。また、陽極酸化の電流密度が高いほど空孔径寸法が大きくなる。この特徴を利用してポーラスシリコン層１２及びシード層１４を形成することもできる。
　図５（Ａ）に示すように、単結晶シリコン基板１０の表面を陽極酸化することにより、シード層１４を形成する。この工程では、後述の図５（Ｂ）の工程よりも小さい電流密度で陽極酸化を行う。具体的には、シード層１４に形成される空孔径寸法が２～３ｎｍ程度となる条件で陽極酸化を行うとよい。
　図５（Ｂ）に示すように、シード層１４が形成された単結晶シリコン基板１０にポーラスシリコン層１２を形成する。この工程では、シード層１４の形成工程より大きい電流密度で陽極酸化を行う。具体的には、ポーラスシリコン層１２に形成される空孔径寸法が５～２０ｎｍ程度となる条件で陽極酸化を行うとよい。このとき、既に形成されたシード層１４の空孔の表面は水素で終端されており、空孔径寸法が拡大することはなく、単結晶シリコン基板１０のシード層１４よりも深い領域にポーラスシリコン層１２が形成される。
　その後、図５（Ｃ）に示すように、プラズマＣＶＤ法を用いてシード層１４上にパッシベーション層１６を形成する。パッシベーション層１６は、図４の例と同様に形成すればよい。
　次に、単結晶シリコン基板１０を複数配置した光電変換装置を形成する工程に進む。図６（Ａ）に示すように、ポーラスシリコン層１２、シード層１４及びパッシベーション層１６が形成された単結晶シリコン基板１０を複数用意し、支持基板となる基板４０上の所定の位置（光電変換セル形成領域５０ａ）に単結晶シリコン基板１０を接着する。例えば、図７の平面図に示すように、２４個の単結晶シリコン基板１０を縦４×横６のマトリックス状に配置する。この際、単結晶シリコン基板１０のパッシベーション層１６側が基板４０と対向するように配置して接着させる。
　図８に示すように、複数の単結晶シリコン基板１０をパッシベーション層１６側が基板４０に対向するように配置し、単結晶シリコン基板１０と基板４０とを電極９０、９２により挟み込む。そして、真空に排気した状態で２００℃以上４００℃以下の温度範囲で加熱し、電極９０、９２間に５００Ｖ程度の電圧を印加して陽極接合を行う。これにより、パッシベーション層１６と基板４０とが接合される。また、図９（Ａ）に示すように、電極９０にチャック機能を設け、電極９２上に載せた基板４０に対して間隙を設けた状態で単結晶シリコン基板１０をチャックし、パッシベーション層１６と基板４０との間に酸素プラズマを発生させて接合面を予め表面処理してもよい。その後、図９（Ｂ）に示すように、パッシベーション層１６と基板４０とを接触させ、陽極接合を行う。このとき、表面処理を予め施しておくことによって、陽極酸化における加熱温度及び印加電圧を低下させることができる。
　次に、図６（Ｂ）に示すように、ポーラスシリコン層１２に物理的な分離力（例えば、機械力のような直接的な力や超音波のように媒体を介しての間接的な力）を作用させて、シード層１４（およびパッシベーション層１６）を単結晶シリコン基板１０から分離する。
　分離処理は、図１０に示すように、チャック９４により複数の単結晶シリコン基板１０を同時に吸着し、複数の単結晶シリコン基板１０を一括して分離すればよい。また、図１１に示すように、チャック９６により単結晶シリコン基板１０を一枚ずつ吸着し、単結晶シリコン基板１０を一枚毎に分離してもよい。
　なお、単結晶シリコン基板１０を分離する際、シード層１４側にポーラスシリコン層１２の一部が残存する場合には、ウェットエッチング等を施すことにより、シード層１４の表面上からポーラスシリコン層１２の一部を除去する。これにより、基板４０上の所定の位置（光電変換セル形成領域５０ａ）にシード層１４が転写された状態となる。
　図６（Ｃ）に示すように、シード層１４を含む基板４０上にプラズマＣＶＤ法を用いてアモルファスシリコンからなるシリコン層１８を形成する。シリコン層１８の厚さは、１μｍから５０μｍの範囲とし、より好ましくは４０μｍである。なお、シリコン層１８は、多結晶シリコンあるいは微結晶シリコンからなるシリコン層であってもよい。
　シリコン層１８は、例えば、平行平板型のＲＦプラズマＣＶＤ装置を用いて、シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロルシラン（ＳｉＨ2Ｃｌ2）等のシリコン含有ガス、メタン（ＣＨ4）等の炭素含有ガス、及び水素（Ｈ2）等の希釈ガスを混合した混合ガスをプラズマ化して成膜することができる。
　また、シリコン層１８の膜質は、シリコン含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。あるいは、ジボラン（Ｂ2Ｈ6）等のｐ型ドーパント含有ガスあるいはフォスフィン（ＰＨ3）等のｎ型ドーパント含有ガスをさらに混合し、シリコン層１８をｐ型シリコン層あるいはｎ型シリコン層としてもよい。
　図６（Ｄ）に示すように、基板４０上に形成されたシリコン層１８に対して熱プラズマジェット結晶化法による熱処理を施す。この熱処理によりシード層１４上のシリコン層１８を構成するアモルファスシリコンはシード層１４を構成する単結晶シリコンを核として、結晶の粒径が大きくなり単結晶化が促進され、単結晶シリコン層２０が形成される。この時、熱プラズマジェットが導電性シリコン層６０領域に当らないようにすることで、導電性シリコン層６０をアモルファスシリコンのままの状態に保っておくことができる。一方、熱プラズマジェットが導電性シリコン層６０領域に当るようにすると、シード層１４が形成されていない領域５０ｂ（例えば、隣接するシード層１４間）ではランダムに結晶化が進むため、単結晶シリコン層１８ａより粒径が小さい多結晶シリコンからなる導電性シリコン層６０が形成される。この結果、シード層１４上に選択的に単結晶シリコン層２０が形成され、それ以外の領域５０ｂには単結晶シリコン層２０よりシリコンの粒径が小さく比抵抗が大きい導電性シリコン層６０が形成される。すなわち、シリコン層１８は、この熱処理により単結晶シリコン層２０と導電性シリコン層６０とに変換され、導電性シリコン層６０は単結晶シリコン層２０に接触するように形成される。
　なお、図６（Ｃ）および図６（Ｄ）での工程において、シード層１４上にアモルファスシリコンからなるシリコン層１８を堆積後、熱処理により単結晶シリコン層２０を形成する方法を示したが、この方法以外にも、メゾプラズマＣＶＤ法を用いて、直接、シード層１４上に単結晶シリコン層２０を形成するとともに、シード層１４以外の領域５０ｂに多結晶シリコンからなる導電性シリコン層６０を選択的に形成することもできる。
　また、図１２に示すように、プラズマＣＶＤ法や熱ＣＶＤ法を適用することによって、シード層１４上のみに単結晶シリコン層２０を選択的に形成し、シード層１４以外の領域５０ｂにはシリコン層を形成しないようにしてもよい。このように形成した場合、図３に示したような光電変換装置１００となる。
　さらに、図６（Ｅ）に示すように、単結晶シリコン層２０の受光面と反対側の面に、第１電極領域２２および第２電極領域２４をそれぞれ設け、単結晶シリコン層２０内に太陽電池として機能するダイオードを形成する。これにより、バックコンタクト型の光電変換セル５０が形成される。第１電極領域２２および第２電極領域２４は、例えば、ｎ型半導体およびｐ型半導体となる不純物の拡散領域と、拡散領域上に形成される集電極とにより構成される。拡散領域は、例えば、フォトレジストをマスクとしたイオンドーピング法またはイオン注入法により形成される。集電極は、例えば、銅ペーストを用いたスクリーン印刷法により形成される。
　ここで、単結晶シリコン層２０と第１電極領域２２及び第２電極領域２４の少なくとも一方はヘテロ接合とすることが好適である。すなわち、結晶質系の層と非晶質系の層とが接合されたヘテロ接合を含むことが好適である。ヘテロ接合を形成するには、プラズマＣＶＤ等の成膜方法において条件を調整することによって、第１電極領域２２又は第２電極領域２４に含まれるｎ型又はｐ型の半導体層を非晶質層として形成すればよい。ヘテロ接合が形成された領域では、接合界面においてパッシベーションが十分となり、再結合によるキャリアの損失を抑制することができる。これにより、光電変換装置１００の発電効率を向上させることができる。
　また、図２に示すように、レーザアブレーション法を用いて直接相互接続しない光電変換セル５０間の導電性シリコン層６０の一部を除去して、導電性シリコン層６０の表面から基板４０に達する分離溝６２を形成してもよい。レーザアブレーション法は、例えば、ＹＡＧレーザを用い、エネルギー密度０．７Ｊ／ｃｍ2、パルス周波数３ｋＨｚとすることが好適である。なお、光電変換セル５０間の導電性シリコン層６０の全部を除去してもよい。
　その後、基板４０上に形成した複数の光電変換セル５０同士を直列に接続するために、例えば、光電変換セル５０の第１電極領域２２と、隣接する光電変換セル５０の第２電極領域２４とをタブ配線（図示せず）を介して直列に相互接続する。
　なお、図１３に示すように、第１電極領域２２及び第２電極領域２４を形成する際に、導電性シリコン層６０を利用して、導電性シリコン層６０上に亘るように光電変換セル５０間を接続する集電極９８を形成してもよい。これにより、第１電極領域２２及び第２電極領域２４とは別にタブ配線を設ける必要がなくなり、工程数を低減できると共に、製造コストを抑制することができる。
　最後に、図１に示すように、光電変換セル５０を含む基板４０上に、裏面基板８０をシート状の充填材７０を介して配置する。この状態で真空雰囲気において加熱しながら圧着する。これにより、基板４０と裏面基板８０との間に複数の光電変換セル５０が形成された光電変換装置１００が得られる。
　以上のように、複数の光電変換セル５０を含む光電変換装置１００を製造することができる。複数の単結晶シリコン基板１０と基板４０との接合処理、分離処理、単結晶シリコン層２０及び導電性シリコン層６０の成膜処理、第１電極領域２２及び第２電極領域２４の形成処理等を一括して行うことができ、製造工程が合理化され、製造コストを低減することができる。
　また、互いに直列に接続した光電変換セル５０間の隙間を埋め込むように導電性シリコン層６０を設けた場合、導電性シリコン層６０内に入射した光に起因して発生するキャリア（電子または正孔）が、導電性シリコン層６０と導通する単結晶シリコン層２０を介して光電変換セル５０内にそれぞれ取り込まれるようになる。このため、従来のように隣接する光電変換セル５０間の隙間を絶縁部材で埋設する場合に比べて、導電性シリコン層６０に隣接する光電変換セル内でのキャリア数が増加するので、光電変換装置１００の発電効率（単位面積当たりの発電効率）を向上させることができる。
　以上、本発明を上述の実施の形態を参照して説明したが、本発明は上述の実施の形態に限定されるものではなく、実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて実施の形態における組合せや処理の順番を適宜組み替えることや各種の設計変更等の変形を実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。
　１０　単結晶シリコン基板、１２　ポーラスシリコン層、１４　シード層、１６　パッシベーション層、１８　シリコン層、２０　単結晶シリコン層、２２　第１電極領域、２４　第２電極領域、４０　基板、５０ａ　光電変換セル形成領域、５０ｂ　領域、６０　導電性シリコン層、６２　分離溝、７０　充填材、８０　裏面基板、９０　電極、９２　電極、９４　チャック、９６　チャック、９８　集電極、１００　光電変換装置。

Claims (5)

  1. 　透光性を有する基板と、
    　前記基板上に複数設けられ、単結晶半導体層を含む光電変換セルと、
    　隣接する前記光電変換セルとの間の領域に設けられ、前記単結晶半導体層より比抵抗が大きい半導体層と、
    を備える光電変換装置。
  2. 　請求項１に記載の光電変換装置であって、
    　前記単結晶半導体層は単結晶シリコンで構成され、前記半導体層はアモルファスシリコン、または多結晶シリコンで構成されていることを特徴とする光電変換装置。
  3. 　一主面にポーラスシリコン層、シード層及びパッシベーション層が積層された複数のシリコン基板を支持基板上に配置する第１の工程と、
    　前記複数のシリコン基板について前記パッシベーション層と前記支持基板とを陽極接合により同時に貼り合わせる第２の工程と、
    を備えることを特徴とする光電変換装置の製造方法。
  4. 　請求項３に記載の光電変換装置の製造方法であって、
    　前記シリコン基板と前記シード層とを前記ポーラスシリコン層から分離し、前記支持基板上に複数の前記シード層を転写する第３の工程と、
    　前記複数のシード層上に結晶質系シリコン層を同時に形成する第４の工程と、
    を備えることを特徴とする光電変換装置の製造方法。
  5. 　請求項４に記載の光電変換装置の製造方法であって、
    　前記結晶質系シリコン層上に、前記複数のシード層上にまたがる配線層を形成する第５の工程を備えることを特徴とする光電変換装置の製造方法。
PCT/JP2013/001214 2012-04-25 2013-02-28 光電変換装置及びその製造方法 WO2013161149A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-099677 2012-04-25
JP2012099677A JP2015133339A (ja) 2012-04-25 2012-04-25 光電変換装置

Publications (1)

Publication Number Publication Date
WO2013161149A1 true WO2013161149A1 (ja) 2013-10-31

Family

ID=49482507

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/001214 WO2013161149A1 (ja) 2012-04-25 2013-02-28 光電変換装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2015133339A (ja)
WO (1) WO2013161149A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214720A (ja) * 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
JP2006216896A (ja) * 2005-02-07 2006-08-17 Canon Inc 太陽電池の製造方法
JP2010532575A (ja) * 2007-07-03 2010-10-07 マイクロリンク デバイセズ インコーポレイテッド Ｉｉｉ−ｖ化合物薄膜太陽電池
JP2010283339A (ja) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2011066400A (ja) * 2009-08-18 2011-03-31 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214720A (ja) * 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
JP2006216896A (ja) * 2005-02-07 2006-08-17 Canon Inc 太陽電池の製造方法
JP2010532575A (ja) * 2007-07-03 2010-10-07 マイクロリンク デバイセズ インコーポレイテッド Ｉｉｉ−ｖ化合物薄膜太陽電池
JP2010283339A (ja) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2011066400A (ja) * 2009-08-18 2011-03-31 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法

Also Published As

Publication number Publication date
JP2015133339A (ja) 2015-07-23

Similar Documents

Publication Publication Date Title
JP5070112B2 (ja) 光起電力装置及び光起電力装置の製造方法
US9537032B2 (en) Low-cost high-efficiency solar module using epitaxial Si thin-film absorber and double-sided heterojunction solar cell with integrated module fabrication
JP5286146B2 (ja) 光電変換装置の作製方法
US20100300507A1 (en) High efficiency low cost crystalline-si thin film solar module
KR20140027047A (ko) 개선된 패시베이션을 구비하는 광전 디바이스 및 모듈 및 제조 방법
JP2011512687A (ja) 非対称ウエーハのエッチング方法、非対称エッチングのウエーハを含む太陽電池、及び太陽電池の製造方法
CN106165120B (zh) 太阳能电池及太阳能电池的制造方法
JP2016526304A (ja) 太陽電池構造及びその製造方法
JP6115806B2 (ja) 光起電力装置
WO2013161145A1 (ja) 裏面接合型太陽電池及びその製造方法
JP5224470B2 (ja) 光電変換部材
WO2013161149A1 (ja) 光電変換装置及びその製造方法
CN110335920B (zh) 一种可降低电池效率损失的太阳能电池结构制作方法
JP2014072342A (ja) 光起電力装置
KR20100013196A (ko) 태양전지, 그 제조방법 및 이를 제조하기 위한 태양전지제조장치
JP2014029963A (ja) 太陽電池モジュール
JP2011176084A (ja) 光電変換モジュール及びその製造方法
JP5446022B2 (ja) 光電変換部材
US20120298169A1 (en) Multi-junction Photovoltaic Cells
WO2017150671A1 (ja) 光電変換素子および光電変換素子の製造方法
JP2014072341A (ja) 光起電力装置
JP2014067739A (ja) 光起電力装置
JP2014067738A (ja) 光起電力装置
JP2014033103A (ja) 光起電力装置
JP2014049650A (ja) 光起電力装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13781982

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13781982

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP