WO2013152909A2 - Laserdiodenvorrichtung - Google Patents

Laserdiodenvorrichtung Download PDF

Info

Publication number
WO2013152909A2
WO2013152909A2 PCT/EP2013/054890 EP2013054890W WO2013152909A2 WO 2013152909 A2 WO2013152909 A2 WO 2013152909A2 EP 2013054890 W EP2013054890 W EP 2013054890W WO 2013152909 A2 WO2013152909 A2 WO 2013152909A2
Authority
WO
WIPO (PCT)
Prior art keywords
laser diode
diode chip
mounting part
housing
diode device
Prior art date
Application number
PCT/EP2013/054890
Other languages
English (en)
French (fr)
Other versions
WO2013152909A3 (de
Inventor
Uwe Strauss
Sönke TAUTZ
Alfred Lell
Clemens VIERHEILIG
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to KR1020147019993A priority Critical patent/KR101960128B1/ko
Priority to DE112013001987.6T priority patent/DE112013001987A5/de
Priority to JP2015504890A priority patent/JP2015513229A/ja
Priority to US14/373,998 priority patent/US9331453B2/en
Priority to CN201380019818.1A priority patent/CN104247172A/zh
Publication of WO2013152909A2 publication Critical patent/WO2013152909A2/de
Publication of WO2013152909A3 publication Critical patent/WO2013152909A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet

Definitions

  • Laser Diode Device A laser diode device is specified.
  • laser diodes made of a nitride-based compound semiconductor material system have a high market potential for projection systems, in particular those with
  • Luminous fluxes between 1000 and 20,000 lumens.
  • TO metal cans for example in the form of the known sizes T038, T056 and TO90, the TO metal housings being essentially made of steel
  • TO packages are used
  • Wavelength in the range of 440 nm to 460 nm with a maximum of 2.5 watts output power can radiate.
  • the TO packages have thermal inadequacies, in particular in the conventional installation for technical reasons with the side facing away from the semiconductor layer sequence of the substrate on a heat sink between a housing and a laser diode, so that the
  • TO housings In addition to the standard TO housings made of stainless steel, TO housings are also known which, for better heat dissipation, have a base which is based on copper or has a copper core and a steel surface. However, studies have shown that the use of such modified TO packages alone does not increase the
  • the p-side is typically arranged on the side of the active region facing away from the substrate and made as thin as possible
  • Operating voltage can increase with increasing thickness of a p-doped nitride-based semiconductor layer, the "epi down" mounting, in turn, because of the nitride-based laser diode thus very close to the p-contact active region, for example, in the soldering process easily
  • At least one object of certain embodiments is to provide a laser diode device.
  • Laser diode device a housing in which a
  • Laser diode chip is arranged by means of a solder layer on the mounting part.
  • the housing may preferably be mountable with an outer surface on an external heat sink, for example a heat sink or a printed circuit board. At least that
  • Conductivity for example, a metal, for example, preferably copper or aluminum, or a
  • At least the mounting part may also comprise a composite material and, for example, by a metal core board with a
  • Metal layer which is covered by a plastic material, are formed. Furthermore, the mounting part for
  • electrical supply line for example in the form of a
  • the housing has a housing cover, which is applied over the mounting part and closes the housing.
  • the housing cover points
  • the housing cover can
  • a metal such as steel, in particular
  • Stainless steel or even have a ceramic material or be up on the window of it.
  • a hermetically sealed closure of the housing are made possible.
  • the housing cover a hermetically sealed closure of the housing are made possible.
  • the housing has a housing part connected to the mounting part.
  • Mounting part can wegerumblen along an extension direction of the housing part.
  • the mounting member preferably has a mounting surface along the
  • Extension direction of the mounting part wegerstreckt from the housing part and on which the laser diode chip is arranged.
  • the housing part may in particular be provided and designed for the purpose of arranging a housing cover for closing the housing on the housing part.
  • the housing part and the mounting part which may in particular also be formed integrally with one another, preferably each have a basic body made of copper or, when formed in one piece, a common body made of copper. Alternatively, the main body can also have another of the aforementioned materials.
  • At least the housing part can continue to be steel-coated.
  • the housing part is essentially formed from the main body and is covered with a steel layer.
  • the steel layer can be formed, for example, by a layer of stainless steel.
  • Housing part may be particularly advantageous because it can be welded to the housing part as with a standard TO housing with a steel base, a housing cover.
  • the mounting part protrudes along its
  • Housing cover is located on the mounting part in the cavity formed by the housing cover and the housing part.
  • the housing part and the mounting part in this embodiment may have a common copper base body, which is covered with a steel layer.
  • the housing can be designed as a so-called TO housing, for example with a size T038, T056 or TO90.
  • the housing part can in this
  • Embodiment also be referred to as a "base plate” and the mounting part as “stem”. Compared to commonly used standard TO packages, which at least one
  • steel-coated housing part has a higher thermal conductivity.
  • the mounting part or possibly also a housing part for example
  • Supply lines for example in the form of contact legs, from the mounting part facing away from the side of the housing to the side on which the mounting part is arranged, can protrude.
  • the electrical leads can be used for an electrical
  • Contacting the laser diode chip be provided for example, via a wire connection between an electrical supply line and the laser diode chip.
  • the laser diode chip may in particular comprise a substrate, preferably an electrically conductive substrate, for example crystalline (In, Al, Ga) N.
  • An epitaxial layer sequence ie epitaxially grown semiconductor layers, which is based on a nitride compound semiconductor material and thus based on InAlGaN, can be applied over it.
  • O ⁇ x ⁇ l, O ⁇ y ⁇ l and x + y ⁇ 1 have, for example, GaN, AlN, AlGaN, InGaN, AlInGaN.
  • the laser diode chip can in particular on the substrate a
  • the laser diode chip can emit light from an ultraviolet to green wavelength range during operation.
  • the laser diode chip can emit light from an ultraviolet to green wavelength range during operation.
  • Laser diode chip on the substrate semiconductor layers for example, the active layer between
  • Waveguide layers and cladding layers have.
  • a first substrate on which Waveguide layers and cladding layers have.
  • Mantle layer above a first waveguide layer, above the active layer, above a second
  • Waveguide layer and be applied over this a second cladding layer.
  • a semiconductor contact layer and above this an electrical connection layer can be arranged above the second cladding layer.
  • the electrical contacting of the laser diode chip can be carried out particularly preferably via the electrical connection layer lying opposite the substrate and via the conductive substrate, wherein the
  • Substrate on the side facing away from the semiconductor layers may also have an electrical connection layer.
  • the laser diode chip can thus be directly connected to the substrate by means of the solder layer or with an electrical
  • a charge carrier barrier layer can furthermore be arranged between the waveguide layer and the cladding layer in order to avoid a so-called charge carrier overshoot.
  • the semiconductor layers arranged between the substrate and the active layer may be n-doped and the semiconductor layers arranged above the active layer as seen from the substrate may be p-doped.
  • the doping order it is also possible to use the doping order
  • the active layer may be undoped or n-doped.
  • the laser diode chip can act as an active layer
  • a conventional pn junction for example, a conventional pn junction, a
  • Double heterostructure or a quantum well structure particularly preferably a multiple quantum well structure (MQW structure), exhibit.
  • quantum well structure encompasses in particular any structure, in the case of charge carriers by confinement
  • a quantum well structure may comprise quantum wells, quantum counts, and / or quantum dots, and a combination of these structures.
  • the active layer may be suitable for InGaN-based quantum wells
  • n-doped layers, then the active region and above p-doped layer are grown.
  • the laser diode chip is arranged with the substrate on the mounting part, so that the laser diode chip on the
  • Semiconductor layers comprises. This preferred
  • Laser diode chip has a radiation outcoupling surface with a radiation decoupling, over which the light generated in the active layer is emitted during operation.
  • the laser diode chip is preferred as an edge emitting laser diode chip executed, in which the radiation decoupling surface can be generated for example by breaking, splitting and / or etching a semiconductor layer composite along a crystal plane. Furthermore, the laser diode chip has a radiation output surface arranged opposite one another
  • the radiation decoupling surface and the back surface are at edge emitting
  • Laser diode chips commonly referred to as so-called facets. Furthermore, the laser diode chip on side surfaces, the back side surface and the
  • the outer surface of the laser diode chip facing the mounting part and in direct contact with the solder layer is also referred to as the underside, while the outer surface opposite the mounting part in the layer arrangement direction is referred to as the upper side.
  • the laser diode chip is arranged directly on the mounting part by means of the solder layer and thus mounted directly on the mounting part. This means, in particular, that only the solder layer is arranged between the laser diode chip and the mounting part.
  • Lot Mrs has a thickness of greater than or equal to 3 ym.
  • the thickness of the solder layer can also be greater than or equal to 4 ⁇ m and furthermore also greater than or equal to 5 ⁇ m.
  • the solder layer has a soft solder and is preferably made of a soft solder.
  • the solder may be formed of an alloy having one or more metals selected from Sn, In, and Au, for example
  • AuSn more preferably 80% Au and 20% Sn
  • SnPb more preferably 63% Sn and 37% Pb
  • SnAg more preferably 96.5% Sn and 3.5% Ag or 95% Sn and 5% Ag or 80% Sn and 20% Ag,
  • SnPbAg more preferably 63% Sn, 35.6% Pb and 1.4% Ag,
  • SnnnAg more preferably 77% Sn, 21.2% In and 2.8% Ag,
  • SnCu more preferably 99% Sn and 1% Cu or 99.3% Sn and 0, 7% Cu,
  • SnAgCu more preferably with 95.5% Sn, 3.8% Ag and 0.7% Cu,
  • SnSb more preferably 95% Sn and 5% Sb
  • SnAgSb more preferably with 65% Sn, 25% Ag and 10% Sb,
  • SnBiCu more preferably 90% Sn, 9.5% Bi and 0.5% Cu or 95% Sn, 3.5% Bi and 1.5% Cu or 95% Sn, 3% Bi and 2% Cu,
  • the laser diode device has a housing with a mounting part on which a laser diode chip based on a nitride compound semiconductor material is directly mounted in the housing by means of a solder layer and the solder layer has a thickness of greater than or equal to 3 ⁇ m.
  • Laser diode device is not as conventional in the art additional heat sink between the laser diode chip and the housing is arranged, which could act as a heat spreader. Such a way of assembling laser diode chips, where an additional heat sink between the
  • Laser diode chip and the housing is used, corresponds to the prior art.
  • the additional heat sink below the laser diode chip is usually a mounting body with good thermal conductivity for heat spreading with a thickness of more than 10 ym and typically, for example, 50 to 120 ym.
  • This type of assembly has been optimized in particular for infrared and red lasers, especially those based on arsenides, and has hitherto been transferred without significant modifications to the mounting of nitride-based laser diode chips. In the case of the laser diode device described here, the contribution of the heat sink to the total thermal resistance is therefore eliminated.
  • thermal resistance typically used in the prior art, has a thermal resistance of about 3 to 4 K / W.
  • substrates can be used which have a
  • laser diode chips based on nitride compound semiconductor material can also be mounted "epi up", so that at a preferred substrate thickness of greater than or equal to 50 ⁇ and less than or equal to 150 ⁇ , preferably, for example, a thickness of approximately 110 ⁇ m, there is no increased danger of short circuits. "Dark line defects" are not known for nitride-based laser diode chips and thus likewise do not present a problem.
  • solder layer described here with a thickness of greater than or equal to 3 ⁇ of particular advantage, while for thermal reasons in the prior art, the thinnest possible solder layer is preferred.
  • a soft solder described above is suitable for thermal stresses during cooling after the soldering of the Laser diode chips and bumps of the mounting part
  • the use of the thick solder layer described here thus brings in total thermal advantages, since a homogeneous and particularly void-free soldering, as is possible by the thickness of the solder layer described here, the per se taken larger thermal resistance, by the thickness of the solder layer described here compared to a thin layer of solder is predominant.
  • the thermal resistance may decrease by about 2 to 3 K / W, but this is not sufficient to a
  • the laser diode device described here can, however, advantageously correspond externally completely to the components previously manufactured according to the state of the art and be produced with comparable mass production processes.
  • the costs, measured in dollars per watt, for example, can be significantly reduced.
  • the heat sink can not only act as a heat spreader, but also reduce stresses acting on the chip since the housing typically has a thermal expansion coefficient well above that
  • thermal expansion coefficient of the chip is. In the case of the laser diode device described here, such a strain compensation by an additional heat sink is not possible. Differ the thermal
  • Laser diode chip is no longer optimally soldered and over the entire surface.
  • the laser diode chip therefore particularly preferably has a strain that tends to convex the underside of the laser diode chip facing the mounting part
  • the laser diode chip can be designed such that it has a bowl-shaped curvature or at least a minimum curvature in an unassembled state
  • Laser diode chip in the mounting part facing the underside at least one anchoring element for the solder of the solder layer.
  • the anchoring element for example, by a depression or a survey in the mounting part
  • the laser diode chip has a plurality of
  • Anchoring elements which may be regularly or irregularly shaped and / or arranged.
  • One or more anchoring elements can, for example, also adjacent to side surfaces of the laser diode chip, so on chip edges between the solder layer facing bottom of the
  • the at least one and preferably the plurality of anchoring elements are formed in the substrate. The at least one and preferably the more
  • Anchoring elements can, for example, be deliberately introduced as discrete elevations or depressions.
  • the anchoring elements can in particular point-like
  • anchoring elements can also be targeted
  • an anchoring element for example in the form of a step in the region of the substrate edge at one or both
  • the at least one anchoring element and preferably the plurality of anchoring elements preferably dry or wet chemical etching, in particular anisotropic etching processes, lithographic structuring and / or mechanical structuring can be carried out.
  • the at least one and preferably the plurality of anchoring elements have a depth of greater than or equal to 0.1 ⁇ and less than or equal to 10 ⁇ and preferably greater than or equal to 0.5 ⁇ and less than or equal to 5 ⁇ .
  • Size of greater than or equal to 0.1 ⁇ and preferably greater than or equal to 0.5 ⁇ is particularly suitable that sufficient interlocking between the laser diode chip and the solder is formed while a depth of less than or equal to 10 ⁇ and
  • preferably of less than or equal to 5 ⁇ is particularly suitable to complete filling or
  • the metallization may be formed in particular in the form of a metal layer.
  • the metallization is thus in particular layered with a
  • Is laser diode chips By means of such metallization, cooling of the laser diode chip can be achieved via the surfaces of the laser diode chip provided with the metallization.
  • the metallization may be directly on the substrate and at least some
  • Semiconductor layers may be arranged. Particularly preferably, the metallization is seen from the mounting part
  • Semiconductor material of the laser diode chip can be enabled effective cooling.
  • the metallization on the radiation decoupling surface and / or the rear side surface is arranged directly in contact with the semiconductor layers, then the Metallization preferably between the semiconductor layers and an optical layer on the radiation decoupling surface or the rear side surface.
  • the optical layer is formed, in particular, by the facet mirroring or mirroring customary for laser diode chips.
  • the optical layer is on the
  • Radiation decoupling surface and the back surface of a dielectric material or a dielectric layer sequence formed If a metallization provided on the radiation decoupling surface, so remains the
  • the metallization can be both directly applied to the semiconductor layers, as well as form outer sides of the laser diode chip. If the metallization is arranged on the radiation decoupling surface and / or the rear side surface and forms an outer side of the laser diode chip, this means in other words that the metallization on the optical layer of the
  • the metallization can reach to the bottom of the laser diode chip.
  • a metallization which forms an outer side of the laser diode chip, it can be achieved that the solder of the solder layer can wet the metallization. This can be a part of
  • the metallization may in particular comprise one or more of the metals Au, Ti, Pt, Cr, Pd, Ni, Ag, W, Cu.
  • the laser diode chip has two recesses, each extending from the radiation outcoupling surface to
  • the recesses with the passivation are preferably between
  • Laser diode chips could wander towards the contact area.
  • the pits can also be referred to as so-called mesa trenches that interrupt the active layer.
  • the active layer may have an area greater than or equal to 2500 ym 2 , preferably greater than or equal to 10000 ym 2, and particularly preferably greater than or equal to 20000 ym 2 to 30 000 ym 2 .
  • the area boundary is a decrease of the current density from a maximum value to 10%
  • Laser diode device also possible, unlike in the prior art without further effort to use more than one laser diode chip in one of the housing described here, whereby also an increase in the output power can be achieved. Further advantages, advantageous embodiments and
  • Figures 1A and 1B are schematic representations of a
  • Figure 2 is a schematic representation of a
  • FIG. 3 shows a section of a laser diode device according to a further exemplary embodiment
  • FIGS. 4A to 4C show sections of laser diode devices according to further exemplary embodiments
  • FIGS. 5A to 11 show schematic representations of sections of laser diode devices according to another
  • FIGS. 1A and 1B show an exemplary embodiment of a laser diode device 100, wherein FIG. 1A shows a schematic sectional illustration and FIG. 1B shows a plan view of the laser diode device 100. The following description refers equally to FIGS. 1A and 1B.
  • the laser diode device 100 has a housing 1, in which a laser diode chip 2 is mounted on a mounting part 11 by means of a solder layer 3.
  • the housing 1 has the greatest possible thermal conductivity and is formed in the embodiment shown in the form of a so-called TO-housing.
  • the housing 1 in this case has a housing part 10 and arranged on the housing part
  • the mounting part 11 extends away from the housing part 10 and is formed integrally with the housing part 10 in the embodiment shown.
  • Housing part 10 and the mounting part 11 have for this purpose a made of a metal, which is copper in the illustrated embodiment, base body.
  • the housing part 10 further comprises a casing 12 made of steel, which is formed by a coating of the copper base body in the region of the housing part 10.
  • the mounting member 11 may be formed by an uncoated body, so in the embodiment shown by the copper base body, or, as indicated by the dashed line around the mounting member 11, also a sheath, preferably a steel jacket having.
  • the housing part 10 for example, have holes or openings in which Zu Shawsbeinchen
  • a housing cover 14 is preferably arranged, as indicated by the dashed lines.
  • the housing cover 14, which may further comprise a window 15 may For example, steel and preferably be up to the window 15 made of steel. In that shown in the
  • the housing part 10 has the steel casing 12, the housing cover 14 may be applied to the housing part 10 of the housing 1 and as in conventional TO housings with steel sockets in a standard process by means
  • the housing 1 may also be deviating therefrom.
  • the housing 1 may have a mounting part 11 made of ceramic or a metal on which a housing cover is arranged directly or on additional side parts.
  • the mounting part 11 may for example also be formed by a metal core board. Regardless of the geometric and material-specific design of the housing 1, this preferably has the largest possible
  • the mounting part 11 has a mounting surface 13 on which a laser diode chip 2 is arranged.
  • the laser diode chip 2 is mounted on the solder layer 3 directly on the mounting surface 13 of the mounting part 11 and thereby electrically and thermally connected to the housing 1.
  • solder layer 3 is arranged between the laser diode chip 2 and the mounting part 11.
  • the solder layer 3 has a thickness of greater than or equal to 3 ⁇ m and is formed by a soft solder, in particular a soft solder based on one or more metals selected from Sn, In and Au.
  • the solder layer can be formed by one of the above-mentioned in the general part solder materials
  • Laser diode device 100 has a thickness of greater than or equal to 3 ym.
  • the thickness of the first solder layer 3 may also be greater than or equal to 4 ym or even greater than or equal to 5 ym.
  • thermally induced voltages can be compensated for, which occur during operation due to the heat generated in the laser chip 2 or the cooling occurring after soldering the laser diode chip 2 and the different thermal expansion coefficients of the laser diode chip 2 and the housing 1.
  • surface irregularities on the mounting surface 13 of the mounting part 11 can be compensated. These can occur in particular when the mounting part 11 has the copper base body shown here and a sheath made of steel.
  • the laser diode chip 2 is preferably, as shown in Figure 2 according to a preferred embodiment, as an edge-emitting laser diode chip with a through a
  • Rear side surface 28 is formed.
  • Radiation coupling-out surface 27 has a
  • Radiation decoupling region 270 via which the laser radiation generated in the laser diode chip 2 is emitted during operation. Furthermore, the laser diode chip 2 on side surfaces which the radiation outcoupling surface 27 and the
  • Radiation decoupling surface 27 and the back surface 28 are preferably applied optical layers (not shown) forming the mirroring and / or AR coating and through which a resonator is formed with the desired reflection and Auskoppeleigenticianen.
  • the laser diode chip 2 is based on a nitride compound semiconductor material.
  • the laser diode chip 2 has a substrate 20, which is preferably designed to be electrically conductive and, for example, has or is composed of crystalline (In, Al, Ga) N. Above that is one
  • MOVPE metal-organic vapor phase epitaxy
  • the laser diode chip 2 has an active layer 23 on the substrate 20 which is between
  • Waveguide layers 22 and cladding layers 21 is arranged.
  • the laser diode chip 2 has a first cladding layer 21 on the substrate 20, on which a first waveguide layer 22 and above the active layer 23 are arranged. Over the active layer 23 follows in
  • Connection layer 25 for example in the form of a
  • connection layer (not shown).
  • electrical connection layer 25 may, for example, by a structuring in electrical contact with only a portion of the semiconductor contact layer 24 in order to achieve a current injection into a specifically selected region of the active layer 23.
  • the arrangement direction of the laser diode chip 2 with the substrate 20 directly on the solder layer 3 is also referred to as "epi up.”
  • the semiconductor layers facing the substrate 20 are n-doped, as seen from the active layer 23 the semiconductor layers identified by the reference numeral 26, which on the side facing away from the substrate 20 of the active layer 23rd
  • the active layer 23 can be, for example, n-doped or undoped and, in particular in the embodiment shown, have a multiple quantum well structure.
  • the side of the laser diode chip 2 opposite the solder layer 3 is referred to as the top side 30 and the side of the laser diode chip 2 facing the solder layer 3 and directly in contact with the solder layer 3 is referred to as the bottom side 31.
  • the upper side can be formed, for example, at least partially by the electrical connection layer 25. If the electrical connection layer 25 is formed in a structured manner, the upper side 30 can also be partially covered by an exposed partial area of the semiconductor contact layer 24 and / or by a partial area on the electrical connection layer 25 and / or the
  • Semiconductor contact layer 24 applied passivation layer are formed.
  • Assembly part 11 come, depending on the choice of the lot
  • the mounting part 11 contracts on cooling after soldering the laser diode chip 2 so far that the laser diode chip 2 is arched on the solder layer 3 and on the mounting part 11 facing away from the top 30 has a convex bend. Accordingly, in this case, the mounting part 11 facing bottom 31 of the laser diode chip 2 forms concave.
  • the contraction of the mounting part 11 during cooling is indicated by the dashed arrows. If the curvature of the laser diode chip 2 is too large, at least partial chip shearing may occur, that is to say at least partial detachment of the chip
  • the laser diode chip 2 particularly preferably has, as indicated in FIG. 3 by the dotted line, a stress that tends to convexly surround the underside 31 of the laser diode chip 2 facing the mounting part 11 in an unmounted state deform.
  • the laser diode chip 2 can be made to prefer, after fabrication, that indicated by the dotted line in FIG
  • the laser diode chip 2 can also be formed after the cooling of the solder of the solder layer 3 is still slightly schüsseiförmig.
  • the Laser diode chip 2 may also be plan or nearly plan formed with a minimum bowl shape and yet have a strain in the semiconductor layers, the
  • Cooling after the soldering process can occur, at least partially compensate and at least partially a concave deformation of the mounting part 11 facing
  • Underside 31 of the laser diode chip 2 counteracts.
  • a corresponding strain of the semiconductor layers of the laser diode chip 2 can be selected by suitably
  • the laser diode chip 2 on the underside 31 can also have at least one anchoring element 32 and preferably a plurality of anchoring elements 32 which are formed by depressions and / or elevations.
  • FIGS. 4A to 4C are examples of such
  • Anchoring elements 32 shown which may be present in particular in combinations.
  • Anchoring elements 32 a sufficient adhesion of the laser diode chip 2 to the solder layer 3 can be achieved, whereby a large-area thermal connection and thereby a reduction of the thermal resistance between the laser diode chip 2 and the housing 1 can be achieved.
  • a recess anchoring element 32 which preferably extends along the chip edge and is step-shaped, can be selectively introduced in order to achieve a toothing of the chip edge with the solder of the solder layer 3.
  • a trained as a stepped recess can be selectively introduced in order to achieve a toothing of the chip edge with the solder of the solder layer 3.
  • Anchoring element 32 also on a chip edge between the bottom 31 and the back surface 28 and / or the
  • Bottom 31 and a side surface 29 may be provided.
  • Anchoring element 32 may be provided.
  • the anchoring element 32 is a depression and a protrusion in the underside 31 of FIGS. 4B and 4C.
  • Wells can also be prepared by a roughening of the bottom 31.
  • the bottom 31 can also be prepared by a roughening of the bottom 31.
  • Anchoring elements 32 arranged stochastically distributed over the entire bottom 31 and can merge into one another.
  • the anchoring elements 32 according to the shown
  • Embodiments may be, for example, by dry or wet chemical etching, in particular anisotropic etching, lithographic structuring and / or mechanical
  • the anchoring elements 32 preferably have such a size, that is to say a width and / or a depth or height, such that the solder of the solder layer 3 can penetrate into or between the anchoring elements 32.
  • the size of the anchoring elements is preferably greater than or equal to 0.1 ⁇ and particularly preferably greater than or equal to 0.5 ⁇ .
  • the anchoring elements 32 have a size that is at most so large that the solder of the solder layer 3 can completely reshape or fill it, so that a void-free and bubble-free connection of the solder layer 3 to the underside 31 of the laser diode chip 2 is possible.
  • the anchoring elements preferably have a size of less than or equal to 10 ⁇ and preferably of less than or equal to 5 ⁇ .
  • Embodiments can be combined and in which the laser diode chip 2 on at least one side surface 29, the radiation outcoupling surface 27 and / or the rear side surface 28 has a metallization 6.
  • the metallization 6 is formed by one or more metal layers, the
  • the surfaces of the laser diode chip 2 coated in this way can additionally be cooled, as a result of which a more efficient dissipation of heat can be made possible.
  • optical layers 7 are in the form of
  • Veradorungs- or anti-reflection layers shown.
  • 5A and 5B is in a plan view of the figures
  • Radiation coupling-out surface 27 and the back side surface 28 connect to each other, each a metallization. 6
  • the metallization 6 is arranged in direct contact with the substrate and the semiconductor layers of the laser diode chip 2 and simultaneously forms outer surfaces of the
  • the metallization 6 is arranged below the active layer 23, viewed from the mounting part 11 or from the underside 31, in order to avoid shorting of the n- and p-doped sides of the laser diode chip 2. Because of that
  • Laser diode chip 2 can contribute.
  • Embodiment of Figures 5A and 5B metallizations 6 are arranged on the side surfaces 29. At a
  • the laser diode chips 2 of the embodiments of the FIGS. 6 and 7 therefore have depressions 33, which preferably extend from the radiation decoupling surface 27 to the
  • Rear surface 28 extend and which are covered with a passivation 34, for example, a dielectric oxide such as Si0 2 , covered.
  • the depressions 33 have such a depth that they extend from below the active layer 23 as viewed from the upper side 30. As a result, a barrier for solder particles or particles of the metallizations 6 can be achieved so that they can no longer lead to a short circuit.
  • the recesses 33 may be formed on the chip edges between the top 30 and the side surfaces 29. Furthermore, the depressions 33, as shown in FIG. 7, can also be pulled further inwards in the direction of the current-carrying region of the active layer 23 defined by a structured electrical connection layer 25.
  • the recesses 33 may also be referred to as mesa trenches.
  • FIG. 8 shows a further exemplary embodiment in which metallizations 6 are arranged on the optical layers 7 on the radiation outcoupling surface 27 and the rear side surface 28 and form outer sides of the laser diode chip 2, whereby solder of the solder layer 3 pulls up at the radiation outcoupling surface 27 and the rear side surface 28 can and so to a good thermal connection of the facets of the laser diode chip 2 to the solder layer 3 and thus to the
  • Can lead housing 1 1. Especially in case of
  • FIG. 9 shows a further exemplary embodiment of a laser diode chip 2 in a plan view in which both the radiation output surface 27, the rear side surface 28 and the side surfaces 29 are provided with a metallization 6, so that the laser diode chip 2 is thermally all-round
  • FIG. 10 shows a further exemplary embodiment of a laser diode chip 2 in which, in comparison with FIG.
  • the metallization 6 is arranged directly on the radiation coupling-out surface 27 and the rear side surface 28.
  • the metallization 6 is arranged between the semiconductor layers of the laser diode chip 2 and the optical layers 7 on the radiation decoupling surface and the rear side surface 28.
  • Metallization 6 can be achieved by the solder of the solder layer 3, but can by the direct contact of the
  • Heat dissipation of the facets of the laser diode chip 2 can be achieved.
  • FIG. 11 shows a further exemplary embodiment of a laser diode chip 2 in which, in comparison with FIG.
  • the optical layers 7 are only partially applied to the radiation decoupling surface 27 and the rear side surface 28 and, in particular, do not extend to the solder layer 3, so that a combination of the advantages of the exemplary embodiments of the previous figures is achieved can be, since the metallization 6 is disposed directly on the facets and at the same time from the Lot
  • Lot Mrs 3 can be wetted.

Abstract

Es wird eine Laserdiodenvorrichtung angegeben, die ein Gehäuse (1) mit einem Montageteil (11) und einen auf einem Nitrid-Verbindungshalbleitermaterial basierenden Laserdiodenchip (2) im Gehäuse (1) auf dem Montageteil (11) aufweist, wobei der Laserdiodenchip (2) mittels einer Lotschicht (3) unmittelbar auf dem Montageteil (11) montiert ist und die Lotschicht (3) eine Dicke von größer oder gleich 3 μm aufweist.

Description

Beschreibung
Laserdiodenvorrichtung Es wird eine Laserdiodenvorrichtung angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 103 160.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Lichtquellen mit hoher optischer Leistungsdichte sind
Schlüsselbauelemente für eine Vielzahl von Anwendungen.
Beispielsweise weisen Laserdioden aus einem Nitrid-basierten Verbindungshalbleitermaterialsystem ein hohes Marktpotential für Projektionssysteme auf, insbesondere solchen mit
Lichtströmen zwischen 1000 und 20000 Lumen.
Für derartige Anwendungen sind daher Bauelemente mit hohen Ausgangsleistungen sowie kompakte Gehäuse notwendig. Aus Kostengründen und im Rahmen einer Standardisierung sind
Gehäuse der sogenannten TO-Baureihe (TO: „transistor
outline") in Form von TO-Metallgehäusen ("TO metal can") üblich, etwa in Form der bekannten Baugrößen T038, T056 und TO90, wobei die TO-Metallgehäuse im Wesentlichen aus Stahl gefertigt sind. Heutzutage werden für Laserdioden
üblicherweise solche Standard-TO-Bauformen, im Folgenden auch kurz als „TO-Gehäuse" bezeichnet, verwendet. Derzeit
verfügbare Laserdioden in TO-Gehäusen sind bisher jedoch auf optische Leistungen unter 3 Watt begrenzt, was für viele Anwendungen nicht ausreichend ist. Bis heute ist es jedoch noch nicht gelungen, optische Leistungen über 3 Watt mit solchen Bauformen zu erreichen. Beispielsweise sind aus der Druckschrift C. Vierheilig et al., Proc. SPIE, Bd. 8277, 82770K, 2012 blau emittierende Nitrid-basierte Laserdioden in TO-Gehäusen bekannt, die bei Raumtemperatur im Dauerstrichbetrieb Licht mit einer
Wellenlänge im Bereich von 440 nm bis 460 nm bei maximal 2,5 Watt Ausgangsleistung abstrahlen können.
Bei solchen Laserdioden weisen die TO-Gehäuse thermische Unzulänglichkeiten auf, insbesondere bei der aus technischen Gründen üblichen Montage mit der der Halbleiterschichtenfolge abgewandten Seite des Substrats auf einer Wärmesenke zwischen einem Gehäuse und einer Laserdiode, so dass die
Halbleiterschichtenfolge vom Gehäuse aus gesehen oben
angeordnet ist („Epi up") .
Neben den Standard-TO-Gehäusen aus Edelstahl sind auch TO- Gehäuse bekannt, die zur besseren Wärmeabfuhr einen Sockel aufweisen, der auf Kupfer basiert oder einen Kupferkern und eine Stahloberfläche aufweist. Durch Studien konnte jedoch gezeigt werden, dass allein die Verwendung von solchen modifizierten TO-Gehäusen nicht zu einer Erhöhung der
Ausgangsleistung von Laserdioden führt.
Im Falle von roten und infraroten Leistungslaserdioden, insbesondere auf Basis von Arseniden, sind thermisch
optimierte Montagekonzepte mit sehr direkter Wärmeabfuhr bekannt, insbesondere eine Montage mit der dem Substrat gegenüber liegenden Seite der Halbleiterschichtenfolge nach unten („Epi down") auf einer Wärmesenke zwischen der
Laserdiode und einem Gehäuse und weiterhin die Verwendung eines Kupferträgers anstelle eines TO-Gehäuses. Für Nitrid-basierte Laserdioden sind derartige Maßnahmen jedoch ungeeignet, da für einen Kupferträger eine
kostengünstige Verkappung zum Schutz des Lasers vor
Verschmutzung und mechanischer Beschädigung nicht möglich ist. Besonders Feuchtigkeit und Chemikalien, beispielsweise bei der Verwendung im Automobilbereich, können kritisch sein und ein hermetische Verkappen erforderlich machen, um die Laserdioden von solchen äußeren Einflüssen zu schützen. Da bei Nitrid-basierten Laserdioden typischerweise die p-Seite auf der vom Substrat abgewandten Seite des aktiven Bereichs angeordnet und möglichst dünn ausgeführt ist, da die
Betriebsspannung mit zunehmender Dicke einer p-dotierten Nitrid-basierten Halbleiterschicht steigen kann, kann die „Epi down"-Montage wiederum wegen des bei Nitrid-basierte Laserdioden somit sehr nahe am p-Kontakt liegenden aktiven Bereichs beispielsweise beim Lötvorgang leicht zu
Kurzschlüssen und damit zu einer Verringerung der Ausbeute führen .
Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, eine Laserdiodenvorrichtung anzugeben.
Diese Aufgabe wird durch einen Gegenstand gemäß dem
unabhängigen Patentanspruch gelöst. Vorteilhafte
Ausführungsformen und Weiterbildungen des Gegenstands sind i den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor .
Gemäß zumindest einer Ausführungsform weist eine
Laserdiodenvorrichtung ein Gehäuse auf, in dem ein
Laserdiodenchip mittels einer Lotschicht auf dem Montageteil angeordnet ist. Das Gehäuse kann bevorzugt mit einer Außenfläche auf einer externen Wärmesenke, beispielsweise einem Kühlkörper oder einer Leiterplatte, montierbar sein. Zumindest das
Montageteil und bevorzugt alle Bereiche des Gehäuses, die sich zwischen dem Laserdiodenchip und der Außenfläche
befinden, die dafür vorgesehen ist, die
Laserdiodenvorrichtung auf einer solchen externen Wärmesenke zu montieren, weisen ein Material mit hoher thermischer
Leitfähigkeit auf, beispielsweise ein Metall, beispielsweise bevorzugt Kupfer oder auch Aluminium, oder ein
Keramikmaterial, beispielsweise A1N. Weiterhin kann zumindest das Montageteil auch ein Verbundmaterial aufweisen und beispielsweise durch eine Metallkernplatine mit einer
Metallschicht, die von einem Kunststoffmaterial umhüllt ist, gebildet werden. Weiterhin kann das Montageteil zur
elektrischen Kontaktierung des Laserdiodenchips eine
elektrische Zuleitung, beispielsweise in Form einer
Leiterbahn, sowie eine Lötfläche aufweisen. Ist das
Montageteil auf der dem Laserdiodenchip zugewandten Seite durch einen Grundkörper aus Metall gebildet, kann die
elektrische Zuleitung durch den Grundkörper selbst ermöglicht werden . Gemäß einer weiteren Ausführungsform weist das Gehäuse einen Gehäusedeckel auf, der über dem Montageteil aufgebracht ist und das Gehäuse verschließt. Der Gehäusedeckel weist
weiterhin ein Fenster auf, durch das das vom Laserdiodenchip im Betrieb emittierte Licht von der Laserdiodenvorrichtung abgestrahlt werden kann. Der Gehäusedeckel kann
beispielsweise ein Metall wie etwa Stahl, insbesondere
Edelstahl, oder auch ein Keramikmaterial aufweisen oder bis auf das Fenster daraus sein. Besonders bevorzugt kann durch den Gehäusedeckel ein hermetisch dichter Verschluss des Gehäuses ermöglicht werden. Beispielsweise kann der
Gehäusedeckel mit dem Montageteil oder einem weiteren
Gehäuseteil verschweißt sein.
Gemäß einer weiteren Ausführungsform weist das Gehäuse ein mit dem Montageteil verbundenes Gehäuseteil auf. Das
Montageteil kann sich entlang einer Erstreckungsrichtung vom Gehäuseteil wegerstrecken. Mit anderen Worten kann das
Montageteil vom Gehäuseteil wegragen und beispielsweise zapfenförmig ausgebildet sein. Das Montageteil weist dabei bevorzugt eine Montagefläche auf, die sich entlang der
Erstreckungsrichtung des Montageteils vom Gehäuseteil wegerstreckt und auf der der Laserdiodenchip angeordnet ist.
Das Gehäuseteil kann insbesondere dazu vorgesehen und dafür ausgebildet sein, dass ein Gehäusedeckel zum Verschluss des Gehäuses auf dem Gehäuseteil angeordnet werden kann. Das Gehäuseteil und das Montageteil, die insbesondere auch einstückig miteinander ausgebildet sein können, weisen bevorzugt jeweils einen Grundkörper aus Kupfer oder bei einstückiger Ausbildung auch einen gemeinsamen Grundkörper aus Kupfer aus. Alternativ hierzu kann der Grundkörper auch ein anderes der vorgenannten Materialien aufweisen.
Zumindest das Gehäuseteil kann weiterhin stahlummantelt sein Das bedeutet, dass das Gehäuseteil im Wesentlichen aus dem Grundkörpers gebildet ist und mit einer Stahlschicht bedeckt ist. Die Stahlschicht kann beispielsweise durch eine Schicht aus Edelstahl gebildet sein. Eine Stahlummantelung des
Gehäuseteils kann besonders vorteilhaft sein, da dadurch wie bei einem Standard-TO-Gehäuse mit einem Stahlsockel ein Gehäusedeckel mit dem Gehäuseteil verschweißt werden kann. Das Montageteil ragt dabei entlang seiner
Erstreckungsrichtung vom Gehäuseteil in den Gehäusedeckel hinein, so dass sich der Laserdiodenchip bei montiertem
Gehäusedeckel auf dem Montageteil im durch den Gehäusedeckel und das Gehäuseteil gebildeten Hohlraum befindet.
Gemäß einer weiteren Ausführungsform ist zusätzlich zum
Gehäuseteil auch das Montageteil Stahl ummantelt.
Insbesondere können das Gehäuseteil und das Montageteil in dieser Ausführungsform einen gemeinsamen Kupfer-Grundkörper aufweisen, der mit einer Stahlschicht bedeckt ist.
Besonders bevorzugt kann das Gehäuse als sogenanntes TO- Gehäuse, beispielsweise mit einer Baugröße T038, T056 oder TO90, ausgebildet sein. Das Gehäuseteil kann in dieser
Ausführungsform auch als "base plate" und das Montageteil als "stem" bezeichnet werden. Im Vergleich zu üblicherweise verwendeten Standard-TO-Gehäusen, die zumindest ein
Gehäuseteil oder ein Gehäuseteil und ein Montageteil
aufweisen, die im Wesentlichen aus Stahl bestehen und keinen Kupfer-basierten Grundkörper aufweisen, weist das Gehäuse in dieser Ausführungsform aufgrund des Kupfers des
stahlummantelten Gehäuseteils eine höhere Wärmeleitfähigkeit auf .
Gemäß einer weiteren Ausführungsform kann das Montageteil oder gegebenenfalls auch ein Gehäuseteil beispielsweise
Löcher oder Öffnungen aufweisen, durch die elektrische
Zuleitungen, beispielsweise in Form von Kontaktbeinen, von der dem Montageteil abgewandten Seite des Gehäuses zur Seite, auf der das Montageteil angeordnet ist, ragen können. Die elektrischen Zuleitungen können für eine elektrische
Kontaktierung des Laserdiodenchips vorgesehen sein, beispielsweise über eine Drahtverbindung zwischen einer elektrischen Zuleitung und dem Laserdiodenchip.
Gemäß einer weiteren Ausführungsform basiert der
Laserdiodenchip auf einem Nitrid- Verbindungshalbleitermaterial. Der Laserdiodenchip kann insbesondere ein Substrat, bevorzugt ein elektrisch leitendes Substrat, beispielsweise kristallines (In,Al,Ga)N, aufweisen. Darüber kann eine Epitaxieschichtenfolge, also epitaktisch gewachsene Halbleiterschichten, aufgebracht sein, die auf einem Nitrid-Verbindungshalbleitermaterial basiert und somit auf Basis von InAlGaN ausgeführt ist.
Unter Bezeichnungen wie „InAlGaN-basierte
Verbindungshalbleitermaterialien", „ ( In, AI , Ga) N-basierte Verbindungshalbleitermaterialien" und „Nitrid- Verbindungshalbleitermaterialien" fallen insbesondere solche Halbleitermaterialien, die ein Material aus dem III-V- Verbindungshalbleitermaterialsystem InxAlyGai-x-yN mit
O ^ x ^ l, O ^ y ^ l und x + y < 1 aufweisen, beispielsweise also GaN, A1N, AlGaN, InGaN, AlInGaN. Der Laserdiodenchip kann insbesondere auf dem Substrat eine
Halbleiterschichtenfolge aufweisen, die eine aktive Schicht aufweist, besonders bevorzugt auf Basis auf AlGalnN und/oder InGaN, die im Betrieb zur Abstrahlung von Licht vorgesehen ist. Insbesondere kann der Laserdiodenchip im Betrieb Licht aus einem ultravioletten bis grünen Wellenlängenbereich emittieren . Gemäß einer weiteren Ausführungsform weist der
Laserdiodenchip auf dem Substrat Halbleiterschichten auf, die beispielsweise die aktive Schicht zwischen
Wellenleiterschichten und Mantelschichten aufweisen. Insbesondere können auf dem Substrat eine erste
Mantelschicht, darüber eine erste Wellenleiterschicht, darüber die aktive Schicht, darüber eine zweite
Wellenleiterschicht und über dieser eine zweite Mantelschicht aufgebracht sein. Über der zweiten Mantelschicht können weiterhin eine Halbleiterkontaktschicht und über dieser eine elektrische Anschlussschicht, beispielsweise in Form einer Metallschicht, angeordnet sein. Die elektrische Kontaktierung des Laserdiodenchips kann besonders bevorzugt über die dem Substrat gegenüber liegende elektrische Anschlussschicht sowie über das leitfähige Substrat erfolgen, wobei das
Substrat auf der den Halbleiterschichten abgewandten Seite auch eine elektrische Anschlussschicht aufweisen kann.
Hierbei kann der Laserdiodenchip somit mittels der Lotschicht direkt mit dem Substrat oder mit einer elektrischen
Anschlussschicht der Laserdiodenchips, die auf der den
Halbleiterschichten abgewandten Seite des Substrats
angeordnet ist, auf dem Montageteil montiert sein. Auf der dem Substrat abgewandten Seite der aktiven Schicht kann zwischen der Wellenleiterschicht und der Mantelschicht weiterhin eine Ladungsträgerbarrierenschicht angeordnet sein, um ein sogenanntes Ladungsträger-Overshoot zu vermeiden.
Beispielsweise können die zwischen dem Substrat und der aktiven Schicht angeordneten Halbleiterschichten n-dotiert und die vom Substrat aus gesehen über der aktiven Schicht angeordneten Halbleiterschichten p-dotiert sein. Alternativ hierzu ist es auch möglich, die Dotierungsreihenfolge
umzukehren. Die aktive Schicht kann undotiert oder n-dotiert sein. Der Laserdiodenchip kann als aktive Schicht
beispielsweise einen herkömmlichen pn-Übergang, eine
Doppelheterostruktur oder eine Quantentopfstruktur, besonders bevorzugt eine Mehrfach-Quantentopfstruktur (MQW-Struktur) , aufweisen. Die Bezeichnung Quantentopfstruktur umfasst im Rahmen dieser Anmeldung insbesondere jegliche Struktur, bei der Ladungsträger durch Einschluss ( "confinement " ) eine
Quantisierung ihrer Energiezustände erfahren können.
Insbesondere kann eine Quantentopfstruktur Quantentröge, Quantendräte und/oder Quantenpunkte und eine Kombination dieser Strukturen aufweisen. Beispielsweise kann die aktive Schicht InGaN-basierte Quantenfilme zwischen geeignet
ausgebildeten Barriereschichten aufweisen.
Gemäß einer besonders bevorzugt Ausführungsform werden zur Herstellung des Laserdiodenchips wie oben beschrieben zuerst n-dotierte Schichten, dann der aktive Bereich und darüber p- dotierte Schicht aufgewachsen.
Gemäß einer weiteren besonders bevorzugten Ausführungsform wird der Laserdiodenchip mit dem Substrat auf dem Montageteil angeordnet, so dass der Laserdiodenchip auf der dem
Montageteil und der Lotschicht abgewandten Seite des
Substrats die bevorzugt epitaktisch abgeschiedenen
Halbleiterschichten aufweist. Diese bevorzugte
Montagerichtung wird im Folgenden auch als „Epi up"
bezeichnet . Gemäß einer weiteren Ausführungsform weist der
Laserdiodenchip eine Strahlungsauskoppelfläche mit einem Strahlungsauskoppelbereich auf, über den das in der aktiven Schicht erzeugte Licht im Betrieb abgestrahlt wird. Der
Strahlungsauskoppelbereich wird typischerweise durch einen aufgrund interner Wellenleitungseffekte und eine gezielt gewählte Stromdichteverteilung auf der
Strahlungsauskoppelfläche definiert. Der Laserdiodenchip ist dabei bevorzugt als kantenemittierender Laserdiodenchip ausgeführt, bei dem die Strahlungsauskoppelfläche beispielsweise durch Brechen, Spalten und/oder Ätzen eines Halbleiterschichtverbunds entlang einer Kristallebene erzeugt werden kann. Weiterhin weist der Laserdiodenchip eine der Strahlungsauskoppelfläche gegenüberliegend angeordnete
Rückseitenfläche auf. Die Strahlungsauskoppelfläche und die Rückseitenfläche werden bei kantenemittierenden
Laserdiodenchips üblicherweise auch als so genannte Facetten bezeichnet. Weiterhin weist der Laserdiodenchip Seitenflächen auf, die die Rückseitenfläche und die
Strahlungsauskoppelflächen miteinander verbinden und die durch die Seiten der Halbleiterschichten gebildet werden, die in einer Richtung senkrecht zur Aufwachs- und
Anordnungsrichtung der Halbleiterschichten diese begrenzen.
Hier und im Folgenden wird die dem Montageteil zugewandte und mit der Lotschicht in direktem Kontakt stehende Außenfläche des Laserdiodenchip auch als Unterseite bezeichnet, während die in Schichtanordnungsrichtung dem Montageteil gegenüber liegende Außenfläche als Oberseite bezeichnet wird.
Gemäß einer weiteren Ausführungsform ist der Laserdiodenchip direkt auf dem Montageteil mittels der Lotschicht angeordnet und somit unmittelbar auf dem Montageteil montiert. Das bedeutet insbesondere, dass zwischen dem Laserdiodenchip und dem Montageteil nur die Lotschicht angeordnet ist. Die
Lotschicht weist eine Dicke von größer oder gleich 3 ym auf. Besonders bevorzugt kann die Dicke der Lotschicht auch größer oder gleich 4 ym und weiterhin auch größer oder gleich 5 ym sein.
Gemäß einer weiteren Ausführungsform weist die Lotschicht ein Weichlot auf und ist bevorzugt aus einem Weichlot. Insbesondere kann das Weichlot aus einer Legierung mit einem oder mehreren Metallen ausgewählt aus Sn, In und Au gebildet sein, beispielsweise
- AuSn, besonders bevorzugt mit 80% Au und 20% Sn,
- AuGe, besonders bevorzugt mit 88% Au und 12% Ge,
- SnPb, besonders bevorzugt mit 63% Sn und 37% Pb,
- SnAg, besonders bevorzugt mit 96,5% Sn und 3,5% Ag oder 95% Sn und 5% Ag oder 80% Sn und 20% Ag,
- SnPbAg, besonders bevorzugt mit 63% Sn, 35,6% Pb und 1,4% Ag,
- Snln, besonders bevorzugt mit 95% Sn und 5% In,
- InAg, besonders bevorzugt mit 90% In und 10% Ag,
- SnlnAg, besonders bevorzugt mit 77% Sn, 21,2% In und 2,8% Ag,
- SnCu, besonders bevorzugt mit 99% Sn und 1% Cu oder 99,3% Sn und 0, 7% Cu,
- SnAgCu, besonders bevorzugt mit 95,5% Sn, 3,8% Ag und 0,7% Cu,
- SnSb, besonders bevorzugt mit 95% Sn und 5% Sb,
- SnAgSb, besonders bevorzugt mit 65% Sn, 25% Ag und 10% Sb,
- SnBi, besonders bevorzugt mit 58% Bi und 42% Sn,
- SnBiCu, besonders bevorzugt mit 90% Sn, 9,5% Bi und 0,5% Cu oder 95% Sn, 3,5% Bi und 1,5% Cu oder 95% Sn, 3% Bi und 2% Cu,
- SnBilnAg, besonders bevorzugt mit 78% Sn, 10% Bi, 10% In und 2% Ag.
Gemäß einer besonders bevorzugt Ausführungsform weist die Laserdiodenvorrichtung ein Gehäuse mit einem Montageteil auf, auf dem im Gehäuse unmittelbar mittels einer Lotschicht ein auf einem Nitrid-Verbindungshalbleitermaterial basierender Laserdiodenchip montiert ist und die Lotschicht eine Dicke von größer oder gleich 3 ym aufweist. Dass der Laserdiodenchip mittels der Lotschicht unmittelbar auf den Montageteil des Gehäuses montiert ist, bedeutet insbesondere, dass bei der hier beschriebenen
Laserdiodenvorrichtung keine wie im Stand der Technik übliche zusätzliche Wärmesenke zwischen dem Laserdiodenchip und dem Gehäuse angeordnet ist, die als Wärmespreizer fungieren könnte. Eine solche Art der Montage von Laserdiodenchips, bei denen eine zusätzliche Wärmesenke zwischen dem
Laserdiodenchip und dem Gehäuse verwendet wird, entspricht dem Stand der Technik. Die zusätzliche Wärmesenke unter dem Laserdiodenchip ist üblicherweise ein Montagekörper mit guter Wärmeleitfähigkeit zur Wärmespreizung mit einer Dicke von mehr als 10 ym und typischerweise beispielsweise 50 bis 120 ym. Diese Art der Montage wurde insbesondere für infrarote und rote Laser, besonders solche basierend auf Arseniden, optimiert und bisher ohne wesentliche Modifikationen auf die Montage von Nitrid-basierten Laserdiodenchips übertragen. Bei der hier beschriebenen Laserdiodenvorrichtung entfällt somit der Beitrag der Wärmesenke zum thermischen Gesamtwiderstand. Eine 200 μιη dicke AIN-Wärmesenke, wie sie ebenfalls
typischerweise im Stand der Technik verwendet wird, weist einen Wärmewiderstand von etwa 3 bis 4 K/W auf. Bei infraroten und roten Lasern, die auf arsenidischen
Verbindungshalbleitermaterialien basieren und die wegen ihres schlecht Wärme leitenden Substrats üblicherweise "Epi down" montiert werden, bestünde bei Verzicht auf eine zusätzliche Wärmesenke ein hohes Risiko, dass durch Lot an den Chipkanten der aktive Bereich kurzgeschlossen wird oder aber im Betrieb Lot an den Chipkanten migriert und solche Kurzschlüsse erzeugt. Außerdem würden durch den Verzicht auf die
Wärmesenke hohe Verspannungen und Kristalldefekte im Laserdiodenchip im Betrieb auftreten, so genannte "dark line defects", die aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten des Chips und des Gehäuses beim Abkühlen nach dem Löten entstehen und die zum Ausfall des Bauteils führen können. Durch den Einsatz von sehr weichen Loten kann dieses Risiko zwar etwas verringert werden, ist aber immer noch zu hoch. Weiche Lote wie In neigen weiterhin zum Migrieren und können dadurch leicht Kurzschlüsse über dem aktiven Bereich eines Laserdiodenchips bewirken.
Die Erfinder haben erkannt, dass entgegen der bisherigen Annahmen und Vorgehensweisen solche Probleme für
Laserdiodenchips, die auf einem Nitrid- Verbindungshalbleitermaterial basieren, nicht zutreffen.
Beispielsweise können Substrate verwendet werden, die eine
Wärmeleitfähigkeit von etwa 200 W/mK anstelle von 46 W/mK bei GaAs-Substraten aufweisen. Dadurch können auf Nitrid- Verbindungshalbleitermaterial basierende Laserdiodenchips auch "Epi up" montiert werden, sodass bei einer bevorzugten Substratdicke von größer oder gleich 50 μιη und kleiner oder gleich 150 μιτι, bevorzugt beispielsweise eine Dicke von etwa 110 ym, keine erhöhte Kurzschlussgefahr besteht. "Dark line defects" sind für Nitrid-basierte Laserdiodenchips nicht bekannt und stellen somit ebenfalls kein Problem dar.
Für eine hohe Qualität der Montage des Laserdiodenchips auf dem Montageteil des Gehäuses ohne zusätzliche Wärmesenke dazwischen ist die hier beschriebene Lotschicht mit einer Dicke von größer oder gleich 3 μιη von besonderem Vorteil, während aus thermischen Gründen im Stand der Technik eine möglichst dünne Lotschicht bevorzugt wird. Insbesondere eignet sich ein oben beschriebenes Weichlot, um thermische Verspannungen beim Abkühlen nach dem Auflöten des Laserdiodenchips sowie Unebenheiten des Montageteils
auszugleichen. Solche Unebenheiten können beispielsweise kaum vermeidbar sein, wenn ein Montageteil auf Kupfer-Basis mit einer Stahlummantelung verwendet wird. Die Verwendung der hier beschriebenen dicken Lotschicht bringt somit in Summe thermische Vorteile, da eine homogene und insbesondere lunkerfreie Lötung, wie sie durch die hier beschriebene Dicke der Lotschicht möglich ist, den für sich genommenen größeren thermischen Widerstand, der durch die hier beschriebene Dicke der Lotschicht im Vergleich zu einer dünnen Lotschicht hervorgerufen wird, überwiegt. Insbesondere kann, obwohl die im Stand der Technik üblicherweise verwendete Wärmesenke weggelassen wird, insgesamt eine Reduzierung des thermischen Widerstands zwischen dem Laserdiodenchip und dem Gehäuse erreicht werden, wobei für eine möglichst durchgängige und großflächige thermische Anbindung des Laserdiodenchips an die dicke Lotschicht weiterhin besonders bevorzugt die weiter unten beschriebenen Verankerungselemente im Laserdiodenchip vorgesehen sein können. Eine Wärmespreizung kann bei der hier beschriebenen Laserdiodenvorrichtung dabei auch durch das Gehäuse und insbesondere dem Montageteil erfolgen.
Insbesondere ist für die hier beschriebene
Laserdiodenvorrichtung eine im Vergleich zum Stand der
Technik deutliche Steigerung der Ausgangsleistung auf mehr als 3 W möglich. Eine solche Steigerung ist jedoch nur durch die Kombination eines möglichst gut Wärme leitenden Gehäuses wie beispielsweise einem Kupfer-basierten Gehäuse mit der dicken Lotschicht möglich, da beispielsweise nur die
Verwendung eines solchen thermisch optimierten Gehäuses den thermischen Widerstand zwar um etwa 2 bis 3 K/W erniedrigen kann, dies aber nicht ausreichend ist, um eine
Ausgangsleistung von mehr als 3 W zu erreichen. Die hier beschriebene Laserdiodenvorrichtung kann mit Vorteil jedoch äußerlich völlig den bisher nach dem Stand der Technik gefertigten Bauteilen entsprechen und mit vergleichbaren, massenfertigungstauglichen Prozessen hergestellt werden. Die Kosten, gemessen etwa in Dollar pro Watt, können somit deutlich gesenkt werden. Weiterhin sind für eine gleiche Lichtleistung in einer Anwendung bei der Verwendung der hier beschriebenen Laserdiodenvorrichtung im Vergleich zu
bekannten Laserdioden weniger Bauteile notwendig.
Bei üblichen Laserdioden, bei denen Laserdiodenchips über eine zusätzliche Wärmesenke auf einem Gehäuse montiert werden, kann die Wärmesenke nicht nur als Wärmespreizer wirken, sondern auch Verspannungen reduzieren, die auf den Chip wirken, da das Gehäuse üblicherweise einen thermischen Ausdehnungskoeffizienten aufweist, der weit über dem
thermischen Ausdehnungskoeffizienten des Chips liegt. Bei der hier beschriebenen Laserdiodenvorrichtung ist eine solche Verspannungskompensation durch eine zusätzliche Wärmesenke nicht möglich. Unterscheiden sich die thermischen
Ausdehnungskoeffizienten zwischen dem Laserdiodenchip und dem Gehäuse zu stark, kann es beim Abkühlen nach dem Löten des Laserdiodenchips auf Raumtemperatur dazu kommen, dass sich das Gehäuse stärker zusammenzieht als der Laserdiodenchip. Dadurch kann es passieren, dass der Laserdiodenchip eine vom Gehäuse weg gewandte konvexe Wölbung ausbildet. Hierdurch kann es zu einem Chip-Abscheren kommen, wodurch der
Laserdiodenchip nicht mehr optimal und ganzflächig aufgelötet ist. Besonders bevorzugt weist der Laserdiodenchip daher eine Verspannung auf, die bestrebt ist, die dem Montageteil zugewandte Unterseite des Laserdiodenchips konvex zu
verformen oder die zumindest einer konkaven Verformung der dem Montageteil zugewandten Unterseite des Laserdiodenchips entgegenwirkt. Beispielsweise kann der Laserdiodenchip derart ausgebildet sein, dass er in einem unmontierten Zustand eine schüsseiförmige Krümmung oder zumindest eine minimale
Schüsselform bei nahezu planer Ausführung aufweist. Eine geeignete Verspannung des Laserdiodenchips kann
beispielsweise durch gezielt gewählte Aufwachsbedingungen beim Aufwachsen der Halbleiterschichten auf dem Substrat eingestellt werden.
Gemäß einer weiteren Ausführungsform weist der
Laserdiodenchip in der dem Montageteil zugewandten Unterseite zumindest ein Verankerungselement für das Lot der Lotschicht auf. Das Verankerungselement kann beispielsweise durch eine Vertiefung oder eine Erhebung in der dem Montageteil
zugewandten Unterseite des Laserdiodenchips gebildet sein. Bevorzugt weist der Laserdiodenchip eine Mehrzahl von
Verankerungselementen auf, die regelmäßig oder unregelmäßig geformt und/oder angeordnet sein können. Ein oder mehrere Verankerungselemente können beispielsweise auch angrenzend an Seitenflächen des Laserdiodenchips, also an Chipkanten zwischen der der Lotschicht zugewandten Unterseite des
Laserdiodenchips und der Strahlungsauskoppelfläche und/oder der Rückseitenfläche und/oder einer oder mehrerer
Seitenflächen, jeweils als stufenförmige Vertiefung
ausgebildet sein. Durch die Verankerungselemente kann eine Verzahnung des Lots und des Laserdiodenchips erreicht werden, die zusätzlich oder alternativ zu einer vorab beschriebenen gezielten Verspannung des Laserdiodenchips einem Chip- Abscheren entgegenwirken kann. In der oben beschriebenen bevorzugten "Epi up"-Montage sind das zumindest eine und bevorzugt die Mehrzahl von Verankerungselemente im Substrat ausgebildet . Das zumindest eine und bevorzugt die mehreren
Verankerungselemente können beispielsweise gezielt als diskrete Erhebungen oder Vertiefungen eingebracht werden. Die Verankerungselemente können insbesondere punktförmige
Erhebungen und/oder Vertiefungen oder auch linienförmige Erhebungen und/oder Vertiefungen aufweisen. Beispielsweise können Verankerungselemente auch durch eine gezielte
Aufrauung oder einen gezielten mechanischen oder chemischen Abtrag gebildet werden. Darüber hinaus ist es auch möglich, dass ein Verankerungselement beispielsweise in Form einer Stufe im Bereich der Substratkante an einer oder beiden
Facetten, also der Strahlungsauskoppelfläche und/oder der Rückseitenfläche, vorgesehen ist.
Zur Herstellung des zumindest einen Verankerungselements und bevorzugt der Mehrzahl von Verankerungselementen können bevorzugt trocken- oder nasschemisches Ätzen, insbesondere anisotrope Ätzverfahren, lithographische Strukturierungen und/oder mechanische Strukturierungen durchgeführt werden.
Bevorzugt weist das zumindest eine und bevorzugt die Mehrzahl von Verankerungselementen eine Tiefe von größer oder gleich 0,1 μιη und kleiner oder gleich 10 μιη und bevorzugt von größer oder gleich 0,5 μιη und kleiner oder gleich 5 μιη auf. Eine
Größe von größer oder gleich 0,1 μιη und bevorzugt größer oder gleich 0,5 μιη ist besonders geeignet, dass eine ausreichende Verzahnung zwischen dem Laserdiodenchip und dem Lot entsteht, während eine Tiefe von kleiner oder gleich 10 μιη und
bevorzugt von kleiner oder gleich 5 μιη besonders geeignet ist, um eine vollständige Füllung beziehungsweise
Umschließung eines Verankerungselements mit dem Lot und damit eine möglichst großflächige Anbindung des Laserdiodenchips an die Lotschicht zu erreichen.
Gemäß einer weiteren Ausführungsform weist der
Laserdiodenchip auf den Seitenflächen und/oder der
Strahlungsauskoppelfläche und/oder der Rückseitenfläche eine Metallisierung auf. Die Metallisierung kann insbesondere in Form einer Metallschicht ausgebildet sein. Die Metallisierung ist somit insbesondere schichtförmig mit einer
Haupterstreckungsebene ausgebildet, die parallel zur
Anordnungsrichtung der Halbleiterschichtenfolgen des
Laserdiodenchips ist. Durch eine derartige Metallisierung kann eine Kühlung des Laserdiodenchips über die mit der Metallisierung versehenen Flächen des Laserdiodenchips erreicht werden. Beispielsweise kann die Metallisierung unmittelbar auf dem Substrat und zumindest einigen
Halbleiterschichten angeordnet sein. Besonders bevorzugt ist die Metallisierung dabei vom Montageteil aus gesehen
unterhalb der aktiven Schicht, also bei einer oben
beschriebenen "Epi up"-Montage auf Seitenflächen des
Substrats und Seitenflächen derjenigen Halbleiterschichten, die zwischen dem Substrat und der aktiven Schicht angeordnet sind, angeordnet. Dadurch kann verhindert werden, dass durch die Metallisierung ein Kurzschluss durch eine Überbrückung der n- und p-dotierten Schichten über- und unterhalb der aktiven Schicht hervorgerufen wird. Aufgrund eines solchen direkten Kontakts der Metallisierung mit dem
Halbleitermaterial des Laserdiodenchips kann eine effektive Entwärmung ermöglicht werden.
Ist die Metallisierung auf der Strahlungsauskoppelfläche und/oder der Rückseitenfläche unmittelbar in Kontakt mit den Halbleiterschichten angeordnet, so befindet sich die Metallisierung bevorzugt zwischen den Halbleiterschichten und einer optischen Schicht auf der Strahlungsauskoppelfläche beziehungsweise der Rückseitenfläche . Die optische Schicht wird insbesondere durch die für Laserdiodenchips übliche Facettenverspiegelung oder -entspiegelung gebildet.
Üblicherweise ist die optische Schicht auf der
Strahlungsauskoppelfläche und der Rückseitenfläche aus einem dielektrischen Material beziehungsweise einer dielektrischen Schichtenfolge gebildet. Ist eine Metallisierung auf der Strahlungsauskoppelfläche vorgesehen, so bleibt der
Strahlungsauskoppelbereich frei von der Metallisierung, sodass das in der aktiven Schicht erzeugte Licht ungehindert abgestrahlt werden kann. Weiterhin ist es auch möglich, dass eine Metallisierung eine Außenseite des Laserdiodenchips bildet. Mit anderen Worten ist die Metallisierung von keiner weiteren Schicht des
Laserdiodenchips bedeckt. Im Falle, dass die Metallisierung auf den Seitenflächen angeordnet ist, kann die Metallisierung sowohl unmittelbar auf den Halbleiterschichten aufgebracht sein, als auch Außenseiten des Laserdiodenchips bilden. Ist die Metallisierung auf der Strahlungsauskoppelfläche und/oder der Rückseitenfläche angeordnet und bildet eine Außenseite des Laserdiodenchips, so bedeutet dies mit anderen Worten, dass die Metallisierung auf der optischen Schicht der
Strahlungsauskoppelfläche oder der Rückseitenfläche
angeordnet ist. Insbesondere kann die Metallisierung bis zur Unterseite des Laserdiodenchips heranreichen. Durch eine Metallisierung, die eine Außenseite des Laserdiodenchips bildet, kann erreicht werden, dass das Lot der Lotschicht die Metallisierung benetzen kann. Dadurch kann ein Teil der
Lotschicht gezielt an der Metallisierung „hochlaufen" und somit einen guten thermischen Kontakt und damit eine gute Entwärmung des Laserdiodenchips über die mit der Metallisierung versehenen Flächen des Laserdiodenchips ermöglichen . Die Metallisierung kann insbesondere eines oder mehrere der Metalle Au, Ti, Pt, Cr, Pd, Ni, Ag, W, Cu aufweisen.
Gemäß einer weiteren Ausführungsform weist der
Laserdiodenchip auf einer dem Montageteil abgewandten
Oberseite zumindest eine sich von der Rückseitenfläche zur Strahlungsauskoppelfläche erstreckende Vertiefung auf, die mit einer Passivierung bedeckt ist. Insbesondere ragt die Vertiefung von der Oberseite aus gesehen bis über die aktive Schicht in die Halbleiterschichtenfolgen hinein. Bevorzugt weist der Laserdiodenchip zwei Vertiefungen auf, die sich jeweils von der Strahlungsauskoppelfläche zur
Rückseitenfläche erstrecken und zwischen denen auf der
Oberseite ein Kontaktbereich angeordnet ist, über den eine gezielte Stromeinprägung beziehungsweise
Stromdichteverteilung im Laserdiodenchip und insbesondere in der aktiven Schicht erzeugt wird. Somit befinden sich die Vertiefungen mit der Passivierung bevorzugt zwischen
möglichen Migrationspfaden des Lots, entlang derer das Lot von einer Metallisierung auf den Seitenflächen des
Laserdiodenchips zum Kontaktbereich hin wandern könnte.
Dadurch kann ein unkontrolliertes Hochlaufen des Lots an den Chipkanten oder eine unkontrollierte Migration von Lot im Betrieb der Laserdiodenvorrichtung verhindert werden, wodurch ein Kurzschließen der aktiven Schicht hervorgerufen würde. Die Vertiefungen können auch als so genannte Mesa-Gräben bezeichnet werden, die die aktive Schicht unterbrechen. Da durch die hier beschriebene Ausgestaltung der Laserdiodenvorrichtung im Vergleich zu Laserdioden im Stand der Technik eine deutliche Reduktion des thermischen
Widerstands erreicht werden kann, ist es möglich
Laserdiodenchips mit einer im Vergleich zum Stand der Technik größeren aktiven Fläche, also einer größeren bestromten
Fläche, zu betreiben. In der hier beschriebenen
Laserdiodenvorrichtung können somit Laserdiodenchips mit einer im Vergleich zum Stand der Technik längeren und/oder breiteren bestromten Fläche eingesetzt werden. Insbesondere kann die aktive Schicht eine Fläche von größer oder gleich 2500 ym2, bevorzugt von größer oder gleich 10000 ym2 und besonders bevorzugt von größer oder gleich 20000 ym2 bis zu 30000 ym2 aufweisen. Als Flächenbegrenzung wird hierbei ein Abfall der Stromdichte von einem Maximalwert auf 10%
angenommen .
Weiterhin ist es bei der hier beschriebenen
Laserdiodenvorrichtung auch möglich, anders als im Stand der Technik ohne weiteren Aufwand mehr als einen Laserdiodenchip in einem der hier beschriebenen Gehäuse zu verwenden, wodurch ebenfalls eine Steigerung der Ausgangsleistung erreicht werden kann. Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen . Es zeigen: Figuren 1A und 1B schematische Darstellungen einer
Laserdiodenvorrichtung gemäß einem
Ausführungsbeispiel ,
Figur 2 eine schematische Darstellung eines
Laserdiodenchips gemäß einem weiteren
Ausführungsbeispiel ,
Figur 3 einen Ausschnitt einer Laserdiodenvorrichtung gemäß einem weiteren Ausführungsbeispiel,
Figuren 4A bis 4C Ausschnitte von Laserdiodenvorrichtungen gemäß weiteren Ausführungsbeispielen, und Figuren 5A bis 11 schematische Darstellungen von Ausschnitten von Laserdiodenvorrichtungen gemäß weiteren
Ausführungsbeispielen . In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
In den Figuren 1A und 1B ist ein Ausführungsbeispiel für eine Laserdiodenvorrichtung 100 gezeigt, wobei in Figur 1A eine schematische Schnittdarstellung und in Figur 1B eine Aufsicht der Laserdiodenvorrichtung 100 gezeigt sind. Die nachfolgende Beschreibung bezieht gleichermaßen auf die Figuren 1A und IB.
Die Laserdiodenvorrichtung 100 weist ein Gehäuse 1 auf, in dem auf einem Montageteil 11 ein Laserdiodenchip 2 mittels einer Lotschicht 3 montiert ist. Das Gehäuse 1 weist eine möglichst große Wärmeleitfähigkeit auf und ist im gezeigten Ausführungsbeispiel in Form eines so genannten TO-Gehäuses ausgebildet. Das Gehäuse 1 weist dabei ein Gehäuseteil 10 und das am Gehäuseteil angeordnete
Montageteil 11 auf. Das Montageteil 11 erstreckt sich vom Gehäuseteil 10 weg und ist im gezeigten Ausführungsbeispiel einstückig mit dem Gehäuseteil 10 ausgebildet. Das
Gehäuseteil 10 und das Montageteil 11 weisen hierzu einen aus einem Metall, das im gezeigten Ausführungsbeispiel Kupfer ist, gebildeten Grundkörper auf.
Das Gehäuseteil 10 weist weiterhin eine Ummantelung 12 aus Stahl auf, die durch eine Beschichtung des Kupfer- Grundkörpers im Bereich des Gehäuseteils 10 gebildet ist. Das Montageteil 11 kann durch einen unbeschichteten Grundkörper, also im gezeigten Ausführungsbeispiel durch den Kupfer- Grundkörper, gebildet sein oder, wie durch die gestrichelte Linie um das Montageteil 11 angedeutet ist, ebenfalls eine Ummantelung, bevorzugt eine Stahlummantelung, aufweisen.
Darüber hinaus kann das Gehäuseteil 10 beispielsweise Löcher oder Öffnungen aufweisen, in denen Zuleitungsbeinchen
angeordnet sind, die von der dem Montageteil 11 abgewandten Seite des Gehäuseteils 10 zur Seite des Montageteils 11 ragen. Darin angeordnete und befestigte Zuleitungsbeinchen können beispielsweise als elektrische Durchführungen
ausgebildet sein und Möglichkeiten zur elektrischen
Kontaktierung bieten. Über dem Montageteil 11 und damit über dem Laserdiodenchip 2 wird bevorzugt ein Gehäusedeckel 14 angeordnet, wie durch die gestrichelten Linien angedeutet ist. Der Gehäusedeckel 14, der weiterhin ein Fenster 15 aufweisen kann, kann beispielsweise Stahl aufweisen und bevorzugt bis auf das Fenster 15 aus Stahl sein. Dadurch, dass im gezeigten
Ausführungsbeispiel das Gehäuseteil 10 die Stahlummantelung 12 aufweist, kann der Gehäusedeckel 14 auf dem Gehäuseteil 10 des Gehäuses 1 aufgebracht und wie bei üblichen TO-Gehäusen mit Stahlsockeln in einem Standardprozess mittels
Verschweißung befestigt werden.
Alternativ zum hier gezeigten Gehäuse 1 in TO-Bauart kann das Gehäuse 1 auch davon abweichend ausgebildet sein.
Beispielsweise kann das Gehäuse 1 ein Montageteil 11 aus Keramik oder einem Metall aufweisen, auf dem direkt oder auf zusätzlichen Seitenteilen ein Gehäusedeckel angeordnet ist. Weiterhin kann das Montageteil 11 beispielsweise auch durch eine Metallkernplatine gebildet werden. Unabhängig von der geometrischen und materialspezifischen Ausgestaltung des Gehäuses 1 weist dieses bevorzugt eine möglichst große
Wärmeleitfähigkeit auf. Das Montageteil 11 weist eine Montagefläche 13 auf, auf der ein Laserdiodenchip 2 angeordnet ist. Insbesondere ist der Laserdiodenchip 2 über die Lotschicht 3 unmittelbar auf der Montagefläche 13 des Montageteils 11 montiert und dadurch elektrisch und thermisch an das Gehäuse 1 angeschlossen.
Zwischen dem Laserdiodenchip 2 und dem Montageteil 11 ist somit nur die Lotschicht 3 angeordnet.
Die Lotschicht 3 weist eine Dicke von größer oder gleich 3 ym auf und wird durch ein Weichlot gebildet, insbesondere ein Weichlot auf Basis eines oder mehrerer Metalle ausgewählt aus Sn, In und Au. Insbesondere kann die Lotschicht durch eines der oben im allgemeinen Teil genannten Lotmaterialien
gebildet sein. Während es zur optimalen Wärmeabfuhr bei Standard- Laserdiodenbauelementen üblich ist, einen Laserdiodenchip über eine möglichst dünne Lotschicht an ein Gehäuse
anzukoppeln, um ein möglichst geringen Wärmewiderstand zu erzielen, weist die Lotschicht 3 der hier beschriebenen
Laserdiodenvorrichtung 100 eine Dicke von größer oder gleich 3 ym auf. Die Dicke der ersten Lotschicht 3 kann auch größer oder gleich 4 ym oder sogar größer oder gleich 5 ym sein. Dadurch können thermisch induzierte Spannungen kompensiert werden, die im Betrieb durch die im Laserchip 2 erzeugte Wärme oder das nach dem Auflöten des Laserdiodenchips 2 erfolgende Abkühlen und die unterschiedlichen thermischen Ausdehnungskoeffizienten des Laserdiodenchips 2 und des Gehäuses 1 auftreten. Weiterhin können durch eine derart dicke Lotschicht beispielsweise auch Oberflächenunebenheiten auf der Montagefläche 13 des Montageteils 11 ausgeglichen werden. Diese können insbesondere dann auftreten, wenn das Montageteil 11 den hier gezeigten Kupfer-Grundkörper und eine Ummantelung aus Stahl aufweist.
Der Laserdiodenchip 2 ist vorzugsweise, wie in Figur 2 gemäß einem bevorzugten Ausführungsbeispiel gezeigt ist, als kantenemittierten Laserdiodenchip mit einer durch eine
Seitenfläche gebildeten Strahlungsauskoppelfläche 27 und einer der Strahlungsauskoppelfläche gegenüberliegenden
Rückseitenfläche 28 ausgebildet. Die
Strahlungsauskoppelfläche 27 weist einen
Strahlungsauskoppelbereich 270 auf, über den im Betrieb die im Laserdiodenchip 2 erzeugte Laserstrahlung abgestrahlt wird. Weiterhin weist der Laserdiodenchip 2 Seitenflächen auf, die die Strahlungsauskoppelfläche 27 und die
Rückseitenfläche 28 miteinander verbinden. Auf der Strahlungsauskoppelfläche 27 und der Rückseitenflache 28 sind bevorzugt optische Schichten (nicht gezeigt) aufgebracht, die Verspiegelungs- und/oder Entspiegelungsschichten bilden und durch die ein Resonator mit den gewünschten Reflexions- und Auskoppeleigenschaften gebildet wird.
Insbesondere basiert der Laserdiodenchip 2 auf einem Nitrid- Verbindungshalbleitermaterial. Der Laserdiodenchip 2 weist hierzu ein Substrat 20 auf, das bevorzugt elektrisch leitend ausgebildet ist und beispielsweise kristallines (In, AI, Ga)N aufweist oder daraus ist. Darüber ist eine
Halbleiterschichtenfolge basierend auf einem Nitrid- Verbindungshalbleitermaterial aufgewachsen, bevorzugt mittels eines Epitaxieverfahrens wie beispielsweise metallorganischer Gasphasenepitaxie (MOVPE, „metal organic vapor phase
epitaxy") . Der Laserdiodenchip 2 weist auf dem Substrat 20 eine aktive Schicht 23 auf, die zwischen
Wellenleiterschichten 22 und Mantelschichten 21 angeordnet ist. Insbesondere weist der Laserdiodenchip 2 eine erste Mantelschicht 21 auf dem Substrat 20 auf, auf der eine erste Wellenleiterschicht 22 und darüber die aktive Schicht 23 angeordnet sind. Über der aktiven Schicht 23 folgt in
Aufwachsrichtung eine weitere Wellenleiterschicht 22 sowie eine weitere Mantelschicht 21 und darüber eine
Halbleiterkontaktschicht 24, die von einer elektrischen
Anschlussschicht 25, beispielsweise in Form einer
metallischen Elektrodenschicht, kontaktiert wird. Der
elektrische Anschluss des Laserdiodenchips 2 erfolgt über die elektrische Anschlussschicht 25 und das elektrisch leitende Substrat 20, das auf der den Halbleiterschichten 21, 22, 23, 24 abgewandten Seite eine weitere elektrische
Anschlussschicht aufweisen kann (nicht gezeigt) . Die
elektrische Anschlussschicht 25 kann beispielsweise durch eine Strukturierung nur mit einem Teilbereich der Halbleiterkontaktschicht 24 in elektrischen Kontakt stehen, um eine Stromeinprägung in einen gezielt gewählten Bereich der aktiven Schicht 23 zu erreichen.
Die gezeigte Anordnungsrichtung des Laserdiodenchips 2 mit dem Substrat 20 direkt auf der Lotschicht 3 wird auch als „Epi up" bezeichnet. Im gezeigten Ausführungsbeispiel sind von der aktiven Schicht 23 aus gesehen die Halbleiterschichten, die dem Substrat 20 zugewandt sind, n-dotiert, während die mit dem Bezugszeichen 26 gekennzeichneten Halbleiterschichten, die auf der dem Substrat 20 abgewandten Seite der aktiven Schicht 23
angeordnet sind, p-dotiert sind. Die aktive Schicht 23 kann beispielsweise n-dotiert oder undotiert sein und insbesondere im gezeigten Ausführungsbeispiel eine Mehrfach- Quantentopfstruktur aufweisen. Im Folgenden werden die der Lotschicht 3 gegenüber liegende Seite des Laserdiodenchips 2 als Oberseite 30 und die der Lotschicht 3 zugewandte und direkt mit der Lotschicht 3 in Kontakt stehende Seite des Laserdiodenchips 2 als Unterseite 31 bezeichnet. Die Oberseite kann beispielsweise zumindest teilweise durch die elektrische Anschlussschicht 25 gebildet werden. Ist die elektrische Anschlussschicht 25 strukturiert ausgebildet, kann die Oberseite 30 auch teilweise durch einen freiliegenden Teilbereich der Halbleiterkontaktschicht 24 und/oder beispielsweise durch eine in Teilbereichen auf der elektrischen Anschlussschicht 25 und/oder der
Halbleiterkontaktschicht 24 aufgebrachte Passivierungsschicht gebildet werden. Das Material des Montageteils 11, das wie oben beschrieben beispielsweise durch den Kupfer-Grundkörper oder ein anderes Material mit hoher Wärmeleitfähigkeit gebildet werden kann, weist üblicherweise einen deutlich höheren thermischen
Ausdehnungskoeffizienten als der Laserdiodenchip 2 auf.
Hierdurch kann es insbesondere nach dem Auflöten des
Laserdiodenchips 2 auf das Montageteil 11 des Gehäuses 1 zu Verspannungen zwischen dem Laserdiodenchip 2 und dem
Montageteil 11 kommen, die je nach Wahl des Lots
möglicherweise nur teilweise durch die Lotschicht 3
ausgeglichen werden können. Als Folge hiervon könnte es passieren, dass sich das Montageteil 11 beim Abkühlen nach dem Auflöten des Laserdiodenchips 2 so weit zusammenzieht, dass der Laserdiodenchip 2 auf der Lotschicht 3 aufgewölbt wird und auf der dem Montageteil 11 abgewandten Oberseite 30 eine konvexe Biegung aufweist. Dementsprechend formt sich in diesem Fall die dem Montageteil 11 zugewandte Unterseite 31 des Laserdiodenchips 2 konkav aus. Das Zusammenziehen des Montageteils 11 beim Abkühlen ist durch die gestrichelten Pfeile angedeutet. Ist die Wölbung des Laserdiodenchips 2 zu groß, kann es zu einem zumindest teilweisen Chip-Abscheren kommen, also zu einer zumindest teilweisen Ablösung des
Laserdiodenchips 2 von der Lotschicht 3. Besonders bevorzugt weist der Laserdiodenchip 2 daher, wie in Figur 3 durch die gepunktete Linie angedeutet ist, eine Verspannung auf, die bestrebt ist, die dem Montageteil 11 zugewandte Unterseite 31 des Laserdiodenchips 2 in einem unmontierten Zustand konvex zu verformen. Mit anderen Worten kann der Laserdiodenchip 2 so hergestellt werden, dass er nach der Fertigung bevorzugt die in Figur 3 durch die gepunktete Linie angedeutete
schüsseiförmige Krümmung aufweist. Der Laserdiodenchip 2 kann auch nach dem Abkühlen des Lots der Lotschicht 3 noch leicht schüsseiförmig ausgebildet sein. Alternativ hierzu kann der Laserdiodenchip 2 auch plan oder nahezu plan mit einer minimalen Schüsselform ausgebildet sein und dennoch eine Verspannung in den Halbleiterschichten aufweisen, die
geeignet ist, die thermischen Verspannungen, die beim
Abkühlen nach dem Lötvorgang auftreten können, zumindest teilweise auszugleichen und die zumindest teilweise einer konkaven Verformung der dem Montageteil 11 zugewandten
Unterseite 31 des Laserdiodenchips 2 entgegenwirkt. Eine entsprechende Verspannung der Halbleiterschichten des Laserdiodenchips 2 kann durch geeignet gewählte
Prozessparameter beim Aufwachsen der Halbleiterschichten eingestellt werden. Alternativ oder zusätzlich zur Verspannung, die in Figur 3 angedeutet ist, kann der Laserdiodenchip 2 auf der Unterseite 31 auch zumindest ein Verankerungselement 32 und bevorzugt eine Mehrzahl von Verankerungselementen 32 aufweisen, die durch Vertiefungen und/oder Erhebungen gebildet werden. In den Figuren 4A bis 4C sind Beispiele für solche
Verankerungselemente 32 gezeigt, die insbesondere auch in Kombinationen vorhanden sein können. Durch die
Verankerungselemente 32 kann eine ausreichende Haftung des Laserdiodenchips 2 an der Lotschicht 3 erreicht werden, wodurch ein großflächiger thermischer Anschluss und dadurch eine Reduzierung des thermischen Widerstands zwischen dem Laserdiodenchip 2 und dem Gehäuse 1 erreicht werden kann.
In Figur 4A ist das Verankerungselement 32 durch eine
Vertiefung an der Chipkante zwischen der
Strahlungsauskoppelfläche 27 und der Unterseite 31 gebildet, in die das Lot der Lotschicht 3 eingreifen kann. Ein
derartiges als Vertiefung ausgebildetes Verankerungselement 32, das sich bevorzugt entlang der Chipkante erstreckt und stufenförmig ausgebildet ist, kann gezielt eingebracht werden, um eine Verzahnung der Chipkante mit dem Lot der Lotschicht 3 zu erreichen. Alternativ oder zusätzlich kann ein als stufenförmige Vertiefung ausgebildetes
Verankerungselement 32 auch an einer Chipkante zwischen der Unterseite 31 und der Rückseitenflache 28 und/oder der
Unterseite 31 und einer Seitenfläche 29 vorgesehen sein.
Weiterhin kann an allen Chipkanten an der Unterseite 31 jeweils ein als stufenförmige Vertiefung ausgebildetes
Verankerungselement 32 vorgesehen sein.
In den Figuren 4B und 4C sind als Verankerungselement 32 eine Vertiefung und eine Erhebung in der Unterseite 31 des
Laserdiodenchips 2 gezeigt. Diese können durch eine gezielte Strukturierung der Unterseite 31 des Laserdiodenchips erzeugt werden und beispielsweise auch in einer Mehrzahl regelmäßig als diskrete punktförmige oder linienförmige Erhebungen oder Vertiefungen ausgebildet sein. Bevorzugt kann eine Vielzahl von Verankerungselementen 32 in Form von Erhebungen und
Vertiefungen auch durch eine Aufrauung der Unterseite 31 hergestellt werden. In diesem Fall sind die
Verankerungselemente 32 über die gesamte Unterseite 31 stochastisch verteilt angeordnet und können ineinander übergehen.
Die Verankerungselemente 32 gemäß den gezeigten
Ausführungsbeispielen können beispielsweise durch trocken- oder nasschemisches Ätzen, insbesondere anisotropes Ätzen, lithographische Strukturierung und/oder mechanische
Strukturierung hergestellt werden. Die Verankerungselemente 32 weisen bevorzugt eine derartige Größe, also eine Breite und/oder eine Tiefe beziehungsweise Höhe, auf, dass das Lot der Lotschicht 3 in oder zwischen die Verankerungselemente 32 eindringen kann. Bevorzugt ist die Größe der Verankerungselemente hierzu größer oder gleich 0,1 μιη und besonders bevorzugt größer oder gleich 0,5 μιη.
Weiterhin weisen die Verankerungselemente 32 eine Größe auf, die maximal derart groß ist, dass das Lot der Lotschicht 3 diese komplett umformen oder ausfüllen kann, so dass eine lunker- und blasenfrei Anbindung der Lotschicht 3 and die Unterseite 31 des Laserdiodenchips 2 möglich ist. Hierfür weisen die Verankerungselemente bevorzugt eine Größe von kleiner oder gleich 10 μιη und bevorzugt von kleiner oder gleich 5 μιη auf.
In den Figuren 5A bis 11 sind ausschnittsweise weitere
Ausführungsbeispiele gezeigt, die mit den vorgenannten
Ausführungsbeispielen kombinierbar sind und in denen der Laserdiodenchip 2 auf zumindest einer Seitenfläche 29, der Strahlungsauskoppelfläche 27 und/oder der Rückseitenfläche 28 eine Metallisierung 6 aufweist. Die Metallisierung 6 wird durch eine oder mehrere Metallschichten gebildet, die
bevorzugt Au, Ti, Pt, Cr, Pd, Ni, Ag, W, Cu oder Mischungen oder Legierungen daraus aufweisen oder daraus sind. Durch die Metallisierung können die dadurch beschichteten Flächen des Laserdiodenchips 2 zusätzlich gekühlt werden, wodurch ein effektiverer Wärmeabtransport ermöglicht werden kann.
Auf den Facetten, also auf der Strahlungsauskoppelfläche 27 und der Rückseitenfläche 28, der im folgenden beschriebenen Laserdiodenchip 2 sind optische Schichten 7 in Form von
Verspiegelungs- oder Entspiegelungsschichten gezeigt. In den Figuren 5A und 5B ist in einer Aufsicht auf die
Oberseite und in einer Schnittdarstellung parallel zur
Strahlungsauskoppelfläche 27 ein Laserdiodenchip 2 gezeigt, der auf den Seitenflächen 29, die die
Strahlungsauskoppelfläche 27 und die Rückseitenfläche 28 miteinander verbinden, jeweils eine Metallisierung 6
aufweist. Die Metallisierung 6 ist dabei in direktem Kontakt zum Substrat und den Halbleiterschichten des Laserdiodenchips 2 angeordnet und bildet gleichzeitig Außenflächen des
Laserdiodenchips 2. Wie aus Figur 5B ersichtlich ist, ist die Metallisierung 6 vom Montageteil 11 beziehungsweise von der Unterseite 31 her gesehen unterhalb der aktiven Schicht 23 angeordnet, um ein Kurzschließen der n- und p-dotierten Seite des Laserdiodenchips 2 zu vermeiden. Dadurch, dass die
Metallisierungen 6 Außenseiten des Laserdiodenchips 2 bilden, kann das Lot der Lotschicht 3 diese benetzen und sich an diesen hochziehen, wie in Figur 5B angedeutet ist. Dadurch kann ein guter thermischer Kontakt zwischen den Seitenflächen 29 des Laserdiodenchips 2 und der Lotschicht 3 erreicht werden, wodurch die Seitenflächen 29 zur Entwärmung des
Laserdiodenchips 2 beitragen können.
In den Figuren 6 und 7 sind ausschnittsweise weitere
Ausführungsbeispiele gezeigt, bei denen wie im
Ausführungsbeispiel der Figuren 5A und 5B Metallisierungen 6 auf den Seitenflächen 29 angeordnet sind. Bei einer
derartigen Anordnung der Metallisierung auf den Seitenflächen besteht an den Seitenkanten eine erhöhte Gefahr von
Kurzschlüssen, die durch die aufgebrachte Metallisierung 6 und/oder durch das sich beim Lötprozess hochziehende Lot hervorgerufen werden kann, da Metallpartikel zur aktiven Schicht 23 wandern und diese beispielsweise überbrücken können. Die Laserdiodenchips 2 der Ausführungsbeispiele der Figuren 6 und 7 weisen deshalb Vertiefungen 33 auf, die sich bevorzugt von der Strahlungsauskoppelfläche 27 bis zur
Rückseitenfläche 28 erstrecken und die mit einer Passivierung 34, beispielsweise ein dielektrisches Oxid wie etwa Si02, bedeckt sind. Die Vertiefungen 33 weisen eine derartige Tiefe auf, dass sie von der Oberseite 30 aus gesehen bis unterhalb der aktiven Schicht 23 reichen. Dadurch kann eine Barriere für Lotpartikel oder Partikel der Metallisierungen 6 erreicht werden, sodass diese nicht mehr zu einem Kurzschluss führen können.
Wie in Figur 6 gezeigt ist, können die Vertiefungen 33 an den Chipkanten zwischen der Oberseite 30 und den Seitenflächen 29 ausgebildet sein. Weiterhin können die Vertiefungen 33, wie in Figur 7 gezeigt ist, auch weiter nach innen in Richtung des durch eine strukturierte elektrische Anschlussschicht 25 definierten bestromten Bereichs der aktiven Schicht 23 gezogen sein. Die Vertiefungen 33 können auch als Mesa-Gräben bezeichnet werden.
In Figur 8 ist ein weiteres Ausführungsbeispiel gezeigt, bei dem Metallisierungen 6 auf den optischen Schichten 7 auf der Strahlungsauskoppelfläche 27 und der Rückseitenfläche 28 angeordnet sind und Außenseiten des Laserdiodenchips 2 bilden, wodurch sich an der Strahlungsauskoppelfläche 27 und der Rückseitenfläche 28 Lot der Lotschicht 3 hochziehen kann und so zu einem guten thermischen Anschluss der Facetten des Laserdiodenchips 2 an die Lotschicht 3 und damit an das
Gehäuse 1 führen kann. Insbesondere im Falle einer
Metallisierung 6 auf der Strahlungsauskoppelfläche 27 ist es wichtig, dass die Metallisierung 6 wie in Figur 8 gezeigt von der Unterseite 31 her gesehen unterhalb der aktiven Schicht 23 angeordnet ist, sodass der Strahlungsauskoppelbereich 270 frei von der Metallisierung 6 ist.
In Figur 9 ist ein weiteres Ausführungsbeispiel für einen Laserdiodenchip 2 in einer Aufsicht gezeigt, bei dem sowohl die Strahlungsauskoppelfläche 27, die Rückseitenfläche 28 als auch die Seitenflächen 29 mit einer Metallisierung 6 versehen sind, sodass der Laserdiodenchip 2 rundum thermisch
angeschlossen werden kann.
In Figur 10 ist ein weiteres Ausführungsbeispiel für einen Laserdiodenchip 2 gezeigt, bei dem im Vergleich zum
Ausführungsbeispiel der Figur 8 die Metallisierung 6
unmittelbar auf der Strahlungsauskoppelfläche 27 und der Rückseitenfläche 28 angeordnet ist. Mit anderen Worten ist die Metallisierung 6 zwischen den Halbleiterschichten des Laserdiodenchips 2 und den optischen Schichten 7 auf der Strahlungsauskoppelfläche und der Rückseitenfläche 28 angeordnet. Hierdurch kann zwar keine Benetzung der
Metallisierung 6 durch das Lot der Lotschicht 3 erreicht werden, jedoch kann durch den unmittelbaren Kontakt der
Metallisierung 6 mit der Strahlungsauskoppelfläche 27 und der Rückseitenfläche 28 dennoch eine besonders effektive
Entwärmung der Facetten des Laserdiodenchips 2 erreicht werden.
In Figur 11 ist ein weiteres Ausführungsbeispiel für einen Laserdiodenchip 2 gezeigt, bei dem im Vergleich zum
vorherigen Ausführungsbeispiel die optischen Schichten 7 auf der Strahlungsauskoppelfläche 27 und der Rückseitenfläche 28 nur teilweise aufgebracht sind und insbesondere nicht bis zur Lotschicht 3 reichen, so dass eine Kombination der Vorteile der Ausführungsbeispiele der vorherigen Figuren erreicht werden kann, da die Metallisierung 6 unmittelbar auf den Facetten angeordnet ist und gleichzeitig vom Lot der
Lotschicht 3 benetzt werden kann. Die in den Figuren und Ausführungsbeispielen gezeigten und beschriebenen Merkmale sind gemäß weiteren
Ausführungsbeispielen miteinander kombinierbar, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt oder beschrieben sind. Weiterhin können die in den Figuren gezeigten Ausführungsbeispiele auch alternative oder
zusätzliche Merkmale gemäß den Ausführungsformen des
allgemeinen Teils aufweisen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Laserdiodenvorrichtung, aufweisend
ein Gehäuse (1) mit einem Montageteil (11), und
einen auf einem Nitrid-Verbindungshalbleitermaterial basierenden Laserdiodenchip (2) im Gehäuse (1) auf dem Montageteil (11), der auf einem Substrat (20)
Halbleiterschichten (21, 22, 23, 24) mit einer aktiven Schicht (23) zur Erzeugung von Licht aufweist und der eine Strahlungsauskoppelfläche (27) mit einem
Strahlungsauskoppelbereich (270) zur Abstrahlung des erzeugten Lichts, eine der Strahlungsauskoppelfläche
(27) gegenüber liegende Rückseitenfläche (28) und die Strahlungsauskoppelfläche (27) und die Rückseitenfläche
(28) verbindende Seitenflächen (29) aufweist,
wobei der Laserdiodenchip (2) mittels einer Lotschicht (3) unmittelbar auf dem Montageteil (11) montiert ist und die Lotschicht (3) eine Dicke von größer oder gleich 3 ym aufweist.
2. Laserdiodenvorrichtung nach Anspruch 1, wobei
das Substrat (20) ein elektrisch leitendes Substrat aus kristallinem (In,Al,Ga)N ist und
der Laserdiodenchip (2) mittels der Lotschicht (3) direkt mit dem Substrat (20) oder mit einer elektrischen Anschlussschicht der Laserdiodenchips (2), die auf der den Halbleiterschichten (21, 22, 23, 24) abgewandten Seite des Substrats (20) angeordnet ist, auf dem
Montageteil (11) montiert ist.
3. Laserdiodenvorrichtung nach Anspruch 1 oder 2, wobei das Montageteil (11) eine Metallkernplatine oder einen Grundkörper aus Metall, insbesondere Kupfer, oder aus Keramik aufweist.
4. Laserdiodenvorrichtung nach einem der vorherigen
Ansprüche, wobei das Gehäuse (1) ein mit dem Montageteil (11) verbundenes Gehäuseteil (10) aufweist, das
Gehäuseteil (10) und das Montageteil (11) einen
Grundkörper aus Kupfer aufweisen und zumindest das
Gehäuseteil (10) stahlummantelt ist.
5. Laserdiodenvorrichtung nach einem der vorherigen
Ansprüche, wobei das Gehäuse (1) einen Gehäusedeckel (14) über dem Montageteil (11) aufweist, der das Gehäuse
(I) verschließt.
6. Laserdiodenvorrichtung nach einem der vorherigen
Ansprüche, wobei die Lotschicht (3) aus einem Weichlot ist .
7. Laserdiodenvorrichtung nach einem der vorherigen
Ansprüche, wobei der Laserdiodenchip (2) eine
Verspannung aufweist, die bestrebt ist, die dem
Montageteil (11) zugewandte Unterseite (31) des
Laserdiodenchips (2) konvex zu verformen, oder die zumindest einer konkaven Verformung der dem Montageteil
(II) zugewandten Unterseite (31) entgegenwirkt.
8. Laserdiodenvorrichtung nach einem der vorherigen
Ansprüche, wobei der Laserdiodenchip (2) in der dem Montageteil (11) zugewandten Unterseite (31) zumindest ein Verankerungselement (32) für die Lotschicht (3) aufweist, das durch eine Vertiefung oder Erhebung gebildet wird.
9. Laserdiodenvorrichtung nach Anspruch 8, wobei der
Laserdiodenchip (2) eine Mehrzahl von
Verankerungselementen (32) aufweist, die als Erhebungen und/oder Vertiefungen in der Unterseite (31) ausgebildet sind .
10. Laserdiodenvorrichtung nach Anspruch 8 oder 9, wobei der Laserdiodenchip (2) als Verankerungselement (32) eine stufenförmige Vertiefung an einer Chipkante zwischen der Unterseite (31) und der Strahlungsauskoppelfläche (27) oder der Rückseitenflache (28) oder einer Seitenfläche (29) aufweist.
11. Laserdiodenvorrichtung nach einem der vorherigen
Ansprüche, wobei der Laserdiodenchip (2) auf den
Seitenflächen (29) eine Metallisierung (6) aufweist.
12. Laserdiodenvorrichtung nach einem der vorherigen
Ansprüche, wobei der Laserdiodenchip (2) auf der
Strahlungsauskoppelfläche (27) und/oder der
Rückseitenfläche (28) eine Metallisierung (6) aufweist.
13. Laserdiodenvorrichtung nach Anspruch 12, wobei die
Metallisierung (6) unmittelbar auf den
Halbleiterschichten zwischen den Halbleiterschichten und einer optischen Schicht (7) auf der
Strahlungsauskoppelfläche (27) und/oder der
Rückseitenfläche (28) angeordnet ist.
14. Laserdiodenvorrichtung nach Anspruch 11 oder 12, wobei die Metallisierung (6) Außenseiten des Laserdiodenchips (2) bildet und das Lot der Lotschicht (3) die
Metallisierung (6) benetzt.
15. Laserdiodenvorrichtung nach einem der Ansprüche 11 bis
14, wobei die Metallisierung (6) zumindest eines oder mehrere der Metalle Au, Ti, Pt, Cr, Pd, Ni, Ag, W, Cu aufweist .
16. Laserdiodenvorrichtung nach einem der Ansprüche 11 bis
15, wobei der Laserdiodenchip (2) auf einer dem
Montageteil (11) abgewandten Oberseite (30) zumindest eine sich von der Rückseitenflache (28) zur
Strahlungsauskoppelfläche (27) erstreckende Vertiefung (33) aufweist, die mit einer Passivierung (34) bedeckt ist .
PCT/EP2013/054890 2012-04-12 2013-03-11 Laserdiodenvorrichtung WO2013152909A2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020147019993A KR101960128B1 (ko) 2012-04-12 2013-03-11 레이저 다이오드 디바이스
DE112013001987.6T DE112013001987A5 (de) 2012-04-12 2013-03-11 Laserdiodenvorrichtung
JP2015504890A JP2015513229A (ja) 2012-04-12 2013-03-11 レーザーダイオード装置
US14/373,998 US9331453B2 (en) 2012-04-12 2013-03-11 Laser diode device
CN201380019818.1A CN104247172A (zh) 2012-04-12 2013-03-11 激光二极管设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012103160A DE102012103160A1 (de) 2012-04-12 2012-04-12 Laserdiodenvorrichtung
DE102012103160.6 2012-04-12

Publications (2)

Publication Number Publication Date
WO2013152909A2 true WO2013152909A2 (de) 2013-10-17
WO2013152909A3 WO2013152909A3 (de) 2013-12-19

Family

ID=47901969

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/054890 WO2013152909A2 (de) 2012-04-12 2013-03-11 Laserdiodenvorrichtung

Country Status (6)

Country Link
US (1) US9331453B2 (de)
JP (1) JP2015513229A (de)
KR (1) KR101960128B1 (de)
CN (1) CN104247172A (de)
DE (2) DE102012103160A1 (de)
WO (1) WO2013152909A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171052A1 (en) * 2013-12-18 2015-06-18 Chung-Shan Institute Of Science And Technology, Armaments Bureau, M.N.D Substrate of semiconductor and method for forming the same
WO2016142258A1 (en) * 2015-03-11 2016-09-15 Koninklijke Philips N.V. Light emitting device cooling
DE102015116336B4 (de) * 2015-09-28 2020-03-19 Osram Opto Semiconductors Gmbh Halbleiterlaser
DE102016110790B4 (de) * 2016-06-13 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
DE102017117135A1 (de) * 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
CN112868146A (zh) * 2018-10-17 2021-05-28 奥斯兰姆奥普托半导体股份有限两合公司 激光设备和用于制造激光设备的方法
KR20210123322A (ko) * 2019-02-02 2021-10-13 누부루 인크. 고신뢰성, 고출력, 고휘도 청색 레이저 다이오드 시스템 및 그 제조 방법
JP7412182B2 (ja) * 2020-01-10 2024-01-12 三菱電機株式会社 はんだ板材、および光素子用パッケージの製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1317902A (de) 1959-10-23 1963-05-10
US5018820A (en) 1990-03-02 1991-05-28 Gte Laboratories Incorporated Method of optically coupling an uptapered single-mode optical fiber to optoelectronic components
JP2560131B2 (ja) * 1990-05-23 1996-12-04 ローム株式会社 半導体レーザ装置
JPH04137521A (ja) 1990-09-28 1992-05-12 Toshiba Corp 半導体超格子及びその製造方法
JP2965668B2 (ja) * 1990-11-13 1999-10-18 株式会社東芝 半導体レーザ素子及びその製造方法
US5319655A (en) 1992-12-21 1994-06-07 Xerox Corporation Multiwavelength laterally-injecting-type lasers
TW289872B (de) 1992-12-24 1996-11-01 Sharp Kk
US6044101A (en) * 1995-08-29 2000-03-28 Siemens Aktiengesellschaft Semiconductor laser device
US6347107B1 (en) * 1998-07-15 2002-02-12 Eastman Kodak Company System and method of improving intensity control of laser diodes using back facet photodiode
TW451535B (en) 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
US6335548B1 (en) 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
US6590920B1 (en) 1998-10-08 2003-07-08 Adc Telecommunications, Inc. Semiconductor lasers having single crystal mirror layers grown directly on facet
JP3582424B2 (ja) * 1999-10-29 2004-10-27 日亜化学工業株式会社 半導体レーザ装置
JP2001135745A (ja) 1999-11-05 2001-05-18 Shinko Electric Ind Co Ltd 半導体パッケージ用ステム、半導体パッケージ用アイレット、及び半導体パッケージ用アイレットの製造方法
JP4514376B2 (ja) * 2001-09-27 2010-07-28 シャープ株式会社 窒化物半導体レーザ装置
JP2003198038A (ja) 2001-12-28 2003-07-11 Sharp Corp 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP2004006824A (ja) 2002-04-17 2004-01-08 Nichia Chem Ind Ltd 光半導体用パッケージ及びその製造方法
JP2004304111A (ja) 2003-04-01 2004-10-28 Sharp Corp 多波長レーザ装置
JP2005019973A (ja) 2003-05-30 2005-01-20 Shinko Electric Ind Co Ltd 光半導体素子用ステムの製造方法
JP2005026291A (ja) * 2003-06-30 2005-01-27 Sharp Corp 窒化物系半導体発光装置およびその製造方法
JP2005101073A (ja) * 2003-09-22 2005-04-14 Neomax Material:Kk 半導体素子パッケージのステムおよび同ステム用クラッド材
JP2005116583A (ja) * 2003-10-03 2005-04-28 Pentax Corp 光半導体装置
JP2005277265A (ja) * 2004-03-26 2005-10-06 Fuji Photo Film Co Ltd 半導体レーザ素子
DE102004052686A1 (de) * 2004-08-23 2006-03-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit einem gekrümmten Spiegel und Verfahren zum Herstellen eines Halbleiterbauelements mit einem gekrümmten Halbleiterkörper
JP4649172B2 (ja) * 2004-11-09 2011-03-09 新光電気工業株式会社 半導体パッケージ用ステムの製造方法
KR100610950B1 (ko) 2005-02-25 2006-08-09 엘에스전선 주식회사 열방출 구조가 개선된 레이저 다이오드 및 그 제조방법
JP2006269567A (ja) * 2005-03-23 2006-10-05 Fuji Photo Film Co Ltd 半導体レーザ装置、光送信モジュール、及び光送受信モジュール
DE102005041064B4 (de) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102005053274A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
DE102005058237A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Oberflächenemittierendes Halbleiterlaser-Bauelement und optische Projektionsvorrichtung mit solch einem oberflächenemittierenden Halbleiterlaser-Bauelement
DE102006017294A1 (de) * 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh Optisch pumpbare Halbleitervorrichtung
US7598603B2 (en) 2006-03-15 2009-10-06 Infineon Technologies Ag Electronic component having a power switch with an anode thereof mounted on a die attach region of a heat sink
JP2008021909A (ja) * 2006-07-14 2008-01-31 Matsushita Electric Ind Co Ltd 電子装置及びその実装方法
JP4573863B2 (ja) 2006-11-30 2010-11-04 三洋電機株式会社 窒化物系半導体素子の製造方法
US20080130698A1 (en) 2006-11-30 2008-06-05 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP5032171B2 (ja) * 2007-03-26 2012-09-26 株式会社東芝 半導体発光素子およびその製造方法ならびに発光装置
US7907652B2 (en) * 2007-04-25 2011-03-15 Sanyo Electric Co., Ltd. Semiconductor laser device
US7929587B2 (en) 2007-04-27 2011-04-19 Sanyo Electric Co., Ltd. Semiconductor laser diode element and method of manufacturing the same
JP5150149B2 (ja) 2007-07-03 2013-02-20 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5443356B2 (ja) 2008-07-10 2014-03-19 株式会社東芝 半導体レーザ装置
JP5344676B2 (ja) * 2008-08-29 2013-11-20 学校法人金沢工業大学 発光素子用基板および発光素子
CN201303205Y (zh) 2008-10-22 2009-09-02 华信光电科技股份有限公司 激光二极管装置
JP5383313B2 (ja) 2009-05-20 2014-01-08 パナソニック株式会社 窒化物半導体発光装置
US8102887B2 (en) 2009-05-26 2012-01-24 Corning Incorporated Edge bonded optical packages
JP2011060932A (ja) 2009-09-09 2011-03-24 Panasonic Corp 窒化物半導体発光装置
JP5368957B2 (ja) 2009-12-04 2013-12-18 シャープ株式会社 半導体レーザチップの製造方法
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP2011151080A (ja) 2010-01-19 2011-08-04 Sharp Corp 半導体レーザ装置
JP5644160B2 (ja) 2010-04-06 2014-12-24 三菱電機株式会社 半導体レーザ装置
JP5707772B2 (ja) 2010-08-06 2015-04-30 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
TW201221337A (en) 2010-11-26 2012-06-01 Jiundar Ind Co Ltd Manufacturing method of continuously generating thin film
US8518814B2 (en) * 2011-12-02 2013-08-27 Northrop Grumman Systems Corporation Methods of fabrication of high-density laser diode stacks
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
US8737445B2 (en) 2012-04-04 2014-05-27 Osram Opto Semiconductors Gmbh Laser diode assembly
US9008138B2 (en) * 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. VIERHEILIG ET AL., PROC. SPIE, vol. 8277, 2012, pages 82770K

Also Published As

Publication number Publication date
JP2015513229A (ja) 2015-04-30
US9331453B2 (en) 2016-05-03
KR101960128B1 (ko) 2019-03-19
DE112013001987A5 (de) 2015-03-12
US20140341247A1 (en) 2014-11-20
DE102012103160A1 (de) 2013-10-17
WO2013152909A3 (de) 2013-12-19
CN104247172A (zh) 2014-12-24
KR20150002578A (ko) 2015-01-07

Similar Documents

Publication Publication Date Title
DE102011055891B9 (de) Halbleiterlaserdiode
EP2564478B1 (de) Laserlichtquelle
WO2013152909A2 (de) Laserdiodenvorrichtung
DE10211531B4 (de) Hocheffiziente LED und Verfahren zur Herstellung derselben
DE10325951B4 (de) Licht emittierende Diode mit zugehörigem Kontaktschema
DE10213701B4 (de) Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs
DE102016125857B4 (de) Halbleiterlaserdiode
DE102004057802B4 (de) Strahlungemittierendes Halbleiterbauelement mit Zwischenschicht
DE102017113389B4 (de) Halbleiterlaserdiode
DE102007019775A1 (de) Optoelektronisches Bauelement
DE19953609A1 (de) Dickenanpassen von waferverbundenen Al¶x¶Ga¶y¶In¶z¶N-Strukturen durch Laserschmelzen
EP1284026A1 (de) Lumineszenzdiodenchip mit einer auf gan basierenden strahlungsemittierenden epitaxieschichtenfolge und verfahren zu dessen herstellung
DE19953588A1 (de) Waferverbundene Al¶x¶Ga¶y¶In¶z¶N-Strukturen
EP2273574B1 (de) Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN
WO2019042827A1 (de) Kantenemittierender laserbarren
US9008138B2 (en) Laser diode device
WO2018219667A1 (de) Halbleiterlaserdiode mit zwei resonatoren
DE102005029272A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines Halbleiterkörpers für einen derartigen Halbleiterchip
DE102012102305A1 (de) Laserdiodenvorrichtung
WO2018077954A1 (de) Verfahren zur herstellung eines halbleiterlasers und halbleiterlaser
WO2019121407A1 (de) Halbleiterlaser, betriebsverfahren für einen halbleiterlaser und methode zur bestimmung des optimalen füllfaktors eines halbleiterlasers
DE10244447B4 (de) Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür
WO2023041283A1 (de) Optoelektronisches halbleiterbauelement und optoelektronisches modul
WO2014135339A1 (de) Halbleiterlaseranordnung mit wäremeleitelementen
WO2014111384A1 (de) Optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13710822

Country of ref document: EP

Kind code of ref document: A2

ENP Entry into the national phase

Ref document number: 20147019993

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14373998

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015504890

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120130019876

Country of ref document: DE

Ref document number: 112013001987

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13710822

Country of ref document: EP

Kind code of ref document: A2