WO2013100644A1 - 식각액 조성물 및 이를 이용한 습식 식각 방법 - Google Patents

식각액 조성물 및 이를 이용한 습식 식각 방법 Download PDF

Info

Publication number
WO2013100644A1
WO2013100644A1 PCT/KR2012/011600 KR2012011600W WO2013100644A1 WO 2013100644 A1 WO2013100644 A1 WO 2013100644A1 KR 2012011600 W KR2012011600 W KR 2012011600W WO 2013100644 A1 WO2013100644 A1 WO 2013100644A1
Authority
WO
WIPO (PCT)
Prior art keywords
ammonium
acid
etching
semiconductor substrate
weight
Prior art date
Application number
PCT/KR2012/011600
Other languages
English (en)
French (fr)
Inventor
김현탁
임정훈
이창일
송충식
이진욱
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to CN201280065547.9A priority Critical patent/CN104039925B/zh
Priority to JP2014550016A priority patent/JP5847963B2/ja
Priority claimed from KR1020120154499A external-priority patent/KR102006323B1/ko
Publication of WO2013100644A1 publication Critical patent/WO2013100644A1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Definitions

  • the present invention relates to an etchant composition and a wet etching method using the same. More specifically, when etching a semiconductor substrate, it is possible to selectively etch a high impurity layer and a lower impurity layer, and an etchant composition having a high etching rate. It is about wet etching using this method.
  • a metal film forming process such as sputtering, a photoresist forming process having a predetermined pattern on the metal film, and an etching process for etching using the photoresist as a contact mask are performed.
  • etching processes dry etching using plasma pillars is performed. Alternatively, it may be performed by wet etching using an etching solution.
  • wet etching is more advantageous in the presence of an appropriate etching solution because of the high and expensive floating etching conditions.
  • Device fabrication method provides a method of manufacturing a semiconductor device using an etching solution capable of selectively and uniformly etching one of the impurity regions into which impurity ions were injected at different doses, but with a satisfactory level of uniformity. There is a problem with not having a surface.
  • the present invention aims to provide an etching liquid composition and a wet etching method using the same for effectively etching semiconductor substrates.
  • the present invention provides a high impurity layer and a lower impurity layer of a silicon substrate.
  • the purpose of the present invention is to provide an etching liquid composition which can be selectively etched and has a faster etching rate and a wet etching method using the same.
  • the present invention aims to provide an etchant composition capable of reducing the roughness of the surface of a silicon semiconductor substrate and a wet etching method using the same.
  • the etching liquid composition according to the present invention is 3 to 20% by weight of hydrofluoric acid, 5 to 40% by weight of nitric acid and 10% acetic acid.
  • the promoter At least one selected from the group consisting of ammonium compounds or sulfonic acid compounds.
  • the ammonium compound is ammonium benzoate
  • Ammonium carbonate ammonium acetate, ammonium iodide, ammonium chloride, ammonium phosphate, ammonium monophosphate, ammonium triphosphate, or any one or two or more.
  • the sulfonic acid compound is para-luenesulfonic acid
  • It may be any one or two or more selected from trifluoromethanesulfonic acid.
  • the etching composition is a silicon semiconductor substrate
  • the wet etching method according to the present invention includes 3 to 20% by weight of hydrofluoric acid, 5 to 40% by weight of nitric acid, 10 to 60% by weight of acetic acid, 2 to 20% by weight of accelerator, and a balance of water.
  • the ammonium compound is ammonium benzoate
  • Ammonium carbonate ammonium acetate, ammonium iodide, ammonium chloride, diammonium phosphate, ammonium monophosphate, ammonium triphosphate.
  • the sulfonic acid compound is paratoluenesulfonic acid
  • It may be any one or two or more selected from trifluoromethanesulfonic acid.
  • the etching rate may be 1.5 to 4.5;
  • the etching of the semiconductor substrate may be performed at 20 ° C. to 80 ° C. for 1 minute to 5 minutes.
  • the semiconductor substrate may include a silicon substrate.
  • the high impurity concentration layer can be etched from 2 to 2, and a uniform surface can be obtained.
  • FIG. 1 illustrates an impurity layer having impurity concentrations used in the present invention, that is, before wet etching.
  • FIG. 2 is a SEM photograph after wet etching a silicon semiconductor substrate with an etchant prepared in Example 5.
  • FIG. 2 is a SEM photograph after wet etching a silicon semiconductor substrate with an etchant prepared in Example 5.
  • FIG. 3 is an SEM image showing roughness after wet etching a silicon semiconductor substrate with an etchant prepared in Example 5.
  • FIG. 3 is an SEM image showing roughness after wet etching a silicon semiconductor substrate with an etchant prepared in Example 5.
  • the present invention relates to an etching liquid composition for etching a semiconductor substrate and a wet etching method using the semiconductor substrate, wherein the semiconductor substrate may include a silicon substrate. More specifically, it relates to an etchant composition and a wet etching method for selectively etching a high impurity concentration layer and a lower impurity layer of a silicon semiconductor substrate, and an etching composition and a wet etching method that can reduce the roughness of the surface of the silicon semiconductor substrate. It is about.
  • the etchant composition of the present invention may include 3 to 20% by weight of hydrofluoric acid, 5 to 40% by weight of nitric acid, 10 to 60% by weight of acetic acid, 2 to 20% by weight of accelerator, and the balance of water.
  • hydrofluoric acid serves to provide fluorine ions having strong affinity with silicon in etching silicon-based substrates, and preferably contains 3 to 20% by weight. This may be because, in the case of an outlier, it is desirable to selectively etch the concentration layer of high impurities.
  • nitric acid plays a role of activating fluorine, and it may be preferable to include 5 to 40% by weight.
  • the fluorine is further activated to increase the high impurity concentration of the silicon substrate.
  • the layers can be selectively etched and, in addition, the roughness of the semiconductor substrate can be reduced.
  • silver acetate inhibits the decomposition of nitric acid
  • acetic acid in the above range increases the wetting of the semiconductor substrate and also increases the etching characteristics of the semiconductor substrate. I can keep it.
  • the water may preferably be deionized water, but is not limited thereto.
  • the water may preferably contain the residual amount such that the total weight of the etchant composition of the present invention is 100% by weight.
  • the accelerator may contain 2 to 20% by weight, preferably 3 to 13% by weight, of any one or two or more compounds selected from ammonium compounds or sulfonic acid compounds.
  • ammonium compound is ammonium benzoate
  • the sulfonic acid compounds include paraluenesulfonic acid, methanesulfonic acid, dodecylbenzenesulfonic acid, sulfuric acid, sodium sulfate, potassium sulfate, sodium hydrogen sulfate, potassium hydrogen sulfate, ferric sulfate, aniline sulfate, ethanesulfonic acid and trifluoride methane. It may include any one or more selected from the sulfonic acid. Among the sulfonic acid compounds such as
  • paraluenesulfonic acid methanesulfone, and dodecylbenzenesulfonic acid.
  • the promoter is 2 to 20% by weight, preferably 3 to 13% by weight.
  • the content of the promoter is less than 2% by weight, it may not have a fast etching rate for the high impurity concentration layer, and if it exceeds 20% by weight, there is a risk of etching the low impurity concentration layer at a high etching rate. May occur.
  • the etchant composition of the present invention may be an etchant composition for etching silicon substrates.
  • the wet etching method is not particularly limited, and methods such as batch (DIP) and sheetfed (SPIN) may be used if necessary.
  • wet etching method hydrofluoric acid 3-20 weight ⁇ 3 ⁇ 4, nitric acid, 5 to 40% by weight, acetic acid 10-60 increase%, the accelerator 2 to 20 increment% and comprises a balance of water, wherein the accelerator is an ammonium compound or a sulfonic acid type Etching liquid composition comprising any one or more selected from the compound and the semiconductor substrate using the etching liquid composition prepared above as the etching liquid composition of the present invention 20 ⁇
  • Etching at 80 o C for 1 to 5 minutes may be included.
  • the etching rate is preferably 1.5 to 5.1 ⁇ / min.
  • the semiconductor substrate wet etching is performed in the range of temperature and processing time, the etching rate is decreased.
  • the semiconductor substrate of the wet etching method may include a silicon substrate.
  • the components may react with each other to generate heat. Therefore, it may be desirable to add water, hydrofluoric acid, and nitric acid to the mixing vessel in turn to allow the mixing vessel to remain in the splitting time for complete cooling. Acetic acid and accelerators may be added to the mixing vessel to prepare. In this case, the etching composition may be mixed while cooling the mixing vessel with cooling equipment to shorten the time for preparing the etching solution.
  • etching solution composition was prepared by adding and mixing 32.50% by weight of acetic acid and 2.0% by weight of paratoluenesulfonic acid.
  • the prepared etchant composition was adjusted to 25 ° C., and the prepared silicon semiconductor substrate was sprayed with spin etcher for 3 minutes at a flow rate of 2 L / min and RPM 300, followed by washing with RPM 500 and 1 min with distilled water. In order to remove the distilled water remaining on the substrate, the substrate was completely dried with nitrogen RRM 500, lmin 30sec. Etch rates measured at this time are shown in Table 3.
  • An etching solution composition was prepared by mixing the compositions of Table 1 in the same manner as in Example 1.
  • the prepared etchant composition was adjusted to 25 ° C, and the prepared silicon semiconductor substrate was sprayed for 3 minutes at a flow rate of 2L / min and RPM 300 with a spin etcher, followed by washing with RPM 500 and lmin with distilled water. In order to remove the distilled water remaining on the substrate, the substrate was completely dried with RRM 500 and lmin 30sec. Etch rates measured at this time are shown in Table 3.
  • the etching liquid composition of the semiconductor substrate was prepared by spin etcher at a flow rate of 2 L / min and RPM 300.
  • An etching solution composition was prepared by mixing the composition of Table 2 in the same manner as in Preparation Example 3.
  • the prepared etchant composition was adjusted to 25 ° C, and the prepared silicon semiconductor substrate was sprayed with spin etcher for 3 minutes at a flow rate of 2L / min and RPM 300 with spin etcher, and then washed with distilled water at RPM 500 and 1 min. In order to remove the distilled water remaining on the substrate, the substrate was completely dried with nitrogen RRM 500, lmin 30sec. Etch rates measured at this time are shown in Table 3.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 식각액 조성물에 관한 것으로, 본 발명의 실시예에 따른 식각액 조성물은 불산 3 ~ 20중량%，질산 5 ~ 40중량%, 초산 10 ~ 60중량%, 촉진제 2 ~ 20중량% 및 잔량의 물을 포함하되, 상기 촉진제는 암모늄계 화합물 또는 술폰산계 화합물에서 선택되는 어느 하나 또는 둘 이상의 혼합물을 포함할 수 있다.

Description

명세서
발명의명칭:식각액조성물및이를이용한습식식각방법 기술분야
[1] 본발명은식각액조성물및이를이용한습식식각방법에관한것이다.더욱 상세하게는반도체기판을식각시，높은불순물층과보다낮은불순물층을 선택적으로식각할수있으며 ,식각속도가빠른식각액조성물및이를이용한 습식식각방법에관한것이다.
배경기술
[2] 반도체장치에서기판상에금속배선을형성하기위해서는일반적으로
스퍼터링등에의한금속막형성공정，상기금속막상에소정의패턴을가진 포토레지스트형성공정및상기포토레지스트를접촉마스크로하여식각을 수행하는에칭공정으로이루어진다.이중상기에칭공정은플라즈마둥을 이용한건식식각이나,식각용액을이용하는습식식각에의해수행된다.
건식식각의경우는고진공을요하는둥식각조건이까다롭고비용이많이 소요되므로,적절한식각액이존재하는경우습식식각이보다유리하다.
[3] 종래에는,실리콘웨이퍼등의식각액으로써,블산및불화암모늄을목적하는 식각속도가되도록적당한비율로흔합한완층불산이사용되었다.그러나,완층 불산은식각속도가너무빠를뿐아니라，노출시간이증가할수록금속을 부식시키는문제점이나타난다.
[4] 대한민국공개특허제 2008-0106695호 "식각용액및이를사용하는반도체
소자의제조방법"은서로다른도우즈로불순물이온들이주입된불순물영역들 중하나를선택적으로그리고균일하게식각할수있는식각용액을사용하여 반도체소자를제조하는방법을제공하였지만,만족한만한정도의균일한 표면을갖지못한문제점이있다.
발명의상세한설명
기술적과제
[5] 본발명은반도체기판을효과적으로식각하기위한식각액조성물및이를 이용한습식식각방법을제공하는것을목적으로한다.
[6] 본발명은실리콘인반도체기판의높은불순물층과보다낮은불순물층을
선택적으로식각할수있으며，보다빠른식각속도를갖는식각액조성물및 이를이용한습식식각방법을제공하는것을목적으로,한다.
[7] 본발명은실리콘반도체기판의표면의거칠기를감소시킬수있는식각액 조성물및이를이용한습식식각방법을제공하는것을목적으로한다.
과제해결수단
[8] 본발명에따른식각액조성물은불산 3 ~ 20중량 %，질산 5 ~ 40중량 %，초산 10
~ 60중량 %,촉진제 2 ~ 20증량 %및잔량의물을포함하며,상기촉진제는 암모늄계 화합물 또는 술폰산계 화합물에서 선택되는 어 느 하나 또는 둘 이상이다.
[9] 본 발명 의 실시 예에 따르면, 상기 암모늄계 화합물은 암모늄벤조에 이트,
암모늄카보네이트암모늄아세 테 이트，암모늄아이오다이드，염화암모늄, 제 이 인산암모늄, 제 일인산암모늄，제삼인산암모늄에서 선택되는 어느 하나 또는 둘 이상일 수 있다.
[10] 본 발명 의 실시 예에 따르면，상기 술폰산계 화합물은 파라를루엔술폰산，
메탄술폰산，도데실벤젠술폰산，황산, 황산나트륨, 황산칼륨，황산수소나트륨, 황산수소칼륨，황산 제 2철, 아닐린황산염，에 탄술폰산 및
삼불화메탄술폰산에서 선택되는 어느 하나 또는 둘 이상일 수 있다.
[11] 본 발명의 실시 예에 따르면, 상기 식각용 조성물은 실리 콘 반도체 기판을
식각하기 위 한 것일 수 있다.
[12] 본 발명에 따른 습식 식각 방법은 불산 3 ~ 20 중량 %，질산 5 ~ 40 중량 초산 10 ~ 60 중량 %, 촉진제 2 ~ 20 중량 % 및 잔량의 물을 포함하고, 상기 촉진제로는 암모늄계 화합물 또는 술폰산계 화합물에서 선택되는 어느 하나 또는 둘 이상을 사용하는 식각액 조성물 제조 단계 및 상기 제조된 식각액 조성물을 이용하여 반도체 기판을 식각하는 단계를 포함한다.
[13] 본 발명 의 실시 예에 따르면, 상기 암모늄계 화합물은 암모늄벤조에 이트，
암모늄카보네 이트암모늄아세 테 이트, 암모늄아이오다이드, 염 화암모늄, 제이 인산암모늄，제일인산암모늄, 제삼인산암모늄에서 선택되는 어 느 하나 또는 둘 이상일 수 있다. ■
[14] 본 발명의 실시 예에 파르면，상기 술폰산계 화합물은 파라톨루엔술폰산,
메탄술폰산，도데실벤젠술폰산，황산，황산나트륨，황산칼륨，황산수소나트륨， 황산수소칼륨, 황산 제 2철，아닐린황산염，에 탄술폰산 및 ·
삼불화메탄술폰산에서 선택되는 어느 하나 또는 둘 이상일 수 있다.
[15] 본 발명 의 실시 예에 따르면，상기 식각 속도는 1.5 ~ 4.5 ；圆 /min일 수 있다.
[16] 본 발명의 실시 예에 따르면，상기 반도체 기판을 식각하는 단계는 20 ~ 80°C에서 1분〜 5분 동안 수행될 수 있다.
[17] 본 발명 의 실시 예에 따르면，상기 반도체 기판은 실리콘기판을 포함할 수 있다. 발명의 효과
[18] 본 발명에 따른 식각액 조성물로 실리 콘기판을 습식 식각하였을 경우,
반도체기판에 낮은 불순물 농도층에 대한 식각을 최소화 하면서 반도체기판에 높은 블순물 농도층을 2 ~ 으로 식각할 수 있으며，균일한 표면을 얻을 수 있다.
도면의 간단한 설명
[19] 도 1은 본 발명 에 사용된 불순물 농도들을 갖는 불순물층 즉, 습식 식각 전
실리콘 반도체 기판을 보여주는 SEM측정사진이다. [20] 도 2는실시예 5에서제조된식각액으로실리콘반도체기판을습식식각한후 SEM측정사진이다.
[21] 도 3은실시예 5에서제조된식각액으로실리콘반도체기판을습식식각한후 거칠기를보여주는 SEM측정사진이다.
[22] 도 4는비교예 2에서제조된식각액으로실리콘반도체기판을습식식각한후
SEM측정사진이다.
발명의실시를위한최선의형태
[23] 본발명은반도체기판을식각하기위한식각액조성물및이를이용한습식 식각방법에관한것으로，상기반도체기판은실리콘기판을포함할수있다. 더욱상세하게는실리콘반도체기판의높은불순물농도층과보다낮은 불순물층을선택적으로식각하기위한식각액조성물및습식식각방법에관한 것이다.또한실리콘반도체기판표면의거칠기를감소시킬수있는식각액 조성물및습식식각방법에관한것이다.
[24]
[25] 이하본발명에서대하여자세히설명한다.
[26] 본발명의식각액조성물은불산 3 ~ 20중량 %，질산 5 ~ 40중량 초산 10 - 60 중량 %,촉진제 2 ~ 20중량 «¾및잔량의물을포함할수있다.
[27] 본발명에서불산은규소가주성분으로이루어진기판올식각하는데있어， 규소와친화력이강한불소이온을제공하는역할을하며, 3 ~ 20중량 %을 포함하는것이바람직할수있다.상기불소의함량이상기와같을경우 선택적으로높은불순물의농도층을식각하는데바람직하기때문일수있다.
[28] 본발명에서질산은불소를활성화시키는역할을하는것으로, 5 ~ 40중량 % 포함하는것이바람직할수있다.상기질산을상기의범위로포함하게되면, 블소를더욱활성화시켜실리콘기판의높은불순물농도층을선택적으로 식각할수있으며，이와더불어반도체기판의거칠기또한감소시킬수있다.
[29] 본발명에서초산은질산의분해를억제하고실리콘반도체기판의
젖음 (wetting)증가시키기위한것으로, 10 ~ 60중량%을포함하는것이바람직할 수있다.상기초산을상기의범위로포함할경우반도체기판의젖음 (wetting) 증가시키며,또한반도체기판의식각특성을유지할수있다.
상기물은탈이온수를사용하는것이바람직할수있으나,이에한정되지는않는다. 상기물은본발명의식각액조성물의총증량이 100중량%가되도록잔량을 포함하는것이바람직할수있다.
[30] 상기촉진제는암모늄계화합물또는술폰산계화합물에서선택되는어느하나 또는둘이상의흔합물을 2 ~ 20증량 %,바람직하게는 3 ~ 13증량 %포함할수 있다.
[31] 상기암¾늄계화합물은암모늄벤조에이트，
암모늄카보네이트암모늄아세테이트,암모늄아이오다이드，염화암모늄， 제이인산암모늄,제일인산암모늄,제삼인산암모늄에서선택되는어느하나 또는둘이상을포함할수있다.상기와같은암모늄계화합물들중상기 제이인산암모늄을사용하는것이바람직할수있다.
[32] 상기술폰산계화합물은파라를루엔술폰산,메탄술폰산,도데실벤젠술폰산， 황산，황산나트륨，황산칼륨，황산수소나트륨,황산수소칼륨,황산제 2철， 아닐린황산염,에탄술폰산및삼불화메탄술폰산에서선택되는어느하나또는 들이상을포함할수있다.상기와같은술폰산계화합물들중
파라를루엔술폰산，메탄술폰사，도데실벤젠술폰산을사용하는것이바람직할 수있다.
[33] 본발명에서상기촉진제는 2 ~ 20중량 %，바람직하게는 3 - 13중량 %을
포함하는것이바람직할수있다.상기촉진제의함량이 2중량 %미만이면,높은 불순물농도층에대한빠른식각속도를갖을수없으며， 20중량 %초과하면높은 식각속도에낮은불순물농도층이식각될위험이발생할수있다.
[34] 본발명의식각액조성물은실리콘기판을식각하기위한식각액조성물일수 있다.
[35] 또한습식식각조성물을사용하여습식식각을하는경우,습식식각방법은 특별히제한되지않으며，필요에따라배치식 (DIP),매엽식 (SPIN)등의방법을 사용할수있다.본발명의습식식각방법은,불산 3 ~ 20중량 <¾,질산 5 ~ 40 중량 %,초산 10 - 60증량 %，촉진제 2 ~ 20증량 %및잔량의물을포함하며,상기 촉진제는암모늄계화합물또는술폰산계화합물에서선택되는어느하나또는 둘이상을포함하는식각액조성물제조단계및상기제조된식각액조성물을 이용하여반도체기판을본발명의식각액조성물로반도체기판을 20 ~
80oC에서 1분〜 5분동안식각하는단계를포함할수있다.
[36] 상기습식식각방법으로반도체기판을식각하였을경우,식각속도가 1.5 ~ 5.1 ； ωτι/min인것이바람직하다.상기반도체기판습식식각시온도및처리시간의 범위를상기와같을경우식각속도를더욱높일수있다.여기서 ,상기습식식각 방법의반도체기판은실리콘기판을포함할수있다.
[37] 본발명의식각액조성물을제조하는단계에서각성분들을혼합시，각
성분들이서로반응하여열을발생할수있다.따라서믹싱용기에차례로물， 불산및질산을넣어상기열을완전히식히도록상기믹싱용기를층분할 시간동안방치하는것이바람직할수있다.그후상기식각조성물은상기믹싱 용기에초산및촉진제를첨가하여준비할수있다.이경우,상기식각용액을 제조하는시간을단축하기위하여믹싱용기를쿨링장비로식혀주면서상기 식각조성물을흔합할수있다.
[38] 이하에서는，첨부된도 1내지도 5을참조하여,본발명의구체적인실시예및 비교예들을이용한식각액조성물특성평가를통하여본발명에 대하여보다 구체적으로설명하기로한다.여기서，하기실시예들은본발명을예시하기위한 것으로서본발명은하기실시예에의해한정되지않고다양하게수정및변경 될 수 있다.
[39] 이하 물성은 다음의 방법으로 측정하여 하기 표 3에 기 재하였다.
[40]
[41] 1. 거 칠기 측정
[42] 전자현미 경 (SEM)으로 측정하였다.
[43] 거 칠기가 낮으면 0，약간의 거 칠기가 있으며 Δ, 거 칠기가 높으면 X，거 칠기가 현저하면 XX로서 평가하였다.
[44]
[45] [실시 예 1]
[46] 100L 반웅용기 에 증류수 42.5중량 %，불산 4.0중량 % 및 질산 20.90중량 %를 천천히 첨 가하였다. 또한 초산 32.50중량 % 및 파라톨루엔술폰산 2.0중량 %를 첨가하고 흔합하여 식각액 조성물을 제조 하였다.
[47] 상기 제조된 식각액 조성물을 25°C로 맞추고，준비된 실리콘 반도체기판을 제조된 식각액 조성물을 Spin etcher로 유량 2L/min, RPM 300으로 3분간 분사 후 증류수로 RPM 500, lmin 세척하였다. 기 판상에 잔류하는 증류수를 제거 하기 위하여 질소를 RRM 500, lmin 30sec로 기판을 완전히 건조시 켰다. 이 때 측정 된 식각속도는 표 3에 나타내었다.
[48]
[49] [실시 예 2 ~ 16]
[50] 실시 예 1과 같은 방법으로 하기 표 1의 조성물을 흔합하여 식각액 조성물을 제조하였다. 상기 제조된 식각액 조성물을 25°C로 맞추고, 준비 된 실리 콘 반도체기판을 제조된 식각액 조성물을 Spin etcher로 유량 2L/min, RPM 300으로 3분간 분사 후 증류수로 RPM 500, lmin 세척하였다. 기판상에 잔류하는 증류수를 제거 하기 위하여 질소를 RRM 500, lmin 30sec로 기 판을 완전히 건조시켰다. 이 때 측정 된 식각속도는 표 3에 나타내었다.
[51] [표 1]
Figure imgf000008_0001
[53] [비교예 1]
[54] 100L 반웅용기 에 증류수 13.77증량 %, 불산 4.2중량 % 및 질산 23.54중량%를 첨가하였다. 또한 초산 58.49중량 %를 첨가하고 혼합하여 식각액 조성물올 제조 하였다. 상기 제조된 식각액 조성물을 25°C로 맞추고ᅳ 준비 된 실리콘
반도체기판을 제조된 식각액 조성물을 Spin etcher로 유량 2L/min, RPM 300으로
3분간 분사 후 증류수로 RPM 500, lmin 세척하였다. 기판상에 잔류하는 증류수를 제거 하기 위하여 질소를 RRM 500, lmin 30sec로 기판을 완전히 건조시 켰다. 이 때 측정된 식각속도는 표 3에 나타내었다.
[55] [비교예 2]
[56] 100L 반웅용기에 증류수 14.5중량 «¾, 불산 4.0중량 % 및 질산 20.90중량 %을 천천히 첨가하였다. 또한 초산 50.7중량 <¾ 및 인산 9.9증량 «¾를 첨가하고 혼합하여 식각액 조성물을 제조 하였다. 상기 제조된 식각액 조성물을 25°C로 맞추고, 준비 된 실리콘 반도체기판을 제조된 식각액 조성 물을 Spin etcher로 유량 2L/min, RPM 300으로 3분간 분사 후 증류수로 RPM 500, lmin 세척 하였다. 기판상에 잔류하는 증류수를 제거하기 위하여 질소를 RRM 500, lmin 30sec로 기판을 완전히 건조시 켰다. 이 때 측정 된 식각속도는 표 3에 나타내었다.
[57]
[58] [비교예 3]
[59] 100L 반응용기에 증류수 42.5중량 불산 4.0중량 % 및 질산 20.9중량 %을 천천히 첨가하였다. 또한 초산 32.5중량 % 및 파라를루엔술폰산 0.1중량 %를 첨가하고 흔합하여 식각액 조성물을 제조 하였다. 상기 제조된 식각액 조성물을 25°C로 맞추고，준비된 실리콘 반도체기판을 제조된 식 각액 조성물을 Spin etcher로 유량 2LJmin, RPM 300으로 3분간 분사 후 증류수로 RPM 500, lmin 세척 하였다. 기판상에 잔류하는 증류수를 제거 하기 위하여 질소를 RRM 500, lmin 30sec로 기판을 완전히 건조시 켰다. 이 때 측정 된 식각속도는 표 3에 나타내었다.
[60]
[61] [비교예 4 ~ 8]
[62] 제조예 3과 같은 방법으로 하기 표 2의 조성물을 혼합하여 식각액 조성물을 제조하였다. 상기 제조된 식각액 조성물을 25°C로 맞추고，준비 된 실리콘 반도체기판을 제조된 식각액 조성물을 Spin etcher로 유량 2L/min, RPM 300으로 3분간 분사 후 증류수로 RPM 500, lmin 세척하였다. 기판상에 잔류하는 증류수를 제거하기 위하여 질소를 RRM 500, lmin 30sec로 기판을 완전히 건조시 켰다. 이 때 측정된 식각속도는 표 3에 나타내었다.
[63] [표 2]
Figure imgf000009_0001
[65] [표 3]
Figure imgf000010_0001

Claims

청구범위
[청구항 1] 불산 3 ~ 20중량 %，질산 5 ~ 40증량 %,초산 10 - 60중량 촉진제
2-20중량 %및잔량의물을포함하며,상기촉진제는암모늄계 화합물또는술폰산계화합물에서선택되는어느하나또는둘 이상인반도체기판용식각액조성물.
[청구항 2] 제 1항에있어서,
상기암모늄계화합물은암모늄벤조에이트， 암모늄카보네이트암모늄아세테이트,암모늄아이오다이드， 염화암모늄,제이인산암모늄，제일인산암모늄,제삼인산암모늄 에서선택되는어느하나또는둘이상인반도체기판용식각액 조성물.
[청구항 3] 제 1항에있어서,
상기술폰산계화합물은파라를루엔술폰산，메탄술폰산， 도데실벤젠술폰산,황산,황산나트륨，황산칼륨，황산수소나트륨, 황산수소칼륨，황산제 2철，아닐린황산염，에탄술폰산및 삼불화메탄술폰산에서선택되는어느하나또는둘이상인반도체 기판용식각액조성물.
[청구항 4] 제 1항에 있어서，
상기식각용조성물은실리콘반도체기판을식각하기위한것인 반도체기판용식각액조성물.
[청구항 5] 불산 3 ~ 20증량 질산 5 ~ 40증량 <¾,초산 10 ~ 60증량 %，촉진제
2-20중량 %및잔량의물을포함하고,상기촉진제로는암모늄계 화합물또는술폰산계화합물에서선택되는어느하나또는둘 이상을사용하는식각액조성물제조단계;및 상기제조된식각액조성물을이용하여반도체기판을식각하는 단계를포함하는반도체기판의습식식각방법.
[청구항 6] 제 5항에있어서,
상기암모늄계화합물은암모늄벤조에이트, 암모늄카보네이트암모늄아세테이트,암모늄아이오다이드, 염화암모늄，제이인산암모늄，제일인산암모늄,
제삼인산암모늄에서선택되는어느하나또는둘이상인반도체 기판의습식식각방법.
[청구항 7] 제 5항에 있어서,
상기술폰산계화합물은파라틀루엔술폰산ᅳ메탄술폰산, 도데실벤젠술폰산,황산，황산나트륨,황산칼륨，황산수소나트륨, 황산수소칼륨，황산제 2철,아닐린황산염，에탄술폰산및 삼불화메탄술폰산에서선택되는어느하나또는둘이상인반도체 10 기판의습식식각방법.
[청구항 8] 제 5항에있어서,
상기식각속도는 1.5 ~ 4.5 m/min인반도체기판의습식식각 방법.
[청구항 9] 제 5항에있어서,
상기반도체기판을식각하는단계는 20 ~ 80°C에서 1분~5분동안 수행되는반도체기판의습식식각방법.
[청구항 10] 제 5항에있어서，
상기반도체기판은실리콘기판을포함하는반도체기판의습식 식각방법.
PCT/KR2012/011600 2011-12-28 2012-12-27 식각액 조성물 및 이를 이용한 습식 식각 방법 WO2013100644A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280065547.9A CN104039925B (zh) 2011-12-28 2012-12-27 蚀刻溶液组合物和使用该蚀刻溶液组合物的湿蚀刻方法
JP2014550016A JP5847963B2 (ja) 2011-12-28 2012-12-27 エッチング液組成物およびこれを用いたウェットエッチング方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2011-0144668 2011-12-28
KR20110144668 2011-12-28
KR10-2012-0154499 2012-12-27
KR1020120154499A KR102006323B1 (ko) 2011-12-28 2012-12-27 식각액 조성물 및 이를 이용한 습식 식각 방법

Publications (1)

Publication Number Publication Date
WO2013100644A1 true WO2013100644A1 (ko) 2013-07-04

Family

ID=48697989

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/011600 WO2013100644A1 (ko) 2011-12-28 2012-12-27 식각액 조성물 및 이를 이용한 습식 식각 방법

Country Status (1)

Country Link
WO (1) WO2013100644A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106045A (zh) * 2019-12-31 2020-05-05 中芯集成电路（宁波）有限公司 半导体结构及其加工方法、刻蚀机
CN115537202A (zh) * 2022-09-28 2022-12-30 重庆臻宝实业有限公司 一种用于硅材料微孔蚀刻的蚀刻液及蚀刻方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006137497A1 (ja) * 2005-06-24 2006-12-28 Mitsubishi Gas Chemical Company, Inc. メタル材料用エッチング剤組成物およびそれを用いた半導体デバイスの製造方法
JP2007067367A (ja) * 2005-02-24 2007-03-15 Kanto Chem Co Inc チタン、アルミニウム金属積層膜エッチング液組成物
KR20080004894A (ko) * 2006-07-07 2008-01-10 동우 화인켐 주식회사 금속배선 형성을 위한 저점도 식각용액
KR20080044423A (ko) * 2006-11-16 2008-05-21 동우 화인켐 주식회사 반도체 소자 제조공정의 선택적 식각액
KR20080106695A (ko) * 2007-06-04 2008-12-09 삼성전자주식회사 식각용액 및 이를 사용하는 반도체 소자의 제조방법
KR20100040010A (ko) * 2008-10-09 2010-04-19 (주)이그잭스 저과산화수소형 구리 또는 구리 합금 막의 에칭제

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067367A (ja) * 2005-02-24 2007-03-15 Kanto Chem Co Inc チタン、アルミニウム金属積層膜エッチング液組成物
WO2006137497A1 (ja) * 2005-06-24 2006-12-28 Mitsubishi Gas Chemical Company, Inc. メタル材料用エッチング剤組成物およびそれを用いた半導体デバイスの製造方法
KR20080004894A (ko) * 2006-07-07 2008-01-10 동우 화인켐 주식회사 금속배선 형성을 위한 저점도 식각용액
KR20080044423A (ko) * 2006-11-16 2008-05-21 동우 화인켐 주식회사 반도체 소자 제조공정의 선택적 식각액
KR20080106695A (ko) * 2007-06-04 2008-12-09 삼성전자주식회사 식각용액 및 이를 사용하는 반도체 소자의 제조방법
KR20100040010A (ko) * 2008-10-09 2010-04-19 (주)이그잭스 저과산화수소형 구리 또는 구리 합금 막의 에칭제

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106045A (zh) * 2019-12-31 2020-05-05 中芯集成电路（宁波）有限公司 半导体结构及其加工方法、刻蚀机
CN115537202A (zh) * 2022-09-28 2022-12-30 重庆臻宝实业有限公司 一种用于硅材料微孔蚀刻的蚀刻液及蚀刻方法
CN115537202B (zh) * 2022-09-28 2023-09-05 重庆臻宝科技股份有限公司 一种用于硅材料微孔蚀刻的蚀刻液及蚀刻方法

Similar Documents

Publication Publication Date Title
KR102006323B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각 방법
KR101097275B1 (ko) 실리콘질화막에 대한 고선택비 식각용 조성물
KR100248113B1 (ko) 전자 표시 장치 및 기판용 세정 및 식각 조성물
CN103627400B (zh) 钼合金膜与氧化铟膜液体腐蚀剂组成物质
CN109207151B (zh) 蚀刻组合物及利用其的蚀刻方法
JP4983422B2 (ja) エッチング用組成物及びエッチング方法
CN102443395B (zh) 用于湿法蚀刻二氧化硅的组合物
JP2015517691A (ja) 窒化チタンを含む表面からフォトレジストを剥離するための組成物およびプロセス
CN107954608A (zh) 一种玻璃基板蚀刻液
CN108513679A (zh) 用于具有SiN层和Si层的基板的湿蚀刻组合物和使用其的湿蚀刻方法
CN114621769A (zh) 一种蚀刻组合物及其应用
JP2013004871A (ja) 金属エッチング用組成物、および金属エッチング用組成物を用いた半導体装置の製造方法
CN106555187B (zh) 蚀刻剂组合物，铜基金属层的蚀刻方法，阵列基板制作方法及该方法制作的阵列基板
WO2013100644A1 (ko) 식각액 조성물 및 이를 이용한 습식 식각 방법
JP2022520655A (ja) シリコン窒化膜エッチング組成物
IL277045B1 (en) Preparations for protecting alumina from damage and processes for the production of semiconductor substrates using these preparations
CN116023945A (zh) 蚀刻液组合物、蚀刻液及其制备方法
KR101159933B1 (ko) 반도체 디바이스의 제조 방법
CN118749035A (zh) 灵敏度及图案轮廓改善用化学增幅型正性光刻胶组合物
EP4113582A1 (en) Dry etching method, production method for semiconductor element, and cleaning method
KR20190005459A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102700236B1 (ko) 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법
KR20210082371A (ko) 에칭액, 및 반도체 소자의 제조 방법
KR20090020815A (ko) 실리콘/실리콘산화물의 세정 및 식각 조성물
KR102457243B1 (ko) 실리콘 질화막 식각 조성물

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280065547.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12862551

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014550016

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12862551

Country of ref document: EP

Kind code of ref document: A1