WO2013027454A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2013027454A1
WO2013027454A1 PCT/JP2012/063466 JP2012063466W WO2013027454A1 WO 2013027454 A1 WO2013027454 A1 WO 2013027454A1 JP 2012063466 W JP2012063466 W JP 2012063466W WO 2013027454 A1 WO2013027454 A1 WO 2013027454A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
transformer
transmission
semiconductor
substrate
Prior art date
Application number
PCT/JP2012/063466
Other languages
English (en)
French (fr)
Inventor
一修 田島
敦彦 田中
Original Assignee
サンケン電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気株式会社 filed Critical サンケン電気株式会社
Priority to KR1020147005836A priority Critical patent/KR20140058596A/ko
Priority to US14/240,453 priority patent/US20140210047A1/en
Priority to CN201280041403.XA priority patent/CN103748680A/zh
Publication of WO2013027454A1 publication Critical patent/WO2013027454A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Definitions

  • An object of the present invention is to provide a semiconductor device in which a transformer is used for signal transmission and insulation isolation between semiconductor chips is improved.
  • a base (b) first and second semiconductor chips mounted on the base, and (c) a first and second semiconductor chip mounted on the base.
  • a third semiconductor chip for outputting a control signal for controlling the operation; and (d) a first semiconductor chip mounted on the base, the reception side terminal connected to the third semiconductor chip, and the transmission side terminal connected to the first semiconductor chip.
  • a semiconductor device is provided in which a control signal is transmitted from the third semiconductor chip to the first semiconductor chip and the second semiconductor chip via the transmission transformer and the second transmission transformer, respectively.
  • the semiconductor device 1 includes a first semiconductor chip 11, a second semiconductor chip 12, a third semiconductor chip 13, and a first transmission mounted on a base 10.
  • a transformer 411 and a second transmission transformer 421 are provided.
  • the reception-side terminal T ⁇ b> 1 is connected to the third semiconductor chip 13
  • the transmission-side terminal T ⁇ b> 2 is connected to the first semiconductor chip 11.
  • the second transmission transformer 421 has a reception-side terminal T1 connected to the third semiconductor chip 13 and a transmission-side terminal T2 connected to the second semiconductor chip 12.
  • each transformer a terminal through which a signal propagating through the transformer is input from the outside is referred to as a “receiving terminal”, and a terminal from which a signal is output to the outside is referred to as a “transmitting terminal” (the same applies hereinafter).
  • the third semiconductor chip 13 is formed with a control circuit (not shown) that outputs control signals SC1 and SC2 for controlling the operations of the first semiconductor chip 11 and the second semiconductor chip 12, respectively.
  • a control signal SC1 for controlling the operation of the first semiconductor chip 11 is transmitted from the third semiconductor chip 13 to the first semiconductor chip 11 via the first transmission transformer 411.
  • the control signal SC2 for controlling the operation of the second semiconductor chip 12 is transmitted from the third semiconductor chip 13 to the second semiconductor chip 12 via the second transmission transformer 421.
  • the semiconductor device 1 shown in FIG. 1 includes a first receiving transformer 412 having a receiving terminal T1 connected to the first semiconductor chip 11 and a transmitting terminal T2 connected to the third semiconductor chip 13, and a receiving terminal.
  • a second receiving transformer 422 is further provided with T1 connected to the second semiconductor chip 12 and a transmission-side terminal T2 connected to the third semiconductor chip 13.
  • a return signal SR1 from the first semiconductor chip 11 corresponding to the control signal SC1 is transmitted to the third semiconductor chip 13 via the first receiving transformer 412. Further, the return signal SR2 from the second semiconductor chip 12 corresponding to the control signal SC2 is transmitted to the third semiconductor chip 13 through the second reception transformer 422. Details of the return signal SR1 and the return signal SR2 will be described later.
  • the first transformer substrate 410 and the second transformer substrate 420 a structure example will be described later, but a printed circuit board having a structure in which a conductive thin film pattern and an insulator layer are stacked can be adopted.
  • the first transmission transformer 411, the first reception transformer 412, the second transmission transformer 421, and the second reception transformer 422 are pulse transformers through which a pulse signal can propagate.
  • the channel through which the control signal SC 1 propagates from the third semiconductor chip 13 to the first semiconductor chip 11 has an insulating structure using the first transmission transformer 411.
  • the channel through which the return sign SR1 propagates from the first semiconductor chip 11 to the third semiconductor chip 13 has an insulating structure using the first receiving transformer 412.
  • the channel through which the control signal SC2 propagates from the third semiconductor chip 13 to the second semiconductor chip 12 has an insulating structure using the second transmission transformer 421, and the return number SR2 is the second semiconductor chip 12.
  • the channel propagating from the first to the third semiconductor chip 13 has an insulating structure using the second receiving transformer 422.
  • electromagnetic noise generated in the first semiconductor chip 11 or the second semiconductor chip 12 is separated between the first semiconductor chip 11 and the second semiconductor chip 12. That is, the first semiconductor chip 11 and the second semiconductor chip 12 do not interfere with each other.
  • the drive circuits (not shown) for driving the external elements 31 and 32 are formed, respectively. Then, the drive signal SD 1 for driving the external element 31 is output from the semiconductor device 1 to the external element 31, and the drive signal SD 2 for driving the external element 32 is output to the external element 32.
  • the external elements 31 and 32 are, for example, insulated gate bipolar transistors (IGBT). At this time, the driving capabilities of the first semiconductor chip 11 and the second semiconductor chip may be the same or different.
  • the first semiconductor chip 11, the second semiconductor chip 12, and the third semiconductor chip 13 are provided with individual power supply circuits (not shown) that supply power to the respective semiconductor chips. The specifications of each power supply circuit are set according to the driving capability required for each of the chip 11 and the second semiconductor chip 12.
  • the driving capability of the first semiconductor chip 11 is set high, and one IGBT having a large maximum rating is prepared as the external element 31 that is driven by the first semiconductor chip 11. . Thereby, high-speed on / off operation of the external element 31 is possible.
  • the control signals SC1 and SC2 for controlling the operations of the first semiconductor chip 11 and the second semiconductor chip 12 are, for example, the third semiconductor chip 13 according to the content of the control signal SC transmitted from the microprocessor 2. Is distributed to either the first semiconductor chip 11 or the second semiconductor chip 12. As already described, the third semiconductor chip 13 receives the return signal SR1 from the first semiconductor chip 11 via the first receiving transformer 412 and returns the return signal from the second semiconductor chip 12. SR2 is received via the second receiving transformer 422.
  • first transmission transformer 411 structural examples of the first transmission transformer 411, the first reception transformer 412, the second transmission transformer 421, and the second reception transformer 422 will be described.
  • planar inductors La and Lb are respectively formed on the front surface 45 s and the back surface 45 r of the flat core material 45, and the end of the planar inductor La and the planar inductor are formed through the through-hole 45 h that penetrates the core material 45.
  • One inductor L is formed by connecting the end of Lb.
  • the conductive thin film pattern material of the planar inductors La and Lb for example, copper foil or the like can be used. Further, an epoxy material or the like can be used for the core material 45.
  • the size of the inductor L is preferably small.
  • the line and space (L / S) of the planar inductors La and Lb is 50 ⁇ m / 50 ⁇ m.
  • a substrate transformer that can be used as the first transmission transformer 411, the first reception transformer 412, the second transmission transformer 421, and the second reception transformer 422 is obtained. It is formed.
  • the substrate transformer 40 is formed in a region where the inductor L ⁇ b> 1 and the inductor L ⁇ b> 2 overlap with each other when viewed in plan through the insulator layer 401.
  • the arrow shown in FIG. 3 is a magnetic field image of the substrate transformer 40.
  • the insulator layer 401 for example, a prepreg such as an epoxy material can be adopted.
  • solder resists 402 and 403 are disposed above and below the laminated body including the inductor L1, the insulator layer 401, and the inductor L2, and the transformer substrate 400 is formed.
  • the thickness of the transformer substrate 400 is set so as to match the height of the first semiconductor chip 11, the second semiconductor chip 12, and the third semiconductor chip 13, for example.
  • the thickness of the transformer substrate 400 is set to about 400 ⁇ m.
  • the film thickness of the insulator layer 401 between the inductor L1 and the inductor L2 is set to about 100 ⁇ m, for example.
  • planar inductor L1a and one end of the planar inductor L1b are connected, and the other end of the planar inductor L1a is connected to a pad P1a disposed on the surface of the transformer substrate 400, and the other end of the planar inductor L1b. Is connected to a pad P1b disposed on the surface of the transformer substrate 400.
  • one end of the planar inductor L2a and one end of the planar inductor L2b are connected, and the other end of the planar inductor L2a is connected to a pad P2a disposed on the surface of the transformer substrate 400.
  • the other end of L2b is connected to pad P2b disposed on the surface of transformer substrate 400.
  • the pads P1a and P1b of the transformer substrate 400 are used as receiving terminals of the substrate transformer 40, and the pads P2a and P2b of the transformer substrate 400 are used as transmitting terminals of the substrate transformer 40.
  • the output terminal of the third semiconductor chip 13 is connected to the pads P1a and P1b, and the first semiconductor chip is connected to the pads P2a and P2b. Eleven input terminals are connected.
  • the control signal SC ⁇ b> 1 of the pulse signal is transmitted from the third semiconductor chip 13 to the first semiconductor chip 11.
  • the control signal SC2 is transmitted to the third semiconductor chip. 13 is transmitted to the second semiconductor chip 12.
  • the return signal SR2 is sent from the second semiconductor chip 12 to the second one. 3 is transmitted to the semiconductor chip 13.
  • the semiconductor device 1 shown in FIG. 1 is packaged by, for example, mold sealing.
  • a copper alloy frame or the like can be used for the base 10.
  • the electromagnetic noise between the semiconductor chips is separated by using the transformer in the path through which the signal propagates. Further, since the first to third semiconductor chips 11, 12, 13 and the first and second transformer substrates 410, 420 are mounted on the base body 10, the package can be reduced in size. As a result, it is possible to provide the semiconductor device 1 in which the insulation separation between the semiconductor chips is improved and the size, the price, and the speed are increased. For example, it is possible to realize a semiconductor device that has a large output and suppresses interference between semiconductor chips due to electromagnetic noise.
  • the light receiving characteristic of the light receiving element is deteriorated due to the deterioration of the luminance of the light emitting element such as a light emitting diode, and the signal transmission response is lowered.
  • the optical device is placed in a high temperature environment, the luminance of the light emitting element is deteriorated and the light receiving characteristics of the light receiving element are rapidly deteriorated, and the service life is shortened.
  • the semiconductor device 1 according to the embodiment of the present invention a transformer is used instead of an optical device in the signal propagation path, so that the signal transmission responsiveness does not deteriorate and the service life does not shorten.
  • the semiconductor device 1 according to the embodiment is suitable for in-vehicle use in which the environmental temperature is high.
  • the die pad that is the semiconductor chip mounting portion of the copper alloy frame is divided into three parts, and the first to third semiconductor chips 11, 12, and 13 are separated into separate die pads. To be installed. As a result, the first to third semiconductor chips 11, 12, and 13 are electrically and electromagnetically isolated from each other. By increasing the distance between the die pad on which the first semiconductor chip 11 is mounted and the die pad on which the third semiconductor chip 13 is mounted, and placing the first transformer substrate 410 over the expanded space, a copper alloy is provided. The thickness of the frame can be suppressed.
  • the first semiconductor chip 11 and the second semiconductor chip 12 are arranged so that the end face to which the control signal SC of the semiconductor device 1 is input and the end face to which the drive signals SD1 and SD2 are output face each other.
  • the drive signals SD1 and SD2 may be output from the left and right end faces as viewed from the end face to which the control signal SC is input.
  • the semiconductor device of the present invention can be used for a semiconductor device having a configuration in which a plurality of semiconductor chips are separated by a transformer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

　基体に搭載された第１及び第２の半導体チップと、基体に搭載され、第１及び第２の半導体チップの動作を制御する制御信号を出力する第３の半導体チップと、基体に搭載され、受信側端子が第３の半導体チップに接続し、送信側端子が第１の半導体チップに接続する第１の送信トランスと、基体に搭載され、受信側端子が第３の半導体チップに接続し、送信側端子が第２の半導体チップに接続する第２の送信トランスとを備える半導体装置であって、第１の送信トランスと第２の送信トランスをそれぞれ介して、第３の半導体チップから第１の半導体チップと第２の半導体チップに制御信号が送信される。

Description

半導体装置
　本発明は、複数の半導体チップが搭載された半導体装置に関する。
　例えば高い電源電圧で駆動される高電圧系の半導体チップと、低い電源電圧で駆動される低電圧系の半導体チップを１つの基体上に搭載することにより、部品数の低減や省スペース化を実現できる。このとき、半導体チップ間の絶縁分離のために、信号伝達にオプティカルデバイスやトランスを使用することが有効であると考えられる。例えば、トランスを用いることによって、信号の伝達速度を高速化し、且つ、耐用年数を長くする方法が提案されている（例えば、特許文献１参照。）。
特開２０１０－３４１２２号公報
　しかしながら、信号伝達にトランスを使用する技術については、十分な検討がなされていない。本発明は、信号伝達にトランスが使用され、半導体チップ間の絶縁分離が向上された半導体装置を提供することを目的とする。
　本発明の一態様によれば、（イ）基体と、（ロ）基体に搭載された第１及び第２の半導体チップと、（ハ）基体に搭載され、第１及び第２の半導体チップの動作を制御する制御信号を出力する第３の半導体チップと、（ニ）基体に搭載され、受信側端子が第３の半導体チップに接続し、送信側端子が第１の半導体チップに接続する第１の送信トランスと、（ホ）基体に搭載され、受信側端子が第３の半導体チップに接続し、送信側端子が第２の半導体チップに接続する第２の送信トランスとを備え、第１の送信トランスと第２の送信トランスをそれぞれ介して、第３の半導体チップから第１の半導体チップと第２の半導体チップに制御信号が送信される半導体装置が提供される。
　本発明によれば、信号伝達にトランスが使用され、半導体チップ間の絶縁分離が向上された半導体装置を提供できる。
本発明の実施形態に係る半導体装置の構造例を示す模式的な平面図である。 本発明の実施形態に係る半導体装置に使用されるトランスを構成するインダクタの構造例を示す模式的な平面図である。 本発明の実施形態に係る半導体装置に使用されるトランスの構造例を示す模式的な断面図である。 本発明の実施形態に係る半導体装置の他の構造例を示す模式的な平面図である。
　次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
　又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、請求の範囲において、種々の変更を加えることができる。
　本発明の実施形態に係る半導体装置１は、図１に示すように、基体１０に搭載された第１の半導体チップ１１、第２の半導体チップ１２、第３の半導体チップ１３、第１の送信トランス４１１、及び第２の送信トランス４２１を備える。第１の送信トランス４１１は、受信側端子Ｔ１が第３の半導体チップ１３に接続し、送信側端子Ｔ２が第１の半導体チップ１１に接続する。第２の送信トランス４２１は、受信側端子Ｔ１が第３の半導体チップ１３に接続し、送信側端子Ｔ２が第２の半導体チップ１２に接続する。ここで、各トランスにおいて、トランスを伝播する信号が外部から入力する端子を「受信側端子」、外部に信号が出力される端子を「送信側端子」という（以下において同様）。
　第３の半導体チップ１３には、第１の半導体チップ１１及び第２の半導体チップ１２の動作をそれぞれ制御する制御信号ＳＣ１、ＳＣ２を出力する制御回路（図示略）が形成されている。第１の半導体チップ１１の動作を制御する制御信号ＳＣ１は、第１の送信トランス４１１を介して、第３の半導体チップ１３から第１の半導体チップ１１に送信される。また、第２の半導体チップ１２の動作を制御する制御信号ＳＣ２は、第２の送信トランス４２１を介して、第３の半導体チップ１３から第２の半導体チップ１２に送信される。
　図１に示した半導体装置１は、受信側端子Ｔ１が第１の半導体チップ１１に接続し、送信側端子Ｔ２が第３の半導体チップ１３に接続する第１の受信トランス４１２と、受信側端子Ｔ１が第２の半導体チップ１２に接続し、送信側端子Ｔ２が第３の半導体チップ１３に接続する第２の受信トランス４２２を更に備える。第１の受信トランス４１２を介して、制御信号ＳＣ１に対応した第１の半導体チップ１１からの戻り信号ＳＲ１が第３の半導体チップ１３に送信される。また、第２の受信トランス４２２を介して、制御信号ＳＣ２に対応した第２の半導体チップ１２からの戻り信号ＳＲ２が第３の半導体チップ１３に送信される。戻り信号ＳＲ１及び戻り信号ＳＲ２の詳細については後述する。
　第１の受信トランス４１２は第１の送信トランス４１１に隣接して配置され、第２の受信トランス４２２は第２の送信トランス４２１に隣接して配置されている。図１に示した例では、第１の送信トランス４１１と第１の受信トランス４１２は、第１のトランス基板４１０に形成され、第２の送信トランス４２１と第２の受信トランス４２２は、第２のトランス基板４２０に形成されている。ただし、第１の送信トランス４１１と第１の受信トランス４１２とを異なる基板にそれぞれ形成し、第２の送信トランス４２１と第２の受信トランス４２２とを異なる基板にそれぞれ形成してもよい。なお、製造工程の効率や省スペース化を考慮すると、第１の送信トランス４１１と第１の受信トランス４１２を単一の基板に形成し、第２の送信トランス４２１と第２の受信トランス４２２を単一の基板に形成することが好ましい。
　第１のトランス基板４１０及び第２のトランス基板４２０は、構造例は後述するが、導電性薄膜パターンと絶縁体層を積層した構造を有するプリント基板などを採用可能である。例えば、第１の送信トランス４１１、第１の受信トランス４１２、第２の送信トランス４２１、及び第２の受信トランス４２２は、パルス信号が伝播可能なパルストランスである。
　したがって、半導体装置１において、制御信号ＳＣ１が第３の半導体チップ１３から第１の半導体チップ１１に伝播するチャンネルは、第１の送信トランス４１１を用いた絶縁構造である。また、戻り号ＳＲ１が第１の半導体チップ１１から第３の半導体チップ１３に伝播するチャンネルは、第１の受信トランス４１２を用いた絶縁構造である。同様に、制御信号ＳＣ２が第３の半導体チップ１３から第２の半導体チップ１２に伝播するチャンネルは、第２の送信トランス４２１を用いた絶縁構造であり、戻り号ＳＲ２が第２の半導体チップ１２から第３の半導体チップ１３に伝播するチャンネルは、第２の受信トランス４２２を用いた絶縁構造である。
　図１に示すように、第１の送信トランス４１１と第１の受信トランス４１２が形成された第１のトランス基板４１０と、第２の送信トランス４２１と第２の受信トランス４２２が形成された第２のトランス基板４２０とは、第３の半導体チップ１３を挟んで対向するように基体１０上に配置されている。
　このため、半導体装置１においては、第１の半導体チップ１１又は第２の半導体チップ１２において生じる電磁ノイズは、第１の半導体チップ１１と第２の半導体チップ１２間で分離される。つまり、第１の半導体チップ１１と第２の半導体チップ１２とが互いに干渉することがない。
　なお、第１の送信トランス４１１と第１の受信トランス４１２が隣接して配置され、第２の送信トランス４２１と第２の受信トランス４２２が隣接して配置されているが、相互ノイズによる影響は小さい。
　第１の半導体チップ１１や第２の半導体チップ１２には、例えば外部素子３１、３２を駆動する駆動回路（図示略）がそれぞれ形成されている。そして、半導体装置１から、外部素子３１を駆動する駆動信号ＳＤ１が外部素子３１に出力され、外部素子３２を駆動する駆動信号ＳＤ２が外部素子３２に出力される。外部素子３１、３２は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などである。このとき、第１の半導体チップ１１と第２の半導体チップの駆動能力は同等でもよいし、異なっていてもよい。第１の半導体チップ１１、第２の半導体チップ１２、第３の半導体チップ１３には、それぞれの半導体チップに電力を供給する個別の電源回路（図示略）が用意されており、第１の半導体チップ１１と第２の半導体チップ１２にそれぞれ要求される駆動能力に応じて、各電源回路の仕様が設定される。
　例えば、１０Ａ程度の出力電流を実現するために、第１の半導体チップ１１の駆動能力を高く設定し、第１の半導体チップ１１が駆動する外部素子３１として最大定格の大きな１つのＩＧＢＴを用意する。これにより、外部素子３１の高速のオン・オフ動作が可能である。
　半導体装置１は、例えばハイブリッド車の車載電子回路システムの一部として使用することができる。具体的には、第１の半導体チップ１１をハイブリッド車の高電圧系回路を駆動する駆動装置として使用し、第２の半導体チップ１２をハイブリッド車の低電圧系回路を駆動する駆動装置として使用する。ここで、低電圧系回路は、車載電子回路、ヘッドライトやウィンカーなどの灯光類、ガソリンエンジンやディーゼルエンジンなどの内燃機関の発火装置などの、１２Ｖ系若しくは２４Ｖ系バッテリーによって電源が供給される回路である。高電圧系回路は、電気モータを駆動する回路などである。電気モータを駆動するためには、例えば２００Ｖ系バッテリーの出力を５００Ｖ～９００Ｖの高電圧に昇圧する。
　なお、第１の半導体チップ１１及び第２の半導体チップ１２の動作を制御する制御信号ＳＣ１、ＳＣ２は、例えばマイクロプロセッサ２から送信される制御信号ＳＣの内容に応じて、第３の半導体チップ１３が第１の半導体チップ１１と第２の半導体チップ１２のいずれかに振り分ける。また、既に述べたように、第３の半導体チップ１３は、第１の半導体チップ１１からの戻り信号ＳＲ１を第１の受信トランス４１２を介して受信し、第２の半導体チップ１２からの戻り信号ＳＲ２を第２の受信トランス４２２を介して受信する。
　戻り信号ＳＲ１は、制御信号ＳＣ１を受信した第１の半導体チップ１１の動作に応じて値が定まるように発生される。第３の半導体チップ１３は、制御信号ＳＣ１と戻り信号ＳＲ１とを参照して、第１の半導体チップ１１が正常に動作しているか否かを判定する。例えば、第１の半導体チップ１１が正常動作していれば制御信号ＳＣ１の反転信号として戻り信号ＳＲ１が発生するようにしておき、第３の半導体チップ１３が制御信号ＳＣ１と戻り信号ＳＲ１の否定排他的論理和（ＸＮＯＲ）信号を生成する。そして、ＸＮＯＲ信号が「０」であれば第１の半導体チップ１１は正常動作していると判定され、ＸＮＯＲ信号が「１」であれば第１の半導体チップ１１は正常動作していないと判定される。
　同様にして、第３の半導体チップ１３は、制御信号ＳＣ２と戻り信号ＳＲ２とを参照して、第２の半導体チップ１２が正常に動作しているか否かを判定する。
　第１の半導体チップ１１と第２の半導体チップ１２の少なくともいずれかが正常に動作していないと判断した場合は、第３の半導体チップ１３は、例えば半導体装置１の動作を停止させる。
　上記のように、制御信号ＳＣ１、ＳＣ２と戻り信号ＳＲ１、ＳＲ２とを比較することにより、半導体装置１に低電圧ロックアウト回路、異常負荷検出回路、ソフトシャットダウン回路などを搭載して、異常時の対応についてフェイルセーフ設計とすることができる。
　次に、第１の送信トランス４１１、第１の受信トランス４１２、第２の送信トランス４２１及び第２の受信トランス４２２の構造例について説明する。
　上記の各トランスについて、例えば図２に示すような、平面上に渦巻き状の導電性薄膜パターンを配置してなるプレーナインダクタを用いた構造を採用可能である。図２に示した例では、平板状のコア材４５の表面４５ｓと裏面４５ｒにプレーナインダクタＬａ、Ｌｂをそれぞれ形成し、コア材４５を貫通する貫通部４５ｈでプレーナインダクタＬａの端部とプレーナインダクタＬｂの端部とを接続することにより、１つのインダクタＬを形成する。プレーナインダクタＬａ、Ｌｂの導電性薄膜パターン材料には、例えば銅箔などを使用できる。また、コア材４５にはエポキシ材などを採用可能である。半導体装置１の小型化のためには、インダクタＬのサイズは小さいことが好ましく、例えば、プレーナインダクタＬａ、Ｌｂのラインアンドスペース（Ｌ／Ｓ）は５０μｍ／５０μｍである。
　絶縁体層を挟んで２つのインダクタＬを積層することにより、第１の送信トランス４１１、第１の受信トランス４１２、第２の送信トランス４２１及び第２の受信トランス４２２として採用可能な基板トランスが形成される。例えば、図３に示すように、絶縁体層４０１を介してインダクタＬ１とインダクタＬ２とが平面的に見た場合に重なる領域に、基板トランス４０が形成される。図３中に示した矢印は、基板トランス４０の磁界イメージである。
　図３に示した例では、コア材４５１の表面及び裏面にそれぞれ配置されたプレーナインダクタＬ１ａ、Ｌ１ｂからなるインダクタＬ１と、コア材４５２の両面にそれぞれ配置されたプレーナインダクタＬ２ａ、Ｌ２ｂからなるインダクタＬ２とが、絶縁体層４０１を挟んで積層されてトランス基板４００が構成されている。結合度向上のために、インダクタＬ１とインダクタＬ２の中心は重ならないようにすることが好ましい。
　絶縁体層４０１には、例えばエポキシ材などのプリプレグを採用可能である。なお、インダクタＬ１、絶縁体層４０１及びインダクタＬ２からなる積層体の上下に、例えばソルダーレジスト４０２、４０３が配置されて、トランス基板４００が形成される。トランス基板４００の厚みは、例えば第１の半導体チップ１１、第２の半導体チップ１２、第３の半導体チップ１３の高さと合うように設定される。例えば、トランス基板４００の厚みは４００μｍ程度に設定される。また、インダクタＬ１とインダクタＬ２間の絶縁体層４０１の膜厚は、例えば１００μｍ程度に設定される。
　プレーナインダクタＬ１ａの一方の端部とプレーナインダクタＬ１ｂの一方の端部は接続され、プレーナインダクタＬ１ａの他方の端部はトランス基板４００の表面に配置されたパッドＰ１ａに接続され、プレーナインダクタＬ１ｂの他方の端部はトランス基板４００の表面に配置されたパッドＰ１ｂに接続される。同様に、プレーナインダクタＬ２ａの一方の端部とプレーナインダクタＬ２ｂの一方の端部は接続され、プレーナインダクタＬ２ａの他方の端部はトランス基板４００の表面に配置されたパッドＰ２ａに接続され、プレーナインダクタＬ２ｂの他方の端部はトランス基板４００の表面に配置されたパッドＰ２ｂに接続される。
　プレーナインダクタＬ１ａ、Ｌ１ｂ、Ｌ２ａ、Ｌ２ｂとパッドＰ１ａ、Ｐ１ｂ、Ｐ２ａ、Ｐ２ｂとは、例えば図３に示すように、トランス基板４００を貫通するスルーホールに導電性材料を埋め込んだプラグ４０５によって、電気的に接続される。
　例えば、トランス基板４００のパッドＰ１ａ、Ｐ１ｂは基板トランス４０の受信側端子として使用され、トランス基板４００のパッドＰ２ａ、Ｐ２ｂは基板トランス４０の送信側端子として使用される。このとき、第１の送信トランス４１１に図３に示した構造を採用した場合に、パッドＰ１ａ、Ｐ１ｂに第３の半導体チップ１３の出力端子が接続され、パッドＰ２ａ、Ｐ２ｂに第１の半導体チップ１１の入力端子が接続される。これにより、パルス信号の制御信号ＳＣ１が第３の半導体チップ１３から第１の半導体チップ１１に伝達される。また、パッドＰ１ａ、Ｐ１ｂに第１の半導体チップ１１の出力端子が接続され、パッドＰ２ａ、Ｐ２ｂに第３の半導体チップ１３の入力端子が接続されることにより、パルス信号の戻り信号ＳＲ１が第１の半導体チップ１１から第３の半導体チップ１３に伝達される。
　同様に、パッドＰ１ａ、Ｐ１ｂに第３の半導体チップ１３の出力端子を接続し、パッドＰ２ａ、Ｐ２ｂに第２の半導体チップ１２の入力端子を接続することにより、制御信号ＳＣ２が第３の半導体チップ１３から第２の半導体チップ１２に伝達される。パッドＰ１ａ、Ｐ１ｂに第２の半導体チップ１２の出力端子を接続し、パッドＰ２ａ、Ｐ２ｂに第３の半導体チップ１３の入力端子を接続することにより、戻り信号ＳＲ２が第２の半導体チップ１２から第３の半導体チップ１３に伝達される。
　なお、既述したように、第１の送信トランス４１１として使用する基板トランス４０と第１の受信トランス４１２として使用する基板トランス４０とは、第１のトランス基板４１０に形成されることが好ましい。また、第２の送信トランス４２１として使用する基板トランス４０と第２の受信トランス４２２として使用する基板トランス４０とは、第２のトランス基板４２０に形成されることが好ましい。
　図１に示した半導体装置１は、例えばモールド封止などにより、パッケージ化される。なお、基体１０には、例えば銅合金フレームなどを採用可能である。
　以上に説明したように、本発明の実施形態に係る半導体装置１によれば、信号が伝播する経路にトランスを使用することにより、半導体チップ間の電磁ノイズが分離される。更に、第１～第３の半導体チップ１１、１２、１３及び第１、第２のトランス基板４１０、４２０が基体１０上に搭載されるため、パッケージの小型化が可能である。その結果、半導体チップ間の絶縁分離が向上され、且つ小型化、低価格化、高速化された半導体装置１を提供できる。例えば、出力が大きく、且つ電磁ノイズによる半導体チップ間の干渉が抑制された半導体装置を実現できる。
　本発明の実施形態と異なり、信号伝播経路にオプティカルデバイスを使用した場合には、発光ダイオードなどの発光素子の輝度が劣化することにより受光素子の受光特性が低下し、信号伝達応答性が低くなる。更に、オプティカルデバイスが高温環境下に置かれると発光素子の輝度の劣化や受光素子の受光特性の低下が速くなり、耐用年数が短くなる。
　これに対し、本発明の実施形態に係る半導体装置１では、信号伝播経路にオプティカルデバイスではなくトランスを使用するため、信号の伝達応答性が低下することなく、且つ耐用年数が短くなることもない。例えば、環境温度が高温になる車載用としても、実施形態に係る半導体装置１は好適である。
　なお、基体１０に銅合金フレームなどを採用した場合に、銅合金フレームの半導体チップ搭載部であるダイパッドを３分割して、第１～第３の半導体チップ１１、１２、１３をそれぞれ別個のダイパッドに搭載する。これにより、第１～第３の半導体チップ１１、１２、１３は、電気的電磁的に互いに絶縁分離される。第１の半導体チップ１１を搭載したダイパッドと第３の半導体チップ１３を搭載したダイパッドとの間隔を広げ、広げた空間に第１のトランス基板４１０を跨がせるように配置することによって、銅合金フレームの厚みを抑制できる。同様に、第２の半導体チップ１２を搭載したダイパッドと第３の半導体チップ１３を搭載したダイパッド間隔を広げ、広げた空間に第２のトランス基板４２０を跨がせるように配置することによって、銅合金フレームの厚みを抑制できる。その結果、パッケージの厚み方向でも半導体装置１の小型化が可能である。
（その他の実施形態）
　上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
　例えば、上記の実施形態では半導体装置１の制御信号ＳＣが入力される端面と駆動信号ＳＤ１、ＳＤ２が出力される端面とが対向するように、第１の半導体チップ１１や第２の半導体チップ１２などが配置された例を示したが、図４に示すように、制御信号ＳＣが入力される端面からみて左右の端面から駆動信号ＳＤ１、ＳＤ２を出力するようにしてもよい。
　このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な請求の範囲に係る発明特定事項によってのみ定められるものである。
　本発明の半導体装置は、複数の半導体チップ間がトランスによって分離された構成の半導体装置の用途に利用可能である。

Claims (7)

  1. 　基体と、
    　前記基体に搭載された第１及び第２の半導体チップと、
    　前記基体に搭載され、前記第１及び第２の半導体チップの動作を制御する制御信号を出力する第３の半導体チップと、
    　前記基体に搭載され、受信側端子が前記第３の半導体チップに接続し、送信側端子が前記第１の半導体チップに接続する第１の送信トランスと、
    　前記基体に搭載され、受信側端子が前記第３の半導体チップに接続し、送信側端子が前記第２の半導体チップに接続する第２の送信トランスと
    　を備え、前記第１の送信トランスと前記第２の送信トランスをそれぞれ介して、前記第３の半導体チップから前記第１の半導体チップと前記第２の半導体チップに前記制御信号が送信されることを特徴とする半導体装置。
  2. 　前記第１の送信トランスに隣接して配置され、受信側端子が前記第１の半導体チップに接続し、送信側端子が前記第３の半導体チップに接続する第１の受信トランスを更に備え、前記第１の受信トランスを介して、前記制御信号に対応した戻り信号が前記第１の半導体チップからの前記第３の半導体チップに送信されることを特徴とする請求項１に記載の半導体装置。
  3. 　前記第１の送信トランスと前記第１の受信トランスが、前記基体に搭載された単一の基板に形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 　前記第２の送信トランスに隣接して配置され、受信側端子が前記第２の半導体チップに接続し、送信側端子が前記第３の半導体チップに接続する第２の受信トランスを更に備え、前記第２の受信トランスを介して、前記制御信号に対応した戻り信号が前記第２の半導体チップからの前記第３の半導体チップに送信されることを特徴とする請求項１に記載の半導体装置。
  5. 　前記第２の送信トランスと前記第２の受信トランスが、前記基体に搭載された単一の基板に形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 　前記第３の半導体チップが、前記第１の送信トランスと前記第２の送信トランス間に配置されていることを特徴とする請求項１に記載の半導体装置。
  7. 　前記第１及び第２の送信トランスが、
    　コア材の対向する２つの主面上にそれぞれ配置され、前記コア材を貫通する貫通部で互いの端部が接続された２つの導電性薄膜パターンによりそれぞれ構成される第１及び第２のインダクタと、
    　前記第１及び第２のインダクタ間に配置された絶縁体層と
    　を備える基板トランスであることを特徴とする請求項１に記載の半導体装置。
PCT/JP2012/063466 2011-08-25 2012-05-25 半導体装置 WO2013027454A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020147005836A KR20140058596A (ko) 2011-08-25 2012-05-25 반도체 장치
US14/240,453 US20140210047A1 (en) 2011-08-25 2012-05-25 Semiconductor device
CN201280041403.XA CN103748680A (zh) 2011-08-25 2012-05-25 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011183628A JP5782919B2 (ja) 2011-08-25 2011-08-25 半導体装置
JP2011-183628 2011-08-25

Publications (1)

Publication Number Publication Date
WO2013027454A1 true WO2013027454A1 (ja) 2013-02-28

Family

ID=47746209

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/063466 WO2013027454A1 (ja) 2011-08-25 2012-05-25 半導体装置

Country Status (5)

Country Link
US (1) US20140210047A1 (ja)
JP (1) JP5782919B2 (ja)
KR (1) KR20140058596A (ja)
CN (1) CN103748680A (ja)
WO (1) WO2013027454A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017013769A1 (ja) * 2015-07-22 2017-01-26 サンケン電気株式会社 半導体装置
WO2017013768A1 (ja) * 2015-07-22 2017-01-26 サンケン電気株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275328A (ja) * 1996-04-04 1997-10-21 Hitachi Ltd 可変容量回路及びそれを用いたアナログフィルタ回路
JPH11191611A (ja) * 1997-12-26 1999-07-13 Hitachi Ltd 半導体集積回路装置
JP2009100168A (ja) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp 送受信モジュール
JP2010034122A (ja) * 2008-07-25 2010-02-12 Sanken Electric Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343976A (ja) * 2003-03-14 2004-12-02 Fuji Electric Holdings Co Ltd 多出力超小型電力変換装置
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
DE102005047055A1 (de) * 2005-09-30 2007-04-05 Infineon Technologies Austria Ag Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
JP2008277485A (ja) * 2007-04-27 2008-11-13 Fuji Electric Device Technology Co Ltd トランスユニットおよび電力変換装置
US20090153229A1 (en) * 2007-12-14 2009-06-18 Andre Hanke Method for Signal Transmission between Semiconductor Substrates, and Semiconductor Component Comprising Such Semiconductor Substrates
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275328A (ja) * 1996-04-04 1997-10-21 Hitachi Ltd 可変容量回路及びそれを用いたアナログフィルタ回路
JPH11191611A (ja) * 1997-12-26 1999-07-13 Hitachi Ltd 半導体集積回路装置
JP2009100168A (ja) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp 送受信モジュール
JP2010034122A (ja) * 2008-07-25 2010-02-12 Sanken Electric Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017013769A1 (ja) * 2015-07-22 2017-01-26 サンケン電気株式会社 半導体装置
WO2017013768A1 (ja) * 2015-07-22 2017-01-26 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
US20140210047A1 (en) 2014-07-31
JP5782919B2 (ja) 2015-09-24
JP2013046285A (ja) 2013-03-04
KR20140058596A (ko) 2014-05-14
CN103748680A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
JP5332374B2 (ja) 半導体装置
US7561429B2 (en) Power converter unit
US7956566B2 (en) Driver IC with HV-isolation, especially hybrid electric vehicle motor drive concept
KR101163783B1 (ko) 헤드 램프
EP1881592A2 (en) Power converter
US10608549B2 (en) Converter module
US8654541B2 (en) Three-dimensional power electronics packages
US20130306997A1 (en) Semiconductor light emitting device having multi-cell array and manufacturing method thereof, light emitting module, and illumination apparatus
JP5782919B2 (ja) 半導体装置
KR20110010540A (ko) 절연형 압전 변압기를 사용하여 발광 다이오드를 구동함으로써 구현된 점등 장치
US7864020B2 (en) Composite transformer
WO2022222461A1 (zh) 一种分立器件及功率模组封装
CN102790161B (zh) 发光二极管载具
KR101284736B1 (ko) 광원 장치
JP4860517B2 (ja) パワーモジュール
JP5088059B2 (ja) アイソレータおよびアイソレータの製造方法
WO2017013768A1 (ja) 半導体装置
JP5490775B2 (ja) パワーモジュール
JP2020010435A (ja) 電力変換装置
WO2017013769A1 (ja) 半導体装置
US20150179620A1 (en) Semiconductor device
JP2003347137A (ja) 内燃機関用点火装置
CN218647931U (zh) 用于有源嵌位反激架构的半桥驱动芯片结构
CN218387279U (zh) 用于llc串联谐振架构的半桥驱动芯片结构
US20220174811A1 (en) Power substrate and high-voltage module equipped with same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12825431

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14240453

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147005836

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12825431

Country of ref document: EP

Kind code of ref document: A1