CN218387279U - 用于llc串联谐振架构的半桥驱动芯片结构 - Google Patents

Abstract

本实用新型实施例涉及一种用于LLC串联谐振架构的半桥驱动芯片结构，PDFN框架内具有第一基岛和第二基岛，二者通过绝缘层隔离；主控模块和第二氮化镓功率管设置在第一基岛中，第一氮化镓功率管设置在第二基岛中；PDFN框架的管脚为13个；第一至第六管脚在靠近第一基岛一侧，第七至第十二管脚在靠近第二基岛一侧，第一基岛通过第十三管脚接地；第二氮化镓功率管位于主控模块的上方；第一氮化镓功率管与第二氮化镓功率管水平摆放；主控模块的第一驱动信号输出端GTH通过芯片内部打线连接第一氮化镓功率管的栅极，第二驱动信号输出端GTL通过芯片内部打线连接第二氮化镓功率管的栅极；第一氮化镓功率管的源极与第二氮化镓功率管的漏极相接作为芯片的半桥输出。

Description

用于LLC串联谐振架构的半桥驱动芯片结构

技术领域

本实用新型涉及集成电路技术领域，尤其涉及用于LLC串联谐振架构的半桥驱动芯片结构。

背景技术

半桥驱动电路广泛应用于电子镇流器、脉冲宽度调制(PWM)电机驱动及逆变电路中，半桥驱动电路有分立元件驱动、脉冲触发变压器驱动、专用集成芯片驱动。其中，分立元件驱动具有价格低廉的优点，但是由于其集成度差而限制了其应用；触发变压器驱动具有实现方便的优点，但由于其存在制作误差，容易造成两路驱动信号失真，且变压器体积大，发热厉害；专用集成芯片具有体积小、可靠性高、效率高等优点。

功率开关器件的半桥拓扑是中大功率开关电源常用的结构，它可以减小变压器原边功率开关器件的电压应力，为了降低开关损耗，在有源嵌位(ACF)，LLC谐振等半桥拓扑常采用软开关零电压开通(ZVS)技术，可以提高开关频率，减小产品体积。

作为第三代半导体材料，氮化镓快充相比基于传统硅功率器件的充电器而言，具有产品体积更小、重量更轻、效率更高、发热更少等特点。因而在控制器方面，主要涵盖了反激(QR)、有源嵌位(ACF)、谐振(LLC)三种主流的氮化镓快充架构。

其中，QR架构覆盖小功率快充应用领域，性价比高；ACF架构覆盖主流快充应用功率段，功率密度大；LLC架构覆盖大多数大功率应用，频率范围广。它们各自有各自的优势。

就现有LLC架构来说，高压增强型GaN功率器件的阈值电压Vth和栅源耐压值比硅基(Si)功率器件低，对栅源驱动电压精度要求较高。现有技术中通常采用的是驱动器和GaN功率器件分立，外部通过印制电路板(PCB)布线连接。这种结构寄生电感较大，GaN功率器件的栅源电压会产生振铃现象容易损坏器件。

也有部分厂商已经开始了高集成LLC控制芯片的研究，集成控制器、驱动器和功率管。这种架构下，芯片物理结构的具体实现，对其性能起到了至关重要的作用。

实用新型内容

本实用新型的目的是提供一种用于LLC串联谐振架构的半桥驱动芯片结构，以方形双边扁平无引脚封装PDFN框架集成主控模块、第一氮化镓功率管和第二氮化镓功率管，通过合理布局物理结构降低驱动环路中的寄生参数，保证主控模块和氮化镓功率管的散热，优化管脚，既能满足LLC串联谐振架构的需求，又能大幅降低芯片外围器件数量，提升了功率密度。

为此，本实用新型实施例提供了一种用于LLC串联谐振架构的半桥驱动芯片结构，包括：方形双边扁平无引脚封装PDFN框架、主控模块、第一氮化镓功率管和第二氮化镓功率管；

所述PDFN框架内具有第一基岛和第二基岛，所述第一基岛和第二基岛通过绝缘层隔离；所述主控模块和第二氮化镓功率管设置在所述第一基岛中，所述第一氮化镓功率管设置在第二基岛中；所述PDFN框架的管脚为13个；第一至第六管脚在靠近所述第一基岛的一侧，第七至第十二管脚在靠近所述第二基岛的一侧，所述第一基岛通过第十三管脚接地；所述第一基岛中，所述第二氮化镓功率管位于所述主控模块的上方；所述第二基岛中的第一氮化镓功率管与所述第一基岛中的第二氮化镓功率管水平摆放；

所述主控模块包括第一驱动信号输出端GTH和第二驱动信号输出端GTL；所述第一驱动信号输出端GTH通过芯片内部打线连接所述第一氮化镓功率管的栅极，所述第二驱动信号输出端GTL通过芯片内部打线连接所述第二氮化镓功率管的栅极；所述第一氮化镓功率管的源极与第二氮化镓功率管的漏极相接作为芯片的半桥输出。

优选的，13个所述管脚分别包括：第一至第五管脚输入输出I/O、第六管脚芯片电源输入VCC、第七管脚高压启动电路输入HV、第八管脚高端驱动器电源输入VCCH、第九、第十管脚半桥输出HB、第十一、十二管脚高压输入正端V+、第十三管脚高压输入负端V-；第一至第十二管脚按逆时针顺序在芯片两侧排布，其中左侧为第一至第六管脚，右侧为第七至第十二管脚；第十三管脚由所述PDFN框架的背面引出。

进一步优选的，所述主控模块还包括：电源输入端VCC、高压启动电路输入端HV、接地端GND、高端驱动器电源输入端VCCH、半桥输出端HB和五个输入输出端；

所述主控模块的电源输入端VCC与所述芯片的第六管脚通过芯片内部打线连接；

所述主控模块的五个输入输出端分别与所述芯片的第一至第五管脚通过芯片内部打线连接；

所述主控模块的高压启动电路输入端HV与所述芯片的第七管脚通过芯片内部打线连接；

所述主控模块的接地端GND通过芯片内部打线连接到所述第一基岛，通过所述第一基岛与所述芯片的第十三管脚连通接地；

所述主控模块的半桥输出端HB通过芯片内部打线连接到所述第二基岛，通过所述第二基岛与所述芯片的第九管脚连通。

进一步优选的，所述第一氮化镓功率管的源极和所述第二氮化镓功率管的漏极分别朝向隔离所述第一基岛和第二基岛的绝缘层；

所述第一氮化镓功率管的漏极通过芯片内部打线连接所述芯片的第十一管脚和第十二管脚；

所述第一氮化镓功率管的源极和第二氮化镓功率管的漏极分别通过芯片内部打线连接到所述第二基岛，通过所述第二基岛与所述芯片的第九、第十管脚连通；

所述第二氮化镓功率管的源极通过芯片内部打线连接到所述第一基岛，通过所述第一基岛与所述芯片的第十三管脚连通接地。

进一步优选的，所述芯片的管脚通过所述绝缘层隔离，并且所述第一至第五管脚相互独立，所述第十一、第十二管脚也各自独立。

优选的，对应所述第一基岛和第二基岛位置的芯片背面裸露铜皮。

进一步优选的，所述主控模块根据所述第一至第五管脚输入输出I/O的输入信号，通过第一驱动信号输出端GTH和第二驱动信号输出端GTL输出驱动信号，驱动所述第一氮化镓功率管和第二氮化镓功率管交替开通和关断。

本实用新型实施例提供的用于LLC串联谐振架构的半桥驱动芯片结构，以方形双边扁平无引脚封装PDFN框架集成主控模块、第一氮化镓功率管和第二氮化镓功率管，通过合理布局物理结构降低驱动环路中的寄生参数，以绝缘层分离基岛实现隔离，将低压信号的管脚布在一侧，高压信号的管脚布在另一侧，保证了高、低压信号的物理空间隔离，同时实现优化管脚，既能满足LLC串联谐振架构的需求，又能大幅降低芯片外围器件数量；将基岛背面漏铜皮，使得该芯片在应用时能够将背面直接焊接在PCB板上，保证主控模块和氮化镓功率管的散热。

附图说明

图1为本实用新型提供的用于LLC串联谐振架构的半桥驱动芯片结构示意图

图2为本实用新型提供的半桥驱动信号的示意图。

具体实施方式

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

本实用新型实施例提供了一种用于LLC串联谐振架构的半桥驱动芯片结构，如图1所示，包括：方形双边扁平无引脚封装(PDFN)框架3、主控模块4、第一氮化镓功率管5和第二氮化镓功率管6；

PDFN框架3内具有基岛1和基岛2，所述基岛1和基岛2通过绝缘层7隔离；

主控模块4和第二氮化镓功率管6设置在基岛1中，第一氮化镓功率管5设置在基岛2中。

在LLC串联谐振架构中，芯片的管脚优选为13个，分别包括：第一至第五管脚输入输出I/O、第六管脚芯片电源输入VCC、第七管脚高压启动电路输入HV、第八管脚高端驱动器电源输入VCCH、第九、第十管脚半桥输出HB、第十一、十二管脚高压输入正端V+、第十三管脚高压输入负端V-；第一至第十二管脚按逆时针顺序在芯片两侧排布，其中左侧为第一至第六管脚，右侧为第七至第十二管脚；第十三管脚由所述PDFN框架的背面引出。

在芯片的内部结构布局中，基岛1在靠近第一至第六管脚的一侧，基岛2在靠近第七至第十二管脚的一侧；基岛1中，第二氮化镓功率管6位于主控模块4的上方；基岛2中的第一氮化镓功率管5与基岛1中的第二氮化镓功率管6水平摆放，且第一氮化镓功率管5的源极和第二氮化镓功率管6的漏极分别朝向隔离基岛1和基岛2的绝缘层7。基岛1通过第十三管脚接地。

这样的布局结构使得各个器件模块与所接外围管脚位置基本对应，且器件模块之间的连接打线也最优，从而优化了芯片内部打线，缩短走线距离，减小了芯片内部的寄生参数。

此外，芯片的管脚通过绝缘层7隔离，第一至第五管脚相互独立，因为考虑到LLC串联谐振架构需要的外部引脚较多，所以当该框架应用于LLC架构时，各个输入输出I/O引脚都与基岛1断开，作为独立引脚使用。另外，第六、第七、第八、第十一、第十二管脚也各自独立。

芯片内部的各模块、器件以及打线连接结构如下：

主控模块4包括：第一驱动信号输出端GTH、第二驱动信号输出端GTL、电源输入端VCC、高压启动电路输入端HV、接地端GND、高端驱动器电源输入端VCCH、半桥输出端HB和五个输入输出端；

第一驱动信号输出端GTH通过芯片内部打线连接第一氮化镓功率管5的栅极，第二驱动信号输出端GTL通过芯片内部打线连接第二氮化镓功率管6的栅极；

电源输入端VCC与芯片的第六管脚通过芯片内部打线连接；

五个输入输出端分别与芯片的第一第五管脚通过芯片内部打线连接；

高压启动电路输入端HV与芯片的第七管脚通过芯片内部打线连接；

接地端GND通过芯片内部打线连接到所述基岛1，通过所述基岛1与芯片的第十三管脚连通接地；接地的引出可以从芯片背面引出。

半桥输出端HB通过芯片内部打线连接到基岛2，通过基岛2与芯片的第九、第十管脚连通。

第一氮化镓功率管5的漏极芯片内部打线连接芯片的第十一和第十二管脚；

第一氮化镓功率管5的源极和第二氮化镓功率管的漏极分别通过芯片内部打线连接到第二基岛，通过第二基岛与芯片的第九管脚连通，作为芯片的半桥输出。

在本实用新型中，基岛1和基岛2背面漏铜皮，该芯片在应用时能够将背面直接焊接在PCB板上，保证了芯片的散热性能。尤其是主控模块4、第一氮化镓功率管5和第二氮化镓功率管6的散热。

基于上述结构的用于LLC串联谐振架构的半桥驱动芯片在具体应用中，主控模块4的内部可具体包括有控制器、高压启动电路、高端驱动器、低端驱动器等子模块，控制器根据输入输出I/O端的输入信号输出对驱动器的控制信号，输出给高端驱动器和低端驱动器的控制信号具体可以为互补脉冲宽度调制信号。

高端驱动器和低端驱动器均可内含有电平转换电路和驱动电路。高端驱动器驱动第一氮化镓功率管5，低端驱动器驱动第二氮化镓功率管6，第一氮化镓功率管5和第二氮化镓功率管6根据驱动交替开通和关断产生半桥驱动信号VgH和VgL，并且在交替过程中存在死区时间T_dt，半桥驱动信号的示意如图2所示。

本实用新型实施例提供的用于LLC串联谐振架构的半桥驱动芯片结构，以方形双边扁平无引脚封装PDFN框架集成主控模块、第一氮化镓功率管和第二氮化镓功率管，通过合理布局物理结构降低驱动环路中的寄生参数，保证主控模块和氮化镓功率管的散热，优化管脚，既能满足LLC串联谐振架构的需求，又能大幅降低芯片外围器件数量，提升了功率密度。

需要说明的是，本实用新型提出的芯片结构，可以根据LLC串联谐振电路的实际应用环境和系统参数要求来确定具体选用的框架类型和尺寸，引脚位置、I/O口的个数和定义也均可以根据实际应用需求来决定。以上仅为一种可以实现的具体方式，不用以限定其能够实际实现的范围。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种用于LLC串联谐振架构的半桥驱动芯片结构，其特征在于，所述芯片结构包括：方形双边扁平无引脚封装PDFN框架、主控模块、第一氮化镓功率管和第二氮化镓功率管；

所述PDFN框架内具有第一基岛和第二基岛，所述第一基岛和第二基岛通过绝缘层隔离；所述主控模块和第二氮化镓功率管设置在所述第一基岛中，所述第一氮化镓功率管设置在第二基岛中；所述PDFN框架的管脚为13个；第一至第六管脚在靠近所述第一基岛的一侧，第七至第十二管脚在靠近所述第二基岛的一侧，所述第一基岛通过第十三管脚接地；所述第一基岛中，所述第二氮化镓功率管位于所述主控模块的上方；所述第二基岛中的第一氮化镓功率管与所述第一基岛中的第二氮化镓功率管水平摆放；

所述主控模块包括第一驱动信号输出端GTH和第二驱动信号输出端GTL；所述第一驱动信号输出端GTH通过芯片内部打线连接所述第一氮化镓功率管的栅极，所述第二驱动信号输出端GTL通过芯片内部打线连接所述第二氮化镓功率管的栅极；所述第一氮化镓功率管的源极与第二氮化镓功率管的漏极相接作为芯片的半桥输出。

2.根据权利要求1所述的半桥驱动芯片结构，其特征在于，13个所述管脚分别包括：第一至第五管脚输入输出I/O、第六管脚芯片电源输入VCC、第七管脚高压启动电路输入HV、第八管脚高端驱动器电源输入VCCH、第九、第十管脚半桥输出HB、第十一、十二管脚高压输入正端V+、第十三管脚高压输入负端V-；第一至第十二管脚按逆时针顺序在芯片两侧排布，其中左侧为第一至第六管脚，右侧为第七至第十二管脚；第十三管脚由所述PDFN框架的背面引出。

3.根据权利要求2所述的半桥驱动芯片结构，其特征在于，所述主控模块还包括：电源输入端VCC、高压启动电路输入端HV、接地端GND、高端驱动器电源输入端VCCH、半桥输出端HB和五个输入输出端；

所述主控模块的电源输入端VCC与所述芯片的第六管脚通过芯片内部打线连接；

所述主控模块的五个输入输出端分别与所述芯片的第一至第五管脚通过芯片内部打线连接；

所述主控模块的高压启动电路输入端HV与所述芯片的第七管脚通过芯片内部打线连接；

所述主控模块的接地端GND通过芯片内部打线连接到所述第一基岛，通过所述第一基岛与所述芯片的第十三管脚连通接地；

所述主控模块的半桥输出端HB通过芯片内部打线连接到所述第二基岛，通过所述第二基岛与所述芯片的第九管脚连通。

4.根据权利要求2所述的半桥驱动芯片结构，其特征在于，所述第一氮化镓功率管的源极和所述第二氮化镓功率管的漏极分别朝向隔离所述第一基岛和第二基岛的绝缘层；

所述第一氮化镓功率管的漏极通过芯片内部打线连接所述芯片的第十一管脚和第十二管脚；

所述第一氮化镓功率管的源极和第二氮化镓功率管的漏极分别通过芯片内部打线连接到所述第二基岛，通过所述第二基岛与所述芯片的第九、第十管脚连通；

所述第二氮化镓功率管的源极通过芯片内部打线连接到所述第一基岛，通过所述第一基岛与所述芯片的第十三管脚连通接地。

5.根据权利要求2所述的半桥驱动芯片结构，所述芯片的管脚通过所述绝缘层隔离，并且所述第一至第五管脚相互独立，所述第十一、第十二管脚也各自独立。

6.根据权利要求1所述的半桥驱动芯片结构，其特征在于，对应所述第一基岛和第二基岛位置的芯片背面裸露铜皮。

7.根据权利要求2所述的半桥驱动芯片结构，其特征在于，所述主控模块根据所述第一至第五管脚输入输出I/O的输入信号，通过第一驱动信号输出端GTH和第二驱动信号输出端GTL输出驱动信号，驱动所述第一氮化镓功率管和第二氮化镓功率管交替开通和关断。

Images