WO2012157284A1 - 並列ビットインターリーバ - Google Patents

並列ビットインターリーバ Download PDF

Info

Publication number
WO2012157284A1
WO2012157284A1 PCT/JP2012/003264 JP2012003264W WO2012157284A1 WO 2012157284 A1 WO2012157284 A1 WO 2012157284A1 JP 2012003264 W JP2012003264 W JP 2012003264W WO 2012157284 A1 WO2012157284 A1 WO 2012157284A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit
bits
cyclic
permutation
constellation
Prior art date
Application number
PCT/JP2012/003264
Other languages
English (en)
French (fr)
Inventor
ミハイル ペトロフ
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP18185973.7A priority Critical patent/EP3416295B1/en
Priority to EP12785964.3A priority patent/EP2566056B1/en
Priority to JP2013515008A priority patent/JP5749799B2/ja
Priority to US14/115,760 priority patent/US9100049B2/en
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to ES12785964.3T priority patent/ES2549656T3/es
Priority to CN201280022720.7A priority patent/CN103563256B/zh
Priority to PL12785964T priority patent/PL2566056T3/pl
Priority to EP15172081.0A priority patent/EP2940877B1/en
Publication of WO2012157284A1 publication Critical patent/WO2012157284A1/ja
Priority to US14/752,062 priority patent/US9319071B2/en
Priority to US15/063,865 priority patent/US9621192B2/en
Priority to US15/443,464 priority patent/US10447311B2/en
Priority to US16/559,970 priority patent/US11115060B2/en
Priority to US17/398,273 priority patent/US11671118B2/en
Priority to US18/140,164 priority patent/US20240088917A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6555—DVB-C2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
    • H04L1/0606—Space-frequency coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
    • H04L1/0618—Space-time coding

Definitions

  • the present invention relates to the field of digital communications, and more particularly to a bit interleaver for bit interleaved coded modulation systems using pseudo-cyclic low density parity check codes.
  • Non-Patent Document 1 a bit-interleaved coding and modulation (BICM) system has been used in the digital communication field (see, for example, Non-Patent Document 1).
  • BICM bit-interleaved coding and modulation
  • the BICM system generally performs the following three steps:
  • An object of the present invention is to provide an interleaving method capable of realizing the efficiency of interleaving applied to a codeword of a pseudo-cyclic low density parity check code.
  • the bit interleaving method of the present invention is a bit interleaving method in a communication system using a pseudo-cyclic low density parity check code, wherein the bit interleaving method comprises N pieces each consisting of Q bits
  • the code word of the pseudo cyclic low density parity check code which is composed of cyclic blocks, and a bit permutation process of changing the arrangement order of the bits of the code word with respect to the bits of the code word
  • the bit permutation step and the codeword subjected to the bit permutation process are each composed of M bits, each of which indicates any one of 2 M predetermined constellation points.
  • M / F different from the M blocks of each of the F bits of each of the different cyclic blocks, and each of the sections All bits of such mapped only into Q of the constellation words associated with the corresponding section, and performs the bit permutation process.
  • bit interleaving method of the present invention it is possible to realize the efficiency of interleaving to be applied to the code word of the pseudo-cyclic low density parity check code.
  • FIG. 1 is a block diagram showing the configuration of a transmitter including a general BICM encoder.
  • FIG. 7 shows a parity check matrix of the RA QC LDPC code of FIG. 3 after row permutation.
  • (A) It is a figure which shows the write-in process of the bit of the code word of 16K code (LDPC code whose LDPC code word length is 16200 bits) performed by 12 column-row interleavers, (b) is column-row. The figure which shows the read-out process of the bit of the code word written in (a) performed by the interleaver.
  • (A) It is a figure which shows the write-in process of the bit of the code word of 16K code performed by 8 column-row interleavers, (b) is the code written by (a) performed by column-row interleaver
  • FIG. 6 illustrates a potential problem for a 16K code in an 8 column DVB-T 2 bit interleaver.
  • FIG. 6 illustrates a potential problem for a 16K code in a 12-sequence DVB-T 2 bit interleaver.
  • FIG. 7 illustrates a potential problem when applying column twist processing to a 16K code in an 8-row DVB-T 2 bit interleaver.
  • FIG. 7 illustrates a potential problem when applying column twist processing to a 16K code in a 12-column DVB-T 2 bit interleaver.
  • (A) is a figure explaining the 1st condition which enables provision of the highly efficient interleaver which was found as a result of inventor's earnest research
  • (b) demonstrates the 2nd condition Figure.
  • FIG. 5 is a diagram showing a function of mapping by an interleaver according to an embodiment of the present invention. The block diagram which shows the structure of the interleaver which concerns on one Embodiment of this invention.
  • FIG. 20 is a block diagram which shows the example of 1 structure of the section permutation unit which implements the section permutation of FIG. 20, (b) is a figure which shows the function of the mapping by the section permutation unit of (a).
  • (A) is a block diagram which shows the other structural example of the section permutation unit which implements the section permutation of FIG. 20, (b) shows the function of the mapping by the section permutation unit of (a).
  • Figure. The block diagram which shows the structure of the interleaver which concerns on other embodiment of this invention.
  • FIG. 24 is a block diagram showing a configuration example of the bit interleaver of FIG. 23; The block diagram which shows one structural example of the transmitter which concerns on other embodiment of this invention.
  • FIG. 24 is a block diagram showing a configuration example of the bit interleaver of FIG. 23; The block diagram which shows one structural example of the transmitter which concerns on other embodiment of this invention.
  • FIG. 7 is a block diagram illustrating an example implementation of a BICM encoder according to yet another embodiment of the present invention.
  • FIG. 7 is a block diagram illustrating an example configuration of a receiver having a non-iterative BICM decoder according to still another embodiment of the present invention.
  • FIG. 10 is a block diagram illustrating an example configuration of a receiver having an iterative BICM decoder according to yet another embodiment of the present invention.
  • FIG. 7 is a block diagram illustrating an example implementation of an iterative BICM decoder according to yet another embodiment of the invention. The figure which shows an example of the cyclic block of object of a parallel interleaver, and the cyclic block of non object.
  • (A) is a figure explaining the 1st condition which enables provision of the highly efficient interleaver which was found as a result of inventor's earnest research
  • (b) demonstrates the 2nd condition Figure.
  • the block diagram which shows the structure of the interleaver which concerns on the further another embodiment of this invention.
  • the block diagram which shows one structural example of a folding section permutation unit.
  • FIG. 36 is a block diagram showing a configuration example of the interleaver of FIG. 35.
  • the block diagram which shows one structural example of the transmitter which concerns on other embodiment of this invention.
  • FIG. 7 is a block diagram illustrating an example configuration of a receiver having a non-iterative BICM decoder according to still another embodiment of the present invention.
  • FIG. 10 is a block diagram illustrating an example configuration of a receiver having an iterative BICM decoder according to yet another embodiment of the present invention.
  • FIG. 1 is a block diagram showing the configuration of a transmitter including a general bit-interleaved coding and modulation (BICM) encoder.
  • the transmitter 100 shown in FIG. 1 comprises an input processing unit 110, a BICM encoder (including a low-density parity check (LDPC) encoder 120, a bit interleaver 130, a constellation mapper 140), and a modulator 150.
  • a BICM encoder including a low-density parity check (LDPC) encoder 120, a bit interleaver 130, a constellation mapper 140
  • LDPC low-density parity check
  • the input processing unit 110 converts the input bit stream into multiple blocks of a predetermined length.
  • the LDPC encoder 120 encodes the block into a codeword using an LDPC code and transmits the codeword to the bit interleaver 130.
  • the bit interleaver 130 interleaves the LDPC code word, performs interleaving processing, and then divides it into a cell word (constellation word) sequence.
  • Constellation mapper 140 maps each cell word (constellation word) to a sequence of constellations (eg, QAM).
  • a general modulator 150 at the output end includes all processing blocks from the output of the BICM encoder to a Radio Frequency (RF) power amplifier.
  • RF Radio Frequency
  • An LDPC code is a linear error correction code which is completely defined by a parity check matrix (PCM).
  • PCM is a binary sparse matrix and indicates a connection of codeword bits (also referred to as variable node) and parity check (also referred to as check node).
  • the PCM columns and rows correspond to variable nodes and check nodes, respectively.
  • the combination of the variable node and the check node is indicated by an element "1" in the PCM.
  • the QC LDPC code has a configuration particularly suitable for hardware implementation. In fact, QC LDPC codes are used in most of today's standards.
  • the PCM of the QC LDPC code has a special configuration having a plurality of cyclic matrices.
  • a circulant matrix is a square matrix in which each row is in the form of one cyclic shift of elements in the row immediately before it, and one, two, or more folded diagonal columns May exist.
  • the size of each circulant matrix is Q ⁇ Q.
  • Q is referred to as a cyclic factor of the QC LDPC code.
  • the pseudo-cyclic structure as described above allows Q check nodes to be processed in parallel, and QC LDPC codes are clearly advantageous codes for efficient hardware implementation.
  • one of the smallest squares represents one element of the PCM, and of these, the black square elements are “1”, and the other elements are “0”. It is.
  • This PCM has a circulant matrix with one or two superimposed diagonal columns.
  • the codeword bits are divided into blocks with Q bits.
  • a block of cyclic coefficient Q bits is referred to herein as a cyclic block (or cyclic group).
  • RA QC LDPC repeat-accumulate quasi-cyclic low-density parity check
  • RA QC LDPC codes are known for their ease of coding and are adopted in a number of standards (eg, second generation DVB standards such as DVB-S2 standard, DVB-T2 standard, DVB-C2 standard) There is.
  • the right side of the PCM corresponds to a parity bit, and the arrangement of the “1” element in that portion has a step structure.
  • FIG. 3 exemplifies the PCM of the RA QC LDPC code whose coding rate is 2/3.
  • DVB-T stands for Digital Video Broadcasting-Terrestrial
  • DVB-S2 stands for Digital Video Broadcasting-Second Generation Satellite
  • DVB-T2 stands for Digital Video Broadcasting-Second Generation Terrestrial
  • DVB- C2 is an abbreviation of Digital Video Broadcasting-Second Generation Cable.
  • the parity part of the PCM By performing appropriate permutation to change the order of bits only to the parity bits of the PCM shown in FIG. 4 subjected to the row permutation, the parity part of the PCM also has a pseudo cyclic structure.
  • This technique is well known in the art, and is used under the name of parity interleaving or parity permutation in the DVB-T2 standard or the like.
  • the PCM obtained as a result of applying parity permutation to the PCM shown in FIG. 4 is shown in FIG.
  • LDPC codewords differ in significance from bit to bit, and constellations differ in robustness from bit to bit. Mapping the bits of the LDPC codeword directly to the constellation, ie without interleaving, does not lead to optimum performance. For this reason, the bits of the LDPC code word need to be interleaved before mapping the bits of the LDPC code word to the constellation.
  • a bit interleaver 130 is provided between the LDPC encoder 120 and the constellation mapper 140. Careful design of the bit interleaver 130 improves the relevancy between bits of the LDPC codeword and bits encoded by the constellation, leading to improved reception performance. Its performance is usually measured using Bit Error Rate (BER) as a function of Signal to Noise Ratio (SNR).
  • BER Bit Error Rate
  • SNR Signal to Noise Ratio
  • a complex quadrature amplitude modulation (QAM) constellation consists of two independent pulse amplitude modulation (PAM) symbols, one corresponding to the real part and one to the imaginary part. It corresponds.
  • the two PAM symbols each encode the same number M of bits.
  • FIG. 6 which shows 8 PAM symbols using Gray codes
  • the robustness levels of the bits encoded in one PAM symbol are different from each other.
  • the reason why the robustness levels are different from one another is that the distance between two subsets defined by each bit (0 or 1) is different for each bit. The larger this distance, the higher the robustness level or reliability of the bit.
  • the robust level of bit b3 is the highest and the robust level of bit b1 is the lowest.
  • a 16 QAM constellation encodes 4 bits and has 2 robust levels.
  • the 64 QAM constellation encodes 6 bits and has 3 robust levels.
  • a 256 QAM constellation encodes 8 bits and has 4 robust levels.
  • FIG. 7 is a block diagram showing the configuration of a general interleaver corresponding to the above parameters.
  • QB1, ..., QB12 are 12 cyclic blocks
  • C1, ..., C24 are 24 constellation words.
  • bit interleaver 710 interleaves the 96 bits of the LDPC codeword.
  • DVB-T2 As a conventional bit interleaver, one of the DVB-T2 standard (ETSI EN 302 755) is known.
  • the DVB-T2 standard is an improvement on the DVB-T standard which is a television standard, and describes a second generation baseline transmission system for digital terrestrial television broadcasting.
  • the DVB-T2 standard details channel coding modulation systems for transmitting digital television services and general data.
  • FIG. 8A is a block diagram showing the configuration of a modulator (DVB-T2 modulator) used in the DVB-T2 standard.
  • the DVB-T2 modulator 800 shown in FIG. 8 (a) comprises an input processing unit 810, a BICM encoder 820, a frame builder 830 and an OFDM generator 840.
  • the input processing unit 810 converts the input bit stream into blocks of a predetermined length.
  • the BICM encoder 820 performs BICM processing on the input.
  • the frame builder 830 generates a DVB-T2 transmission frame configuration using inputs from the BICM encoder 820 and the like.
  • the OFDM generator 840 performs pilot addition, high-speed inverse Fourier transform, guard interval insertion, and the like on the transmission frame configuration of the DVB-T2 system, and outputs a transmission signal of the DVB-T2 system.
  • FIG. 8B is a block diagram showing the configuration of the BICM encoder 820 of the DVB-T2 modulator shown in FIG. 8A. However, in FIG. 8B, BCH outer coding, constellation rotation, cell interleaver, time interleaver and the like are omitted.
  • the BICM encoder 820 includes an LDPC encoder 821, a bit interleaver (including a parity interleaver 822 and a column-row interleaver 823), a bit-cell demultiplexer 824, and a QAM mapper 825.
  • the LDPC encoder 821 encodes a block into a codeword using an LDPC code.
  • the bit interleaver (parity interleaver 822 and column-row interleaver 823) performs interleaving processing to change the order of the bits of the code word.
  • the bit-cell demultiplexer 824 demultiplexes the interleaved codeword bits into cell words (constellation words).
  • the QAM mapper 825 maps cell words (constellation words) to complex QAM symbols.
  • the complex QAM symbol is also referred to as a cell.
  • the bit-cell demultiplexer 824 may be considered to be part of a bit interleaver.
  • a BICM encoder based on the DVB-T2 standard can be regarded as having the standard configuration shown in FIG.
  • two codewords of 16200 bits and 64800 bits are defined.
  • An LDPC code having a codeword length of 16200 bits and an LDPC code having a codeword length of 64800 bits are referred to herein as a 16K code (or 16K LDPC code) and a 64K code (or 64K LDPC code).
  • the number of cyclic blocks included in one code word is 45 for the 16K code and 180 for the 64K code.
  • the usable codes corresponding to these two block lengths (code word lengths) are listed in Table A.1 of ETSI EN 302 755, which is a DVB-T2 standard. 1 to Table A. 6 listed.
  • the bit interleaver is used only for constellations larger than QPSK and comprises a parity interleaver 822, a column-row interleaver 823 and a bit-cell demultiplexer 824. Note that, in the definition of the DVB-T2 standard, the bit-cell demultiplexer 824 is not included in the bit interleaver. However, since the present invention relates to interleaving applied to an LDPC code before constellation mapping, the bit-cell demultiplexer 824 is also treated as part of bit interleaving.
  • the parity interleaver 822 performs parity permutation to change the order of parity bits of the codeword in order to clarify the pseudo-cyclic structure of parity bits.
  • the column-row interleaver 823 works conceptually by writing the bits of the LDPC codeword along the columns of the interleaver matrix and reading them along the rows. The first bit contained in the LDPC code word is written first and read first. The column-row interleaver 823 shifts the bits cyclically by a predetermined number of positions with respect to the column after writing the bits of the LDPC code word and before starting reading the bits. This is called column twisting in the DVB-T2 standard. The number of columns Nc and the number of rows Nr of the interleaver matrix corresponding to the above two LDPC codeword lengths and various constellation sizes are shown in Table 1 below.
  • the number of columns Nc is twice the number of bits of one constellation, except in the case of a 16K code in a 256 QAM constellation.
  • the reason for this exception is that the LDPC codeword length of 16200 is not a multiple of 16, ie twice the number of bits in the 256 QAM constellation.
  • bit-cell demultiplexer 824 demultiplexes each LDPC codeword to obtain multiple parallel bit streams.
  • the number of streams is twice that of the number M of bits encoded in one QAM constellation, ie 2 ⁇ M, except in the case of a 16K LDPC code in a 256 QAM constellation.
  • the number of streams is M, the number of bits encoded in one QAM constellation.
  • M bits encoded in one constellation are referred to as cell words (or constellation words). As described below, in a 16K LDPC code, the number of cell words obtained from one code word is 16200 / M.
  • the bit-cell demultiplexer comprises a simple demultiplexer 1110 (1210, 1310) and a demultiplexing permutation unit 1120 (1220, 1320), as shown in FIG. 11 (FIGS. 12, 13).
  • bit-cell demultiplexer in addition to simply demultiplexing the interleaved LDPC codeword by the simple demultiplexer 1110 (1210, 1310), by the demultiplexing unit 1120 (1220, 1220) Permutation processing is performed on the demultiplexed parallel bit stream to change its order.
  • bit interleaver used in the DVB-T2 standard comes with two problems.
  • the first problem is that parallelism is lost when the number of cyclic blocks in an LDPC codeword is not a multiple of the number of columns of the bit interleaver matrix. Latency increases as parallelism decreases. This is particularly a problem when iterative BICM decoding is used at the receiver. This situation occurs with some of the combinations of LDPC codeword length and constellation size for the DVB-T2 standard.
  • FIGS. 14 and 15 are diagrams showing the above-mentioned situation which occurs when the number of columns of the interleaver matrix is 8 and 12, respectively, in the 16K LDPC code.
  • 16 QAM and 256 QAM constellations an 8-row interleaver matrix is used.
  • 64 QAM constellation a 12-column interleaver matrix is used.
  • a grid represents an LDPC code word
  • a small square represents one bit of the LDPC code word
  • a row corresponds to a cyclic block
  • a column corresponds to a bit having the same bit index as each other in a plurality of cyclic blocks.
  • Filled squares represent 8 bits and 12 bits in the first row of the interleaver matrix.
  • the second problem is that in the DVB-T2 standard, the number of possible bit interleaver configurations is limited by the number of columns of the bit interleaver matrix.
  • FIGS. 16 and 17 show the same situation as in FIGS. 14 and 15, respectively, except that column twist processing is applied.
  • the column twist value for each column used in the DVB-T 2-bit interleaver is (0, 0, 0, 1, 7, 20, 20, 21).
  • the column twist value for each column used in the DVB-T 2-bit interleaver is (0, 0, 0, 2, 2, 2, 3, 3, 3, 6, 7, 7).
  • Embodiment (Part 1) ⁇ Embodiment (Part 1) >>
  • bit interleaver parallel bit interleaver
  • the same reference numerals are given to constituent units that perform substantially the same processing content and the same processing content.
  • each of a group of M cyclic blocks or each of a group of Q constellation words is called a section (or an interleaver section).
  • It is a block diagram which shows one structural example of a figure and the said bit interleaver.
  • the section permutation units (2021, 2022, 2023) are independent of each other (independently of each other), and each of eight constellation words (C1 to C8, C9 to C16, C17 to C24) is 4 Section per order to change the order of a total of 32 bits of 4 cyclic blocks so that 1 bit is mapped from each of 2 cyclic blocks (QB1 to QB4, QB5 to QB8, QB9 to QB12) Perform a mutation process.
  • the two conditions 1 and 2 described above are merely to ensure that the bit interleaver is divided into N / M parallel sections.
  • the same permutation rule may be applied to the section permutation processing applied to these parallel sections, or different permutation rules may be applied, or only some of them may be identical to each other. Mutation rules may be applied.
  • the section permutation unit maps Q bits of a cyclic block (equal in importance in the LDPC decoding process) to bits of the same bit index of Q constellation words (robust levels are equal to one another). You may do it.
  • the Q bits can be arranged sequentially or in permutation order. The latter will be described using FIGS. 21 (a) and 21 (b) and the former using FIGS. 22 (a) and 22 (b).
  • FIG. 21A shows an example of the configuration of the section permutation unit shown in FIG.
  • Section permutation unit 2101 includes intra-cyclic block permutation units 2111-2114 and column-row permutation unit 2131. It should be noted that instead of providing four intra-cyclic block permutation units, for example, four intra-cyclic block permutations to be described later while switching processing targets in time series using one intra-cyclic block permutation unit. Processing may be performed.
  • the intra-cyclic block permutation unit (2111 to 2114) performs intra-cyclic block permutation processing for changing the order of the Q (8) bits of the cyclic blocks (QB1 to QB4).
  • the same permutation rule may be applied to the intra-cyclic block permutation processing applied to cyclic blocks in one section, or different permutation rules may be applied. Only part of the permutation rules may be applied to each other.
  • the column-row permutation unit 2131 performs column-row permutation processing to change the order of M ⁇ Q (32) bits. Specifically, the column-row permutation unit 2131 writes M ⁇ Q (32 bits) in the row direction of a matrix of Q columns and M rows (8 columns and 4 rows), and writes M ⁇ Q pieces Column-row permutation processing equivalent to reading (32) bits in the column direction is performed. In the column-row permutation processing by the column-row permutation unit 2131, the 12th row 1350 rows in FIGS. 9A and 9B are replaced with the Q row M row, and the write processing is from the column direction to the row direction In addition, the reading process is changed from the row direction to the column direction.
  • FIG. 21 (b) is a view showing the function of mapping by the section permutation unit of FIG. 21 (a).
  • M 4 bits of each constellation word are indicated by b1 to b4.
  • intra-cyclic block permutation processing may not be performed in the section permutation processing.
  • FIG. 22 (b) Another example of the section permutation in FIG. 20, one configuration example of the section permutation unit not carrying out the intra-cyclic block permutation processing and the function of the mapping by this section permutation unit are shown in FIG. And FIG. 22 (b).
  • the section permutation unit 2201 has a column-row permutation unit 2131 and performs only column-row permutation processing.
  • M 4 bits of each constellation word are indicated by b1 to b4.
  • section permutation described in FIGS. 21 and 22 may be performed on cyclic blocks QB5 to QB8 and QB9 to QB12.
  • the bit interleaver additionally performs cyclic block permutation processing to rearrange the order of N cyclic blocks before performing section permutation processing.
  • One configuration example of a bit interleaver that additionally performs cyclic block permutation processing is shown in FIG.
  • the cyclic block permutation here plays the same role as the permutation by the bit-cell demultiplexer in the DVB-T2 standard.
  • the bit interleaver 2300 shown in FIG. 23 includes a cyclic block permutation unit 2310 and a bit permutation unit 2010 (including section permutation units 2021 to 2023).
  • the cyclic block permutation unit 2310 performs cyclic block permutation processing 2311 to 2318 for changing the order of the cyclic blocks QB1 to QB12. Note that permutation rules used in cyclic block permutation processing 2311 to 2318 are the same as one another.
  • Cyclic block permutation applied to N cyclic blocks is particularly useful because it enables optimal mapping of bits of an LDPC codeword to bits of a constellation, leading to optimization of reception performance. is there.
  • FIG. 24 is a block diagram showing one configuration example of the bit interleaver of FIG.
  • the bit interleaver 2400 of FIG. 24 performs the following three permutation processes of stages A, B and C.
  • Stage A cyclic block (inter) permutation
  • Stage B intra-cyclic block permutation
  • Stage C column-row permutation
  • the cyclic block (inter) permutation is N cycles constituting a codeword Permutation to change the order of blocks
  • in-block permutation is permutation to change the order of Q bits that make up a cyclic block
  • column-row permutation forms sections It is a permutation that changes the order of M ⁇ Q bits to be processed.
  • the bit interleaver 2400 shown in FIG. 24 includes a cyclic block permutation unit 2310 and a bit permutation unit 2010 (section permutation units 2101 to 2103).
  • the section permutation unit 2101 (2102, 2103) includes intra-cyclic block permutation units 2111 to 2114 (2115 to 2118, 2119 to 2122) and column-row permutation units 2131 (2132, 2133).
  • the bit interleaver 2400 performs cyclic block (interleave) permutation by the cyclic block permutation unit 2310 (stage A), and performs intra cyclic block permutation by the intra cyclic block permutation units 2111 to 2122 (stage B) Column-row permutation is performed by column-row permutation units 2131 to 2133) (stage C).
  • the intra-cyclic block permutation units 2111 to 2122 may be removed from the bit interleaver shown in FIG. 24 so that the intra-cyclic block permutation is not performed. Also, the bit interleaver may perform intra-cyclic block permutations before cyclic block (inter) block permutations instead of performing after cyclic block (inter-block) permutations; Between) may be performed before and after the permutation.
  • the plurality of intra-cyclic block permutation units may have the same configuration. Therefore, a plurality of intra-cyclic block permutation units can be implemented by the same functional resource (such as a hardware block). Also, the plurality of intra-cyclic block permutations may consist of cyclic shift processing, in which case efficient hardware implementation using a barrel shifter is possible. It is also possible to implement using the barrel shifter used for the LDPC decoder.
  • FIG. 25 is a block diagram showing an exemplary configuration of a transmitter according to still another embodiment of the present invention.
  • the transmitter 2500 shown in FIG. 25 includes a BICM encoder (including an LDPC encoder 2510, a bit interleaver 2520, and a constellation mapper 2530) and a modulator 2540.
  • the LDPC encoder 2510 encodes the input block into a codeword using a QC-LDPC code, and outputs the codeword to the bit interleaver 2520.
  • bit interleaver 2520 additionally performs cyclic block permutation processing described, for example, in FIGS. 23 to 24 or as a modification thereof in addition to bit permutation processing as bit interleaving processing. May be
  • Constellation mapper 2530 receives a constellation word from bit interleaver 2520 and performs constellation mapping processing on the received constellation word.
  • the modulator 2740 performs orthogonal frequency division multiplexing (OFDM) modulation or the like to generate a transmission signal.
  • OFDM orthogonal frequency division multiplexing
  • FIG. 26 is a block diagram showing an implementation example of a BICM encoder according to still another embodiment of the present invention.
  • the BICM encoder 2600 shown in FIG. 26 includes a main memory 2601, an LDPC controller 2611, a rotator 2612, a check node processor group 2613, a derotator 2614, a QB counter 2631, a table 2632, an interleaver 2633, a register group 2634, an interleaver 2635, and a mapper.
  • a group 2651 is provided.
  • the main memory 2601 receives a bit string to be transmitted, for example, from an input processing unit (not shown), and holds the received bit string.
  • the LDPC controller 2611 outputs a read address to the main memory 2601, whereby the main memory 2601 outputs eight bits from the beginning of the bit string to the rotator 2612.
  • the rotator 2612 cyclically shifts the predetermined number of 8 bits supplied from the main memory 2601 under the control of the LDPC controller 2611, and shifts the eight bits after cyclic shift to each check node processor of the check node processor group 2613. Output bit by bit.
  • Each check node processor of each check node processor group 2613 performs check node processing on the input 1 bit under the control of the LDPC controller 2611, and outputs the 1 bit processing result to the derotator 2614.
  • Derotator 2614 cyclically shifts the eight bits received from check node processor group 2613 a predetermined number so as to cancel the cyclic shift by rotator 2612 under the control of LDPC controller 2611, and sends the eight bits after cyclic shift to main memory 2601. Output.
  • the LDPC controller 2611 outputs a write address to the main memory 2601, whereby the main memory 2601 holds 8 bits supplied from the derotator 2614.
  • the LDPC controller 2611, the rotator 2612, the check node processor group 2613, and the derotator 2614 constitute an LDPC encoder 2510 of the BICM encoder in FIG.
  • the QB counter 2631 counts from 0 to 11, and outputs the counter value to the table 2632.
  • the read address is output.
  • the main memory 2601 outputs, to the interleaver 2633, bits for one cyclic block corresponding to the counter value of the QB counter 2631.
  • the cyclic block permutation (stage A) is realized by the processing of this table 2632.
  • the interleaver 2633 cyclically shifts the bits for one cyclic block supplied from the main memory 2601 by a predetermined number and outputs the result to the first stage register of the register group 2634.
  • intra-cyclic block permutation stage B is realized by the processing of the interleaver 2633.
  • each register of the register group 2634 holds the bits for one cyclic block at the timing when the control pulse is received, and continues to output the held bits for one cyclic block until the control pulse is next received.
  • the bits (32 bits) for 4 cyclic blocks are input to the interleaver 2635.
  • M 4 bits
  • the QB counter 2631, the table 2632, the interleaver 2633, the register group 2634, and the interleaver 2635 constitute a bit interleaver 2520 of the BICM encoder in FIG.
  • mapper group 2651 maps the 4 bits supplied from the interleaver 2635 into a constellation, and outputs the mapping result.
  • mapper group 2651 constitutes constellation mapper 2530 of the BICM encoder in FIG.
  • the above series of processing is performed three times for one code word, in total, from the counter values “0” to “3”, “4” to “7”, and “8” to “11” of the QB counter 2631.
  • FIG. 26 includes Q mappers operating in parallel
  • Q mappers operating in parallel
  • the parallelism can be easily increased by increasing the number of parallel interleaver sections in the bit interleaver, ie N / M.
  • parallelization can be maximized by parallelizing Q ⁇ N / M mappers.
  • Bit interleavers have the advantage that such parallelism can be realized without any obstacles.
  • FIG. 27 is a block diagram showing an example configuration of a receiver having a non-iterative BICM decoder according to still another embodiment of the present invention. The receiver operates in reverse to the transmitter.
  • the receiver 2700 shown in FIG. 27 comprises a modulator 2710 and a non-iterative BICM decoder (including constellation demapper 2720 and bit deinterleaver 2730, LDPC decoder 2740).
  • the demodulator 2710 performs demodulation processing using OFDM or the like, and outputs the demodulation processing result.
  • Constellation demapper 2720 of the non-repetitive BICM decoder demaps the input from modulator 2710 to generate a so-called soft bit string, and outputs the generated soft bit string to constellation demapper 2730.
  • Each soft bit is a measure of the probability that each bit will be 0 or 1.
  • soft bits are represented by log likelihood ratios (LLRs) and defined as follows.
  • the bit deinterleaver 2730 interleaves the soft bit sequence output from the constellation demapper 2720 by the bit interleaver in the transmitter of FIG. (Bit de-interleaving processing) is performed.
  • the LDPC decoder 2740 receives the soft bit sequence subjected to bit deinterleaving from the bit deinterleaver 2730, and performs an LDPC decoding process using the received soft bit sequence.
  • FIG. 28 is a block diagram showing an example of configuration of a receiver having an iterative BICM decoder according to still another embodiment of the present invention. The receiver operates in reverse to the transmitter.
  • the receiver 2800 shown in FIG. 28 includes a modulator 2710 and an iterative BICM decoder (constellation demapper 2720, bit deinterleaver 2730, LDPC decoder 2740, subtraction unit 2760, bit interleaver 2750).
  • BICM decoder castellation demapper 2720, bit deinterleaver 2730, LDPC decoder 2740, subtraction unit 2760, bit interleaver 2750.
  • the receiver 2800 in FIG. 28 performs constellation demapping processing by the constellation demapper 2720, bit deinterleaving processing by the bit deinterleaving 2730, and LDPC decoding processing by the LDPC decoder 2740.
  • a subtraction unit 2760 subtracts the input of the LDPC decoder 2740 from the output of the LDPC decoder 2740, and extrinsic information obtained as a result of the subtraction is bit interleaver Output to 2750.
  • the bit interleaver 2750 performs interleaving on the external information in the same interleaving rule as the bit interleaving performed on the bit sequence by the bit interleaver in the transmitter of FIG. Then, bit interleaver 2750 feeds back the interleaved external information to constellation demapper 2720. Constellation demapper 2720 uses the fed-back external information as a-priori information to calculate a more reliable LLR value.
  • bit deinterleaver 2730 cancels the bit interleaving processing applied to the bit string by the bit interleaver in the transmitter of FIG. 25 to the newly calculated LLR value and restores the original order (bit deinterleaver Interleave processing).
  • the LDPC decoder 2740 performs an LDPC decoding process using the LLR value subjected to the bit deinterleaving process.
  • the iterative decoding loop consists of four elements: constellation demapper 2720, bit deinterleaver 2730, LDPC decoder 2740, and bit interleaver 2750.
  • the bit deinterleaver 2730 and the bit interleaver 2750 have very low latency, ideally zero, and a simple configuration allows efficient implementation of the receiver.
  • the above-described bit deinterleaver 2730 and bit interleaver 2750 satisfy both conditions.
  • FIG. 1 One implementation of the iterative BICM decoder that implements a very efficient parallel implementation is described using FIG.
  • FIG. 29 is a block diagram showing an implementation example of a BICM decoder according to still another embodiment of the present invention.
  • the BICM decoder 2900 shown in FIG. 29 includes a main LLR memory 2901, a buffer LLR memory 2902, an LDPC controller 2911, a rotator 2912, a check node processor group 2913, a derotator 2914, a QB counter 2931, a table 2932, a subtraction unit 2933, an interleaver 2934, A register group 2935, an interleaver 2936, a demapper group 2937, a deinterleaver 2938, a register group 2939, a deinterleaver 2940, and a delay unit 2941 are provided.
  • demapper of the demapper group 2937 performs demapping processing using the output of the demodulator (not shown), and outputs the LLR value obtained thereby to the deinterleaver 2938.
  • demapper group 2937 constitutes constellation demapper 2720 of the iterative BICM decoder in FIG.
  • the deinterleaver 2938 performs deinterleaving processing (interleaving processing to cancel interleaving by the stage C by the transmitter) on the LLR value, and outputs the LLR value after deinterleaving to each register of the register group 2939.
  • LLR values (eight LLR values) for one circulating block are stored in each of the registers.
  • the LLR values for one cyclic block held in the registers are sequentially output to the subsequent stage, and the held contents of the respective registers are sequentially updated.
  • the deinterleaver 2940 performs interleaving processing (interleaving processing to cancel interleaving by the stage B by the transmitter) on the LLR values (eight LLR values) for one cyclic block to be supplied, and stores the contents of the table 2932 ( The main LLR memory 2901 and the buffer LLR memory 2902 are written according to the following description). Note that, by writing to the main LLR memory 2901 and the buffer LLR memory 2902 in accordance with the contents held in the table 2932, interleaving processing to cancel interleaving by the stage A by the transmitter is realized.
  • the main LLR memory 2901 stores the LLR value after the de-interleaving process, and is also used by the LDPC decoder (LDPC controller 2911, rotator 2912, check node processor group 2913, derotator 2914).
  • the LDPC decoding process is an iterative process consisting of one or more iterations. At each iteration of the LDPC decoding process, the LLR values in the main LLR memory 2901 are updated. The old LLR values are held in the buffer LLR memory 2902 to calculate the extrinsic information needed for the iterative BICM decoding process.
  • the LDPC controller 2911 outputs the read address to the main LLR memory 2901 according to the parity check matrix of the LDPC code, whereby the main LLR memory 2901 sequentially outputs LLR values to the rotator 2912 for each one of the cyclic blocks.
  • the rotator 2912 cyclically shifts the LLR values for one cyclic block sequentially supplied from the main LLR memory 2901 by a predetermined number under the control of the LDPC controller 2911, and the LLR values after cyclic shift are of the check node processor group 2913. Output one by one to each check node processor.
  • Each check node processor of each check node processor group 2913 performs check node processing on a series of LLR values sequentially input under control of the LDPC controller 2911.
  • each check node processor of the check node processor group 2913 receives control of the LDPC controller 2911 and sequentially outputs a series of LLR values as a result of check node processing.
  • the derotator 2914 cyclically shifts the processing result for one cyclic block sequentially received from the check node processor group 2913 by a predetermined number so as to cancel the cyclic shift by the rotator 2912 under the control of the LDPC controller 2911 and cyclic shift
  • the processing results are sequentially output to the main LLR memory 2901.
  • the LDPC controller 2911 outputs a write address to the main LLR memory 2901 according to the parity check matrix of the LDPC code, whereby the main LLR memory 2901 holds the processing result for one cyclic block sequentially supplied from the derotator 2914. .
  • the LDPC controller 2911 repeatedly executes the above processing in accordance with the parity check matrix of the LDPC code.
  • BICM iterations are performed.
  • LDPC and BICM iterative processes are also referred to as internal and external iterative processes, respectively.
  • the BICM and LDPC decoding processes are well known in the art and will not be described in detail.
  • the QB counter 2931 counts from 0 to 11, and outputs the counter value to the table 2932.
  • the main LLR memory 2901 is supplied so that LLR values for one cyclic block corresponding to the counter value supplied from the QB counter 2931 are supplied from the main LLR memory 2901 and the buffer LLR memory 2902 to the subtraction unit group 2933. And outputs the read address to the buffer LLR memory 2902.
  • main LLR memory 2901 and buffer LLR memory 2902 each output LLR values for one cyclic block corresponding to the counter value of QB counter 2931 to subtraction unit 2934.
  • the delay position by the delay unit 2941 is set so that the reading position of the LLR value from the main LLR memory 2901 and the buffer LLR memory 2902 and the writing position of the LLR value to the main LLR memory 2901 and the buffer LLR memory 2902 coincide with each other. Adjustments will be made. Note that the permutation corresponding to the cyclic block permutation (stage A) is realized by the processing of the table 2932.
  • Each subtraction unit 2933 of the subtraction unit group subtracts the output of the buffer LLR memory 2902 from the output of the main LLR memory 2901 and obtains external information (eight external information) for one cyclic block obtained as a result of subtraction. Output to interleaver 2934.
  • the interleaver 2934 cyclically shifts the external information for one cyclic block supplied from the subtraction unit 2933 by a predetermined number and outputs the information to the first stage register of the register group 2935.
  • the processing corresponding to the intra-cyclic block permutation (stage B) is realized by the processing of the interleaver 2934.
  • each register of the register group 2935 receives a control pulse and holds 8 bits, and keeps holding the held 8 bits until the next control pulse is received.
  • the interleaver 2936 receives external information (32 external information) for 4 cyclic blocks. .
  • M 4 for each demapper of the demapper group 2937
  • the QB counter 2931, the table 2932, the interleaver 2934, the register group 2935, and the interleaver 2936 constitute a bit interleaver 2750 of the BICM decoder in FIG.
  • Each demapper of the demapper group 2937 performs demapping processing using the four pieces of external information supplied from the interleaver 2936 as prior information, and outputs a new LLR value to the deinterleaver 2938.
  • the deinterleaver 2938 performs deinterleaving processing (interleaving processing to cancel interleaving by the stage C by the transmitter) on the LLR value, and outputs the LLR value after deinterleaving to each register of the register group 2939.
  • LLR values (eight LLR values) for one circulating block are stored in each of the registers.
  • the LLR values for one cyclic block held in the registers are sequentially output to the subsequent stage, and the held contents of the respective registers are sequentially updated.
  • the deinterleaver 2940 performs deinterleaving processing (interleaving processing to cancel interleaving by the stage B by the transmitter) on the LLR values (eight LLR values) for one cyclic block to be supplied, and the main LLR memory 2901 and Output to buffer LLR memory 2902.
  • the main LLR memory 2901 and the buffer LLR memory 2902 receive the write address from the table 2932 via the delay unit 2941, and according to the received write address, the LLR values for one cyclic block received from the deinterleaver 2940 (eight Hold LLR value).
  • the write processing according to the table 2932 realizes interleaving processing (de-interleaving processing) that cancels interleaving by the stage A by the transmitter.
  • the above series of processing is performed three times for one code word, in total, from the counter values “0” to “3”, “4” to “7”, and “8” to “11” of the QB counter 2931.
  • the QB counter 2931, the table 2932, the deinterleaver 2938, the register group 2939, and the deinterleaver 2940 constitute a bit deinterleaver 2730 of the BICM decoder in FIG. 28.
  • Interleaver 2934 and de-interleaver 2940 are reconfigurable and have a constant hardware cost, but the cost can be minimized by careful design.
  • Interleaver 2936 and de-interleaver 2938 implement column-row permutation, which is constant for a given constellation size. Therefore, the implementation cost is small.
  • FIG. 29 includes Q demappers operating in parallel
  • the parallelism can be easily increased by increasing the number of parallel interleaver sections in the bit interleaver, ie N / M.
  • parallelization can be maximized by parallelizing Q ⁇ N / M demappers.
  • the bit interleaver described above has the advantage that such parallelism can be realized without any obstacles.
  • the bit interleaver selects N ′ cyclic blocks that are multiples of the number M of bits of the constellation word among the N cyclic blocks.
  • the bit interleaver divides the selected N ′ cyclic blocks into N ′ / M sections so that each includes M cyclic blocks, and performs section permutation on each section.
  • the bits of the excluded (not selected) cyclic block may not be interleaved or may be interleaved.
  • a bit interleaving method is a bit interleaving method in a communication system using a pseudo-cyclic low density parity check code, and the bit interleaving method includes N cycles each consisting of Q bits.
  • a receiving step of receiving a codeword of the pseudo-cyclic low density parity check code composed of blocks, and a bit permutation process of performing bit permutation processing of changing the order of bits of the codeword to the bits of the codeword A plurality of constellations, each of which consists of M bits, each of which represents one of 2 M predetermined constellation points, each of which has been subjected to a mutation step and the bit permutation process.
  • Dividing into words, and N cyclic blocks A selection step of selecting a subset of N 'cyclic blocks which is a multiple of M (M is the number of bits per constellation word) from among the bits, and the bit permutation process is performed
  • M is the number of bits per constellation word
  • the previous codeword is divided into N '/ M sections, each said section consists of M said cyclic blocks, and each said constellation word is one of said N' / M sections
  • the bit permutation step is associated with each of the constellation words from a total of M bits consisting of one bit of each of the M different cyclic blocks in the associated section. Configured, and only to the Q constellation words associated with the section, all bits of each said section The bit permutation process is performed to be mapped.
  • a bit interleaver is a bit interleaver in a communication system using a pseudo-cyclic low density parity check code, wherein the bit interleaver is configured to generate N cyclic circuits each consisting of Q bits.
  • a codeword of the pseudo cyclic low density parity check code composed of blocks is received, and bit permutation processing is performed on the bits of the codeword to change the order of bits of the codeword, and the bit permutation is performed.
  • Output the codeword subjected to the notation processing so as to be divided into a plurality of constellation words, each of which consists of M bits, each of which represents any one of 2 M predetermined constellation points.
  • each of the constellation words is composed of a total of M bits consisting of one bit of each of the M different cyclic blocks in the associated section, and The bit pass so that all bits are mapped only to the Q constellation words associated with the section.
  • -It is characterized by performing a mutation process.
  • the bits of the code word are not included in the subset of the selected N ′ cyclic blocks, and a group of bits to be left as targets for changing the order of bits, or the selected N It does not matter if it includes a group of bits which are targets of changing the order of bits independent of the bit permutation process, which is applied only to the cyclic blocks which are not included in the cyclic block and not selected. .
  • the excluded cyclic block may be the one with the smallest variable node weight.
  • the excluded cyclic block may be a cyclic block of the parity part (having a variable node of weight 2), in this case, for example, from the end of the codeword It may be one or more cyclic blocks.
  • the selecting step may select the cyclic block based on the degree of importance of bits included in each cyclic block.
  • the importance of the bits included in each cyclic block may be determined based on the number of associated parity bits.
  • the code word may be a repeat accumulated pseudo cyclic low density parity check code, and the non-selected cyclic block may correspond to a parity section of the code word.
  • the selected subset of N ′ cyclic blocks may be configured by N ′ blocks that are continuous from the cyclic block having the first bit of the codeword.
  • FIG. 30 is a diagram illustrating a cyclic block to which the interleaving method described in the embodiment is applied (the cyclic block to be excluded) and a cyclic block to which the interleaving method is applied is not applied.
  • FIG. 30 is a diagram for the case where the code is a 16K LDPC code defined in the DVB-T2 standard and the constellation is a 16 QAM constellation. In the example of FIG.
  • the cyclic block to be applied is 44 cyclic blocks (1,..., 44), and the cyclic blocks not to be applied (cyclic blocks to be excluded) are one in the last row. This is only the cyclic block 45. Also, four black squares represent four bits of the first constellation word.
  • the number of interleaver sections is floor (N / M), and the number of cyclic blocks excluded is rem (N, M).
  • floor (N / M) is a function that returns the largest integer value of N / M or less
  • rem (N, M) is a function that returns a remainder value obtained by dividing N by M.
  • each constellation word is mapped to M cyclic blocks.
  • a very large number of delay registers are required (FIGS. 26 and 29). See the implementation example described in The use of very large delay registers leads to increased circuit area and power consumption.
  • reducing the number of cyclic blocks to which the constellation word is mapped is beneficial to increase the overlap between the outer (BICM) and inner (LDPC) iterations, and the overall BICM Reduce decoding latency.
  • the number of cyclic blocks to which the constellation word is mapped can be reduced.
  • the number of bits of the constellation word mapped to the same cyclic block is referred to as a folding coefficient and denoted as F.
  • F the folding coefficient
  • the constellation word is mapped to only 2 cyclic blocks instead of 4 cyclic blocks.
  • Complex QAM constellation symbols can be separated into two equal real pulse-amplitude modulation (PAM) symbols.
  • PAM pulse-amplitude modulation
  • the M bits of the QAM constellation can be divided into a set of M / 2 bits of two equal real PAM symbols, and the bits of the constellation word can be mapped to the same M / 2 cyclic blocks .
  • the folding factor where F 2 is a useful value for QAM constellations.
  • Folding has the added benefit of reducing the number of excluded cyclic blocks or zeroing out the number of excluded cyclic blocks.
  • the inventor has found that it is necessary to change the conditions 1 and 2 to the following conditions 1A and 2A in order to perform folding (F is an integer of 2 or more).
  • F 1 means no folding, and conditions 1A and 2A are the same as conditions 1 and 2.
  • each of a group of M / F cyclic blocks or each of a group of Q / F constellation words is referred to as a folding section (or a folding interleaver section).
  • the folding interleaver section matches the interleaver section, and the bit interleaver has the same configuration as the bit interleaver of the embodiment (part 1).
  • the folding section permutation units (2021A, 2022A, 2023A, 2024A, 2025A, 2026A) are independent of one another (independently of one another) and four constellation words (C1-C4, C5-C8, C9).
  • M / F 2 cyclic blocks (QB1 to QB2, QB3 to QB4, QB5 to QB6, QB7 to QB8, QB9 to QB10, QB11) for each of C12 to C12, C13 to C16, C17 to C20, and C21 to C24).
  • the above two conditions 1A and 2A are merely to ensure that the bit interleaver is divided into F ⁇ N / M parallel folding sections.
  • the same permutation rules may be applied to the folding section permutation processing applied to these parallel folding sections, or different permutation rules may be applied, or only some of them may be applied.
  • the same permutation rules may be applied to each other.
  • the constellation is a 16 QAM constellation. Therefore, there are two robust levels in the bits of the constellation, and the bits b1 and b3 are the same robust level, and the bits b2 and b4 are the same robust level.
  • the folding section permutation unit 2201A (2202A) has a column-row permutation unit 2131A (2132A).
  • folding of the folding coefficient F reduces the number of cyclic blocks mapped to one constellation word. This reduces the number of matrix rows in column-row permutation from M to M / F.
  • FIG.33 (a) is a figure which shows the function of the mapping by the (folding) section permutation unit of Fig.34 (a)
  • FIG.33 (b) is two folding sections of FIG.34 (a). It is a figure which shows the function of the mapping by a permutation unit.
  • M 4 bits of each constellation word are indicated by b1 to b4.
  • the portions surrounded by thick lines represent the mapping for the constellation word C1.
  • eight bits (having the same importance) of one cyclic block are bits having the same bit index of eight constellation words (having the same robustness level). Is mapped to). Also, in the example of FIGS. 33 (b) and 34 (b), 8 bits (having the same importance) of one cyclic block are mapped to bits of the same robust level of 4 constellation words. .
  • folding section permutation described in FIG. 34B may be performed on the cyclic blocks QB5 to QB6, QB7 to QB8, QB9 to QB10, and QB11 to QB12.
  • the bit interleaver performs cyclic block permutation processing to additionally change the order of N cyclic blocks before performing folding section permutation processing. I do.
  • An exemplary configuration of a bit interleaver that additionally performs cyclic block permutation processing is shown in FIG.
  • the bit interleaver 2300A shown in FIG. 35 includes a cyclic block permutation unit 2310 and a bit permutation unit 2010A (including folding section permutation units 2021A to 2026A).
  • FIG. 36 is a block diagram showing a configuration example of the bit interleaver of FIG.
  • Bit interleaver 2400A in FIG. 36 includes cyclic block permutation unit 2310 and bit permutation unit 2200A (including folding section permutation units 2201A to 2206A).
  • the folding section permutation units 2201A to 2206A respectively include column-row permutation units 2131A to 2136A.
  • the column-row permutation units 2133A to 2136A perform substantially the same permutation processing as the column-row permutation units 2133A to 2132A.
  • a unit performing permutation in a cyclic block to change the order of bits in cyclic blocks QB1 to QB12 is added to the previous or subsequent stage of cyclic block permutation. May be
  • FIG. 37 is a block diagram showing an exemplary configuration of a transmitter according to still another embodiment of the present invention.
  • Transmitter 2500A shown in FIG. 37 has a configuration in which bit interleaver 2520 of transmitter 2500 in FIG. 25 is replaced with bit interleaver 2520A.
  • FIG. 38 is a block diagram showing an example of configuration of a receiver having a non-iterative BICM decoder according to still another embodiment of the present invention.
  • the receiver operates in reverse to the transmitter.
  • Receiver 2700A shown in FIG. 38 has a configuration in which bit deinterleaver 2730 of receiver 2700 in FIG. 27 is replaced with bit deinterleaver 2730A.
  • the bit deinterleaver 2730A cancels the bit interleaving processing applied to the bit string by the bit interleaver 2520A in the transmitter 2500A to the soft bit string output from the constellation demapper 2720 to restore the original assortment ( Perform bit de-interleaving processing).
  • FIG. 39 is a block diagram showing an example of configuration of a receiver having a non-iterative BICM decoder according to still another embodiment of the present invention.
  • the receiver operates in reverse to the transmitter.
  • Receiver 2800A shown in FIG. 39 has a configuration in which bit deinterleaver 2730 and bit interleaver 2750 of receiver 2800 in FIG. 28 are replaced with bit deinterleaver 2730A and bit deinterleaver 2750A.
  • Bit interleaver 2750A performs interleaving on the external information (extrinsic information) in the same interleaving rule as bit interleaving performed on bit strings by bit interleaver 2520A in transmitter 2500A.
  • folding may be such that bits of one constellation word are placed in fewer LLR memory locations.
  • the LLR memory in the decoder has G ⁇ N addressable locations, each location being capable of holding Q / G LLR values.
  • G is an implementation parameter that is a divisor of Q and is referred to as memory granularity.
  • the number of LLR values in the memory location ie Q / G, needs to be a multiple of F, and the LLR values of each constellation are stored at the same location in all locations of memory. This ensures that LLR values in any constellation word are stored in M / F memory locations.
  • the LLR values of the second and fifth constellation words are held in four memory locations instead of two memory locations.
  • folding is very useful when two or more constellation symbols are jointly decoded.
  • Joint decoding is required, for example, for maximum likelihood decoding of block codes (space-time codes, frequency-space codes, etc.) or rotational constellations of two or more dimensions.
  • a block code encodes two or more input symbols (x 1 ,..., X K ) into two or more output symbols (y 1 ,..., Y L ).
  • L is less than or equal to K.
  • the block code is modeled by an L-by-K generator matrix.
  • the elements of the input signal vector X and the output signal vector Y can be real or complex numbers.
  • the output signal vector Y may be transmitted in different time slots or different frequency slots, transmitted using different antennas, or transmitted using different time slots or different frequency slots and different antennas There is.
  • Block codes for multiple-input multiple-output (MIMO) communication systems include Alamouti code, Golden code, and spatial multiplexing.
  • the folding coefficients can be used up to K if K symbols are encoded in the same block. Furthermore, if the symbol is a QAM symbol (including two separable PAM symbols), the usable folding factor may be increased to 2 ⁇ K.
  • the two constellations have different robustness levels from each other. For example, the cyclic block mapped to the bit of one constellation word and the cyclic block mapped to the bit of the other constellation word are made to be different from each other.
  • a code space multiplexing MIMO system using two transmit antennas will be described as an example.
  • X [x 1 x 2 ] be the complex signal before encoding.
  • x 1 is a signal subjected to QPSK
  • x 2 is a signal subjected to 16 QAM.
  • y 1 and y 2 are signals transmitted by the first antenna and the second antenna, respectively.
  • FIG. 41 shows only the first seven bits in the cyclic block.
  • the two complex symbols x 1 and x 2 have the following structure:
  • x 1 is a QPSK symbol given by the real part b 1 and the imaginary part b 2.
  • x 2 is the real part is b3, b4, a 16QAM symbol imaginary part is given by b5, b6.
  • the two symbols are jointly decoded at the receiver, thereby creating a so-called constellation block or a generated block.
  • the entire 6-bit constellation block will have 3 robust levels.
  • Level 1 b1 and b2 of QPSK are mapped to QB1.
  • Level 2 16QAM b3 and b5 are mapped to QB2.
  • Level 3 16QAM b4 and b6 are mapped to QB3.
  • N cyclic groups are one or more groups of M1 cyclic blocks and M2 cyclic blocks. It divides into one or more groups which consist of, and performs bit interleaving processing.
  • FIG. 42 is a diagram for the case where the code is a 16K LDPC code defined in the DVB-T2 standard and the constellation is a 16 QAM constellation.
  • the cyclic block to be applied is 44 cyclic blocks (1,..., 44), and the cyclic blocks not to be applied (cyclic blocks to be excluded) are one in the last row. This is only the cyclic block 45.
  • four black squares represent four bits of the first constellation word.
  • FIG. 43 is a block diagram showing a configuration example of a bit interleaver in the case where folding is performed when N is not a multiple of M.
  • the bit interleaver 4400A selects 44 cyclic blocks QB1 to QB44 out of the 45 cyclic blocks QB1 to QB45 and sets them as a subset.
  • section 1 is composed of cyclic blocks QB1 to QB4
  • section 11 is composed of cyclic blocks QB41 to QB44.
  • the 11 section permutation units (4401,..., 4411) in the bit interleaver 4400A perform the permutation process described using FIG. 32 for each of the four cyclic blocks.
  • the bit interleaver 4400B selects 44 cyclic blocks QB1 to QB44 out of the 45 cyclic blocks QB1 to QB45 and sets them as a subset.
  • the subset is divided into 22 sections of sections 1 to 22 each consisting of 2 cyclic blocks.
  • the 22 section permutation units (4421, 4422,..., 4442) in the bit interleaver 4400B perform the permutation processing described using FIG. 32 for each two cyclic blocks. .
  • bits of cyclic block QB 45 are mapped to constellation words without being interleaved.
  • the bit interleaver 4500A selects 42 cyclic blocks QB1 to QB42 out of the 45 cyclic blocks QB1 to QB45 as subsets.
  • section 1 is composed of cyclic blocks QB1 to QB6, and section 7 is composed of cyclic blocks QB37 to QB42.
  • the seven section permutation units (4501,..., 4507) in the bit interleaver 4500A perform the permutation process described using FIG. 32 for each of the six cyclic blocks.
  • Cyclic blocks QB43 to QB45 are cyclic blocks not included in the subset.
  • bits of the cyclic blocks QB43 and QB44 are mapped to constellation words without being interleaved.
  • bits in cyclic block QB 45 are subjected to in-cyclic block permutation processing for changing the order of arrangement.
  • bits of the cyclic blocks QB43 and QB44 are not included in the subset, and are left as targets for changing the order of bits.
  • the bits of cyclic block QB45 are not included in the subset, but are separate from intra-cyclic block permutation units that are separate from section permutation units (4501, ..., 4507). By 4545, the order is changed.
  • cyclic block QB45 is rearranged among the cyclic blocks QB43 to QB45, but permutation may be performed on all bits of the cyclic blocks QB43 to QB45. . Further, in the cyclic blocks QB43 to QB45, permutation in the cyclic block may be performed.
  • Bit interleaver 4500 B selects all 45 cyclic blocks QB 1 to QB 45 and configures them as a subset.
  • the subset is divided into 15 sections of sections 1-15, each consisting of 3 cyclic blocks.
  • the 15 section permutation units (4511,..., 4526) in the bit interleaver 4500B perform the permutation process described using FIG. 32 for each of the three cyclic blocks.
  • the values of the parameters N, M and Q and the value of the folding coefficient F are not limited to this.
  • F may be a divisor of M and Q, respectively, and N may be a multiple of M / F.
  • the value of F is described as “2”, which is the number of bits having the same robustness level of the 16 QAM constellation, but is not limited thereto.
  • the value of F may be the number of bits having the same robust level of constellation, or the value of F may be other than the number of bits of the same robust level of constellation.
  • the QAM constellation may be a QAM constellation other than a 16 QAM constellation (e.g., a 64 QAM constellation, a 256 QAM constellation), or the like.
  • the method or apparatus described in each of the above embodiments may be realized by software or hardware, and is not limited to a specific form.
  • the above embodiments have computer executable instructions on a computer readable medium such that a computer, microprocessor, microcontroller etc. can perform all the steps of the method and apparatus described in the above embodiments. It may be implemented in the form embodied in FIG. Also, the above embodiments may be implemented in the form of an application-specific integrated circuit (ASIC) or a field programmable gate array (FPGA).
  • ASIC application-specific integrated circuit
  • FPGA field programmable gate array
  • a first bit interleaving method is a bit interleaving method in a communication system using a pseudo-cyclic low density parity check code, and the bit interleaving method includes N pieces of Q bits each.
  • the code word of the pseudo cyclic low density parity check code which is composed of cyclic blocks, and a bit permutation process of changing the arrangement order of the bits of the code word with respect to the bits of the code word
  • the bit permutation step and the codeword subjected to the bit permutation process are each composed of M bits, each of which indicates any one of 2 M predetermined constellation points.
  • a first bit interleaver is a bit interleaver in a communication system using a pseudo-cyclic low density parity check code, said bit interleaver comprising N N bits each consisting of Q bits A codeword of the pseudo-cyclic low density parity check code composed of cyclic blocks, and performing bit permutation processing for changing the order of bits of the codeword to the bits of the codeword;
  • the permutation-processed code word is divided into a plurality of constellation words, each of which consists of M bits, each of which indicates any one of 2 M predetermined constellation points.
  • M / F (M is a constant) from the bit permutation unit to output and N cyclic blocks.
  • the codeword is divided into F ⁇ N ′ / M folding sections, each folding section consists of M / F cyclic blocks, and each constellation word is the F ⁇ N.
  • the bit permutation unit is associated with one of '/ M folding sections, and the bit permutation unit is configured to generate M / F different cyclic blocks in the section to which each of the constellation words is associated.
  • M bits consisting of F bits of each of all the bits of each said section being associated with that section
  • the Q as the mapped only to the constellation word that, and performs the bit permutation process.
  • a second bit interleaving method is a method according to the first bit interleaving method, wherein the bits of the codeword are not included in the subset of the selected N ′ cyclic blocks, and the bit sequence is arranged.
  • a third bit interleaving method is the first bit interleaving method, wherein the number N ′ of the selected cyclic blocks is M / F equal to a maximum integer multiple of F ⁇ N / M or less. It does not matter if it is a fixed number.
  • a fourth bit interleaving method is the first bit interleaving method, wherein the selecting step selects the cyclic block based on the importance of bits included in each cyclic block. I do not care.
  • a fifth bit interleaving method is as described in the fourth bit interleaving method, wherein the importance of bits included in each cyclic block is determined based on the number of associated parity bits. I do not care. .
  • a sixth bit interleaving method which is an aspect of the present invention is the first bit interleaving method, wherein the codeword is a repeat accumulated pseudo cyclic low density parity check code, and the unselected cyclic block is , May correspond to the parity section of the code word.
  • a selected subset of N ′ cyclic blocks is N consecutive from the cyclic block having the first bit of the codeword. It does not matter if it is composed of 'pieces of blocks.
  • the eighth bit interleaving method is the first bit interleaving method according to the first aspect, wherein in the section permutation step, Q folding of the cyclic block corresponds to the cyclic block.
  • the section permutation process may be performed so as to be mapped to the bits having the same bit index of the Q constellation words associated with the section.
  • the bits having the same importance of the code word are mapped to the same bits of the robust level of the constellation word, and a match between the importance and the robustness level is obtained.
  • the most significant bits of the code word may be mapped to the most robust bits of the constellation word, in which case there is a high confidence for the bits of high importance of the code word upon reception. Degree and high reception performance can be obtained.
  • a first bit de-interleaving method is a de-interleaving method for de-interleaving bit streams in a communication system using a pseudo-cyclic low density parity check code, comprising: N ⁇ Q bit sequence And reverse bit permutation processing for changing the order of bits of the bit string received to the bits of the bit string received to restore the code word of the pseudo cyclic low density parity check code.
  • the reverse bit permutation process is a process of restoring the order of arrangement changed in the bit permutation process in the bit interleaving method.
  • a first bit deinterleaver which is an aspect of the present invention, is a deinterleaver that deinterleaves a bitstream in a communication system using a pseudo-cyclic low density parity check code, and is a bit string consisting of N ⁇ Q bits.
  • Reverse bit permuting processing for reverse bit permutation processing for changing the order of bits of the received bit string to the bits of the received bit string in order to receive and restore the codeword of the pseudo cyclic low density parity check code
  • the inverse bit permutation process is a process of restoring a sequence order changed in the bit permutation process performed by the bit interleaver.
  • a first decoder which is an aspect of the present invention, is a decoder for a bit-interleaved coded modulation system using a pseudo-cyclic low density parity check code, and the probability that the corresponding bit is 0 or 1
  • a constellation demapper for generating a soft bit sequence shown, a deinterleaver for deinterleaving the soft bit sequence, and a low density parity check decoder for decoding the deinterleaved soft bit sequence.
  • a second decoder is a first decoder that subtracts the input of the low density parity check decoder from the output of the low density parity check decoder, and the subtraction result of the subtractor And the bit interleaver feeding back to the constellation demapper.
  • the present invention can be applied to a bit interleaver in a bit interleaved coded modulation system using a pseudo-cyclic low density parity code and a bit deinterleaver corresponding to the bit interleaver.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

　ビットインターリーブ方法は、Ｑビットの巡回ブロックＮ個で構成されるＱＣ　ＬＤＰＣ符号語に対してビットパーミュテーション処理を施し、処理が施された符号語をＭ個のビットよりなり複数のコンステレーション語に分割する方法であり、符号語はＦ×Ｎ'／Ｍ個（Ｎ'はＮ個の巡回ブロックの中から選択されたものであり、Ｎ'はＭ／Ｆの倍数である。）のフォルディングセクションに分割され、各コンステレーション語はＦ×Ｎ'／Ｍ個のフォルディングセクションのいずれかと関連付けられており、ビットパーミュテーション処理は、コンステレーション語が、関連付けられているフォルディングセクション中のＭ／Ｆ個の異なる巡回ブロックそれぞれのＦビットからなるように行われる。

Description

並列ビットインターリーバ
　本発明はデジタル通信分野に関し、より詳細には、疑似巡回低密度パリティチェック符号を用いたビットインターリーブ符号化変調システム用のビットインターリーバに関する。
　近年、デジタル通信分野において、ビットインターリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）システムが用いられている（例えば、非特許文献１参照）。
　ＢＩＣＭシステムでは、一般に、次の３つのステップが行われる。
　（１）データブロックを例えば疑似巡回低密度パリティチェック（quasi-cyclic low-density parity check：ＱＣ　ＬＤＰＣ）符号を用いて符号語に符号化する。
　（２）符号語のビットをビットインターリーブする。
　（３）ビットインターリーブされた符号語をコンステレーションのビット数からなるコンステレーション語に分割し、コンステレーション語をコンステレーションにマッピングする。
ＥＴＳＩ　ＥＮ　３０２　７５５　Ｖ１．２．１（ＤＶＢ－Ｔ２規格）
　一般に、疑似巡回低密度パリティチェック符号の符号語に施すインターリーブの効率化が望まれている。
　本発明は、疑似巡回低密度パリティチェック符号の符号語に施すインターリーブの効率化を実現できるインターリーブ方法を提供することを目的とする。
　上記目的を達成するために本発明のビットインターリーブ方法は、疑似巡回低密度パリティチェック符号を用いる通信システムにおけるビットインターリーブ方法であって、前記ビットインターリーブ方法は、それぞれがＱ個のビットからなるＮ個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信する受信ステップと、前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施すビットパーミュテーションステップと、前記ビットパーミュテーション処理が施された符号語を、それぞれがＭ個のビットよりなり、それぞれが２M個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割する分割ステップと、を有し、Ｎ個の巡回ブロックの中から、Ｍ／Ｆ（Ｍはコンステレーション語あたりのビット数であり、ＦはＭの約数である。）の倍数となるＮ’個の巡回ブロックのサブセットを選択する選択ステップと、前記ビットパーミュテーション処理が施される前の前記符号語はＦ×Ｎ’／Ｍ個のフォルディングセクションに分割され、各前記フォルディングセクションはＭ／Ｆ個の前記巡回ブロックからなり、各前記コンステレーション語は、前記Ｆ×Ｎ’／Ｍ個のフォルディングセクションのうちの一つと関連付けられており、前記ビットパーミュテーションステップは、各前記コンステレーション語が、関連付けられている前記セクション中のＭ／Ｆ個の異なる前記巡回ブロックのそれぞれのＦ個のビットからなる計Ｍ個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているＱ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。
　本発明のビットインターリーブ方法によれば、疑似巡回低密度パリティチェック符号の符号語に施すインターリーブの効率化を実現できる。
一般的なＢＩＣＭエンコーダを含むトランスミッタの構成を示すブロック図。 符号化率が１／２である疑似巡回低密度パリティチェック（quasi-cyclic low-density parity check:QC LDPC）符号のパリティチェック行列の一例を示す図。 符号化率が２／３であるリピートアキュミュレート疑似巡回低密度パリティチェック（repeat-accumulate quasi-cyclic low-density parity check:ＲＡ　ＱＣ　ＬＤＰＣ）符号のパリティチェック行列の一例を示す図。 行パーミュテーション後の図３のＲＡ　ＱＣ　ＬＤＰＣ符号のパリティチェック行列を示す図。 行パーミュテーションおよびパリティパーミュテーション後の図３のＲＡ　ＱＣ　ＬＤＰＣ符号のパリティチェック行列を示す図。 ８ＰＡＭシンボルにおいて符号化されたビットが互いに異なるロバストレベルを有することを説明する図。 巡回係数Ｑ＝８、１つの低密度パリティチェック符号語の巡回ブロック数Ｎ＝１２、１つのコンステレーションのビット数Ｍ＝４に対応する一般的なビットインターリーバの構成を示すブロック図。 （ａ）ＤＶＢ－Ｔ２規格で用いられるＤＶＢ－Ｔ２モジュレータの構成を示すブロック図であり、（ｂ）は（ａ）に示すＤＶＢ－Ｔ２モジュレータのＢＩＣＭエンコーダの構成を示すブロック図。 （ａ）１２列のカラム‐ロウインターリーバによって行われる１６Ｋ符号（ＬＤＰＣ符号語長が１６２００ビットであるＬＤＰＣ符号）の符号語のビットの書き込み処理を示す図であり、（ｂ）はカラム‐ロウインターリーバによって行われる（ａ）で書き込まれた符号語のビットの読み出し処理を示す図。 （ａ）８列のカラム‐ロウインターリーバによって行われる１６Ｋ符号の符号語のビットの書き込み処理を示す図であり、（ｂ）はカラム‐ロウインターリーバによって行われる（ａ）で書き込まれた符号語のビットの読み出し処理を示す図。 ＤＶＢ－Ｔ２規格に準じた、１６ＱＡＭで１６Ｋ符号用のビット‐セルデマルチプレクサの構成を示すブロック図。 ＤＶＢ－Ｔ２規格に準じた、６４ＱＡＭで１６Ｋ符号用のビット‐セルデマルチプレクサの構成を示すブロック図。 ＤＶＢ－Ｔ２規格に準じた、２５６ＱＡＭで１６Ｋ符号用のビット‐セルデマルチプレクサの構成を示すブロック図。 ８列のＤＶＢ－Ｔ２ビットインターリーバにおいて１６Ｋ符号に対して起こり得る問題を示す図。 １２列のＤＶＢ－Ｔ２ビットインターリーバにおいて１６Ｋ符号に対して起こり得る問題を示す図。 ８列のＤＶＢ－Ｔ２ビットインターリーバにおいて１６Ｋ符号にカラムツイスト処理を適用する場合に起こり得る問題を示す図。 １２列のＤＶＢ－Ｔ２ビットインターリーバにおいて１６Ｋ符号にカラムツイスト処理を適用する場合に起こり得る問題を示す図。 （ａ）は発明者が鋭意研究した結果見つけた非常に効率的なインターリーバの提供を可能にする１つ目の条件を説明する図であり、（ｂ）は２つ目の条件を説明する図。 本発明の一実施形態に係るインターリーバによるマッピングの機能を示す図。 本発明の一実施形態に係るインターリーバの構成を示すブロック図。 （ａ）は図２０のセクションパーミュテーションを実施するセクションパーミュテーションユニットの一構成例を示すブロック図であり、（ｂ）は（ａ）のセクションパーミュテーションユニットによるマッピングの機能を示す図。 （ａ）は図２０のセクションパーミュテーションを実施するセクションパーミュテーションユニットの他の構成例を示すブロック図であり、（ｂ）は（ａ）のセクションパーミュテーションユニットによるマッピングの機能を示す図。 本発明の他の実施形態に係るインターリーバの構成を示すブロック図。 図２３のビットインターリーバの一構成例を示すブロック図。 本発明のさらに他の実施形態に係るトランスミッタの一構成例を示すブロック図。 本発明のさらに他の実施形態に係るＢＩＣＭエンコーダの一実装例を示すブロック図。 本発明のさらに他の実施形態に係る非反復ＢＩＣＭデコーダを有するレシーバの一構成例を示すブロック図。 本発明のさらに他の実施形態に係る反復ＢＩＣＭデコーダを有するレシーバの一構成例を示すブロック図。 本発明のさらに他の実施形態に係る反復ＢＩＣＭデコーダの一実装例を示すブロック図。 並列インターリーバの対象の巡回ブロックと対象外の巡回ブロックの一例を示す図。 （ａ）は発明者が鋭意研究した結果見つけた非常に効率的なインターリーバの提供を可能にする１つ目の条件を説明する図であり、（ｂ）は２つ目の条件を説明する図。 本発明のさらに他の実施形態に係るインターリーバの構成を示すブロック図。 （ａ）はフォルディングなし（Ｆ＝１）に対応するマッピングの機能を示す図であり、（ｂ）はフォルディングあり（Ｆ＝２）に対応するマッピングの機能を示す図。 （ａ）はフォルディングなし（Ｆ＝１）に対応する（フォルディング）セクションパーミュテーションユニットの一構成例を示すブロック図であり、（ｂ）はフォルディングあり（Ｆ＝２）に対応するフォルディングセクションパーミュテーションユニットの一構成例を示すブロック図。 本発明のさらに他の実施形態に係るインターリーバの構成を示すブロック図。 図３５のインターリーバの一構成例を示すブロック図。 本発明のさらに他の実施形態に係るトランスミッタの一構成例を示すブロック図。 本発明のさらに他の実施形態に係る非反復ＢＩＣＭデコーダを有するレシーバの一構成例を示すブロック図。 本発明のさらに他の実施形態に係る反復ＢＩＣＭデコーダを有するレシーバの一構成例を示すブロック図。 Ｆ＝２のフォルディング用のＬＬＲメモリロケーションと１番目のコンステレーション語のビット配置を示す図。 ハイブリッドＱＰＳＫ＋１６ＱＡＭに関するコンステレーションブロックのマッピングの略図。 本発明のさらに他の実施形態に係るインターリーバの機能を説明するための図。 本発明のさらに他の実施形態に係るインターリーバの一構成例を示すブロック図。 本発明のさらに他の実施形態に係るインターリーバの一構成例を示すブロック図であり、（ａ）はＮ＝４５，Ｑ＝３６０，Ｍ＝４でフォルディングなし（Ｆ＝１）の場合、（ｂ）Ｎ＝４５，Ｑ＝３６０，Ｍ＝４でフォルディングあり（Ｆ＝２）の場合を示す。 本発明のさらに他の実施形態に係るインターリーバの一構成例を示すブロック図であり、（ａ）はＮ＝４５，Ｑ＝３６０，Ｍ＝６でフォルディングなし（Ｆ＝１）の場合、（ｂ）Ｎ＝４５，Ｑ＝３６０，Ｍ＝６でフォルディングあり（Ｆ＝２）の場合を示す。
　≪発明をするに至った経緯≫
　図１は、一般的なビットインターリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）エンコーダを含むトランスミッタの構成を示すブロック図である。図１に示すトランスミッタ１００は、入力プロセシングユニット１１０、ＢＩＣＭエンコーダ（低密度パリティチェック（low-density parity check：ＬＤＰＣ）エンコーダ１２０、ビットインターリーバ１３０、コンステレーションマッパ１４０を含む）、およびモジュレータ１５０を備える。
　入力プロセシングユニット１１０は、入力ビットストリームを所定長の複数ブロックに変換する。ＬＤＰＣエンコーダ１２０は、ＬＤＰＣ符号を用いてブロックを符号語に符号化し、符号語をビットインターリーバ１３０に送信する。ビットインターリーバ１３０は、ＬＤＰＣ符号語に対してインターリーブ処理を施し、インターリーブ処理を施した後、セル語（コンステレーション語）の列に分割する。コンステレーションマッパ１４０は各セル語（コンステレーション語）をコンステレーション（例えば、ＱＡＭ）の列にマッピングする。出力端の一般的なモジュレータ１５０は、ＢＩＣＭエンコーダの出力からＲＦ（Radio Frequency）電力増幅器までのすべての処理ブロックを含む。
　ＬＤＰＣ符号は、パリティチェック行列（Parity-check Matrix：ＰＣＭ）により完全に定義される線形誤り訂正符号である。ＰＣＭは２値の疎行列であり、符号語ビット（変数ノードとも称される）とパリティチェック（検査ノードとも称される）の連結（connection）を示す。ＰＣＭの列および行は、それぞれ、変数ノードおよび検査ノードに対応する。変数ノードと検査ノードの結合は、ＰＣＭにおいて、「１」という要素で示されている。
　ＬＤＰＣ符号には、疑似巡回低密度パリティチェック（quasi-cyclic low-density parity check：ＱＣ　ＬＤＰＣ）符号と呼ばれる種類が存在する。ＱＣ　ＬＤＰＣ符号は、特にハードウェア実装に適した構成を有する。事実、今日の規格のほとんどにおいてＱＣ　ＬＤＰＣ符号が用いられている。ＱＣ　ＬＤＰＣ符号のＰＣＭは、複数の巡回行列を有する特別な構成となっている。巡回行列とは、各行がその直前の行の要素を１つ巡回シフトした形になっている正方行列であり、重ね合わされた斜めの列（folded diagonal）が１つ、２つ、または、それ以上存在し得る。各巡回行列のサイズはＱ×Ｑである。ここでＱはＱＣ　ＬＤＰＣ符号の巡回係数（cyclic factor）と称される。上記のような疑似巡回の構造により、Ｑ個の検査ノードを並列処理することができ、ＱＣ　ＬＤＰＣ符号は効率的なハードウェア実装を行うために明らかに有利な符号である。
　図２は、一例として、巡回係数Ｑ＝８であるＱＣ　ＬＤＰＣ符号のＰＣＭを示す図である。なお、図２および後述する図３から図５において、最も小さな四角の１つがＰＣＭの１つの要素を表しており、そのうち黒塗りの四角の要素は「１」、それ以外の要素は「０」である。このＰＣＭは、重ね合わされた斜めの列が１つまたは２つある巡回行列を有する。このＱＣ　ＬＤＰＣ符号は８×６＝４８ビットのブロックを８×１２＝９６ビットの符号語に符号化する。従って、このＱＣ　ＬＤＰＣ符号の符号化率は４８／９６＝１／２である。符号語ビットはＱビットを有する複数のブロックに分割される。巡回係数Ｑビットのブロックを本明細書では巡回ブロック（または、巡回グループ）と称する。
　ＱＣ　ＬＤＰＣ符号には、リピートアキュミュレート疑似巡回低密度パリティチェック（repeat-accumulate quasi-cyclic low-density parity check：ＲＡ　ＱＣ　ＬＤＰＣ）符号という特別な種類が存在する。ＲＡ　ＱＣ　ＬＤＰＣ符号は、符号化が容易であることで知られており、数多くの規格（例えば、ＤＶＢ－Ｓ２規格、ＤＶＢ－Ｔ２規格、ＤＶＢ－Ｃ２規格といった第二世代ＤＶＢ規格）において採用されている。ＰＣＭの右側はパリティビットに対応し、その部分における「１」の要素の配置は階段構造となっている。図３に符号化率が２／３であるＲＡ　ＱＣ　ＬＤＰＣ符号のＰＣＭを例示する。
　なお、ＤＶＢ－ＴはDigital Video Broadcasting - Terrestrialの略であり、ＤＶＢ－Ｓ２はDigital Video Broadcasting - Second Generation Satelliteの略であり、ＤＶＢ－Ｔ２はDigital Video Broadcasting - Second Generation Terrestrialの略であり、ＤＶＢ－Ｃ２はDigital Video Broadcasting - Second Generation Cableの略語である。
　図３に示すＰＣＭに対してこの行の並び順を換える簡単な行パーミュテーションを施すことによって、図４に示すように、パリティ部分を除いたＲＡ　ＱＣ　ＬＤＰＣ符号の擬似巡回構造が明らかになる。行パーミュテーションは単にグラフ上の表現を変更することを意味し、符号の定義には一切の影響を与えない。
　行パーミュテーションが施された図４に示すＰＣＭのパリティビットのみにビットの並び順を換える適切なパーミュテーションを施すことにより、ＰＣＭのパリティ部分も疑似巡回構造を有するようになる。この手法は当技術分野で周知であり、ＤＶＢ－Ｔ２規格等ではパリティインターリーブまたはパリティパーミュテーションという名称で用いられている。図４に示すＰＣＭに対してパリティパーミュテーションを施した結果得られるＰＣＭを図５に示す。
　通常、ＬＤＰＣ符号語はビット毎に重要度が異なり、また、コンステレーションはビット毎にロバストレベルが異なる。ＬＤＰＣ符号語のビットを直接、即ちインターリーブせずにコンステレーションにマッピングすると、最適な性能には至らない。このため、ＬＤＰＣ符号語のビットをコンステレーションにマッピングする前にＬＤＰＣ符号語のビットがインターリーブされる必要がある。
　この目的のために、図１に示すように、ＬＤＰＣエンコーダ１２０とコンステレーションマッパ１４０の間にビットインターリーバ１３０が設けられている。ビットインターリーバ１３０を入念に設計することによって、ＬＤＰＣ符号語のビットとコンステレーションにより符号化されるビットとの関連性が向上し、受信性能の改善に繋がる。その性能は、通常、ＳＮ比（Signal to Noise Ratio：ＳＮＲ）の関数としての符号誤り率（Bit Error Rate：ＢＥＲ）を用いて測定される。
　ＬＤＰＣ符号語のビット毎に重要度が異なる主な理由は、全てのビットに対して同じ回数のパリティチェックが施されるとは限らないことである。符号語ビット（変数ノード）に施されるパリティチェックの回数（検査ノードの数）が多いほど、反復ＬＤＰＣ復号処理において符号語ビットの重要度は高くなる。もう一つの理由は、ＬＤＰＣ符号のタナーグラフ表現における巡回に対する連結性（connectivity）が変数ノード毎に異なることである。このために、符号語ビットに同じ回数のパリティチェックが施されたとしても、符号語ビットの重要度が異なる可能性がある。これらの見解は当技術分野で周知である。原則として、変数ノードと連結する検査ノードの数が大きくなると、その変数ノードの重要度は増す。
　特にＱＣ　ＬＤＰＣ符号の場合、Ｑビットの巡回ブロックに含まれる全てのビットは、同じ回数のパリティチェックが施され、タナーグラフにおける巡回に対する連結性が同じであるため、同じ重要度を有する。
　同様に、コンステレーションにおいて符号化されたビットのロバストレベルが異なることも周知の事実である。例えば、複素直交振幅変調（quadrature amplitude modulation：ＱＡＭ）コンステレーションは２つのそれぞれ独立したパルス振幅変調（pulse amplitude modulation：ＰＡＭ）シンボルから成り、そのうち１つが実数部に対応し、もう１つが虚数部に対応する。２つのＰＡＭシンボルはそれぞれ同じ数Ｍのビットを符号化する。グレイ符号を用いた８ＰＡＭシンボルを示す図６に示されるように、１つのＰＡＭシンボルにおいて符号化されたビットのロバストレベルは互いに異なる。このようにロバストレベルが互いに異なるのは、各ビット（０または１）によって定義される２つのサブセット間の距離が、ビット毎に異なるためである。この距離が大きいほど、そのビットのロバストレベルまたは信頼度は高い。図６では、ビットｂ３のロバストレベルが最も高く、ビットｂ１のロバストレベルが最も低い。
　従って、１６ＱＡＭコンステレーションは４個のビットを符号化し、２つのロバストレベルを有する。６４ＱＡＭコンステレーションは６個のビットを符号化し、３つのロバストレベルを有する。２５６ＱＡＭコンステレーションは８個のビットを符号化し、４つのロバストレベルを有する。
　本明細書では、説明のために、以下のパラメータを用いる。
　巡回係数：Ｑ＝８
　１つのＬＤＰＣ符号語の巡回ブロック数：Ｎ＝１２
　１つのコンステレーションのビット数：Ｍ＝４、即ち１６ＱＡＭ
　上記パラメータでは、１つのＬＤＰＣ符号語がマッピングされるコンステレーション数はＱ×Ｎ／Ｍ＝２４である。通常、パラメータＱおよびＮの選択は、システムがサポートする全てのコンステレーションについて、Ｑ×ＮがＭの倍数となるように行われなければならない。
　図７は上記パラメータに対応する一般的なインターリーバの構成を示すブロック図である。図７において、ＱＢ１、・・・、ＱＢ１２は１２個の巡回ブロックであり、Ｃ１、・・・、Ｃ２４は２４個のコンステレーション語である。図７の例では、ビットインターリーバ７１０は、ＬＤＰＣ符号語の９６ビットをインターリーブする。
　従来のビットインターリーバとして、ＤＶＢ－Ｔ２規格（ＥＴＳＩ　ＥＮ　３０２　７５５）のものが知られている。ＤＶＢ－Ｔ２規格はテレビジョン規格であるＤＶＢ－Ｔ規格を改良したものであり、デジタル地上テレビジョン放送用の第２世代ベースライン送信システムについて記載されている。ＤＶＢ－Ｔ２規格には、デジタルテレビジョンサービスや一般的なデータを送信するためのチャネル符号化変調システムについて詳述されている。
　図８（ａ）は、ＤＶＢ－Ｔ２規格で用いられるモジュレータ（ＤＶＢ－Ｔ２モジュレータ）の構成を示すブロック図である。図８（ａ）に示すＤＶＢ－Ｔ２モジュレータ８００は、入力プロセッシングユニット８１０、ＢＩＣＭエンコーダ８２０、フレームビルダー８３０、およびＯＦＤＭジェネレータ８４０を備える。
　入力プロセシングユニット８１０は、入力ビットストリームを所定長の複数ブロックに変換する。ＢＩＣＭエンコーダ８２０は、入力に対してＢＩＣＭ処理を施す。フレームビルダー８３０は、ＢＩＣＭエンコーダ８２０からの入力等を用いてＤＶＢ－Ｔ２方式の伝送フレーム構成を生成する。ＯＦＤＭジェネレータ８４０はＤＶＢ－Ｔ２方式の伝送フレーム構成に対して、パイロット付加、高速逆フーリエ変換、ガードインターバル挿入などを行い、ＤＶＢ－Ｔ２方式の送信信号を出力する。
　ＤＶＢ－Ｔ２規格で用いられるＢＩＣＭは、ＥＴＳＩ規格　ＥＮ　３０２　７５５の第６章で説明されている。当規格は本明細書において援用されおり、以下にその説明を記す。
　図８（ｂ）は、図８（ａ）に示すＤＶＢ－Ｔ２モジュレータのＢＩＣＭエンコーダ８２０の構成を示すブロック図である。ただし、図８（ｂ）では、ＢＣＨ外符号化、コンステレーション回転、セルインターリーバ、時間インターリーバなどを省略している。
　ＢＩＣＭエンコーダ８２０は、ＬＤＰＣエンコーダ８２１、ビットインターリーバ（パリティインターリーバ８２２、カラム‐ロウインターリーバ８２３を含む）、ビット－セルデマルチプレクサ８２４、およびＱＡＭマッパ８２５を備える。
　ＬＤＰＣエンコーダ８２１は、ＬＤＰＣ符号を用いてブロックを符号語に符号化する。ビットインターリーバ（パリティインターリーバ８２２、カラム‐ロウインターリーバ８２３）は、符号語のビットに対してその並び順を換えるインターリーブ処理を施す。ビット－セルデマルチプレクサ８２４は、インターリーブ処理が施された符号語のビットをセル語（コンステレーション語）に多重分離する。ＱＡＭマッパ８２５は、セル語（コンステレーション語）を複素ＱＡＭシンボルにマッピングする。なお、複素ＱＡＭシンボルはセルとも称される。事実、ビット－セルデマルチプレクサ８２４は、ビットインターリーバの一部であるとみなされてもよい。この場合、ＤＶＢ－Ｔ２規格に基づくＢＩＣＭエンコーダは、図１に示される標準構成を備えるとみなすことができる。
　ＤＶＢ－Ｔ２規格において用いられるＬＤＰＣ符号は、巡回係数Ｑ＝３６０を有するＲＡ　ＱＣ　ＬＤＰＣ符号である。ＤＶＢ－Ｔ２規格では、符号語長として１６２００ビットと６４８００ビットの２つが定義されている。符号語長が１６２００ビットであるＬＤＰＣ符号および符号語長が６４８００ビットであるＬＤＰＣ符号を、本明細書では、１６Ｋ符号（または、１６Ｋ　ＬＤＰＣ符号）および６４Ｋ符号（または、６４Ｋ　ＬＤＰＣ符号）と称する。１つの符号語に含まれる巡回ブロック数は、１６Ｋ符号の場合は４５個、６４Ｋ符号の場合は１８０個である。これらの２つのブロック長（符号語長）に対応する使用可能な符号は、ＤＶＢ－Ｔ２規格であるＥＴＳＩ　ＥＮ　３０２　７５５の表Ａ．１～表Ａ．６に列挙されている。
　ビットインターリーバは、ＱＰＳＫより大きいコンステレーションに対してのみ利用され、パリティインターリーバ８２２、カラム‐ロウインターリーバ８２３、およびビット‐セルデマルチプレクサ８２４を備える。なお、ＤＶＢ－Ｔ２規格の定義では、ビット‐セルデマルチプレクサ８２４はビットインターリーバに含まれない。しかしながら、本発明は、コンステレーションマッピング前にＬＤＰＣ符号に施すインターリーブに関するものであるので、ビット‐セルデマルチプレクサ８２４もビットインターリーブの一部として取り扱うものとする。
　パリティインターリーバ８２２は、上述したように（図４および図５参照）、パリティビットの疑似巡回構造を明らかにするため、符号語のパリティビットの並び順を換えるパリティパーミュテーションを行う。
　カラム‐ロウインターリーバ８２３は、概念的には、ＬＤＰＣ符号語のビットを、インターリーバ行列の列に沿って書き込み、行に沿って読み出すことによって機能する。ＬＤＰＣ符号語に含まれる最初のビットが最初に書き込まれ、最初に読み出される。カラム‐ロウインターリーバ８２３は、ＬＤＰＣ符号語のビットを書き込んだ後、ビットの読み出しを開始する前に、その列に対してビットを所定数の位置だけ巡回的にずらす。これはＤＶＢ－Ｔ２規格においてカラムツイスト（column twisting）と呼ばれる。上記２つのＬＤＰＣ符号語長と様々なコンステレーションサイズとに対応するインターリーバ行列の列数Ｎｃと行数Ｎｒを以下の表１に示す。
Figure JPOXMLDOC01-appb-T000001
　２５６ＱＡＭコンステレーションで１６Ｋ符号の場合を除き、列数Ｎｃは、１つのコンステレーションのビット数の２倍である。この例外の理由は、ＬＤＰＣ符号語長である１６２００は、１６、即ち２５６ＱＡＭコンステレーションにおけるビット数の２倍、の倍数でないためである。
　カラム‐ロウインターリーバ８２３の１６Ｋ符号の符号語のビットの書き込み処理および読み出し処理を、列数が１２の場合について図９（ａ）、（ｂ）に、列数が８の場合について図１０（ａ）、（ｂ）に示す。各図において、小さな四角はそれぞれＬＤＰＣ符号語の１ビットに対応し、黒塗りの四角はＬＤＰＣ符号語の先頭ビットを示す。矢印は、ビットがインターリーバ行列に書き込まれ、インターリーバ行列から読み出される順序を示す。例えば、インターリーバ行列の列数が１２の場合、１６Ｋ符号の符号語のビットは、図９（ａ）に示すように、（行１、列１）、（行２、列１）、・・・、（行１３５０、列１）、（行１、列２）、・・・、（行１３５０、列１２）の順序で書き込まれ、図９（ｂ）に示すように、（行１、列１）、（行１、列２）、・・・、（行１、列１２）、（行２、列１）、・・・、（行１３５０、列１２）の順序で読み出される。なお、カラムツイスト処理は図９（ａ）、（ｂ）および図１０（ａ）、（ｂ）には示されていない。
　ＱＡＭマッピングに先立ち、ビット‐セルデマルチプレクサ８２４は、各ＬＤＰＣ符号語を多重分離することで複数の並列ビットストリームを得る。ストリームの数は、２５６ＱＡＭコンステレーションで１６Ｋ　ＬＤＰＣ符号の場合を除き、１つのＱＡＭコンステレーションにおいて符号化されるビット数Ｍの２倍、即ち２×Ｍである。また、２５６ＱＡＭコンステレーションで１６Ｋ　ＬＤＰＣ符号の場合、ストリームの数は、１つのＱＡＭコンステレーションにおいて符号化されるビット数Ｍである。１つのコンステレーションにおいて符号化されるＭビットを、セル語（または、コンステレーション語）と称する。以下のように、１６Ｋ　ＬＤＰＣ符号では、１つの符号語から得られるセル語の数は１６２００／Ｍである。
　ＱＰＳＫの場合、８１００セル
　１６ＱＡＭの場合、４０５０セル
　６４ＱＡＭの場合、２７００セル
　２５６ＱＡＭの場合、２０２５セル
　上記の表１によると、ＱＰＳＫより大きなコンステレーションについては、並列ストリームの数はカラム‐ロウインターリーバの列数に等しい。１６Ｋ　ＬＤＰＣ符号について、１６ＱＡＭコンステレーション、６４ＱＡＭコンステレーション、２５６ＱＡＭコンステレーションに対応するビット‐セルデマルチプレクサを、それぞれ、図１１、図１２、図１３に示す。なお、ビットの表記はＤＶＢ－Ｔ２規格で用いられているものである。
　ビット‐セルデマルチプレクサは、図１１（図１２、図１３）に示すように、シンプルデマルチプレクサ１１１０（１２１０、１３１０）とデマルチパーミュテーションユニット１１２０（１２２０、１３２０）を備える。
　ビット‐セルデマルチプレクサは、シンプルデマルチプレクサ１１１０（１２１０、１３１０）によって、インターリーブ処理が施されたＬＤＰＣ符号語を単に多重分離することに加え、デマルチパーミュテーションユニット１１２０（１２２０、１３２０）によって、多重分離された並列ビットストリームに対してその並び順を換えるパーミュテーション処理を行う。
　ただし、カラム‐ロウインターリーバが用いられている場合（１６ＱＡＭコンステレーション以上）、並列ビットストリームの数はカラム‐ロウインターリーバの列数と同一であるため、ビットストリームのパーミュテーションはカラム‐ロウインターリーバの列に対してその並び順を換えるパーミュテーションと同等である点を認識することが重要である。これが、ビット‐セルデマルチプレクサによるパーミュテーションをビットインターリーバの一部とみなすことができる、理由である。
　本質的に、ＤＶＢ－Ｔ２規格において用いられるビットインターリーバには２つの問題が付随する。
　１つ目の問題は、ＬＤＰＣ符号語における巡回ブロックの数がビットインターリーバ行列の列数の倍数でない場合、並列性が損なわれるという問題である。並列性が低下するとレイテンシが増大する。これは特にレシーバにおいて反復ＢＩＣＭ復号が用いられている場合に問題となる。この状況は、ＤＶＢ－Ｔ２規格の場合、ＬＤＰＣ符号語長とコンステレーションのサイズの組み合わせのいくつかで起こる。
　図１４および図１５は、１６Ｋ　ＬＤＰＣ符号において、それぞれインターリーバ行列の列数が８および１２である場合に起こる上記の状況を示す図である。１６ＱＡＭコンステレーションおよび２５６ＱＡＭコンステレーションでは、８列のインターリーバ行列が使用される。６４ＱＡＭコンステレーションでは、１２列のインターリーバ行列が使用される。グリッドはＬＤＰＣ符号語を表し、小さな四角はＬＤＰＣ符号語の１ビットを表し、行は巡回ブロックに対応し、列は複数の巡回ブロックにおいて互いに同一のビットインデックスを有するビットに対応する。黒塗りの四角は、インターリーバ行列の先頭行における８ビットおよび１２ビットを表している。なお、分かり易くするため、１つの巡回ブロックのビット数を３６０から７２に減らして図示しているものの、これにより理解度に影響が及ぶことはない。
　２つ目の問題は、ＤＶＢ－Ｔ２規格において、可能なビットインターリーバの構成の数が、ビットインターリーバ行列の列数によって制限されることである。
　ＤＶＢ－Ｔ２ビットインターリーバのさらなる問題は、カラムツイスト処理によって、パーミュテーションの規則性および並列性がさらに損なわれるということである。図１６および図１７は、それぞれ図１４および図１５と同様の状況を示しているが、カラムツイスト処理が適用されている点が異なる。１６Ｋ　ＬＤＰＣ符号でインターリーバ行列が８列の場合に、ＤＶＢ－Ｔ２ビットインターリーバにおいて用いられる列毎のカラムツイスト値は（０，０，０，１，７，２０，２０，２１）である。また、１６Ｋ　ＬＤＰＣ符号でインターリーバ行列が１２列の場合に、ＤＶＢ－Ｔ２ビットインターリーバにおいて用いられる列毎のカラムツイスト値は、（０，０，０，２，２，２，３，３，３，６，７，７）である。
　したがって、レイテンシを低減し並列性を高めたビットインターリーバを提供する必要がある。これらの特性は、特に反復ＢＩＣＭ復号において重要である。
　≪発明者が得た知見≫
　発明者は、鋭意研究を行った結果、以下の２つの条件が満たされるとき、非常に効率的なインターリーバが提供できるという知見を得た。
　（条件１）
　各コンステレーション語のＭ個のビットが、ＬＤＰＣ符号語のＭ個の異なる巡回ブロックにマッピングされる。これは、ＬＤＰＣ符号語のＭ個の異なる巡回ブロックから１ビットずつコンステレーション語にマッピングする、ことと等価である。この概要を図１８（ａ）に示す。
　（条件２）
　Ｍ個の巡回ブロックにマッピングされるすべてのコンステレーション語が、当該Ｍ個の巡回ブロックのみにマッピングされる。これは、ＱビットからなるＭ個の異なる巡回ブロックのＭ×Ｑ個のビットの全ては、Ｑ個のコンステレーション語にのみマッピングされる、ことと等価である。この概要を図１８（ｂ）に示す。
　上記条件では、ちょうどＱ個のコンステレーション語は、各Ｍ個の巡回ブロックにマッピングされていることになる。
　≪実施の形態（その１）≫
　以下、上記の条件１、条件２を満たすビットインターリーバ（並列ビットインターリーバ）の詳細について説明する。なお、以下において、実質的に同じ処理内容、および、同じ処理内容を行う構成ユニットには同じ符号を付す。
　本明細書では、Ｍ個の巡回ブロックよりなるグループのそれぞれ、または、Ｑ個のコンステレーション語よりなるグループのそれぞれを、セクション（または、インターリーバセクション）と呼ぶ。
　図１９および図２０は、本発明の一実施形態に係る、上記パラメータ（Ｑ＝８、Ｍ＝４、Ｎ＝１２）に対応する条件１、条件２を満たすビットインターリーバによるマッピングの機能を示す図および当該ビットインターリーバの一構成例を示すブロック図である。
　図１９および図２０では、ＱＣ－ＬＤＰＣ符号の符号語は、それぞれがＱ＝８個のビットからなるＮ＝１２個の巡回ブロックＱＢ１～ＱＢ１２で構成されている。２４個のコンステレーション語はそれぞれＭ＝４個のビットからなり、それぞれが２M＝１６個のコンステレーションポイントのいずれか１つを示す。ビットインターリーバは、Ｎ／Ｍ＝３個のセクションに分けられ、２４個のコンステレーション語はＮ／Ｍ＝３個のセクションのいずれか１つに関連付けられる。
　ビットインターリーバ２０００は、ビットパーミュテーションユニット２０１０を有し、ビットパーミュテーションユニット２０１０は互いに独立して（互いに依存せずに）動作するＮ／Ｍ（＝３）個のセクションパーミュテーションユニット２０２１、２０２２、２０２３を有する。なお、セクションパーミュテーションユニットを３つ備えるようにする代わりに、例えば１つのセクションパーミュテーションユニットを用いて処理対象を時系列に切り替えながら後述する３つのセクションパーミュテーション処理を行うようにしてもよい。
　セクションパーミュテーションユニット（２０２１、２０２２、２０２３）は、互いに独立して（互いに依存せずに）、８個のコンステレーション語（Ｃ１～Ｃ８、Ｃ９～Ｃ１６、Ｃ１７～Ｃ２４）の各々に、４個の巡回ブロック（ＱＢ１～ＱＢ４、ＱＢ５～ＱＢ８、ＱＢ９～ＱＢ１２）のそれぞれから１ビットずつマッピングされるように、４個の巡回ブロックの計３２個のビットに対してその並び順を換えるセクションパーミュテーション処理を施す。
　上述の２つの条件１、条件２は、単に、ビットインターリーバがＮ／Ｍ個の並列セクションに分けられることを保証するだけのものである。これらの並列セクションに対して施すセクションパーミュテーション処理に、互いに同じパーミュテーション規則が適用されてもよいし、互いに異なるパーミュテーション規則が適用されてもよいし、一部だけが互いに同じパーミュテーション規則が適用されてもよい。
　例えば、セクションパーミュテーションユニットは、巡回ブロックのＱ個のビット（ＬＤＰＣ復号処理において重要度が互いに等しい）を、Ｑ個のコンステレーション語の同じビットインデックスのビット（ロバストレベルが互いに等しい）にマッピングするようにしてもよい。それぞれの巡回ブロックにおいて、Ｑ個のビットは、順に、あるいはパーミュテーションされた順に並べることができる。後者を図２１（ａ）、（ｂ）を用いて、前者を図２２（ａ）、（ｂ）を用いて説明する。
　図２１（ａ）は、図２０のセクションパーミュテーションユニットの一構成例を示す図である。
　セクションパーミュテーションユニット２１０１は、巡回ブロック内パーミュテーションユニット２１１１～２１１４、およびカラム‐ロウパーミュテーションユニット２１３１を有する。なお、巡回ブロック内パーミュテーションユニットを４つ備えるようにする代わりに、例えば１つの巡回ブロック内パーミュテーションユニットを用いて処理対象を時系列に切り替えながら後述する４つの巡回ブロック内パーミュテーション処理を行うようにしてもよい。
　巡回ブロック内パーミュテーションユニット（２１１１～２１１４）は、巡回ブロック（ＱＢ１～ＱＢ４）のＱ個（８個）のビットに対してその並び順を換える巡回ブロック内パーミュテーション処理を施す。１つのセクション内の巡回ブロックに対して施す巡回ブロック内パーミュテーション処理に、例えば、互いに同じパーミュテーション規則が適用されてもよいし、互いに異なるパーミュテーション規則が適用されてもよいし、一部だけが互いに同じパーミュテーション規則が適用されてもよい。
　カラム‐ロウパーミュテーションユニット２１３１は、Ｍ×Ｑ個（３２個）のビットに対してこの並び順を換えるカラム‐ロウパーミュテーション処理を施す。詳述すれば、カラム‐ロウパーミュテーションユニット２１３１は、Ｍ×Ｑ個（３２個）のビットをＱ列Ｍ行（８列４行）の行列の行方向に書き込み、書き込んだＭ×Ｑ個（３２個）のビットを列方向に読み出すことと等価なカラム‐ロウパーミュテーション処理を行う。なお、カラム‐ロウパーミュテーションユニット２１３１によるカラム‐ロウパーミュテーション処理は、図９（ａ）、（ｂ）の１２列１３５０行がＱ列Ｍ行に置き換わり、書き込み処理が列方向から行方向に、読み出し処理が行方向から列方向に換わったものである。
　図２１（ｂ）は、図２１（ａ）のセクションパーミュテーションユニットによるマッピングの機能を示す図である。図２１（ｂ）では、各コンステレーション語のＭ＝４個のビットがｂ１～ｂ４で示されている。
　ただし、セクションパーミュテーション処理において巡回ブロック内パーミュテーション処理が実施されなくてもよい。
　図２０のセクションパーミュテーションの別の例である、巡回ブロック内パーミュテーション処理を実施しないセクションパーミュテーションユニットの一構成例およびこのセクションパーミュテーションユニットによるマッピングの機能を図２２（ａ）および図２２（ｂ）に示す。セクションパーミュテーションユニット２２０１は、カラム‐ロウパーミュテーションユニット２１３１を有し、カラム‐ロウパーミュテーション処理のみ行う。図２２（ｂ）では、各コンステレーション語のＭ＝４個のビットがｂ１～ｂ４で示されている。
　ただし、巡回ブロックＱＢ５～ＱＢ８、ＱＢ９～ＱＢ１２に対して、図２１および図２２でそれぞれ説明したセクションパーミュテーションが行われるようにしてもよい。
　本発明の他の実施の形態では、ビットインターリーバは、セクションパーミュテーション処理を行う前に、付加的にＮ個の巡回ブロックに対してその並び順を換える巡回ブロックパーミュテーション処理を行う。付加的に巡回ブロックパーミュテーション処理を施すビットインターリーバの一構成例を図２３に示す。ここでの巡回ブロックパーミュテーションは、ＤＶＢ－Ｔ２規格におけるビット‐セルデマルチプレクサによるパーミュテーションと同様の役割を果たすものである。
　図２３に示すビットインターリーバ２３００は、巡回ブロックパーミュテーションユニット２３１０と、ビットパーミュテーションユニット２０１０（セクションパーミュテーションユニット２０２１～２０２３を含む）を備える。
　巡回ブロックパーミュテーションユニット２３１０は、巡回ブロックＱＢ１～ＱＢ１２に対してその並び順を換える巡回ブロックパーミュテーション処理２３１１～２３１８を施す。なお、巡回ブロックパーミュテーション処理２３１１～２３１８で用いられるパーミュテーション規則は互いに同じである。
　Ｎ個の巡回ブロックに対して施す巡回ブロックパーミュテーションは、それによりＬＤＰＣ符号語のビットをコンステレーションのビットに最適にマッピングすることが可能となり、受信性能の最適化につながるため、特に有益である。
　図２４は、図２３のビットインターリーバの一構成例を示すブロック図である。図２４のビットインターリーバ２４００は、下記のステージＡ、Ｂ、Ｃの３つのパーミュテーション処理を実施する。
　ステージＡ：巡回ブロック（間）パーミュテーション
　ステージＢ：巡回ブロック内パーミュテーション
　ステージＣ：カラム‐ロウパーミュテーション
　ここで、巡回ブロック（間）パーミュテーションは符号語を構成するＮ個の巡回ブロックの並び順を換えるパーミュテーションであり、巡回ブロック内パーミュテーションは巡回ブロックを構成するＱ個のビットの並び順を換えるパーミュテーションであり、カラム‐ロウパーミュテーションは、セクションを構成するＭ×Ｑ個のビットの並び順を換えるパーミュテーションである。
　図２４に示すビットインターリーバ２４００は、巡回ブロックパーミュテーションユニット２３１０と、ビットパーミュテーションユニット２０１０（セクションパーミュテーションユニット２１０１～２１０３）を備える。セクションパーミュテーションユニット２１０１（２１０２、２１０３）は、巡回ブロック内パーミュテーションユニット２１１１～２１１４（２１１５～２１１８、２１１９～２１２２）と、カラム‐ロウパーミュテーションユニット２１３１（２１３２、２１３３）を備える。
　ビットインターリーバ２４００は、巡回ブロックパーミュテーションユニット２３１０によって巡回ブロック（間）パーミュテーションを行い（ステージＡ）、巡回ブロック内パーミュテーションユニット２１１１～２１２２によって巡回ブロック内パーミュテーションを行い（ステージＢ）、カラム‐ロウパーミュテーションユニット２１３１～２１３３）によってカラム‐ロウパーミュテーションを行う（ステージＣ）。
　図２４に示すビットインターリーバから巡回ブロック内パーミュテーションユニット２１１１～２１２２を取り除いて、巡回ブロック内パーミュテーションを行わないように、ビットインターリーバを構成してもよい。また、ビットインターリーバは、巡回ブロック内パーミュテーションを、巡回ブロック（間）パーミュテーションの後に実施する代わりに、巡回ブロック（間）パーミュテーションの前に実施してもよく、巡回ブロック（間）パーミュテーションの前後で実施するようにしてもよい。
　なお、複数の巡回ブロック内パーミュテーションユニットは互いに同様の構成であってもよい。このため、複数の巡回ブロック内パーミュテーションユニットは同一の機能リソース（ハードウェアブロックなど）によって実装可能である。また、複数の巡回ブロック内パーミュテーションは巡回的なシフト処理からなっていてもよく、この場合、バレルシフタを用いた効率的なハードウェア実装が可能となる。ＬＤＰＣデコーダに用いているバレルシフタを利用して実装することも可能である。
　以下、条件１、条件２を満たすビットインターリーブ処理を行うビットインターリーバを含むトランスミッタの一構成例について図２５を用いて説明する。
　図２５は、本発明のさらに他の実施形態に係るトランスミッタの一構成例を示すブロック図である。図２５に示すトランスミッタ２５００は、ＢＩＣＭエンコーダ（ＬＤＰＣエンコーダ２５１０、ビットインターリーバ２５２０、コンステレーションマッパ２５３０を含む）と、モジュレータ２５４０を備える。
　ＬＤＰＣエンコーダ２５１０は、入力ブロックをＱＣ－ＬＤＰＣ符号を用いて符号語に符号化し、符号語をビットインターリーバ２５２０へ出力する。
　ビットインターリーバ２５２０は、ＬＤＰＣエンコーダ２５１０からＱＣ－ＬＤＰＣ符号の符号語を受け取る。この符号語は、Ｎ＝１２個の巡回ブロックからなり、各巡回ブロックはＱ＝８個のビットからなる。そして、ビットインターリーバ２５２０は、符号語のビットに対してその並び順を換えるビットインターリーブ処理を施す。ビットインターリーバ２５２０は、ビットインターリーブ処理が施された符号語を、それぞれＭ＝４個のビットよりなり、それぞれが２M＝１６個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割してコンステレーションマッパ２５３０へ出力する。ただし、ビットインターリーバ２５２０は、ビットインターリーブ処理として、例えば図１９から図２２で説明した、または、その変形として説明したビットパーミュテーション処理を行う。または、ビットインターリーバ２５２０は、ビットインターリーブ処理として、ビットパーミュテーション処理に加えて、例えば図２３から図２４で説明した、または、その変形として説明した巡回ブロックパーミュテーション処理を追加的に行ってもよい。
　コンステレーションマッパ２５３０は、ビットインターリーバ２５２０からコンステレーション語を受け取り、受け取ったコンステレーション語に対してコンステレーションマッピング処理を行う。
　モジュレータ２７４０は、直交周波数分割多重（orthogonal frequency division multiplexing：ＯＦＤＭ）変調などを行って送信信号を生成する。
　以下、条件１、条件２を満たすビットインターリーブ処理を行うビットインターリーバを含むＢＩＣＭエンコーダの一実装例について図２６を用いて説明する。
　図２６は、本発明のさらに他の実施の形態に係るＢＩＣＭエンコーダの一実装例を示すブロック図である。図２６のＢＩＣＭエンコーダ２６００は、上記パラメータ（Ｑ＝８、Ｎ＝１２、Ｍ＝４）に対応するものである。
　図２６に示すＢＩＣＭエンコーダ２６００は、メインメモリ２６０１、ＬＤＰＣコントローラ２６１１、ローテータ２６１２、検査ノードプロセッサ群２６１３、デローテータ２６１４、ＱＢカウンタ２６３１、テーブル２６３２、インターリーバ２６３３、レジスタ群２６３４、インターリーバ２６３５、およびマッパ群２６５１を備える。
　図２６では、Ｑ＝８であることを考慮して、メインメモリ２６０１の読み出しが８ビットずつ行われ、検査ノードプロセッサ群２６１３には８個の検査ノードプロセッサがあり、マッパ群２６５１には８個のマッパが存在する。また、Ｍ＝４であることを考慮して、レジスタ群２６３４には４個のレジスタがある。
　メインメモリ２６０１は、送信すべきビット列を例えば入力プロセシングユニット（不図示）から受け取り、受け取ったビット列を保持する。
　ＬＤＰＣコントローラ２６１１は、メインメモリ２６０１に対して読み出しアドレスを出力し、これによりメインメモリ２６０１はビット列の先頭から８ビットずつローテータ２６１２へ出力する。ローテータ２６１２は、ＬＤＰＣコントローラ２６１１による制御を受けて、メインメモリ２６０１から供給される８ビットを所定数巡回シフトし、巡回シフト後の８ビットを検査ノードプロセッサ群２６１３の各検査ノードプロセッサに対して１ビットずつ出力する。各検査ノードプロセッサ群２６１３の各検査ノードプロセッサは、ＬＤＰＣコントローラ２６１１による制御を受けて、入力された１ビットに対して検査ノード処理を行い、１ビットの処理結果をデローテータ２６１４へ出力する。デローテータ２６１４は、ＬＤＰＣコントローラ２６１１による制御を受けて、検査ノードプロセッサ群２６１３から受け取った８ビットをローテータ２６１２による巡回シフトを打ち消すように所定数巡回シフトし、巡回シフト後の８ビットをメインメモリ２６０１へ出力する。ＬＤＰＣコントローラ２６１１は、メインメモリ２６０１に対して書き込みアドレスを出力し、これによりメインメモリ２６０１はデローテータ２６１４から供給される８ビットを保持する。ただし、ＬＤＰＣコントローラ２６１１、ローテータ２６１２、検査ノードプロセッサ群２６１３、およびデローテータ２６１４が、図２５におけるＢＩＣＭエンコーダのＬＤＰＣエンコーダ２５１０を構成する。
　ＱＢカウンタ２６３１は０から１１までカウントするものであり、カウンタ値をテーブル２６３２へ出力する。なお、ＱＢカウンタ２６３１によるカウント動作はＮ＝１２を考慮したものである。
　テーブル２６３２は、巡回ブロックパーミュテーションの規則を記憶した単純なルックアップテーブルである。つまり、テーブル２６３２は、Ｎ＝１２個の巡回ブロックの読み出し順序の情報（ＱＢカウンタ２６３１による１２個のカウンタ値にそれぞれ異なる巡回ブロックを対応付けた情報）を保持している。テーブル２６３２は、ＱＢカウンタ２６３１から供給されるカウンタ値に対応した巡回ブロック１個分のビット（Ｑ＝８個のビット）がメインメモリ２６０１からインターリーバ２６３３へ供給されるように、メインメモリ２６０１に対して読み出しアドレスを出力する。これにより、メインメモリ２６０１はＱＢカウンタ２６３１のカウンタ値に対応した巡回ブロック１個分のビットをインターリーバ２６３３へ出力する。なお、このテーブル２６３２の処理によって巡回ブロックパーミュテーション（ステージＡ）が実現される。
　インターリーバ２６３３は、メインメモリ２６０１から供給された巡回ブロック１個分のビットを所定数巡回シフトさせて、レジスタ群２６３４の１段目のレジスタに出力する。なお、このインターリーバ２６３３の処理によって巡回ブロック内パーミュテーション（ステージＢ）が実現される。ただし、レジスタ群２６３４の各レジスタは制御パルスを受けたタイミングで巡回ブロック１個分のビットを保持し、保持した巡回ブロック１個分のビットを次に制御パルスを受け取るまで出力し続ける。
　ＱＢカウンタ２６３１のカウンタ値「０」～「３」に対して上記の処理内容が実施されると、インターリーバ２６３５には巡回ブロック４個分のビット（３２個のビット）が入力される。このタイミングで、インターリーバ２６３５は、入力された巡回ブロック４個分のビットに対してインターリーブ処理を施してマッパ群２６５１の各マッパにコンステレーション語の１個分のビット（Ｍ＝４個のビット）を出力する。インターリーブ処理により、各マッパには、レジスタ群２６３４の４個のレジスタのそれぞれから１ビットずつ計４ビットが供給される。なお、インターリーバ２６３５の処理によってカラム－ロウパーミュテーション（ステージＣ）が実現される。
　ただし、ＱＢカウンタ２６３１、テーブル２６３２、インターリーバ２６３３、レジスタ群２６３４、及びインターリーバ２６３５が、図２５におけるＢＩＣＭエンコーダのビットインターリーバ２５２０を構成する。
　マッパ群２６５１の各マッパはインターリーバ２６３５から供給された４個のビットをコンステレーションにマッピングし、マッピング結果を出力する。ただし、マッパ群２６５１が、図２５におけるＢＩＣＭエンコーダのコンステレーションマッパ２５３０を構成する。
　１つの符号語に対して、上記一連の処理がＱＢカウンタ２６３１のカウンタ値「０」から「３」、「４」から「７」、「８」から「１１」の計３回行われる。
　なお、図２６の一実装例では、並列に動作するＱ個のマッパを含むが、より並列度を低く、又は、高くして、ＢＩＣＭエンコーダを実装することも可能である。例えば、ビットインターリーバにおける並列インターリーバセクションの数、すなわち、Ｎ／Ｍを増加させることによって、並列性を簡単に上げることができることは容易に分かる。このような手法では、Ｑ×Ｎ／Ｍ個のマッパを並列にすることによって並列化を最大化することができる。ビットインターリーバにはそのような並列性を何の障害もなく実現することができるというメリットがある。
　以下、条件１、条件２を満たすビットインターリーブ処理を施すビットインターリーバを含むトランスミッタからの信号を受信するレシーバについて図面を用いて説明する。
　図２７は、本発明のさらに他の実施の形態に係る非反復ＢＩＣＭデコーダを有するレシーバの一構成例を示すブロック図である。レシーバは、トランスミッタと逆の動作を行う。
　図２７に示すレシーバ２７００は、モジュレータ２７１０、および非反復ＢＩＣＭデコーダ（コンステレーションデマッパ２７２０、およびビットデインターリーバ２７３０、ＬＤＰＣデコーダ２７４０を含む）を備える。
　デモジュレータ２７１０は、ＯＦＤＭなどによる復調処理を行い、復調処理結果を出力する。
　非反復ＢＩＣＭデコーダのコンステレーションデマッパ２７２０は、モジュレータ２７１０からの入力に対してデマッピング処理を施して所謂ソフトビット列を生成し、生成したソフトビット列をコンステレーションデマッパ２７３０へ出力する。各ソフトビットは各ビットが０になるか１になるかの確率を示す尺度である。通常、ソフトビットは対数尤度比（ｌｏｇｌｉｋｅｌｉｈｏｏｄ　ｒａｔｉｏｓ：　ＬＬＲｓ）で表され、以下のように定義される。
　ＬＬＲ（ｂ）＝ｌｎ［ｐ（ｂ＝０）／ｐ（ｂ＝１）］
　ｐ（ｂ＝０）はビットｂが０である確率を示し、ｐ（ｂ＝１）はビットｂが１である確率を示す。ただし、ｐ（ｂ＝０）＋ｐ（ｂ＝１）＝１が成り立つ。
　ビットデインターリーバ２７３０は、コンステレーションデマッパ２７２０から出力されるソフトビット列に対して、図２５のトランスミッタ内のビットインターリーバがビット列に対して施したビットインターリーブ処理を打ち消して元の並びに戻すインターリーブ処理（ビットデインターリーブ処理）を行う。
　ＬＤＰＣデコーダ２７４０は、ビットデインターリーバ２７３０からビットデインターリーブが施されたソフトビット列を受け取り、受け取ったソフトビット列を用いてＬＤＰＣ復号処理を行う。
　顕著な受信性能の向上が得られる技法の一つとして、反復ＢＩＣＭ復号処理がある。反復ＢＩＣＭデコーダについて図２８を用いて説明する。
　図２８は、本発明のさらに他の実施の形態に係る反復ＢＩＣＭデコーダを有するレシーバの一構成例を示すブロック図である。レシーバは、トランスミッタと逆の動作を行う。
　図２８に示すレシーバ２８００は、モジュレータ２７１０、および反復ＢＩＣＭデコーダ（コンステレーションデマッパ２７２０、ビットデインターリーバ２７３０、ＬＤＰＣデコーダ２７４０、減算ユニット２７６０、ビットインターリーバ２７５０）を備える。
　図２８のレシーバ２８００は、コンステレーションデマッパ２７２０によってコンステレーションデマッピング処理、ビットデインターリーブ２７３０によるビットデインターリーブ処理、ＬＤＰＣデコーダ２７４０によるＬＤＰＣ復号処理を行う。
　ＬＤＰＣ復号の反復処理を１回または複数回実行した後、減算ユニット２７６０がＬＤＰＣデコーダ２７４０の出力からＬＤＰＣデコーダ２７４０の入力を減算し、減算の結果得られた外部情報（extrinsic information）をビットインターリーバ２７５０へ出力する。ビットインターリーバ２７５０は、外部情報に対して、図２５のトランスミッタ内のビットインターリーバがビット列に対して施したビットインターリーブ処理と同じインターリーブ規則のインターリーブ処理を行う。そして、ビットインターリーバ２７５０は、インターリーブ処理を施した外部情報をコンステレーションデマッパ２７２０へフィードバックする。コンステレーションデマッパ２７２０は、フィードバックされた外部情報を事前情報（a-priori information）として用いて、より信頼性の高いＬＬＲ値を算出する。そして、ビットデインターリーバ２７３０は、新たに算出されたＬＬＲ値に対して図２５のトランスミッタ内のビットインターリーバがビット列に対して施したビットインターリーブ処理を打ち消して元の並びに戻すインターリーブ処理（ビットデインターリーブ処理）を行う。ＬＤＰＣデコーダ２７４０は、ビットデインターリーブ処理が施されたＬＬＲ値を用いてＬＤＰＣ復号処理を行う。
　図２８に示すように、反復復号のループは、四つの要素、すなわち、コンステレーションデマッパ２７２０、ビットデインターリーバ２７３０、ＬＤＰＣデコーダ２７４０、およびビットインターリーバ２７５０からなる。ビットデインターリーバ２７３０とビットインターリーバ２７５０は、レイテンシが非常に低く、理想的にはゼロであって、かつ簡易な構成であれば、レシーバの効率的な実装が可能となる。上述したビットデインターリーバ２７３０とビットインターリーバ２７５０は両方の条件を満たす。
　非常に効率的な並列実装を実現する反復ＢＩＣＭデコーダの一実装例について図２９を用いて説明する。
　図２９は、本発明のさらに他の実施の形態に係るＢＩＣＭデコーダの一実装例を示すブロック図である。図２９のＢＩＣＭデコーダ２９００は、上記パラメータ（Ｑ＝８、Ｎ＝１２、Ｍ＝４）に対応するものである。
　図２９に示すＢＩＣＭデコーダ２９００は、メインＬＬＲメモリ２９０１、バッファＬＬＲメモリ２９０２、ＬＤＰＣコントローラ２９１１、ローテータ２９１２、検査ノードプロセッサ群２９１３、デローテータ２９１４、ＱＢカウンタ２９３１、テーブル２９３２、減算ユニット２９３３、インターリーバ２９３４、レジスタ群２９３５、インターリーバ２９３６、デマッパ群２９３７、デインターリーバ２９３８、レジスタ群２９３９、デインターリーバ２９４０、および遅延ユニット２９４１を備える。
　図２９では、Ｑ＝８であることを考慮して、メインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２の読み出しが８個のＬＬＲ値ずつ行われ、検査ノードプロセッサ群２９１３には８個の検査ノードプロセッサがあり、デマッパ群２９５１には８個のデマッパが存在する。また、Ｍ＝４であることを考慮して、レジスタ群２９３５、２９７２には４個のレジスタがある。
　デマッパ群２９３７の各デマッパは、デモジュレータ（不図示）の出力を用いてデマッピング処理を行い、これにより得られたＬＬＲ値をデインターリーバ２９３８へ出力する。ただし、デマッパ群２９３７が、図２８における反復ＢＩＣＭデコーダのコンステレーションデマッパ２７２０を構成する。
　デインターリーバ２９３８は、ＬＬＲ値に対してデインターリーブ処理（トランスミッタによるステージＣによるインターリーブを打ち消すインターリーブ処理）を施し、デインターリーブ後のＬＬＲ値をレジスタ群２９３９の各レジスタに出力する。ただし、レジスタのそれぞれには巡回ブロック１個分のＬＬＲ値（８個のＬＬＲ値）が格納される。レジスタ群２９３９では、レジスタに保持された巡回ブロック１個分のＬＬＲ値が順次後段に出力され、各レジスタの保持内容が順次更新されていく。デインターリーバ２９４０は、供給される巡回ブロック１個分のＬＬＲ値（８個のＬＬＲ値）に対してインターリーブ処理（トランスミッタによるステージＢによるインターリーブを打ち消すインターリーブ処理）を施し、テーブル２９３２の保持内容（後述）に従ってメインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２に書き込む。なお、テーブル２９３２の保持内容に従うメインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２への書き込みより、トランスミッタによるステージＡによるインターリーブを打ち消すインターリーブ処理が実現される。
　このようにして、メインＬＬＲメモリ２９０１は、デインターリーブ処理後のＬＬＲ値を記憶し、ＬＤＰＣデコーダ（ＬＤＰＣコントローラ２９１１、ローテータ２９１２、検査ノードプロセッサ群２９１３、デローテータ２９１４）によっても用いられる。ＬＤＰＣ復号処理は、１または複数の反復によりなる反復処理である。ＬＤＰＣ復号処理の各反復において、メインＬＬＲメモリ２９０１内のＬＬＲ値が更新される。反復ＢＩＣＭ復号処理に必要な外部情報を算出するため、古いＬＬＲ値はバッファＬＬＲメモリ２９０２に保持される。
　ここで、ＬＤＰＣデコーダの処理を記載する。
　ＬＤＰＣコントローラ２９１１は、ＬＤＰＣ符号のパリティチェック行列に従ってメインＬＬＲメモリ２９０１に対して読み出しアドレスを出力し、これによりメインＬＬＲメモリ２９０１は巡回ブロック１個分ずつＬＬＲ値をローテータ２９１２へ順次出力する。ローテータ２９１２は、ＬＤＰＣコントローラ２９１１による制御を受けて、メインＬＬＲメモリ２９０１から順次供給される巡回ブロック１個分のＬＬＲ値を所定数巡回シフトし、巡回シフト後のＬＬＲ値を検査ノードプロセッサ群２９１３の各検査ノードプロセッサに対して１個ずつ順次出力する。各検査ノードプロセッサ群２９１３の各検査ノードプロセッサは、ＬＤＰＣコントローラ２９１１による制御を受けて、順次入力された一連のＬＬＲ値に対して検査ノード処理を行う。次に、検査ノードプロセッサ群２９１３の各検査ノードプロセッサは、ＬＤＰＣコントローラ２９１１による制御を受けて、検査ノード処理の結果である一連のＬＬＲ値を順次出力する。デローテータ２９１４は、ＬＤＰＣコントローラ２９１１による制御を受けて、検査ノードプロセッサ群２９１３から順次受け取った巡回ブロック１個分の処理結果をローテータ２９１２による巡回シフトを打ち消すように所定数巡回シフトし、巡回シフト後の処理結果をメインＬＬＲメモリ２９０１へ順次出力する。ＬＤＰＣコントローラ２９１１は、ＬＤＰＣ符号のパリティチェック行列に従ってメインＬＬＲメモリ２９０１に対して書き込みアドレスを出力し、これによりメインＬＬＲメモリ２９０１はデローテータ２９１４から順次供給される巡回ブロック１個分の処理結果を保持する。ＬＤＰＣコントローラ２９１１は、ＬＤＰＣ符号のパリティチェック行列に従って、以上の処理を繰り返して実行する。
　ＬＤＰＣ反復処理を所定の回数実行した後、ＢＩＣＭ反復処理が実行される。ＬＤＰＣおよびＢＩＣＭ反復処理を、それぞれ、内的反復処理および外的反復処理とも呼ぶ。なお、これら二種類の反復処理をオーバーラップさせて実装することも可能である。これにより、収束のスピードを上げることができる。ＢＩＣＭおよびＬＤＰＣ復号処理は、当技術分野において周知であるため、詳細な説明は省略する。
　ＱＢカウンタ２９３１は０から１１までカウントするものであり、カウンタ値をテーブル２９３２へ出力する。なお、ＱＢカウンタ２９３１によるカウント動作はＮ＝１２を考慮したものである。
　テーブル２９３２は、巡回ブロックパーミュテーションの規則を記憶した単純なルックアップテーブルである。つまり、テーブル２９３２は、Ｎ＝１２個の巡回ブロックの読み出し順序（書き込み順序）の情報（ＱＢカウンタ２６３１による１２個のカウンタ値にそれぞれ異なる巡回ブロックを対応付けた情報）を保持している。テーブル２９３２は、ＱＢカウンタ２９３１から供給されるカウンタ値に対応した巡回ブロック１個分のＬＬＲ値がメインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２から減算ユニット群２９３３へ供給されるように、メインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２に対して読み出しアドレスを出力する。これにより、メインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２はそれぞれＱＢカウンタ２９３１のカウンタ値に対応した巡回ブロック１個分のＬＬＲ値を減算ユニット２９３４へ出力する。ここで、メインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２からのＬＬＲ値の読み出し位置と、メインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２への当該ＬＬＲ値の書き込み位置とが一致するように、遅延ユニット２９４１よる遅延調整が施される。なお、このテーブル２９３２の処理によって巡回ブロックパーミュテーション（ステージＡ）に相当するパーミュテーションが実現される。
　減算ユニット群の各減算ユニット２９３３は、メインＬＬＲメモリ２９０１の出力からからバッファＬＬＲメモリ２９０２の出力を減算し、減算の結果得られた巡回ブロック１個分の外部情報（８個の外部情報）をインターリーバ２９３４に出力する。
　インターリーバ２９３４は、減算ユニット２９３３から供給された巡回ブロック１個分の外部情報を、所定数巡回シフトさせて、レジスタ群２９３５の１段目のレジスタに出力する。なお、このインターリーバ２９３４の処理によって巡回ブロック内パーミュテーション（ステージＢ）に相当する処理が実現される。ただし、レジスタ群２９３５の各レジスタは制御パルスを受けて８個のビットを保持し、保持した８個のビットを次に制御パルスを受け取るまで出力し続ける。
　ＱＢカウンタ２９３１のカウンタ値「０」～「３」に対して上記の処理内容が実施されると、インターリーバ２９３６には巡回ブロック４個分の外部情報（３２個の外部情報）が入力される。このタイミングで、インターリーバ２９３６は、入力された巡回ブロック４個分の外部情報に対してインターリーブ処理を施して、デマッパ群２９３７の各デマッパにコンステレーション語の１個分の外部情報（Ｍ＝４個の外部情報）を出力する。インターリーブ処理により、デマッパ群２９５１の各デマッパには、レジスタ群２９３５の４個のレジスタのそれぞれから１個ずつ計４個の外部情報が供給される。なお、インターリーバ２９３６の処理によってカラム－ロウパーミュテーション（ステージＣ）に相当する処理が実現される。
　ただし、ＱＢカウンタ２９３１、テーブル２９３２、インターリーバ２９３４、レジスタ群２９３５、及びインターリーバ２９３６が、図２８におけるＢＩＣＭデコーダのビットインターリーバ２７５０を構成する。
　デマッパ群２９３７の各デマッパは、インターリーバ２９３６から供給された４個の外部情報を事前情報として用いてデマッピング処理を行い、新たなＬＬＲ値をデインターリーバ２９３８へ出力する。
　デインターリーバ２９３８は、ＬＬＲ値に対してデインターリーブ処理（トランスミッタによるステージＣによるインターリーブを打ち消すインターリーブ処理）を施し、デインターリーブ後のＬＬＲ値をレジスタ群２９３９の各レジスタに出力する。ただし、レジスタのそれぞれには巡回ブロック１個分のＬＬＲ値（８個のＬＬＲ値）が格納される。レジスタ群２９３９では、レジスタに保持された巡回ブロック１個分のＬＬＲ値が順次後段に出力され、各レジスタの保持内容が順次更新されていく。デインターリーバ２９４０は、供給される巡回ブロック１個分のＬＬＲ値（８個のＬＬＲ値）に対してデインターリーブ処理（トランスミッタによるステージＢによるインターリーブを打ち消すインターリーブ処理）を施し、メインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２に出力する。メインＬＬＲメモリ２９０１およびバッファＬＬＲメモリ２９０２は、テーブル２９３２から遅延ユニット２９４１を介して書き込みアドレスを受け取り、受け取った書き込みアドレスに従い、デインターリーバ２９４０から受け取った巡回ブロック１個分のＬＬＲ値（８個のＬＬＲ値）を保持する。テーブル２９３２に従った書き込み処理により、トランスミッタによるステージＡによるインターリーブを打ち消すインターリーブ処理（デインターリーブ処理）が実現される。
　１つの符号語に対して、上記一連の処理がＱＢカウンタ２９３１のカウンタ値「０」から「３」、「４」から「７」、「８」から「１１」の計３回行われる。
　ただし、ＱＢカウンタ２９３１、テーブル２９３２、デインターリーバ２９３８、レジスタ群２９３９、及びデインターリーバ２９４０が、図２８におけるＢＩＣＭデコーダのビットデインターリーバ２７３０を構成する。
　インターリーバ２９３４およびデインターリーバ２９４０は再構成可能であり、一定のハードウェアコストがかかるが、コストは入念な設計によって最小限に抑えることができる。インターリーバ２９３６およびデインターリーバ２９３８は、カラム‐ロウパーミュテーションを実装するものであり、このパーミュテーションは所定のコンステレーションサイズについて一定である。したがって、実装コストは小さい。
　なお、図２９の一実装例では、並列に動作するＱ個のデマッパを含むが、より並列度を低く、又は、高くして、反復ＢＩＣＭデコーダを実装することも可能である。例えば、ビットインターリーバにおける並列インターリーバセクションの数、すなわち、Ｎ／Ｍを増加させることによって、並列性を簡単に上げることができることは容易に分かる。このような手法では、Ｑ×Ｎ／Ｍ個のデマッパを並列にすることによって並列化を最大化することができる。上述したビットインターリーバにはそのような並列性を何の障害もなく実現することができるというメリットがある。

　≪発明者によるさらなる検討≫
　上述した条件１、条件２を満たすインターリーバ（並列インターリーバ）では、コンステレーション語のビット数Ｍが巡回ブロック数Ｎの約数になることを前提としている。しかしながら、常に、ＭがＮの約数になるとは限らない。例として、ＤＶＢ－Ｔ２規格で使用される１６Ｋ　ＬＤＰＣ符号を挙げることができ、１６Ｋ　ＬＤＰＣ符号の符号語はＮ＝４５個の巡回ブロックを有する。ＭがＮの約数にならない場合、Ｍが偶数であるＱＡＭコンステレーションなどの正方形コンステレーションに対するマッピングは容易ではない。
　従って、Ｎ個の巡回ブロックから１以上の巡回ブロックを除外し、残った巡回ブロックのみに対して上記の実施の形態（その１）で説明したインターリーバ（並列インターリーバ）を適用することは、特有の解決方法であると言える。
　言い換えると、ビットインターリーバは、Ｎ個の巡回ブロックの中からコンステレーション語のビット数Ｍの倍数となるＮ’個の巡回ブロックを選択する。ビットインターリーバは、選択したＮ’個の巡回ブロックを、それぞれがＭ個の巡回ブロックを含むように、Ｎ’／Ｍ個のセクションに分割し、各セクションに対してセクションパーミュテーションを施す。除外された（選択されなかった）巡回ブロックのビットは、インターリーブされなくてもよいし、インターリーブされてもよい。

　特に、実施の形態に係るビットインターリーブ方法は、疑似巡回低密度パリティチェック符号を用いた通信システムにおけるビットインターリーブ方法であって、前記ビットインターリーブ方法は、それぞれがＱ個のビットからなるＮ個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信する受信ステップと、前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施すビットパーミュテーションステップと、前記ビットパーミュテーション処理が施された符号語を、それぞれがＭ個のビットよりなり、それぞれが２M個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割する分割ステップと、を有し、Ｎ個の巡回ブロックの中から、Ｍ（Ｍはコンステレーション語あたりのビット数である。）の倍数となるＮ’個の巡回ブロックのサブセットを選択する選択ステップと、前記ビットパーミュテーション処理が施される前の前記符号語はＮ’／Ｍ個のセクションに分割され、各前記セクションはＭ個の前記巡回ブロックからなり、各前記コンステレーション語は、前記Ｎ’／Ｍ個のセクションのうちの一つと関連付けられており、前記ビットパーミュテーションステップは、各前記コンステレーション語が、関連付けられている前記セクション中のＭ個の異なる前記巡回ブロックのそれぞれの１個のビットからなる計Ｍ個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているＱ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。

　同様に、実施の形態に係るビットインターリーバは、疑似巡回低密度パリティチェック符号を用いる通信システムにおけるビットインターリーバであって、前記ビットインターリーバは、それぞれがＱ個のビットからなるＮ個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信し、前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施し、前記ビットパーミュテーション処理が施された符号語を、それぞれがＭ個のビットよりなり、それぞれが２M個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割されるように出力するビットパーミュテーション部と、Ｎ個の巡回ブロックの中から、Ｍ（Ｍはコンステレーション語あたりのビット数である。）の倍数となるＮ’個の巡回ブロックのサブセットを選択する選択部と、を備え、前記ビットパーミュテーション処理が施される前の前記符号語はＮ’／Ｍ個のセクションに分割され、各前記セクションはＭ個の前記巡回ブロックからなり、各前記コンステレーション語はＮ’／Ｍ個の前記セクションのうちのいずれか１つと関連付けられており、前記ビットパーミュテーション部は、各前記コンステレーション語が、関連付けられている前記セクション中のＭ個の異なる前記巡回ブロックのそれぞれの１個のビットからなる計Ｍ個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているＱ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。

　また、前記符号語のビットは、前記選択された前記Ｎ’個の巡回ブロックのサブセットに含まれず、ビットの並び順を換える対象とされないままにされるビット群、または、前記選択された前記Ｎ’個の巡回ブロックのサブセットに含まれず、選択されなかった巡回ブロックのみに適用される、前記ビットパーミュテーション処理からは独立したビットの並び順を換える対象となるビット群を含むとしても構わない。
　この構成によれば、ビットインターリーブを最大化できる。

　例えば、除外される巡回ブロックは、変数ノードの重みが最も小さい巡回ブロックであってもよい。ＲＡ　ＱＣ　ＬＤＰＣ符号（図５参照）の場合、例えば、除外される巡回ブロックは、バリティ部分（重み２の変数ノードを有する）の巡回ブロックであってもよく、この場合、例えば符号語の最後から１以上の巡回ブロックであってもよい。

　また、前記選択ステップは、各巡回ブロックに含まれるビットの重要度に基づいて、前記巡回ブロックを選択するとしても構わない。
　また、前記各巡回ブロックに含まれるビットの重要度は、関連するパリティビットの数に基づいて決定されるとしても構わない。
　また、前記符号語は、リピートアキュミュレート疑似巡回低密度パリティチェック符号であって、前記選択されなかった巡回ブロックは、符号語のパリティセクションに対応するとしても構わない。
　この構成によれば、符号語に関係するビットのほとんどを、最適なインターリーブに取り込むことができる。インターリーブにおいて取り込まれないビットの数を減らすことは、全体的な効率を大きく向上させることができる。

　また、選択されたＮ’個の巡回ブロックのサブセットは、符号語の最初のビットを有する巡回ブロックから連続するＮ’個のブロックにより構成されるとしても構わない。
　この構成によれば、ハードウェアの実装をさらに簡易にすることができる。特に、リピートアキュミュレート疑似巡回低密度パリティチェック符号のパリティチェック行列の場合には、符号語の最終ビットは、ビットの関連性が最も低くなる。

　図３０は、実施の形態（その１）で説明したインターリーブ方法を適用する適用対象の巡回ブロックと適用しない適用対象外の巡回ブロック（除外される巡回ブロック）を示す図である。但し、図３０は、符号がＤＶＢ－Ｔ２規格で定義されている１６Ｋ　ＬＤＰＣ符号であり、コンステレーションが１６ＱＡＭコンステレーションである場合に対する図である。図３０の例では、適用対象の巡回ブロックは４４個の巡回ブロック（１、・・・、４４）であり、適用対象外の巡回ブロック（除外される巡回ブロック）はその最終行の１個の巡回ブロック４５のみである。また、４個の黒四角が１番目のコンステレーション語の４ビットを表す。
　一般に、インターリーバセクション（Ｍ個の巡回ブロックからなるセクション）の数は、ｆｌｏｏｒ（Ｎ／Ｍ）であり、除外される巡回ブロックの数はｒｅｍ（Ｎ，Ｍ）である。ここで、ｆｌｏｏｒ（Ｎ／Ｍ）はＮ／Ｍ以下の最大の整数値を返す関数であり、ｒｅｍ（Ｎ，Ｍ）は、ＮをＭで割った剰余値を返す関数である。
　表２に、ＤＶＢ－Ｔ２規格における１６Ｋ　ＬＤＰＣ符号（Ｎ＝４５個の巡回ブロックを有する）に関する、様々なコンステレーションサイズ（コンステレーションのビット数Ｍ）に対するセクション数と除外される巡回ブロック数を示す。
Figure JPOXMLDOC01-appb-T000002
　上記に説明した条件１、条件２を満たすインターリーブ方法では、各コンステレーション語はＭ個の巡回ブロックにマッピングされる。しかしながら、大きなサイズのコンステレーション（コンステレーションポイント数が多いコンステレーション）に対して、条件１、条件２を満たすインターリーブ方法を適用する場合、非常に多い遅延レジスタが必要となる（図２６及び図２９で説明した実装例を参照）。非常に多い遅延レジスタの使用は、回路面積および消費電力の増大につながる。加えて、コンステレーション語がマッピングされる巡回ブロック数を減少させることは、外（ＢＩＣＭ）のイタレーションと内（ＬＤＰＣ）のイタレーション間のオーバーラッピングを増大させるために有益であり、全体のＢＩＣＭ復号のレイテンシを減少させる。
　各コンステレーション語の２ビット以上を同じ巡回ブロックにマッピングすることによって、コンステレーション語がマッピングされる巡回ブロックの数を減少させることができる。同じ巡回ブロックにマッピングされるコンステレーション語のビットの数をフォルディング係数と称し、Ｆと記す。例えば、コンステレーションが１６ＱＡＭコンステレーションであり、Ｆ＝２の場合、コンステレーション語は４個の巡回ブロックの代わりに２個の巡回ブロックにのみマッピングされる。唯一の制約は、フォルディング係数Ｆ（１より大きい整数）がＭとＱの約数でなければならない、ということである。なお、Ｆ＝１は、フォルディングなし、つまり、実施の形態（その１）に対応する。
　複素ＱＡＭコンステレーションシンボルは、２つの等しい実ＰＡＭ（pulse-amplitude modulation）シンボルに分離することができる。従って、ＱＡＭコンステレーションのＭビットは、２つの等しい実ＰＡＭシンボルのＭ／２ビットのセットに分割することができ、コンステレーション語のビットは同じＭ／２個の巡回ブロックにマッピングすることができる。Ｆ＝２であるフォルディング係数は、ＱＡＭコンステレーションにとって有益な値である。
　実数分解できない複素コンステレーション、例えばＤＶＢ－Ｓ２規格で使用されるような、８ＰＳＫ（phase shift keying）、１６ＡＰＳＫ（amplitude phase shift keying）、３２ＡＰＳＫなどでは、フォルディング手法の利用は容易ではない。しかしながら、ＦがＭの約数であれば、フォルディングの手法の利用は可能である。しかしながら、各巡回ブロックのビットの全てがコンステレーションの同一のロバストレベルのビットにのみマッピングされることをもはや保証することはできない。
　フォルディングを用いる手法では、例えば、各巡回ブロックのビットの全てがコンステレーションの同一のロバストレベルのビットにマッピングされることは望ましい。
　フォルディングは、除外される巡回ブロックの数を減らし、又は、除外される巡回ブロックの数を０にする付加的な利点を持つ。上記説明したように、実施の形態（その１）で説明したインターリーバ（並列インターリーバ）を適用するためには、符号語を構成する巡回ブロックのいくつかを除外する必要がある。
　フォルディングなし（Ｆ＝１）の場合、Ｍ個の巡回ブロックからなるグループの数（セクション数）はｆｌｏｏｒ（Ｎ／Ｍ）であり、除外される巡回ブロック数はｒｅｍ（Ｎ，Ｍ）である。一方、フォルディングありの場合、Ｍ／Ｆ個の巡回ブロックからなるグループの数はｆｌｏｏｒ（Ｎ／（Ｍ／Ｆ））であり、除外される巡回ブロック数はｒｅｍ（Ｎ，Ｍ／Ｆ）である。この具体的な数値の例として、ＤＶＢ－Ｔ２規格に使用されるＬＤＰＣ符号について表３に示す。
Figure JPOXMLDOC01-appb-T000003
　発明者は、フォルディング（Ｆが２以上の整数）を行うためには、条件１、条件２を、下記の条件１Ａ、条件２Ａに変更する必要があるとの知見を得た。
　（条件１Ａ）
　各コンステレーション語のＭ個のビットが、ＬＤＰＣ符号語のＭ／Ｆ個の異なる巡回ブロックにマッピングされる。これは、ＬＤＰＣ符号語のＭ／Ｆ個の異なる巡回ブロックからＦ個のビットずつコンステレーション語にマッピングする、ことと等価である。この概要を図３１（ａ）に示す。
　（条件２Ａ）
　Ｍ／Ｆ個の巡回ブロックにマッピングされるすべてのコンステレーション語が、当該Ｍ／Ｆ個の巡回ブロックのみにマッピングされる。これは、ＱビットからなるＭ／Ｆ個の異なる巡回ブロックのＭ×Ｑ／Ｆ個のビットの全ては、Ｑ／Ｆ個のコンステレーション語にのみマッピングされる、ことと等価である。この概要を図３１（ｂ）に示す。
　なお、Ｆ＝１はフォルディングなしであり、条件１Ａ、条件２Ａは、条件１、条件２と同一になる。
　≪実施の形態（その２）≫
　以下、上記の条件１Ａ、条件２Ａを満たすビットインターリーバ（並列ビットインターリーバ）の詳細について説明する。なお、以下において、実質的に同じ処理内容、および、同じ処理内容を行う構成ユニットには同じ符号を付す。
　本明細書では、Ｍ／Ｆ個の巡回ブロックよりなるグループのそれぞれ、または、Ｑ／Ｆ個のコンステレーション語よりなるグループのそれぞれを、フォルディングセクション（または、フォルディングインターリーバセクション）と呼ぶ。
　なお、Ｆ＝１の場合（フォルディングなし）、フォルディングインターリーバセクションはインターリーバセクションと一致し、ビットインターリーバは実施の形態（その１）のビットインターリーバと同一構成になる。
　図３２は、本発明のさらに他の実施形態に係る、Ｑ＝８、Ｍ＝４、Ｎ＝１２、Ｆ＝２に対応する条件１Ａ、条件２Ａを満たすビットインターリーバの一構成例を示すブロック図である。
　図３２では、ＱＣ－ＬＤＰＣ符号の符号語は、それぞれがＱ＝８個のビットからなるＮ＝１２個の巡回ブロックＱＢ１～ＱＢ１２で構成されている。２４個のコンステレーション語はそれぞれＭ＝４個のビットからなり、それぞれが２M＝１６個のコンステレーションポイントのいずれか１つを示す。ビットインターリーバは、Ｆ×Ｎ／Ｍ＝６個のフォルディングセクションに分けられ、２４個のコンステレーション語はＦ×Ｎ／Ｍ＝６個のフォルディングセクションのいずれか１つに関連付けられる。
　ビットインターリーバ２０００Ａは、ビットパーミュテーションユニット２０１０Ａを有し、ビットパーミュテーションユニット２０１０Ａは互いに独立して（互いに依存せずに）動作するＦ×Ｎ／Ｍ＝６個のフォルディングセクションパーミュテーションユニット２０２１Ａ～２０２６Ａを有する。なお、フォルディングセクションパーミュテーションユニットを６つ備えるようにする代わりに、１つのフォルディングセクションパーミュテーションユニットを用いて処理対象を時系列に切り替えながら後述する６つのフォルディングセクションパーミュテーション処理を行うようにしてもよい。
　フォルディングセクションパーミュテーションユニット（２０２１Ａ、２０２２Ａ、２０２３Ａ、２０２４Ａ、２０２５Ａ、２０２６Ａ）は、互いに独立して（互いに依存せずに）、４個のコンステレーション語（Ｃ１～Ｃ４、Ｃ５～Ｃ８、Ｃ９～Ｃ１２、Ｃ１３～Ｃ１６、Ｃ１７～Ｃ２０、Ｃ２１～Ｃ２４）の各々に、Ｍ／Ｆ＝２個の巡回ブロック（ＱＢ１～ＱＢ２、ＱＢ３～ＱＢ４、ＱＢ５～ＱＢ６、ＱＢ７～ＱＢ８、ＱＢ９～ＱＢ１０、ＱＢ１１～ＱＢ１２）のそれぞれからＦ＝２個のビットずつマッピングされるように、２個の巡回ブロックの計１６個のビットに対してその並び順を換えるフォルディングセクションパーミュテーション処理を施す。
　上述の２つの条件１Ａ、条件２Ａは、単に、ビットインターリーバがＦ×Ｎ／Ｍ個の並列フォルディングセクションに分けられることを保証するだけのものである。これらの並列フォルディングセクションに対して施すフォルディングセクションパーミュテーション処理に、互いに同じパーミュテーション規則が適用されてもよいし、互いに異なるパーミュテーション規則が適用されてもよいし、一部だけが互いに同じパーミュテーション規則が適用されてもよい。
　例えば、フォルディングセクションパーミュテーションユニットは、巡回ブロックのＱ個のビットを、Ｑ／Ｆ個のコンステレーション語の同一のロバストレベルを有するビットにマッピングするようにしてもよい。これについて、Ｑ＝８、Ｍ＝４を例に挙げて、図３３及び図３４を用いて説明する。
　図３４（ａ）は、Ｆ＝１（フォルディングなし）の（フォルディング）セクションパーミュテーションユニットの一構成例を示すブロック図であり、図２２（ａ）と同一構成である。
　図３４（ｂ）は、図３２のうちの、Ｆ＝２（フォルディングあり）の場合の２つのフォルディングセクションパーミュテーションユニットの一構成例を示すブロック図である。
　但し、図３４（ｂ）の例では、コンステレーションが１６ＱＡＭコンステレーションである。このため、コンステレーションのビットには２つのロバストレベルがあり、ビットｂ１とビットｂ３が同一のロバストレベル、ビットｂ２とビットｂ４が同一のロバストレベルである。
　フォルディングセクションパーミュテーションユニット２２０１Ａ（２２０２Ａ）は、カラム‐ロウパーミュテーションユニット２１３１Ａ（２１３２Ａ）を有する。
　カラム‐ロウパーミュテーションユニット２１３１Ａ（２１３２Ａ）は、巡回ブロックＱＢ１～ＱＢ２（ＱＢ３～ＱＢ４）のＱ×Ｍ／Ｆ＝１６個のビットに対してこの並び順を換えるカラム‐ロウパーミュテーション処理を施す。詳述すれば、カラム‐ロウパーミュテーションユニット２１３１Ａ（２１３２Ａ）は、Ｑ×Ｍ／Ｆ＝１６個のビットをＱ列Ｍ／Ｆ行＝８列２行の行列の行方向に書き込み、書き込んだ１６個のビットを列方向に読み出すことと等価なカラム‐ロウパーミュテーション処理を行う。なお、カラム‐ロウパーミュテーションユニット２１３１Ａ、２１３２Ａによるカラム‐ロウパーミュテーション処理は、図９（ａ）、（ｂ）の１２列１３５０行がＱ列Ｍ／Ｆ行に置き換わり、書き込み処理が列方向から行方向に、読み出し処理が行方向から列方向に換わったものである。
　なお、フォルディング係数Ｆのフォルディングによって、１つのコンステレーション語にマッピングされる巡回ブロック数が減少する。これにより、カラム‐ロウパーミュテーションにおける行列の行数はＭからＭ／Ｆに減少する。
　図３３（ａ）は、図３４（ａ）の（フォルディング）セクションパーミュテーションユニットによるマッピングの機能を示す図であり、図３３（ｂ）は、図３４（ａ）の２つのフォルディングセクションパーミュテーションユニットによるマッピングの機能を示す図である。図３３（ａ）、（ｂ）では、各コンステレーション語のＭ＝４個のビットがｂ１～ｂ４で示されている。なお、太線で囲っている部分はコンステレーション語Ｃ１についてのマッピングを表している。
　図３３（ａ）、図３４（ａ）の例では、１つの巡回ブロックの８ビット（同じ重要度を有する）は、８個のコンステレーション語の同一ビットインデックスを有するビット（同じロバストレベルを有する）にマッピングされている。また、図３３（ｂ）、図３４（ｂ）の例では、１つの巡回ブロックの８ビット（同じ重要度を有する）は、４個のコンステレーション語の同じロバストレベルのビットにマッピングされている。
　ただし、巡回ブロックＱＢ５～ＱＢ６、ＱＢ７～ＱＢ８、ＱＢ９～ＱＢ１０、ＱＢ１１～ＱＢ１２に対して、図３４（ｂ）で説明したフォルディングセクションパーミュテーションが行われるようにしてもよい。
　なお、図３４（ａ）、（ｂ）のフォルディングセクションパーミュテーションユニットにおいて、カラム‐ロウパーミュテーションの前段に巡回ブロックＱＢ１～ＱＢ４のビットに対してその並び順を換える巡回ブロック内パーミュテーションを行うユニットを追加してもよい。
　本発明のさらに他の実施の形態では、ビットインターリーバは、フォルディングセクションパーミュテーション処理を行う前に、付加的にＮ個の巡回ブロックに対してその並び順を換える巡回ブロックパーミュテーション処理を行う。付加的に巡回ブロックパーミュテーション処理を施すビットインターリーバの一構成例を図３５に示す。
　図３５に示すビットインターリーバ２３００Ａは、巡回ブロックパーミュテーションユニット２３１０と、ビットパーミュテーションユニット２０１０Ａ（フォルディングセクションパーミュテーションユニット２０２１Ａ～２０２６Ａを含む）を備える。
　図３６は、図３５のビットインターリーバの一構成例を示すブロック図である。
　図３６のビットインターリーバ２４００Ａは、巡回ブロックパーミュテーションユニット２３１０と、ビットパーミュテーションユニット２２００Ａ（フォルディングセクションパーミュテーションユニット２２０１Ａ～２２０６Ａを含む）を有する。
　フォルディングセクションパーミュテーションユニット２２０１Ａ～２２０６Ａは、それぞれ、カラム‐ロウパーミュテーションユニット２１３１Ａ～２１３６Ａを備える。カラム‐ロウパーミュテーションユニット２１３３Ａ～２１３６Ａは、それぞれ、カラム‐ロウパーミュテーションユニット２１３３Ａ～２１３２Ａと実質的に同じパーミュテーション処理を行う。
　なお、図３５、図３６のビットインターリーバにおいて、巡回ブロックパーミュテーションの前段または後段に巡回ブロックＱＢ１～ＱＢ１２のビットに対してその並び順を換える巡回ブロック内パーミュテーションを行うユニットを追加してもよい。
　以下、条件１Ａ、条件２Ａを満たすビットインターリーブ処理を行うビットインターリーバを含むトランスミッタの一構成例について図３７を用いて説明する。
　図３７は、本発明のさらに他の実施形態に係るトランスミッタの一構成例を示すブロック図である。図３７に示すトランスミッタ２５００Ａは、図２５のトランスミッタ２５００のビットインターリーバ２５２０がビットインターリーバ２５２０Ａに置き換わった構成である。
　ビットインターリーバ２５２０Ａは、ＬＤＰＣエンコーダ２５１０からＱＣ－ＬＤＰＣ符号の符号語を受け取る。この符号語は、Ｎ＝１２個の巡回ブロックからなり、各巡回ブロックはＱ＝８個のビットからなる。そして、ビットインターリーバ２５２０Ａは、符号語のビットに対してその並び順を換えるビットインターリーブ処理を施す。ビットインターリーバ２５２０Ａは、ビットインターリーブ処理が施された符号語を、それぞれＭ＝４個のビットよりなり、それぞれが２M＝１６個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割してコンステレーションマッパ２５３０へ出力する。ただし、ビットインターリーバ２５２０Ａは、ビットインターリーブ処理として、例えば図３２から図３４で説明した、または、その変形として説明したビットパーミュテーション処理を行う（Ｆ＝１を除く）。または、ビットインターリーバ２５２０Ａは、ビットインターリーブ処理として、ビットパーミュテーション処理に加えて（Ｆ＝１を除く）、例えば図３５および図３６で説明した、または、その変形として説明した巡回ブロックパーミュテーション処理を追加的に行ってもよい。
　以下、条件１Ａ、条件２Ａを満たすビットインターリーブ処理を施すビットインターリーバを含むトランスミッタからの信号を受信するレシーバについて図面を用いて説明する。
　図３８は、本発明のさらに他の実施の形態に係る非反復ＢＩＣＭデコーダを有するレシーバの一構成例を示すブロック図である。レシーバは、トランスミッタと逆の動作を行う。図３８に示すレシーバ２７００Ａは、図２７のレシーバ２７００のビットデインターリーバ２７３０がビットデインターリーバ２７３０Ａに置き換わった構成である。
　ビットデインターリーバ２７３０Ａは、コンステレーションデマッパ２７２０から出力されるソフトビット列に対して、トランスミッタ２５００Ａ内のビットインターリーバ２５２０Ａがビット列に対して施したビットインターリーブ処理を打ち消して元の並びに戻すインターリーブ処理（ビットデインターリーブ処理）を行う。
　図３９は、本発明のさらに他の実施の形態に係る非反復ＢＩＣＭデコーダを有するレシーバの一構成例を示すブロック図である。レシーバは、トランスミッタと逆の動作を行う。図３９に示すレシーバ２８００Ａは、図２８のレシーバ２８００のビットデインターリーバ２７３０およびビットインターリーバ２７５０がビットデインターリーバ２７３０Ａおよびビットデインターリーバ２７５０Ａに置き換わった構成である。
　ビットインターリーバ２７５０Ａは、外部情報（extrinsic information）に対して、トランスミッタ２５００Ａ内のビットインターリーバ２５２０Ａがビット列に対して施したビットインターリーブ処理と同じインターリーブ規則のインターリーブ処理を行う。
　ハードウェアの実装の観点から、例えば、フォルディングは１つのコンステレーション語のビットがより少ないＬＬＲメモリロケーションに配置されるようにしてもよい。通常、デコーダにおけるＬＬＲメモリは、Ｇ×Ｎ個のアドレス指定可能なロケーションを有し、各ロケーションはＱ／Ｇ個のＬＬＲ値を保持することが可能になっている。Ｇは、Ｑの約数である実装パラメータであり、メモリ粒度（granularity）と称する。デコーダ内のＬＬＲメモリロケーションと、Ｍ＝４、Ｆ＝２、Ｑ＝１２、Ｇ＝１～１２に対応する１番目のコンステレーション語のＬＬＲ値の配置箇所を図４０に示す。
　メモリロケーションにおけるＬＬＲ値の数、すなわち、Ｑ／Ｇは、Ｆの倍数である必要があり、各コンステレーションのＬＬＲ値が、メモリの全ロケーションにおいて同じ位置に格納される。これは、いずれのコンステレーション語におけるＬＬＲ値も、Ｍ／Ｆ個のメモリロケーションに格納されることを保証する。これに反する例が図４０のＧ＝４に示され、各メモリロケーションは１２／４＝３個のＬＬＲ値を格納する。２番目と５番目のコンステレーション語のＬＬＲ値は２つのメモリロケーションの代わりに４つのメモリロケーションに保持される。
　Ｆ＝２のフォルディングが適用される得る単純なＱＡＭコンステレーションの場合に加えて、２以上のコンステレーションシンボルが結合復号（jointly decode）されるときにフォルディングは非常に有用である。結合復号は、例えば、ブロック符号（時空間符号、周波数空間符号など）の最尤復号または２次元以上の回転コンステレーションに対して必要となる。
　一般に、ブロック符号は、２以上の入力シンボル（ｘ1、・・・、ｘK）を２以上の出力シンボル（ｙ1、・・・、ｙL）に符号化する。ここで、ＬはＫ以下である。ブロック符号は、Ｌ行Ｋ列の生成行列によってモデル化される。ここで、入力信号ベクトルＸに生成行列Ｇを左乗算することによって、出力信号ベクトルＹが得られる（Ｙ＝ＧＸ）。
　入力信号ベクトルＸおよび出力信号ベクトルＹの要素は、生成行列Ｇの要素と同じく、実数または複素数となり得る。符号の種類によっては、出力信号ベクトルＹは、異なる時間スロット或いは異なる周波数スロットで送信され、異なるアンテナを用いて送信され、又は、異なる時間スロット或いは異なる周波数スロットおよび異なるアンテナを用いて送信されることがある。
　レシーバでは、入力信号ベクトルＸの全要素の復号のために、最尤復号が要求される。ＭＩＭＯ(multiple-input multiple-output)通信システム用のブロック符号として、アラモウチ（Alamouti）符号、Ｇｏｌｄｅｎ符号、および空間多重が挙げられる。
　Ｋ個のシンボルが同じブロックに符号化されている場合、フォルディング係数はＫまで使用可能であることは明らかである。さらに、シンボルがＱＡＭシンボル（２つの分離可能なＰＡＭシンボルを含む）ならば、使用可能なフォルディング係数は２×Ｋまで増加し得る。
　本発明のさらに他の実施形態によれば、異なるサイズのコンステレーション、すなわち、ハイブリッドコンステレーションが結合符号化されている場合には、２つのコンステレーションは互いに異なるロバストレベルを有しているので、例えば、一方のコンステレーション語のビットにマッピングする巡回ブロックと他方のコンステレーション語のビットにマッピングする巡回ブロックは互いに異なるようにする。
　ここで、２つの送信アンテナを用いた符号空間多重ＭＩＭＯシステムを例に挙げて説明する。符号化前の複素信号をＸ＝［ｘ1　ｘ2］とする。ここでｘ1はＱＰＳＫが施された信号であり、ｘ2は１６ＱＡＭが施された信号である。符号化後の複素信号をＹ＝［ｙ1　ｙ2］とする。ここでｙ1およびｙ2はそれぞれ第１アンテナおよび第２アンテナにより送信される信号である。Ｙは、Ｘに２行２列の生成行列Ｇ（要素は、実数でも複素数でもよい）を左乗算することにより得られる（Ｙ＝ＧＸ）。
　例えば、ＱＰＳＫシンボルと１６ＱＡＭシンボルとを同じブロック符号に多重化する場合、フォルディング係数Ｆ＝２に対するマッピングの一例を図４１に示す。図４１では、巡回ブロックにおける最初の７ビットだけを示している。２つの複素シンボルｘ1およびｘ2は次のような構造を有する。
　ｘ1は実数部がｂ１、虚数部がｂ２で与えられるＱＰＳＫシンボルである。
　ｘ2は実数部がｂ３、ｂ４、虚数部がｂ５、ｂ６で与えられる１６ＱＡＭシンボルである。
　２つのシンボルは、レシーバで結合復号され、これにより、いわゆるコンステレーションブロックあるいは生成されたブロックが作られる。
　全体の６ビットのコンステレーションブロックは、３つのロバストレベルを有することとなる。
　レベル１：ＱＰＳＫのｂ１とｂ２はＱＢ１にマッピングされる。
　レベル２：１６ＱＡＭのｂ３とｂ５はＱＢ２にマッピングされる。
　レベル３：１６ＱＡＭのｂ４とｂ６はＱＢ３にマッピングされる。
　なお、一方のコンステレーションのビット数をＭ１、他方のコンステレーションのビット数をＭ２とした場合、Ｎ個の巡回グループを、Ｍ１個の巡回ブロックからなる１以上のグループと、Ｍ２個の巡回ブロックからなる１以上のグループに分割して、ビットインターリーブ処理を施す。
　≪実施の形態（その３）≫
　以下、ＮがＭの倍数ではなく、フォルディングを行う場合のインターリーバの一例について記載する。
　図４２は、一例として、Ｆ＝２のインターリーブ処理を適用する適用対象の巡回ブロックと適用しない適用対象外の巡回ブロック（除外される巡回ブロック）を示す図である。但し、図４２は、符号がＤＶＢ－Ｔ２規格で定義されている１６Ｋ　ＬＤＰＣ符号であり、コンステレーションが１６ＱＡＭコンステレーションである場合に対する図である。図３４２の例では、適用対象の巡回ブロックは４４個の巡回ブロック（１、・・・、４４）であり、適用対象外の巡回ブロック（除外される巡回ブロック）はその最終行の１個の巡回ブロック４５のみである。また、４個の黒四角が１番目のコンステレーション語の４ビットを表す。
　図４３は、ＮがＭの倍数ではなく、フォルディングを行う場合のビットインターリーバの一構成例を示すブロック図である。説明を簡単にするために、Ｎ＝１３、Ｑ＝８、Ｍ＝４、Ｆ＝２とする。
　フォルディングセクション数はｆｌｏｏｒ（Ｎ／（Ｍ／Ｆ））＝６、除外される巡回ブロック数はｒｅｍ（Ｎ、Ｍ／Ｆ）＝１である。
　ビットインターリーバ２０００Ｂは、巡回ブロックＱＢ１～ＱＢ１３のうち、１３－１＝１２個の巡回ブロックＱＢ１～ＱＢ１２を条件Ａ１、条件Ａ２を満たすインターリーバを適用する巡回ブロックに選択する。そして、ビットインターリーバ２０００Ｂ内のビットパーミュテーションユニット２０１０Ａは選択した１２個の巡回ブロックに対して図３２を用いて説明したパーミュテーション処理を行う。なお、巡回ブロックＱＢ１３のビットは、インターリーブされずにコンステレーション語にマッピングされるようになっているが、インターリーブしてからコンステレーション語にマッピングされるようにしてもよい。
　なお、ＮがＭの倍数ではなく、フォルディングを行わないインターリーバの一例として、図４３のビットパーミュテーションユニット２０１０Ａを図２０のビットパーミュテーションユニット２０１０に置き換えた構成を挙げることができる。

　以下、表３で説明したＤＶＢ－Ｔ２規格で用いられるＬＤＰＣ符号に対する、セクションパーミュテーションの具体例について説明する。

　（例１Ａ）Ｎ＝４５，Ｑ＝３６０，Ｍ＝４，フォルディングなし（Ｆ＝１）の場合
　図４４（ａ）は、Ｎ＝４５，Ｑ＝３６０，Ｍ＝４でフォルディングなし（Ｆ＝１）の場合の、セクションパーミュテーションの構造を示す図である。
　ビットインターリーバ４４００Ａは、４５個の巡回ブロックＱＢ１～ＱＢ４５のうち、４４個の巡回ブロックＱＢ１～ＱＢ４４を選択してサブセットとする。
　サブセットは、それぞれ４個の巡回ブロックからなるセクション１～１１までの１１個のセクションに分けられる。例えば、セクション１は巡回ブロックＱＢ１～ＱＢ４から構成され、セクション１１は、巡回ブロックＱＢ４１～ＱＢ４４から構成される。
　ビットインターリーバ４４００Ａ内の１１個のセクションパーミュテーションユニット（４４０１、・・・、４４１１）は、それぞれ４個ずつの巡回ブロックに対して図３２を用いて説明したパーミュテーション処理を行う。
　なお、巡回ブロックＱＢ４５のビットは、インターリーブされずにコンステレーション語にマッピングされるようになっている。

　（例１Ｂ）Ｎ＝４５，Ｑ＝３６０，Ｍ＝４でフォルディングあり（Ｆ＝２）の場合
　図４４（ｂ）は、Ｎ＝４５，Ｑ＝３６０，Ｍ＝４でフォルディングあり（Ｆ＝２）の場合の、セクションパーミュテーションの構造を示す図である。
　ビットインターリーバ４４００Ｂは、４５個の巡回ブロックＱＢ１～ＱＢ４５のうち、４４個の巡回ブロックＱＢ１～ＱＢ４４を選択してサブセットとする。
　サブセットは、それぞれ２個の巡回ブロックからなるセクション１～２２までの２２個のセクションに分けられる。
　ビットインターリーバ４４００Ｂ内の２２個のセクションパーミュテーションユニット（４４２１、４４２２、・・・、４４４２）は、それぞれ２個ずつの巡回ブロックに対して図３２を用いて説明したパーミュテーション処理を行う。
　なお、巡回ブロックＱＢ４５のビットは、インターリーブされずにコンステレーション語にマッピングされるようになっている。
　（例２Ａ）Ｎ＝４５，Ｑ＝３６０，Ｍ＝６でフォルディングなし（Ｆ＝１）の場合
　図４５（ａ）は、Ｎ＝４５，Ｑ＝３６０，Ｍ＝６でフォルディングなし（Ｆ＝１）の場合の、セクションパーミュテーションの構造を示す図である。
　ビットインターリーバ４５００Ａは、４５個の巡回ブロックＱＢ１～ＱＢ４５のうち、４２個の巡回ブロックＱＢ１～ＱＢ４２を選択してサブセットとする。
　サブセットは、それぞれ６個の巡回ブロックからなるセクション１～７までの７個のセクションに分けられる。例えば、セクション１は巡回ブロックＱＢ１～ＱＢ６から構成され、セクション７は、巡回ブロックＱＢ３７～ＱＢ４２から構成される。
　ビットインターリーバ４５００Ａ内の７個のセクションパーミュテーションユニット（４５０１、・・・、４５０７）は、それぞれ６個ずつの巡回ブロックに対して図３２を用いて説明したパーミュテーション処理を行う。
　巡回ブロックＱＢ４３～ＱＢ４５は、サブセットに含まれない巡回ブロックである。
　巡回ブロックＱＢ４３，ＱＢ４４のビットは、インターリーブされずにコンステレーション語にマッピングされるようになっている。
　これに対して、巡回ブロックＱＢ４５のビットは、巡回ブロック内パーミュテーションユニット４５４５により、その並び順を換える巡回ブロック内パーミュテーション処理が施される。
　つまり、巡回ブロックＱＢ４３，ＱＢ４４のビットは、サブセットに含まれず、ビットの並び順を換える対象とされないままにされている。これに対して、巡回ブロックＱＢ４５のビットは、同じくサブセットには含まれないが、セクションパーミュテーションユニット（４５０１、・・・・、４５０７）からは独立した（ｓｅｐａｒａｔｅ）巡回ブロック内パーミュテーションユニット４５４５により、並び順が換えられている。
　なお、図４５（ａ）の例では、巡回ブロックＱＢ４３～ＱＢ４５のうちで、巡回ブロックＱＢ４５だけを並び換えるとしているが、巡回ブロックＱＢ４３～ＱＢ４５の全ビットに対してパーミュテーションを施してもよい。また、巡回ブロックＱＢ４３～ＱＢ４５においてそれぞれ巡回ブロック内パーミュテーションを施しても構わない。
　（例２Ｂ）Ｎ＝４５，Ｑ＝３６０，Ｍ＝６でフォルディングあり（Ｆ＝２）の場合
　図４５（ｂ）は、Ｎ＝４５，Ｑ＝３６０，Ｍ＝６でフォルディングあり（Ｆ＝２）の場合の、セクションパーミュテーションの構造を示す図である。
　ビットインターリーバ４５００Ｂは、４５個の巡回ブロックＱＢ１～ＱＢ４５のすべてを選択してサブセットとして構成している。
　サブセットは、それぞれ３個の巡回ブロックからなるセクション１～１５までの１５個のセクションに分けられる。
　ビットインターリーバ４５００Ｂ内の１５個のセクションパーミュテーションユニット（４５１１、・・・、４５２６）は、それぞれ３個ずつの巡回ブロックに対して図３２を用いて説明したパーミュテーション処理を行う。
　≪補足１≫
　本発明は上記の実施の形態で説明した内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するためのいかなる形態においても実施可能であり、例えば、以下であってもよい。
　（１）上記の実施の形態（その１）では、パラメータとしてＮ＝１２、Ｑ＝８、Ｍ＝４を例に挙げて説明したが、パラメータＮ、Ｍ、Ｑの値はこれに限定されるものではなく、ＮがＭの２以上の倍数であればよい。なお、ＮがＭの２以上の倍数である場合には、ビットインターリービングの処理を、複数のセクションに分割して実行することが可能になる。
　（２）フォルディングあり（Ｆが２以上の整数）の実施の形態（その２）では、パラメータとしてＮ＝１２、Ｑ＝８、Ｍ＝４を、フォルディング係数としてＦ＝２を例に挙げて説明したが、パラメータＮ、Ｍ、Ｑの値やフォルディング係数Ｆの値はこれに限定されるものではない。ＦがＭおよびＱのそれぞれの約数であり、ＮがＭ／Ｆの倍数であればよい。
　（３）フォルディングありの実施の形態（その２）では、Ｆの値を１６ＱＡＭコンステレーションの同一のロバストレベルを有するビット数「２」として説明したが、これに限定されるものではない。Ｆの値はコンステレーションの同一のロバストレベルを有するビット数とする他、Ｆの値をコンステレーションの同一のロバストレベルのビット数以外にしてもよい。
　（４）フォルディングありの実施の形態（その２）では、フォルディング係数Ｆ＝２でＱＡＭコンステレーションが１６ＱＡＭコンステレーションであるとして説明したが、これに限定されるものではなく、Ｆ＝２で、ＱＡＭコンステレーションが１６ＱＡＭコンステレーション以外のＱＡＭコンステレーション（例えば、６４ＱＡＭコンステレーション、２５６ＱＡＭコンステレーション）などであってもよい。
　（５）上記の実施形態では、コンステレーションとして１６ＱＡＭ（Ｍ＝４）を例に挙げて説明したが、コンステレーションとして、ＱＰＳＫやＱＡＭなどのような特定の変調方式の他に、例えば、ＤＶＢ－Ｓ２規格において利用される円形コンステレーションや、多次元コンステレーションなど様々な変調方式を用いることができる。
　（６）上記の各実施の形態で説明した方法または装置を、ソフトウェアによって実現してもよいし、ハードウェアによって実現してもよく、特定の形態に限定されるものではない。具体的には、上記の実施形態は、コンピュータ、マイクロプロセッサ、マイクロコントローラなどが上記の実施形態で説明した方法や装置のすべてのステップを実行できるようなコンピュータ実行可能命令を、コンピュータ読み取り可能媒体上で具現化した形態で実施してもよい。また、上記の実施形態は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）や、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）の形態で実施してもよい。
　≪補足２≫
　本発明に係るインターリーブ方法、インターリーバ、デインターリーブ方法、デインターリーバ、およびデコーダとその効果について説明する。
　本発明の一態様である第１のビットインターリーブ方法は、疑似巡回低密度パリティチェック符号を用いる通信システムにおけるビットインターリーブ方法であって、前記ビットインターリーブ方法は、それぞれがＱ個のビットからなるＮ個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信する受信ステップと、前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施すビットパーミュテーションステップと、前記ビットパーミュテーション処理が施された符号語を、それぞれがＭ個のビットよりなり、それぞれが２M個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割する分割ステップと、を有し、Ｎ個の巡回ブロックの中から、Ｍ／Ｆ（Ｍはコンステレーション語あたりのビット数であり、ＦはＭの約数である。）の倍数となるＮ’個の巡回ブロックのサブセットを選択する選択ステップと、前記ビットパーミュテーション処理が施される前の前記符号語はＦ×Ｎ’／Ｍ個のフォルディングセクションに分割され、各前記フォルディングセクションはＭ／Ｆ個の前記巡回ブロックからなり、各前記コンステレーション語は、前記Ｆ×Ｎ’／Ｍ個のフォルディングセクションのうちの一つと関連付けられており、前記ビットパーミュテーションステップは、各前記コンステレーション語が、関連付けられている前記セクション中のＭ／Ｆ個の異なる前記巡回ブロックのそれぞれのＦ個のビットからなる計Ｍ個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているＱ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。
　本発明の一態様である第１のビットインターリーバは、疑似巡回低密度パリティチェック符号を用いる通信システムにおけるビットインターリーバであって、前記ビットインターリーバは、それぞれがＱ個のビットからなるＮ個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信し、前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施し、前記ビットパーミュテーション処理が施された符号語を、それぞれがＭ個のビットよりなり、それぞれが２M個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割されるように出力するビットパーミュテーション部と、Ｎ個の巡回ブロックの中から、Ｍ／Ｆ（Ｍはコンステレーション語あたりのビット数であり、ＦはＭの約数である。）の倍数となるＮ’個の巡回ブロックのサブセットを選択する選択部と、を備え、前記ビットパーミュテーション処理が施される前の前記符号語はＦ×Ｎ’／Ｍ個のフォルディングセクションに分割され、各前記フォルディングセクションはＭ／Ｆ個の前記巡回ブロックからなり、各前記コンステレーション語は、前記Ｆ×Ｎ’／Ｍ個のフォルディングセクションのうちの一つと関連付けられており、前記ビットパーミュテーション部は、各前記コンステレーション語が、関連付けられている前記セクション中のＭ／Ｆ個の異なる前記巡回ブロックのそれぞれのＦ個のビットからなる計Ｍ個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているＱ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。
　これらによれば、高い並列性を持つビットインターリーブ処理の実施が可能になるのに加えて、回路面積および消費電力の削減が達成される。
　本発明の一態様である第２のビットインターリーブ方法は、第１のビットインターリーブ方法において、前記符号語のビットは、前記選択された前記Ｎ’個の巡回ブロックのサブセットに含まれず、ビットの並び順を換える対象とされないままにされるビット群、または、前記選択された前記Ｎ’個の巡回ブロックのサブセットに含まれず、選択されなかった巡回ブロックのみに適用される、前記ビットパーミュテーション処理からは独立したビットの並び順を換える対象となるビット群を含むとしても構わない。
　これによれば、サブセットに含まれないビット群において、並び順を換えるか換えないかを柔軟に構成することができる。
　本発明の一態様である第３のビットインターリーブ方法は、第１のビットインターリーブ方法において、前記選択された巡回ブロックの個数Ｎ’は、Ｍ／ＦをＦ×Ｎ／Ｍ以下の最大の整数倍した数であるとしても構わない。
　これによれば、選択される巡回ブロックの個数Ｎ’を最大化でき、高い並列性を持つビットインターリーブ処理の実施が可能となる。
　本発明の一態様である第４のビットインターリーブ方法は、第１のビットインターリーブ方法において、前記選択ステップは、各巡回ブロックに含まれるビットの重要度に基づいて、前記巡回ブロックを選択するとしても構わない。
　これによれば、例えばビットの重要度の高い巡回ブロックを選択することで、効率的なビットインターリーブ処理の実施が可能となる。
　本発明の一態様である第５のビットインターリーブ方法は、第４のビットインターリーブ方法において、前記各巡回ブロックに含まれるビットの重要度は、関連するパリティビットの数に基づいて決定されるとしても構わない。。
　これによれば、効率的なビットインターリーブ処理の実施が可能となる。
　本発明の一態様である第６のビットインターリーブ方法は、第１のビットインターリーブ方法において、前記符号語は、リピートアキュミュレート疑似巡回低密度パリティチェック符号であって、前記選択されなかった巡回ブロックは、符号語のパリティセクションに対応するとしても構わない。
　本発明の一態様である第７のビットインターリーブ方法は、第１のビットインターリーブ方法において、選択されたＮ’個の巡回ブロックのサブセットは、符号語の最初のビットを有する巡回ブロックから連続するＮ’個のブロックにより構成されるとしても構わない。
　これによれば、効率的なビットインターリーブ処理の実施が可能となる。
　本発明の一態様である第８のビットインターリーブ方法は、第１のビットインターリーブ方法において、前記セクションパーミュテーションステップは、前記巡回ブロックのＱ個のビットが、当該巡回ブロックに対応する前記フォルディングセクションに関連付けられているＱ個の前記コンステレーション語の同一のビットインデックスを有するビットにマッピングされるように、前記セクションパーミュテーション処理を行うとしても構わない。
　これによれば、符号語の重要度が同じビットが、コンステレーション語のロバストレベルが同じビットにマッピングされ、重要度とロバストレベルの合致が得られる。例えば、符号語の最も重要度が高いビットがコンステレーション語の最もロバストレベルが高いビットにマッピングされるようにしてもよく、この場合、受信時に符号語の重要度が高いビットに対して高い信頼度が得られ、高い受信性能が得られる。
　本発明の一態様である第１のビットデインターリーブ方法は、疑似巡回低密度パリティチェック符号を用いる通信システムにおいてビットストリームをデインターリーブするデインターリーブ方法であって、Ｎ×Ｑ個のビットからなるビット列を受信する受信ステップと、前記疑似巡回低密度パリティチェック符号の符号語を復元するために、受信した前記ビット列のビットに対して当該ビット列のビットの並び順を換える逆ビットパーミュテーション処理を施す逆ビットパーミュテーションステップと、を有し、前記逆ビットパーミュテーション処理は、前記ビットインターリーブ方法における前記ビットパーミュテーション処理で換えられた並び順を元に戻す処理である。
　本発明の一態様である第１のビットデインターリーバは、疑似巡回低密度パリティチェック符号を用いる通信システムにおいてビットストリームをデインターリーブするデインターリーバであって、Ｎ×Ｑ個のビットからなるビット列を受信し、前記疑似巡回低密度パリティチェック符号の符号語を復元するために、受信した前記ビット列のビットに対して当該ビット列のビットの並び順を換える逆ビットパーミュテーション処理を施す逆ビットパーミュテーション部を備え、前記逆ビットパーミュテーション処理は、前記ビットインターリーバによって実施される前記ビットパーミュテーション処理で換えられた並び順を元に戻す処理である。
　本発明の一態様である第１のデコーダは、疑似巡回低密度パリティチェック符号を用いるビットインターリーブ符号化変調システム用のデコーダであって、対応するビットが０であるか１であるかの確率を示すソフトビット列を生成するコンステレーションデマッパと、前記ソフトビット列をデインターリーブする前記デインターリーバと、デインターリーブされた前記ソフトビット列をデコードする低密度パリティチェックデコーダと、を備える。
　本発明の一態様である第２のデコーダは、第１のデコーダにおいて、前記低密度パリティチェックデコーダの出力から前記低密度パリティチェックデコーダの入力を減算する減算部と、前記減算部の減算結果を前記コンステレーションデマッパにフィードバックする前記ビットインターリーバとを備える。
　これらによれば、高い並列性を持つビットデインターリーブ処理の実施が可能になる。
　本発明は、疑似巡回型低密度パリティ符号を用いたビットインターリーブ符号化変調システムにおけるビットインターリーバおよび当該ビットインターリーバに対応するビットデインターリーバに利用することができる。
　２０００Ａ　ビットインターリーバ
　２０１０Ａ　ビットパーミュテーションユニット
　２０２１Ａ　フォルディングセクションパーミュテーションユニット
　２１３１Ａ、２１３２Ａ　カラム‐ロウパーミュテーションユニット
　２５００Ａ　トランスミッタ
　２５１０　ＬＤＰＣエンコーダ
　２５２０Ａ　ビットインターリーバ
　２５３０　コンステレーションマッパ
　２７００Ａ、２８００Ａ　レシーバ
　２７１０　コンステレーションデマッパ
　２７２０Ａ　ビットデインターリーバ
　２７３０　ＬＤＰＣデコーダ
　２７４０　減算ユニット
　２７５０Ａ　ビットインターリーバ

Claims (13)

  1. 　疑似巡回低密度パリティチェック符号を用いる通信システムにおけるビットインターリーブ方法であって、
    　前記ビットインターリーブ方法は、
    　それぞれがＱ個のビットからなるＮ個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信する受信ステップと、
    　前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施すビットパーミュテーションステップと、
    　前記ビットパーミュテーション処理が施された符号語を、それぞれがＭ個のビットよりなり、それぞれが２M個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割する分割ステップと、
    　を有し、
    　Ｎ個の巡回ブロックの中から、Ｍ／Ｆ（Ｍはコンステレーション語あたりのビット数であり、ＦはＭの約数である。）の倍数となるＮ’個の巡回ブロックのサブセットを選択する選択ステップと、
    　前記ビットパーミュテーション処理が施される前の前記符号語はＦ×Ｎ’／Ｍ個のフォルディングセクションに分割され、各前記フォルディングセクションはＭ／Ｆ個の前記巡回ブロックからなり、各前記コンステレーション語は、前記Ｆ×Ｎ’／Ｍ個のフォルディングセクションのうちの一つと関連付けられており、
    　前記ビットパーミュテーションステップは、各前記コンステレーション語が、関連付けられている前記フォルディングセクション中のＭ／Ｆ個の異なる前記巡回ブロックのそれぞれのＦ個のビットからなる計Ｍ個のビットから構成され、各前記フォルディングセクションのすべてのビットが当該フォルディングセクションに関連付けられているＱ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とするビットインターリーブ方法。
  2. 　前記符号語のビットは、
    　　前記選択された前記Ｎ’個の巡回ブロックのサブセットに含まれず、ビットの並び順を換える対象とされないままにされるビット群、
    　または、
    　　前記選択された前記Ｎ’個の巡回ブロックのサブセットに含まれず、選択されなかった巡回ブロックのみに適用される、前記ビットパーミュテーション処理からは独立したビットの並び順を換える対象となるビット群
    を含むことを特徴とする請求項１に記載のビットインターリーブ方法。
  3. 　前記選択された巡回ブロックの個数Ｎ’は、Ｍ／ＦをＦ×Ｎ／Ｍ以下の最大の整数倍した数である
    ことを特徴とする請求項１に記載のビットインターリーブ方法。
  4. 　前記選択ステップは、各巡回ブロックに含まれるビットの重要度に基づいて、前記巡回ブロックを選択する
    ことを特徴とする請求項１に記載のビットインターリーブ方法。
  5. 　前記各巡回ブロックに含まれるビットの重要度は、関連するパリティビットの数に基づいて決定される
    ことを特徴とする請求項４に記載のビットインターリーブ方法。
  6. 　前記符号語は、リピートアキュミュレート疑似巡回低密度パリティチェック符号であって、前記選択されなかった巡回ブロックは、符号語のパリティセクションに対応する
    ことを特徴とする請求項１に記載のビットインターリーブ方法。
  7. 　選択されたＮ’個の巡回ブロックのサブセットは、符号語の最初のビットを有する巡回ブロックから連続するＮ’個のブロックにより構成される
    ことを特徴とする請求項１に記載のビットインターリーブ方法。
  8. 　前記セクションパーミュテーションステップは、前記巡回ブロックのＱ個のビットが、当該巡回ブロックに対応する前記フォルディングセクションに関連付けられているＱ個の前記コンステレーション語の同一のビットインデックスを有するビットにマッピングされるように、前記セクションパーミュテーション処理を行う
    　ことを特徴とする請求項１に記載のビットインターリーブ方法。
  9. 　疑似巡回低密度パリティチェック符号を用いる通信システムにおいてビットストリームをデインターリーブするデインターリーブ方法であって、
    　Ｎ×Ｑ個のビットからなるビット列を受信する受信ステップと、
    　前記疑似巡回低密度パリティチェック符号の符号語を復元するために、受信した前記ビット列のビットに対して当該ビット列のビットの並び順を換える逆ビットパーミュテーション処理を施す逆ビットパーミュテーションステップと、
    　を有し、
    　前記逆ビットパーミュテーション処理は、請求項１に記載のビットインターリーブ方法における前記ビットパーミュテーション処理で換えられた並び順を元に戻す処理である
    　ことを特徴とするデインターリーブ方法。
  10. 　疑似巡回低密度パリティチェック符号を用いる通信システムにおけるビットインターリーバであって、
    　前記ビットインターリーバは、
    　それぞれがＱ個のビットからなるＮ個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信し、前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施し、前記ビットパーミュテーション処理が施された符号語を、それぞれがＭ個のビットよりなり、それぞれが２M個の所定のコンステレーションポイントのいずれか１つを示す複数のコンステレーション語に分割されるように出力するビットパーミュテーション部と、
    　Ｎ個の巡回ブロックの中から、Ｍ／Ｆ（Ｍはコンステレーション語あたりのビット数であり、ＦはＭの約数である。）の倍数となるＮ’個の巡回ブロックのサブセットを選択する選択部と、
    　を備え、
    　前記ビットパーミュテーション処理が施される前の前記符号語はＦ×Ｎ’／Ｍ個のフォルディングセクションに分割され、各前記フォルディングセクションはＭ／Ｆ個の前記巡回ブロックからなり、各前記コンステレーション語はＦ×Ｎ’／Ｍ個の前記フォルディングセクションのうちのいずれか１つと関連付けられており、
    　前記ビットパーミュテーション部は、各前記コンステレーション語が、関連付けられている前記フォルディングセクション中のＭ／Ｆ個の異なる前記巡回ブロックのそれぞれのＦ個のビットからなる計Ｍ個のビットから構成され、各前記フォルディングセクションのすべてのビットが当該フォルディングセクションに関連付けられているＱ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行う
    　ことを特徴とするビットインターリーバ。
  11. 　疑似巡回低密度パリティチェック符号を用いる通信システムにおいてビットストリームをデインターリーブするデインターリーバであって、
    　Ｎ×Ｑ個のビットからなるビット列を受信し、前記疑似巡回低密度パリティチェック符号の符号語を復元するために、受信した前記ビット列のビットに対して当該ビット列のビットの並び順を換える逆ビットパーミュテーション処理を施す逆ビットパーミュテーション部を備え、
    　前記逆ビットパーミュテーション処理は、請求項１０に記載のビットインターリーバによって実施される前記ビットパーミュテーション処理で換えられた並び順を元に戻す処理である
    　ことを特徴とするデインターリーバ。
  12. 　疑似巡回低密度パリティチェック符号を用いるビットインターリーブ符号化変調システム用のデコーダであって、
    　対応するビットが０であるか１であるかの確率を示すソフトビット列を生成するコンステレーションデマッパと、
    　前記ソフトビット列をデインターリーブする請求項１１に記載のデインターリーバと、
    　デインターリーブされた前記ソフトビット列をデコードする低密度パリティチェックデコーダと、
    　を備えることを特徴とするデコーダ。
  13. 　前記低密度パリティチェックデコーダの出力から前記低密度パリティチェックデコーダの入力を減算する減算部と、
    　前記減算部の減算結果を前記コンステレーションデマッパにフィードバックする請求項１０に記載のビットインターリーバと、
    　をさらに備えることを特徴とする請求項１２に記載のデコーダ。
PCT/JP2012/003264 2011-05-18 2012-05-18 並列ビットインターリーバ WO2012157284A1 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
CN201280022720.7A CN103563256B (zh) 2011-05-18 2012-05-18 比特交织方法、比特交织器、解码方法以及解码器
JP2013515008A JP5749799B2 (ja) 2011-05-18 2012-05-18 並列ビットインターリーバ
US14/115,760 US9100049B2 (en) 2011-05-18 2012-05-18 Parallel bit interleaver
EP15172081.0A EP2940877B1 (en) 2011-05-18 2012-05-18 Bit interleaver for a bicm system with qc ldpc codes
ES12785964.3T ES2549656T3 (es) 2011-05-18 2012-05-18 Entrelazador de bits para un sistema BICM con códigos de tipo QC LDPC
EP12785964.3A EP2566056B1 (en) 2011-05-18 2012-05-18 Bit interleaver for a BICM system with QC LDPC codes
PL12785964T PL2566056T3 (pl) 2011-05-18 2012-05-18 Moduł przeplotu bitowego dla systemu BICM z kodami QC LDPC
EP18185973.7A EP3416295B1 (en) 2011-05-18 2012-05-18 Bit interleaver for a bicm system with qc ldpc codes
US14/752,062 US9319071B2 (en) 2011-05-18 2015-06-26 Parallel bit interleaver
US15/063,865 US9621192B2 (en) 2011-05-18 2016-03-08 Parallel bit interleaver
US15/443,464 US10447311B2 (en) 2011-05-18 2017-02-27 Parallel bit interleaver
US16/559,970 US11115060B2 (en) 2011-05-18 2019-09-04 Parallel bit interleaver
US17/398,273 US11671118B2 (en) 2011-05-18 2021-08-10 Parallel bit interleaver
US18/140,164 US20240088917A1 (en) 2011-05-18 2023-04-27 Parallel bit interleaver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11004127A EP2525498A1 (en) 2011-05-18 2011-05-18 Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP11004127.4 2011-05-18

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/115,760 A-371-Of-International US9100049B2 (en) 2011-05-18 2012-05-18 Parallel bit interleaver
US14/752,062 Continuation US9319071B2 (en) 2011-05-18 2015-06-26 Parallel bit interleaver

Publications (1)

Publication Number Publication Date
WO2012157284A1 true WO2012157284A1 (ja) 2012-11-22

Family

ID=44799428

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/003264 WO2012157284A1 (ja) 2011-05-18 2012-05-18 並列ビットインターリーバ

Country Status (9)

Country Link
US (7) US9100049B2 (ja)
EP (4) EP2525498A1 (ja)
JP (8) JP5749799B2 (ja)
CN (3) CN103563256B (ja)
ES (3) ES2549656T3 (ja)
HU (1) HUE026033T2 (ja)
PL (1) PL2566056T3 (ja)
TW (1) TWI569585B (ja)
WO (1) WO2012157284A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017513425A (ja) * 2014-03-14 2017-05-25 サムスン エレクトロニクス カンパニー リミテッド インターリービング深度を調整するための装置及び方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525498A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
WO2015124107A1 (zh) * 2014-02-20 2015-08-27 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
US9602135B2 (en) * 2014-02-20 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 64-symbol mapping, and bit interleaving method using same
US9596116B2 (en) 2014-02-20 2017-03-14 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101867829B1 (ko) 2014-03-10 2018-07-19 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR20160102500A (ko) 2014-12-08 2016-08-30 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR102287614B1 (ko) * 2015-02-12 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287627B1 (ko) * 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US9787422B2 (en) * 2015-05-19 2017-10-10 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US9780917B2 (en) 2015-05-19 2017-10-03 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US9692453B2 (en) 2015-05-19 2017-06-27 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9595978B2 (en) 2015-05-19 2017-03-14 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9634692B2 (en) * 2015-05-19 2017-04-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9800365B2 (en) 2015-05-19 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US9780916B2 (en) 2015-05-19 2017-10-03 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
WO2016194623A1 (ja) * 2015-06-01 2016-12-08 ソニー株式会社 データ処理装置、およびデータ処理方法
US10275186B2 (en) * 2015-10-30 2019-04-30 Sandisk Technologies Llc System and method of data compression and data shaping
US9900105B1 (en) * 2016-10-10 2018-02-20 Tyco Electronics Subsea Communications Llc Coded modulation with amplitude and phase-shift keying having a circular constellation for variable spectral efficiency
US10979084B2 (en) 2017-01-06 2021-04-13 Nokia Technologies Oy Method and apparatus for vector based LDPC base matrix usage and generation
CN108667555B (zh) * 2017-03-29 2021-07-20 华为技术有限公司 一种相位调整方法、相关设备和通信系统
CN108173801B (zh) * 2018-02-26 2020-09-08 重庆邮电大学 一种基于星座点分类排列的索引调制传输系统
US10797727B1 (en) * 2018-09-21 2020-10-06 Xilinx, Inc. Low-density parity-check (LDPC) encode using an LDPC decoder
DE102019200256B4 (de) * 2019-01-10 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verschachteler
CN110324048B (zh) * 2019-06-24 2020-12-08 华中科技大学 一种通信调制系统中ra-ldpc-cc的编码方法及编码器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008125085A (ja) * 2007-11-13 2008-05-29 Matsushita Electric Ind Co Ltd 変調器及び変調方法
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10048872A1 (de) * 2000-10-02 2002-04-25 Infineon Technologies Ag Abschnittsweise Entschachtelung
EP1442373A4 (en) * 2001-11-05 2006-08-16 Nokia Corp PARTIAL FILLING BLOCKING BOX FOR A COMMUNICATION SYSTEM
KR100927144B1 (ko) * 2002-10-19 2009-11-18 삼성전자주식회사 램덤화 특성이 개선된 내부 인터리버를 가지는 디지털방송시스템의 전송장치 및 그의 전송방법
US7702968B2 (en) * 2004-02-27 2010-04-20 Qualcomm Incorporated Efficient multi-symbol deinterleaver
JP4534128B2 (ja) * 2004-03-05 2010-09-01 ソニー株式会社 符号化方法および装置
US7831883B2 (en) * 2004-04-02 2010-11-09 Nortel Networks Limited LDPC encoders, decoders, systems and methods
US7281192B2 (en) * 2004-04-05 2007-10-09 Broadcom Corporation LDPC (Low Density Parity Check) coded signal decoding using parallel and simultaneous bit node and check node processing
KR20060097503A (ko) * 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR20080048988A (ko) * 2005-04-15 2008-06-03 트렐리스웨어 테크놀러지스, 인코포레이티드 무-충돌 불규칙-반복-누산 코드
US7793190B1 (en) * 2005-08-10 2010-09-07 Trellisware Technologies, Inc. Reduced clash GRA interleavers
US7830957B2 (en) * 2006-05-02 2010-11-09 Qualcomm Incorporated Parallel bit interleaver for a wireless system
JP4856605B2 (ja) * 2006-08-31 2012-01-18 パナソニック株式会社 符号化方法、符号化装置、及び送信装置
US7783952B2 (en) * 2006-09-08 2010-08-24 Motorola, Inc. Method and apparatus for decoding data
CN101162907B (zh) * 2006-10-10 2010-11-03 华为技术有限公司 一种利用低密度奇偶校验码实现编码的方法及装置
KR101119302B1 (ko) * 2007-04-20 2012-03-19 재단법인서울대학교산학협력재단 통신 시스템에서 저밀도 패리티 검사 부호 부호화 장치 및방법
US8254245B2 (en) * 2007-04-27 2012-08-28 Lg Electronics Inc. Method for transmitting downlink control channel in a mobile communications system and a method for mapping the control channel to physical resource using block interleaver in a mobile communications system
ES2562031T3 (es) * 2007-10-30 2016-03-02 Sony Corporation Aparato y método de procesamiento de datos
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TWI459724B (zh) 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
TWI497920B (zh) 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI427937B (zh) 2007-11-26 2014-02-21 Sony Corp Data processing device and data processing method
JP5453308B2 (ja) * 2008-01-09 2014-03-26 アップル インコーポレイテッド 物理リソースブロックへの分散型リソースブロックインデックスのマッピング
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
KR101623468B1 (ko) 2008-03-03 2016-05-23 라이 라디오텔레비지오네 이탈리아나 에스.페.아. Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
WO2010024914A1 (en) * 2008-08-29 2010-03-04 Thomson Licensing System and method for reusing dvb-s2 ldpc codes in dvb-c2
CN102292917B (zh) * 2008-10-03 2015-08-26 汤姆逊许可公司 利用二元删除替代信道在awgn信道条件下将比特交织器适配于ldpc码和调制的方法和装置
US8219874B2 (en) * 2009-02-19 2012-07-10 Nec Laboratories America, Inc. Multi-dimensional LDPC coded modulation for high-speed optical transmission systems
CN101488761B (zh) * 2009-02-27 2011-01-19 北京交通大学 一种无短环无低码重码的ldpc码构造方法
US8532209B2 (en) * 2010-11-24 2013-09-10 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
CN102055485A (zh) * 2010-12-24 2011-05-11 中国人民解放军理工大学 准循环低密度奇偶校验码及其修正和线性编码方法
US8656245B2 (en) * 2011-04-13 2014-02-18 California Institute Of Technology Method of error floor mitigation in low-density parity-check codes
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525498A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008125085A (ja) * 2007-11-13 2008-05-29 Matsushita Electric Ind Co Ltd 変調器及び変調方法
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DOUILLARD, C.: "The Bit Interleaved Coded Modulation module for DVB-NGH: Enhanced features for mobile reception", TELECOMMUNICATIONS (ICT), 2012 19TH INTERNATIONAL CONFERENCE, 23 April 2012 (2012-04-23) *
See also references of EP2566056A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017513425A (ja) * 2014-03-14 2017-05-25 サムスン エレクトロニクス カンパニー リミテッド インターリービング深度を調整するための装置及び方法
JP2020198613A (ja) * 2014-03-14 2020-12-10 サムスン エレクトロニクス カンパニー リミテッド インターリービング深度を調整するための装置及び方法
JP7080933B2 (ja) 2014-03-14 2022-06-06 サムスン エレクトロニクス カンパニー リミテッド インターリービング深度を調整するための装置及び方法
JP2022116176A (ja) * 2014-03-14 2022-08-09 サムスン エレクトロニクス カンパニー リミテッド インターリービング深度を調整するための装置及び方法
JP7314359B2 (ja) 2014-03-14 2023-07-25 サムスン エレクトロニクス カンパニー リミテッド インターリービング深度を調整するための装置及び方法

Also Published As

Publication number Publication date
TW201315162A (zh) 2013-04-01
US20140075271A1 (en) 2014-03-13
JPWO2012157284A1 (ja) 2014-07-31
EP3416295B1 (en) 2021-11-03
EP2525498A1 (en) 2012-11-21
US9319071B2 (en) 2016-04-19
JP2021048602A (ja) 2021-03-25
US11115060B2 (en) 2021-09-07
JP2015181256A (ja) 2015-10-15
ES2701833T3 (es) 2019-02-26
TWI569585B (zh) 2017-02-01
US9100049B2 (en) 2015-08-04
EP2566056A4 (en) 2013-06-26
PL2566056T3 (pl) 2016-01-29
US11671118B2 (en) 2023-06-06
JP6800290B2 (ja) 2020-12-16
JP2016136753A (ja) 2016-07-28
CN103563256B (zh) 2017-03-22
JP6072953B2 (ja) 2017-02-01
JP2019208265A (ja) 2019-12-05
US20170170847A1 (en) 2017-06-15
EP2566056A1 (en) 2013-03-06
CN107094025B (zh) 2020-07-07
US20150303946A1 (en) 2015-10-22
JP6259063B2 (ja) 2018-01-10
JP5898358B2 (ja) 2016-04-06
ES2549656T3 (es) 2015-10-30
EP3416295A1 (en) 2018-12-19
US9621192B2 (en) 2017-04-11
CN107104679A (zh) 2017-08-29
EP2940877A1 (en) 2015-11-04
JP5749799B2 (ja) 2015-07-15
CN107094025A (zh) 2017-08-25
US20190393900A1 (en) 2019-12-26
CN103563256A (zh) 2014-02-05
EP2566056B1 (en) 2015-08-05
JP6568288B2 (ja) 2019-08-28
US20160191082A1 (en) 2016-06-30
ES2902352T3 (es) 2022-03-28
JP2017085626A (ja) 2017-05-18
JP6430613B2 (ja) 2018-11-28
JP2018050339A (ja) 2018-03-29
HUE026033T2 (en) 2016-05-30
US20240088917A1 (en) 2024-03-14
JP6999010B2 (ja) 2022-01-18
US20210367618A1 (en) 2021-11-25
US10447311B2 (en) 2019-10-15
JP2019033537A (ja) 2019-02-28
CN107104679B (zh) 2020-06-23
EP2940877B1 (en) 2018-09-19

Similar Documents

Publication Publication Date Title
JP7011014B2 (ja) 並列ビットインターリーバ
JP6568288B2 (ja) 並列ビットインターリーバ
JP6567154B2 (ja) 並列ビットインターリーバ
WO2012157282A1 (ja) 並列ビットインターリーバ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2012785964

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12785964

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013515008

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14115760

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE