JP2008125085A - 変調器及び変調方法 - Google Patents

変調器及び変調方法 Download PDF

Info

Publication number
JP2008125085A
JP2008125085A JP2007294927A JP2007294927A JP2008125085A JP 2008125085 A JP2008125085 A JP 2008125085A JP 2007294927 A JP2007294927 A JP 2007294927A JP 2007294927 A JP2007294927 A JP 2007294927A JP 2008125085 A JP2008125085 A JP 2008125085A
Authority
JP
Japan
Prior art keywords
data
bits
block
signal
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007294927A
Other languages
English (en)
Other versions
JP4583431B2 (ja
Inventor
Yutaka Murakami
豊 村上
Shuta Okamura
周太 岡村
Seiho Kobayashi
聖峰 小林
Masayuki Orihashi
雅之 折橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007294927A priority Critical patent/JP4583431B2/ja
Publication of JP2008125085A publication Critical patent/JP2008125085A/ja
Application granted granted Critical
Publication of JP4583431B2 publication Critical patent/JP4583431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Radio Transmission System (AREA)

Abstract

【課題】変調多値数を大きくした場合でも符号化ブロックのブロックサイズを変えることなく比較的簡易な構成によりバースト誤りを抑制できる送信装置を提供すること。
【解決手段】送信データに対してブロック符号化処理を施してブロック符号化データを形成する符号化部11と、ブロック符号化データを変調してデータシンボルを形成する変調部15と、1つのデータシンボルが異なる符号化ブロックのブロック内符号化データが集まって構成されるように、ブロック符号化データを並べ換えて変調部15に供給する並べ換え部12とを設けたことにより、変調多値数を大きくした場合でも符号化ブロックのブロックサイズを変えることなく比較的簡易な構成によりバースト誤りを抑制できる送信装置10を実現できる。
【選択図】図1

Description

本発明は、例えばLDPC(Low Density Parity Check)符号のようなブロック符号を用いて、送信データを符号化して送信する送信装置及び送信方法に関する。
無線通信においては、一般に、誤り訂正能力を高めるために送信データを符号化して送信するようになっている。その符号化の一つとして、非特許文献1に記載されているようなLDPC符号がある。このLDPC符号は、非常に大きなブロック単位(拘束長)で誤り訂正を行うことができるので、バースト誤りに強く、フェージング環境下での通信に適していると考えられている。
また、データ伝送速度を高めるためる技術として、非特許文献2に記載されているような、複数のアンテナからOFDM信号を送信するマルチアンテナ送信装置が知られている。この種のマルチアンテナ送信装置においては、周波数選択性フェージングによるバースト誤りを抑制する一つの方法として、データを周波数方向(サブキャリア方向)にインターリーブすることが提案されている。
図28に、この種のマルチアンテナ送信装置による送信信号のフレーム構成例を示す。図28において、フレームの先頭には、フェージング変動による歪み、つまりチャネル推定、及び、送受信機間の周波数オフセットを推定するためのプリアンブルが配置され、それに続いてデータシンボルが配置される。また、キャリアYには、経時的に変動する周波数オフセットを推定するためのパイロットシンボルが配置される。なお、図中の1つの四角は1シンボルを示す。つまり、図28の例では、各時間i、i+1、………において、データシンボルとパイロットとを合わせて合計7シンボルからなる1OFDMシンボルが送信される。このとき、データは、1OFDMシンボル内で、インターリーブが施されており、(1)(2)(3)………(11)(12)の順番に配置される。
「低密度パリティ検査符号とその復号法 LDPC(Low Density Parity)符号/sum-product復号方法」 トリケップス 2002年 「High Speed Physical Layer (PHY) in 5GHzband」IEEE802.11a 1999.
ところで、LDPC等のブロック符号を用いた場合、例えば変調多値数を大きくするほど、1つの符号化ブロックを送信するためのシンボル数は少なくなり、1つの符号化ブロックが、より短時間で送信されることになる。この結果、その送信期間にフェージングによるノッチがあった場合には、バースト誤りが発生し易くなる。つまり、変調多値数が大きくなるほど、バースト誤りの確率が高くなる。
ここで、LDPC等のブロック符号は、ブロックサイズを変えることができ、ブロックサイズを大きくするほど(すなわち拘束長を長くするほど)、フェージングのノッチ等に起因するバースト誤りの確率は小さくなる。よって、適応変調のように変調多値数を変える場合には、変調多値数を大きくするほど、符号化ブロックサイズを大きくすれば、バースト誤りを抑制できると考えられる。
しかしながら、変調多値数を変更する毎に、ブロックサイズを変えるように符号化器を設計することは、符号化器の構成が複雑化するので望ましくない。
さらに、MIMO(Multiple-Input Multiple-Output)方式等のマルチアンテナ送信においては、フレームの先頭に配置されたプリアンブルの直後のデータシンボルについては、高い分離精度が確保できるので受信信号として高いSNRを確保できるが、プリアンブルから離れるに従って分離精度が低下するので受信信号のSNRも低下する問題があった。
本発明は、かかる点に鑑みてなされたものであり、変調多値数を大きくした場合でも符号化ブロックのブロックサイズを変えることなく、比較的簡易な構成によりバースト誤りを抑制できる送信装置、及びプリアンブルからの距離に起因する誤り率特性の劣化を抑制できるマルチアンテナ送信装置を提供することを目的とする。
かかる課題を解決するため本発明の送信装置の一つの態様は、複数のビットで構成される送信データに対して誤り訂正符号化処理を施して、複数のビットで構成される誤り訂正符号化データを形成する符号化手段と、1つのシンボルが、複数の前記誤り訂正符号化データのいずれかに属するビットを集めて構成されるように、前記誤り訂正符号化データに属するビットを並べ換える並べ換え手段と、前記並び換えられた誤り訂正符号化データから前記シンボルに対応するベースバンド信号を出力する変調手段と、前記ベースバンド信号に基づく変調信号を送信する送信手段と、を具備し、前記シンボルを構成する複数ビットから、任意に抽出される2つのビットは、互いに異なる前記誤り訂正符号化データに属するビットであり、前記並べ換え手段は、複数の前記誤り訂正符号化データで構成される1系統のデータを入力とし、前記1系統のデータに含まれるビットを並び換えるものであり、隣り合うシンボルにおいて、前記シンボルの信号点配置を示すビット番号のうちの同じビット番号に、互いに異なる前記誤り訂正符号化データに属するビットを割り当てるように並べ換える構成を採る。
また、本発明の送信装置の一つの態様は、前記変調手段は、複数の変調方式を用いることができ、いずれの変調方式を用いた場合でも、形成されるシンボルを構成する複数ビットから任意に抽出される2つのビットは、互いに異なる前記誤り訂正符号化データに属するビットであるようにする。
本発明によれば、各符号化ブロック内のデータが複数のシンボルに離散的に配置されるようになるので、変調多値数を多くした場合でもバースト誤りを抑制し得、符号化ブロックのブロックサイズを変えることなく比較的簡易な構成によりフェージングのノッチ等による誤り率特性の劣化を抑制し得る送信装置を実現できる。
また、各符号化ブロック間の、プリアンブルからの距離を実質的に均一化できるので、プリアンブルからの距離に起因する誤り率特性の劣化を抑制し得るマルチアンテナ送信装置を実現できる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
(実施の形態1)
図1に、本発明の実施の形態1に係る送信装置の構成を示す。送信装置10は送信データS1を符号化部11に入力する。符号化部11は、送信データS1に対してブロック符号化処理を施し、これにより得たブロック符号化データS2を並べ換え部12に送出する。本実施の形態の場合、符号化部11は、LDPC符号化処理を行うようになっている。
並べ換え部12は、1つのデータシンボルが異なる符号化ブロックのブロック内符号化データが集まって構成されるように、ブロック符号化データS2を並べ換えて変調部15に供給する。具体的には、ブロック符号化データS2をセレクタ13に入力し、当該セレクタ13によってブロック符号化データS2をビット単位でメモリ14−1〜14−3又は変調部15に送出する。メモリ14−1〜14−2はバッファメモリとして機能し、一旦格納したビットを、タイミングを合わせて変調部15に送出する。例えば、変調部15でQPSKを行う場合には、メモリ14−1を用い、メモリ14−1に格納されたビットがセレクタ13から直接変調部15に送出されるビットとタイミングを合わせて出力される。これにより、変調部15では、メモリ14−1から入力されるビットと、直接セレクタ13から入力されるビットの計2ビットを用いてQPSKの1シンボルが形成される。また変調部15で16QAMを行う場合には、メモリ14−1〜14−3を用い、メモリ14−1〜14−3に格納されたビットがセレクタ13から直接変調部15に送出されるビットとタイミングを合わせて出力される。これにより、変調部15では、メモリ14−1〜14−3から入力されるビットと、直接セレクタ13から入力されるビットの計4ビットを用いて16QAMの1シンボルが形成される。
因みに、図1では、図を簡単化するために、3つのメモリ14−1〜14−3しか記載していないが、変調部15で64QAMを行う場合には、5つのメモリを設け、変調部15によって、各メモリからの入力と直接セレクタ13から入力されるビットの計6ビットを用いて64QAMの1シンボルを形成すればよい。
なお、図1に示した並べ換え部12の構成は一例であって、要は、1つのブロック内符号化データが複数のデータシンボルに割り当てられるように、ブロック符号化データS2を並べ換えて変調部15に供給する構成であればどのような構成を採用してもよい。
変調部15は、制御信号S10に基づいて適応変調を行う。すなわち、変調部15は、制御信号S10に基づいて、BPSK、QPSK、16QAM又は64QAMのうちいずれの変調処理を行うかを変更する。なお、制御信号S10は、並べ換え部13のセレクタ13にも入力されており、セレクタ13は変調部15でどの変調処理が行われるかに応じて、ビット並べ換え規則を変更する。その詳細については後述する。
変調部15により得られた送信シンボルS3は、無線部16に入力される。無線部16は、変調シンボルS3に対してディジタルアナログ変換やアップコンバート等の所定の変調処理を施し、これにより得たRF信号S4をアンテナ17に供給する。
図2を用いて、本実施の形態の符号化部11によるLDPC符号の生成処理を説明する。符号化部(LDPCエンコーダ)11は、送信データS1(すなわちLDPC符号化前データ)を入力とし、これをLDPC符号化することによりブロック符号化データS2(すなわちLDPC符号化後データ)を出力する。例えば、LDPC符号化前のデータを(m1a,m2a,・・・,m490a)とし、パリティチェックマトリクスをGとすると、LDPC符号化後データとして(C1a,C2a,・・・,C980a)が出力される。つまり、490ビットからなる符号化前ブロック#1から、980ビットからなる符号化後ブロック#1が形成される。
図3を用いて、変調部15による変調処理を説明する。この変調処理は周知の技術であるため簡単に説明する。図3(a)はBPSKの信号点配置を示しており、1シンボルで1ビット、つまりb1が送信される。図3(b)はQPSKの信号点配置を示しており、1シンボルで2ビット、つまり(b1,b2)が送信される。図3(c)は16QAMの信号点配置を示しており、1シンボルで4ビット、つまり(b1,b2,b3,b4)が送信される。図3(d)は64QAMの信号点配置を示しており、1シンボルで4ビット、つまり(b1,b2,b3,b4,b5,b6)が送信される。
次に、図4〜図7を用いて、本実施の形態の特徴である並べ換え部12による並べ換え処理について説明する。図4〜図7は、LDPC符号化された各符号化ブロック内のビットが、変調後のどのシンボルに割り当てられているかを示すものである。具体的には、980ビットで構成されている1つのブロック内符号化データ(LDPC符号化後のデータ)が、どのシンボルに配置されているかを示すものである。また、横軸はシンボルの時間的な並びを示している。縦軸は1シンボルを構成するビット番号、つまり、BPSKの場合b1、QPSKの場合b1,b2、16QAMの場合b1,b2,b3,b4、64QAMの場合b1,b2,b3,b4,b5,b6を示している。
さらに、図中#X−Yは、X番目の符号化ブロックのY番目(980ビットの中のY番目)のビットを示している。例えば#1−1は、1番目の符号化ブロックの1番目のビットを示す。同様に、例えば#3−979は、3番目の符号化ブロックの979番目のビットを示す。
図4(a)は、変調方式がBPSKのときの各シンボルへのビット割当てを示している。変調方式がBPSKのときには、1シンボルで1ビット(b1)を送信することになるので、980シンボルによって980ビットの符号化ブロックを1つだけ送信する。
図4(b)は、変調方式がQPSKのときの各シンボルへのビット割当てを示している。変調方式がQPSKのときには、1シンボルで2ビット(b1、b2)送信することになるので、980シンボルによって980ビットの符号化後ブロックを2つ送信できる。ここでの各シンボルは、図からも明らかなように、異なる符号化ブロックのブロック内符号化データが集まって構成される。具体的には、QPSKの980シンボルのビットb1に符号化後ブロック#1のビット#1−1〜#1−980を割り当て、980シンボルのビットb2に符号化後ブロック#2のデータ#2−1〜#2−980を割り当てる。これにより、各符号化ブロック内のビット(データ)をBPSKと同等の数のシンボルに亘って時間的に分散して配置できるため、フェージングによるノッチによって符号化ブロック内のデータの品質が全体的に落ち込むことを回避できる。つまり、符号化ブロック内のほとんどのデータがバースト的に誤る確率が低くなるので、誤り率特性を改善できる。
図4(c)は、変調方式が16QAMのときの各シンボルへのビット割当てを示している。変調方式が16QAMのときには、1シンボルで4ビット(b1、b2、b3、b4)送信することになるので、980シンボルによって980ビットの符号化後ブロックを4つ送信できる。ここでの各シンボルへのビット割当ての特徴は、QPSKのときと同様に、1つのブロック内符号化データが複数のシンボルに割り当てることである。具体的には、16QAMの980シンボルのビットb1に符号化後ブロック#1のデータ#1−1〜#1−980を割り当て、980シンボルのビットb2に符号化後ブロック#2のデータ#2−1〜#2―980を割り当て、980シンボルのビットb3に符号化後ブロック#3のデータ#3−1〜#3−980を割り当て、980シンボルのビットb4に符号化後ブロック#4のデータ#4−1〜#4−980を割り当てる。これにより、各符号化ブロック内のビット(データ)をBPSKと同等の数のシンボルに亘って時間的に分散して配置できるため、フェージングによるノッチによって符号化ブロック内のデータの品質が全体的に落ち込むことを回避できる。つまり、符号化ブロック内のほとんどのデータがバースト的に誤る確率が低くなるので、誤り率特性を改善できる。
図4(d)は、変調方式が64QAMのときの各シンボルへのビット割当てを示している。変調方式が64QAMのときには、1シンボルで6ビット(b1、b2、b3、b4、b5、b6)送信することになるので、980シンボルによって980ビットの符号化後ブロックを6つ送信できる。ここでの各シンボルへのビット割当ての特徴は、QPSKや16QAMのときと同様に、1つのブロック内符号化データが複数のシンボルに割り当てることである。具体的には、64QAMの980シンボルのビットb1に符号化後ブロック#1のデータ#1−1〜#1−980を割り当て、980シンボルのビットb2に符号化後ブロック#2のデータ#2−1〜#2―980を割り当て、980シンボルのビットb3に符号化後ブロック#3のデータ#3−1〜#3−980を割り当て、980シンボルのビットb4に符号化後ブロック#4のデータ#4−1〜#4−980を割り当て、980シンボルのビットb5に符号化後ブロック#5のデータ#5−1〜#5−980を割り当て、980シンボルのビットb6に符号化後ブロック#6のデータ#6−1〜#6−980を割り当てる。
これにより、各符号化ブロック内のビット(データ)をBPSKと同等の数のシンボルに亘って時間的に分散して配置できるため、フェージングによるノッチによって符号化ブロック内のデータの品質が全体的に落ち込むことを回避できる。つまり、符号化ブロック内のほとんどのデータがバースト的に誤る確率が低くなるので、誤り率特性を改善できる。
次に、本実施の形態の並べ換え部12の並べ換え処理の第2の例を、図5を用いて説明する。図5でも、1つのブロック内符号化データが複数のシンボルに割り当てるといった点では図4と同様であり、図4のように並べ換えたときと同様の効果を得ることができる。図5が図4と異なる点は、QPSK、16QAM、64QAMにおいて、一つの符号化後ブロックを固定ビット(例えば、b1のみ)に割り当てるのではなく、全てのビット(例えば、16QAMのときにはb1、b2、b3、b4)に割り当てるようにした点である。具体的には、例えば変調方式が16QAMのとき、符号化後ブロック#1については、データ#1―1をb1に割り当て、#1−2をb2に割り当て、#1−3をb3に割り当て、#1−4をb4に割り当てるというように、ブロック#1のデータをb1、b2、b3、b4を用いて送信するという特徴をもつ。
このような割り当て方を採用した理由について述べる。16QAMのb1の受信品質、b2の受信品質、b3の受信品質、b4の受信品質には差がある。このとき、b1の受信品質が最も悪いものとする。すると、例えば、ブロック#1をb1のみで送信した場合、ブロック#1は受信品質が悪いブロックとなってしまう。パケット通信を行っている場合、パケットエラーは最も受信品質の悪いブロックの受信品質に影響を受けることになる。したがって、この場合、ブロック#1〜#4の受信品質をなるべく均一にした方が良い。図5のような割り当てを行うとこれを実現できる。さらに、好適には、ブロック#1〜ブロック#4についてb1、b2、b3、b4に割り当てる回数をできる限り均一となるようにすると良い。なお、割り当てる回数の差は、高々1回であることが望ましい。因みに、1回の差は、送信シンボル数が必ず4(ビット)の倍数(16QAMが1シンボルに送信できるビット数)であるとは限らないために、どのように割り当てたとしても発生してしまうことがある。
なお、ここでは16QAMのときを例に説明したが、64QAMについても同様の処理を行うことで同様の効果を得ることができる。但し、QPSKの場合は、b1、b2には受信品質の差がないため、同様の効果を得ることができるとは限らない。しかし、送信装置、受信装置により発生する歪みにより受信品質に差が発生する可能性は否定できないため、効果が得られる可能性はある。
次に、本実施の形態の並べ換え部12の並べ換え処理の第3の例を、図6に示す。図6でも、1つのブロック内符号化データが複数のシンボルに割り当てるといった点では図4と同様であり、図4のように並べ換えたときと同様の効果を得ることができる。図5が図4と異なる点は、同一シンボルでは、同一のブロックデータを送信するが、QPSKでは、送信する順番として、ブロック#1のデータ、ブロック#2のデータブロックを交互に、16QAMでは、ブロック#1、ブロック#2、ブロック#3の順番で、64QAMでは、ブロック#1、ブロック#2、ブロック#3、ブロック#4、ブロック#5、ブロック#6の順番で送信している点である。すなわち、図4のようにブロックのデータを連続したシンボルに割り当てるのではなく、間隔おいたシンボルに割り当てるようにしてもよい。但し、図4や図5のような割り当て方の方が、ブロック内データをより多くのシンボルに分散できるので、受信品質の改善効果は高い。
次に、本実施の形態の並べ換え部12の並べ換え処理の第4の例を、図7に示す。図7でも、1つのブロック内符号化データが複数のシンボルに割り当てるといった点では図4と同様であり、図4のように並べ換えたときと同様の効果を得ることができる。図7は、図5と図6の考えを組み合わせた例である。図7では、2ビット単位で、割り当てるシンボルを変更している。これにより、図4や図5と同様の効果を得ることができるが、図4や図5のような割り当て方の方が、ブロック内データをより多くのシンボルに分散できるので、受信品質の改善効果は高い。
このように本実施の形態によれば、送信データに対してブロック符号化処理を施してブロック符号化データを形成する符号化部11と、ブロック符号化データを変調してデータシンボルを形成する変調部15と、1つのデータシンボルが異なる符号化ブロックのブロック内符号化データが集まって構成されるように、ブロック符号化データを並べ換えて変調部15に供給する並べ換え部12とを設けたことにより、変調多値数を大きくした場合でも符号化ブロックのブロックサイズを変えることなく比較的簡易な構成によりバースト誤りを抑制できる送信装置10を実現できる。
因みに、並べ換え部12の処理は、変調部15の変調多値数が多くなるほど、1シンボルがより多くのブロックのブロック符号化データが集まって構成されるように、ブロック符号化データを並べ換えていると言うこともできる。
(実施の形態2)
図8に、本発明の実施の形態2に係るマルチアンテナ送信装置の構成を示す。
マルチアンテナ送信装置100は、所謂OFDM−MIMO通信を行う送信装置であり、2つのアンテナからそれぞれ異なる変調信号を送信するようになっている。具体的には、アンテナ114Aからは変調信号Aを送信すると共に、アンテナ114Bからは変調信号Bを送信する。ここで図8では、変調信号Aについての信号処理系統と、変調信号Bについての信号処理系とはほぼ同様の構成であるため、変調信号Aの処理系統については符号の後ろに「A」を付けて示し、それと対応する変調信号Bの処理系統については符号の後ろに「B」を付けて示した。
マルチアンテナ送信装置100のフレーム構成信号生成部115は、フレーム構成に関する情報、符号化方法の情報及び変調方式の情報などの制御信号116を出力する。符号化部102Aは、変調信号Aのデータ101A及び制御信号116を入力とし、制御信号116に基づいた符号化を施し、符号化後のデータ103Aを出力する。
並べ換え部104Aは、符号化後のデータ103A及び制御信号116を入力とし、制御信号116に基づいて符号化後のデータ103Aを並び換え、並び換え後のデータ105Aを出力する。
変調部106Aは、並べ換え後のデータ105A及び制御信号116を入力とし、制御信号116に基づきBPSK、QPSK、16QAM又は64QAMのいずれか変調を施し、ベースバンド信号107Aを出力する。
シリアルパラレル変換部(S/P)108Aは、ベースバンド信号107Aを入力とし、シリアルパラレル変換を施し、パラレル信号109Aを出力する。逆フーリエ変換部(ifft)110Aは、パラレル信号109Aを入力とし、フーリエ変換を施し、フーリエ変換後の信号111AすなわちOFDM信号を出力する。無線部112Aは、フーリエ変換後の信号111Aを入力とし、周波数変換、増幅等の所定の無線処理を施すことで変調信号Aの送信信号113Aを形成する。送信信号Aはアンテナ114Aから電波として出力される。
変調信号Bについても、符号化部102B、並べ換え部104B、変調部106B、シリアルパラレル変換部(S/P)108B、逆フーリエ変換部(ifft)110B、無線部112Bによって同様の処理が施され、変調信号Bの送信信号113Bがアンテナ114Bから電波として出力される。
図9に、マルチアンテナ送信装置100の各アンテナ114A、114Bから送信される変調信号A、変調信号Bのフレーム構成例を示す。図9(a)はアンテナ114Aから送信される変調信号Aのフレーム構成を示し、図9(b)はアンテナ114Bから送信される変調信号Bのフレーム構成を示すものである。本実施の形態の場合、通信方式として空間多重のMIMO(Multi-Input Multi-Output)伝送を用いるので、同一キャリア、同一時刻の変調信号Aと変調信号Bのシンボルは、それぞれ異なるアンテナから同時に送信され、空間で多重される。
フレームの先頭に配置されているプリアンブルは、チャネル変動を推定するためのものであり、受信機では、プリアンブルを用いてチャネル変動を推定し、ZF(Zero Forcing)、MMSE(Minimum Mean Square Error)を施すことで、変調信号Aと変調信号Bとを分離することができる。
キャリアYの時間方向に亘って配置されたパイロットシンボルは、受信装置において、プリアンブルで除去できなかった周波数オフセットや、デバイスの特性による歪み(振幅・位相)を推定し、除去するためにシンボル用いられるシンボルである。
またデータシンボルは、データを伝送するためのシンボルであり、プリアンブルに続いて送信される。
図10に、マルチアンテナ送信装置100から送信された信号を受信復調するマルチアンテナ受信装置の構成を示す。
マルチアンテナ受信装置300の無線部303_1は、アンテナ301_1で受信した受信信号302_1を入力とし、増幅、周波数変換等を施し、ベースバンド信号304_1を出力する。フーリエ変換部(fft)305_1は、ベースバンド信号304_1を入力とし、フーリエ変換を施し、フーリエ変換後の信号306_1を出力する。
変調信号Aのチャネル変動推定部307_1は、フーリエ変換後の信号306_1を入力とし、図9(a)に示した変調信号Aのプリアンブルを抽出し、このプリアンブルに基づいて変調信号Aのチャネル変動を推定し、変調信号Aのチャネル変動推定信号308_1を出力する。
変調信号Bのチャネル変動推定部309_1は、フーリエ変換後の信号306_1を入力とし、図9(b)に示した変調信号Bのプリアンブルを抽出し、このプリアンブルに基づいて変調信号Aのチャネル変動を推定し、変調信号Bのチャネル変動推定信号310_1を出力する。
なお、無線部303_2、フーリエ変換部305_2、変調信号Aのチャネル変動推定部307_2、変調信号Bのチャネル変動推定部309_2は、上述と同様の動作をする。
信号処理部311は、フーリエ変換後の信号306_1、306_2、変調信号Aのチャネル変動推定信号308_1、308_2、変調信号Bのチャネル変動推定信号310_1、310_2を入力とし、ZF(Zero Forcing)、MMSE(Minimum Mean Square Error)等の処理を行うと共にデコードを行いことで、変調信号Aの受信データ312A及び変調信号Bの受信データ312Bを得る。信号処理部311の詳細の動作については、図12を用いて後述する。
図11に、マルチアンテナ送信装置とマルチアンテナ受信装置との間での通信モデルを示す。アンテナ409Aから送信される変調信号をTxa(t)、アンテナ409Bから送信される変調信号をTxb(t)(t:時間)とする。また、各送受信アンテナ間でのチャネル変動をそれぞれh11(t)、h12(t)、h21(t)、h22(t)とし、アンテナ410_1で受信した受信信号をRx1(t)、アンテナ410_2で受信した受信信号をRx2(t)とすると、以下の関係式が成立する。
Figure 2008125085
図12に、マルチアンテナ受信装置300の信号処理部311の構成を示す。分離・周波数オフセット推定・補償部401は、フーリエ変換後の信号306_1、306_2、変調信号Aのチャネル変動推定信号308_1、308_2、変調信号Bのチャネル変動推定信号310_1、310_2を入力とし、(1)式についての逆行列演算(ZF)を行うことで変調信号Aと変調信号とを分離する。また分離・周波数オフセット推定・補償部401は、図9に示したパイロットシンボルを用いて、周波数オフセットや、デバイスの特性による歪み(振幅・位相)を推定し、推定結果に基づいて、これを補償することで、変調信号Aの補償後のベースバンド信号402A、変調信号Bの補償後のベースバンド信号402Bを得る。
軟判定計算部403Aは、変調信号Aの補償後のベースバンド信号402Aを入力とし、ブランチメトリックを計算することで軟判定値404Aを得る。デインターリーブ部405Aは、軟判定値404Aを入力とし、デインターリーブ(並べ換え部104Aと逆の処理)を行うことでデインターリーブ後の軟判定値406Aを得る。デコーダ407Aは、デインターリーブ後の軟判定値406Aを入力とし、これを復号することで変調信号Aの受信データ408Aを得る。
また、軟判定計算部403B、デインターリーブ部405B、デコーダ407Bは、上述と同様の動作をし、変調信号Bの受信データ408Bを得る。
図13は、図9のフレーム構成で変調信号を送信した場合に、受信装置において得られる、時間i、i+1、i+2、i+3、i+4、i+5におけるキャリア1から6の信号電力対雑音電力比(SNR)の関係の一例を示したものである。図13のように、データシンボルのSNRは、プリアンブルから時間的に離れるにつれてSNRが低下する。これは、受信装置における周波数の推定誤差、デバイスの特性による歪み(振幅・位相)の推定誤差が、プリアンブルから時間的に離れるにつれて大きくなるからである。
例えば図28のように、1OFDMシンボル内でインターリーブを施し、受信装置においてデインターリーブを施した場合、時間i+4、i+5のようにプリアンブルから時間的に離れたOFDMシンボルに属するデータは、デインターリーブを施しても、図13の現象を考慮すると、SNRが劣悪なデータシンボルのみで構成されることになるので、誤り訂正を行っても符号化ゲインを得るのが困難であり、誤り率特性が劣化することになる。
送受信装置がそれぞれ1本のアンテナのみ具備する従来のシステムでは、この問題を解決することは、非常に簡単であった。周波数オフセット、歪み推定のためのシンボル、例えばパイロットシンボルを挿入すればよい。このとき、パイロットシンボルの挿入頻度もそれほど多くする必要がないため、パイロットシンボルの挿入による伝送速度の低下も小さく、パイロットシンボルを挿入しても、システムとしてのデメリットはそれほど大きくなかった。
一方、空間多重を用いたMIMOシステムを例とするマルチアンテナシステムでは、伝送路上で混ざり合った各変調信号を分離するための分離用シンボル(図9のプリアンブル)は必ず必要となる。また、この分離用シンボルを用いて、チャネル変動h11〜h22を推定する。チャネル変動h11〜h22の推定精度を劣化させる要因として、周波数オフセット、歪みの時間的変動がある。しかしながら、パイロットシンボルを挿入し、周波数オフセット、歪み推定の時間的変動を推定するだけでは前述のSNRの低下を防ぐことはできない。あくまでも、チャネル変動h11〜h22の推定精度を確保しない限り、前述のSNRの低下を防ぐことはできない。これを実現するためには、分離用シンボルの挿入頻度をあげる方法が考えられる。つまり、パイロットシンボルの挿入頻度をあげても、解決が困難である。しかし、分離用シンボルは、全キャリアに亘って配置する必要があるので、分離用シンボルの挿入頻度をあげると伝送速度の低下が著しいという課題が発生する。したがって、分離用シンボルの挿入頻度をできる限り少なく保ったままで、SNRを改善することが重要である。
本実施の形態では、プリアンブルの挿入頻度を増やさずに、プリアンブルの離れた位置のシンボルに割り当てられたデータの誤り率特性の劣化を抑制することができるマルチアンテナ送信装置を提案するものである。
本実施の形態では、符号化部102A、102Bと変調部106A、106Bとの間に設けた並べ換え部104A、104Bの並べ換え処理を工夫することで、上述した問題を解決した。以下その詳細について説明する。
ここで、並べ換え部104A、104Bは、入力されるm番目のデータを周波数軸においてキャリアp(m)の位置のデータシンボルに、時間軸において時間q(m)の位置のデータシンボルに配置するように並び替えるものとする。この並び換え処理を、π(m)=(p(m),q(m))で表す。
図14及び図15は、並べ換え部104A、104Bによる符号化後のデータの並べ換え処理例を示す。なお図14及び図15は、一例として6OFDMシンボル内でデータの並び換えを行った例を示すものである。なお、プリアンブルは省略している。図14、図15において、(1)、(2)、(3)………は、データの配置の順番を示しており、例えば、1番目に入力されたデータを(1)のデータシンボルに配置し、2番目に入力されたデータを(2)のデータシンボルに配置することを意味している。
図14、図15の並び換えで重要なことは、1番目のデータ、2番目のデータを異なる時間のデータシンボル位置に配置することである。例えば、符号化部102A、102Bがブロックサイズ6のブロック符号化処理を施した場合には、並べ換え部104A、104Bは、符号化ブロック内の6個のデータを、時間的に異なる位置のシンボルに割り当てる。つまり、例えば、q(1)≠q(2)≠q(3)≠q(4)≠q(5)≠q(6)、q(7)≠q(8)≠q(9)≠q(10)≠q(11)≠q(12)となるようにブロック符号化後のデータをシンボルに割り当てる。
これにより、受信装置がデインターリーブを施したデータ系列において、SNRが劣悪なデータが連続することがなくなるため、誤り訂正を行うことで符号化ゲインを得ることができるようになり、誤り率特性の劣化を抑制できる。
因みに、周波数軸方向におけるSNRの相関性(近いキャリア同士ではSNRの相関性が高い)を考慮した場合、上記の条件に加え、p(1)≠p(2)≠p(3)≠p(4)≠p(5)≠p(6)、p(7)≠p(8)≠p(9)≠p(10)≠p(11)≠p(12)となるように符号化データを並び換えると、誤り率特性の劣化を一段と抑制できるようになる。
このように、本実施の形態によれば、同一符号化ブロック内の符号化データが、時間方向の複数のデータシンボルに割り当てられるように符号化データを並び換える並べ換え部104A、104Bを設けたことにより、プリアンブルから遠く離れた位置のデータシンボルに符号化ブロック内の全てのデータが割り当てられることを回避できる。換言すれば、各符号化ブロック間の、プリアンブルからの距離を実質的に均一化できるので、プリアンブルからの距離に起因する誤り率特性の劣化を抑制し得るマルチアンテナ送信装置100を実現できる。また、フェージングによるノッチの影響も軽減できる。
なお、本実施の形態では、図9のように、プリアンブル、データシンボル、パイロットシンボルのみで構成されたフレーム構成を例に採って説明したが、これに限ったものではなく、例えば制御情報を伝送するシンボル等を含んでいてもよい。要は、データシンボルの前にプリアンブルを配置するものに広く適用して好適である。
また、図8に示した構成例では、各変調信号A、Bについて各々符号化部102A、102Bを設けた構成を説明したが、1つの符号化部で変調信号A、B両方の符号化処理を行う構成に適用することもできる。
図16に、その構成例を示す。図8との対応部分に同一符号を付して示す図16において、マルチアンテナ送信装置500がマルチアンテナ送信装置100と異なる点は、符号化部102及び並び替え部104が一つしかない点である。
符号化部102は、データ101及び制御信号116を入力とし、制御信号116に基づいた符号化を施すことで、符号化後のデータ103を得る。並び換え部104は、符号化後のデータ103及び制御信号116を入力とし、制御信号116に含まれるフレーム構成の情報に基づき、符号化後のデータイ103を並び換え、並び換え後のデータ105A、105Bをそれぞれ変調部106A、106Bに供給する。
図17、図18、図19に、並べ換え部104による符号化後のデータの並べ換え処理例を示す。
図17では、はじめに、符号化後の6ビットのデータを変調信号Aの異なる時間のデータシンボルに割り当てる(図17の(1)、(2)、(3)、(4)、(5)、(6)に相当する)。更に、符号化後の6ビットのデータを変調信号Bの異なる時間のデータシンボルに割り当てる(図17の(7)、(8)、(9)、(10)、(11)に相当する)。次に、符号化後の6ビットのデータを変調信号Aに割り当てる。このように、符号化後のデータを異なる時間のデータシンボルに割り当てると共に、変調信号A、変調信号Bに交互に割り当てる。このようにすることで、図14、図15に示した割り当て例と同様の効果を得ることができるのに加えて、変調信号A、変調信号Bに交互に割り当てているため、空間的なダイバーシチゲインを得ることができるというさらなる効果を得ることができる。
図18では、変調信号A、変調信号Bに交互にデータの割り当てを行っている。そのとき、奇数番目だけを抽出した6ビットのデータ、または、偶数番目だけを抽出した6ビットのデータを、異なる時間のシンボルに配置する。例えば、変調信号Aの(1)(3)(5)(7)(9)(11)のデータシンボルを見れば明らかである。このようにすることで、図14、図15に示した割り当て例と同様の効果を得ることができるのに加えて、変調信号A、変調信号Bに交互に割り当てているため、空間的なダイバーシチゲインを得ることができるというさらなる効果を得ることができる。
図19では、まず、変調信号Aにデータを割り当て、次に変調信号Bに割り当てている。そして、符号化後の6ビットを単位として、これらを異なる時間のシンボルに配置する。このようにすることで、図14、図15に示した割り当て例と同様の効果を得ることができる。
図20に、図16に示すような構成のマルチアンテナ送信装置500から送信された信号を受信復調するマルチアンテナ受信装置の信号処理部の構成を示す。ここでマルチアンテナ受信装置の全体構成は、図10に示したような構成とすればよく、信号処理部311を、図20に示すように構成すればよい。
図12との対応部分に同一符号を付して示す図20の信号処理部311は、デインターリーブ部405、デコーダ部407が1つだけしか設けられていない点を除いて、図12の信号処理部311と同様の構成である。デインターリーブ部405は、変調信号Aの軟判定値404A、変調信号Bの軟判定値404Bを入力とし、フレーム構成に応じてデインターリーブを行う(図16の並べ変え部104と逆の処理を行う)ことで、デインターリーブ後の軟判定値406を得る。デコーダ407は、デインターリーブ後の軟判定値406を入力とし、これを復号することで受信データ408を得る。
(実施の形態3)
本実施の形態では、マルチアンテナ送信装置でLDPC符号化を行う場合の具体的な形態を説明する。さらには、適応変調を行う場合の具体的な形態を説明する。
図21は、図8の符号化部102A、102Bでそれぞれ符号化後のブロックサイズが980ビットでなるLDPC符号化を行った場合の、並べ換え部104A、104Bによるデータシンボルへの符号化後データの割り当て例を示す。変調信号AのA(1)、A(2)、………、A(980)の980シンボルに1つの符号化ブロック内の980ビットを割り当てる。ここで、(1)、(2)、………、(980)は、データの順番を示している。同様に、変調信号BのB(1)、B(2)、………、B(980)の980シンボルに1つの符号化ブロック内の980ビットを割り当てる。このように、1つの符号化ブロック内のデータ(ビット)が複数のデータシンボルに割り当てられている。これにより、1つの符号化ブロック内のデータを少ないデータシンボルに割り当てる場合と比較して、バースト誤りを抑制できる。
図22に、図16の符号化部102でブロックサイズが980ビットでなるLDPC符号化を行った場合の、並べ換え部104によるデータシンボルへの符号化後データの割り当て例を示す。変調信号A及び変調信号Bの980シンボルに1つの符号化ブロック内の980ビットを割り当てる。ここで、(1)、(2)、・・・、(980)はデータの順番を示している。このように、1つの符号化ブロック内のデータ(ビット)が複数のデータシンボルかつ複数のアンテナに割り当てることにより、1つの符号化ブロック内のデータを少ないデータシンボルに割り当てる場合と比較してバースト誤りを抑制できるのに加えて、空間的なダイバーシチゲインを得ることができるというさらなる効果を得ることができる。
次に、通信状況により適応変調を行う(すなわち変調方式を切り換える)マルチアンテナ送信装置に、本発明を適用した場合の形態について説明する。
図23に適応変調を行うマルチアンテナ送信装置の構成を示す。図8との対応部分に同一符号を付して示す図23のマルチアンテナ送信装置600は、例えば基地局に設けられている。受信装置2303は、アンテナ2301で受信した受信信号2302を入力とし、受信処理を行うことで、通信相手の端末が送信した通信状況の情報、例えばビットエラー率、パケットエラー率、フレームエラー率、受信電界強度、マルチパスの状況など情報を得、これから変調方式を決定し、これを制御情報2304として出力する。フレーム構成信号生成部115は、制御情報2304を入力とし、制御情報2304に基づき、変調方式、フレーム構成を決定し、これらをフレーム構成信号116として変調部106A、106Bに加えて符号化部102A、102B及び並べ換え部104A、104Bに送出する。
並べ換え部104A、104Bは、実施の形態1で説明したのと同様に、変調方式に応じて並べ換えを変更する。
図24に、マルチアンテナ送信装置600と通信を行う通信相手の端末の構成例を示す。図10との対応部分に同一符号を付して示す図24のマルチアンテナ受信装置700の送信装置2403は、送信データ2402、ベースバンド信号304_1、304_2、受信データ312A、312Bを入力とし、例えばベースバンド信号304_1、304_2から受信電界強度を推定し、受信データ312A、312Bからビットエラー率、パケットエラー率、フレームエラー率を求め、これらの情報と送信データを含んだ送信信号2404を形成し、これをアンテナ2405から電波として出力する。これにより、基地局(マルチアンテナ送信装置600)の変調方式が変更される。
なお、変調方式の変更方法はこれに限ったものではなく、通信相手である端末が希望する変調方式を指定してもよく、また、基地局が、通信相手の端末が送信した変調信号を受信し、その受信状態に基づいて、送信する変調信号の変調方式を決定するようにしても同様に実施することができる。
(実施の形態4)
本実施の形態では、LDPC符号化後の最後のブロックデータの割り当て方の工夫を説明する。図25において、縦軸は周波数を示し、キャリア1からnを用いてデータを送信する。また横軸は時間を示す。
図25において、1パケットのデータを最初は16QAMを用いて送信しているものとする。したがって、980シンボルで4つの符号化後ブロック#1〜#4を送信することになる。1パケットのデータ量が可変であるとすると、最後に送信するデータ量が、必ずしも、16QAMで4つの符号化ブロックを満たす量となるわけではない。
そこで、本実施の形態では、最後に送信する符号化ブロックの数が1つの場合、図25(a)のように、最後のブロックの変調方式としてBPSKを選択し、980シンボルで1つの符号化ブロック#1のみを送信する。
また、最後に送信する符号化ブロックの数が1つより多く2つ以下の場合、図25(b)のように、最後のブロックの変調方式としてQPSKを選択し、980シンボルで2つの符号化ブロック#1、#2を送信する。この場合には、図4(b)、図5(b)、図6(b)又は図7(b)で説明したような並べ換えを行うとよい。
また、最後に送信する符号化ブロックの数が2つより多い場合、図25(c)のように、最後のブロックの変調方式として16QAMを選択し、980シンボルで例えば4つの符号化ブロック#1〜#4を送信する。この場合には、図4(c)、図5(c)、図6(c)又は図7(c)で説明したような並べ換えを行うとよい。
このように送信することで、1つの符号化ブロックデータが常に980シンボルによって送信されるため、フェージングのノッチによる影響を軽減でき、受信品質が向上する。
なお、別の割り当て方としては、符号化ブロックの数に拘わらず16QAMを選択し、不足した分のデータはすべて、例えば“0”のダミーのデータを送信するようにしてもよい。このように送信しても、1つの符号化ブロックデータが常に980シンボルによって送信されるため、フェージングのノッチによる影響を軽減でき、受信品質を向上させることができる。
以上の操作は、パケット通信を行っていた場合、受信品質をできる限り均一にするためには、非常に重要である。すなわち、もし、最後の符号化ブロックのデータを、980シンボルより少ないシンボル数で送信すると、最後の符号化ブロックの誤り率特性が劣化してしまい、パケットエラーの発生確率が大きくなってしまう。本実施の形態の方法によれば、これを有効に回避できる。
(比較例)
ここでは図26を用いて、本発明による符号化ブロックデータの複数シンボルへの均一割り当て方法との比較例として、従来一般的に行われている割り当て方法とその欠点について説明する。
図26(a)は、通信状況として時間と受信電界強度の関係の一例として、980シンボル区間での受信電界強度の状態を示している。
図26(b)は、変調方式がBPSKのときのフレーム構成例を示している。なお、図26(b)では、例えばOFDMのようにキャリア1からキャリアnを用いているマルチキャリア伝送方式の場合を例として示している。従って、縦軸は周波数軸となっており、キャリア1からキャリアnが存在する。変調方式がBPSKのときには、図26(b)のように1つの符号化後ブロック(ブロック#1)を伝送するのに980シンボルが必要となる。
これに対して、変調方式が16QAMのときには、16QAMでは1シンボルで4ビットを伝送できるため、1つの符号化後ブロックを伝送するのに245シンボルが必要となる。したがって、980シンボルを用いると、ブロック#1、ブロック#2、ブロック#3、ブロック#4の4ブロックを送信できることになる。
そして、従来は、図26(c)に示すように、BPSKと同様に、時間方向に、ブロック#1のシンボル、ブロック#2のシンボル、ブロック#3のシンボル、ブロック#4のシンボルと順に割り当てることが一般的である。
このとき、図26(b)のようにBPSKを用いているときには、図26(a)のような通信状況であっても、1つの符号化ブロックに受信電界強度の良いときと悪いときが発生しているが、符号化ブロック単位で復号を行うと、受信電界強度の良いデータの影響により、誤りが訂正される可能性が高い。
これに対して、図26(c)のように16QAMを用いているときには、ブロック#1及びブロック#3は、受信電界強度の良いときであるため受信品質は良いが、ブロック#2及びブロック#4は、受信電界強度が悪いため受信品質が悪くなる。このように、変調方式の変調多値数が増加するにつれ、1つの符号化ブロックが必要とするシンボル数が減少するため、フェージングによる受信電界強度のノッチの影響を受け易い。つまり、ノッチによる受信品質の低下を受け易くなる。
本発明の送信装置は、上記実施の形態でも説明したように、このような問題を符号長(ブロックサイズ)を変えること無しに、有効に解決したものである。
(他の実施の形態)
なお、上述した実施の形態1では、一つの符号化部11を用いる場合を前提条件として説明が、別の実施の形態として、システムが、符号化率R=1/2、2/3、ブロック長が980ビットの符号をサポートしている場合も、符号化率R=1/2、2/3において、別々に実施すれば、上述の実施の形態を同様に実施することができる。また、システムが、符号化率R=1/2、2/3、ブロック長が980、1960ビットの符号をサポートしている場合も、それぞれの場合において、別々に実施すれば、上述の実施の形態と同様に実施することができる。
また、上述した実施の形態2〜4では、マルチアンテナ送信装置、マルチアンテナ受信装置がそれぞれ2本のアンテナをもつ、空間多重を用いたMIMOシステムの場合について説明したが、これに限ったものではなく、アンテナ数が増大し、送信する変調信号数が増大した場合についても同様に実施することができる。また、スペクトル拡散通信方式を用いたシステムに適用した場合でも、同様の効果を得ることができる。
また、本発明のマルチアンテナ送信装置は、実施の形態2に示した構成に限らず、例えば固有モードを用いたMIMOシステムにも適用できる。図27を用いて、固有モードの通信方法について詳しく説明する。
MIMOシステムでは、受信局だけでなく送信局側においてもチャネル状態情報(CSI:Channel State Information)が既知である場合に、送信局が送信のチャネルシグネチャベクトル(channel signature vector)を用いてベクトル化された信号を送信アレーアンテナより受信局に対して送信し、さらに受信局で、受信アレーアンテナの受信信号から送信のチャネルシグネチャベクトルに対応付けられた受信のチャネルシグネチャベクトルを用いて送信信号を検出し復調する通信方法が実現できる。
特に、通信空間に複数のチャネルを構成し信号を多重伝送する通信モードとして、チャネル行列の特異ベクトル(singular vector)または固有ベクトル(eigen vector)を利用した固有モード(eigenmode)がある。この固有モードは、これら特異ベクトルや固有ベクトルを前述したチャネルシグネチャベクトルとして利用する方法である。ここでチャネル行列は、送信アレーアンテナの各アンテナ素子と受信アレーアンテナの各アンテナ素子のすべてまたは一部の組み合わせの複素チャネル係数を要素とする行列である。
送信局が下り回線のチャネル状態情報を得る方法としては、無線回線の上りと下りで同一の周波数キャリアを利用するTDDでは、チャネルの双対性(reciprocity)により、受信局からの上り回線を用いて送信局においてチャネル状態情報の推定(estimating)または測定(measuring)をすることが可能である。一方で、上りと下りで異なる周波数キャリアを利用するFDDでは、受信局において下り回線のチャネル状態情報を推定または測定し、その結果を送信局へ通知(reporting)することにより、送信局において下り回線の正確なCSIを得ることできる。
固有モードは、特にMIMOシステムの無線チャネルが狭帯域のフラットフェージング過程として扱える場合には、MIMOシステムのチャネルキャパシティを最大にできるという特徴がある。例えば、OFDMを採用した無線通信システムでは、マルチパス遅延波によるシンボル間干渉を取り除くためガードインターバルを挿入し、OFDMの各サブキャリアはフラットフェージング過程となるような設計を行うのが一般的である。したがって、MIMOシステムにおいてOFDM信号を送信する場合、固有モードを用いることによって、例えば各サブキャリアで複数の信号を空間的に多重化して伝送することが可能となる。
MIMOシステムを利用した通信方法としては、送信局および受信局において下り回線のチャネル状態情報を既知とする固有モードに対して、受信局においてのみ無線チャネルのチャネル状態情報を既知とする方法がいくつか提案されている。固有モードと同じ目的である空間的に信号を多重化して伝送する方法としては、例えばBLASTが知られている。また信号の多重度を犠牲にし、つまりキャパシティを増加させるためでなくアンテナの空間ダイバーシチ効果得る方法としては、例えば時空間符号を用いた送信ダイバーシチが知られている。固有モードが送信アレーアンテナで信号をベクトル化して送信する、言い換えると信号をビーム空間(beam space)にマッピングしてから送信するビーム空間モードであるのに対して、BLASTや送信ダイバーシチは信号をアンテナエレメント(antenna element)にマッピングすることからアンテナエレメントモードであると考えられる。
図27は、固有モード通信の送受信機の構成の一例である。送信のチャネル解析部2607は、送信局と受信局間の伝搬チャネルの推定結果であるチャネル状態情報に基づいて、多重化チャネルを構成するために複数の送信のチャネルシグネチャベクトルを算出するとともに、チャネル状態情報によって形成されるチャネル行列をSVD(SVD:Singular Value Decomposition)に基づき、固有値(例えば、λA、λB、λC、・・・、λX)、また、固有パス(例えば、パスA、パスB、パスC、・・・、パスX)を求め、制御情報2608として出力する。
送信局は、多重フレーム生成部2601が送信ディジタル信号、制御情報2608を入力とし、多重化チャネルへマッピングするために複数の送信フレームを生成し、チャネルAの送信ディジタル信号2602A、チャネルBの送信ディジタル信号2602B、・・・、チャネルXの送信ディジタル信号2602Xを出力する。
符号化・並べ換え・変調部2603Aは、チャネルAの送信ディジタル信号2602A、制御情報2608を入力とし、制御情報2608に基づき、符号化率、変調方式を決定し、チャネルAのベースバンド信号2604Aを出力する。チャネルBからチャネルXについても同様な動作となり、チャネルBのベースバンド信号2604BからチャネルXのベースバンド信号2604Xが得られる。なお、図27では、図を簡単化するために、符号化・並べ換え・変調部を1つのブロックで示したが、実際には、上述した実施の形態1〜3のような構成となっており、並べ換え部によって1つのブロック内符号化データが複数のデータシンボルに割り当てられるように、ブロック符号化データが並べ換えられて変調部に供給されるようになっている。
ベクトル多重化部2605は、チャネルAからチャネルXのエースバンド信号2604Aから2604X、制御情報2608を入力とし、チャネルAからチャネルXのエースバンド信号2604Aから2604Xに個別にチャネルシグネチャベクトルを乗算し、合成した後、送信アレーアンテナ2606より受信局に対して送信する。
受信局では、受信のチャネル解析部2615が、予め送信局と受信局間の伝搬チャネルの推定結果であるチャネル状態情報に基づいて、多重化された送信信号を分離するために複数の受信のチャネルシグネチャベクトルを算出する。多重信号分離部2610は、受信アレーアンテナ2609で受信した受信信号を入力として、各々のチャネルシグネチャベクトルを掛け合わせ得られる複数の受信信号、つまり、チャネルAの受信信号2611AからチャネルXの受信2611Xを生成する。
復号化部2612Aは、チャネルAの受信信号2611A、送信方法情報2618を入力とし、送信方法情報2618(変調方式、符号化率の情報)に基づき復号を行い、チャネルAのディジタル信号2613Aを出力する。チャネルBからチャネルXについても同様な動作となり、チャネルBのディジタル信号2613BからチャネルXのディジタル信号2613Xが得られる。
送信方法情報検出部2617は、チャネルAのディジタル信号2613Aを入力とし、各チャネルの変調信号の送信方法、例えば、変調方式、符号化率の情報を抽出し、送信方法情報2618を出力する。
受信データ合成部2614は、チャネルAからチャネルXのディジタル信号2613Aから2613X、および、送信方法情報2618を入力とし、受信ディジタル信号を生成する。
本発明は、変調多値数を大きくした場合でも符号化ブロックのブロックサイズを変えることなく比較的簡易な構成によりバースト誤りを抑制できるといった効果を有し、例えばLDPC符号のようなブロック符号を用いて送信データを符号化して送信する送信装置及びマルチアンテナ送信装置に広く適用できる。
本発明の実施の形態1に係る送信装置の構成を示すブロック図 符号化部によるLDPC符号化処理の説明に供する図 各変調方式の説明に供する図 並べ換え部によるLDPC符号化データの各シンボルへの割り当てを示す図 並べ換え部によるLDPC符号化データの各シンボルへの割り当てを示す図 並べ換え部によるLDPC符号化データの各シンボルへの割り当てを示す図 並べ換え部によるLDPC符号化データの各シンボルへの割り当てを示す図 実施の形態2のマルチアンテナ送信装置の構成を示すブロック図 マルチアンテナ送信装置の各アンテナから送信される変調信号のフレーム構成例を示す図 実施の形態2のマルチアンテナ受信装置の構成を示すブロック図 マルチアンテナ送信装置とマルチアンテナ受信装置との間での通信モデルを示す図 マルチアンテナ受信装置の信号処理部の構成を示すブロック図 受信装置における各時点の信号のSNR特性の関係を示す図 符号化後のデータの並べ換え処理例を示す図 符号化後のデータの並べ換え処理例を示す図 実施の形態2のマルチアンテナ送信装置の他の構成例を示すブロック図 符号化後のデータの並べ換え処理例を示す図 符号化後のデータの並べ換え処理例を示す図 符号化後のデータの並べ換え処理例を示す図 信号処理部の構成を示すブロック図 LDPC符号化データの並べ換え処理例を示す図 LDPC符号化データの並べ換え処理例を示す図 適応変調を行うマルチアンテナ送信装置の構成を示すブロック図 適応変調信号を受信するマルチアンテナ受信装置の構成を示すブロック図 実施の形態4の説明に供する図 比較例としての、従来の符号化ブロックの割り当て方法を適用した場合の通信状況による受信品質特性の劣化の説明に供する図 本発明を固有モードを用いたシステムに適用する場合の構成例を示すブロック図 従来のマルチアンテナ送信装置による送信信号のフレーム構成例を示す図
符号の説明
10 送信装置
11、102A、102B、102 符号化部
12、104A、104B、104 並べ換え部
15、106A、106B 変調部
100、500、600 マルチアンテナ送信装置

Claims (6)

  1. 複数のビットで構成される送信データに対して誤り訂正符号化処理を施して、複数のビットで構成される誤り訂正符号化データを形成する符号化手段と、
    1つのシンボルが、複数の前記誤り訂正符号化データのいずれかに属するビットを集めて構成されるように、前記誤り訂正符号化データに属するビットを並べ換える並べ換え手段と、
    前記並び換えられた誤り訂正符号化データから前記シンボルに対応するベースバンド信号を出力する変調手段と、
    前記ベースバンド信号に基づく変調信号を送信する送信手段と
    を具備し、
    前記シンボルを構成する複数ビットから、任意に抽出される2つのビットは、互いに異なる前記誤り訂正符号化データに属するビットであり、
    前記並べ換え手段は、複数の前記誤り訂正符号化データで構成される1系統のデータを入力とし、前記1系統のデータに含まれるビットを並び換えるものであり、隣り合うシンボルにおいて、前記シンボルの信号点配置を示すビット番号のうちの同じビット番号に、互いに異なる前記誤り訂正符号化データに属するビットを割り当てるように並べ換える
    ことを特徴とする送信装置。
  2. 前記変調手段は、複数の変調方式を用いることができ、いずれの変調方式を用いた場合でも、形成されるシンボルを構成する複数ビットから任意に抽出される2つのビットは、互いに異なる前記誤り訂正符号化データに属するビットである
    ことを特徴とする請求項1に記載の送信装置。
  3. 前記変調信号は、OFDM方式を用いて形成された信号である
    ことを特徴とする請求項1又は2に記載の送信装置。
  4. 複数のビットで構成される送信データに対して誤り訂正符号化処理を施して、複数のビットで構成される誤り訂正符号化データを形成し、
    1つのシンボルが、複数の前記誤り訂正符号化データのいずれかに属するビットを集めて構成されるように、前記誤り訂正符号化データに属するビットを並べ換え、
    前記並び換えられた誤り訂正符号化データから前記シンボルに対応するベースバンド信号を出力し、
    前記ベースバンド信号に基づく変調信号を送信する送信方法であって、
    前記シンボルを構成する複数ビットから、任意に抽出される2つのビットは、互いに異なる前記誤り訂正符号化データに属するビットであり、
    前記ビットの並べ換えは、複数の前記誤り訂正符号化データで構成される1系統のデータを入力とし、前記1系統のデータに含まれるビットを並び換えるものであり、隣り合うシンボルにおいて、前記シンボルの信号点配置を示すビット番号のうちの同じビット番号に、互いに異なる前記誤り訂正符号化データに属するビットを割り当てるように並べ換える
    ことを特徴とする送信方法。
  5. 複数の変調方式を用いることができ、いずれの変調方式を用いた場合でも、形成されるシンボルを構成する複数ビットから任意に抽出される2つのビットは、互いに異なる前記誤り訂正符号化データに属するビットである
    ことを特徴とする請求項4に記載の送信方法。
  6. 前記変調信号は、OFDM方式を用いて形成された信号である
    ことを特徴とする請求項4又は5に記載の送信方法。
JP2007294927A 2007-11-13 2007-11-13 変調器及び変調方法 Active JP4583431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007294927A JP4583431B2 (ja) 2007-11-13 2007-11-13 変調器及び変調方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007294927A JP4583431B2 (ja) 2007-11-13 2007-11-13 変調器及び変調方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005198177A Division JP4065283B2 (ja) 2005-07-06 2005-07-06 送信方法

Publications (2)

Publication Number Publication Date
JP2008125085A true JP2008125085A (ja) 2008-05-29
JP4583431B2 JP4583431B2 (ja) 2010-11-17

Family

ID=39509311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007294927A Active JP4583431B2 (ja) 2007-11-13 2007-11-13 変調器及び変調方法

Country Status (1)

Country Link
JP (1) JP4583431B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157283A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ
WO2012157282A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ
WO2012157286A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ
WO2012157284A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ
WO2013024584A1 (ja) * 2011-08-17 2013-02-21 パナソニック株式会社 インターリービング方法、及びデインターリービング方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201132A (ja) * 1998-11-06 2000-07-18 Matsushita Electric Ind Co Ltd 送受信装置
JP2001230680A (ja) * 2000-02-17 2001-08-24 Denso Corp インタリーブ装置およびデインタリーブ装置
JP2003046586A (ja) * 2001-02-27 2003-02-14 Matsushita Electric Ind Co Ltd ディジタル無線通信システム
JP2003309535A (ja) * 2002-04-12 2003-10-31 Matsushita Electric Ind Co Ltd マルチキャリア送信装置、マルチキャリア受信装置及びマルチキャリア送信方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201132A (ja) * 1998-11-06 2000-07-18 Matsushita Electric Ind Co Ltd 送受信装置
JP2001230680A (ja) * 2000-02-17 2001-08-24 Denso Corp インタリーブ装置およびデインタリーブ装置
JP2003046586A (ja) * 2001-02-27 2003-02-14 Matsushita Electric Ind Co Ltd ディジタル無線通信システム
JP2003309535A (ja) * 2002-04-12 2003-10-31 Matsushita Electric Ind Co Ltd マルチキャリア送信装置、マルチキャリア受信装置及びマルチキャリア送信方法

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564929B2 (en) 2011-05-18 2017-02-07 Panasonic Corporation Parallel bit interleaver
JP5719929B2 (ja) * 2011-05-18 2015-05-20 パナソニック株式会社 並列ビットインターリーバ
WO2012157286A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ
WO2012157284A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ
US9032260B2 (en) 2011-05-18 2015-05-12 Panasonic Corporation Parallel bit interleaver
JP5719928B2 (ja) * 2011-05-18 2015-05-20 パナソニック株式会社 並列ビットインターリーバ
US9621192B2 (en) 2011-05-18 2017-04-11 Panasonic Corporation Parallel bit interleaver
JP5719927B2 (ja) * 2011-05-18 2015-05-20 パナソニック株式会社 並列ビットインターリーバ
JP5749799B2 (ja) * 2011-05-18 2015-07-15 パナソニック株式会社 並列ビットインターリーバ
JP2015136164A (ja) * 2011-05-18 2015-07-27 パナソニック株式会社 並列ビットインターリーバ
JP2015136165A (ja) * 2011-05-18 2015-07-27 パナソニック株式会社 並列ビットインターリーバ
US9100049B2 (en) 2011-05-18 2015-08-04 Panasonic Corporation Parallel bit interleaver
JP2015146614A (ja) * 2011-05-18 2015-08-13 パナソニック株式会社 並列ビットインターリーバ
US9160372B2 (en) 2011-05-18 2015-10-13 Panasonic Corporation Parallel bit interleaver by applying a cyclic block and a bit permutation process
JP2015181256A (ja) * 2011-05-18 2015-10-15 パナソニック株式会社 並列ビットインターリーバ
US9319071B2 (en) 2011-05-18 2016-04-19 Panasonic Corporation Parallel bit interleaver
US9319072B2 (en) 2011-05-18 2016-04-19 Panasonic Corporation Parallel bit interleaver
JP2016076965A (ja) * 2011-05-18 2016-05-12 パナソニック株式会社 並列ビットインターリーバ
WO2012157283A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ
US9369153B2 (en) 2011-05-18 2016-06-14 Panasonic Corporation Parallel bit interleaver
US9385755B2 (en) 2011-05-18 2016-07-05 Panasonic Corporation Parallel bit interleaver
US9515681B2 (en) 2011-05-18 2016-12-06 Panasonic Corporation Parallel bit interleaver
JP2017017744A (ja) * 2011-05-18 2017-01-19 パナソニック株式会社 並列ビットインターリーバ
JP2017022757A (ja) * 2011-05-18 2017-01-26 パナソニック株式会社 並列ビットインターリーバ
JP2016076966A (ja) * 2011-05-18 2016-05-12 パナソニック株式会社 並列ビットインターリーバ
WO2012157282A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 並列ビットインターリーバ
US9673838B2 (en) 2011-05-18 2017-06-06 Panasonic Corporation Parallel bit interleaver
US9800270B2 (en) 2011-05-18 2017-10-24 Panasonic Corporation Parallel bit interleaver
US10097212B2 (en) 2011-05-18 2018-10-09 Panasonic Corporation Parallel bit interleaver
US10097210B2 (en) 2011-05-18 2018-10-09 Panasonic Corporation Parallel bit interleaver
EA031465B1 (ru) * 2011-05-18 2019-01-31 Панасоник Корпорэйшн Способ обработки сигнала (варианты), модуль перемежения битов и процессор сигналов
US10312942B2 (en) 2011-05-18 2019-06-04 Panasonic Corporation Parallel bit interleaver
US10355715B2 (en) 2011-05-18 2019-07-16 Panasonic Corporation Parallel bit interleaver
US10361726B2 (en) 2011-05-18 2019-07-23 Panasonic Corporation Parallel bit interleaver
EA033180B1 (ru) * 2011-05-18 2019-09-30 Панасоник Корпорэйшн Модуль параллельного перемежения битов
US10447311B2 (en) 2011-05-18 2019-10-15 Panasonic Corporation Parallel bit interleaver
EA035425B1 (ru) * 2011-05-18 2020-06-11 Панасоник Корпорэйшн Модуль параллельного перемежения битов
US10886946B2 (en) 2011-05-18 2021-01-05 Panasonic Corporation Parallel bit interleaver
US10931313B2 (en) 2011-05-18 2021-02-23 Panasonic Corporation Parallel bit interleaver
EA037756B1 (ru) * 2011-05-18 2021-05-18 Панасоник Корпорэйшн Модуль параллельного перемежения битов
US11070236B2 (en) 2011-05-18 2021-07-20 Panasonic Corporation Parallel bit interleaver
US11115060B2 (en) 2011-05-18 2021-09-07 Panasonic Corporation Parallel bit interleaver
US11329672B2 (en) 2011-05-18 2022-05-10 Panasonic Corporation Parallel bit interleaver
US11362680B2 (en) 2011-05-18 2022-06-14 Panasonic Holdings Corporation Parallel bit interleaver
US11496157B2 (en) 2011-05-18 2022-11-08 Panasonic Holdings Corporation Parallel bit interleaver
US11671118B2 (en) 2011-05-18 2023-06-06 Panasonic Holdings Corporation Parallel bit interleaver
US11894861B2 (en) 2011-05-18 2024-02-06 Panasonic Holdings Corporation Parallel bit interleaver
US12052036B2 (en) 2011-05-18 2024-07-30 Panasonic Holdings Corporation Parallel bit interleaver
WO2013024584A1 (ja) * 2011-08-17 2013-02-21 パナソニック株式会社 インターリービング方法、及びデインターリービング方法
JPWO2013024584A1 (ja) * 2011-08-17 2015-03-05 パナソニック株式会社 インターリービング方法、及びデインターリービング方法
US9130814B2 (en) 2011-08-17 2015-09-08 Panasonic Corporation Interleaving method and deinterleaving method

Also Published As

Publication number Publication date
JP4583431B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP5089339B2 (ja) 送信方法、送信装置及び受信方法
RU2433536C2 (ru) Эффективная восходящая обратная связь в системе беспроводной связи
US8638722B2 (en) Method and arrangement in a mobile communications network
CN103782560B (zh) 多天线无线通信系统中的开环传输的方法和装置
US9374195B2 (en) Transmission signal generating apparatus and method, and reception data generating apparatus and method
JP5669318B2 (ja) 無線通信装置及び無線通信方法
US8681715B2 (en) Radio communication method and radio communication device
EP1944895A1 (en) Radio transmitting apparatus, radio receiving apparatus, wirelessly communication system, radio transmitting method, and radio receiving method
US20130029677A1 (en) Multi-site mimo cooperation in cellular networks
US20080232489A1 (en) Spatial interleaver for MIMO wireless communication systems
WO2005096531A1 (en) Wireless comunication methods, systems, and signal structures
EP4213431A1 (en) Multi-site mimo cooperation in cellular networks
JP4583431B2 (ja) 変調器及び変調方法
KR101319878B1 (ko) Mimo 통신 시스템에서 코드워드와 스트림의 조합 표시방법
JP4583457B2 (ja) 変調方法及び変調器
JP4627079B2 (ja) 変調器及び変調方法
JP4583432B2 (ja) 変調器及び変調方法
JP4583425B2 (ja) 送信装置及び送信方法
JP4810620B2 (ja) 受信装置及び受信方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100831

R150 Certificate of patent or registration of utility model

Ref document number: 4583431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350