JP2021048602A - 並列ビットインターリーバ - Google Patents
並列ビットインターリーバ Download PDFInfo
- Publication number
- JP2021048602A JP2021048602A JP2020194008A JP2020194008A JP2021048602A JP 2021048602 A JP2021048602 A JP 2021048602A JP 2020194008 A JP2020194008 A JP 2020194008A JP 2020194008 A JP2020194008 A JP 2020194008A JP 2021048602 A JP2021048602 A JP 2021048602A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- permutation
- constellation
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6325—Error control coding in combination with demodulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6552—DVB-T2
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6555—DVB-C2
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
- H04L1/0606—Space-frequency coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
- H04L1/0618—Space-time coding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
1参照)。
コンステレーションポイントのいずれか1つを示す複数のコンステレーション語に分割する分割ステップと、を有し、N個の巡回ブロックの中から、M/F(Mはコンステレーション語あたりのビット数であり、FはMの約数である。)の倍数となるN’個の巡回ブロックのサブセットを選択する選択ステップと、前記ビットパーミュテーション処理が施される前の前記符号語はF×N’/M個のフォルディングセクションに分割され、各前記フ
ォルディングセクションはM/F個の前記巡回ブロックからなり、各前記コンステレーション語は、前記F×N’/M個のフォルディングセクションのうちの一つと関連付けられており、前記ビットパーミュテーションステップは、各前記コンステレーション語が、関連付けられている前記セクション中のM/F個の異なる前記巡回ブロックのそれぞれのF個のビットからなる計M個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているQ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。
図1は、一般的なビットインターリーブ符号化変調(bit-interleaved coding and modulation:BICM)エンコーダを含むトランスミッタの構成を示すブロック図である。
図1に示すトランスミッタ100は、入力プロセシングユニット110、BICMエンコーダ(低密度パリティチェック(low-density parity check:LDPC)エンコーダ120、ビットインターリーバ130、コンステレーションマッパ140を含む)、およびモジュレータ150を備える。
に定義される線形誤り訂正符号である。PCMは2値の疎行列であり、符号語ビット(変数ノードとも称される)とパリティチェック(検査ノードとも称される)の連結(connection)を示す。PCMの列および行は、それぞれ、変数ノードおよび検査ノードに対応する。変数ノードと検査ノードの結合は、PCMにおいて、「1」という要素で示されている。
特にハードウェア実装に適した構成を有する。事実、今日の規格のほとんどにおいてQC
LDPC符号が用いられている。QC LDPC符号のPCMは、複数の巡回行列を有する特別な構成となっている。巡回行列とは、各行がその直前の行の要素を1つ巡回シフトした形になっている正方行列であり、重ね合わされた斜めの列(folded diagonal)が
1つ、2つ、または、それ以上存在し得る。各巡回行列のサイズはQ×Qである。ここでQはQC LDPC符号の巡回係数(cyclic factor)と称される。上記のような疑似巡
回の構造により、Q個の検査ノードを並列処理することができ、QC LDPC符号は効率的なハードウェア実装を行うために明らかに有利な符号である。
)符号という特別な種類が存在する。RA QC LDPC符号は、符号化が容易であることで知られており、数多くの規格(例えば、DVB−S2規格、DVB−T2規格、DVB−C2規格といった第二世代DVB規格)において採用されている。PCMの右側はパリティビットに対応し、その部分における「1」の要素の配置は階段構造となっている。図3に符号化率が2/3であるRA QC LDPC符号のPCMを例示する。
:QAM)コンステレーションは2つのそれぞれ独立したパルス振幅変調(pulse amplitude modulation:PAM)シンボルから成り、そのうち1つが実数部に対応し、もう1つが虚数部に対応する。2つのPAMシンボルはそれぞれ同じ数Mのビットを符号化する。グレイ符号を用いた8PAMシンボルを示す図6に示されるように、1つのPAMシンボルにおいて符号化されたビットのロバストレベルは互いに異なる。このようにロバストレベルが互いに異なるのは、各ビット(0または1)によって定義される2つのサブセット間の距離が、ビット毎に異なるためである。この距離が大きいほど、そのビットのロバストレベルまたは信頼度は高い。図6では、ビットb3のロバストレベルが最も高く、ビットb1のロバストレベルが最も低い。
1つのLDPC符号語の巡回ブロック数:N=12
1つのコンステレーションのビット数:M=4、即ち16QAM
上記パラメータでは、1つのLDPC符号語がマッピングされるコンステレーション数はQ×N/M=24である。通常、パラメータQおよびNの選択は、システムがサポートする全てのコンステレーションについて、Q×NがMの倍数となるように行われなければならない。
スや一般的なデータを送信するためのチャネル符号化変調システムについて詳述されている。
セルデマルチプレクサ824はビットインターリーバに含まれない。しかしながら、本発明は、コンステレーションマッピング前にLDPC符号に施すインターリーブに関するものであるので、ビット‐セルデマルチプレクサ824もビットインターリーブの一部として取り扱うものとする。
DPC符号語長と様々なコンステレーションサイズとに対応するインターリーバ行列の列数Ncと行数Nrを以下の表1に示す。
ト処理は図9(a)、(b)および図10(a)、(b)には示されていない。
16QAMの場合、4050セル
64QAMの場合、2700セル
256QAMの場合、2025セル
上記の表1によると、QPSKより大きなコンステレーションについては、並列ストリームの数はカラム‐ロウインターリーバの列数に等しい。16K LDPC符号について、16QAMコンステレーション、64QAMコンステレーション、256QAMコンステレーションに対応するビット‐セルデマルチプレクサを、それぞれ、図11、図12、図13に示す。なお、ビットの表記はDVB−T2規格で用いられているものである。
テレーションおよび256QAMコンステレーションでは、8列のインターリーバ行列が使用される。64QAMコンステレーションでは、12列のインターリーバ行列が使用される。グリッドはLDPC符号語を表し、小さな四角はLDPC符号語の1ビットを表し、行は巡回ブロックに対応し、列は複数の巡回ブロックにおいて互いに同一のビットインデックスを有するビットに対応する。黒塗りの四角は、インターリーバ行列の先頭行における8ビットおよび12ビットを表している。なお、分かり易くするため、1つの巡回ブロックのビット数を360から72に減らして図示しているものの、これにより理解度に影響が及ぶことはない。
発明者は、鋭意研究を行った結果、以下の2つの条件が満たされるとき、非常に効率的なインターリーバが提供できるという知見を得た。
各コンステレーション語のM個のビットが、LDPC符号語のM個の異なる巡回ブロックにマッピングされる。これは、LDPC符号語のM個の異なる巡回ブロックから1ビットずつコンステレーション語にマッピングする、ことと等価である。この概要を図18(a)に示す。
M個の巡回ブロックにマッピングされるすべてのコンステレーション語が、当該M個の巡回ブロックのみにマッピングされる。これは、QビットからなるM個の異なる巡回ブロックのM×Q個のビットの全ては、Q個のコンステレーション語にのみマッピングされる、ことと等価である。この概要を図18(b)に示す。
以下、上記の条件1、条件2を満たすビットインターリーバ(並列ビットインターリーバ)の詳細について説明する。なお、以下において、実質的に同じ処理内容、および、同じ処理内容を行う構成ユニットには同じ符号を付す。
ステレーション語よりなるグループのそれぞれを、セクション(または、インターリーバセクション)と呼ぶ。
ステレーションポイントのいずれか1つを示す。ビットインターリーバは、N/M=3個のセクションに分けられ、24個のコンステレーション語はN/M=3個のセクションのいずれか1つに関連付けられる。
うにしてもよい。
ミュテーション規則は互いに同じである。
ステージB:巡回ブロック内パーミュテーション
ステージC:カラム‐ロウパーミュテーション
ここで、巡回ブロック(間)パーミュテーションは符号語を構成するN個の巡回ブロックの並び順を換えるパーミュテーションであり、巡回ブロック内パーミュテーションは巡回ブロックを構成するQ個のビットの並び順を換えるパーミュテーションであり、カラム‐ロウパーミュテーションは、セクションを構成するM×Q個のビットの並び順を換えるパーミュテーションである。
ク図である。図25に示すトランスミッタ2500は、BICMエンコーダ(LDPCエンコーダ2510、ビットインターリーバ2520、コンステレーションマッパ2530を含む)と、モジュレータ2540を備える。
1つを示す複数のコンステレーション語に分割してコンステレーションマッパ2530へ出力する。ただし、ビットインターリーバ2520は、ビットインターリーブ処理として、例えば図19から図22で説明した、または、その変形として説明したビットパーミュテーション処理を行う。または、ビットインターリーバ2520は、ビットインターリーブ処理として、ビットパーミュテーション処理に加えて、例えば図23から図24で説明した、または、その変形として説明した巡回ブロックパーミュテーション処理を追加的に行ってもよい。
2612へ出力する。ローテータ2612は、LDPCコントローラ2611による制御を受けて、メインメモリ2601から供給される8ビットを所定数巡回シフトし、巡回シフト後の8ビットを検査ノードプロセッサ群2613の各検査ノードプロセッサに対して1ビットずつ出力する。各検査ノードプロセッサ群2613の各検査ノードプロセッサは、LDPCコントローラ2611による制御を受けて、入力された1ビットに対して検査ノード処理を行い、1ビットの処理結果をデローテータ2614へ出力する。デローテータ2614は、LDPCコントローラ2611による制御を受けて、検査ノードプロセッサ群2613から受け取った8ビットをローテータ2612による巡回シフトを打ち消すように所定数巡回シフトし、巡回シフト後の8ビットをメインメモリ2601へ出力する。LDPCコントローラ2611は、メインメモリ2601に対して書き込みアドレスを出力し、これによりメインメモリ2601はデローテータ2614から供給される8ビットを保持する。ただし、LDPCコントローラ2611、ローテータ2612、検査ノードプロセッサ群2613、およびデローテータ2614が、図25におけるBICMエンコーダのLDPCエンコーダ2510を構成する。
p(b=0)はビットbが0である確率を示し、p(b=1)はビットbが1である確率を示す。ただし、p(b=0)+p(b=1)=1が成り立つ。
る。ビットインターリーバ2750は、外部情報に対して、図25のトランスミッタ内のビットインターリーバがビット列に対して施したビットインターリーブ処理と同じインターリーブ規則のインターリーブ処理を行う。そして、ビットインターリーバ2750は、インターリーブ処理を施した外部情報をコンステレーションデマッパ2720へフィードバックする。コンステレーションデマッパ2720は、フィードバックされた外部情報を事前情報(a-priori information)として用いて、より信頼性の高いLLR値を算出する。そして、ビットデインターリーバ2730は、新たに算出されたLLR値に対して図25のトランスミッタ内のビットインターリーバがビット列に対して施したビットインターリーブ処理を打ち消して元の並びに戻すインターリーブ処理(ビットデインターリーブ処理)を行う。LDPCデコーダ2740は、ビットデインターリーブ処理が施されたLLR値を用いてLDPC復号処理を行う。
従ってメインLLRメモリ2901に対して書き込みアドレスを出力し、これによりメインLLRメモリ2901はデローテータ2914から順次供給される巡回ブロック1個分の処理結果を保持する。LDPCコントローラ2911は、LDPC符号のパリティチェック行列に従って、以上の処理を繰り返して実行する。
処理が実現される。
≪発明者によるさらなる検討≫
上述した条件1、条件2を満たすインターリーバ(並列インターリーバ)では、コンステレーション語のビット数Mが巡回ブロック数Nの約数になることを前提としている。し
かしながら、常に、MがNの約数になるとは限らない。例として、DVB−T2規格で使用される16K LDPC符号を挙げることができ、16K LDPC符号の符号語はN=45個の巡回ブロックを有する。MがNの約数にならない場合、Mが偶数であるQAMコンステレーションなどの正方形コンステレーションに対するマッピングは容易ではない。
特に、実施の形態に係るビットインターリーブ方法は、疑似巡回低密度パリティチェック符号を用いた通信システムにおけるビットインターリーブ方法であって、前記ビットインターリーブ方法は、それぞれがQ個のビットからなるN個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信する受信ステップと、前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施すビットパーミュテーションステップと、前記ビットパーミュテーション処理が施された符号語を、それぞれがM個のビットよりなり、それぞれが2M個の所定のコンステレ
ーションポイントのいずれか1つを示す複数のコンステレーション語に分割する分割ステップと、を有し、N個の巡回ブロックの中から、M(Mはコンステレーション語あたりのビット数である。)の倍数となるN’個の巡回ブロックのサブセットを選択する選択ステップと、前記ビットパーミュテーション処理が施される前の前記符号語はN’/M個のセクションに分割され、各前記セクションはM個の前記巡回ブロックからなり、各前記コンステレーション語は、前記N’/M個のセクションのうちの一つと関連付けられており、前記ビットパーミュテーションステップは、各前記コンステレーション語が、関連付けられている前記セクション中のM個の異なる前記巡回ブロックのそれぞれの1個のビットからなる計M個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているQ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。
同様に、実施の形態に係るビットインターリーバは、疑似巡回低密度パリティチェック符号を用いる通信システムにおけるビットインターリーバであって、前記ビットインターリーバは、それぞれがQ個のビットからなるN個の巡回ブロックで構成される前記疑似巡回低密度パリティチェック符号の符号語を受信し、前記符号語のビットに対して当該符号語のビットの並び順を換えるビットパーミュテーション処理を施し、前記ビットパーミュテーション処理が施された符号語を、それぞれがM個のビットよりなり、それぞれが2M
個の所定のコンステレーションポイントのいずれか1つを示す複数のコンステレーション語に分割されるように出力するビットパーミュテーション部と、N個の巡回ブロックの中から、M(Mはコンステレーション語あたりのビット数である。)の倍数となるN’個の巡回ブロックのサブセットを選択する選択部と、を備え、前記ビットパーミュテーション処理が施される前の前記符号語はN’/M個のセクションに分割され、各前記セクションはM個の前記巡回ブロックからなり、各前記コンステレーション語はN’/M個の前記セクションのうちのいずれか1つと関連付けられており、前記ビットパーミュテーション部は、各前記コンステレーション語が、関連付けられている前記セクション中のM個の異な
る前記巡回ブロックのそれぞれの1個のビットからなる計M個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているQ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。
また、前記符号語のビットは、前記選択された前記N’個の巡回ブロックのサブセットに含まれず、ビットの並び順を換える対象とされないままにされるビット群、または、前記選択された前記N’個の巡回ブロックのサブセットに含まれず、選択されなかった巡回ブロックのみに適用される、前記ビットパーミュテーション処理からは独立したビットの並び順を換える対象となるビット群を含むとしても構わない。
例えば、除外される巡回ブロックは、変数ノードの重みが最も小さい巡回ブロックであってもよい。RA QC LDPC符号(図5参照)の場合、例えば、除外される巡回ブロックは、バリティ部分(重み2の変数ノードを有する)の巡回ブロックであってもよく、この場合、例えば符号語の最後から1以上の巡回ブロックであってもよい。
また、前記選択ステップは、各巡回ブロックに含まれるビットの重要度に基づいて、前記巡回ブロックを選択するとしても構わない。
また、選択されたN’個の巡回ブロックのサブセットは、符号語の最初のビットを有する巡回ブロックから連続するN’個のブロックにより構成されるとしても構わない。
図30は、実施の形態(その1)で説明したインターリーブ方法を適用する適用対象の巡回ブロックと適用しない適用対象外の巡回ブロック(除外される巡回ブロック)を示す図である。但し、図30は、符号がDVB−T2規格で定義されている16K LDPC符号であり、コンステレーションが16QAMコンステレーションである場合に対する図である。図30の例では、適用対象の巡回ブロックは44個の巡回ブロック(1、・・・、44)であり、適用対象外の巡回ブロック(除外される巡回ブロック)はその最終行の1個の巡回ブロック45のみである。また、4個の黒四角が1番目のコンステレーション語の4ビットを表す。
。ここで、floor(N/M)はN/M以下の最大の整数値を返す関数であり、rem(N,M)は、NをMで割った剰余値を返す関数である。
、32APSKなどでは、フォルディング手法の利用は容易ではない。しかしながら、FがMの約数であれば、フォルディングの手法の利用は可能である。しかしながら、各巡回ブロックのビットの全てがコンステレーションの同一のロバストレベルのビットにのみマッピングされることをもはや保証することはできない。
各コンステレーション語のM個のビットが、LDPC符号語のM/F個の異なる巡回ブロックにマッピングされる。これは、LDPC符号語のM/F個の異なる巡回ブロックからF個のビットずつコンステレーション語にマッピングする、ことと等価である。この概要を図31(a)に示す。
M/F個の巡回ブロックにマッピングされるすべてのコンステレーション語が、当該M/F個の巡回ブロックのみにマッピングされる。これは、QビットからなるM/F個の異なる巡回ブロックのM×Q/F個のビットの全ては、Q/F個のコンステレーション語にのみマッピングされる、ことと等価である。この概要を図31(b)に示す。
以下、上記の条件1A、条件2Aを満たすビットインターリーバ(並列ビットインターリーバ)の詳細について説明する。なお、以下において、実質的に同じ処理内容、および、同じ処理内容を行う構成ユニットには同じ符号を付す。
ンポイントのいずれか1つを示す。ビットインターリーバは、F×N/M=6個のフォルディングセクションに分けられ、24個のコンステレーション語はF×N/M=6個のフォルディングセクションのいずれか1つに関連付けられる。
B1〜QB2、QB3〜QB4、QB5〜QB6、QB7〜QB8、QB9〜QB10、QB11〜QB12)のそれぞれからF=2個のビットずつマッピングされるように、2個の巡回ブロックの計16個のビットに対してその並び順を換えるフォルディングセクションパーミュテーション処理を施す。
〜b4で示されている。なお、太線で囲っている部分はコンステレーション語C1についてのマッピングを表している。
ずれか1つを示す複数のコンステレーション語に分割してコンステレーションマッパ2530へ出力する。ただし、ビットインターリーバ2520Aは、ビットインターリーブ処理として、例えば図32から図34で説明した、または、その変形として説明したビットパーミュテーション処理を行う(F=1を除く)。または、ビットインターリーバ2520Aは、ビットインターリーブ処理として、ビットパーミュテーション処理に加えて(F=1を除く)、例えば図35および図36で説明した、または、その変形として説明した巡回ブロックパーミュテーション処理を追加的に行ってもよい。
トランスミッタ2500A内のビットインターリーバ2520Aがビット列に対して施したビットインターリーブ処理と同じインターリーブ規則のインターリーブ処理を行う。
LLRメモリロケーションと、M=4、F=2、Q=12、G=1〜12に対応する1番目のコンステレーション語のLLR値の配置箇所を図40に示す。
メモリロケーションに格納されることを保証する。これに反する例が図40のG=4に示され、各メモリロケーションは12/4=3個のLLR値を格納する。2番目と5番目のコンステレーション語のLLR値は2つのメモリロケーションの代わりに4つのメモリロケーションに保持される。
信号であり、x2は16QAMが施された信号である。符号化後の複素信号をY=[y1 y2]とする。ここでy1およびy2はそれぞれ第1アンテナおよび第2アンテナにより送
信される信号である。Yは、Xに2行2列の生成行列G(要素は、実数でも複素数でもよい)を左乗算することにより得られる(Y=GX)。
x2は次のような構造を有する。
る。
以下、NがMの倍数ではなく、フォルディングを行う場合のインターリーバの一例について記載する。
以下、表3で説明したDVB−T2規格で用いられるLDPC符号に対する、セクションパーミュテーションの具体例について説明する。
(例1A)N=45,Q=360,M=4,フォルディングなし(F=1)の場合
図44(a)は、N=45,Q=360,M=4でフォルディングなし(F=1)の場合の、セクションパーミュテーションの構造を示す図である。
(例1B)N=45,Q=360,M=4でフォルディングあり(F=2)の場合
図44(b)は、N=45,Q=360,M=4でフォルディングあり(F=2)の場合の、セクションパーミュテーションの構造を示す図である。
図45(a)は、N=45,Q=360,M=6でフォルディングなし(F=1)の場合の、セクションパーミュテーションの構造を示す図である。
クションに分けられる。例えば、セクション1は巡回ブロックQB1〜QB6から構成され、セクション7は、巡回ブロックQB37〜QB42から構成される。
図45(b)は、N=45,Q=360,M=6でフォルディングあり(F=2)の場合の、セクションパーミュテーションの構造を示す図である。
本発明は上記の実施の形態で説明した内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するためのいかなる形態においても実施可能であり、例えば、以下であってもよい。
。
本発明に係るインターリーブ方法、インターリーバ、デインターリーブ方法、デインターリーバ、およびデコーダとその効果について説明する。
テレーションポイントのいずれか1つを示す複数のコンステレーション語に分割する分割ステップと、を有し、N個の巡回ブロックの中から、M/F(Mはコンステレーション語あたりのビット数であり、FはMの約数である。)の倍数となるN’個の巡回ブロックのサブセットを選択する選択ステップと、前記ビットパーミュテーション処理が施される前の前記符号語はF×N’/M個のフォルディングセクションに分割され、各前記フォルデ
ィングセクションはM/F個の前記巡回ブロックからなり、各前記コンステレーション語は、前記F×N’/M個のフォルディングセクションのうちの一つと関連付けられており、前記ビットパーミュテーションステップは、各前記コンステレーション語が、関連付けられている前記セクション中のM/F個の異なる前記巡回ブロックのそれぞれのF個のビットからなる計M個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているQ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。
ン語に分割されるように出力するビットパーミュテーション部と、N個の巡回ブロックの中から、M/F(Mはコンステレーション語あたりのビット数であり、FはMの約数である。)の倍数となるN’個の巡回ブロックのサブセットを選択する選択部と、を備え、前記ビットパーミュテーション処理が施される前の前記符号語はF×N’/M個のフォルディングセクションに分割され、各前記フォルディングセクションはM/F個の前記巡回ブロックからなり、各前記コンステレーション語は、前記F×N’/M個のフォルディングセクションのうちの一つと関連付けられており、前記ビットパーミュテーション部は、各前記コンステレーション語が、関連付けられている前記セクション中のM/F個の異なる前記巡回ブロックのそれぞれのF個のビットからなる計M個のビットから構成され、各前記セクションのすべてのビットが当該セクションに関連付けられているQ個の前記コンステレーション語にのみにマッピングされるように、前記ビットパーミュテーション処理を行うことを特徴とする。
いて、前記巡回ブロックを選択するとしても構わない。
トパーミュテーション部を備え、前記逆ビットパーミュテーション処理は、前記ビットインターリーバによって実施される前記ビットパーミュテーション処理で換えられた並び順を元に戻す処理である。
2010A ビットパーミュテーションユニット
2021A フォルディングセクションパーミュテーションユニット
2131A、2132A カラム‐ロウパーミュテーションユニット
2500A トランスミッタ
2510 LDPCエンコーダ
2520A ビットインターリーバ
2530 コンステレーションマッパ
2700A、2800A レシーバ
2710 コンステレーションデマッパ
2720A ビットデインターリーバ
2730 LDPCデコーダ
2740 減算ユニット
2750A ビットインターリーバ
Claims (2)
- 送信方法であって、
入力ビットストリームに対して、符号化変調を施すステップと、
符号化変調が施された前記入力ビットストリームから、伝送フレームを生成するステップと、
生成された前記伝送フレームにパイロット信号を挿入して信号を生成するステップと、
生成された信号を出力するステップとを含み、
前記符号化変調を施すステップは、リピートアキュミュレート疑似巡回低密度パリティチェック符号化方式を含む疑似巡回低密度パリティチェック符号化方式で生成された符号語のビットを並び替えるビットインターリーブステップを含み、
前記ビットインターリーブステップは、
それぞれがQ個のビットからなるN個の巡回ブロックで構成されるN×Qビットの前記符号語に対して、ビットの並び替えを規定したビットパーミュテーション規則に従ってビットの並び替えを行うビットパーミュテーション処理を施すビットパーミュテーションステップと、
前記ビットパーミュテーション処理が施された符号語を、それぞれがM個のビットよりなる複数のコンステレーション語に分割する分割ステップと、
を有し、
前記Nは前記Mの倍数でなく、
前記ビットパーミュテーション規則は、NをMで割った余りをXとすると、N'=N−X個の巡回ブロックについて、各前記巡回ブロックのQ個のビットをM行の行列のうちの一つの行の行方向に書き込み、列方向に読み出すことと等価なカラム−ロウパーミュテーション処理を施す規則であり、
X個の巡回ブロックは前記符号語のパリティセクションの巡回ブロックを含む
ことを特徴とする送信方法。 - 入力ビットストリームに対して、符号化変調を施し、符号化変調が施された前記入力ビットストリームから、伝送フレームが生成され、生成された前記伝送フレームにパイロット信号を挿入して生成された信号を受信して処理する信号処理方法であって、
前記符号化変調において、リピートアキュミュレート疑似巡回低密度パリティチェック符号化方式を含む疑似巡回低密度パリティチェック符号化方式で生成された符号語であって、それぞれがQ個のビットからなるN個の巡回ブロックで構成される符号語のビットの並び替え処理が行われ、M個のビットずつ分割して生成されるN×Q/M個のコンステレーション語が変調され、
前記ビットの並び替え処理は、
ビットの並び替えを規定したビットパーミュテーション規則に従う前記符号語のビットの並び替えを行うビットパーミュテーション処理
を含み、
前記Nは前記Mの倍数でなく、
前記ビットパーミュテーション規則は、NをMで割った余りをXとすると、N'=N−X個の巡回ブロックについて、各前記巡回ブロックのQ個のビットをM行の行列のうちの一つの行の行方向に書き込み、列方向に読み出すことと等価なカラム−ロウパーミュテーション処理を施す規則であり、
X個の巡回ブロックは前記符号語のパリティセクションの巡回ブロックを含み、
前記信号処理方法は、
前記N×Q/M個のコンステレーション語を変調して送信された信号を復調して復調信号を生成する復調ステップと、
前記ビットパーミュテーション規則に基づいて前記復調信号をデコードして、前記疑似巡回低密度パリティチェック符号化方式による符号化前のデータを生成するデコードステップと、
を有することを特徴とする信号処理方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP11004127A EP2525498A1 (en) | 2011-05-18 | 2011-05-18 | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP11004127.4 | 2011-05-18 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019141859A Division JP6800290B2 (ja) | 2011-05-18 | 2019-08-01 | 並列ビットインターリーバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021048602A true JP2021048602A (ja) | 2021-03-25 |
JP6999010B2 JP6999010B2 (ja) | 2022-01-18 |
Family
ID=44799428
Family Applications (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013515008A Active JP5749799B2 (ja) | 2011-05-18 | 2012-05-18 | 並列ビットインターリーバ |
JP2015097361A Active JP5898358B2 (ja) | 2011-05-18 | 2015-05-12 | 並列ビットインターリーバ |
JP2016039789A Active JP6072953B2 (ja) | 2011-05-18 | 2016-03-02 | 並列ビットインターリーバ |
JP2016252331A Active JP6259063B2 (ja) | 2011-05-18 | 2016-12-27 | 並列ビットインターリーバ |
JP2017227306A Active JP6430613B2 (ja) | 2011-05-18 | 2017-11-28 | 並列ビットインターリーバ |
JP2018202753A Active JP6568288B2 (ja) | 2011-05-18 | 2018-10-29 | 並列ビットインターリーバ |
JP2019141859A Active JP6800290B2 (ja) | 2011-05-18 | 2019-08-01 | 並列ビットインターリーバ |
JP2020194008A Active JP6999010B2 (ja) | 2011-05-18 | 2020-11-24 | 並列ビットインターリーバ |
Family Applications Before (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013515008A Active JP5749799B2 (ja) | 2011-05-18 | 2012-05-18 | 並列ビットインターリーバ |
JP2015097361A Active JP5898358B2 (ja) | 2011-05-18 | 2015-05-12 | 並列ビットインターリーバ |
JP2016039789A Active JP6072953B2 (ja) | 2011-05-18 | 2016-03-02 | 並列ビットインターリーバ |
JP2016252331A Active JP6259063B2 (ja) | 2011-05-18 | 2016-12-27 | 並列ビットインターリーバ |
JP2017227306A Active JP6430613B2 (ja) | 2011-05-18 | 2017-11-28 | 並列ビットインターリーバ |
JP2018202753A Active JP6568288B2 (ja) | 2011-05-18 | 2018-10-29 | 並列ビットインターリーバ |
JP2019141859A Active JP6800290B2 (ja) | 2011-05-18 | 2019-08-01 | 並列ビットインターリーバ |
Country Status (9)
Country | Link |
---|---|
US (7) | US9100049B2 (ja) |
EP (4) | EP2525498A1 (ja) |
JP (8) | JP5749799B2 (ja) |
CN (3) | CN107104679B (ja) |
ES (3) | ES2549656T3 (ja) |
HU (1) | HUE026033T2 (ja) |
PL (1) | PL2566056T3 (ja) |
TW (1) | TWI569585B (ja) |
WO (1) | WO2012157284A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2525498A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525495A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
US9596116B2 (en) | 2014-02-20 | 2017-03-14 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
US9602135B2 (en) * | 2014-02-20 | 2017-03-21 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 64-symbol mapping, and bit interleaving method using same |
KR101908357B1 (ko) * | 2014-02-20 | 2018-10-16 | 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
EP3117619A4 (en) * | 2014-03-10 | 2017-10-25 | LG Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
KR102370903B1 (ko) * | 2014-03-14 | 2022-03-08 | 삼성전자주식회사 | 인터리빙 깊이를 조절하기 위한 장치 및 방법 |
WO2016093467A1 (ko) | 2014-12-08 | 2016-06-16 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
KR102287614B1 (ko) * | 2015-02-12 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102287627B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
US9595978B2 (en) | 2015-05-19 | 2017-03-14 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9780916B2 (en) | 2015-05-19 | 2017-10-03 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
US9692453B2 (en) | 2015-05-19 | 2017-06-27 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9634692B2 (en) | 2015-05-19 | 2017-04-25 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9800365B2 (en) | 2015-05-19 | 2017-10-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
US9787422B2 (en) | 2015-05-19 | 2017-10-10 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
US9780917B2 (en) * | 2015-05-19 | 2017-10-03 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
JP6807030B2 (ja) * | 2015-06-01 | 2021-01-06 | ソニー株式会社 | データ処理装置、およびデータ処理方法 |
US10275186B2 (en) * | 2015-10-30 | 2019-04-30 | Sandisk Technologies Llc | System and method of data compression and data shaping |
US9900105B1 (en) * | 2016-10-10 | 2018-02-20 | Tyco Electronics Subsea Communications Llc | Coded modulation with amplitude and phase-shift keying having a circular constellation for variable spectral efficiency |
EP3566316A4 (en) | 2017-01-06 | 2020-08-19 | Nokia Technologies Oy | METHOD AND APPARATUS FOR USE AND GENERATION OF LDPC BASE MATRIX AS A FUNCTION OF A VECTOR |
CN108667555B (zh) * | 2017-03-29 | 2021-07-20 | 华为技术有限公司 | 一种相位调整方法、相关设备和通信系统 |
CN108173801B (zh) * | 2018-02-26 | 2020-09-08 | 重庆邮电大学 | 一种基于星座点分类排列的索引调制传输系统 |
US10797727B1 (en) * | 2018-09-21 | 2020-10-06 | Xilinx, Inc. | Low-density parity-check (LDPC) encode using an LDPC decoder |
DE102019200256B4 (de) * | 2019-01-10 | 2020-07-30 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verschachteler |
CN110324048B (zh) * | 2019-06-24 | 2020-12-08 | 华中科技大学 | 一种通信调制系统中ra-ldpc-cc的编码方法及编码器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252820A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 符号化方法および装置 |
JP2008086008A (ja) * | 2006-08-31 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 符号化方法、符号化装置、及び送信装置 |
JP2009153109A (ja) * | 2007-10-30 | 2009-07-09 | Sony Corp | データ処理装置及び方法 |
WO2010039257A1 (en) * | 2008-10-03 | 2010-04-08 | Thomson Licensing | Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels |
US20100281329A1 (en) * | 2007-11-26 | 2010-11-04 | Sony Corporation | Data processing apparatus, data processing method and program |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10048872A1 (de) * | 2000-10-02 | 2002-04-25 | Infineon Technologies Ag | Abschnittsweise Entschachtelung |
KR20050039726A (ko) * | 2001-11-05 | 2005-04-29 | 노키아 코포레이션 | 통신 시스템을 위해 부분적으로 채우는 블록 인터리버 |
KR100927144B1 (ko) * | 2002-10-19 | 2009-11-18 | 삼성전자주식회사 | 램덤화 특성이 개선된 내부 인터리버를 가지는 디지털방송시스템의 전송장치 및 그의 전송방법 |
US7702968B2 (en) * | 2004-02-27 | 2010-04-20 | Qualcomm Incorporated | Efficient multi-symbol deinterleaver |
CN101924565B (zh) * | 2004-04-02 | 2014-10-15 | 苹果公司 | Ldpc编码器、解码器、系统及方法 |
US7281192B2 (en) * | 2004-04-05 | 2007-10-09 | Broadcom Corporation | LDPC (Low Density Parity Check) coded signal decoding using parallel and simultaneous bit node and check node processing |
KR20060097503A (ko) * | 2005-03-11 | 2006-09-14 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 |
US7584400B2 (en) * | 2005-04-15 | 2009-09-01 | Trellisware Technologies, Inc. | Clash-free irregular-repeat-accumulate code |
US7793190B1 (en) * | 2005-08-10 | 2010-09-07 | Trellisware Technologies, Inc. | Reduced clash GRA interleavers |
US7830957B2 (en) * | 2006-05-02 | 2010-11-09 | Qualcomm Incorporated | Parallel bit interleaver for a wireless system |
US7783952B2 (en) * | 2006-09-08 | 2010-08-24 | Motorola, Inc. | Method and apparatus for decoding data |
CN101162907B (zh) * | 2006-10-10 | 2010-11-03 | 华为技术有限公司 | 一种利用低密度奇偶校验码实现编码的方法及装置 |
KR101119302B1 (ko) * | 2007-04-20 | 2012-03-19 | 재단법인서울대학교산학협력재단 | 통신 시스템에서 저밀도 패리티 검사 부호 부호화 장치 및방법 |
US8254245B2 (en) * | 2007-04-27 | 2012-08-28 | Lg Electronics Inc. | Method for transmitting downlink control channel in a mobile communications system and a method for mapping the control channel to physical resource using block interleaver in a mobile communications system |
JP4583431B2 (ja) * | 2007-11-13 | 2010-11-17 | パナソニック株式会社 | 変調器及び変調方法 |
TWI459724B (zh) | 2007-11-26 | 2014-11-01 | Sony Corp | Data processing device and data processing method |
TWI538415B (zh) | 2007-11-26 | 2016-06-11 | Sony Corp | Data processing device and data processing method |
TWI497920B (zh) | 2007-11-26 | 2015-08-21 | Sony Corp | Data processing device and data processing method |
WO2009088911A1 (en) * | 2008-01-09 | 2009-07-16 | Nortel Networks Limited | Mapping of distributed resource block indices to physical resource blocks |
US8161348B2 (en) * | 2008-02-05 | 2012-04-17 | Agere Systems Inc. | Systems and methods for low cost LDPC decoding |
EP2254250B1 (en) | 2008-03-03 | 2015-05-27 | RAI RADIOTELEVISIONE ITALIANA (S.p.A.) | Bit permutation patterns for LDPC coded modulation and 64QAM constellations |
WO2009116204A1 (ja) * | 2008-03-18 | 2009-09-24 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
WO2010024914A1 (en) * | 2008-08-29 | 2010-03-04 | Thomson Licensing | System and method for reusing dvb-s2 ldpc codes in dvb-c2 |
US8219874B2 (en) * | 2009-02-19 | 2012-07-10 | Nec Laboratories America, Inc. | Multi-dimensional LDPC coded modulation for high-speed optical transmission systems |
CN101488761B (zh) * | 2009-02-27 | 2011-01-19 | 北京交通大学 | 一种无短环无低码重码的ldpc码构造方法 |
US8532209B2 (en) * | 2010-11-24 | 2013-09-10 | Trellis Phase Communications, Lp | Methods, apparatus, and systems for coding with constrained interleaving |
CN102055485A (zh) * | 2010-12-24 | 2011-05-11 | 中国人民解放军理工大学 | 准循环低密度奇偶校验码及其修正和线性编码方法 |
US8656245B2 (en) * | 2011-04-13 | 2014-02-18 | California Institute Of Technology | Method of error floor mitigation in low-density parity-check codes |
EP2525497A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525498A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525496A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525495A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
-
2011
- 2011-05-18 EP EP11004127A patent/EP2525498A1/en not_active Withdrawn
-
2012
- 2012-05-18 ES ES12785964.3T patent/ES2549656T3/es active Active
- 2012-05-18 JP JP2013515008A patent/JP5749799B2/ja active Active
- 2012-05-18 CN CN201710113501.4A patent/CN107104679B/zh active Active
- 2012-05-18 EP EP12785964.3A patent/EP2566056B1/en active Active
- 2012-05-18 CN CN201710114476.1A patent/CN107094025B/zh active Active
- 2012-05-18 US US14/115,760 patent/US9100049B2/en active Active
- 2012-05-18 ES ES18185973T patent/ES2902352T3/es active Active
- 2012-05-18 CN CN201280022720.7A patent/CN103563256B/zh active Active
- 2012-05-18 TW TW101117770A patent/TWI569585B/zh active
- 2012-05-18 HU HUE12785964A patent/HUE026033T2/en unknown
- 2012-05-18 PL PL12785964T patent/PL2566056T3/pl unknown
- 2012-05-18 EP EP18185973.7A patent/EP3416295B1/en active Active
- 2012-05-18 EP EP15172081.0A patent/EP2940877B1/en active Active
- 2012-05-18 ES ES15172081T patent/ES2701833T3/es active Active
- 2012-05-18 WO PCT/JP2012/003264 patent/WO2012157284A1/ja active Application Filing
-
2015
- 2015-05-12 JP JP2015097361A patent/JP5898358B2/ja active Active
- 2015-06-26 US US14/752,062 patent/US9319071B2/en active Active
-
2016
- 2016-03-02 JP JP2016039789A patent/JP6072953B2/ja active Active
- 2016-03-08 US US15/063,865 patent/US9621192B2/en active Active
- 2016-12-27 JP JP2016252331A patent/JP6259063B2/ja active Active
-
2017
- 2017-02-27 US US15/443,464 patent/US10447311B2/en active Active
- 2017-11-28 JP JP2017227306A patent/JP6430613B2/ja active Active
-
2018
- 2018-10-29 JP JP2018202753A patent/JP6568288B2/ja active Active
-
2019
- 2019-08-01 JP JP2019141859A patent/JP6800290B2/ja active Active
- 2019-09-04 US US16/559,970 patent/US11115060B2/en active Active
-
2020
- 2020-11-24 JP JP2020194008A patent/JP6999010B2/ja active Active
-
2021
- 2021-08-10 US US17/398,273 patent/US11671118B2/en active Active
-
2023
- 2023-04-27 US US18/140,164 patent/US12052036B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252820A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 符号化方法および装置 |
JP2008086008A (ja) * | 2006-08-31 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 符号化方法、符号化装置、及び送信装置 |
JP2009153109A (ja) * | 2007-10-30 | 2009-07-09 | Sony Corp | データ処理装置及び方法 |
US20120189079A1 (en) * | 2007-10-30 | 2012-07-26 | Sony Corporation | LOW DENSITY PARITY CHECK (LDPC) CODING FOR A 32k MODE INTERLEAVER IN A DIGITAL VIDEO BROADCASTING (DVB) STANDARD |
US20100281329A1 (en) * | 2007-11-26 | 2010-11-04 | Sony Corporation | Data processing apparatus, data processing method and program |
CN101911506A (zh) * | 2007-11-26 | 2010-12-08 | 索尼公司 | 数据处理设备、数据处理方法和程序 |
WO2010039257A1 (en) * | 2008-10-03 | 2010-04-08 | Thomson Licensing | Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels |
Non-Patent Citations (2)
Title |
---|
FRANK KIENLE ET AL.: "Macro Interleaver Design for Bit Interleaved Coded Modulation with Low-Density Parity-Check Codes", VTC SPRING 2008 - IEEE VEHICULAR TECHNOLOGY CONFERENCE, JPN6021046995, 14 May 2008 (2008-05-14), pages 763 - 766, XP031255631, ISSN: 0004650504 * |
S. TEN BRINK ET AL.: "Design of repeat-accumulate codes for iterative detection and decoding", IEEE TRANSACTIONS ON SIGNAL PROCESSING, vol. 51, no. 11, JPN6021046997, 19 November 2003 (2003-11-19), pages 2764 - 2772, XP011102793, ISSN: 0004650503, DOI: 10.1109/TSP.2003.818250 * |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6772346B2 (ja) | 並列ビットインターリーバ | |
JP6999010B2 (ja) | 並列ビットインターリーバ | |
JP6784812B2 (ja) | 並列ビットインターリーバ | |
JP6772345B2 (ja) | 並列ビットインターリーバ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211221 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6999010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |