WO2016093467A1 - 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 - Google Patents
방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 Download PDFInfo
- Publication number
- WO2016093467A1 WO2016093467A1 PCT/KR2015/008877 KR2015008877W WO2016093467A1 WO 2016093467 A1 WO2016093467 A1 WO 2016093467A1 KR 2015008877 W KR2015008877 W KR 2015008877W WO 2016093467 A1 WO2016093467 A1 WO 2016093467A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- block
- data
- bit
- frame
- interleaving
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 58
- 101000596046 Homo sapiens Plastin-2 Proteins 0.000 description 77
- 102100035182 Plastin-2 Human genes 0.000 description 77
- 230000011664 signaling Effects 0.000 description 56
- 238000013507 mapping Methods 0.000 description 42
- 230000015654 memory Effects 0.000 description 40
- 230000005540 biological transmission Effects 0.000 description 35
- 101000596041 Homo sapiens Plastin-1 Proteins 0.000 description 27
- 102100035181 Plastin-1 Human genes 0.000 description 27
- 230000008569 process Effects 0.000 description 25
- 238000003780 insertion Methods 0.000 description 23
- 230000037431 insertion Effects 0.000 description 23
- 238000012545 processing Methods 0.000 description 21
- 108091006146 Channels Proteins 0.000 description 20
- 230000008054 signal transmission Effects 0.000 description 15
- 230000006978 adaptation Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 11
- 230000006835 compression Effects 0.000 description 9
- 238000007906 compression Methods 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 230000001174 ascending effect Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 238000005562 fading Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000001824 photoionisation detection Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000036626 alertness Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005388 cross polarization Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000001997 free-flow electrophoresis Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2649—Demodulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
- H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0003—Two-dimensional division
- H04L5/0005—Time-frequency
- H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
Definitions
- the present invention relates to a broadcast signal transmission apparatus, a broadcast signal reception apparatus, and a broadcast signal transmission and reception method.
- the digital broadcast signal may include a larger amount of video / audio data than the analog broadcast signal, and may further include various types of additional data as well as the video / audio data.
- the digital broadcasting system may provide high definition (HD) images, multichannel audio, and various additional services.
- HD high definition
- data transmission efficiency for a large amount of data transmission, robustness of a transmission / reception network, and network flexibility in consideration of a mobile receiving device should be improved.
- the method for receiving broadcast signals comprises the steps of receiving broadcast signals, demodulating the received broadcast signals in an orthogonal frequency division multiplex (OFDM) scheme. Parsing at least one or more signal frames from the demodulated broadcast signals, bit deinterleaving service data contained in the at least one signal frame, and performing bit deinterleaved service data.
- Decoding may include.
- the present invention can provide various broadcast services by processing data according to service characteristics to control a quality of service (QoS) for each service or service component.
- QoS quality of service
- the present invention can achieve transmission flexibility by transmitting various broadcast services through the same radio frequency (RF) signal bandwidth.
- RF radio frequency
- the present invention can improve data transmission efficiency and robustness of transmission and reception of broadcast signals using a multiple-input multiple-output (MIMO) system.
- MIMO multiple-input multiple-output
- the present invention it is possible to provide a broadcast signal transmission and reception method and apparatus capable of receiving a digital broadcast signal without errors even when using a mobile reception device or in an indoor environment.
- FIG. 1 shows a structure of a broadcast signal transmission apparatus for a next generation broadcast service according to an embodiment of the present invention.
- FIG 2 illustrates an input formatting block according to an embodiment of the present invention.
- FIG 3 illustrates an input formatting block according to another embodiment of the present invention.
- FIG 4 illustrates an input formatting block according to another embodiment of the present invention.
- FIG. 5 illustrates a bit interleaved coding & modulation (BICM) block according to an embodiment of the present invention.
- BICM bit interleaved coding & modulation
- FIG. 6 illustrates a BICM block according to another embodiment of the present invention.
- FIG. 7 illustrates a frame building block according to an embodiment of the present invention.
- FIG 8 illustrates an orthogonal frequency division multiplexing (OFDM) generation block according to an embodiment of the present invention.
- OFDM orthogonal frequency division multiplexing
- FIG. 9 illustrates a structure of a broadcast signal receiving apparatus for a next generation broadcast service according to an embodiment of the present invention.
- FIG. 10 shows a frame structure according to an embodiment of the present invention.
- FIG. 11 illustrates a signaling hierarchy structure of a frame according to an embodiment of the present invention.
- FIG 13 illustrates PLS1 data according to an embodiment of the present invention.
- FIG 14 illustrates PLS2 data according to an embodiment of the present invention.
- FIG. 16 illustrates a logical structure of a frame according to an embodiment of the present invention.
- PLS physical layer signaling
- FIG 19 illustrates FIC mapping according to an embodiment of the present invention.
- FIG 20 illustrates a type of a data pipe (DP) according to an embodiment of the present invention.
- FIG. 21 illustrates a data pipe (DP) mapping according to an embodiment of the present invention.
- FEC 22 shows a forward error correction (FEC) structure according to an embodiment of the present invention.
- 25 illustrates time interleaving according to an embodiment of the present invention.
- Figure 26 illustrates the basic operation of a twisted row-column block interleaver according to one embodiment of the present invention.
- FIG. 27 illustrates the operation of a twisted row-column block interleaver according to another embodiment of the present invention.
- FIG. 28 illustrates a diagonal read pattern of a twisted row-column block interleaver according to an embodiment of the present invention.
- FIG. 29 illustrates XFECBLOCKs interleaved from each interleaving array according to an embodiment of the present invention.
- FIG. 30 is a block diagram illustrating a bit interleaver according to an embodiment of the present invention.
- 31 is a block diagram illustrating a relationship between QCB interleaving and block interleaving according to an embodiment of the present invention.
- 32 is a table showing block interleaving parameters according to an embodiment of the present invention.
- 35 illustrates a bit deinterleaver according to an embodiment of the present invention.
- FIG. 36 illustrates a bit interleaver according to another embodiment of the present invention.
- FIG. 37 illustrates an operation of a block interleaver according to an embodiment of the present invention.
- 40 is a diagram illustrating a permutation order according to an embodiment of the present invention.
- 41 is a table showing inner group interleaving parameters according to another embodiment of the present invention.
- FIG. 42 is a diagram illustrating an operation of writing internal group interleaving in the case of NUC-256 according to an embodiment of the present invention.
- 44 is a diagram illustrating a remaining QC block according to one embodiment of the present invention.
- 45 illustrates an operation of writing left QC blocks according to an embodiment of the present invention.
- Fig. 47 is a view showing a difference in memory usage when the direction of writing operation of block interleaving is different.
- FIG. 48 illustrates a bit interleaver memory structure according to an embodiment of the present invention.
- 49 is a diagram illustrating a permutation order according to another embodiment of the present invention.
- 50 is a flowchart of a broadcast signal receiving method according to an embodiment of the present invention.
- FIG. 51 illustrates an embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 16200 bits.
- 52 to 55 illustrate permutation order tables for respective code rates according to modulation types when the length of an LDPC codeword is 64800 bits.
- 56 to 59 show a permutation order table for each code rate according to modulation types NUC 256 and NUQ 1K when the length of an LDPC codeword is 64800 bits.
- 60 illustrates another embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 16200 bits.
- FIG. 61 illustrates another embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 16200 bits.
- 62 shows another embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 16200 bits.
- 63 to 69 illustrate another embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 64800 bits.
- 70 to 73 illustrate another embodiment of the permutation order table for each code rate according to the modulation type when the length of the LDPC codeword is 64800 bits.
- the present invention provides an apparatus and method for transmitting and receiving broadcast signals for next generation broadcast services.
- the next generation broadcast service includes a terrestrial broadcast service, a mobile broadcast service, a UHDTV service, and the like.
- a broadcast signal for a next generation broadcast service may be processed through a non-multiple input multiple output (MIMO) or MIMO scheme.
- MIMO multiple input multiple output
- the non-MIMO scheme may include a multiple input single output (MISO) scheme, a single input single output (SISO) scheme, and the like.
- the MISO or MIMO scheme uses two antennas, but the present invention can be applied to a system using two or more antennas.
- the present invention can define three physical profiles (base, handheld, advanced) that are optimized to minimize receiver complexity while achieving the performance required for a particular application. have.
- the physical profile is a subset of all the structures that the corresponding receiver must implement.
- the three physical profiles share most of the functional blocks, but differ slightly in certain blocks and / or parameters. Further physical profiles can be defined later.
- a future profile may be multiplexed with a profile present in a single radio frequency (RF) channel through a future extension frame (FEF). Details of each physical profile will be described later.
- RF radio frequency
- FEF future extension frame
- the base profile mainly indicates the main use of a fixed receiving device in connection with a roof-top antenna.
- the base profile can be moved to any place but can also include portable devices that fall into a relatively stationary reception category.
- the use of the base profile can be extended for handheld devices or vehicles with some improved implementation, but such use is not expected in base profile receiver operation.
- the target signal-to-noise ratio range of reception is approximately 10-20 dB, which includes the 15 dB signal-to-noise ratio receiving capability of existing broadcast systems (eg, ATSC A / 53). Receiver complexity and power consumption are not as important as in battery powered handheld devices that will use the handheld profile. Key system parameters for the base profile are listed in Table 1 below.
- the handheld profile is designed for use in battery powered handheld and in-vehicle devices.
- the device may move at pedestrian or vehicle speed.
- the power consumption as well as the receiver complexity is very important for the implementation of the device of the handheld profile.
- the target signal-to-noise ratio range of the handheld profile is approximately 0-10 dB, but can be set to reach below 0 dB if intended for lower indoor reception.
- the advance profile provides higher channel capability in exchange for greater execution complexity.
- the profile requires the use of MIMO transmission and reception, and the UHDTV service is a target use, for which the profile is specifically designed.
- the enhanced capability may also be used to allow for an increase in the number of services at a given bandwidth, for example multiple SDTV or HDTV services.
- the target signal to noise ratio range of the advanced profile is approximately 20 to 30 dB.
- MIMO transmissions initially use existing elliptic polarization transmission equipment and can later be extended to full power cross polarization transmissions. Key system parameters for the advance profile are listed in Table 3 below.
- the base profile may be used as a profile for both terrestrial broadcast service and mobile broadcast service. That is, the base profile can be used to define the concept of a profile that includes a mobile profile. Also, the advanced profile can be divided into an advanced profile for the base profile with MIMO and an advanced profile for the handheld profile with MIMO. The three profiles can be changed according to the designer's intention.
- Auxiliary stream A sequence of cells carrying data of an undefined modulation and coding that can be used as a future extension or as required by a broadcaster or network operator.
- Base data pipe a data pipe that carries service signaling data
- Baseband Frame (or BBFRAME): A set of Kbch bits that form the input for one FEC encoding process (BCH and LDPC encoding).
- Coded block one of an LDPC encoded block of PLS1 data or an LDPC encoded block of PLS2 data
- Data pipe a logical channel in the physical layer that carries service data or related metadata that can carry one or more services or service components
- Data pipe unit A basic unit that can allocate data cells to data pipes in a frame
- Data symbol OFDM symbol in a frame that is not a preamble symbol (frame signaling symbols and frame edge symbols are included in the data symbols)
- DP_ID This 8-bit field uniquely identifies a data pipe within the system identified by SYSTEM_ID.
- Dummy cell A cell that carries a pseudo-random value used to fill the remaining unused capacity for physical layer signaling (PLS) signaling, data pipes, or auxiliary streams.
- PLS physical layer signaling
- FAC Emergency alert channel
- Frame A physical layer time slot starting with a preamble and ending with a frame edge symbol.
- Frame repetition unit A set of frames belonging to the same or different physical profile that contains an FEF that is repeated eight times in a super-frame.
- FEC Fast information channel
- FECBLOCK set of LDPC encoded bits of data pipe data
- FFT size The nominal FFT size used for a particular mode equal to the active symbol period Ts expressed in cycles of the fundamental period T.
- Frame signaling symbol The higher pilot density used at the start of a frame in a particular combination of FFT size, guard interval, and scattered pilot pattern, which carries a portion of the PLS data. Having OFDM symbol
- Frame edge symbol An OFDM symbol with a higher pilot density used at the end of the frame in a particular combination of FFT size, guard interval, and scatter pilot pattern.
- Frame-group set of all frames with the same physical profile type in a superframe
- Future extention frame A physical layer time slot within a super frame that can be used for future expansion, starting with a preamble.
- Futurecast UTB system A proposed physical layer broadcast system whose input is one or more MPEG2-TS or IP (Internet protocol) or generic streams and the output is an RF signal.
- Input stream A stream of data for the coordination of services delivered to the end user by the system.
- Normal data symbols data symbols except frame signaling symbols and frame edge symbols
- PHY profile A subset of all structures that the corresponding receiver must implement
- PLS physical layer signaling data consisting of PLS1 and PLS2
- PLS1 The first set of PLS data carried in a frame signaling symbol (FSS) with fixed size, coding, and modulation that conveys basic information about the system as well as the parameters needed to decode PLS2.
- FSS frame signaling symbol
- PLS2 The second set of PLS data sent to the FSS carrying more detailed PLS data about data pipes and systems.
- PLS2 dynamic data PLS2 data that changes dynamically from frame to frame
- PLS2 static data PLS2 data that is static during the duration of a frame group
- Preamble signaling data signaling data carried by the preamble symbol and used to identify the basic mode of the system
- Preamble symbol a fixed length pilot symbol carrying basic PLS data and positioned at the beginning of a frame
- Preamble symbols are primarily used for fast initial band scans to detect system signals, their timings, frequency offsets, and FFT sizes.
- Superframe set of eight frame repeat units
- Time interleaving block A set of cells in which time interleaving is performed, corresponding to one use of time interleaver memory.
- Time interleaving group A unit in which dynamic capacity allocation is performed for a particular data pipe, consisting of an integer, the number of XFECBLOCKs that change dynamically.
- a time interleaving group can be directly mapped to one frame or mapped to multiple frames.
- the time interleaving group may include one or more time interleaving blocks.
- Type 1 DP A data pipe in a frame where all data pipes are mapped to frames in a time division multiplexing (TDM) manner
- Type 2 DPs Types of data pipes in a frame where all data pipes are mapped to frames in an FDM fashion.
- XFECBLOCK set of N cells cells carrying all the bits of one LDPC FECBLOCK
- FIG. 1 shows a structure of a broadcast signal transmission apparatus for a next generation broadcast service according to an embodiment of the present invention.
- a broadcast signal transmission apparatus for a next generation broadcast service includes an input format block 1000, a bit interleaved coding & modulation (BICM) block 1010, and a frame building block 1020, orthogonal frequency division multiplexing (OFDM) generation block (OFDM generation block) 1030, and signaling generation block 1040. The operation of each block of the broadcast signal transmission apparatus will be described.
- BICM bit interleaved coding & modulation
- OFDM generation block orthogonal frequency division multiplexing
- signaling generation block 1040 The operation of each block of the broadcast signal transmission apparatus will be described.
- IP streams / packets and MPEG2-TS are the main input formats and other stream types are treated as general streams.
- management information is input to control the scheduling and allocation of the corresponding bandwidth for each input stream.
- One or multiple TS streams, IP streams and / or general stream inputs are allowed at the same time.
- the input format block 1000 can demultiplex each input stream into one or multiple data pipes to which independent coding and modulation is applied.
- the data pipe is the basic unit for controlling robustness, which affects the quality of service (QoS).
- QoS quality of service
- One or multiple services or service components may be delivered by one data pipe. Detailed operations of the input format block 1000 will be described later.
- a data pipe is a logical channel at the physical layer that carries service data or related metadata that can carry one or multiple services or service components.
- the data pipe unit is a basic unit for allocating data cells to data pipes in one frame.
- parity data is added for error correction and the encoded bit stream is mapped to a complex value constellation symbol.
- the symbols are interleaved over the specific interleaving depth used for that data pipe.
- MIMO encoding is performed at BICM block 1010 and additional data paths are added to the output for MIMO transmission. Detailed operations of the BICM block 1010 will be described later.
- the frame building block 1020 may map data cells of an input data pipe to OFDM solid balls within one frame. After mapping, frequency interleaving is used for frequency domain diversity, in particular to prevent frequency selective fading channels. Detailed operations of the frame building block 1020 will be described later.
- the OFDM generation block 1030 can apply existing OFDM modulation having a cyclic prefix as the guard interval.
- a distributed MISO scheme is applied across the transmitter.
- a peak-to-average power ratio (PAPR) scheme is implemented in the time domain.
- PAPR peak-to-average power ratio
- the proposal provides a variety of FFT sizes, guard interval lengths, and sets of corresponding pilot patterns. Detailed operations of the OFDM generation block 1030 will be described later.
- the signaling generation block 1040 may generate physical layer signaling information used for the operation of each functional block.
- the signaling information is also transmitted such that the service of interest is properly recovered at the receiver side. Detailed operations of the signaling generation block 1040 will be described later.
- 2 illustrates an input format block according to an embodiment of the present invention. 2 shows an input format block when the input signal is a single input stream.
- the input format block illustrated in FIG. 2 corresponds to an embodiment of the input format block 1000 described with reference to FIG. 1.
- Input to the physical layer may consist of one or multiple data streams. Each data stream is carried by one data pipe.
- the mode adaptation module slices the input data stream into a data field of a baseband frame (BBF).
- BBF baseband frame
- the system supports three types of input data streams: MPEG2-TS, IP, and GS (generic stream).
- MPEG2-TS features a fixed length (188 bytes) packet where the first byte is a sync byte (0x47).
- An IP stream consists of variable length IP datagram packets signaled in IP packet headers.
- the system supports both IPv4 and IPv6 for IP streams.
- the GS may consist of variable length packets or constant length packets signaled in the encapsulation packet header.
- (a) shows a mode adaptation block 2000 and a stream adaptation (stream adaptation) 2010 for a signal data pipe
- PLS generation block 2020 and PLS scrambler 2030 are shown. The operation of each block will be described.
- the input stream splitter splits the input TS, IP, GS streams into multiple service or service component (audio, video, etc.) streams.
- the mode adaptation module 2010 is composed of a CRC encoder, a baseband (BB) frame slicer, and a BB frame header insertion block.
- the CRC encoder provides three types of CRC encoding, CRC-8, CRC-16, and CRC-32, for error detection at the user packet (UP) level.
- the calculated CRC byte is appended after the UP.
- CRC-8 is used for the TS stream
- CRC-32 is used for the IP stream. If the GS stream does not provide CRC encoding, then the proposed CRC encoding should be applied.
- the BB Frame Slicer maps the input to an internal logical bit format.
- the first receive bit is defined as MSB.
- the BB frame slicer allocates the same number of input bits as the available data field capacity. In order to allocate the same number of input bits as the BBF payload, the UP stream is sliced to fit the data field of the BBF.
- the BB frame header insertion block can insert a 2 bytes fixed length BBF header before the BB frame.
- the BBF header consists of STUFFI (1 bit), SYNCD (13 bit), and RFU (2 bit).
- the BBF may have an extension field (1 or 3 bytes) at the end of the 2-byte BBF header.
- Stream adaptation 2010 consists of a stuffing insertion block and a BB scrambler.
- the stuffing insertion block may insert the stuffing field into the payload of the BB frame. If the input data for the stream adaptation is sufficient to fill the BB frame, STUFFI is set to 0, and the BBF has no stuffing field. Otherwise, STUFFI is set to 1 and the stuffing field is inserted immediately after the BBF header.
- the stuffing field includes a 2-byte stuffing field header and variable sized stuffing data.
- the BB scrambler scrambles the complete BBF for energy dissipation.
- the scrambling sequence is synchronized with the BBF.
- the scrambling sequence is generated by the feedback shift register.
- the PLS generation block 2020 may generate PLS data.
- PLS provides a means by which a receiver can connect to a physical layer data pipe.
- PLS data consists of PLS1 data and PLS2 data.
- PLS1 data is the first set of PLS data delivered to the FSS in frames with fixed size, coding, and modulation that convey basic information about the system as well as the parameters needed to decode the PLS2 data.
- PLS1 data provides basic transmission parameters including the parameters required to enable reception and decoding of PLS2 data.
- the PLS1 data is constant during the duration of the frame group.
- PLS2 data is the second set of PLS data sent to the FSS that carries more detailed PLS data about the data pipes and systems.
- PLS2 contains parameters that provide enough information for the receiver to decode the desired data pipe.
- PLS2 signaling further consists of two types of parameters: PLS2 static data (PLS2-STAT data) and PLS2 dynamic data (PLS2-DYN data).
- PLS2 static data is PLS2 data that is static during the duration of a frame group
- PLS2 dynamic data is PLS2 data that changes dynamically from frame to frame.
- the PLS scrambler 2030 may scramble PLS data generated for energy distribution.
- the aforementioned blocks may be omitted or may be replaced by blocks having similar or identical functions.
- FIG 3 illustrates an input format block according to another embodiment of the present invention.
- the input format block illustrated in FIG. 3 corresponds to an embodiment of the input format block 1000 described with reference to FIG. 1.
- FIG. 3 illustrates a mode adaptation block of an input format block when the input signal corresponds to a multi input stream.
- a mode adaptation block of an input format block for processing multi input streams may independently process multiple input streams.
- a mode adaptation block for processing a multi input stream may be an input stream splitter 3000 or an input stream synchro.
- Each block of the mode adaptation block will be described.
- Operations of the CRC encoder 3050, the BB frame slicer 3060, and the BB header insertion block 3070 correspond to the operations of the CRC encoder, the BB frame slicer, and the BB header insertion block described with reference to FIG. Is omitted.
- the input stream splitter 3000 splits the input TS, IP, and GS streams into a plurality of service or service component (audio, video, etc.) streams.
- the input stream synchronizer 3010 may be called ISSY.
- ISSY can provide suitable means to ensure constant bit rate (CBR) and constant end-to-end transmission delay for any input data format.
- CBR constant bit rate
- ISSY is always used in the case of multiple data pipes carrying TS, and optionally in multiple data pipes carrying GS streams.
- Compensating delay block 3020 may delay the split TS packet stream following the insertion of ISSY information to allow TS packet recombination mechanisms without requiring additional memory at the receiver. have.
- the null packet deletion block 3030 is used only for the TS input stream. Some TS input streams or split TS streams may have a large number of null packets present to accommodate variable bit-rate (VBR) services in the CBR TS stream. In this case, to avoid unnecessary transmission overhead, null packets may be acknowledged and not transmitted. At the receiver, the discarded null packet can be reinserted in the exact place it originally existed with reference to the deleted null-packet (DNP) counter inserted in the transmission, ensuring CBR and time stamp (PCR) updates. There is no need.
- VBR variable bit-rate
- the header compression block 3040 can provide packet header compression to increase transmission efficiency for the TS or IP input stream. Since the receiver may have a priori information for a particular portion of the header, this known information may be deleted at the transmitter.
- the receiver may have a priori information about the sync byte configuration (0x47) and the packet length (188 bytes). If the input TS delivers content with only one PID, that is, one service component (video, audio, etc.) or service subcomponent (SVC base layer, SVC enhancement layer, MVC base view, or MVC dependent view) Only, TS packet header compression may (optionally) be applied to the TS. TS packet header compression is optionally used when the input stream is an IP stream. The block may be omitted or replaced with a block having similar or identical functions.
- FIG 4 illustrates an input format block according to another embodiment of the present invention.
- the input format block illustrated in FIG. 4 corresponds to an embodiment of the input format block 1000 described with reference to FIG. 1.
- FIG. 4 illustrates a stream adaptation block of an input format block when the input signal corresponds to a multi input stream.
- a mode adaptation block for processing a multi input stream includes a scheduler 4000 and a 1-frame delay block 4010. ), A stuffing insertion block 4020, an in-band signaling block 4030, a BB frame scrambler 4040, a PLS generation block 4050, and a PLS scrambler 4060.
- a stuffing insertion block 4020 for processing a multi input stream (multiple input stream), respectively, includes a scheduler 4000 and a 1-frame delay block 4010.
- a stuffing insertion block 4020 an in-band signaling block 4030, a BB frame scrambler 4040, a PLS generation block 4050, and a PLS scrambler 4060.
- the operations of the stuffing insertion block 4020, the BB frame scrambler 4040, the PLS generation block 4050, and the PLS scrambler 4060 are described with reference to FIG. 2. ), So its description is omitted.
- the scheduler 4000 may determine the overall cell allocation over the entire frame from the amount of FECBLOCK of each data pipe. Including the assignments for PLS, EAC and FIC, the scheduler generates values of PLS2-DYN data transmitted in PLS cells or in-band signaling of the FSS of the frame. Details of FECBLOCK, EAC, and FIC will be described later.
- the 1-frame delay block 4010 transmits input data to one transmission frame so that scheduling information about the next frame can be transmitted through the current frame regarding the in-band signaling information to be inserted into the data pipe. You can delay it.
- In-band signaling block 4030 may insert the non-delayed portion of the PLS2 data into the data pipe of the frame.
- FIG. 5 illustrates a BICM block according to an embodiment of the present invention.
- the BICM block illustrated in FIG. 5 corresponds to an embodiment of the BICM block 1010 described with reference to FIG. 1.
- the broadcast signal transmission apparatus for the next generation broadcast service may provide a terrestrial broadcast service, a mobile broadcast service, a UHDTV service, and the like.
- the BICM block according to an embodiment of the present invention can independently process each data pipe by independently applying the SISO, MISO, and MIMO schemes to the data pipes corresponding to the respective data paths.
- the apparatus for transmitting broadcast signals for the next generation broadcast service according to an embodiment of the present invention may adjust QoS for each service or service component transmitted through each data pipe.
- the BICM block shared by the base profile and the handheld profile and the BICM block of the advanced profile may include a plurality of processing blocks for processing each data pipe.
- the processing block 5000 of the BICM block for the base profile and the handheld profile includes a data FEC encoder 5010, a bit interleaver 5020, a constellation mapper 5030, a signal space diversity (SSD) encoding block ( 5040, and a time interleaver 5050.
- a data FEC encoder 5010 a bit interleaver 5020
- a constellation mapper 5030 a signal space diversity (SSD) encoding block ( 5040, and a time interleaver 5050.
- SSD signal space diversity
- the data FEC encoder 5010 performs FEC encoding on the input BBF to generate the FECBLOCK procedure using outer coding (BCH) and inner coding (LDPC).
- Outer coding (BCH) is an optional coding method. The detailed operation of the data FEC encoder 5010 will be described later.
- the bit interleaver 5020 may interleave the output of the data FEC encoder 5010 while providing a structure that can be efficiently realized to achieve optimized performance by a combination of LDPC codes and modulation schemes. The detailed operation of the bit interleaver 5020 will be described later.
- Constellation mapper 5030 can be QPSK, QAM-16, non-uniform QAM (NUQ-64, NUQ-256, NUQ-1024) or non-uniform constellation (NUC-16, NUC-64, NUC-256, NUC-1024)
- NUQ-64, NUQ-256, NUQ-1024 non-uniform QAM
- NUC-16, NUC-64, NUC-256, NUC-1024 A constellation point whose power is normalized by modulating each cell word from the bit interleaver 5020 in the base and handheld profiles or the cell word from the cell word demultiplexer 5010-1 in the advanced profile. e l can be provided.
- the constellation mapping applies only to data pipes. It is observed that NUQ has any shape, while QAM-16 and NUQ have a square shape. If each constellation is rotated by a multiple of 90 degrees, the rotated constellation overlaps exactly with the original. Due to the rotational symmetry characteristic, the real and imaginary components have the same capacity and average power. Both NUQ and N
- the SSD encoding block 5040 may pre-code cells in two, three, and four dimensions, thereby increasing reception robustness in difficult fading conditions.
- the time interleaver 5050 may operate at the data pipe level.
- the parameters of time interleaving can be set differently for each data pipe. The specific operation of the time interleaver 5050 will be described later.
- the processing block 5000-1 of the BICM block for the advanced profile may include a data FEC encoder, a bit interleaver, a constellation mapper, and a time interleaver.
- the processing block 5000-1 is distinguished from the processing block 5000 in that it further includes a cell word demultiplexer 5010-1 and a MIMO encoding block 5020-1.
- operations of the data FEC encoder, the bit interleaver, the constellation mapper, and the time interleaver in the processing block 5000-1 may be performed by the data FEC encoder 5010, the bit interleaver 5020, and the constellation mapper 5030. Since this corresponds to the operation of the time interleaver 5050, the description thereof will be omitted.
- Cell word demultiplexer 5010-1 is used by an advanced profile data pipe to separate a single cell word stream into a dual cell word stream for MIMO processing. A detailed operation of the cell word demultiplexer 5010-1 will be described later.
- the MIMO encoding block 5020-1 may process the output of the cell word demultiplexer 5010-1 using the MIMO encoding scheme.
- MIMO encoding scheme is optimized for broadcast signal transmission. MIMO technology is a promising way to gain capacity, but depends on the channel characteristics. Especially for broadcast, the difference in received signal power between two antennas due to different signal propagation characteristics or the strong LOS component of the channel makes it difficult to obtain capacity gains from MIMO.
- the proposed MIMO encoding scheme overcomes this problem by using phase randomization and rotation based precoding of one of the MIMO output signals.
- MIMO encoding is intended for a 2x2 MIMO system that requires at least two antennas at both the transmitter and the receiver.
- Two MIMO encoding modes are defined in this proposal, full-rate spatial multiplexing (FR-SM) and full-rate full-diversity spatial multiplexing (FRFD-SM).
- FR-SM encoding provides increased capacity with a relatively small complexity increase at the receiver side, while FRFD-SM encoding provides increased capacity and additional diversity gain with a larger complexity increase at the receiver side.
- the proposed MIMO encoding scheme does not limit the antenna polarity arrangement.
- MIMO processing is required for the advanced profile frame, which means that all data pipes in the advanced profile frame are processed by the MIMO encoder. MIMO processing is applied at the data pipe level. NUQ (e 1, i ), the pair of constellation mapper outputs And e 2, i ) are fed to the input of the MIMO encoder. MIMO encoder output pairs g1, i and g2, i are transmitted by the same carrier k and OFDM symbol l of each transmit antenna.
- FIG. 6 illustrates a BICM block according to another embodiment of the present invention.
- the BICM block illustrated in FIG. 6 corresponds to an embodiment of the BICM block 1010 described with reference to FIG. 1.
- the EAC is part of a frame carrying EAS information data
- the FIC is a logical channel in a frame carrying mapping information between a service and a corresponding base data pipe. Detailed description of the EAC and FIC will be described later.
- a BICM block for protecting PLS, EAC, and FIC may include a PLS FEC encoder 6000, a bit interleaver 6010, and a constellation mapper 6020.
- the PLS FEC encoder 6000 may include a scrambler, a BCH encoding / zero insertion block, an LDPC encoding block, and an LDPC parity puncturing block. Each block of the BICM block will be described.
- the PLS FEC encoder 6000 may encode scrambled PLS 1/2 data, EAC and FIC sections.
- the scrambler may scramble PLS1 data and PLS2 data before BCH encoding and shortening and punctured LDPC encoding.
- the BCH encoding / zero insertion block may perform outer encoding on the scrambled PLS 1/2 data using the shortened BCH code for PLS protection, and insert zero bits after BCH encoding. For PLS1 data only, the output bits of zero insertion can be permutated before LDPC encoding.
- the LDPC encoding block may encode the output of the BCH encoding / zero insertion block using the LDPC code.
- C ldpc and parity bits P ldpc are encoded systematically from each zero-inserted PLS information block I ldpc and appended after it.
- LDPC code parameters for PLS1 and PLS2 are shown in Table 4 below.
- the LDPC parity puncturing block may perform puncturing on the PLS1 data and the PLS2 data.
- LDPC parity bits are punctured after LDPC encoding.
- the LDPC parity bits of PLS2 are punctured after LDPC encoding. These punctured bits are not transmitted.
- the bit interleaver 6010 may interleave each shortened and punctured PLS1 data and PLS2 data.
- the constellation mapper 6020 may map bit interleaved PLS1 data and PLS2 data to constellations.
- FIG. 7 illustrates a frame building block according to an embodiment of the present invention.
- the frame building block illustrated in FIG. 7 corresponds to an embodiment of the frame building block 1020 described with reference to FIG. 1.
- the frame building block may include a delay compensation block 7000, a cell mapper 7010, and a frequency interleaver 7020. have. Each block of the frame building block will be described.
- the delay compensation block 7000 adjusts the timing between the data pipes and the corresponding PLS data to ensure co-time between the data pipes and the corresponding PLS data at the transmitter. have.
- PLS data is delayed by the data pipe.
- the delay of the BICM block is mainly due to the time interleaver 5050.
- In-band signaling data may cause information of the next time interleaving group to be delivered one frame ahead of the data pipe to be signaled.
- the delay compensation block delays the in-band signaling data accordingly.
- the cell mapper 7010 may map a PLS, an EAC, an FIC, a data pipe, an auxiliary stream, and a dummy cell to an active carrier of an OFDM symbol in a frame.
- the basic function of the cell mapper 7010 is to activate the data cells generated by time interleaving for each data pipe, PLS cell, and EAC / FIC cell, if any, corresponding to each OFDM symbol in one frame. (active) mapping to an array of OFDM cells.
- Service signaling data (such as program specific information (PSI) / SI) may be collected separately and sent by a data pipe.
- PSI program specific information
- SI program specific information
- the frequency interleaver 7020 may randomly interleave data cells received by the cell mapper 7010 to provide frequency diversity.
- the frequency interleaver 7020 may operate in an OFDM symbol pair consisting of two sequential OFDM symbols using different interleaving seed order to obtain the maximum interleaving gain in a single frame.
- FIG 8 illustrates an OFDM generation block according to an embodiment of the present invention.
- the OFDM generation block illustrated in FIG. 8 corresponds to an embodiment of the OFDM generation block 1030 described with reference to FIG. 1.
- the OFDM generation block modulates the OFDM carrier by inserting a pilot by the cell generated by the frame building block, inserts a pilot, and generates a time domain signal for transmission.
- the block sequentially inserts a guard interval and applies a PAPR reduction process to generate a final RF signal.
- the OFDM generation block includes a pilot and reserved tone insertion block (8000), a 2D-single frequency network (eSFN) encoding block 8010, an inverse fast fourier transform (IFFT).
- Block 8020 PAPR reduction block 8030, guard interval insertion block 8040, preamble insertion block 8050, other system insertion block 8060, and DAC block ( 8070).
- eSFN 2D-single frequency network
- IFFT inverse fast fourier transform
- Block 8020 PAPR reduction block 8030
- guard interval insertion block 8040 preamble insertion block 8050
- other system insertion block 8060 other system insertion block 8060
- DAC block 8070
- the pilot and reserved tone insertion block 8000 may insert pilot and reserved tones.
- the various cells in the OFDM symbol are modulated with reference information known as pilots having a transmitted value known a priori at the receiver.
- the information of the pilot cell is composed of a distributed pilot, a continuous pilot, an edge pilot, a frame signaling symbol (FSS) pilot, and a frame edge symbol (FES) pilot.
- Each pilot is transmitted at a specific incremental power level depending on pilot type and pilot pattern.
- the value of pilot information is derived from a reference sequence corresponding to a series of values, one in each given carrier for a given symbol.
- the pilot can be used for frame synchronization, frequency synchronization, time synchronization, channel estimation, transmission mode identification, and can also be used to track phase noise.
- Reference information taken from the reference sequence is transmitted in the distributed pilot cell in all symbols except the preamble, FSS and FES of the frame. Successive pilots are inserted into every symbol of the frame. The number and location of consecutive pilots depends on both the FFT size and the distributed pilot pattern. Edge carriers are the same as edge pilots in all symbols except the preamble symbol. Edge carriers are inserted to allow frequency interpolation (interpolation) to the edge of the spectrum. FSS pilots are inserted in the FSS and FES pilots are inserted in the FES. FSS pilots and FES pilots are inserted to allow time interpolation to the edge of the frame.
- the system according to an embodiment of the present invention supports SFN in which a distributed MISO scheme is selectively used to support a very robust transmission mode.
- 2D-eSFN is a distributed MISO scheme using multiple transmit antennas, and each antenna may be located at a different transmitter in the SFN network.
- the 2D-eSFN encoding block 8010 may distort the phase of signals transmitted from multiple transmitters by performing 2D-eSFN processing to generate time and frequency diversity in SFN configuration. Thus, burst errors due to long plane fading or deep fading for a long time can be alleviated.
- the IFFT block 8020 can modulate the output from the 2D-eSFN encoding block 8010 using an OFDM modulation scheme. Every cell in a data symbol that is not designated as a pilot (or reserved tone) carries one of the data cells from the frequency interleaver. Cells are mapped to OFDM carriers.
- the PAPR reduction block 8030 performs PAPR reduction on the input signal using various PAPR reduction algorithms in the time domain.
- the guard interval insertion block 8040 may insert the guard interval, and the preamble insertion block 8050 may insert the preamble before the signal. Details of the structure of the preamble will be described later.
- the other system insertion block 8060 may multiplex signals of a plurality of broadcast transmission / reception systems in a time domain so that data of two or more different broadcast transmission / reception systems providing a broadcast service may be simultaneously transmitted in the same RF signal band.
- two or more different broadcast transmission / reception systems refer to a system that provides different broadcast services.
- Different broadcast services may refer to terrestrial broadcast services or mobile broadcast services. Data related to each broadcast service may be transmitted through different frames.
- the DAC block 8070 may convert the input digital signal into an analog signal and output the analog signal.
- the signal output from the DAC block 8070 may be transmitted through a plurality of output antennas according to the physical layer profile.
- a transmitting antenna according to an embodiment of the present invention may have a vertical or horizontal polarity.
- FIG. 9 illustrates a structure of a broadcast signal receiving apparatus for a next generation broadcast service according to an embodiment of the present invention.
- the broadcast signal receiving apparatus for the next generation broadcast service may correspond to the broadcast signal transmitting apparatus for the next generation broadcast service described with reference to FIG. 1.
- An apparatus for receiving broadcast signals for a next generation broadcast service includes a synchronization & demodulation module 9000, a frame parsing module 9010, a demapping and decoding module a demapping & decoding module 9020, an output processor 9030, and a signaling decoding module 9040. The operation of each module of the broadcast signal receiving apparatus will be described.
- the synchronization and demodulation module 9000 receives an input signal through m reception antennas, performs signal detection and synchronization on a system corresponding to the broadcast signal receiving apparatus, and performs a reverse process of the procedure performed by the broadcast signal transmitting apparatus. Demodulation can be performed.
- the frame parsing module 9010 may parse an input signal frame and extract data in which a service selected by a user is transmitted.
- the frame parsing module 9010 may execute deinterleaving corresponding to the reverse process of interleaving. In this case, positions of signals and data to be extracted are obtained by decoding the data output from the signaling decoding module 9040, so that the scheduling information generated by the broadcast signal transmission apparatus may be restored.
- the demapping and decoding module 9020 may convert the input signal into bit region data and then deinterleave the bit region data as necessary.
- the demapping and decoding module 9020 can perform demapping on the mapping applied for transmission efficiency, and correct an error generated in the transmission channel through decoding. In this case, the demapping and decoding module 9020 can obtain transmission parameters necessary for demapping and decoding by decoding the data output from the signaling decoding module 9040.
- the output processor 9030 may perform a reverse process of various compression / signal processing procedures applied by the broadcast signal transmission apparatus to improve transmission efficiency.
- the output processor 9030 may obtain necessary control information from the data output from the signaling decoding module 9040.
- the output of the output processor 8300 corresponds to a signal input to the broadcast signal transmission apparatus and may be MPEG-TS, IP stream (v4 or v6), and GS.
- the signaling decoding module 9040 may obtain PLS information from the signal demodulated by the synchronization and demodulation module 9000. As described above, the frame parsing module 9010, the demapping and decoding module 9200, and the output processor 9300 may execute the function using data output from the signaling decoding module 9040.
- FIG. 10 shows a frame structure according to an embodiment of the present invention.
- FIG. 10 shows a structural example of frame time and a frame repetition unit (FRU) in a super frame.
- FRU frame repetition unit
- (a) shows a super frame according to an embodiment of the present invention
- (b) shows a FRU according to an embodiment of the present invention
- (c) shows a frame of various physical profile (PHY profile) in the FRU
- (D) shows the structure of the frame.
- Super frame may consist of eight FRUs.
- the FRU is the basic multiplexing unit for the TDM of the frame and is repeated eight times in the super frame.
- Each frame in the FRU belongs to one of the physical profiles (base, handheld, advanced profile) or FEF.
- the maximum allowable number of frames in a FRU is 4, and a given physical profile may appear any number of times from 0 to 4 times in the FRU (eg, base, base, handheld, advanced).
- the physical profile definition may be extended using the reserved value of PHY_PROFILE in the preamble if necessary.
- the FEF portion is inserted at the end of the FRU if included. If the FEF is included in the FRU, the maximum number of FEFs is 8 in a super frame. It is not recommended that the FEF parts be adjacent to each other.
- One frame is further separated into multiple OFDM symbols and preambles. As shown in (d), the frame includes a preamble, one or more FSS, normal data symbols, and FES.
- the preamble is a special symbol that enables fast Futurecast UTB system signal detection and provides a set of basic transmission parameters for efficient transmission and reception of the signal. Details of the preamble will be described later.
- the main purpose of the FSS is to carry PLS data.
- the FSS For fast synchronization and channel estimation, and hence for fast decoding of PLS data, the FSS has a higher density pilot pattern than normal data symbols.
- the FES has a pilot that is exactly the same as the FSS, which allows frequency only interpolation and temporal interpolation within the FES without extrapolation for symbols immediately preceding the FES.
- FIG. 11 illustrates a signaling hierarchy structure of a frame according to an embodiment of the present invention.
- preamble signaling data 11000 PLS1 data 11010
- PLS2 data 11020 The purpose of the preamble carried by the preamble signal every frame is to indicate the basic transmission parameters and transmission type of the frame.
- PLS1 allows the receiver to access and decode PLS2 data that includes parameters for connecting to the data pipe of interest.
- PLS2 is delivered every frame and divided into two main parts, PLS2-STAT data and PLS2-DYN data. The static and dynamic parts of the PLS2 data are followed by padding if necessary.
- the preamble signaling data carries 21 bits of information needed to enable the receiver to access the PLS data and track the data pipes within the frame structure. Details of the preamble signaling data are as follows.
- PHY_PROFILE This 3-bit field indicates the physical profile type of the current frame. The mapping of different physical profile types is given in Table 5 below.
- FFT_SIZE This 2-bit field indicates the FFT size of the current frame in the frame group as described in Table 6 below.
- GI_FRACTION This 3-bit field indicates a guard interval fraction value in the current super frame as described in Table 7 below.
- EAC_FLAG This 1-bit field indicates whether EAC is provided in the current frame. If this field is set to 1, EAS is provided in the current frame. If this field is set to 0, EAS is not delivered in the current frame. This field may be converted to dynamic within a super frame.
- PILOT_MODE This 1-bit field indicates whether the pilot mode is a mobile mode or a fixed mode for the current frame in the current frame group. If this field is set to 0, mobile pilot mode is used. If the field is set to '1', fixed pilot mode is used.
- PAPR_FLAG This 1-bit field indicates whether PAPR reduction is used for the current frame in the current frame group. If this field is set to 1, tone reservation is used for PAPR reduction. If this field is set to 0, no PAPR reduction is used.
- This 3-bit field indicates the physical profile type configuration of the FRU present in the current super frame. In the corresponding field in all preambles in the current super frame, all profile types carried in the current super frame are identified. The 3-bit field is defined differently for each profile as shown in Table 8 below.
- FIG 13 illustrates PLS1 data according to an embodiment of the present invention.
- PLS1 data provides basic transmission parameters including the parameters needed to enable the reception and decoding of PLS2. As mentioned above, the PLS1 data does not change during the entire duration of one frame group. A detailed definition of the signaling field of the PLS1 data is as follows.
- PREAMBLE_DATA This 20-bit field is a copy of the preamble signaling data excluding EAC_FLAG.
- NUM_FRAME_FRU This 2-bit field indicates the number of frames per FRU.
- PAYLOAD_TYPE This 3-bit field indicates the format of payload data carried in the frame group. PAYLOAD_TYPE is signaled as shown in Table 9.
- NUM_FSS This 2-bit field indicates the number of FSS in the current frame.
- SYSTEM_VERSION This 8-bit field indicates the version of the signal format being transmitted. SYSTEM_VERSION is separated into two 4-bit fields: major and minor.
- the 4-bit MSB in the SYSTEM_VERSION field indicates major version information. Changes in the major version field indicate incompatible changes. The default value is 0000. For the version described in that standard, the value is set to 0000.
- Minor Version A 4-bit LSB in the SYSTEM_VERSION field indicates minor version information. Changes in the minor version field are compatible.
- CELL_ID This is a 16-bit field that uniquely identifies a geographic cell in an ATSC network. ATSC cell coverage may consist of one or more frequencies depending on the number of frequencies used per Futurecast UTB system. If the value of CELL_ID is unknown or not specified, this field is set to zero.
- NETWORK_ID This is a 16-bit field that uniquely identifies the current ATSC network.
- SYSTEM_ID This 16-bit field uniquely identifies a Futurecast UTB system within an ATSC network.
- Futurecast UTB systems are terrestrial broadcast systems whose input is one or more input streams (TS, IP, GS) and the output is an RF signal.
- the Futurecast UTB system conveys the FEF and one or more physical profiles, if present.
- the same Futurecast UTB system can carry different input streams and use different RFs in different geographic regions, allowing for local service insertion.
- Frame structure and scheduling are controlled in one place and are the same for all transmissions within a Futurecast UTB system.
- One or more Futurecast UTB systems may have the same SYSTEM_ID meaning that they all have the same physical structure and configuration.
- the following loop is composed of FRU_PHY_PROFILE, FRU_FRAME_LENGTH, FRU_GI_FRACTION, and RESERVED indicating the length and FRU configuration of each frame type.
- the loop size is fixed such that four physical profiles (including FFEs) are signaled within the FRU. If NUM_FRAME_FRU is less than 4, the unused fields are filled with zeros.
- FRU_PHY_PROFILE This 3-bit field indicates the physical profile type of the (i + 1) th frame (i is a loop index) of the associated FRU. This field uses the same signaling format as shown in Table 8.
- FRU_FRAME_LENGTH This 2-bit field indicates the length of the (i + 1) th frame of the associated FRU. Using FRU_FRAME_LENGTH with FRU_GI_FRACTION, the exact value of frame duration can be obtained.
- FRU_GI_FRACTION This 3-bit field indicates the guard interval partial value of the (i + 1) th frame of the associated FRU.
- FRU_GI_FRACTION is signaled according to Table 7.
- the following fields provide parameters for decoding PLS2 data.
- PLS2_FEC_TYPE This 2-bit field indicates the FEC type used by the PLS2 protection.
- the FEC type is signaled according to Table 10. Details of the LDPC code will be described later.
- PLS2_MOD This 3-bit field indicates the modulation type used by PLS2.
- the modulation type is signaled according to Table 11.
- PLS2_SIZE_CELL This 15-bit field indicates C total _partial_block which is the size (specified by the number of QAM cells) of all coding blocks for PLS2 carried in the current frame group. This value is constant for the entire duration of the current frame-group.
- PLS2_STAT_SIZE_BIT This 14-bit field indicates the size, in bits, of the PLS2-STAT for the current frame-group. This value is constant for the entire duration of the current frame-group.
- PLS2_DYN_SIZE_BIT This 14-bit field indicates the size, in bits, of the PLS2-DYN for the current frame-group. This value is constant for the entire duration of the current frame-group.
- PLS2_REP_FLAG This 1-bit flag indicates whether the PLS2 repeat mode is used in the current frame group. If the value of this field is set to 1, PLS2 repeat mode is activated. If the value of this field is set to 0, PLS2 repeat mode is deactivated.
- PLS2_REP_SIZE_CELL This 15-bit field indicates C total _partial_block , which is the size (specified by the number of QAM cells) of the partial coding block for PLS2 delivered every frame of the current frame group when PLS2 repetition is used. If iteration is not used, the value of this field is equal to zero. This value is constant for the entire duration of the current frame-group.
- PLS2_NEXT_FEC_TYPE This 2-bit field indicates the FEC type used for PLS2 delivered in every frame of the next frame-group.
- the FEC type is signaled according to Table 10.
- PLS2_NEXT_MOD This 3-bit field indicates the modulation type used for PLS2 delivered in every frame of the next frame-group.
- the modulation type is signaled according to Table 11.
- PLS2_NEXT_REP_FLAG This 1-bit flag indicates whether the PLS2 repeat mode is used in the next frame group. If the value of this field is set to 1, PLS2 repeat mode is activated. If the value of this field is set to 0, PLS2 repeat mode is deactivated.
- PLS2_NEXT_REP_SIZE_CELL This 15-bit field indicates C total _full_block , which is the size (specified by the number of QAM cells) of the entire coding block for PLS2 delivered every frame of the next frame-group when PLS2 repetition is used. If iteration is not used in the next frame-group, the value of this field is equal to zero. This value is constant for the entire duration of the current frame-group.
- PLS2_NEXT_REP_STAT_SIZE_BIT This 14-bit field indicates the size, in bits, of the PLS2-STAT for the next frame-group. The value is constant in the current frame group.
- PLS2_NEXT_REP_DYN_SIZE_BIT This 14-bit field indicates the size of the PLS2-DYN for the next frame-group, in bits. The value is constant in the current frame group.
- PLS2_AP_MODE This 2-bit field indicates whether additional parity is provided for PLS2 in the current frame group. This value is constant for the entire duration of the current frame-group. Table 12 below provides the values for this field. If the value of this field is set to 00, no additional parity is used for PLS2 in the current frame group.
- PLS2_AP_SIZE_CELL This 15-bit field indicates the size (specified by the number of QAM cells) of additional parity bits of PLS2. This value is constant for the entire duration of the current frame-group.
- PLS2_NEXT_AP_MODE This 2-bit field indicates whether additional parity is provided for PLS2 signaling for every frame of the next frame-group. This value is constant for the entire duration of the current frame-group. Table 12 defines the values for this field.
- PLS2_NEXT_AP_SIZE_CELL This 15-bit field indicates the size (specified by the number of QAM cells) of additional parity bits of PLS2 for every frame of the next frame-group. This value is constant for the entire duration of the current frame-group.
- RESERVED This 32-bit field is reserved for future use.
- FIG 14 illustrates PLS2 data according to an embodiment of the present invention.
- PLS2-STAT data is the same within a frame group, while PLS2-DYN data provides specific information about the current frame.
- FIC_FLAG This 1-bit field indicates whether the FIC is used in the current frame group. If the value of this field is set to 1, the FIC is provided in the current frame. If the value of this field is set to 0, FIC is not delivered in the current frame. This value is constant for the entire duration of the current frame-group.
- AUX_FLAG This 1-bit field indicates whether the auxiliary stream is used in the current frame group. If the value of this field is set to 1, the auxiliary stream is provided in the current frame. If the value of this field is set to 0, the auxiliary frame is not transmitted in the current frame. This value is constant for the entire duration of the current frame-group.
- NUM_DP This 6-bit field indicates the number of data pipes carried in the current frame. The value of this field is between 1 and 64, and the number of data pipes is NUM_DP + 1.
- DP_ID This 6-bit field uniquely identifies within the physical profile.
- DP_TYPE This 3-bit field indicates the type of data pipe. This is signaled according to Table 13 below.
- DP_GROUP_ID This 8-bit field identifies the data pipe group with which the current data pipe is associated. This can be used to connect to the data pipe of the service component associated with a particular service that the receiver will have the same DP_GROUP_ID.
- BASE_DP_ID This 6-bit field indicates a data pipe that carries service signaling data (such as PSI / SI) used in the management layer.
- the data pipe indicated by BASE_DP_ID may be a normal data pipe for delivering service signaling data together with service data or a dedicated data pipe for delivering only service signaling data.
- DP_FEC_TYPE This 2-bit field indicates the FEC type used by the associated data pipe.
- the FEC type is signaled according to Table 14 below.
- DP_COD This 4-bit field indicates the code rate used by the associated data pipe.
- the code rate is signaled according to Table 15 below.
- DP_MOD This 4-bit field indicates the modulation used by the associated data pipe. Modulation is signaled according to Table 16 below.
- DP_SSD_FLAG This 1-bit field indicates whether the SSD mode is used in the associated data pipe. If the value of this field is set to 1, the SSD is used. If the value of this field is set to 0, the SSD is not used.
- DP_MIMO This 3-bit field indicates what type of MIMO encoding processing is applied to the associated data pipe.
- the type of MIMO encoding process is signaled according to Table 17 below.
- DP_TI_TYPE This 1-bit field indicates the type of time interleaving. A value of 0 indicates that one time interleaving group corresponds to one frame and includes one or more time interleaving blocks. A value of 1 indicates that one time interleaving group is delivered in more than one frame and contains only one time interleaving block.
- DP_TI_LENGTH The use of this 2-bit field (only allowed values are 1, 2, 4, 8) is determined by the value set in the DP_TI_TYPE field as follows.
- N TI the number of time interleaving block per time interleaving group
- This 2-bit field represents the frame interval (I JUMP ) within the frame group for the associated data pipe, and allowed values are 1, 2, 4, 8 (the corresponding 2-bit fields are 00, 01, 10, 11). For data pipes that do not appear in every frame of a frame group, the value of this field is equal to the interval between sequential frames. For example, if a data pipe appears in frames 1, 5, 9, 13, etc., the value of this field is set to 4. For data pipes that appear in every frame, the value of this field is set to 1.
- DP_TI_BYPASS This 1-bit field determines the availability of time interleaver 5050. If time interleaving is not used for the data pipe, this field value is set to 1. On the other hand, if time interleaving is used, the corresponding field value is set to zero.
- DP_FIRST_FRAME_IDX This 5-bit field indicates the index of the first frame of the super frame in which the current data pipe occurs.
- the value of DP_FIRST_FRAME_IDX is between 0 and 31.
- DP_NUM_BLOCK_MAX This 10-bit field indicates the maximum value of DP_NUM_BLOCKS for the data pipe. The value of this field has the same range as DP_NUM_BLOCKS.
- DP_PAYLOAD_TYPE This 2-bit field indicates the type of payload data carried by a given data pipe. DP_PAYLOAD_TYPE is signaled according to Table 19 below.
- DP_INBAND_MODE This 2-bit field indicates whether the current data pipe carries in-band signaling information. In-band signaling type is signaled according to Table 20 below.
- DP_PROTOCOL_TYPE This 2-bit field indicates the protocol type of the payload carried by the given data pipe.
- the protocol type of payload is signaled according to Table 21 below when the input payload type is selected.
- DP_CRC_MODE This 2-bit field indicates whether CRC encoding is used in the input format block. CRC mode is signaled according to Table 22 below.
- DNP_MODE This 2-bit field indicates the null packet deletion mode used by the associated data pipe when DP_PAYLOAD_TYPE is set to TS ('00'). DNP_MODE is signaled according to Table 23 below. If DP_PAYLOAD_TYPE is not TS ('00'), DNP_MODE is set to a value of 00.
- ISSY_MODE This 2-bit field indicates the ISSY mode used by the associated data pipe when DP_PAYLOAD_TYPE is set to TS ('00'). ISSY_MODE is signaled according to Table 24 below. If DP_PAYLOAD_TYPE is not TS ('00'), ISSY_MODE is set to a value of 00.
- HC_MODE_TS This 2-bit field indicates the TS header compression mode used by the associated data pipe when DP_PAYLOAD_TYPE is set to TS ('00'). HC_MODE_TS is signaled according to Table 25 below.
- HC_MODE_IP This 2-bit field indicates the IP header compression mode when DP_PAYLOAD_TYPE is set to IP ('01'). HC_MODE_IP is signaled according to Table 26 below.
- PID This 13-bit field indicates the number of PIDs for TS header compression when DP_PAYLOAD_TYPE is set to TS ('00') and HC_MODE_TS is set to 01 or 10.
- FIC_VERSION This 8-bit field indicates the version number of the FIC.
- FIC_LENGTH_BYTE This 13-bit field indicates the length of the FIC in bytes.
- NUM_AUX This 4-bit field indicates the number of auxiliary streams. Zero indicates that no auxiliary stream is used.
- AUX_CONFIG_RFU This 8-bit field is reserved for future use.
- AUX_STREAM_TYPE This 4 bits is reserved for future use to indicate the type of the current auxiliary stream.
- AUX_PRIVATE_CONFIG This 28-bit field is reserved for future use for signaling the secondary stream.
- PLS2-DYN of PLS2 data shows PLS2-DYN of PLS2 data.
- the value of the PLS2-DYN data may change during the duration of one frame group, while the size of the field is constant.
- FRAME_INDEX This 5-bit field indicates the frame index of the current frame within the super frame. The index of the first frame of the super frame is set to zero.
- PLS_CHANGE_COUNTER This 4-bit field indicates the number of super frames before the configuration changes. The next super frame whose configuration changes is indicated by the value signaled in that field. If the value of this field is set to 0000, this means that no scheduled change is expected. For example, a value of 1 indicates that there is a change in the next super frame.
- FIC_CHANGE_COUNTER This 4-bit field indicates the number of super frames before the configuration (i.e., the content of the FIC) changes. The next super frame whose configuration changes is indicated by the value signaled in that field. If the value of this field is set to 0000, this means that no scheduled change is expected. For example, a value of 0001 indicates that there is a change in the next super frame.
- NUM_DP NUM_DP that describes the parameters related to the data pipe carried in the current frame.
- DP_ID This 6-bit field uniquely represents a data pipe within the physical profile.
- DP_START This 15-bit (or 13-bit) field indicates the first starting position of the data pipe using the DPU addressing technique.
- the DP_START field has a length different according to the physical profile and the FFT size as shown in Table 27 below.
- DP_NUM_BLOCK This 10-bit field indicates the number of FEC blocks in the current time interleaving group for the current data pipe.
- the value of DP_NUM_BLOCK is between 0 and 1023.
- the next field indicates the FIC parameter associated with the EAC.
- EAC_FLAG This 1-bit field indicates the presence of an EAC in the current frame. This bit is equal to EAC_FLAG in the preamble.
- EAS_WAKE_UP_VERSION_NUM This 8-bit field indicates the version number of the automatic activation indication.
- EAC_FLAG field If the EAC_FLAG field is equal to 1, the next 12 bits are allocated to the EAC_LENGTH_BYTE field. If the EAC_FLAG field is equal to 0, the next 12 bits are allocated to EAC_COUNTER.
- EAC_LENGTH_BYTE This 12-bit field indicates the length of the EAC in bytes.
- EAC_COUNTER This 12-bit field indicates the number of frames before the frame in which the EAC arrives.
- AUX_PRIVATE_DYN This 48-bit field is reserved for future use for signaling the secondary stream. The meaning of this field depends on the value of AUX_STREAM_TYPE in configurable PLS2-STAT.
- CRC_32 32-bit error detection code that applies to the entire PLS2.
- FIG. 16 illustrates a logical structure of a frame according to an embodiment of the present invention.
- the PLS, EAC, FIC, data pipe, auxiliary stream, and dummy cell are mapped to the active carrier of the OFDM symbol in the frame.
- PLS1 and PLS2 are initially mapped to one or more FSS. Then, if there is an EAC, the EAC cell is mapped to the immediately following PLS field. If there is an FIC next, the FIC cell is mapped.
- the data pipes are mapped after the PLS or, if present, after the EAC or FIC. Type 1 data pipes are mapped first, and type 2 data pipes are mapped next. Details of the type of data pipe will be described later. In some cases, the data pipe may carry some special data or service signaling data for the EAS.
- auxiliary stream or stream if present, is mapped to the data pipe next, followed by a dummy cell in turn. Mapping all together in the order described above, namely PLS, EAC, FIC, data pipe, auxiliary stream, and dummy cell, will correctly fill the cell capacity in the frame.
- FIG 17 illustrates PLS mapping according to an embodiment of the present invention.
- the PLS cell is mapped to an active carrier of the FSS. According to the number of cells occupied by the PLS, one or more symbols are designated as FSS, and the number of FSS NFSS is signaled by NUM_FSS in PLS1.
- FSS is a special symbol that carries a PLS cell. Since alertness and latency are critical issues in PLS, the FSS has a high pilot density, enabling fast synchronization and interpolation only on frequencies within the FSS.
- the PLS cell is mapped to an active carrier of the FSS from the top down as shown in the example of FIG.
- PLS1 cells are initially mapped in ascending order of cell index from the first cell of the first FSS.
- the PLS2 cell follows immediately after the last cell of PLS1 and the mapping continues downward until the last cell index of the first FSS. If the total number of required PLS cells exceeds the number of active carriers of one FSS, the mapping proceeds to the next FSS and continues in exactly the same way as the first FSS.
- EAC, FIC or both are present in the current frame, EAC and FIC are placed between the PLS and the normal data pipe.
- the EAC is a dedicated channel for delivering EAS messages and is connected to the data pipes for the EAS. EAS support is provided, but the EAC itself may or may not be present in every frame. If there is an EAC, the EAC is mapped immediately after the PLS2 cell. Except for PLS cells, none of the FIC, data pipes, auxiliary streams or dummy cells are located before the EAC. The mapping procedure of the EAC cell is exactly the same as that of the PLS.
- EAC cells are mapped in ascending order of cell index from the next cell of PLS2 as shown in the example of FIG. Depending on the EAS message size, as shown in FIG. 18, an EAC cell may occupy fewer symbols.
- the EAC cell follows immediately after the last cell of PLS2 and the mapping continues downward until the last cell index of the last FSS. If the total number of required EAC cells exceeds the number of remaining active carriers of the last FSS, the EAC mapping proceeds to the next symbol and continues in exactly the same way as the FSS. In this case, the next symbol to which the EAC is mapped is a normal data symbol, which has more active carriers than the FSS.
- the FIC is passed next if present. If no FIC is sent (as signaling in the PLS2 field), the data pipe follows immediately after the last cell of the EAC.
- FIG 19 illustrates FIC mapping according to an embodiment of the present invention.
- FIC is a dedicated channel that carries cross-layer information to enable fast service acquisition and channel scan.
- the information mainly includes channel binding information between data pipes and services of each broadcaster.
- the receiver can decode the FIC and obtain information such as broadcaster ID, number of services, and BASE_DP_ID.
- BASE_DP_ID For high-speed service acquisition, not only the FIC but also the base data pipe can be decoded using BASE_DP_ID. Except for the content that the base data pipe transmits, the base data pipe is encoded and mapped to the frame in exactly the same way as a normal data pipe. Thus, no further explanation of the base data pipe is needed.
- FIC data is generated and consumed at the management layer. The content of the FIC data is as described in the management layer specification.
- FIC data is optional and the use of FIC is signaled by the FIC_FLAG parameter in the static part of the PLS2. If FIC is used, FIC_FLAG is set to 1 and the signaling field for FIC is defined in the static part of PLS2. Signaled in this field is FIC_VERSION, FIC_LENGTH_BYTE. FIC uses the same modulation, coding, and time interleaving parameters as PLS2. The FIC shares the same signaling parameters as PLS2_MOD and PLS2_FEC. FIC data is mapped after PLS2 if present, or immediately after EAC if EAC is present. None of the normal data pipes, auxiliary streams, or dummy cells are located before the FIC. The method of mapping the FIC cells is exactly the same as the EAC, which in turn is identical to the PLS.
- the FIC cells are mapped in ascending order of cell index from the next cell of PLS2 as shown in the example of (a).
- FIC cells are mapped for several symbols.
- the FIC cell follows immediately after the last cell of PLS2 and the mapping continues downward until the last cell index of the last FSS. If the total number of required FIC cells exceeds the number of remaining active carriers of the last FSS, the mapping of the remaining FIC cells proceeds to the next symbol, which continues in exactly the same way as the FSS. In this case, the next symbol to which the FIC is mapped is a normal data symbol, which has more active carriers than the FSS.
- the EAC is mapped before the FIC and the FIC cells are mapped in ascending order of cell index from the next cell of the EAC as shown in (b).
- one or more data pipes are mapped, followed by auxiliary streams and dummy cells if present.
- Data pipes are classified into one of two types depending on the mapping method.
- Type 1 data pipes Data pipes are mapped by TDM.
- Type 2 data pipes Data pipes are mapped by FDM.
- the type of data pipe is indicated by the DP_TYPE field in the static part of PLS2. 20 illustrates a mapping order of a type 1 data pipe and a type 2 data pipe.
- Type 2 data pipes are first mapped in ascending order of symbol index, after reaching the last OFDM symbol of the frame, the cell index is incremented by 1, and the symbol index is returned to the first available symbol and then incremented from that symbol index. .
- each type 2 data pipe is grouped with frequency, similar to the FDM of a data pipe.
- Type 1 data pipes and type 2 data pipes can coexist in frames as needed, with the limitation that a type 1 data pipe always precedes a type 2 data pipe.
- the total number of OFDM cells carrying Type 1 and Type 2 data pipes cannot exceed the total number of OFDM cells available for transmission of the data pipes.
- D DP1 corresponds to the number of OFDM cells occupied by the type 1 data pipe
- D DP2 corresponds to the number of cells occupied by the type 2 data pipe. Since PLS, EAC, and FIC are all mapped in the same way as Type 1 data pipes, PLS, EAC, and FIC all follow the "Type 1 mapping rule". Thus, in general, Type 1 mapping always precedes Type 2 mapping.
- FIG 21 illustrates data pipe mapping according to an embodiment of the present invention.
- the addressing of OFDM cells for mapping Type 1 data pipes (0, ..., DDP1-1) is defined for active data cells of Type 1 data pipes.
- the addressing scheme defines the order in which cells from time interleaving for each Type 1 data pipe are assigned to active data cells.
- the addressing scheme is also used to signal the position of the data pipes in the dynamic part of the PLS2.
- address 0 refers to the cell immediately following the last cell carrying PLS in the last FSS. If the EAC is sent and the FIC is not in the corresponding frame, address 0 refers to the cell immediately following the last cell carrying the EAC. If the FIC is sent in the corresponding frame, address 0 refers to the cell immediately following the last cell carrying the FIC. Address 0 for a Type 1 data pipe may be calculated taking into account two different cases as shown in (a). In the example of (a), it is assumed that PLS, EAC, FIC are all transmitted. The extension to the case where one or both of the EAC and the FIC are omitted is obvious. If there are cells remaining in the FSS after mapping all cells to the FIC as shown on the left side of (a).
- Addressing of OFDM cells for mapping Type 2 data pipes (0, ..., DDP2-1) is defined for active data cells of Type 2 data pipes.
- the addressing scheme defines the order in which cells from time interleaving for each Type 2 data pipe are assigned to active data cells.
- the addressing scheme is also used to signal the position of the data pipes in the dynamic part of the PLS2.
- the cell in the last FSS can be used for type 2 data pipe mapping.
- the FIC occupies a cell of a normal symbol, but the number of FIC cells in that symbol is not larger than the C FSS .
- the third case shown on the right side of (b) is the same as the second case except that the number of FIC cells mapped to the symbol exceeds C FSS .
- the data pipe unit is a basic unit for allocating data cells to data pipes in a frame.
- the DPU is defined as a signaling unit for locating a data pipe in a frame.
- the cell mapper 7010 may map a cell generated by time interleaving for each data pipe.
- Time interleaver 5050 outputs a series of time interleaving blocks, each time interleaving block containing a variable number of XFECBLOCKs, which in turn consists of a set of cells.
- the number of cells in the XFECBLOCK to N cells is dependent on the number of bits FECBLOCK size, N ldpc, the constellation transmitted per symbol.
- the DPU is defined as the greatest common divisor of all possible values of N cells in the number of cells in XFECBLOCK supported in a given physical profile.
- the length of the DPU in the cell is defined as L DPU . Since each physical profile supports different combinations of FECBLOCK sizes and different bits per constellation symbol, the L DPU is defined based on the physical profile.
- FIG 22 shows an FEC structure according to an embodiment of the present invention.
- the data FEC encoder may perform FEC encoding on the input BBF to generate the FECBLOCK procedure using outer coding (BCH) and inner coding (LDPC).
- BCH outer coding
- LDPC inner coding
- the illustrated FEC structure corresponds to FECBLOCK.
- the FECBLOCK and FEC structures have the same value corresponding to the length of the LDPC codeword.
- N ldpc 64800 bits (long FECBLOCK) or 16200 bits (short FECBLOCK).
- Tables 28 and 29 below show the FEC encoding parameters for the long FECBLOCK and the short FECBLOCK, respectively.
- a 12-error correcting BCH code is used for the outer encoding of the BBF.
- the BBF-generated polynomials for short FECBLOCK and long FECBLOCK are obtained by multiplying all polynomials.
- LDPC codes are used to encode the output of the outer BCH encoding.
- P ldpc Parity bit
- I ldpc BCH-encoded BBF
- I ldpc I ldpc
- x represents the address of the parity bit accumulator corresponding to the first bit i 0
- Q ldpc is a code rate dependent constant specified in the address of the parity check matrix.
- Equation 6 x represents the address of the parity bit accumulator corresponding to information bit i 360 , that is, the entry of the second row of the parity check matrix.
- the final parity bits are obtained as follows.
- the corresponding LDPC encoding procedure for short FECBLOCK is t LDPC for long FECBLOCK.
- the output of the LDPC encoder is bit interleaved, consisting of parity interleaving followed by quasi-cyclic block (QCB) interleaving and internal group interleaving.
- QBC quasi-cyclic block
- FECBLOCK may be parity interleaved.
- the LDPC codeword consists of 180 contiguous QCBs in long FECBLOCKs and 45 contiguous QCBs in short FECBLOCKs.
- Each QCB in long or short FECBLOCK consists of 360 bits.
- Parity interleaved LDPC codewords are interleaved by QCB interleaving.
- the unit of QCB interleaving is QCB.
- the QCB interleaving pattern is unique to each combination of modulation type and LDPC code rate.
- inner group interleaving is determined by the modulation type and order (defined in Table 32 below). Is executed according to A number of QCB for the inner group is also defined N QCB _IG.
- the inner group interleaving process is performed with N QCB _ IG QCBs of the QCB interleaving output.
- Inner group interleaving involves writing and reading bits of an inner group using 360 columns and N QCB _ IG rows.
- bits from the QCB interleaving output are written in the row direction.
- the read operation is performed in the column direction to read m bits in each row. Where m is equal to 1 for NUC and equal to 2 for NUQ.
- FIG. 24 shows cell-word demultiplexing for 8 and 12 bpcu MIMO, and (b) shows cell-word demultiplexing for 10 bpcu MIMO.
- Each cell word (c 0, l , c 1, l ,..., c nmod - 1, l ) of the bit interleaving output is shown in (a), which describes the cell-word demultiplexing process for one XFECBLOCK.
- (d 1,0, m , d 1 , 1, m ..., d 1 , nmod-1, m ) and (d 2,0, m , d 2 , 1, m ..., d 2 , nmod-1, m Demultiplexed by
- bit interleaver for NUQ-1024 is reused.
- Each cell word (c 0, l , c 1, l ,..., c 9, l ) of the bit interleaver output is represented by (d 1, 0, m , d 1 , 1, m ..., d 1 , 3, m ) and (d 2, 0, m , d 2 , 1, m ..., d 2 , 5, m ).
- 25 illustrates time interleaving according to an embodiment of the present invention.
- the time interleaver operates at the data pipe level.
- the parameters of time interleaving can be set differently for each data pipe.
- DP_TI_TYPE (allowed values: 0 or 1): Represents the time interleaving mode.
- 0 indicates a mode with multiple time interleaving blocks (one or more time interleaving blocks) per time interleaving group. In this case, one time interleaving group is directly mapped to one frame (without interframe interleaving).
- 1 indicates a mode having only one time interleaving block per time interleaving group. In this case, the time interleaving block is spread over one or more frames (interframe interleaving).
- DP_NUM_BLOCK_MAX (allowed values: 0 to 1023): Represents the maximum number of XFECBLOCKs per time interleaving group.
- DP_FRAME_INTERVAL (allowed values: 1, 2, 4, 8): Represents the number of frames I JUMP between two sequential frames carrying the same data pipe of a given physical profile.
- DP_TI_BYPASS (allowed values: 0 or 1): If time interleaving is not used for the data frame, this parameter is set to one. If time interleaving is used, it is set to zero.
- the parameter DP_NUM_BLOCK from the PLS2-DYN data indicates the number of XFECBLOCKs carried by one time interleaving group of the data group.
- each time interleaving group is a set of integer number of XFECBLOCKs, and will contain a dynamically varying number of XFECBLOCKs.
- N xBLOCK _ Group (n) The number of XFECBLOCKs in the time interleaving group at index n is represented by N xBLOCK _ Group (n) and signaled as DP_NUM_BLOCK in the PLS2-DYN data.
- N xBLOCK _ Group (n) may vary from the minimum value 0 to the maximum value N xBLOCK _ Group_MAX (corresponding to DP_NUM_BLOCK_MAX ) with the largest value being 1023.
- Each time interleaving group is either mapped directly to one frame or spread over P I frames.
- Each time interleaving group is further divided into one or more (N TI ) time interleaving blocks.
- each time interleaving block corresponds to one use of the time interleaver memory.
- the time interleaving block in the time interleaving group may include some other number of XFECBLOCKs. If the time interleaving group is divided into multiple time interleaving blocks, the time interleaving group is directly mapped to only one frame. As shown in Table 33 below, there are three options for time interleaving (except for the additional option of omitting time interleaving).
- the time interleaving memory stores the input XFECBLOCK (XFECBLOCK output from the SSD / MIMO encoding block).
- XFECBLOCK entered is Assume that it is defined as. here, Is the q th cell of the r th XFECBLOCK in the s th time interleaving block of the n th time interleaving group, and represents the output of the following SSD and MIMO encoding.
- the XFECBLOCK output from the time interleaver 5050 is Assume that it is defined as. here, Is i-th in the s-th time interleaving block of the n-th time ) Output cell.
- the time interleaver will also act as a buffer for the data pipe data before the frame generation process. This is accomplished with two memory banks for each data pipe.
- the first time interleaving block is written to the first bank.
- the second time interleaving block is written to the second bank while reading from the first bank.
- Time interleaving is a twisted row-column block interleaver.
- Figure 26 illustrates the basic operation of a twisted row-column block interleaver according to one embodiment of the present invention.
- Fig. 26A shows a write operation in the time interleaver
- Fig. 26B shows a read operation in the time interleaver.
- the first XFECBLOCK is written in the column direction to the first column of the time interleaving memory
- the second XFECBLOCK is written to the next column, followed by this operation.
- the cells are read diagonally.
- Cells are read. Specifically, Assuming that this is a time interleaving memory cell position to be read sequentially, the read operation in this interleaving array is a row index as in the equation below. Column index Related twist parameters Is executed by calculating.
- the cell position to be read is coordinate Calculated by
- FIG. 27 illustrates the operation of a twisted row-column block interleaver according to another embodiment of the present invention.
- FIG. 27 Denotes an interleaving array in the time interleaving memory for each time interleaving group including the virtual XFECBLOCK.
- the interleaving array for twisted row-column block interleaver inserts a virtual XFECBLOCK into the time interleaving memory. It is set to the size of, and the reading process is made as follows.
- the number of time interleaving groups is set to three.
- the maximum number of XFECBLOCKs is signaled in PLS2-STAT data by NxBLOCK_Group_MAX, which Leads to.
- Figure 28 illustrates a diagonal read pattern of a twisted row-column block interleaver according to one embodiment of the present invention.
- 29 illustrates interleaved XFECBLOCKs from each interleaving array according to an embodiment of the present invention.
- bit interleaver 5020 according to an embodiment of the present invention will be described.
- the bit interleaver 5020 may be located between the data FEC encoder 5010 and the constellation mapper 5030 as described above, and performs LDPC decoding on the LDPC encoded bits at the receiving end.
- the constellation mapper 5030 may be connected to bit positions having different reliability.
- bit interleaver 5020 may interleave input bits using parity interleaving, QCB interleaving, and inner group interleaving or inner-group interleaving.
- the bit interleaver 5020 is designed to be optimized for an LDPC code and a modulation scheme (modulation scheme or modulation scheme). Accordingly, the present invention proposes bit interleaving and bit interleaving parameters for a combination of QPSK, NUC-16, NUC-64, NUC-256, and NUC1K when the LDPC codeword length is 64K and 16K.
- FIG. 30 is a block diagram illustrating a bit interleaver according to an embodiment of the present invention.
- the bit interleaver shown in FIG. 30 is an embodiment of the above-described bit interleaver 5020.
- the bit interleaver according to an embodiment of the present invention includes a parity interleaving block 30000, a QCB interleaving block 30100, and a block interleaving. block interleaving block 30200.
- the QCB interleaving block 30100 according to an embodiment of the present invention may be referred to as a group-wise block. This can be changed according to the designer's intention.
- the parity interleaving block 30000 may perform interleaving such that bits (parity bits of the FEC block) corresponding to the parity part among the LDPC encoded bits may form a QC (Quasi cyclic) block or group. . That is, the parity interleaving block 30000 may interleave the parity bits in a QC form after parity interleaving, and may configure and output QC blocks by combining bits corresponding to the LDPC QC size. The output of the parity interleaving block 30000 is as described with reference to FIG. 23.
- the QCB interleaving block 30100 may perform QCB interleaving according to the method described with reference to FIG. 23. That is, as described with reference to FIG. 23, when a plurality of QC blocks output from the parity interleaving block 30000 are input, the QCB interleaving block 30100 may interleave the QC blocks according to an interleaving pattern or an interleaving sequence.
- a bit interleaving pattern or bit interleaving sequence according to an embodiment of the present invention may be referred to as a permutation order or a permutation sequence.
- the QC block according to an embodiment of the present invention may be referred to as a group. This can be changed according to the designer's intention.
- the permutation order according to an embodiment of the present invention may be uniquely determined according to the combination of each LDPC code rate and modulation type.
- the bit interleaver according to an embodiment of the present invention performs various types of block interleaving, the same bit sequence output is possible regardless of the block interleaving method according to the permutation order.
- the block interleaving block 30200 may receive the output bits according to the permutation order described above and perform block interleaving.
- Block interleaving according to an embodiment of the present invention may include a writing operation and a reading operation.
- 31 is a block diagram illustrating a relationship between QCB interleaving and block interleaving according to an embodiment of the present invention.
- the QCB interleaver may perform interleaving using a permutation order for each input QC block. Thereafter, the block interleaver may receive the interleaved bits and perform block interleaving.
- 32 is a table showing block interleaving parameters according to an embodiment of the present invention.
- the table illustrated in FIG. 32 represents a modulation order (order) according to the modulation type.
- the modulation order refers to the number of bits constituting one symbol according to the modulation type.
- a block interleaver according to an embodiment of the present invention may perform block interleaving using a modulation order. Details will be described later.
- the block interleaver according to an embodiment of the present invention receives the bits z0, z1... Output after QCB interleaving, and writes the bits in the row direction of the block interleaver in the order of input.
- the block interleaver according to an embodiment of the present invention is the modulation order x 1x block and bit size It may consist of a block having a bit size.
- NQCB according to an embodiment of the present invention means the number of QC blocks.
- the block interleaver according to an embodiment of the present invention may write the input bits sequentially in the same number of rows as the modulation order size. If bits are written in all rows of the same number as the modulation order size, the block interleaver according to an embodiment of the present invention may write the remaining bits in the last row.
- the number of bits remaining It can be expressed as.
- the block interleaver may perform an operation of writing input bits in a row direction and then reading in a column direction.
- the block interleaver according to an embodiment of the present invention can read the bits sequentially in the column direction from the start position of the first written bit. Therefore, each read sequence in the column direction sequentially outputs bit sequences to be mapped to one symbol. After reading the bits written in the same number of columns as the bit size, the block interleaver according to the embodiment of the present invention can read and output the remaining bits in the row direction in the writing operation.
- 35 illustrates a bit deinterleaver according to an embodiment of the present invention.
- the bit deinterleaver according to an embodiment of the present invention may perform the reverse operation of the above-described bit interleaver.
- the symbols that have passed through the channel may be reordered in a symbol order before interleaving is performed through the cell / time deinterleaver block.
- the demodulator may then obtain a log likelihood ratio (LLR) value for each bit constituting the symbol.
- LLR log likelihood ratio
- the bit deinterleaver may perform deinterleaving to reconstruct the input LLR value in the order of the bits before the original interleaving.
- the bit interleaver may perform block deinterleaving and QCB deinterleaving as a reverse process of the above-described bit interleaver.
- parity deinterleaving which is a reverse process of parity interleaving, may be omitted when decoding based on LDPC bits changed to QC format by the receiver.
- block interleaving and QCB deinterleaving correspond to a reverse process of the read and write operations of bit interleaving described with reference to FIGS. 30 to 34.
- FIG. 36 illustrates a bit interleaver according to another embodiment of the present invention.
- FIG. 36 illustrates an embodiment in which the LDPC memory and the bit interleaving memory are shared using the ROM when the permutation order of the QC block interleaving is stored in the ROM of the receiver.
- the bit deinterleaver is not needed.
- the upper part of the figure shows a receiver operation including bit deinterleaving described with reference to FIG. 35, and the lower part of the figure shows a process of storing an interleaving permutation order in the LDPC memory when the memory is shared with the LDPC decoder.
- the receiver according to an embodiment of the present invention may store the LLR value received through the demodulator in a register for use as an a-priori (APP) LLR in LDPC decoding.
- the number of registers required may be determined according to the permutation order and the modulation type. Specifically, in the case of the constellation of NUC-256, eight QC blocks are assembled to form a NUC-256 symbol, and thus registers corresponding to 360 bits x 8 are required.
- the receiver can then determine whether the bits correspond to which QC block of the LDPC through the permutation order stored in the ROM. Then, the receiver according to the embodiment of the present invention may use this information and update the LLR value through CN update.
- the updated LLR value may be stored in the APP LLR memory again for use as a Priori LLR of the next iteration.
- the controller shown in the drawing may manage the above-described information storing process. By repeating the above process, decoding of LDPC can be performed, and bit deinterleaving can be performed using only LDPC memory.
- bit interleaver according to another embodiment of the present invention will be described.
- FIG. 37 illustrates an operation of a block interleaver according to an embodiment of the present invention.
- (a) indicates that the block interleaver writes the bits of the QC block output after QCB interleaving in the column direction of the block interleaver, and writes the bits in the next column when the bits are filled in one column.
- the block interleaver may then read the bits in the row direction.
- (b) shows an operation in which the block interleaver writes bits of the QC block in the row direction of the block interleaver, writes 360 bits corresponding to the QC block, and then writes the bits of the next QC block in the row direction again in the next row.
- the block interleaver may then read the bits in the column direction.
- the bits read and output in the column direction by the block interleaver may be referred to as a group.
- FIG. 38 corresponds to another embodiment of the write operation of the block interleaver described with reference to FIGS. 33 and 37A.
- the block interleaver according to an embodiment of the present invention receives the bits z0, z1... Output after QCB interleaving, and writes the bits in the column direction of the block interleaver in the order of input.
- the block interleaver according to an embodiment of the present invention 1x block with bitx modulation order size It may consist of a block having a bit size.
- NQCB according to an embodiment of the present invention means the number of QC blocks.
- the block interleaver according to an embodiment of the present invention may sequentially write the input bits to the same number of columns as the modulation order size. If bits are written in all columns of the same number as the modulation order size, the block interleaver according to an embodiment of the present invention may write the remaining bits in the last row.
- the number of bits remaining It can be expressed as.
- FIG. 39 corresponds to another embodiment of the read operation of the block interleaver described with reference to FIG. 34.
- the block interleaver according to another embodiment of the present invention may perform an operation of writing input bits in a column direction and then reading in a row direction.
- the block interleaver can read the bits sequentially in the row direction from the start position of the first written bit. As a result, the bit sequences to be mapped to one symbol are sequentially output each time read in the row direction. After reading the bits written in the same number of columns as the size of the modulation order, the block interleaver may read and output the remaining bits in the row direction in the writing operation.
- bit output may vary according to the difference between the read operation and the write operation of the block interleaver.
- the permutation order of the QCB block is proposed so that the output bit sequence may be the same even if the read operations of the block interleaver are different.
- 40 is a diagram illustrating a permutation order according to an embodiment of the present invention.
- (a) illustrates a permutation order and block interleaving operation applied to the block interleaver of (b) described with reference to FIG. 37.
- the number of permutation orders shown at the top of the figure means the number of QC blocks. That is, when the permutation order is ⁇ 1 0 9 14 7 6 5 13 3 11 2 15 4 12 7 8 ⁇ , each QC block is written sequentially in the column direction (bits in the QC block are written in the row direction). Specifically, according to the permutation order, QC block 1 may be written in the first column, and then QC block 0 and QC block 9. may be sequentially written in the column direction.
- the block interleaver may read and output the written bits in the row direction.
- four bits to be mapped to the first symbol may be the first bit of QC block 1, the first bit of QC block 0, the first bit of QC block 9, and the first bit of QC block 14.
- (b) illustrates a permutation order and block interleaving operation capable of outputting the same bit unit as in (a) in the operation of the block interleaver described with reference to FIGS. 38 to 39.
- each QC block is written sequentially in the column direction according to the permutation order. Specifically, according to the permutation order, QC block 1 may be written in the first column, and then sequentially written in the column direction in the order of QC block 7, QC block 3 ..
- the block interleaver may read and output the written bits in the row direction.
- four bits to be mapped to the first symbol may be the first bit of QC block 1, the first bit of QC block 0, the first bit of QC block 9, and the first bit of QC block 14. Therefore, the block interleaver according to an embodiment of the present invention can output the same bit sequence as in (a) even if there is a difference in the write and read operations.
- bit interleaver according to another embodiment of the present invention.
- the inner group interleaving of the present invention may be performed by an inner group interleaver included in the bit interleaver, and the inner group interleaver may be referred to as a block interleaver. This can be changed according to the designer's intention.
- the inner group interleaver may perform an operation of receiving and writing bits of QC blocks output from the QC block interleaver in the same manner as the block interleaver described above.
- 41 is a table showing inner group interleaving parameters according to another embodiment of the present invention.
- the table illustrated in FIG. 41 indicates the number of QC blocks corresponding to one internal group in which modulation orders (orders) and internal group interleaving are to be performed according to modulation types.
- the bit interleaver according to another embodiment of the present invention may determine the number of QC blocks for configuring an inner group by using symmetry of reliability of non-uniform QAM (NUQ) and non uniform constellation (NUC).
- NUQ non-uniform QAM
- NUC non uniform constellation
- one half of the modulation order may be determined as the number of QC blocks included in the inner group, and in the NUC mode, the number of QC blocks equal to the modulation order may be determined as an embodiment.
- the number of QC blocks equal to the modulation order may be determined as an embodiment.
- NUC-256 eight QC blocks are bundled according to the table shown in FIG. 41 to form one inner group.
- the LDPC codeword length is 64800
- 176 QC blocks may constitute 22 internal groups, but the remaining 4 QC blocks become a remaining QC block (remained QC block or remaining QC block) that does not belong to the internal group.
- FIG. 42 is a diagram illustrating an operation of writing internal group interleaving in the case of NUC-256 according to an embodiment of the present invention.
- FIG. 42 illustrates the operation of the block interleaver described with reference to FIG. 37 (b). After writing the bits of the QC block in the row direction of the block interleaver and writing the 360 bits corresponding to the QC block, the bits of the next QC block are returned to the next row in the row direction. Indicates the write operation.
- the block interleaver according to an embodiment of the present invention may receive bits output after QCB interleaving and write bits corresponding to each QC block in the row direction of the block interleaver in the order of input.
- the block interleaver according to an embodiment of the present invention may be composed of the same number of rows and a plurality of columns as the modulation order. In this case, the size of one column is equal to 360 bits, which is the size of a QC block.
- NQCB according to an embodiment of the present invention means the number of QC blocks. Accordingly, as shown in the figure, the block interleaver according to an embodiment of the present invention may write the input bits sequentially in each row.
- the block interleaver may perform an operation of writing input bits in a row direction and then reading in a column direction.
- the block interleaver according to an embodiment of the present invention can read the bits sequentially in the column direction from the start position of the first written bit. Therefore, each read sequence in the column direction sequentially outputs bit sequences to be mapped to one symbol.
- 44 is a diagram illustrating a remaining QC block according to one embodiment of the present invention.
- the table shown at the top of the figure shows the number of QC blocks left for each code rate and modulation.
- the block shown at the bottom of the figure is a block diagram showing the internal groups of the block interleaving and the remaining QC block in the case of NUC-256.
- NUC-256 eight QC blocks are grouped according to the table of FIG. 41 to form one inner group.
- the LDPC code rate length is 16200
- 176 QC blocks may constitute 22 inner groups or inner groups, but the remaining five QC blocks become a remaining QC block or remaining QC block.
- the bits of the remaining QC blocks may be directly mapped to symbols without block interleaving, but block interleaving may be performed and output. This can be changed according to the designer's intention.
- 45 illustrates an operation of writing left QC blocks according to an embodiment of the present invention.
- the block interleaver according to an embodiment of the present invention may write in the row direction of the block interleaver in the order of inputting the bits of the remaining QC block.
- the block interleaver according to an embodiment of the present invention is the modulation order x It may include a block having a bit size. Thus, if all bits are written to the first row, input bits are written to the second row. The bits of the QC block left in this way can be written.
- the block interleaver according to an embodiment of the present invention may perform an operation of reading the bits written in the row direction in the column direction.
- the block interleaver according to an embodiment of the present invention can read the bits sequentially in the column direction from the start position of the first written bit. Therefore, each read sequence in the column direction may sequentially output bit sequences to be mapped to one symbol. This is the same as the write operation of the block interleaver described with reference to FIG. 34.
- a difference in memory usage of block interleaving may occur.
- Fig. 47 is a view showing a difference in memory usage when the direction of writing operation of block interleaving is different.
- FIGS. 47A and 47B show memory usages of the operation of the block interleaver described with reference to FIGS. 37A and 37B, respectively.
- (a) shows the memory usage when the block interleaver writes bits in the QC block in the column direction and reads in the row direction.
- the block interleaver may read the bits in the row direction. Therefore, the bits of the least colorized columns must be stored in memory.
- (b) shows the memory usage when the block interleaver performs the operation of writing the bits of the QC block in the row direction and the operation of reading in the column direction.
- the block interleaver may read the bits in the column direction even if the bits are filled in at least the second column. Therefore, the bits of the least colorized rows must be stored in memory.
- FIG. 48 illustrates a bit interleaver memory structure according to an embodiment of the present invention.
- FIG. 48 illustrates a process of performing block interleaving by the block interleaver corresponding to (b) of FIG. 47 using memories M1 and M2 having a size of x2 using a pipeline line (360x modulation order). Indicates.
- the block interleaver may perform the operation of reading the bits in the column direction even when the bits are filled up to at least the second column. Therefore, the bits of the least colorized rows must be stored in memory. Therefore, as shown at the top of the figure, the first column, the second column, and the third column of the block interleaver are defined as areas A, B, and C, respectively.
- the lower part of the figure is a block diagram showing the use of M1 and M2 memories on the time axis when performing the block interleaving process for the A, B and C regions.
- the block interleaver according to an embodiment of the present invention may write the bits corresponding to the area A to the M1 memory and read the bits stored in the M1 memory to perform block interleaving for the area A.
- the block interleaver according to an embodiment of the present invention may store bits corresponding to the B region in the M2 memory. Accordingly, the block interleaver according to an embodiment of the present invention may perform block interleaving without losing bits corresponding to the B region during reading (block interleaving time of the A region) while reading the bits corresponding to the A region stored in the M1 memory. .
- the block interleaver according to an embodiment of the present invention may perform block interleaving on the C region in the same manner.
- bit output may vary according to the difference between the read operation and the write operation of the block interleaver.
- 49 is a diagram illustrating a permutation order according to another embodiment of the present invention.
- FIG. 49 shows a permutation order when the number of QC blocks is 16, the modulation order is 4, and there are no remaining QC blocks.
- (a) illustrates a permutation order and block interleaving operation of the block interleaver of (a) described with reference to FIG. 47.
- the number of permutation orders shown at the top of the figure means the number of QC blocks. That is, if the permutation order is ⁇ 1 7 3 4 0 6 11 12 9 5 2 7 14 13 15 8 ⁇ , each QC block is written sequentially in the column direction. Specifically, according to the permutation order, QC block 1 may be written in the first column, and then QC blocks may be sequentially written in the column direction in the order of QC block 7, QC block 3...
- the block interleaver may read and output the written bits in the row direction.
- four bits to be mapped to the first symbol may be the first bit of QC block 1, the first bit of QC block 0, the first bit of QC block 9, and the first bit of QC block 14.
- (b) illustrates a permutation order and block interleaving operation capable of output in the same bit unit as in (a) in the operation of the block interleaver described in (b) described with reference to FIG. 47.
- each QC block is written sequentially in the column direction (but bits within the QC block are Written in the row direction).
- QC block 1 may be written in the first column, and then QC blocks may be sequentially written in the column direction in the order of QC block 0 and QC block 9 ..
- the block interleaver may read and output the written bits in the column direction.
- four bits to be mapped to the first symbol may be the first bit of QC block 1, the first bit of QC block 0, the first bit of QC block 9, and the first bit of QC block 14. Therefore, the block interleaver according to an embodiment of the present invention can output the same bit sequence as in (a) even if there is a difference in the write and read operations.
- the bit interleaver of the present invention may use at least one or more block interleaving schemes of the above-described embodiments of block interleaving according to a combination of a code rate and a modulation type, which can be changed according to a designer's intention.
- 50 is a flowchart of a broadcast signal receiving method according to an embodiment of the present invention.
- the broadcast signal receiving apparatus may receive broadcast signals (S50000).
- the apparatus for receiving broadcast signals may demodulate the received broadcast signals by an orthogonal frequency division multiplex (OFDM) scheme (S50100).
- OFDM orthogonal frequency division multiplex
- the apparatus for receiving broadcast signals may parse at least one or more signal frames from demodulated broadcast signals (S50200). The detailed process is as described with reference to FIG. 9.
- the apparatus for receiving broadcast signals may bit deinterleave service data included in at least one signal frame (S50300).
- a specific bit interleaving method is as described with reference to FIGS. 30 to 49.
- the broadcast signal receiving apparatus may decode the bit deinterleaved service data (S50400).
- the apparatus for receiving broadcast signals according to an embodiment of the present invention may perform decoding corresponding to the inverse process of the above-described encoding.
- a detailed encoding method is as described with reference to FIGS. 1 to 29.
- each physical path may transmit at least one service or at least one service component.
- Physical path according to an embodiment of the present invention is the same as the above-described DP, the name can be changed according to the intention of the designer.
- group-wise interleaving for each code rate according to a codeword length and a modulation value will be described.
- group-wise interleaving according to an embodiment of the present invention may be performed using a permutation order.
- Group-wise interleaving can also be optimized according to the combination of modulation type and LDPC code rate.
- the permutation order corresponding to each code rate according to an embodiment of the present invention may be at least one. Therefore, in the present invention, the same code rate having different permutation orders may be expressed as 13/15 (1), 13/15 (2), etc. as an embodiment.
- the bit interleaver 5020 may perform group-wise interleaving on parity interleaved LDPC codewords or LDPC encoded bits or LDPC encoded data.
- the input and output of the group-wise interleaver may be expressed as follows.
- Yj denotes the output of the group-wise interleaved j-th group of bits, i.e., the group-wise interleaver
- ⁇ (j) denotes the permutation order for group-wise interleaving
- X denotes the group-wise Interleaving means input.
- FIG. 51 illustrates an embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 16200 bits.
- FIG. 51 is a table illustrating permutation orders that may be applied to the bit interleaving described with reference to FIGS. 37 to 40.
- the first row of the table shows the code rate for each modulation type.
- the table of FIG. 51 shows permutation orders for code rates corresponding to modulation types QPSK, NUC 16, NUC 64, and NUC256, respectively, when the length of the LDPC codeword is 16200 bits.
- the output of the LDPC encoding can be divided into 45 QC blocks. Each block can be represented by a number from 0 to 44. Therefore, when the length of the LDPC codeword is 16200 bits, bits 0 to 359 may correspond to the 0 th QC block, and 360-719 bits may correspond to the first QC block.
- the columns in the table show the relationship between the output and the input of group-wise interleaving.
- the left column of the table indicates the output order of group-wise interleaving, that is, the number of j-th QC blocks (j-th bit group) output after group-wise interleaving, and the columns below each code rate are assigned to the group-wise interleaver.
- a number ( ⁇ (j) th bit group) of input QC blocks is shown.
- 52 to 55 illustrate permutation order tables for respective code rates according to modulation types when the length of an LDPC codeword is 64800 bits.
- FIGS. 52 to 55 are tables illustrating permutation orders that may be applied to the bit interleaving described with reference to FIGS. 37 to 40.
- the first row of the table shows the code rate for each modulation type.
- the tables of FIGS. 52-55 show permutation orders for code rates corresponding to modulation types NUC 16 and NUC 64, respectively, when the length of the LDPC codeword is 64800 bits.
- the output of LDPC encoding can be divided into 180 QC blocks. Each block may be represented by a number from 0 to 179. Therefore, when the length of the LDPC codeword is 64800 bits, 0 to 359 bits may correspond to the 0th QC block, and 360-719 bits may correspond to the 1st QC block.
- the columns in the table show the relationship between the output and the input of group-wise interleaving.
- the left column of the table indicates the output order of group-wise interleaving, that is, the number of j-th QC blocks (j-th bit group) output after group-wise interleaving, and the columns below each code rate are assigned to the group-wise interleaver.
- a number ( ⁇ (j) th bit group) of input QC blocks is shown.
- 56 to 59 show a permutation order table for each code rate according to modulation types NUC 256 and NUQ 1K when the length of an LDPC codeword is 64800 bits.
- FIGS. 56 to 59 are tables illustrating permutation orders that may be applied to the bit interleaving described with reference to FIGS. 37 to 40. Since the details of the table are the same as described above, they are omitted.
- 60 illustrates another embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 16200 bits.
- FIG. 60 is a table illustrating permutation orders that may be applied to the bit interleaving described with reference to FIGS. 41 to 49.
- the first row of the table shows the code rate for each modulation type.
- the table of FIG. 60 shows permutation orders for code rates corresponding to modulation type QPSK and QAM 16, respectively, when the length of the LDPC codeword is 16200 bits. Since the details of the table are the same as described above, they are omitted.
- FIG. 61 illustrates another embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 16200 bits.
- FIG. 61 is a table illustrating permutation orders applicable to bit interleaving described with reference to FIGS. 41 to 49.
- the first row of the table shows the code rate for each modulation type.
- the table of FIG. 61 shows permutation orders for code rates corresponding to modulation type QAM 64 when the length of the LDPC codeword is 16200 bits. Since the details of the table are the same as described above, they are omitted.
- 62 shows another embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 16200 bits.
- FIG. 62 is a table illustrating permutation orders applicable to bit interleaving described with reference to FIGS. 41 to 49.
- the first row of the table shows the code rate for each modulation type.
- the table of FIG. 62 shows permutation orders for code rates corresponding to modulation type QAM 256 when the length of the LDPC codeword is 16200 bits. Since the details of the table are the same as described above, they are omitted.
- 63 to 69 illustrate another embodiment of a permutation order table for each code rate according to a modulation type when the length of an LDPC codeword is 64800 bits.
- FIGS. 63 to 69 are tables showing permutation orders applicable to bit interleaving described with reference to FIGS. 41 to 49.
- the first row of the table shows the code rate for each modulation type.
- 63 to 69 show permutation orders for code rates corresponding to modulation types QPSK and QAM 16, respectively, when the length of the LDPC codeword is 64800 bits. Since the details of the table are the same as described above, they are omitted.
- 70 to 73 illustrate another embodiment of the permutation order table for each code rate according to the modulation type when the length of the LDPC codeword is 64800 bits.
- FIGS. 70 to 73 are tables illustrating permutation orders that may be applied to the bit interleaving described with reference to FIGS. 41 to 49.
- the first row of the table shows the code rate for each modulation type.
- 70 to 73 show permutation orders for code rates corresponding to modulation types QAM 64, QAM256, and QAM1024, respectively, when the length of the LDPC codeword is 64800 bits. Since the details of the table are the same as described above, they are omitted.
- a module, unit, or block according to one embodiment of the present invention may be a processor / hardware that executes successive procedures stored in a memory (or storage unit). Each step or method of the above-described embodiment may be performed by hardware / processors.
- the methods proposed by the present invention can be executed as code. The code may be written to a processor readable storage medium and read by a processor provided by an apparatus according to embodiments of the present invention.
- the present invention is used in the field of providing a series of broadcast signals.
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 방송 신호들을 수신하는 수신부, 상기 수신한 방송 신호들을 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅하는 디모듈레이터, 상기 디모듈레이팅된 방송 신호들로부터 적어도 하나 이상의 신호 프레임을 파싱(parsing)하는 프레임 파서로서, 하나의 신호 프레임은 복수의 피지컬 경로(physical path)들에 대응하는 서비스 데이터를 포함하고, 상기 적어도 하나 이상의 신호 프레임에 포함된 서비스 데이터를 비트 디인터리빙하는 비트 디인터리버 및 상기 비트 디인터리빙된 서비스 데이터를 디코딩하는 디코더를 포함할 수 있다.
Description
본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송수신 방법에 관한 것이다.
아날로그 방송 신호 송신이 종료됨에 따라, 디지털 방송 신호를 송수신하기 위한 다양한 기술이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/오디오 데이터뿐만 아니라 다양한 종류의 부가 데이터를 더 포함할 수 있다.
즉, 디지털 방송 시스템은 HD(High Definition) 이미지, 멀티채널(multi channel, 다채널) 오디오, 및 다양한 부가 서비스를 제공할 수 있다. 그러나, 디지털 방송을 위해서는, 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성(robustness), 및 모바일 수신 장치를 고려한 네트워크 유연성(flexibility)이 향상되어야 한다.
상술한 목적 및 다른 이점을 달성하기 위해, 본 발명의 일 실시예에 따른 방송 신호 수신 방법은 방송 신호들을 수신하는 단계, 상기 수신한 방송 신호들을 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅하는 단계, 상기 디모듈레이팅된 방송 신호들로부터 적어도 하나 이상의 신호 프레임을 파싱(parsing)하는 단계, 상기 적어도 하나 이상의 신호 프레임에 포함된 서비스 데이터를 비트 디인터리빙하는 단계, 상기 비트 디인터리빙된 서비스 데이터를 디코딩하는 단계를 포함할 수 있다.
본 발명은 서비스 특성에 따라 데이터를 처리하여 각 서비스 또는 서비스 컴포넌트에 대한 QoS (Quality of Service)를 제어함으로써 다양한 방송 서비스를 제공할 수 있다.
본 발명은 동일한 RF (radio frequency) 신호 대역폭을 통해 다양한 방송 서비스를 전송함으로써 전송 유연성(flexibility)을 달성할 수 있다.
본 발명은 MIMO (Multiple-Input Multiple-Output) 시스템을 이용하여 데이터 전송 효율 및 방송 신호의 송수신 견고성(Robustness)을 향상시킬 수 있다.
본 발명에 따르면, 모바일 수신 장치를 사용하거나 실내 환경에 있더라도, 에러 없이 디지털 방송 신호를 수신할 수 있는 방송 신호 송신 및 수신 방법 및 장치를 제공할 수 있다.
본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 4는 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 BICM (bit interleaved coding & modulation) 블록을 나타낸다.
도 6은 본 발명의 다른 일 실시예에 따른 BICM 블록을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩(Frame Building, 프레임 생성) 블록을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 OFDM (orthogonal frequency division multiplexing) 제너레이션(generation, 생성) 블록을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical, 논리) 구조를 나타낸다.
도 17은 본 발명의 일 실시예에 따른 PLS (physical layer signalling) 매핑을 나타낸다.
도 18은 본 발명의 일 실시예에 따른 EAC (emergency alert channel) 매핑을 나타낸다.
도 19는 본 발명의 일 실시예에 따른 FIC (fast information channel) 매핑을 나타낸다.
도 20은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프)의 타입을 나타낸다.
도 21은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프) 매핑을 나타낸다.
도 22는 본 발명의 일 실시예에 따른 FEC (forward error correction) 구조를 나타낸다.
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.
도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.
도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 읽기 패턴을 나타낸다.
도 29는 본 발명의 일 실시예에 따른 각 인터리빙 어레이(array)로부터 인터리빙된 XFECBLOCK을 나타낸다.
도 30은 본 발명의 일 실시예에 따른 비트 인터리버를 나타낸 블록도이다.
도 31은 본 발명의 일 실시예에 따른 QCB 인터리빙과 블록 인터리빙의 관계를 나타낸 블록도이다.
도 32는 본 발명의 일 실시예에 따른 블록 인터리빙 파라미터를 나타낸 테이블이다.
도 33은 본 발명의 일 실시예에 따른 블록 인터리빙의 쓰는 동작을 나타낸다.
도 34는 본 발명의 일 실시예에 따른 블록 인터리빙의 읽는 동작을 나타낸다.
도 35는 본 발명의 일 실시예에 따른 비트 디인터리버를 나타낸다.
도 36은 본 발명의 다른 실시예에 따른 비트 인터리버를 나타낸다.
도 37은 본 발명의 일 실시예에 따른 블록 인터리버의 동작을 나타낸다.
도 38은 본 발명의 다른 실시예에 따른 블록 인터리버의 쓰는 동작을 나타낸 동작이다.
도 39는 본 발명의 다른 실시예에 따른 블록 인터리빙의 읽는 동작을 나타낸다.
도 40은 본 발명의 일 실시예에 따른 퍼뮤테이션 오더를 나타낸 도면이다.
도 41은 본 발명의 다른 실시예에 따른 내부 그룹 인터리빙 파라미터를 나타낸 테이블이다.
도 42는 본 발명의 일 실시예에 따른 NUC-256인 경우, 내부 그룹 인터리빙의 쓰는 동작을 나타낸 도면이다.
도 43은 본 발명의 일 실시예에 따른 블록 인터리빙의 읽는 동작을 나타낸다.
도 44는 본 발명의 일 실시예에 따른 남겨진 QC 블록을 나타낸 도면이다.
도 45는 본 발명의 일 실시예에 따른 남겨진 QC 블록들을 쓰는 동작을 나타낸다.
도 46은 본 발명의 일 실시예에 따른 남겨진 QC 블록들을 읽는 동작을 나타낸다.
도 47은 블록 인터리빙의 쓰는 동작의 방향이 다른 경우의 메모리 사용량의 차이를 나타낸 도면이다.
도 48은 본 발명의 일 실시예에 따른 비트 인터리버 메모리 구조를 나타낸다.
도 49는 본 발명의 다른 실시예에 따른 퍼뮤테이션 오더를 나타낸 도면이다.
도 50은 본 발명의 일 실시예에 따른 방송 신호 수신 방법의 플로우 차트이다.
도 51은 LDPC 코드워드의 길이가 16200 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 실시예를 나타낸다.
도 52 내지 도 55는 LDPC 코드워드의 길이가 64800 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블을 나타낸다.
도 56 내지 도 59는 LDPC 코드워드의 길이가 64800 비트인 경우, 모듈레이션 타입 NUC 256 및 NUQ 1K에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블을 나타낸다.
도 60은 LDPC 코드워드의 길이가 16200 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 다른 실시예를 나타낸다.
도 61은 LDPC 코드워드의 길이가 16200 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 또 다른 실시예를 나타낸다.
도 62는 LDPC 코드워드의 길이가 16200 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 또 다른 실시예를 나타낸다.
도 63 내지 도 69는 LDPC 코드워드의 길이가 64800 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 다른 실시예를 나타낸다.
도 70 내지 도 73은 LDPC 코드워드의 길이가 64800 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 다른 실시예를 나타낸다.
본 발명의 바람직한 실시예에 대해 구체적으로 설명하며, 그 예는 첨부된 도면에 나타낸다. 첨부된 도면을 참조한 아래의 상세한 설명은 본 발명의 실시예에 따라 구현될 수 있는 실시예만을 나타내기보다는 본 발명의 바람직한 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명에 대한 철저한 이해를 제공하기 위해 세부 사항을 포함한다. 그러나 본 발명이 이러한 세부 사항 없이 실행될 수 있다는 것은 당업자에게 자명하다.
본 발명에서 사용되는 대부분의 용어는 해당 분야에서 널리 사용되는 일반적인 것들에서 선택되지만, 일부 용어는 출원인에 의해 임의로 선택되며 그 의미는 필요에 따라 다음 설명에서 자세히 서술한다. 따라서 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.
본 발명은 차세대 방송 서비스에 대한 방송 신호 송신 및 수신 장치 및 방법을 제공한다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다. 본 발명은 일 실시예에 따라 비-MIMO (non-Multiple Input Multiple Output) 또는 MIMO 방식을 통해 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다. 본 발명의 일 실시예에 따른 비-MIMO 방식은 MISO (Multiple Input Single Output) 방식, SISO (Single Input Single Output) 방식 등을 포함할 수 있다.
이하에서는 설명의 편의를 위해 MISO 또는 MIMO 방식은 두 개의 안테나를 사용하지만, 본 발명은 두 개 이상의 안테나를 사용하는 시스템에 적용될 수 있다. 본 발명은 특정 용도에 요구되는 성능을 달성하면서 수신기 복잡도를 최소화하기 위해 최적화된 세 개의 피지컬 프로파일(PHY profile) (베이스(base), 핸드헬드(handheld), 어드벤스(advanced) 프로파일)을 정의할 수 있다. 피지컬 프로파일은 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋이다.
세 개의 피지컬 프로파일은 대부분의 기능 블록을 공유하지만, 특정 블록 및/또는 파라미터에서는 약간 다르다. 추후에 추가로 피지컬 프로파일이 정의될 수 있다. 시스템 발전을 위해, 퓨처 프로파일은 FEF (future extension frame)을 통해 단일 RF (radio frequency) 채널에 존재하는 프로파일과 멀티플렉싱 될 수도 있다. 각 피지컬 프로파일에 대한 자세한 내용은 후술한다.
1. 베이스 프로파일
베이스 프로파일은 주로 루프 톱(roof-top) 안테나와 연결되는 고정된 수신 장치의 주된 용도를 나타낸다. 베이스 프로파일은 어떤 장소로 이동될 수 있지만 비교적 정지된 수신 범주에 속하는 휴대용 장치도 포함할 수 있다. 베이스 프로파일의 용도는 약간의 개선된 실행에 의해 핸드헬드 장치 또는 차량용으로 확장될 수 있지만, 이러한 사용 용도는 베이스 프로파일 수신기 동작에서는 기대되지 않는다.
수신의 타겟 신호 대 잡음비 범위는 대략 10 내지 20 dB인데, 이는 기존 방송 시스템(예를 들면, ATSC A/53)의 15 dB 신호 대 잡음비 수신 능력을 포함한다. 수신기 복잡도 및 소비 전력은 핸드헬드 프로파일을 사용할 배터리로 구동되는 핸드헬드 장치에서만큼 중요하지 않다. 베이스 프로파일에 대한 중요 시스템 파라미터가 아래 표 1에 기재되어 있다.
2. 핸드헬드 프로파일
2. 핸드헬드 프로파일
핸드헬드 프로파일은 배터리 전원으로 구동되는 핸드헬드 및 차량용 장치에서의 사용을 위해 설계된다. 해당 장치는 보행자 또는 차량 속도로 이동할 수 있다. 수신기 복잡도뿐만 아니라 소비 전력은 핸드헬드 프로파일의 장치의 구현을 위해 매우 중요하다. 핸드헬드 프로파일의 타겟 신호 대 잡음비 범위는 대략 0 내지 10 dB이지만, 더 낮은 실내 수신을 위해 의도된 경우 0 dB 아래에 달하도록 설정될 수 있다.
저 신호 대 잡음비 능력뿐만 아니라, 수신기 이동성에 의해 나타난 도플러 효과에 대한 복원력은 핸드헬드 프로파일의 가장 중요한 성능 속성이다. 핸드헬드 프로파일에 대한 중요 시스템 파라미터가 아래 표 2에 기재되어 있다.
3. 어드벤스 프로파일
어드벤스 프로파일은 더 큰 실행 복잡도에 대한 대가로 더 높은 채널 능력을 제공한다. 해당 프로파일은 MIMO 송신 및 수신을 사용할 것을 요구하며, UHDTV 서비스는 타겟 용도이고, 이를 위해 해당 프로파일이 특별히 설계된다. 향상된 능력은 주어진 대역폭에서 서비스 수의 증가, 예를 들면, 다수의 SDTV 또는 HDTV 서비스를 허용하는 데도 사용될 수 있다.
어드벤스 프로파일의 타겟 신호 대 잡음비 범위는 대략 20 내지 30 dB이다. MIMO 전송은 초기에는 기존의 타원 분극 전송 장비를 사용하고, 추후에 전출력 교차 분극 전송으로 확장될 수 있다. 어드벤스 프로파일에 대한 중요 시스템 파라미터가 아래 표 3에 기재되어 있다.
이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스 모두에 대한 프로파일로 사용될 수 있다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하기 위해 사용될 수 있다. 또한, 어드벤스 프로파일은 MIMO을 갖는 베이스 프로파일에 대한 어드벤스 프로파일 및 MIMO을 갖는 핸드헬드 프로파일에 대한 어드벤스 프로파일로 구분될 수 있다. 그리고 해당 세 프로파일은 설계자의 의도에 따라 변경될 수 있다.
다음의 용어 및 정의는 본 발명에 적용될 수 있다. 다음의 용어 및 정의는 설계에 따라 변경될 수 있다.
보조 스트림: 퓨처 익스텐션(future extension, 추후 확장) 또는 방송사나 네트워크 운영자에 의해 요구됨에 따라 사용될 수 있는 아직 정의되지 않은 변조 및 코딩의 데이터를 전달하는 셀의 시퀀스
베이스 데이터 파이프(base data pipe): 서비스 시그널링 데이터를 전달하는 데이터 파이프
베이스밴드 프레임 (또는 BBFRAME): 하나의 FEC 인코딩 과정 (BCH 및 LDPC 인코딩)에 대한 입력을 형성하는 Kbch 비트의 집합
셀(cell): OFDM 전송의 하나의 캐리어에 의해 전달되는 변조값
코딩 블록(coded block): PLS1 데이터의 LDPC 인코딩된 블록 또는 PLS2 데이터의 LDPC 인코딩된 블록들 중 하나
데이터 파이프(data pipe): 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련된 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널
데이터 파이프 유닛(DPU, data pipe unit): 데이터 셀을 프레임에서의 데이터 파이프에 할당할 수 있는 기본 유닛
데이터 심볼(data symbol): 프리앰블 심볼이 아닌 프레임에서의 OFDM 심볼 (프레임 시그널링 심볼 및 프레임 엣지(edge) 심볼은 데이터 심볼에 포함된다.)
DP_ID: 해당 8비트 필드는 SYSTEM_ID에 의해 식별된 시스템 내에서 데이터 파이프를 유일하게 식별한다.
더미 셀(dummy cell): PLS (physical layer signalling) 시그널링, 데이터 파이프, 또는 보조 스트림을 위해 사용되지 않은 남아 있는 용량을 채우는 데 사용되는 의사 랜덤값을 전달하는 셀
FAC (emergency alert channel, 비상 경보 채널): EAS 정보 데이터를 전달하는 프레임 중 일부
프레임(frame): 프리앰블로 시작해서 프레임 엣지 심볼로 종료되는 물리 계층(physical layer) 타임 슬롯
프레임 리피티션 유닛(frame repetition unit, 프레임 반복 단위): 슈퍼 프레임(super-frame)에서 8회 반복되는 FEF를 포함하는 동일한 또는 다른 피지컬 프로파일에 속하는 프레임의 집합
FIC (fast information channel, 고속 정보 채널): 서비스와 해당 베이스 데이터 파이프 사이에서의 매핑 정보를 전달하는 프레임에서 로지컬 채널
FECBLOCK: 데이터 파이프 데이터의 LDPC 인코딩된 비트의 집합
FFT 사이즈: 기본 주기 T의 사이클로 표현된 액티브 심볼 주기 Ts와 동일한 특정 모드에 사용되는 명목상의 FFT 사이즈
프레임 시그널링 심볼(frame signaling symbol): PLS 데이터의 일부를 전달하는, FFT 사이즈, 가드 인터벌(guard interval), 및 스캐터(scattered) 파일럿 패턴의 특정 조합에서 프레임의 시작에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 엣지 심볼(frame edge symbol): FFT 사이즈, 가드 인터벌, 및 스캐터 파일럿 패턴의 특정 조합에서 프레임의 끝에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 그룹(frame-group): 슈퍼 프레임에서 동일한 피지컬 프로파일 타입을 갖는 모든 프레임의 집합
퓨쳐 익스텐션 프레임(future extention frame, 추후 확장 프레임): 프리앰블로 시작하는, 추후 확장에 사용될 수 있는 슈퍼 프레임 내에서 물리 계층(physical layer) 타임 슬롯
퓨처캐스트(futurecast) UTB 시스템: 입력이 하나 이상의 MPEG2-TS 또는 IP (Internet protocol) 또는 일반 스트림이고 출력이 RF 시그널인 제안된 물리 계층(physical layer) 방송 시스템
인풋 스트림(input stream, 입력 스트림): 시스템에 의해 최종 사용자에게 전달되는 서비스의 조화(ensemble)를 위한 데이터의 스트림
노멀(normal) 데이터 심볼: 프레임 시그널링 심볼 및 프레임 엣지 심볼을 제외한 데이터 심볼
피지컬 프로파일(PHY profile): 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋
PLS: PLS1 및 PLS2로 구성된 물리 계층(physical layer) 시그널링 데이터
PLS1: PLS2를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 FSS (frame signalling symbol)로 전달되는 PLS 데이터의 첫 번째 집합
NOTE: PLS1 데이터는 프레임 그룹의 듀레이션(duration) 동안 일정하다.
PLS2: 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합
PLS2 다이나믹(dynamic, 동적) 데이터: 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터
PLS2 스태틱(static, 정적) 데이터: 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터
프리앰블 시그널링 데이터(preamble signaling data): 프리앰블 심볼에 의해 전달되고 시스템의 기본 모드를 확인하는 데 사용되는 시그널링 데이터
프리앰블 심볼(preamble symbol): 기본 PLS 데이터를 전달하고 프레임의 시작에 위치하는 고정된 길이의 파일럿 심볼
NOTE: 프리앰블 심볼은 시스템 신호, 그 타이밍, 주파수 오프셋, 및 FFT 사이즈를 검출하기 위해 고속 초기 밴드 스캔에 주로 사용된다.
추후 사용(future use)을 위해 리저브드(reserved): 현재 문서에서 정의되지 않지만 추후에 정의될 수 있음
슈퍼 프레임(superframe): 8개의 프레임 반복 단위의 집합
타임 인터리빙 블록(time interleaving block, TI block): 타임 인터리버 메모리의 하나의 용도에 해당하는, 타임 인터리빙이 실행되는 셀의 집합
타임 인터리빙 그룹(time interleaving group, TI group): 정수, 다이나믹(dynamic, 동적)으로 변화하는 XFECBLOCK의 수로 이루어진, 특정 데이터 파이프에 대한 다이나믹(dynamic, 동적) 용량 할당이 실행되는 단위
NOTE: 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 다수의 프레임에 매핑될 수 있다. 타임 인터리빙 그룹은 하나 이상의 타임 인터리빙 블록을 포함할 수 있다.
타입 1 데이터 파이프(Type 1 DP): 모든 데이터 파이프가 프레임에 TDM (time division multiplexing) 방식으로 매핑되는 프레임의 데이터 파이프
타입 2 데이터 파이프(Type 2 DP): 모든 데이터 파이프가 프레임에 FDM 방식으로 매핑되는 프레임의 데이터 파이프
XFECBLOCK: 하나의 LDPC FECBLOCK의 모든 비트를 전달하는 Ncells 셀들의 집합
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 인풋 포맷 블록 (Input Format block) (1000), BICM (bit interleaved coding & modulation) 블록(1010), 프레임 빌딩 블록 (Frame building block) (1020), OFDM (orthogonal frequency division multiplexing) 제너레이션 블록 (OFDM generation block)(1030), 및 시그널링 생성 블록(1040)을 포함할 수 있다. 방송 신호 송신 장치의 각 블록의 동작에 대해 설명한다.
IP 스트림/패킷 및 MPEG2-TS은 주요 입력 포맷이고, 다른 스트림 타입은 일반 스트림으로 다루어진다. 이들 데이터 입력에 추가로, 관리 정보가 입력되어 각 입력 스트림에 대한 해당 대역폭의 스케줄링 및 할당을 제어한다. 하나 또는 다수의 TS 스트림, IP 스트림 및/또는 일반 스트림 입력이 동시에 허용된다.
인풋 포맷 블록(1000)은 각각의 입력 스트림을 독립적인 코딩 및 변조가 적용되는 하나 또는 다수의 데이터 파이프로 디멀티플렉싱 할 수 있다. 데이터 파이프는 견고성(robustness) 제어를 위한 기본 단위이며, 이는 QoS (Quality of Service)에 영향을 미친다. 하나 또는 다수의 서비스 또는 서비스 컴포넌트가 하나의 데이터 파이프에 의해 전달될 수 있다. 인풋 포맷 블록(1000)의 자세한 동작은 후술한다.
데이터 파이프는 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널이다.
또한, 데이터 파이프 유닛은 하나의 프레임에서 데이터 셀을 데이터 파이프에 할당하기 위한 기본 유닛이다.
인풋 포맷 블록(1000)에서, 패리티(parity) 데이터는 에러 정정을 위해 추가되고, 인코딩된 비트 스트림은 복소수값 컨스텔레이션 심볼에 매핑된다. 해당 심볼은 해당 데이터 파이프에 사용되는 특정 인터리빙 깊이에 걸쳐 인터리빙 된다. 어드벤스 프로파일에 있어서, BICM 블록(1010)에서 MIMO 인코딩이 실행되고 추가 데이터 경로가 MIMO 전송을 위해 출력에 추가된다. BICM 블록(1010)의 자세한 동작은 후술한다.
프레임 빌딩 블록(1020)은 하나의 프레임 내에서 입력 데이터 파이프의 데이터 셀을 OFDM 실볼로 매핑할 수 있다. 매핑 후, 주파수 영역 다이버시티를 위해, 특히 주파수 선택적 페이딩 채널을 방지하기 위해 주파수 인터리빙이 이용된다. 프레임 빌딩 블록(1020)의 자세한 동작은 후술한다.
프리앰블을 각 프레임의 시작에 삽입한 후, OFDM 제너레이션 블록(1030)은 사이클릭 프리픽스(cyclic prefix)을 가드 인터벌로 갖는 기존의 OFDM 변조를 적용할 수 있다. 안테나 스페이스 다이버시티를 위해, 분산된(distributed) MISO 방식이 송신기에 걸쳐 적용된다. 또한, PAPR (peak-to-average power ratio) 방식이 시간 영역에서 실행된다. 유연한 네트워크 방식을 위해, 해당 제안은 다양한 FFT 사이즈, 가드 인터벌 길이, 해당 파일럿 패턴의 집합을 제공한다. OFDM 제너레이션 블록(1030)의 자세한 동작은 후술한다.
시그널링 생성 블록(1040)은 각 기능 블록의 동작에 사용되는 물리 계층(physical layer) 시그널링 정보를 생성할 수 있다. 해당 시그널링 정보는 또한 관심 있는 서비스가 수신기 측에서 적절히 복구되도록 전송된다. 시그널링 생성 블록(1040)의 자세한 동작은 후술한다.
도 2, 3, 4는 본 발명의 실시예에 따른 인풋 포맷 블록(1000)을 나타낸다. 각 도면에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷 블록을 나타낸다. 도 2는 입력 신호가 단일 입력 스트림(single input stream)일 때의 인풋 포맷 블록을 나타낸다.
도 2에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
물리 계층(physical layer)으로의 입력은 하나 또는 다수의 데이터 스트림으로 구성될 수 있다. 각각의 데이터 스트림은 하나의 데이터 파이프에 의해 전달된다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈은 입력되는 데이터 스트림을 BBF (baseband frame)의 데이터 필드로 슬라이스한다. 해당 시스템은 세 가지 종류의 입력 데이터 스트림, 즉 MPEG2-TS, IP, GS (generic stream)을 지원한다. MPEG2-TS는 첫 번째 바이트가 동기 바이트(0x47)인 고정된 길이(188 바이트)의 패킷을 특징으로 한다. IP 스트림은 IP 패킷 헤더 내에서 시그널링 되는 가변 길이 IP 데이터그램 패킷으로 구성된다. 해당 시스템은 IP 스트림에 대해 IPv4와 IPv6을 모두 지원한다. GS는 캡슐화 패킷 헤더 내에서 시그널링되는 가변 길이 패킷 또는 일정 길이 패킷으로 구성될 수 있다.
(a)는 신호 데이터 파이프에 대한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록(2000) 및 스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)을 나타내고, (b)는 PLS 데이터를 생성 및 처리하기 위한 PLS 생성 블록(2020) 및 PLS 스크램블러(2030)를 나타낸다. 각 블록의 동작에 대해 설명한다.
입력 스트림 스플리터는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈(2010)은 CRC 인코더, BB (baseband) 프레임 슬라이서, 및 BB 프레임 헤더 삽입 블록으로 구성된다.
CRC 인코더는 유저 패킷 (user packet, UP)레벨에서의 에러 검출을 위한 세 종류의 CRC 인코딩, 즉 CRC-8, CRC-16, CRC-32를 제공한다. 산출된 CRC 바이트는 UP 뒤에 첨부된다. CRC-8은 TS 스트림에 사용되고, CRC-32는 IP 스트림에 사용된다. GS 스트림이 CRC 인코딩을 제공하지 않으면, 제안된 CRC 인코딩이 적용되어야 한다.
BB 프레임 슬라이서는 입력을 내부 로지컬 비트 포맷에 매핑한다. 첫 번째 수신 비트는 MSB라고 정의한다. BB 프레임 슬라이서는 가용 데이터 필드 용량과 동일한 수의 입력 비트를 할당한다. BBF 페이로드와 동일한 수의 입력 비트를 할당하기 위해, UP 스트림이 BBF의 데이터 필드에 맞게 슬라이스된다.
BB 프레임 헤더 삽입 블록은 2바이트의 고정된 길이의 BBF 헤더를 BB 프레임의 앞에 삽입할 수 있다. BBF 헤더는 STUFFI (1비트), SYNCD (13비트), 및 RFU (2비트)로 구성된다. 고정된 2바이트 BBF 헤더뿐만 아니라, BBF는 2바이트 BBF 헤더 끝에 확장 필드(1 또는 3바이트)를 가질 수 있다.
스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)은 스터핑(stuffing) 삽입 블록 및 BB 스크램블러로 구성된다. 스터핑 삽입 블록은 스터핑 필드를 BB 프레임의 페이로드에 삽입할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응)에 대한 입력 데이터가 BB 프레임을 채우기에 충분하면, STUFFI는 0으로 설정되고, BBF는 스터핑 필드를 갖지 않는다. 그렇지 않으면, STUFFI는 1로 설정되고, 스터핑 필드는 BBF 헤더 직후에 삽입된다. 스터핑 필드는 2바이트의 스터핑 필드 헤더 및 가변 사이즈의 스터핑 데이터를 포함한다.
BB 스크램블러는 에너지 분산을 위해 완전한 BBF를 스크램블링한다. 스크램블링 시퀀스는 BBF와 동기화된다. 스크램블링 시퀀스는 피드백 시프트 레지스터에 의해 생성된다.
PLS 생성 블록(2020)은 PLS 데이터를 생성할 수 있다. PLS는 수신기에서 피지컬 레이어(physical layer) 데이터 파이프에 접속할 수 있는 수단을 제공한다. PLS 데이터는 PLS1 데이터 및 PLS2 데이터로 구성된다.
PLS1 데이터는 PLS2 데이터를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 프레임에서 FSS로 전달되는 PLS 데이터의 첫 번째 집합이다. PLS1 데이터는 PLS2 데이터의 수신 및 디코딩을 가능하게 하는 데 요구되는 파라미터를 포함하는 기본 송신 파라미터를 제공한다. 또한, PLS1 데이터는 프레임 그룹의 듀레이션 동안 일정하다.
PLS2 데이터는 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합이다. PLS2는 수신기가 원하는 데이터 파이프를 디코딩하는 데 충분한 정보를 제공하는 파라미터를 포함한다. PLS2 시그널링은 PLS2 스태틱(static, 정적) 데이터(PLS2-STAT 데이터) 및 PLS2 다이나믹(dynamic, 동적) 데이터(PLS2-DYN 데이터)의 두 종류의 파라미터로 더 구성된다. PLS2 스태틱(static, 정적) 데이터는 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터이고, PLS2 다이나믹(dynamic, 동적) 데이터는 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터이다.
PLS 데이터에 대한 자세한 내용은 후술한다.
PLS 스크램블러(2030)는 에너지 분산을 위해 생성된 PLS 데이터를 스크램블링 할 수 있다.
전술한 블록은 생략될 수도 있고 유사 또는 동일 기능을 갖는 블록에 의해 대체될 수도 있다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷 블록을 나타낸다.
도 3에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
도 3은 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록을 나타낸다.
멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 처리하기 위한 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 다수 입력 스트림을 독립적으로 처리할 수 있다.
도 3을 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 인풋 스트림 스플리터 (input stream splitter) (3000), 인풋 스트림 싱크로나이저 (input stream synchronizer) (3010), 컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020), 널 패킷 딜리션 블록 (null packet deletion block) (3030), 헤더 컴프레션 블록 (header compression block) (3040), CRC 인코더 (CRC encoder) (3050), BB 프레임 슬라이서(BB frame slicer) (3060), 및 BB 헤더 삽입 블록 (BB header insertion block) (3070)을 포함할 수 있다. 모드 어댑테이션(mode adaptaion, 모드 적응) 블록의 각 블록에 대해 설명한다.
CRC 인코더(3050), BB 프레임 슬라이서(3060), 및 BB 헤더 삽입 블록(3070)의 동작은 도 2를 참조하여 설명한 CRC 인코더, BB 프레임 슬라이서, 및 BB 헤더 삽입 블록의 동작에 해당하므로, 그 설명은 생략한다.
인풋 스트림 스플리터(3000)는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다.
인풋 스트림 싱크로나이저(3010)는 ISSY라 불릴 수 있다. ISSY는 어떠한 입력 데이터 포맷에 대해서도 CBR (constant bit rate) 및 일정한 종단간 전송(end-to-end transmission) 지연을 보장하는 적합한 수단을 제공할 수 있다. ISSY는 TS를 전달하는 다수의 데이터 파이프의 경우에 항상 이용되고, GS 스트림을 전달하는 다수의 데이터 파이프에 선택적으로 이용된다.
컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020)은 수신기에서 추가로 메모리를 필요로 하지 않고 TS 패킷 재결합 메커니즘을 허용하기 위해 ISSY 정보의 삽입에 뒤따르는 분할된 TS 패킷 스트림을 지연시킬 수 있다.
널 패킷 딜리션 블록(3030)은 TS 입력 스트림 경우에만 사용된다. 일부 TS 입력 스트림 또는 분할된 TS 스트림은 VBR (variable bit-rate) 서비스를 CBR TS 스트림에 수용하기 위해 존재하는 많은 수의 널 패킷을 가질 수 있다. 이 경우, 불필요한 전송 오버헤드를 피하기 위해, 널 패킷은 확인되어 전송되지 않을 수 있다. 수신기에서, 제거된 널 패킷은 전송에 삽입된 DNP(deleted null-packet, 삭제된 널 패킷) 카운터를 참조하여 원래 존재했던 정확한 장소에 재삽입될 수 있어, CBR이 보장되고 타임 스탬프(PCR) 갱신의 필요가 없어진다.
헤더 컴프레션 블록(3040)은 TS 또는 IP 입력 스트림에 대한 전송 효율을 증가시키기 위해 패킷 헤더 압축을 제공할 수 있다. 수신기는 헤더의 특정 부분에 대한 선험적인(a priori) 정보를 가질 수 있기 때문에, 이 알려진 정보(known information)는 송신기에서 삭제될 수 있다.
TS에 대해, 수신기는 동기 바이트 구성(0x47) 및 패킷 길이(188 바이트)에 관한 선험적인 정보를 가질 수 있다. 입력된 TS가 하나의 PID만을 갖는 콘텐트를 전달하면, 즉, 하나의 서비스 컴포넌트(비디오, 오디오 등) 또는 서비스 서브 컴포넌트(SVC 베이스 레이어, SVC 인헨스먼트 레이어, MVC 베이스 뷰, 또는 MVC 의존 뷰)에 대해서만, TS 패킷 헤더 압축이 TS에 (선택적으로) 적용될 수 있다. TS 패킷 헤더 압축은 입력 스트림이 IP 스트림인 경우 선택적으로 사용된다. 상기 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 인풋 포맷 블록을 나타낸다.
도 4에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
도 4는 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록을 나타낸다.
도 4를 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 스케줄러(4000), 1-프레임 딜레이(delay) 블록(4010), 스터핑 삽입 블록(4020), 인 밴드(In-band) 시그널링 블록(4030), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)를 포함할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록의 각 블록에 대해 설명한다.
스터핑 삽입 블록(4020), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)의 동작은 도 2를 참조하여 설명한 스터핑 삽입 블록, BB 스크램블러, PLS 생성 블록, PLS 스크램블러(4060)의 동작에 해당하므로 그 설명은 생략한다.
스케줄러(4000)는 각 데이터 파이프의 FECBLOCK의 양으로부터 전체 프레임에 걸쳐 전체의 셀 할당을 결정할 수 있다. PLS, EAC 및 FIC에 대한 할당을 포함해서, 스케줄러는 프레임의 FSS의 PLS 셀 또는 인 밴드(In-band) 시그널링으로 전송되는 PLS2-DYN 데이터의 값을 생성한다. FECBLOCK, EAC, FIC에 대한 상세한 내용은 후술한다.
1-프레임 딜레이(delay) 블록(4010)은 다음 프레임에 관한 스케줄링 정보가 데이터 파이프에 삽입될 인 밴드(In-band) 시그널링 정보에 관한 현 프레임을 통해 전송될 수 있도록 입력 데이터를 하나의 전송 프레임만큼 지연시킬 수 있다.
인 밴드(In-band) 시그널링 블록(4030)은 PLS2 데이터의 지연되지 않은 부분을 프레임의 데이터 파이프에 삽입할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 5는 본 발명의 일 실시예에 따른 BICM 블록을 나타낸다.
도 5에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 제공할 수 있다.
QoS가 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치에 의해 제공되는 서비스의 특성에 의존하므로, 각각의 서비스에 해당하는 데이터는 서로 다른 방식을 통해 처리되어야 한다. 따라서, 본 발명의 일 실시예에 따른 BICM 블록은 SISO, MISO, MIMO 방식을 각각의 데이터 경로에 해당하는 데이터 파이프에 독립적으로 적용함으로써 각데이터 파이프를 독립적으로 처리할 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 각각의 데이터 파이프를 통해 전송되는 각 서비스 또는 서비스 컴포넌트에 대한 QoS를 조절할 수 있다.
(a)는 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록을 나타내고, (b)는 어드벤스 프로파일의 BICM 블록을 나타낸다.
베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록 및 어드벤스 프로파일의 BICM 블록은 각각의 데이터 파이프를 처리하기 위한 복수의 처리 블록을 포함할 수 있다.
베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록 및 어드벤스 프로파일에 대한 BICM 블록의 각각의 처리 블록에 대해 설명한다.
베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록의 처리 블록(5000)은 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(mapper)(5030), SSD (signal space diversity) 인코딩 블록(5040), 타임 인터리버(5050)를 포함할 수 있다.
데이터 FEC 인코더(5010)는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행한다. 외부 코딩(BCH)은 선택적인 코딩 방법이다. 데이터 FEC 인코더(5010)의 구체적인 동작에 대해서는 후술한다.
비트 인터리버(5020)는 효율적으로 실현 가능한 구조를 제공하면서 데이터 FEC 인코더(5010)의 출력을 인터리빙하여 LDPC 코드 및 변조 방식의 조합으로 최적화된 성능을 달성할 수 있다. 비트 인터리버(5020)의 구체적인 동작에 대해서는 후술한다.
컨스텔레이션 매퍼(5030)는 QPSK, QAM-16, 불균일 QAM (NUQ-64, NUQ-256, NUQ-1024) 또는 불균일 컨스텔레이션 (NUC-16, NUC-64, NUC-256, NUC-1024)을 이용해서 베이스 및 핸드헬드 프로파일에서 비트 인터리버(5020)로부터의 각각의 셀 워드를 변조하거나 어드벤스 프로파일에서 셀 워드 디멀티플렉서(5010-1)로부터의 셀 워드를 변조하여 파워가 정규화된 컨스텔레이션 포인트 el을 제공할 수 있다. 해당 컨스텔레이션 매핑은 데이터 파이프에 대해서만 적용된다. NUQ가 임의의 형태를 갖는 반면, QAM-16 및 NUQ는 정사각형 모양을 갖는 것이 관찰된다. 각각의 컨스텔레이션이 90도의 배수만큼 회전되면, 회전된 컨스텔레이션은 원래의 것과 정확히 겹쳐진다. 회전 대칭 특성으로 인해 실수 및 허수 컴포넌트의 용량 및 평균 파워가 서로 동일해진다. NUQ 및 NUC는 모두 각 코드 레이트(code rate)에 대해 특별히 정의되고, 사용되는 특정 하나는 PLS2 데이터에 보관된 파라미터 DP_MOD에 의해 시그널링 된다.
SSD 인코딩 블록(5040)은 2차원, 3차원, 4차원에서 셀을 프리코딩하여, 어려운 페이딩 조건에서 수신 견고성(robustness)을 증가시킬 수 있다.
타임 인터리버(5050)는 데이터 파이프 레벨에서 동작할 수 있다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다. 타임 인터리버(5050)의 구체적인 동작에 관해서는 후술한다.
어드벤스 프로파일에 대한 BICM 블록의 처리 블록(5000-1)은 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 및 타임 인터리버를 포함할 수 있다.
단, 처리 블록(5000-1)은 셀 워드 디멀티플렉서(5010-1) 및 MIMO 인코딩 블록(5020-1)을 더 포함한다는 점에서 처리 블록(5000)과 구별된다.
또한, 처리 블록(5000-1)에서의 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 타임 인터리버의 동작은 전술한 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(5030), 타임 인터리버(5050)의 동작에 해당하므로, 그 설명은 생략한다.
셀 워드 디멀티플렉서(5010-1)는 어드벤스 프로파일의 데이터 파이프가 MIMO 처리를 위해 단일 셀 워드 스트림을 이중 셀 워드 스트림으로 분리하는 데 사용된다. 셀 워드 디멀티플렉서(5010-1)의 구체적인 동작에 관해서는 후술한다.
MIMO 인코딩 블록(5020-1)은 MIMO 인코딩 방식을 이용해서 셀 워드 디멀티플렉서(5010-1)의 출력을 처리할 수 있다. MIMO 인코딩 방식은 방송 신호 송신을 위해 최적화되었다. MIMO 기술은 용량 증가를 얻기 위한 유망한 방식이지만, 채널 특성에 의존한다. 특별히 방송에 대해서, 서로 다른 신호 전파 특성으로 인한 두 안테나 사이의 수신 신호 파워 차이 또는 채널의 강한 LOS 컴포넌트는 MIMO로부터 용량 이득을 얻는 것을 어렵게 한다. 제안된 MIMO 인코딩 방식은 MIMO 출력 신호 중 하나의 위상 랜덤화 및 회전 기반 프리코딩을 이용하여 이 문제를 극복한다.
MIMO 인코딩은 송신기 및 수신기 모두에서 적어도 두 개의 안테나를 필요로 하는 2x2 MIMO 시스템을 위해 의도된다. 두 개의 MIMO 인코딩 모드는 본 제안인 FR-SM (full-rate spatial multiplexing) 및 FRFD-SM (full-rate full-diversity spatial multiplexing)에서 정의된다. FR-SM 인코딩은 수신기 측에서의 비교적 작은 복잡도 증가로 용량 증가를 제공하는 반면, FRFD-SM 인코딩은 수신기 측에서의 큰 복잡도 증가로 용량 증가 및 추가적인 다이버시티 이득을 제공한다. 제안된 MIMO 인코딩 방식은 안테나 극성 배치를 제한하지 않는다.
MIMO 처리는 어드벤스 프로파일 프레임에 요구되는데, 이는 어드벤스 프로파일 프레임에서의 모든 데이터 파이프가 MIMO 인코더에 의해 처리된다는 것을 의미한다. MIMO 처리는 데이터 파이프 레벨에서 적용된다. 컨스텔레이션 매퍼 출력의 페어(pair, 쌍)인 NUQ (e1,i
및 e2,i)는 MIMO 인코더의 입력으로 공급된다. MIMO 인코더 출력 페어(pair, 쌍)(g1,i 및 g2,i)은 각각의 송신 안테나의 동일한 캐리어 k 및 OFDM 심볼 l에 의해 전송된다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타낸다.
도 6에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
도 6은 PLS, EAC, 및 FIC의 보호를 위한 BICM 블록을 나타낸다. EAC는 EAS 정보 데이터를 전달하는 프레임의 일부이고, FIC는 서비스와 해당하는 베이스 데이터 파이프 사이에서 매핑 정보를 전달하는 프레임에서의 로지컬 채널이다. EAC 및 FIC에 대한 상세한 설명은 후술한다.
도 6을 참조하면, PLS, EAC, 및 FIC의 보호를 위한 BICM 블록은 PLS FEC 인코더(6000), 비트 인터리버(6010), 및 컨스텔레이션 매퍼(6020)를 포함할 수 있다.
또한, PLS FEC 인코더(6000)는 스크램블러, BCH 인코딩/제로 삽입 블록, LDPC 인코딩 블록, 및 LDPC 패리티 펑처링(puncturing) 블록을 포함할 수 있다. BICM 블록의 각 블록에 대해 설명한다.
PLS FEC 인코더(6000)는 스크램블링된 PLS 1/2 데이터, EAC 및 FIC 섹션을 인코딩할 수 있다.
스크램블러는 BCH 인코딩 및 쇼트닝(shortening) 및 펑처링된 LDPC 인코딩 전에 PLS1 데이터 및 PLS2 데이터를 스크램블링 할 수 있다.
BCH 인코딩/제로 삽입 블록은 PLS 보호를 위한 쇼트닝된 BCH 코드를 이용하여 스크램블링된 PLS 1/2 데이터에 외부 인코딩을 수행하고, BCH 인코딩 후에 제로 비트를 삽입할 수 있다. PLS1 데이터에 대해서만, 제로 삽입의 출력 비트가 LDPC 인코딩 전에 퍼뮤테이션(permutation) 될 수 있다.
LDPC 인코딩 블록은 LDPC 코드를 이용하여 BCH 인코딩/제로 삽입 블록의 출력을 인코딩할 수 있다. 완전한 코딩 블록을 생성하기 위해, Cldpc 및 패리티 비트 Pldpc는 각각의 제로가 삽입된 PLS 정보 블록 Ildpc로부터 조직적으로 인코딩되고, 그 뒤에 첨부된다.
PLS1 및 PLS2에 대한 LDPC 코드 파라미터는 다음의 표 4와 같다.
LDPC 패리티 펑처링 블록은 PLS1 데이터 및 PLS2 데이터에 대해 펑처링을 수행할 수 있다.
쇼트닝이 PLS1 데이터 보호에 적용되면, 일부 LDPC 패리티 비트는 LDPC 인코딩 후에 펑처링된다. 또한, PLS2 데이터 보호를 위해, PLS2의 LDPC 패리티 비트가 LDPC 인코딩 후에 펑처링된다. 이들 펑처링된 비트는 전송되지 않는다.
비트 인터리버(6010)는 각각의 쇼트닝 및 펑처링된 PLS1 데이터 및 PLS2 데이터를 인터리빙할 수 있다.
컨스텔레이션 매퍼(6020)는 비트 인터리빙된 PLS1 데이터 및 PLS2 데이터를 컨스텔레이션에 매핑할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록(frame building block)을 나타낸다.
도 7에 도시한 프레임 빌딩 블록은 도 1을 참조하여 설명한 프레임 빌딩 블록(1020)의 일 실시예에 해당한다.
도 7을 참조하면, 프레임 빌딩 블록은 딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000), 셀 매퍼 (cell mapper) (7010), 및 프리퀀시 인터리버 (frequency interleaver) (7020)를 포함할 수 있다. 프레임 빌딩 블록의 각 블록에 관해 설명한다.
딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000)은 데이터 파이프와 해당하는 PLS 데이터 사이의 타이밍을 조절하여 송신기 측에서 데이터 파이프와 해당하는 PLS 데이터 간의 동시성(co-time)을 보장할 수 있다. 인풋 포맷 블록 및 BICM 블록으로 인한 데이터 파이프의 지연을 다룸으로써 PLS 데이터는 데이터 파이프만큼 지연된다. BICM 블록의 지연은 주로 타임 인터리버(5050)로 인한 것이다. 인 밴드(In-band) 시그널링 데이터는 다음 타임 인터리빙 그룹의 정보를 시그널링될 데이터 파이프보다 하나의 프레임 앞서 전달되도록 할 수 있다. 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 그에 맞추어 인 밴드(In-band) 시그널링 데이터를 지연시킨다.
셀 매퍼(7010)는 PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀을 프레임 내에서 OFDM 심볼의 액티브(active) 캐리어에 매핑할 수 있다. 셀 매퍼(7010)의 기본 기능은 각각의 데이터 파이프, PLS 셀, 및 EAC/FIC 셀에 대한 타임 인터리빙에 의해 생성된 데이터 셀을, 존재한다면, 하나의 프레임 내에서 각각의 OFDM 심볼에 해당하는 액티브(active) OFDM 셀의 어레이에 매핑하는 것이다. (PSI(program specific information)/SI와 같은) 서비스 시그널링 데이터는 개별적으로 수집되어 데이터 파이프에 의해 보내질 수 있다. 셀 매퍼는 프레임 구조의 구성 및 스케줄러에 의해 생성된 다이나믹 인포메이션(dynamic information, 동적 정보)에 따라 동작한다. 프레임에 관한 자세한 내용은 후술한다.
주파수 인터리버(7020)는 셀 매퍼(7010)로부터 의해 수신된 데이터 셀을 랜덤하게 인터리빙하여 주파수 다이버시티를 제공할 수 있다. 또한, 주파수 인터리버(7020)는 단일 프레임에서 최대의 인터리빙 이득을 얻기 위해 다른 인터리빙 시드(seed) 순서를 이용하여 두 개의 순차적인 OFDM 심볼로 구성된 OFDM 심볼 페어(pair, 쌍)에서 동작할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 8은 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록을 나타낸다.
도 8에 도시된 OFDM 제너레이션 블록은 도 1을 참조하여 설명한 OFDM 제너레이션 블록(1030)의 일 실시예에 해당한다.
OFDM 제너레이션 블록은 프레임 빌딩 블록에 의해 생성된 셀에 의해 OFDM 캐리어를 변조하고, 파일럿을 삽입하고, 전송을 위한 시간 영역 신호를 생성한다. 또한, 해당 블록은 순차적으로 가드 인터벌을 삽입하고, PAPR 감소 처리를 적용하여 최종 RF 신호를 생성한다.
도 8을 참조하면, OFDM 제너레이션 블록은 파일럿 및 리저브드 톤 삽입 블록 (pilot and revserved tone insertion block) (8000), 2D-eSFN (single frequency network) 인코딩 블록(8010), IFFT (inverse fast Fourier transform) 블록(8020), PAPR 감소 블록(8030), 가드 인터벌 삽입 블록 (guard interval insertion block)(8040), 프리앰블 삽입 블록 (preamble insertion block)(8050), 기타 시스템 삽입 블록(8060), 및 DAC 블록(8070)을 포함할 수 있다. OFDM 제너레이션 블록의 각 블록에 대해 설명한다.
파일럿 및 리저브드 톤 삽입 블록(8000)은 파일럿 및 리저브드 톤을 삽입할 수 있다.
OFDM 심볼 내의 다양한 셀은 수신기에서 선험적으로 알려진 전송된 값을 갖는 파일럿으로 알려진 참조 정보로 변조된다. 파일럿 셀의 정보는 분산 파일럿, 연속 파일럿, 엣지 파일럿, FSS (frame signalling symbol) 파일럿, 및 FES (frame edge symbol) 파일럿으로 구성된다. 각 파일럿은 파일럿 타입 및 파일럿 패턴에 따라 특정 증가 파워 레벨에서 전송된다. 파일럿 정보의 값은 주어진 심볼에서 하나가 각각의 전송 캐리어에 대한 것인 일련의 값들에 해당하는 참조 시퀀스에서 유도된다. 파일럿은 프레임 동기화, 주파수 동기화, 시간 동기화, 채널 추정, 전송 모드 식별을 위해 사용될 수 있고, 또한 위상 잡음을 추적하기 위해 사용될 수 있다.
참조 시퀀스로부터 취한 참조 정보는 프레임의 프리앰블, FSS 및 FES를 제외한 모든 심볼에서 분산 파일럿 셀에서 전송된다. 연속 파일럿은 프레임의 모든 심볼에 삽입된다. 연속 파일럿의 수 및 위치는 FFT 사이즈 및 분산 파일럿 패턴에 모두 의존한다. 엣지 캐리어들은 프리앰블 심볼을 제외한 모든 심볼 내의 엣지 파일럿들과 동일하다. 엣지 캐리어들은 스펙트럼의 엣지까지 주파수 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다. FSS 파일럿들은 FSS에 삽입되고, FES 파일럿들은 FES에 삽입된다. FSS 파일럿들 및 FES 파일럿들은 프레임의 엣지까지 시간 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다.
본 발명의 일 실시예에 따른 시스템은 매우 견고한 전송 모드를 지원하기 위해 분산 MISO 방식이 선택적으로 사용되는 SFN을 지원한다. 2D-eSFN은 다수의 송신 안테나를 사용하는 분산 MISO 방식으로서, 각 안테나는 SFN 네트워크에서 각각 다른 송신기에 위치할 수 있다.
2D-eSFN 인코딩 블록(8010)은 SFN 구성에서 시간 및 주파수 다이버시티를 생성하기 위해 2D-eSFN 처리를 하여 다수의 송신기로부터 전송된 신호의 위상을 왜곡시킬 수 있다. 따라서, 장시간 동안의 낮은 평면 페이딩 또는 깊은 페이딩으로 인한 버스트 오류가 경감될 수 있다.
IFFT 블록(8020)은 OFDM 변조 방식을 이용하여 2D-eSFN 인코딩 블록(8010)으로부터의 출력을 변조할 수 있다. 파일럿 (또는 리저브드 톤)으로 지정되지 않은 데이터 심볼에서의 모든 셀은 주파수 인터리버로부터의 데이터 셀 중 하나를 전달한다. 셀들은 OFDM 캐리어에 매핑된다.
PAPR 감소 블록(8030)은 시간 영역에서 다양한 PAPR 감소 알고리즘을 이용하여 입력 신호에 PAPR 감소를 실행한다.
가드 인터벌 삽입블록(8040)은 가드 인터벌을 삽입할 수 있고, 프리앰블 삽입 블록(8050)은 신호 앞에 프리앰블을 삽입할 수 있다. 프리앰블의 구조에 대한 자세한 내용은 후술한다.
기타 시스템 삽입 블록(8060)은 방송 서비스를 제공하는 둘 이상의 서로 다른 방송 송신/수신 시스템의 데이터가 동일한 RF 신호 대역에서 동시에 전송될 수 있도록 시간 영역에서 복수의 방송 송신/수신 시스템의 신호를 멀티플렉싱 할 수 있다. 이 경우, 둘 이상의 서로 다른 방송 송신/수신 시스템은 서로 다른 방송 서비스를 제공하는 시스템을 말한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 각각의 방송 서비스에 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.
DAC 블록(8070)은 입력된 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(8070)으로부터 출력된 신호는 물리 계층 프로파일에 따라 다수의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 송신 안테나는 수직 또는 수평 극성을 가질 수 있다.
전술한 블록은 설계에 따라 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 도 1을 참조하여 설명한 차세대 방송 서비스에 대한 방송 신호 송신 장치에 대응할 수 있다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 동기 및 복조 모듈 (synchronization & demodulation module) (9000), 프레임 파싱 모듈 (frame parsing module) (9010), 디매핑 및 디코딩 모듈 (demapping & decoding module) (9020), 출력 프로세서 (output processor) (9030), 및 시그널링 디코딩 모듈 (signaling decoding module) (9040)을 포함할 수 있다. 방송 신호 수신 장치의 각 모듈의 동작에 대해 설명한다.
동기 및 복조 모듈(9000)은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 방송 신호 수신 장치에 해당하는 시스템에 대해 신호 검출 및 동기화를 실행하고, 방송 신호 송신 장치에 의해 실행되는 절차의 역과정에 해당하는 복조를 실행할 수 있다.
프레임 파싱 모듈(9010)은 입력 신호 프레임을 파싱하고, 사용자에 의해 선택된 서비스가 전송되는 데이터를 추출할 수 있다. 방송 신호 송신 장치가 인터리빙을 실행하면, 프레임 파싱 모듈(9010)은 인터리빙의 역과정에 해당하는 디인터리빙을 실행할 수 있다. 이 경우, 추출되어야 하는 신호 및 데이터의 위치가 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 획득되어, 방송 신호 송신 장치에 의해 생성된 스케줄링 정보가 복원될 수 있다.
디매핑 및 디코딩 모듈(9020)은 입력 신호를 비트 영역 데이터로 변환한 후, 필요에 따라 비트 영역 데이터들을 디인터리빙할 수 있다. 디매핑 및 디코딩 모듈(9020)은 전송 효율을 위해 적용된 매핑에 대한 디매핑을 실행하고, 디코딩을 통해 전송 채널에서 발생한 에러를 정정할 수 있다. 이 경우, 디매핑 및 디코딩 모듈(9020)은 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 디매핑 및 디코딩을 위해 필요한 전송 파라미터를 획득할 수 있다.
출력 프로세서(9030)는 전송 효율을 향상시키기 위해 방송 신호 송신 장치에 의해 적용되는 다양한 압축/신호 처리 절차의 역과정을 실행할 수 있다. 이 경우, 출력 프로세서(9030)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터에서 필요한 제어 정보를 획득할 수 있다. 출력 프로세서(8300)의 출력은 방송 신호 송신 장치에 입력되는 신호에 해당하고, MPEG-TS, IP 스트림 (v4 또는 v6) 및 GS일 수 있다.
시그널링 디코딩 모듈(9040)은 동기 및 복조 모듈(9000)에 의해 복조된 신호로부터 PLS 정보를 획득할 수 있다. 전술한 바와 같이, 프레임 파싱 모듈(9010), 디매핑 및 디코딩 모듈(9200), 출력 프로세서(9300)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 이용하여 그 기능을 실행할 수 있다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 10은 프레임 타임의 구성예 및 슈퍼 프레임에서의 FRU (frame repetition unit, 프레임 반복 단위)를 나타낸다. (a)는 본 발명의 일 실시예에 따른 슈퍼 프레임을 나타내고, (b)는 본 발명의 일 실시예에 따른 FRU를 나타내고, (c)는 FRU에서의 다양한 피지컬 프로파일(PHY profile)의 프레임을 나타내고, (d)는 프레임의 구조를 나타낸다.
슈퍼 프레임은 8개의 FRU로 구성될 수 있다. FRU는 프레임의 TDM에 대한 기본 멀티플렉싱 단위이고, 슈퍼 프레임에서 8회 반복된다.
FRU에서 각 프레임은 피지컬 프로파일(베이스, 핸드헬드, 어드벤스 프로파일) 중 하나 또는 FEF에 속한다. FRU에서 프레임의 최대 허용수는 4이고, 주어진 피지컬 프로파일은 FRU에서 0회 내지 4회 중 어느 횟수만큼 나타날 수 있다(예를 들면, 베이스, 베이스, 핸드헬드, 어드벤스). 피지컬 프로파일 정의는 필요시 프리앰블에서의 PHY_PROFILE의 리저브드 값을 이용하여 확장될 수 있다.
FEF 부분은 포함된다면 FRU의 끝에 삽입된다. FEF가 FRU에 포함되는 경우, FEF의 최대수는 슈퍼 프레임에서 8이다. FEF 부분들이 서로 인접할 것이 권장되지 않는다.
하나의 프레임은 다수의 OFDM 심볼 및 프리앰블로 더 분리된다. (d)에 도시한 바와 같이, 프레임은 프리앰블, 하나 이상의 FSS, 노멀 데이터 심볼, FES를 포함한다.
프리앰블은 고속 퓨처캐스트 UTB 시스템 신호 검출을 가능하게 하고, 신호의 효율적인 송신 및 수신을 위한 기본 전송 파라미터의 집합을 제공하는 특별한 심볼이다. 프리앰블에 대한 자세한 내용은 후술한다.
FSS의 주된 목적은 PLS 데이터를 전달하는 것이다. 고속 동기화 및 채널 추정을 위해, 이에 따른 PLS 데이터의 고속 디코딩을 위해, FSS는 노멀 데이터 심볼보다 고밀도의 파일럿 패턴을 갖는다. FES는 FSS와 완전히 동일한 파일럿을 갖는데, 이는 FES에 바로 앞서는 심볼에 대해 외삽(extrapolation) 없이 FES 내에서의 주파수만의 인터폴레이션(interpolation, 보간) 및 시간적 보간(temporal interpolation)을 가능하게 한다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조(signaling hierarchy structure) 를 나타낸다.
도 11은 시그널링 계층 구조를 나타내는데, 이는 세 개의 주요 부분인 프리앰블 시그널링 데이터(11000), PLS1 데이터(11010), 및 PLS2 데이터(11020)로 분할된다. 매 프레임마다 프리앰블 신호에 의해 전달되는 프리앰블의 목적은 프레임의 기본 전송 파라미터 및 전송 타입을 나타내는 것이다. PLS1은 수신기가 관심 있는 데이터 파이프에 접속하기 위한 파라미터를 포함하는 PLS2 데이터에 접속하여 디코딩할 수 있게 한다. PLS2는 매 프레임마다 전달되고, 두 개의 주요 부분인 PLS2-STAT 데이터와 PLS2-DYN 데이터로 분할된다. PLS2 데이터의 스태틱(static, 정적) 및 다이나믹(dynamic, 동적) 부분에는 필요시 패딩이 뒤따른다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
프리앰블 시그널링 데이터는 수신기가 프레임 구조 내에서 PLS 데이터에 접속하고 데이터 파이프를 추적할 수 있게 하기 위해 필요한 21비트의 정보를 전달한다. 프리앰블 시그널링 데이터에 대한 자세한 내용은 다음과 같다.
PHY_PROFILE: 해당 3비트 필드는 현 프레임의 피지컬 프로파일 타입을 나타낸다. 서로 다른 피지컬 프로파일 타입의 매핑은 아래 표 5에 주어진다.
FFT_SIZE: 해당 2비트 필드는 아래 표 6에서 설명한 바와 같이 프레임 그룹 내에서 현 프레임의 FFT 사이즈를 나타낸다.
GI_FRACTION: 해당 3비트 필드는 아래 표 7에서 설명한 바와 같이 현 슈퍼 프레임에서의 가드 인터벌 일부(fraction) 값을 나타낸다.
EAC_FLAG: 해당 1비트 필드는 EAC가 현 프레임에 제공되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, EAS가 현 프레임에 제공된다. 해당 필드가 0으로 설정되면, EAS가 현 프레임에서 전달되지 않는다. 해당 필드는 슈퍼 프레임 내에서 다이나믹(dynamic, 동적)으로 전환될 수 있다.
PILOT_MODE: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 파일럿 모드가 모바일 모드인지 또는 고정 모드인지 여부를 나타낸다. 해당 필드가 0으로 설정되면, 모바일 파일럿 모드가 사용된다. 해당 필드가 1로 설정되면, 고정 파일럿 모드가 사용된다.
PAPR_FLAG: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 PAPR 감소가 사용되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, 톤 예약(tone reservation)이 PAPR 감소를 위해 사용된다. 해당 필드가 0으로 설정되면, PAPR 감소가 사용되지 않는다.
FRU_CONFIGURE: 해당 3비트 필드는 현 슈퍼 프레임에서 존재하는 FRU의 피지컬 프로파일 타입 구성을 나타낸다. 현 슈퍼 프레임에서 모든 프리앰블에서의 해당 필드에서, 현 슈퍼 프레임에서 전달되는 모든 프로파일 타입이 식별된다. 해당 3비트 필드는 아래 표 8에 나타낸 바와 같이 각각의 프로파일에 대해 다르게 정의된다.
RESERVED: 해당 7비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
PLS1 데이터는 PLS2의 수신 및 디코딩을 가능하게 하기 위해 필요한 파라미터를 포함한 기본 전송 파라미터를 제공한다. 전술한 바와 같이, PLS1 데이터는 하나의 프레임 그룹의 전체 듀레이션 동안 변화하지 않는다. PLS1 데이터의 시그널링 필드의 구체적인 정의는 다음과 같다.
PREAMBLE_DATA: 해당 20비트 필드는 EAC_FLAG를 제외한 프리앰블 시그널링 데이터의 카피이다.
NUM_FRAME_FRU: 해당 2비트 필드는 FRU당 프레임 수를 나타낸다.
PAYLOAD_TYPE: 해당 3비트 필드는 프레임 그룹에서 전달되는 페이로드 데이터의 포맷을 나타낸다. PAYLOAD_TYPE은 표 9에 나타낸 바와 같이 시그널링 된다.
NUM_FSS: 해당 2비트 필드는 현 프레임에서 FSS의 수를 나타낸다.
SYSTEM_VERSION: 해당 8비트 필드는 전송되는 신호 포맷의 버전을 나타낸다. SYSTEM_VERSION은 주 버전 및 부 버전의 두 개의 4비트 필드로 분리된다.
주 버전: SYSTEM_VERSION 필드의 MSB인 4비트는 주 버전 정보를 나타낸다. 주 버전 필드에서의 변화는 호환이 불가능한 변화를 나타낸다. 디폴트 값은 0000이다. 해당 표준에서 서술된 버전에 대해, 값이 0000으로 설정된다.
부 버전: SYSTEM_VERSION 필드의 LSB인 4비트는 부 버전 정보를 나타낸다. 부 버전 필드에서의 변화는 호환이 가능하다.
CELL_ID: 이는 ATSC 네트워크에서 지리적 셀을 유일하게 식별하는 16비트 필드이다. ATSC 셀 커버리지는 퓨처캐스트 UTB 시스템당 사용되는 주파수 수에 따라 하나 이상의 주파수로 구성될 수 있다. CELL_ID의 값이 알려지지 않거나 특정되지 않으면, 해당 필드는 0으로 설정된다.
NETWORK_ID: 이는 현 ATSC 네트워크를 유일하게 식별하는 16비트 필드이다.
SYSTEM_ID: 해당 16비트 필드는 ATSC 네트워크 내에서 퓨처캐스트 UTB 시스템을 유일하게 식별한다. 퓨처캐스트 UTB 시스템은 입력이 하나 이상의 입력 스트림(TS, IP, GS)이고 출력이 RF 신호인 지상파 방송 시스템이다. 퓨처캐스트 UTB 시스템은 존재한다면 FEF 및 하나 이상의 피지컬 프로파일을 전달한다. 동일한 퓨처캐스트 UTB 시스템은 서로 다른 입력 스트림을 전달하고 서로 다른 지리적 영역에서 서로 다른 RF를 사용할 수 있어, 로컬 서비스 삽입을 허용한다. 프레임 구조 및 스케줄링은 하나의 장소에서 제어되고, 퓨처캐스트 UTB 시스템 내에서 모든 전송에 대해 동일하다. 하나 이상의 퓨처캐스트 UTB 시스템은 모두 동일한 피지컬 구조 및 구성을 갖는다는 동일한 SYSTEM_ID 의미를 가질 수 있다.
다음의 루프(loop)는 각 프레임 타입의 길이 및 FRU 구성을 나타내는 FRU_PHY_PROFILE, FRU_FRAME_LENGTH, FRU_GI_FRACTION, RESERVED로 구성된다. 루프(loop) 사이즈는 FRU 내에서 4개의 피지컬 프로파일(FEF 포함)이 시그널링되도록 고정된다. NUM_FRAME_FRU가 4보다 작으면, 사용되지 않는 필드는 제로로 채워진다.
FRU_PHY_PROFILE: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임(i는 루프(loop) 인덱스)의 피지컬 프로파일 타입을 나타낸다. 해당 필드는 표 8에 나타낸 것과 동일한 시그널링 포맷을 사용한다.
FRU_FRAME_LENGTH: 해당 2비트 필드는 관련된 FRU의 (i+1)번째 프레임의 길이를 나타낸다. FRU_GI_FRACTION와 함께 FRU_FRAME_LENGTH를 사용하면, 프레임 듀레이션의 정확한 값이 얻어질 수 있다.
FRU_GI_FRACTION: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임의 가드 인터벌 일부 값을 나타낸다. FRU_GI_FRACTION은 표 7에 따라 시그널링 된다.
RESERVED: 해당 4비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음의 필드는 PLS2 데이터를 디코딩하기 위한 파라미터를 제공한다.
PLS2_FEC_TYPE: 해당 2비트 필드는 PLS2 보호에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다. LDPC 코드에 대한 자세한 내용은 후술한다.
PLS2_MOD: 해당 3비트 필드는 PLS2에 의해 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
PLS2_SIZE_CELL: 해당 15비트 필드는 현 프레임 그룹에서 전달되는 PLS2에 대한 모든 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal
_partial_block를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_STAT_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_DYN_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
PLS2_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 현 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 부분 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal
_partial_block를 나타낸다. 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_FEC_TYPE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다.
PLS2_NEXT_MOD: 해당 3비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
PLS2_NEXT_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 다음 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
PLS2_NEXT_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 다음 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 전체 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal
_full_block를 나타낸다. 다음 프레임 그룹에서 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_REP_STAT_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
PLS2_NEXT_REP_DYN_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
PLS2_AP_MODE: 해당 2비트 필드는 현 프레임 그룹에서 PLS2에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 아래의 표 12는 해당 필드의 값을 제공한다. 해당 필드의 값이 00으로 설정되면, 현 프레임 그룹에서 추가 패리티가 PLS2에 대해 사용되지 않는다.
PLS2_AP_SIZE_CELL: 해당 15비트 필드는 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_AP_MODE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2 시그널링에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 표 12는 해당 필드의 값을 정의한다.`
PLS2_NEXT_AP_SIZE_CELL: 해당 15비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
RESERVED: 해당 32비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
CRC_32: 전체 PLS1 시그널링에 적용되는 32비트 에러 검출 코드
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 14는 PLS2 데이터의 PLS2-STAT 데이터를 나타낸다. PLS2-STAT 데이터는 프레임 그룹 내에서 동일한 반면, PLS2-DYN 데이터는 현 프레임에 대해 특정한 정보를 제공한다.
PLS2-STAT 데이터의 필드에 대해 다음에 구체적으로 설명한다.
FIC_FLAG: 해당 1비트 필드는 FIC가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, FIC는 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, FIC는 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
AUX_FLAG: 해당 1비트 필드는 보조 스트림이 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, 보조 스트림은 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, 보조 프레임은 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
NUM_DP: 해당 6비트 필드는 현 프레임 내에서 전달되는 데이터 파이프의 수를 나타낸다. 해당 필드의 값은 1에서 64 사이이고, 데이터 파이프의 수는 NUM_DP+1이다.
DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 유일하게 식별한다.
DP_TYPE: 해당 3비트 필드는 데이터 파이프의 타입을 나타낸다. 이는 아래의 표 13에 따라 시그널링 된다.
DP_GROUP_ID: 해당 8비트 필드는 현 데이터 파이프가 관련되어 있는 데이터 파이프 그룹을 식별한다. 이는 수신기가 동일한 DP_GROUP_ID를 갖게 되는 특정 서비스와 관련되어 있는 서비스 컴포넌트의 데이터 파이프에 접속하는 데 사용될 수 있다.
BASE_DP_ID: 해당 6비트 필드는 관리 계층에서 사용되는 (PSI/SI와 같은) 서비스 시그널링 데이터를 전달하는 데이터 파이프를 나타낸다. BASE_DP_ID에 의해 나타내는 데이터 파이프는 서비스 데이터와 함께 서비스 시그널링 데이터를 전달하는 노멀 데이터 파이프이거나, 서비스 시그널링 데이터만을 전달하는 전용 데이터 파이프일 수 있다.
DP_FEC_TYPE: 해당 2비트 필드는 관련된 데이터 파이프에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 아래의 표 14에 따라 시그널링 된다.
DP_COD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 코드 레이트(code rate)을 나타낸다. 코드 레이트(code rate)은 아래의 표 15에 따라 시그널링 된다.
DP_MOD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 변조를 나타낸다. 변조는 아래의 표 16에 따라 시그널링 된다.
DP_SSD_FLAG: 해당 1비트 필드는 SSD 모드가 관련된 데이터 파이프에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, SSD는 사용된다. 해당 필드의 값이 0으로 설정되면, SSD는 사용되지 않는다.
다음의 필드는 PHY_PROFILE가 어드벤스 프로파일을 나타내는 010과 동일할 때에만 나타난다.
DP_MIMO: 해당 3비트 필드는 어떤 타입의 MIMO 인코딩 처리가 관련된 데이터 파이프에 적용되는지 나타낸다. MIMO 인코딩 처리의 타입은 아래의 표 17에 따라 시그널링 된다.
DP_TI_TYPE: 해당 1비트 필드는 타임 인터리빙의 타입을 나타낸다. 0의 값은 하나의 타임 인터리빙 그룹이 하나의 프레임에 해당하고 하나 이상의 타임 인터리빙 블록을 포함하는 것을 나타낸다. 1의 값은 하나의 타임 인터리빙 그룹이 하나보다 많은 프레임으로 전달되고 하나의 타임 인터리빙 블록만을 포함하는 것을 나타낸다.
DP_TI_LENGTH: 해당 2비트 필드(허용된 값은 1, 2, 4, 8뿐이다)의 사용은 다음과 같은 DP_TI_TYPE 필드 내에서 설정되는 값에 의해 결정된다.
DP_TI_TYPE의 값이 1로 설정되면, 해당 필드는 각각의 타임 인터리빙 그룹이 매핑되는 프레임의 수인 PI를 나타내고, 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록이 존재한다 (NTI=1). 해당 2비트 필드로 허용되는 PI의 값은 아래의 표 18에 정의된다.
DP_TI_TYPE의 값이 0으로 설정되면, 해당 필드는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 NTI를 나타내고, 프레임당 하나의 타임 인터리빙 그룹이 존재한다 (PI=1). 해당 2비트 필드로 허용되는 PI의 값은 아래의 표 18에 정의된다.
DP_FRAME_INTERVAL: 해당 2비트 필드는 관련된 데이터 파이프에 대한 프레임 그룹 내에서 프레임 간격(IJUMP)을 나타내고, 허용된 값은 1, 2, 4, 8 (해당하는 2비트 필드는 각각 00, 01, 10, 11)이다. 프레임 그룹의 모든 프레임에 나타나지 않는 데이터 파이프에 대해, 해당 필드의 값은 순차적인 프레임 사이의 간격과 동일하다. 예를 들면, 데이터 파이프가 1, 5, 9, 13 등의 프레임에 나타나면, 해당 필드의 값은 4로 설정된다. 모든 프레임에 나타나는 데이터 파이프에 대해, 해당 필드의 값은 1로 설정된다.
DP_TI_BYPASS: 해당 1비트 필드는 타임 인터리버(5050)의 가용성을 결정한다. 데이터 파이프에 대해 타임 인터리빙이 사용되지 않으면, 해당 필드 값은 1로 설정된다. 반면, 타임 인터리빙이 사용되면, 해당 필드 값은 0으로 설정된다.
DP_FIRST_FRAME_IDX: 해당 5비트 필드는 현 데이터 파이프가 발생하는 슈퍼 프레임의 첫 번째 프레임의 인덱스를 나타낸다. DP_FIRST_FRAME_IDX의 값은 0에서 31 사이다.
DP_NUM_BLOCK_MAX: 해당 10비트 필드는 해당 데이터 파이프에 대한 DP_NUM_BLOCKS의 최대값을 나타낸다. 해당 필드의 값은 DP_NUM_BLOCKS와 동일한 범위를 갖는다.
DP_PAYLOAD_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드 데이터의 타입을 나타낸다. DP_PAYLOAD_TYPE은 아래의 표 19에 따라 시그널링 된다.
DP_INBAND_MODE: 해당 2비트 필드는 현 데이터 파이프가 인 밴드(In-band) 시그널링 정보를 전달하는지 여부를 나타낸다. 인 밴드(In-band) 시그널링 타입은 아래의 표 20에 따라 시그널링 된다.
DP_PROTOCOL_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드의 프로토콜 타입을 나타낸다. 페이로드의 프로토콜 타입은 입력 페이로드 타입이 선택되면 아래의 표 21에 따라 시그널링 된다.
DP_CRC_MODE: 해당 2비트 필드는 CRC 인코딩이 인풋 포맷 블록에서 사용되는지 여부를 나타낸다. CRC 모드는 아래의 표 22에 따라 시그널링 된다.
DNP_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 널 패킷 삭제 모드를 나타낸다. DNP_MODE는 아래의 표 23에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, DNP_MODE는 00의 값으로 설정된다.
ISSY_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 ISSY 모드를 나타낸다. ISSY_MODE는 아래의 표 24에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, ISSY_MODE는 00의 값으로 설정된다.
HC_MODE_TS: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 TS 헤더 압축 모드를 나타낸다. HC_MODE_TS는 아래의 표 25에 따라 시그널링 된다.
HC_MODE_IP: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 IP ('01')로 설정되는 경우에 IP 헤더 압축 모드를 나타낸다. HC_MODE_IP는 아래의 표 26에 따라 시그널링 된다.
PID: 해당 13비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되고 HC_MODE_TS가 01 또는 10으로 설정되는 경우에 TS 헤더 압축을 위한 PID 수를 나타낸다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 FIC_FLAG가 1과 동일할 때만 나타난다.
FIC_VERSION: 해당 8비트 필드는 FIC의 버전 넘버를 나타낸다.
FIC_LENGTH_BYTE: 해당 13비트 필드는 FIC의 길이를 바이트 단위로 나타낸다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 AUX_FLAG가 1과 동일할 때만 나타난다.
NUM_AUX: 해당 4비트 필드는 보조 스트림의 수를 나타낸다. 제로는 보조 스트림이 사용되지 않는 것을 나타낸다.
AUX_CONFIG_RFU: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
AUX_STREAM_TYPE: 해당 4비트는 현 보조 스트림의 타입을 나타내기 위한 추후 사용을 위해 리저브드(reserved)된다.
AUX_PRIVATE_CONFIG: 해당 28비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 PLS2 데이터의 PLS2-DYN을 나타낸다. PLS2-DYN 데이터의 값은 하나의 프레임 그룹의 듀레이션 동안 변화할 수 있는 반면, 필드의 사이즈는 일정하다.
PLS2-DYN 데이터의 필드의 구체적인 내용은 다음과 같다.
FRAME_INDEX: 해당 5비트 필드는 슈퍼 프레임 내에서 현 프레임의 프레임 인덱스를 나타낸다. 슈퍼 프레임의 첫 번째 프레임의 인덱스는 0으로 설정된다.
PLS_CHANGE_COUNTER: 해당 4비트 필드는 구성이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 1의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
FIC_CHANGE_COUNTER: 해당 4비트 필드는 구성(즉, FIC의 콘텐츠)이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 0001의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
RESERVED: 해당 16비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 현 프레임에서 전달되는 데이터 파이프와 관련된 파라미터를 설명하는 NUM_DP에서의 루프(loop)에 나타난다.
DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 데이터 파이프를 유일하게 나타낸다.
DP_START: 해당 15비트 (또는 13비트) 필드는 DPU 어드레싱(addressing) 기법을 사용하여 데이터 파이프의 첫 번째의 시작 위치를 나타낸다. DP_START 필드는 아래의 표 27에 나타낸 바와 같이 피지컬 프로파일 및 FFT 사이즈에 따라 다른 길이를 갖는다.
DP_NUM_BLOCK: 해당 10비트 필드는 현 데이터 파이프에 대한 현 타임 인터리빙 그룹에서 FEC 블록의 수를 나타낸다. DP_NUM_BLOCK의 값은 0에서 1023 사이에 있다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음의 필드는 EAC와 관련된 FIC 파라미터를 나타낸다.
EAC_FLAG: 해당 1비트 필드는 현 프레임에서 EAC의 존재를 나타낸다. 해당 비트는 프리앰블에서 EAC_FLAG와 같은 값이다.
EAS_WAKE_UP_VERSION_NUM: 해당 8비트 필드는 자동 활성화 지시의 버전 넘버를 나타낸다.
EAC_FLAG 필드가 1과 동일하면, 다음의 12비트가 EAC_LENGTH_BYTE 필드에 할당된다. EAC_FLAG 필드가 0과 동일하면, 다음의 12비트가 EAC_COUNTER에 할당된다.
EAC_LENGTH_BYTE: 해당 12비트 필드는 EAC의 길이를 바이트로 나타낸다.
EAC_COUNTER: 해당 12비트 필드는 EAC가 도달하는 프레임 전의 프레임의 수를 나타낸다.
다음 필드는 AUX_FLAG 필드가 1과 동일한 경우에만 나타난다.
AUX_PRIVATE_DYN: 해당 48비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다. 해당 필드의 의미는 설정 가능한 PLS2-STAT에서 AUX_STREAM_TYPE의 값에 의존한다.
CRC_32: 전체 PLS2에 적용되는 32비트 에러 검출 코드.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical) 구조를 나타낸다.
전술한 바와 같이, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 더미 셀은 프레임에서 OFDM 심볼의 액티브(active) 캐리어에 매핑된다. PLS1 및 PLS2는 처음에 하나 이상의 FSS에 매핑된다. 그 후, EAC가 존재한다면 EAC 셀은 바로 뒤따르는 PLS 필드에 매핑된다. 다음에 FIC가 존재한다면 FIC 셀이 매핑된다. 데이터 파이프는 PLS 다음에 매핑되거나, EAC 또는 FIC가 존재하는 경우, EAC 또는 FIC 이후에 매핑된다. 타입 1 데이터 파이프가 처음에 매핑되고, 타입 2 데이터 파이프가 다음에 매핑된다. 데이터 파이프의 타입의 구체적인 내용은 후술한다. 일부 경우, 데이터 파이프는 EAS에 대한 일부 특수 데이터 또는 서비스 시그널링 데이터를 전달할 수 있다. 보조 스트림 또는 스트림은 존재한다면 데이터 파이프를 다음에 매핑되고 여기에는 차례로 더미 셀이 뒤따른다. 전술한 순서, 즉, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀의 순서로 모두 함께 매핑하면 프레임에서 셀 용량을 정확히 채운다.
도 17은 본 발명의 일 실시예에 따른 PLS 매핑을 나타낸다.
PLS 셀은 FSS의 액티브(active) 캐리어에 매핑된다. PLS가 차지하는 셀의 수에 따라, 하나 이상의 심볼이 FSS로 지정되고, FSS의 수 NFSS는 PLS1에서의 NUM_FSS에 의해 시그널링된다. FSS는 PLS 셀을 전달하는 특수한 심볼이다. 경고성 및 지연 시간(latency)은 PLS에서 중대한 사안이므로, FSS는 높은 파일럿 밀도를 가지고 있어 고속 동기화 및 FSS 내에서의 주파수만의 인터폴레이션(interpoloation, 보간)을 가능하게 한다.
PLS 셀은 도 17의 예에 나타낸 바와 같이 하향식으로 FSS의 액티브(active) 캐리어에 매핑된다. PLS1 셀은 처음에 첫 FSS의 첫 셀부터 셀 인덱스의 오름차순으로 매핑된다. PLS2 셀은 PLS1의 마지막 셀 직후에 뒤따르고, 매핑은 첫 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 PLS 셀의 총 수가 하나의 FSS의 액티브(active) 캐리어의 수를 초과하면, 매핑은 다음 FSS로 진행되고 첫 FSS와 완전히 동일한 방식으로 계속된다.
PLS 매핑이 완료된 후, 데이터 파이프가 다음에 전달된다. EAC, FIC 또는 둘 다 현 프레임에 존재하면, EAC 및 FIC는PLS와 노멀 데이터 파이프 사이에 배치된다.
도 18은 본 발명의 일 실시예에 따른 EAC 매핑을 나타낸다.
EAC는 EAS 메시지를 전달하는 전용 채널이고 EAS에 대한 데이터 파이프에 연결된다. EAS 지원은 제공되지만, EAC 자체는 모든 프레임에 존재할 수도 있고 존재하지 않을 수도 있다. EAC가 존재하는 경우, EAC는 PLS2 셀의 직후에 매핑된다. PLS 셀을 제외하고 FIC, 데이터 파이프, 보조 스트림 또는 더미 셀 중 어느 것도 EAC 앞에 위치하지 않는다. EAC 셀의 매핑 절차는 PLS와 완전히 동일하다.
EAC 셀은 도 18의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. EAS 메시지 크기에 따라, 도 18에 나타낸 바와 같이 EAC 셀은 적은 심볼을 차지할 수 있다.
EAC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 EAC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, EAC 매핑은 다음 심볼로 진행되며, FSS와 완전히 동일한 방식으로 계속된다. 이 경우 EAC의 매핑이 이루어지는 다음 심볼은 노멀 데이터 심볼이고, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
EAC 매핑이 완료된 후, 존재한다면 FIC가 다음에 전달된다. FIC가 전송되지 않으면(PLS2 필드에서 시그널링으로), 데이터 파이프가 EAC의 마지막 셀 직후에 뒤따른다.
도 19는 본 발명의 일 실시예에 따른 FIC 매핑을 나타낸다.
(a)는 EAC 없이 FIC 셀의 매핑의 예를 나타내고, (b)는 EAC와 함께 FIC 셀의 매핑의 예를 나타낸다.
FIC는 고속 서비스 획득 및 채널 스캔을 가능하게 하기 위해 계층간 정보(cross-layer information)를 전달하는 전용 채널이다. 해당 정보는 주로 데이터 파이프 사이의 채널 바인딩 (channel binding) 정보 및 각 방송사의 서비스를 포함한다. 고속 스캔을 위해, 수신기는 FIC를 디코딩하고 방송사 ID, 서비스 수, BASE_DP_ID와 같은 정보를 획득할 수 있다. 고속 서비스 획득을 위해, FIC뿐만 아니라 베이스 데이터 파이프도 BASE_DP_ID를 이용해서 디코딩 될 수 있다. 베이스 데이터 파이프가 전송하는 콘텐트를 제외하고, 베이스 데이터 파이프는 노멀 데이터 파이프와 정확히 동일한 방식으로 인코딩되어 프레임에 매핑된다. 따라서, 베이스 데이터 파이프에 대한 추가 설명이 필요하지 않다. FIC 데이터가 생성되어 관리 계층에서 소비된다. FIC 데이터의 콘텐트는 관리 계층 사양에 설명된 바와 같다.
FIC 데이터는 선택적이고, FIC의 사용은 PLS2의 스태틱(static, 정적)인 부분에서 FIC_FLAG 파라미터에 의해 시그널링 된다. FIC가 사용되면, FIC_FLAG는 1로 설정되고, FIC에 대한 시그널링 필드는 PLS2의 스태틱(static, 정적)인 부분에서 정의된다. 해당 필드에서 시그널링되는 것은 FIC_VERSION이고, FIC_LENGTH_BYTE. FIC는 PLS2와 동일한 변조, 코딩, 타임 인터리빙 파라미터를 사용한다. FIC는 PLS2_MOD 및 PLS2_FEC와 같은 동일한 시그널링 파라미터를 공유한다. FIC 데이터는 존재한다면 PLS2 후에 매핑되거나, EAC가 존재하는 경우 EAC 직후에 매핑된다. 노멀 데이터 파이프, 보조 스트림, 또는 더미 셀 중 어느 것도 FIC 앞에 위치하지 않는다. FIC 셀을 매핑하는 방법은 EAC와 완전히 동일하고, 이는 다시 PLS와 동일하다.
PLS 후의 EAC가 존재하지 않는 경우, FIC 셀은 (a)의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. FIC 데이터 사이즈에 따라, (b)에 나타낸 바와 같이, FIC 셀은 수 개의 심볼에 대해서 매핑된다.
FIC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 FIC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, 나머지 FIC 셀의 매핑은 다음 심볼로 진행되며 이는 FSS와 완전히 동일한 방식으로 계속된다. 이 경우, FIC가 매핑되는 다음 심볼은 노멀 데이터 심볼이며, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
EAS 메시지가 현 프레임에서 전송되면, EAC는 FIC 보다 먼저 매핑되고 (b)에 나타낸 바와 같이 EAC의 다음 셀부터 FIC 셀은 셀 인덱스의 오름차순으로 매핑된다.
FIC 매핑이 완료된 후, 하나 이상의 데이터 파이프가 매핑되고, 이후 존재한다면 보조 스트림, 더미 셀이 뒤따른다.
도 20은 본 발명의 일 실시예에 따른 데이터 파이프의 타입을 나타낸다.
(a)는 타입 1 데이터 파이프를 나타내고, (b)는 타입 2 데이터 파이프를 나타낸다.
선행하는 채널, 즉 PLS, EAC, FIC가 매핑된 후, 데이터 파이프의 셀이 매핑된다. 데이터 파이프는 매핑 방법에 따라 두 타입 중 하나로 분류된다.
타입 1 데이터 파이프: 데이터 파이프가 TDM에 의해 매핑된다.
타입 2 데이터 파이프: 데이터 파이프가 FDM에 의해 매핑된다.
데이터 파이프의 타입은 PLS2의 스태틱(static, 정적)인 부분에서 DP_TYPE 필드에 의해 나타낸다. 도 20은 타입 1 데이터 파이프 및 타입 2 데이터 파이프의 매핑 순서를 나타낸다. 타입 1 데이터 파이프는 우선 셀 인덱스의 오름차순으로 매핑된 후, 마지막 셀 인덱스에 도달한 후, 심볼 인덱스가 1씩 증가된다. 다음 심볼 내에서, 데이터 파이프는 p = 0을 시작으로 셀 인덱스의 오름차순으로 계속 매핑된다. 하나의 프레임에서 함께 매핑되는 다수의 데이터 파이프와 함께, 각각의 타입 1 데이터 파이프는 데이터 파이프의 TDM과 유사하게 시간으로 그루핑된다.
타입 2 데이터 파이프는 우선 심볼 인덱스의 오름차순으로 매핑되고, 프레임의 마지막 OFDM 심볼에 도달한 후, 셀 인덱스는 1씩 증가하고, 심볼 인덱스는 첫 번째 가용 심볼로 되돌아 간 후, 그 심볼 인덱스부터 증가한다. 하나의 프레임에서 다수의 데이터 파이프를 매핑한 후, 각각의 타입 2 데이터 파이프는 데이터 파이프의 FDM과 유사하게 주파수로 그루핑된다.
타입 1 데이터 파이프 및 타입 2 데이터 파이프는 필요시 프레임에서 공존할 수 있는데, 타입 1 데이터 파이프가 항상 타입 2 데이터 파이프에 선행한다는 제한이 있다. 타입 1 및 타입 2 데이터 파이프를 전달하는 OFDM 셀의 총 수는 데이터 파이프의 전송에 사용할 수 있는 OFDM 셀의 총 수를 초과할 수 없다.
이때, DDP1는 타입 1 데이터 파이프가 차지하는 OFDM 셀의 수에 해당하고, DDP2는 타입 2 데이터 파이프가 차지하는 셀의 수에 해당한다. PLS, EAC, FIC가 모두 타입 1 데이터 파이프와 마찬가지 방식으로 매핑되므로, PLS, EAC, FIC는 모두 "타입 1 매핑 규칙"에 따른다. 따라서, 대체로 타입 1 매핑이 항상 타입 2 매핑에 선행한다.
도 21은 본 발명의 일 실시예에 따른 데이터 파이프 매핑을 나타낸다.
(a)는 타입 1 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타내고, (b)는 타입 2 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타낸다.
타입 1 데이터 파이프(0, …, DDP1-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 1 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 1 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
EAC 및 FIC 없이, 어드레스 0은 마지막 FSS에서 PLS를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. EAC가 전송되고, FIC가 해당하는 프레임에 없으면, 어드레스 0은 EAC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. FIC가 해당하는 프레임에서 전송되면, 어드레스 0은 FIC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. 타입 1 데이터 파이프에 대한 어드레스 0은 (a)에 나타낸 바와 같은 두 가지 서로 다른 경우를 고려해서 산출될 수 있다. (a)의 예에서, PLS, EAC, FIC는 모두 전송된다고 가정한다. EAC와 FIC 중 하나 또는 모두가 생략되는 경우로의 확장은 자명하다. (a)의 좌측에 나타낸 바와 같이 FIC까지 모든 셀을 매핑한 후에 FSS에 남아 있는 셀이 있으면.
타입 2 데이터 파이프(0, …, DDP2-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 2 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 2 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
(b)에 나타낸 바와 같이, 세 가지 약간 다른 경우가 가능하다. (b)의 좌측에 나타낸 첫 번째 경우에, 마지막 FSS에 있는 셀은 타입 2 데이터 파이프 매핑에 사용될 수 있다. 중앙에 나타낸 두 번째 경우에, FIC는 노멀 심볼의 셀을 차지하지만, 해당 심볼에서의 FIC 셀의 수는 CFSS보다 크지 않다. (b)의 우측에 나타낸 세 번째 경우는 해당 심볼에 매핑된 FIC 셀의 수가 CFSS를 초과한다는 점을 제외하고 두 번째 경우와 동일하다.
PLS, EAC, FIC가 타입 1 데이터 파이프와 동일한 "타입 1 매핑 규칙"에 따르므로, 타입 1 데이터 파이프가 타입 2 데이터 파이프에 선행하는 경우로의 확장은 자명하다.
데이터 파이프 유닛(DPU)은 프레임에서 데이터 셀을 데이터 파이프에 할당하는 기본 단위이다.
DPU는 프레임에서 데이터 파이프의 위치를 찾아내기 위한 시그널링 단위로 정의된다. 셀 매퍼(7010)는 각각의 데이터 파이프에 대해 타임 인터리빙에 의해 생성된 셀을 매핑할 수 있다. 타임 인터리버(5050)는 일련의 타임 인터리빙 블록을 출력하고, 각각의 타임 인터리빙 블록은 XFECBLOCK의 가변 수를 포함하고, 이는 결국 셀의 집합으로 구성된다. XFECBLOCK에서의 셀의 수 Ncells는 FECBLOCK 사이즈, Nldpc, 컨스텔레이션 심볼당 전송되는 비트 수에 의존한다. DPU는 주어진 피지컬 프로파일에서 지원되는 XFECBLOCK에서의 셀의 수 Ncells의 모든 가능한 값의 최대 공약수로 정의된다. 셀에서의 DPU의 길이는 LDPU로 정의된다. 각각의 피지컬 프로파일은 FECBLOCK 사이즈의 서로 다른 조합 및 컨스텔레이션 심볼당 다른 비트 수를 지원하므로, LDPU는 피지컬 프로파일을 기초로 정의된다.
도 22는 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다.
도 22는 비트 인터리빙 전의 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다. 전술한 바와 같이, 데이터 FEC 인코더는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행할 수 있다. 도시된 FEC 구조는 FECBLOCK에 해당한다. 또한, FECBLOCK 및 FEC 구조는 LDPC 코드워드의 길이에 해당하는 동일한 값을 갖는다.
도 22에 도시된 바와 같이, BCH 인코딩이 각각의 BBF(Kbch 비트)에 적용된 후, LDPC 인코딩이 BCH - 인코딩된 BBF(Kldpc 비트 = Nbch 비트)에 적용된다.
Nldpc의 값은 64800 비트 (롱 FECBLOCK) 또는 16200 비트 (쇼트 FECBLOCK)이다.
아래의 표 28 및 표 29는 롱 FECBLOCK 및 쇼트 FECBLOCK 각각에 대한 FEC 인코딩 파라미터를 나타낸다.
BCH 인코딩 및 LDPC 인코딩의 구체적인 동작은 다음과 같다.
12-에러 정정 BCH 코드가 BBF의 외부 인코딩에 사용된다. 쇼트 FECBLOCK 및 롱 FECBLOCK에 대한 BBF 생성 다항식은 모든 다항식을 곱함으로써 얻어진다.
LDPC 코드는 외부 BCH 인코딩의 출력을 인코딩하는 데 사용된다. 완성된 Bldpc (FECBLOCK)를 생성하기 위해, Pldpc
(패리티 비트)가 각각의 Ildpc (BCH - 인코딩된 BBF)로부터 조직적으로 인코딩되고, Ildpc에 첨부된다. 완성된 Bldpc (FECBLOCK)는 다음의 수학식으로 표현된다.
롱 FECBLOCK 및 쇼트 FECBLOCK에 대한 파라미터는 위의 표 28 및 29에 각각 주어진다.
롱 FECBLOCK에 대해 Nldpc - Kldpc
패리티 비트를 계산하는 구체적인 절차는 다음과 같다.
1) 패리티 비트 초기화
2) 패리티 체크 매트릭스의 어드레스의 첫 번째 행에서 특정된 패리티 비트 어드레스에서 첫 번째 정보 비트 i0 누산(accumulate). 패리티 체크 매트릭스의 어드레스의 상세한 내용은 후술한다. 예를 들면, 비율 13/15에 대해,
3) 다음 359개의 정보 비트 is, s=1, 2, …, 359에 대해, 다음의 수학식을 이용하여 패리티 비트 어드레스에서 is 누산(accumulate).
여기서, x는 첫 번째 비트 i0에 해당하는 패리티 비트 누산기의 어드레스를 나타내고, Qldpc는 패리티 체크 매트릭스의 어드레서에서 특정된 코드 레이트(code rate) 의존 상수이다. 상기 예인, 비율 13/15에 대한, 따라서 정보 비트 i1에 대한 Qldpc = 24에 계속해서, 다음 동작이 실행된다.
4) 361번째 정보 비트 i360에 대해, 패리티 비트 누산기의 어드레스는 패리티 체크 매트릭스의 어드레스의 두 번째 행에 주어진다. 마찬가지 방식으로, 다음 359개의 정보 비트 is, s= 361, 362, …, 719에 대한 패리티 비트 누산기의 어드레스는 수학식 6을 이용하여 얻어진다. 여기서, x는 정보 비트 i360에 해당하는 패리티 비트 누산기의 어드레스, 즉 패리티 체크 매트릭스의 두 번째 행의 엔트리를 나타낸다.
5) 마찬가지 방식으로, 360개의 새로운 정보 비트의 모든 그룹에 대해, 패리티 체크 매트릭스의 어드레스로부터의 새로운 행은 패리티 비트 누산기의 어드레스를 구하는 데 사용된다.
모든 정보 비트가 이용된 후, 최종 패리티 비트가 다음과 같이 얻어진다.
6) i=1로 시작해서 다음 동작을 순차적으로 실행
여기서 pi, i=0,1,...Nldpc - Kldpc - 1의 최종 콘텐트는 패리티 비트 pi와 동일하다.
표 30을 표 31로 대체하고, 롱 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스를 쇼트 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스로 대체하는 것을 제외하고, 쇼트 FECBLOCK에 대한 해당 LDPC 인코딩 절차는 롱 FECBLOCK에 대한 t LDPC 인코딩 절차에 따른다.
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
LDPC 인코더의 출력은 비트 인터리빙되는데, 이는 QCB (quasi-cyclic block) 인터리빙 및 내부 그룹 인터리빙이 뒤따르는 패리티 인터리빙으로 구성된다.
(a)는 QCB 인터리빙을 나타내고, (b)는 내부 그룹 인터리빙을 나타낸다.
FECBLOCK은 패리티 인터리빙될 수 있다. 패리티 인터리빙의 출력에서, LDPC 코드워드는 롱 FECBLOCK에서 180개의 인접하는 QCB으로 구성되고, 쇼트 FECBLOCK에서 45개의 인접하는 QCB으로 구성된다. 롱 또는 쇼트 FECBLOCK에서의 각각의 QCB는 360비트로 구성된다. 패리티 인터리빙된 LDPC 코드워드는 QCB 인터리빙에 의해 인터리빙된다. QCB 인터리빙의 단위는 QCB이다. 패리티 인터리빙의 출력에서의 QCB는 도 23에 나타낸 바와 같이 QCB 인터리빙에 의해 퍼뮤테이션되는데, 여기서 FECBLOCK 길이에 따라 Ncells = 64800/ 또는 16200/이다. QCB 인터리빙 패턴은 변조 타입 및 LDPC 코드 레이트(code rate)의 각 조합에 고유하다.
내부 그룹 인터리빙 과정은 QCB 인터리빙 출력의 NQCB
_
IG개의 QCB로 실행된다. 내부 그룹 인터리빙은 360개의 열 및 NQCB
_
IG개의 행을 이용해서 내부 그룹의 비트를 기입하고 판독하는 과정을 포함한다. 기입 동작에서, QCB 인터리빙 출력으로부터의 비트가 행 방향으로 기입된다. 판독 동작은 열 방향으로 실행되어 각 행에서 m개의 비트를 판독한다. 여기서 m은 NUC의 경우 1과 같고 NUQ의 경우 2와 같다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 24에서, (a)는 8 및 12 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타내고, (b)는 10 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타낸다.
비트 인터리빙 출력의 각각의 셀 워드(c0,l, c1,l, …, cnmod
-
1,l)는 하나의 XFECBLOCK에 대한 셀-워드 디멀티플렉싱 과정을 설명하는 (a)에 나타낸 바와 같이 (d1,0,m, d1,1,m…, d1,nmod-1,m) 및 (d2,0,m, d2,1,m…, d2,nmod-1,m)로 디멀티플렉싱된다.
MIMO 인코딩을 위해 다른 타입의 NUQ를 이용하는 10 bpcu MIMO 경우에, NUQ-1024에 대한 비트 인터리버가 재사용된다. 비트 인터리버 출력의 각각의 셀 워드 (c0,l, c1,l, …, c9,l)는 (b)에 나타낸 바와 같이 (d1,
0,m, d1,1,m…, d1,3,m) 및 (d2,
0,m, d2,1,m…, d2,5,m)로 디멀티플렉싱된다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
(a) 내지 (c)는 타임 인터리빙 모드의 예를 나타낸다.
타임 인터리버는 데이터 파이프 레벨에서 동작한다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다.
PLS2-STAT 데이터의 일부에 나타나는 다음의 파라미터는 타임 인터리빙을 구성한다.
DP_TI_TYPE (허용된 값: 0 또는 1): 타임 인터리빙 모드를 나타낸다. 0은 타임 인터리빙 그룹당 다수의 타임 인터리빙 블록(하나 이상의 타임 인터리빙 블록)을 갖는 모드를 나타낸다. 이 경우, 하나의 타임 인터리빙 그룹은 하나의 프레임에 (프레임간 인터리빙 없이) 직접 매핑된다. 1은 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록만을 갖는 모드를 나타낸다. 이 경우, 타임 인터리빙 블록은 하나 이상의 프레임에 걸쳐 확산된다(프레임간 인터리빙).
DP_TI_LENGTH: DP_TI_TYPE = '0'이면, 해당 파라미터는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 NTI이다. DP_TI_TYPE = '1'인 경우, 해당 파라미터는 하나의 타임 인터리빙 그룹으로부터 확산되는 프레임의 수 PI이다.
DP_NUM_BLOCK_MAX (허용된 값: 0 내지 1023): 타임 인터리빙 그룹당 XFECBLOCK의 최대 수를 나타낸다.
DP_FRAME_INTERVAL (허용된 값: 1, 2, 4, 8): 주어진 피지컬 프로파일의 동일한 데이터 파이프를 전달하는 두 개의 순차적인 프레임 사이의 프레임의 수 IJUMP를 나타낸다.
DP_TI_BYPASS (허용된 값: 0 또는 1): 타임 인터리빙이 데이터 프레임에 이용되지 않으면, 해당 파라미터는 1로 설정된다. 타임 인터리빙이 이용되면, 0으로 설정된다.
추가로, PLS2-DYN 데이터로부터의 파라미터 DP_NUM_BLOCK은 데이터 그룹의 하나의 타임 인터리빙 그룹에 의해 전달되는 XFECBLOCK의 수를 나타낸다.
타임 인터리빙이 데이터 프레임에 이용되지 않으면, 다음의 타임 인터리빙 그룹, 타임 인터리빙 동작, 타임 인터리빙 모드는 고려되지 않는다. 그러나 스케줄러부터의 다이나믹(dynamic, 동적) 구성 정보를 위한 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 여전히 필요하다. 각각의 데이터 파이프에서, SSD/MIMO 인코딩으로부터 수신한 XFECBLOCK은 타임 인터리빙 그룹으로 그루핑된다. 즉, 각각의 타임 인터리빙 그룹은 정수 개의 XFECBLOCK의 집합이고, 다이나믹(dynamic, 동적)으로 변화하는 수의 XFECBLOCK을 포함할 것이다. 인덱스 n의 타임 인터리빙 그룹에 있는 XFECBLOCK의 수는 NxBLOCK
_Group(n)로 나타내고, PLS2-DYN 데이터에서 DP_NUM_BLOCK으로 시그널링된다. 이때, NxBLOCK
_Group(n)은 최소값 0에서 가장 큰 값이 1023인 최대값 NxBLOCK
_Group_MAX (DP_NUM_BLOCK_MAX에 해당)까지 변화할 수 있다.
각각의 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 PI개의 프레임에 걸쳐 확산된다. 또한 각각의 타임 인터리빙 그룹은 하나 이상(NTI개)의 타임 인터리빙 블록으로 분리된다. 여기서 각각의 타임 인터리빙 블록은 타임 인터리버 메모리의 하나의 사용에 해당한다. 타임 인터리빙 그룹 내의 타임 인터리빙 블록은 약간의 다른 수의 XFECBLOCK을 포함할 수 있다. 타임 인터리빙 그룹이 다수의 타임 인터리빙 블록으로 분리되면, 타임 인터리빙 그룹은 하나의 프레임에만 직접 매핑된다. 아래의 표 33에 나타낸 바와 같이, 타임 인터리빙에는 세 가지 옵션이 있다(타임 인터리빙을 생략하는 추가 옵션 제외).
각각의 데이터 파이프에서, 타임 인터리빙 메모리는 입력된 XFECBLOCK (SSD/MIMO 인코딩 블록으로부터 출력된 XFECBLOCK)을 저장한다. 입력된 XFECBLOCK은 로 정의된다고 가정한다. 여기서,는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 r번째 XFECBLOCK의 q번째 셀이고, 다음과 같은 SSD 및 MIMO 인코딩의 출력을 나타낸다.
또한, 타임 인터리버(5050)로부터 출력된 XFECBLOCK은 로 정의된다고 가정한다. 여기서,는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 i번째() 출력 셀이다.
일반적으로, 타임 인터리버는 프레임 생성 과정 이전에 데이터 파이프 데이터에 대한 버퍼로도 작용할 것이다. 이는 각각의 데이터 파이프에 대해 2개의 메모리 뱅크로 달성된다. 첫 번째 타임 인터리빙 블록은 첫 번째 뱅크에 기입된다. 첫 번째 뱅크에서 판독되는 동안 두 번째 타임 인터리빙 블록이 두 번째 뱅크에 기입된다.
타임 인터리빙은 트위스트된 행-열 블록 인터리버이다. n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에 대해, 열의 수 Nc가 와 동일한 반면, 타임 인터리빙 메모리의 행의 수 Nr는 셀의 수 Ncell와 동일하다(즉, Nr=Ncell).
도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.
도 26(a)는 타임 인터리버에서 기입 동작을 나타내고, 도 26(b)는 타임 인터리버에서 판독 동작을 나타낸다. (a)에 나타낸 바와 같이, 첫 번째 XFECBLOCK은 타임 인터리빙 메모리의 첫 번째 열에 열 방향으로 기입되고, 두 번째 XFECBLOCK은 다음 열에 기입되고, 이러한 동작이 이어진다. 그리고 인터리빙 어레이에서, 셀이 대각선 방향으로 판독된다. (b)에 나타낸 바와 같이 첫 번째 행으로부터 (가장 왼쪽 열을 시작으로 행을 따라 오른쪽으로) 마지막 행까지 대각선 방향 판독이 진행되는 동안, 개의 셀이 판독된다. 구체적으로, 이 순차적으로 판독될 타임 인터리빙 메모리 셀 위치라고 가정하면, 이러한 인터리빙 어레이에서의 판독 동작은 아래 식에서와 같이 행 인덱스 , 열 인덱스 , 관련된 트위스트 파라미터 를 산출함으로써 실행된다.
도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.
변수 는 보다 작거나 같을 것이다. 따라서, 에 상관없이 수신기 측에서 단일 메모리 디인터리빙을 달성하기 위해, 트위스트된 행-열 블록 인터리버용 인터리빙 어레이는 가상 XFECBLOCK을 타임 인터리빙 메모리에 삽입함으로써 의 크기로 설정되고, 판독 과정은 다음 식과 같이 이루어진다.
타임 인터리빙 그룹의 수는 3으로 설정된다. 타임 인터리버의 옵션은 DP_TI_TYPE='0', DP_FRAME_INTERVAL='1', DP_TI_LENGTH='1', 즉 NTI=1, IJUMP=1, PI=1에 의해 PLS2-STAT 데이터에서 시그널링된다. 각각 Ncells = 30인 XFECBLOCK의 타임 인터리빙 그룹당 수는 각각의 NxBLOCK_TI(0,0) = 3, NxBLOCK_TI(1,0) = 6, NxBLOCK_TI(2,0) = 5에 의해 PLS2-DYN 데이터에서 시그널링된다. XFECBLOCK의 최대 수는 NxBLOCK_Group_MAX에 의해 PLS2-STAT 데이터에서 시그널링 되고, 이는 로 이어진다.
도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 판독 패턴을 나타낸다.
더 구체적으로, 도 28은 파라미터 및 Sshift=(7-1)/2=3을 갖는 각각의 인터리빙 어레이로부터의 대각선 방향 판독 패턴을 나타낸다. 이때 위에 유사 코드로 나타낸 판독 과정에서, 이면, Vi의 값이 생략되고, Vi의 다음 계산값이 사용된다.
도 29는 본 발명의 일 실시예에 따른 각각의 인터리빙 어레이로부터의 인터리빙된 XFECBLOCK을 나타낸다.
이하에서는 본 발명의 일 실시예에 따른 비트 인터리버 5020에 대해 설명한다.
상술한 바와 같이 본 발명의 일 실시예에 따른 비트 인터리버 5020는 상술한 바와 같이 데이터 FEC 인코더 5010와 컨스텔레이션 매퍼 5030 사이에 위치할 수 있으며, LDPC 인코딩되어 출력되는 비트들을 수신단에서의 LDPC 디코딩을 고려하여 컨스텔레이션 매퍼 5030의 서로 다른 신뢰성을 갖는 비트 포지션과 연결시키는 역할을 수행할 수 있다.
본 발명의 일 실시예에 따른 비트 인터리버 5020는 도 23에서 설명한 바와 같이, 패리티 인터리빙, QCB 인터리빙 및 내부 그룹 인터리빙 (inner group interleaving 또는 inner-group interleaving)을 이용하여 입력 비트들을 인터리빙할 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 비트 인터리버 5020는 LDPC 코드 및 모듈레이션 스킴 (modulation scheme 또는 변조 방식)에 최적화되도록 설계되어 있다. 따라서 본 발명에서는 LDPC 코드워드 길이가 64K 및 16K 인 경우와 모듈레이션 스킴이 QPSK, NUC-16, NUC-64, NUC-256, NUC1K의 조합을 위한 비트 인터리빙 및 비트 인터리빙 파라미터들을 제안한다.
도 30은 본 발명의 일 실시예에 따른 비트 인터리버를 나타낸 블록도이다.
도 30에 도시된 비트 인터리버는 상술한 비트 인터리버 5020의 일 실시예로서, 본 발명의 일 실시예에 따른 비트 인터리버는 패리티 인터리빙 (parity interleaving) 블록 (30000), QCB 인터리빙 블록 (30100) 및 블록 인터리빙 (block interleaving) 블록 (30200)을 포함할 수 있다. 본 발명의 일 실시예에 따른 QCB 인터리빙 블록 (30100)은 그룹-와이즈 (group-wise) 블록으로 호칭될 수도 있다. 이는 설계자의 의도에 따라 변경 가능하다.
이하 각 블록에 대해 설명한다.
패리티 인터리빙 블록 (30000)은 LDPC 인코딩 된 비트들 중 패리티 파트에 해당하는 비트들(FEC 블록의 패리티 비트들)이 QC(Quasi cyclic) 형태의 블록 또는 그룹을 형성할 수 있도록 인터리빙을 수행할 수 있다. 즉, 패리티 인터리빙 블록 (30000)은 패리티 인터리빙 후 QC 형태로 패리티 비트들을 인터리빙하고, LDPC QC 사이즈에 해당하는 비트들을 묶어 QC 블록들을 구성하여 출력할 수 있다. 패리티 인터리빙 블록 (30000)의 출력은 도 23에서 설명한 바와 같다.
QCB 인터리빙 블록 (30100)은 도 23에서 설명한 방식에 따라 QCB 인터리빙을 수행할 수 있다. 즉 도 23에서 설명한 바와 같이 패리티 인터리빙 블록 (30000)에서 출력한 복수개의 QC 블록들이 입력되면, QCB 인터리빙 블록 (30100)은 QC 블록들을 인터리빙 패턴 또는 인터리빙 시퀀스에 따라 인터리빙할 수 있다. 본 발명의 일 실시예에 따른 비트 인터리빙 패턴 또는 비트 인터리빙 시퀀스는 퍼뮤테이션 오더 (permutation order) 또는 퍼뮤테이션 시퀀스 (permutation sequence) 라고 호칭할 수 있다. 또한 본 발명의 일 실시예에 따른 QC 블록은 그룹(group)으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다. 본 발명의 일 실시예에 따른 퍼뮤테이션 오더는 각 LDPC 코드 레이트와 모듈레이션 타입의 결합에 따라 고유하게 결정될 수 있다. 또한 본 발명의 일 실시예에 따른 비트 인터리버가 다양한 방식의 블록 인터리빙을 수행하는 경우에도 퍼뮤테이션 오더에 따라 블록 인터리빙 방식과 관련없이 동일한 비트 시퀀스 출력이 가능하다.
본 발명에서는 64800 길이의 LDPC 블록의 경우 180개(=64800/360)의 QC 블록으로 구성되고, 16200 길이의 LDPC 블록의 경우는 45개의 QC 블록으로 구성되는 것을 일 실시예로 할 수 있다. 이는 설계자 의도에 따라 변경 가능한 사항이다.
블록 인터리빙 블록 (30200)은 상술한 퍼뮤테이션 오더에 따라 출력된 비트들을 입력받고 블록 인터리빙을 수행할 수 있다. 본 발명의 일 실시예에 따른 블록 인터리빙은 쓰는 동작 (writing operation) 및 읽는 동작 (reading operation)을 포함할 수 있다.
도 31은 본 발명의 일 실시예에 따른 QCB 인터리빙과 블록 인터리빙의 관계를 나타낸 블록도이다.
도 31에 도시된 바와 같이 QCB 인터리버는 입력된 QC 블록들마다 퍼뮤테이션 오더를 사용하여 인터리빙을 수행할 수 있다. 이후 블록 인터리버는 인터리빙이 수행된 비트들을 입력받고 블록 인터리빙을 수행할 수 있다.
도 32는 본 발명의 일 실시예에 따른 블록 인터리빙 파라미터를 나타낸 테이블이다.
구체적으로 도 32에 도시된 테이블은 모듈레이션 타입에 따른 모듈레이션 오더 (차수)를 나타낸다. 모듈레이션 오더는 모듈레이션 타입에 따라 하나의 심볼을 구성하는 비트들의 개수를 의미한다. 도 31에 도시된 바와 같이, 본 발명의 일 실시예에 따른 블록 인터리버는 모듈레이션 오더를 이용하여 블록 인터리빙을 수행할 수 있다. 구체적인 내용은 후술한다.
도 33은 본 발명의 일 실시예에 따른 블록 인터리빙의 쓰는 동작을 나타낸다.
본 발명의 일 실시예에 따른 블록 인터리버는 QCB 인터리빙 이후 출력되는 비트들(z0, z1…)을 입력받고, 해당 비트들을 입력되는 순서대로 블록 인터리버의 행(row)방향으로 쓸 수 있다. 이 경우, 본 발명의 일 실시예에 따른 블록 인터리버는 모듈레이션 오더x 비트의 크기를 갖는 블록 및 1x 비트의 크기를 갖는 블록으로 구성될 수 있다. 본 발명의 일 실시예에 따른 NQCB는 QC 블록의 개수를 의미한다.
우선, 본 발명의 일 실시예에 따른 블록 인터리버는 입력되는 비트들을 순차적으로 모듈레이션 오더 크기와 동일한 개수의 행에 쓸 수 있다. 모듈레이션 오더 크기와 동일한 개수의 모든 행들에 비트가 쓰여지면, 본 발명의 일 실시예에 따른 블록 인터리버는 남은 비트(remained bit)들을 마지막 행에 쓸 수 있다.
도 34는 본 발명의 일 실시예에 따른 블록 인터리빙의 읽는 동작을 나타낸다.
본 발명의 일 실시예에 따른 블록 인터리버는 상술한 바와 같이 행 방향으로 입력 비트들을 쓰는 동작을 수행한 뒤, 열(column) 방향으로 읽는 동작을 수행할 수 있다.
즉, 본 발명의 일 실시예에 따른 블록 인터리버는 처음 쓰여진 비트의 시작위치부터 열 방향으로 순차적으로 비트들을 읽을 수 있다. 따라서 열 방향으로 한번 읽을 때마다 하나의 심볼에 매핑될 비트 시퀀스들이 순차적으로 출력된다. 비트 크기와 동일한 개수의 열들에 쓰여진 비트들을 읽고 나면, 본 발명의 일 실시예에 따른 블록 인터리버는 쓰는 동작에서 남은 비트들에 대해서 행 방향으로 읽고 출력할 수 있다.
도 35는 본 발명의 일 실시예에 따른 비트 디인터리버를 나타낸다.
본 발명의 일 실시예에 따른 비트 디인터리버는 상술한 비트 인터리버의 역동작을 수행할 수 있다.
우선 채널을 통과한 심볼은 셀/타임 디인터리버 블록을 통해 인터리빙이 수행되기 전의 심볼 순서로 리오더링(reordering)될 수 있다. 이후 디모듈레이터는 심볼을 구성하는 각 비트에 대한 LLR(log likelihood ratio) 값을 구할 수 있다.
이후, 본 발명의 일 실시예에 따른 비트 디인터리버는 입력된 LLR값을 원래 인터리빙전의 비트들의 순서로 재구성하기 위하여 디인터리빙을 수행할 수 있다. 이 경우, 비트 인터리버는 상술한 비트 인터리버의 역과정으로서, 블록 디인터리빙 및 QCB 디인터리빙을 수행할 수 있다. 다만, 패리티 인터리빙의 역과정인 패리티 디인터리빙은 수신기에서 QC 형식으로 변경한 LDPC 비트들을 기반으로 디코딩하는 경우 생략될 수 있다. 또한, 블록 인터리빙 및 QCB 디인터리빙은 도 30 내지 도 34에서 설명한 비트 인터리빙의 읽고 쓰는 동작의 역과정에 해당한다.
상술한 블록들은 설계자 의도에 따라 삭제되거나 동일 또는 유사한 기능을 갖는 다른 블록으로 대체될 수 있다.
도 36은 본 발명의 다른 실시예에 따른 비트 인터리버를 나타낸다.
구체적으로, 도 36은 QC 블록 인터리빙의 퍼뮤테이션 오더가 수신기의 ROM에 저장된 경우, ROM을 이용하여 LDPC 메모리와 비트 인터리빙 메모리를 공유하는 경우의 실시예를 나타낸다. 이 경우, 비트 디인터리버를 위한 별도의 메모리가 필요 없다는 장점이 있다.
도면의 상단은 도 35에서 설명한 비트 디인터리빙을 포함한 수신기 동작을 나타내며, 도면 하단은 LDPC 디코더와 메모리를 공유하는 경우, 인터리빙 펌뮤테이션 오더를 LDPC 메모리에 저장하는 과정을 나타낸다.
구체적으로 본 발명의 일 실시예에 따른 수신기는 디모듈레이터를 통해 들어온 LLR 값을 LDPC 디코딩에서 a-priori (APP) LLR로 사용하기 위하여 레지스터에 저장할 수 있다. 이 경우 필요한 레지스터의 개수는 퍼뮤테이션 오더와 모듈레이션 타입 에 따라 결정될 수 있다. 구체적으로, NUC-256의 컨스텔레이션의 경우, 8개의 QC 블록들이 모여 NUC-256 심볼을 구성하므로 360 비트 x 8개에 해당하는 레지스터들이 필요하다. 이후 수신기는 ROM에 저장된 퍼뮤테이션 오더을 통해 해당 비트들이 LDPC의 어떤 QC 블록에 해당되는지는 여부를 확인할 수 있다. 이후 본 발명의 일 실시예에 따른 수신기는 이 정보를 이용하고 CN 업데이트를 통해서 LLR 값을 업데이트할 수 있다. 이후, 업데이트된 LLR값은 다음 반복 동작 (iteration)의 Priori LLR로 사용하기 위하여 다시 APP LLR 메모리에 저장될 수 있다. 도면에 도시된 콘트롤러는 상술한 정보 저장 과정을 총괄할 수 있다. 상술한 과정을 반복하면 LDPC의 디코딩을 수행할 수 있으며, LDPC 메모리만을 사용하여 비트 디인터리빙을 수행할 수 있다.
상술한 블록들은 설계자 의도에 따라 삭제되거나 동일 또는 유사한 기능을 갖는 다른 블록으로 대체될 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 비트 인터리버를 설명한다.
도 37은 본 발명의 일 실시예에 따른 블록 인터리버의 동작을 나타낸다.
(a)는 블록 인터리버가 QCB 인터리빙 이후 출력된 QC 블록의 비트들을 블록 인터리버의 열 방향으로 쓰는 동작을 수행하고 하나의 열에 비트들이 채워지면 다음번 열에 비트들을 쓰는 동작을 나타낸다. 이후 블록 인터리버는 행 방향으로 비트들을 읽는 동작을 수행할 수 있다.
(b)는 블록 인터리버가 QC 블록의 비트들을 블록 인터리버의 행 방향으로 쓰다가 QC 블록에 해당하는 360개의 비트들을 쓰고 나면 다음 QC 블록의 비트들을 다음 행에 다시 행 방향으로 쓰는 동작을 나타낸다. 이후 블록 인터리버는 열 방향으로 비트들을 읽는 동작을 수행할 수 있다. 또한 블록 인터리버가 열 방향으로 읽고 출력하는 비트들을 하나의 그룹이라고 호칭할 수 있다.
도 38은 본 발명의 다른 실시예에 따른 블록 인터리버의 쓰는 동작을 나타낸 동작이다.
도 38은 도 33 및 도 37 (a)에서 설명한 블록 인터리버의 쓰는 동작의 다른 실시예에 해당한다.
본 발명의 일 실시예에 따른 블록 인터리버는 QCB 인터리빙 이후 출력되는 비트들(z0, z1…)을 입력받고, 해당 비트들을 입력되는 순서대로 블록 인터리버의 열방향으로 쓸 수 있다. 이 경우, 본 발명의 일 실시예에 따른 블록 인터리버는 비트x 모듈레이션 오더 크기를 갖는 블록 및 1x 비트의 크기를 갖는 블록으로 구성될 수 있다. 본 발명의 일 실시예에 따른 NQCB는 QC 블록의 개수를 의미한다.
우선, 본 발명의 일 실시예에 따른 블록 인터리버는 입력되는 비트들을 순차적으로 모듈레이션 오더 크기와 동일한 개수의 열에 쓸 수 있다. 모듈레이션 오더 크기와 동일한 개수의 모든 열들에 비트가 쓰여지면, 본 발명의 일 실시예에 따른 블록 인터리버는 남은 비트(remained bit)들을 마지막 행에 쓸 수 있다.
도 39는 본 발명의 다른 실시예에 따른 블록 인터리빙의 읽는 동작을 나타낸다.
도 39는 도 34에서 설명한 블록 인터리버의 읽는 동작의 다른 실시예에 해당한다. 본 발명의 다른 실시예에 따른 블록 인터리버는 상술한 바와 같이 열 방향으로 입력 비트들을 쓰는 동작을 수행한 뒤, 행(row) 방향으로 읽는 동작을 수행할 수 있다.
즉, 본 발명의 일 실시예에 따른 블록 인터리버는 처음 쓰여진 비트의 시작위치부터 행 방향으로 순차적으로 비트들을 읽을 수 있다. 따라서 행 방향으로 한번 읽을 때마다 하나의 심볼에 매핑될 비트 시퀀스들이 순차적으로 출력된다. 모듈레이션 오더의 크기와 동일한 개수의 열들에 쓰여진 비트들을 읽고 나면, 블록 인터리버는 쓰는 동작에서 남은 비트들에 대해서 행 방향으로 읽고 출력할 수 있다.
상술한 바와 같이, 비트 인터리버가 동일한 퍼뮤테이션 오더를 사용하더라도, 블록 인터리버의 읽는 동작, 쓰는 동작의 차이에 따라 비트 출력이 달라 질 수 있다.
이하에서는 블록 인터리버의 읽고 쓰는 동작이 차이가 있더라도 출력 비트 시퀀스가 동일할 수 있도록 QCB 블록의 퍼뮤테이션 오더를 제안한다.
도 40은 본 발명의 일 실시예에 따른 퍼뮤테이션 오더를 나타낸 도면이다.
도 40은 QC 블록의 개수가 16이고, 모듈레이션 오더가 4이고 남은 QC 블록이 없는 경우 (zero)인 경우의 퍼뮤테이션 오더를 나타낸다.
(a)는 도 37에서 설명한 (b)의 블록 인터리버에 적용되는 퍼뮤테이션 오더 및 블록 인터리빙 동작을 나타낸다. 도면의 상단에 도시된 퍼뮤테이션 오더의 숫자는 QC 블록의 번호를 의미한다. 즉, 퍼뮤테이션 오더가 {1 0 9 14 7 6 5 13 3 11 2 15 4 12 7 8}인 경우, 각 QC 블록은 열 방향으로 순차적으로 쓰여진다(QC 블록내의 비트들은 행 방향으로 쓰여짐). 구체적으로 본 퍼뮤테이션 오더에 따르면, QC 블록 1이 첫번째 열에 쓰여지고, 이후 QC 블록 0, QC 블록 9..순서로 열 방향으로 순차적으로 쓰여질 수 있다.
이후, 블록 인터리버는 쓰여진 비트들을 행 방향으로 읽고 출력할 수 있다. 이 경우 첫번째 심볼에 매핑될 4비트는 QC 블록 1의 첫번째 비트, QC 블록 0의 첫번째 비트, QC 블록 9의 첫번째 비트 및 QC 블록 14의 첫번째 비트가 될 수 있다.
(b)는 도 38 내지 도 39에서 설명한 블록 인터리버의 동작에 있어서, (a)와 동일한 비트단위의 출력이 가능한 퍼뮤테이션 오더 및 블록 인터리빙 동작을 나타낸다.
도면의 상단에 도시된 퍼뮤테이션 오더가 {1 7 3 4 0 6 11 12 9 5 2 7 14 13 15 8}인 경우, 각 QC 블록은 퍼뮤테이션 오더에 따라 열 방향으로 순차적으로 쓰여진다. 구체적으로 본 퍼뮤테이션 오더에 따르면, QC 블록 1이 첫번째 열에 쓰여지고, 이후 QC 블록 7, QC 블록 3..의 순서로 열 방향으로 순차적으로 쓰여질 수 있다.
이후, 블록 인터리버는 쓰여진 비트들을 행 방향으로 읽고 출력할 수 있다. 이 경우 첫번째 심볼에 매핑될 4비트는 QC 블록 1의 첫 번째 비트, QC 블록 0의 첫 번째 비트, QC 블록 9의 첫 번째 비트 및 QC 블록 14의 첫 번째 비트가 될 수 있다. 따라서 본 발명의 일 실시예에 따른 블록 인터리버는 쓰고 읽는 동작에 차이가 있더라도 (a)와 동일한 비트 시퀀스를 출력할 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 비트 인터리버를 설명한다. 특히 비트 인터리버가 내부 그룹 인터리빙을 수행할 때 남는 QC 블록의 처리 동작을 설명한다. 본 발명의 내부 그룹 인터리빙은 비트 인터리버에 포함된 내부 그룹 인터리버에 의해 수행될 수 있으며, 내부 그룹 인터리버는 블록 인터리버로 호칭할 수 있다. 이는 설게자의 의도에 따라 변경 가능하다. 또한 내부 그룹 인터리버는 상술한 블록 인터리버와 동일하게 QC 블록 인터리버에서 출력된 QC 블록들의 비트들을 입력받고 쓰는 동작 및 읽는 동작을 수행할 수 있다.
도 41은 본 발명의 다른 실시예에 따른 내부 그룹 인터리빙 파라미터를 나타낸 테이블이다.
구체적으로 도 41에 도시된 테이블은 모듈레이션 타입에 따른 모듈레이션 오더 (차수) 및 내부 그룹 인터리빙이 수행될 하나의 내부 그룹에 해당하는 QC 블록의 개수를 나타낸다. 본 발명의 다른 실시예에 따른 비트 인터리버는 NUQ(Non-uniform QAM)와 NUC(Non uniform constellation)가 가지는 신뢰성의 대칭성을 이용하여 내부 그룹을 구성하기 위한 QC 블록의 개수를 결정할 수 있다.
본 발명에서는 NUQ이나 QAM 모드에서는 모듈레이션 오더의 1/2를 내부 그룹에 포함되는 QC 블록의 개수로 결정하고, NUC 모드에서는 모듈레이션 오더와 동일한 QC 블록의 개수로 결정하는 것을 일 실시예로 할 수 있다. NUQ의 경우 I, Q 축에 해당하는 비트들이 동일한 비트 레벨 캐패시티 (bit level capacity)를 가지므로 모듈레이션 오더의 절반에 해당하는 심볼 비트들만 서로 다른 비트 레벨 캐패시티를 가지기 때문이다.
즉, NUC-256인 경우, 도 41에 도시된 테이블에 따라 8개의 QC 블록들이 묶여서 하나의 내부 그룹을 형성하게 된다. LDPC 코드워드 길이가 64800인경우, 총 180개(=64800/360)의 QC 블록들이 생성되므로, 이를 8개로 나누면 22개의 내부 그룹들이 생성된다. 이 경우 176개의 QC 블록들은 22개의 내부 그룹들을 구성할 수 있으나, 나머지 4개의 QC 블록들은 내부 그룹에 속하지 않는 남겨진 QC 블록 (remained QC block 또는 remaining QC block)이 된다.
16200 길이의 LDPC 블록의 경우, 45(=16200/360) 개의 QC 블록들이 생성되므로 이를 8로 나누면 5개의 내부 그룹들이 생성된다. 이 경우, 40개의 QC 블록들은 5개의 내부 그룹들을 구성할 수 있으나 나머지 5개의 QC 블록들은 내부 그룹에 속하지 않는 남겨진 QC 블록 (remained QC block 또는 remaining QC block)이 된다. 남겨진 QC 블록에 대한 처리 동작은 후술한다.
도 42는 본 발명의 일 실시예에 따른 NUC-256인 경우, 내부 그룹 인터리빙의 쓰는 동작을 나타낸 도면이다.
도 42은 도 37 (b)에서 설명한 블록 인터리버의 동작으로 QC 블록의 비트들을 블록 인터리버의 행 방향으로 쓰다가 QC 블록에 해당하는 360개의 비트들을 쓰고 나면 다음 QC 블록의 비트들을 다음 행에 다시 행 방향으로 쓰는 동작을 나타낸다.
본 발명의 일 실시예에 따른 블록 인터리버는 QCB 인터리빙 이후 출력되는 비트들을 입력받고, 각 QC 블록에 해당하는 비트들을 입력되는 순서대로 블록 인터리버의 행(row)방향으로 쓸 수 있다. 이 경우, 본 발명의 일 실시예에 따른 블록 인터리버는 모듈레이션 오더와 동일한 개수의 행 및 복수개의 열로 구성될 수 있다. 이 경우 하나의 열의 크기는 QC 블록의 크기인 360 비트와 같다. 본 발명의 일 실시예에 따른 NQCB는 QC 블록의 개수를 의미한다. 따라서 도면에 도시된 바와 같이 본 발명의 일 실시예에 따른 블록 인터리버는 입력되는 비트들을 순차적으로 각 행에 쓸 수 있다.
도 43은 본 발명의 일 실시예에 따른 블록 인터리빙의 읽는 동작을 나타낸다.
본 발명의 일 실시예에 따른 블록 인터리버는 상술한 바와 같이 행 방향으로 입력 비트들을 쓰는 동작을 수행한 뒤, 열(column) 방향으로 읽는 동작을 수행할 수 있다.
즉, 본 발명의 일 실시예에 따른 블록 인터리버는 처음 쓰여진 비트의 시작위치부터 열 방향으로 순차적으로 비트들을 읽을 수 있다. 따라서 열 방향으로 한번 읽을 때마다 하나의 심볼에 매핑될 비트 시퀀스들이 순차적으로 출력된다.
도 44는 본 발명의 일 실시예에 따른 남겨진 QC 블록을 나타낸 도면이다.
상술한 바와 같이, 각 내부 그룹에 해당되는 QC 블록들끼리 묶으면, 어느 내부 그룹에도 속하지 않는 남겨진 QC 블록들이 존재할 수 있다. 이하 도면에 도시된 테이블 및 블록을 설명한다.
도면 상단에 도시된 테이블은 각 코드 레이트 및 모듈레이션에 따른 남겨진 QC 블록의 개수를 나타낸다. 도면 하단에 도시된 블록은 NUC-256인 경우, 블록 인터리빙의 내부 그룹들과 남겨진 QC 블록을 나타내는 블록도이다.
NUC-256인 경우, 도 41의 테이블에 따라 8개의 QC 블록들이 묶여서 하나의 내부 그룹을 형성하게 된다. LDPC 코드레이트 길이가 16200인 경우, 총 45개(=16200/360)의 QC 블록들이 생성되므로, 이를 8개로 나누면 5개의 내부 그룹들이 생성된다. 이 경우 176개의 QC 블록들은 22개의 내부 그룹 또는 이너 그룹(inner group)들을 구성할 수 있으나, 나머지 5개의 QC 블록은 남겨진 QC 블록 (remained QC block or remaining QC block)이 된다. 이 경우, 남겨진 QC 블록들의 비트들은 블록 인터리빙 없이 곧바로 심볼들에 매핑될 수도 있으나, 블록 인터리빙이 수행되어 출력될 수도 있다. 이는 설계자의 의도에 따라 변경 가능하다.
이하에서는 남겨진 QC 블록에 대해 수행되는 블록 인터리빙에 대해 설명한다.
도 45는 본 발명의 일 실시예에 따른 남겨진 QC 블록들을 쓰는 동작을 나타낸다.
본 발명의 일 실시예에 따른 블록 인터리버는 남겨진 QC 블록의 비트들에 대하여 입력되는 순서대로 블록 인터리버의 행(row)방향으로 쓸 수 있다. 이 경우, 본 발명의 일 실시예에 따른 블록 인터리버는 모듈레이션 오더x 비트의 크기를 갖는 블록을 포함할 수 있다. 따라서 첫번째 행에 모든 비트들이 쓰여지면, 두번째 행에 입력 비트들이 쓰여진다. 이와 같은 방식으로 남겨진 QC 블록의 비트들이 전부 쓰여질 수 있다.
도 46은 본 발명의 일 실시예에 따른 남겨진 QC 블록들을 읽는 동작을 나타낸다.
본 발명의 일 실시예에 따른 블록 인터리버는 행 방향으로 쓰여진 비트들을 열(column) 방향으로 읽는 동작을 수행할 수 있다.
즉, 본 발명의 일 실시예에 따른 블록 인터리버는 처음 쓰여진 비트의 시작위치부터 열 방향으로 순차적으로 비트들을 읽을 수 있다. 따라서 열 방향으로 한번 읽을 때마다 하나의 심볼에 매핑될 비트 시퀀스들이 순차적으로 출력될 수 있다. 이는 도 34에서 설명한 블록 인터리버의 쓰는 동작과 동일하다. 또한, 도 37에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 블록 인터리버의 쓰는 동작의 방향이 다른 경우 블록 인터리빙의 메모리 사용량의 차이가 발생할 수 있다.
도 47은 블록 인터리빙의 쓰는 동작의 방향이 다른 경우의 메모리 사용량의 차이를 나타낸 도면이다.
구체적으로 도 47 (a), (b)는 도 37 (a), (b)에서 설명한 블록 인터리버의 동작에 대한 메모리 사용량을 각각 나타낸다.
(a)는 블록 인터리버가 QC 블록의 비트들을 열 방향으로 쓰는 동작을 수행하고 행 방향으로 읽는 동작을 수행하는 경우의 메모리 사용량을 나타낸다. 블록 인터리버는 최소 3번째 열까지 비트들을 다 쓰고, 4번째 열에 비트를 쓰기 시작하면, 행 방향으로 비트들을 읽는 동작을 수행할 수 있다. 따라서 최소 색처리된 열들의 비트들은 메모리에 저장되어야 한다.
(b)는 블록 인터리버가 QC 블록의 비트들을 행 방향으로 쓰는 동작을 수행하고 열 방향으로 읽는 동작을 수행하는 경우의 메모리 사용량을 나타낸다. 블록 인터리버는 최소 2번째 열까지만 비트들이 채워져도 열방향으로 비트들을 읽는 동작을 수행할 수 있다. 따라서 최소 색처리된 열들의 비트들이 메모리에 저장되어야 한다.
따라서 모듈레이션 오더가 4이고 LDPC 코드 레이트의 길이가 64800인 경우를 가정하면, (a) 경우에는 3(열의 개수)x 45 (QC 블록 개수)x 360 비트를 저장할 수 있는 메모리가 필요하다. 그러나 (b)의 경우, (모듈레이션 오더 X 360비트) X 2(열의 개수)를 저장할 수 있는 메모리만이 필요하다. 이는 (a)의 메모리 크기의 8/135 (약6%) 크기에 해당하므로 메모리 사용 측면에서 훨씬 효율적임을 알 수 있다.
도 48은 본 발명의 일 실시예에 따른 비트 인터리버 메모리 구조를 나타낸다.
도 48은 도 47의 (b)에 해당하는 블록 인터리버가 파이프라인 구조(pipe line)를 이용하여(360x 모듈레이션 오더) x2 의 크기를 갖는 메모리(M1, M2)를 이용하여 블록 인터리빙을 수행하는 과정을 나타낸다.
상술한 바와 같이, 블록 인터리버는 최소 2번째 열까지만 비트들이 채워져도 열방향으로 비트들을 읽는 동작을 수행할 수 있다. 따라서 최소 색처리된 열들의 비트들이 메모리에 저장되어야 한다. 따라서 도면 상단에 도시된 바와 같이, 블록 인터리버의 첫번째 열, 두번째 열 및 세번째 열을 각각 A, B, C 영역으로 정의한다.
도면의 하단은 A영역, B 영역 및 C영역에 대한 블록 인터리빙 과정을 할 때 M1, M2 메모리 사용을 시간축 상에서 나타낸 블록도이다.
본 발명의 일 실시예에 따른 블록 인터리버는 A 영역에 해당하는 비트들을 M1 메모리에 쓴 뒤, M1 메모리에 저장된 비트들을 읽어 A영역에 대한 블록 인터리빙을 수행할 수 있다. 동시에 본 발명의 일 실시예에 따른 블록 인터리버는 B 영역에 해당하는 비트들을 M2 메모리에 저장할 수 있다. 따라서 본 발명의 일 실시예에 따른 블록 인터리버는 M1 메모리에 저장된 A 영역에 해당하는 비트들을 읽는 동안 (A 영역의 블록 인터리빙 시간) 동안 B 영역에 해당하는 비트들을 잃지 않고 블록 인터리빙을 수행할 수 있다. 본 발명의 일 실시예에 따른 블록 인터리버는 동일한 방식으로 C영역에 대해서도 블록 인터리빙을 수행할 수 있다.
상술한 바와 같이, 비트 인터리버가 동일한 퍼뮤테이션 오더를 사용하더라도, 블록 인터리버의 읽는 동작, 쓰는 동작의 차이에 따라 비트 출력이 달라 질 수 있다.
이하에서는 블록 인터리버의 읽고 쓰는 동작이 차이가 있더라도 출력 비트 시퀀스가 동일할 수 있는 퍼뮤테이션 오더의 다른 실시예를 제안한다.
도 49는 본 발명의 다른 실시예에 따른 퍼뮤테이션 오더를 나타낸 도면이다.
도 49는 QC 블록의 개수가 16이고, 모듈레이션 오더가 4이고 남은 QC 블록이 없는 경우 (zero)인 경우의 퍼뮤테이션 오더를 나타낸다.
(a)는 도 47에서 설명한 (a)의 블록 인터리버의 퍼뮤테이션 오더 및 블록 인터리빙 동작을 나타낸다. 도면의 상단에 도시된 퍼뮤테이션 오더의 숫자는 QC 블록의 번호를 의미한다. 즉, 퍼뮤테이션 오더가 {1 7 3 4 0 6 11 12 9 5 2 7 14 13 15 8} 인 경우, 각 QC 블록은 열 방향으로 순차적으로 쓰여진다. 구체적으로 본 퍼뮤테이션 오더에 따르면, QC 블록 1이 첫번째 열에 쓰여지고, 이후 QC 블록 7, QC 블록 3...순서로 열 방향으로 QC 블록들이 순차적으로 쓰여질 수 있다.
이후, 블록 인터리버는 쓰여진 비트들을 행 방향으로 읽고 출력할 수 있다. 이 경우 첫번째 심볼에 매핑될 4비트는 QC 블록 1의 첫번째 비트, QC 블록 0의 첫번째 비트, QC 블록 9의 첫번째 비트 및 QC 블록 14의 첫번째 비트가 될 수 있다.
(b)는 도 47에서 설명한 (b)에서 설명한 블록 인터리버의 동작에 있어서, (a)와 동일한 비트 단위의 출력이 가능한 퍼뮤테이션 오더 및 블록 인터리빙 동작을 나타낸다.
도면의 상단에 도시된 퍼뮤테이션 오더가 {1 0 9 14 7 6 5 13 3 11 2 15 4 12 7 8}인 경우, 각 QC 블록은 열 방향으로 순차적으로 쓰여진다(다만, QC 블록 내부의 비트들은 행 방향으로 쓰여진다). 구체적으로 본 퍼뮤테이션 오더에 따르면, QC 블록 1이 첫번째 열에 쓰여지고, 이후 QC 블록 0, QC 블록 9..의 순서로 열 방향으로 QC 블록들이 순차적으로 쓰여질 수 있다.
이후, 블록 인터리버는 쓰여진 비트들을 열 방향으로 읽고 출력할 수 있다. 이 경우 첫번째 심볼에 매핑될 4비트는 QC 블록 1의 첫번째 비트, QC 블록 0의 첫번째 비트, QC 블록 9의 첫번째 비트 및 QC 블록 14의 첫번째 비트가 될 수 있다. 따라서 본 발명의 일 실시예에 따른 블록 인터리버는 쓰고 읽는 동작에 차이가 있더라도 도면에 도시된 퍼뮤테이션 오더를 사용하여 (a)와 동일한 비트 시퀀스를 출력할 수 있다.
본 발명의 비트 인터리버는 코드 레이트와 모듈레이션 타입의 조합에 따라 상술한 블록 인터리빙의 실시예 중 적어도 하나 이상의 블록 인터리빙 방식을 사용할 수 있으며, 이는 설계자의 의도에 따라 변경 가능한 사항이다.
도 50은 본 발명의 일 실시예에 따른 방송 신호 수신 방법의 플로우 차트이다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 방송 신호들을 수신할 수 있다(S50000).
이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 수신한 방송 신호들을 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅할 수 있다(S50100). 구체적인 과정은 도 9에서 설명한 바와 같다.
이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 디모듈레이팅된 방송 신호들로부터 적어도 하나 이상의 신호 프레임을 파싱(parsing)할 수 있다(S50200). 구체적인 과정은 도 9에서 설명한 바와 같다.
이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 적어도 하나 이상의 신호 프레임에 포함된 서비스 데이터를 비트 디인터리빙할 수 있다(S50300). 구체적인 비트 인터리빙 방법은 도 30 내지 도 49에서 설명한 바와 같다.
이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 비트 디인터리빙된 서비스 데이터를 디코딩할 수 있다(S50400). 이 경우 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 인코딩의 역과정에 해당하는 디코딩을 수행할 수 있다. 구체적인 인코딩 방법은 도 1 내지 도 29에서 설명한 바와 같다.
상술한 바와 같이 각 피지컬 경로는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송할 수 있다. 본 발명의 일 실시예에 따른 피지컬 경로는 상술한 DP와 동일하며, 호칭은 설계자의 의도에 따라 변경 가능하다.
이하에서는 코드워드 길이와 모듈레이션 값에 따른 각 코드 레이트별 비트 인터리빙 테이블을 설명한다. 상술한 바와 같이, 본 발명의 일 실시예에 따른 그룹-와이즈 인터리빙은 퍼뮤테이션 오더를 사용하여 수행될 수 있다. 또한 그룹-와이즈 인터리빙은 모듈레이션 타입과 LDPC 코드 레이트의 조합에 따라 최적화될 수 있다.
또한 본 발명의 일 실시예에 따른 각 코드 레이트에 대응하는 퍼뮤테이션 오더는 적어도 하나 이상이 될 수 있다. 따라서 본 발명에서는 서로 다른 퍼뮤테이션 오더를 갖는 동일한 코드 레이트를 13/15 (1), 13/15 (2)..등으로 표현하는 것을 일 실시예로 할 수 있다.
본 발명의 일 실시예에 따른 비트 인터리버 5020는 패리티 인터리빙된 LDPC 코드워드 또는 LDPC 인코딩된 비트들 또는 LDPC 인코딩된 데이터들에 대해 그룹-와이즈 인터리빙을 수행할 수 있다. 이 경우, 그룹-와이즈 인터리버의 입력과 출력은 다음과 같이 표현될 수 있다.
이 경우, Yj는 그룹-와이즈 인터리빙된 j 번째 비트 그룹, 즉, 그룹-와이즈 인터리버의 출력을 의미하며, π(j)는 그룹-와이즈 인터리빙을 위한 퍼뮤테이션 오더를 의미하고, X는 그룹-와이즈 인터리빙의 입력을 의미한다.
이하에서는 LDPC 코드워드의 길이가 16200 비트인 경우 및 64800 비트인 경우의 코드 레이트 별 퍼뮤테이션 오더를 나타내는 테이블들을 설명한다
도 51은 LDPC 코드워드의 길이가 16200 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 실시예를 나타낸다.
구체적으로 도 51은 상술한 도 37 내지 도 40에서 설명한 비트 인터리빙에 적용될 수 있는 퍼뮤테이션 오더를 나타내는 테이블이다.
테이블의 첫번째 행은 각 모듈레이션 타입에 대한 코드 레이트를 나타낸다. 도면에 도시된 바와 같이, 도 51의 테이블은 LDPC 코드워드의 길이가 16200 비트인 경우 모듈레이션 타입 QPSK, NUC 16, NUC 64, NUC256 각각에 대응하는 코드 레이트들에 대한 퍼뮤테이션 오더들을 도시하고 있다.
LDPC 인코딩의 출력은 45개의 QC 블록으로 나누어질 수 있다. 각 블록은 0부터 44의 숫자로 표현될 수 있다. 따라서 LDPC 코드워드의 길이가 16200비트인 경우, 0부터 359 비트는 0번째 QC 블록에 해당하며, 360-719 비트는 1번째 QC 블록에 해당할 수 있다.
테이블 내의 열들은 그룹-와이즈 인터리빙의 출력과 입력의 관계를 나타낸다. 구체적으로 테이블의 왼쪽 열은 그룹-와이즈 인터리빙의 출력 순서 즉, 그룹-와이즈 인터리빙 후에 출력되는 j 번째 QC 블록의 번호(j번째 비트 그룹)를 나타내며, 각 코드 레이트 하단의 열들은 그룹-와이즈 인터리버에 입력되는 QC 블록들의 번호(π(j)번째 비트 그룹)를 나타낸다.
도 52 내지 도 55는 LDPC 코드워드의 길이가 64800 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블을 나타낸다.
구체적으로, 도 52 내지 도 55는 상술한 도 37 내지 도 40에서 설명한 비트 인터리빙에 적용될 수 있는 퍼뮤테이션 오더를 나타내는 테이블이다.
테이블의 첫번째 행은 각 모듈레이션 타입에 대한 코드 레이트를 나타낸다. 도 52 내지 도 55의 테이블은 LDPC 코드워드의 길이가 64800 비트인 경우 모듈레이션 타입 NUC 16 및 NUC 64 각각에 대응하는 코드 레이트들에 대한 퍼뮤테이션 오더들을 도시하고 있다.
LDPC 인코딩의 출력은 180개의 QC 블록으로 나누어질 수 있다. 각 블록은 0부터 179의 숫자로 표현될 수 있다. 따라서 LDPC 코드워드의 길이가 64800비트인 경우, 0부터 359 비트는 0번째 QC 블록에 해당하며, 360-719 비트는 1번째 QC 블록에 해당할 수 있다.
테이블 내의 열들은 그룹-와이즈 인터리빙의 출력과 입력의 관계를 나타낸다. 구체적으로 테이블의 왼쪽 열은 그룹-와이즈 인터리빙의 출력 순서 즉, 그룹-와이즈 인터리빙 후에 출력되는 j 번째 QC 블록의 번호(j번째 비트 그룹)를 나타내며, 각 코드 레이트 하단의 열들은 그룹-와이즈 인터리버에 입력되는 QC 블록들의 번호(π(j)번째 비트 그룹)를 나타낸다.
도 56 내지 도 59는 LDPC 코드워드의 길이가 64800 비트인 경우, 모듈레이션 타입 NUC 256 및 NUQ 1K에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블을 나타낸다.
구체적으로, 도 56 내지 도 59는 상술한 도 37 내지 도 40에서 설명한 비트 인터리빙에 적용될 수 있는 퍼뮤테이션 오더를 나타내는 테이블이다. 테이블의 구체적인 내용은 상술한 바와 동일하므로 생략한다.
도 60은 LDPC 코드워드의 길이가 16200 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 다른 실시예를 나타낸다.
구체적으로, 도 60은 상술한 도 41 내지 도 49에서 설명한 비트 인터리빙에 적용될 수 있는 퍼뮤테이션 오더를 나타내는 테이블이다.
테이블의 첫번째 행은 각 모듈레이션 타입에 대한 코드 레이트를 나타낸다. 도 60의 테이블은 LDPC 코드워드의 길이가 16200 비트인 경우 모듈레이션 타입 QPSK, QAM 16 각각에 대응하는 코드 레이트들에 대한 퍼뮤테이션 오더들을 도시하고 있다. 테이블의 구체적인 내용은 상술한 바와 동일하므로 생략한다.
도 61은 LDPC 코드워드의 길이가 16200 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 또 다른 실시예를 나타낸다.
구체적으로, 도 61은 상술한 도 41 내지 도 49에서 설명한 비트 인터리빙에 적용될 수 있는 퍼뮤테이션 오더를 나타내는 테이블이다.
테이블의 첫번째 행은 각 모듈레이션 타입에 대한 코드 레이트를 나타낸다. 도 61의 테이블은 LDPC 코드워드의 길이가 16200 비트인 경우 모듈레이션 타입 QAM 64에 대응하는 코드 레이트들에 대한 퍼뮤테이션 오더들을 도시하고 있다. 테이블의 구체적인 내용은 상술한 바와 동일하므로 생략한다.
도 62는 LDPC 코드워드의 길이가 16200 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 또 다른 실시예를 나타낸다.
구체적으로, 도 62는 상술한 도 41 내지 도 49에서 설명한 비트 인터리빙에 적용될 수 있는 퍼뮤테이션 오더를 나타내는 테이블이다.
테이블의 첫번째 행은 각 모듈레이션 타입에 대한 코드 레이트를 나타낸다. 도 62의 테이블은 LDPC 코드워드의 길이가 16200 비트인 경우 모듈레이션 타입 QAM 256에 대응하는 코드 레이트들에 대한 퍼뮤테이션 오더들을 도시하고 있다. 테이블의 구체적인 내용은 상술한 바와 동일하므로 생략한다.
도 63 내지 도 69는 LDPC 코드워드의 길이가 64800 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 다른 실시예를 나타낸다.
구체적으로, 도 63 내지 도 69는 상술한 도 41 내지 도 49에서 설명한 비트 인터리빙에 적용될 수 있는 퍼뮤테이션 오더를 나타내는 테이블이다.
테이블의 첫번째 행은 각 모듈레이션 타입에 대한 코드 레이트를 나타낸다. 도 63 내지 도 69의 테이블은 LDPC 코드워드의 길이가 64800 비트인 경우 모듈레이션 타입 QPSK, QAM 16 각각에 대응하는 코드 레이트들에 대한 퍼뮤테이션 오더들을 도시하고 있다. 테이블의 구체적인 내용은 상술한 바와 동일하므로 생략한다.
도 70 내지 도 73은 LDPC 코드워드의 길이가 64800 비트인 경우, 모듈레이션 타입에 따른 각 코드 레이트별 퍼뮤테이션 오더 테이블의 다른 실시예를 나타낸다.
구체적으로, 도 70 내지 도 73은 상술한 도 41 내지 도 49에서 설명한 비트 인터리빙에 적용될 수 있는 퍼뮤테이션 오더를 나타내는 테이블이다.
테이블의 첫번째 행은 각 모듈레이션 타입에 대한 코드 레이트를 나타낸다. 도 70 내지 도 73의 테이블은 LDPC 코드워드의 길이가 64800 비트인 경우 모듈레이션 타입 QAM 64, QAM256, QAM1024 각각에 대응하는 코드 레이트들에 대한 퍼뮤테이션 오더들을 도시하고 있다. 테이블의 구체적인 내용은 상술한 바와 동일하므로 생략한다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
본 명세서에서 장치 및 방법 발명이 모두 언급되고, 장치 및 방법 발명 모두의 설명은 서로 보완하여 적용될 수 있다.
본 발명의 일 실시예들에 따른 모듈, 유닛 또는 블락은 메모리(또는 저장 유닛)에 저장된 연속된 수행과정들을 실행하는 프로세서/하드웨어일 수 있다. 상술한 실시예의 각 단계 또는 방법들은 하드웨어/프로세서들에 의해 수행될 수 있다. 또한, 본 발명이 제시하는 방법들은 코드로서 실행될 수 있다. 이 코드는 프로세서가 읽을 수 있는 저장매체에 쓰여질 수 있고, 본 발명의 실시예들에 따른 장치가 제공하는 프로세서에 의해 읽혀질 수 있다.
다양한 실시예가 본 발명을 실시하기 위한 최선의 형태에서 설명되었다.
본 발명은 일련의 방송 신호 제공 분야에서 이용된다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 자명하다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
Claims (4)
- 방송 신호들을 수신하는 단계;상기 수신한 방송 신호들을 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅하는 단계;상기 디모듈레이팅된 방송 신호들로부터 적어도 하나 이상의 신호 프레임을 파싱(parsing)하는 단계로서, 하나의 신호 프레임은 복수의 피지컬 경로(physical path)들에 대응하는 서비스 데이터를 포함하고;상기 적어도 하나 이상의 신호 프레임에 포함된 서비스 데이터를 비트 디인터리빙하는 단계;상기 비트 디인터리빙된 서비스 데이터를 디코딩하는 단계를 포함하는 방송 신호 수신 방법.
- 제 1 항에 있어서,상기 비트 디인터리빙은 코드레이트 및 모듈레이션 타입에 따라 결정되는 퍼뮤테이션 오더를 사용하는 것을 포함하는 방송 신호 수신 방법.
- 방송 신호들을 수신하는 수신부;상기 수신한 방송 신호들을 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅하는 디모듈레이터;상기 디모듈레이팅된 방송 신호들로부터 적어도 하나 이상의 신호 프레임을 파싱(parsing)하는 프레임 파서로서, 하나의 신호 프레임은 복수의 피지컬 경로(physical path)들에 대응하는 서비스 데이터를 포함하고;상기 적어도 하나 이상의 신호 프레임에 포함된 서비스 데이터를 비트 디인터리빙하는 비트 디인터리버; 및상기 비트 디인터리빙된 서비스 데이터를 디코딩하는 디코더를 포함하는 방송 신호 수신 장치.
- 제 3 항에 있어서,상기 비트 디인터리버는 코드레이트 및 모듈레이션 타입에 따라 결정되는 퍼뮤테이션 오더를 사용하는 것을 포함하는 방송 신호 수신 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201580009801.7A CN106063175B (zh) | 2014-12-08 | 2015-08-25 | 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法 |
CN202010081556.3A CN111263194B (zh) | 2014-12-08 | 2015-08-25 | 广播信号接收装置以及广播信号接收方法 |
EP15867681.7A EP3249913A4 (en) | 2014-12-08 | 2015-08-25 | Broadcast signal transmitting device, broadcast signal receiving device, broadcast signal transmitting method, and broadcast signal receiving method |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462089186P | 2014-12-08 | 2014-12-08 | |
US62/089,186 | 2014-12-08 | ||
US201462092244P | 2014-12-15 | 2014-12-15 | |
US201462092249P | 2014-12-15 | 2014-12-15 | |
US62/092,249 | 2014-12-15 | ||
US62/092,244 | 2014-12-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016093467A1 true WO2016093467A1 (ko) | 2016-06-16 |
Family
ID=56095296
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/KR2015/008877 WO2016093467A1 (ko) | 2014-12-08 | 2015-08-25 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
PCT/KR2015/008886 WO2016093468A1 (ko) | 2014-12-08 | 2015-08-25 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/KR2015/008886 WO2016093468A1 (ko) | 2014-12-08 | 2015-08-25 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
Country Status (6)
Country | Link |
---|---|
US (5) | US9641288B2 (ko) |
EP (2) | EP3232672A4 (ko) |
JP (1) | JP6462001B2 (ko) |
KR (1) | KR20160102500A (ko) |
CN (3) | CN111263194B (ko) |
WO (2) | WO2016093467A1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059738B2 (en) * | 2005-12-06 | 2011-11-15 | Lg Electronics Inc. | Apparatus and method for transmitting data using a plurality of carriers |
US9843845B2 (en) | 2012-11-28 | 2017-12-12 | Sinclair Broadcast Group, Inc. | Terrestrial broadcast market exchange network platform and broadcast augmentation channels for hybrid broadcasting in the internet age |
KR101830743B1 (ko) * | 2013-11-25 | 2018-04-04 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
BR122023024931A2 (pt) | 2014-08-07 | 2024-01-23 | ONE Media, LLC | Aparelho e método para transmitir um fluxo de transporte de taxa variável |
JP2018503990A (ja) | 2014-08-07 | 2018-02-08 | コーヒレント・ロジックス・インコーポレーテッド | マルチパーティションラジオフレーム |
BR122018067680B1 (pt) | 2014-08-25 | 2023-10-17 | ONE Media, LLC | Método para codificar dados, transmissor de uma a estaçãobase ou uma porta de difusão em uma rede de difusão, método para sinalização de término de um controle de quadro de um preâmbulo de um quadro de comunicação de difusão em uma rede de difusão, e transmissor configurado para ser usado em uma rede de difusão |
CN111263194B (zh) * | 2014-12-08 | 2022-07-15 | Lg 电子株式会社 | 广播信号接收装置以及广播信号接收方法 |
WO2016125968A1 (ko) * | 2015-02-06 | 2016-08-11 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
KR102287627B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102287623B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
TWI731609B (zh) | 2015-03-09 | 2021-06-21 | 美商第一媒體有限責任公司 | 可擴展通信系統與方法及傳輸裝置 |
JP6913633B2 (ja) | 2015-04-08 | 2021-08-04 | ワン メディア,エルエルシー | 先進的なデータ・セル・リソース・マッピング |
CN105304057B (zh) * | 2015-12-09 | 2018-11-30 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
KR102512346B1 (ko) | 2016-04-07 | 2023-03-22 | 싱클레어 브로드캐스트 그룹, 인코포레이티드 | 인터넷과 연계되고 신흥 5g 네트워크 아키텍처들을 향하는 차세대 지상 브로드캐스팅 플랫폼 |
US10277439B2 (en) * | 2016-07-18 | 2019-04-30 | Qualcomm Incorporated | Dual stage channel interleaving for data transmission |
US10915833B2 (en) * | 2017-04-27 | 2021-02-09 | Raytheon Company | Machine learning algorithm with binary pruning technique for automatic intrapulse modulation recognition |
US20200403640A1 (en) * | 2018-01-12 | 2020-12-24 | Lg Electronics Inc. | Method for performing interleaving and interleaver |
CN111600640B (zh) * | 2020-06-02 | 2021-07-13 | 山东大学 | 基于多天线状态的全广义空间调制系统的工作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100110874A1 (en) * | 2008-10-20 | 2010-05-06 | Lg Electronics Inc. | Method and apparatus for transmitting signal in a wireless communication system |
US20130216001A1 (en) * | 2011-08-17 | 2013-08-22 | Mihail Petrov | Interleaving method and deinterleaving method |
US20130343468A1 (en) * | 2010-02-12 | 2013-12-26 | L G Electronics Inc. | Broadcasting signal transmitter/receiver and broadcasting signal transmission/reception method |
US20140053039A1 (en) * | 2011-07-25 | 2014-02-20 | Cortina Systems, Inc. | Time varying data permutation apparatus and methods |
Family Cites Families (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6785861B2 (en) * | 2001-02-09 | 2004-08-31 | Stmicroelectronics S.R.L. | Versatile serial concatenated convolutional codes |
GB2454195A (en) * | 2007-10-30 | 2009-05-06 | Sony Corp | Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver |
US20070082633A1 (en) * | 2005-10-06 | 2007-04-12 | Staccato Communications, Inc. | Avoidance of wireless devices |
KR20070082633A (ko) | 2006-02-17 | 2007-08-22 | 삼성전자주식회사 | 표시 기판과, 이의 제조 방법 및 표시 패널 |
CN100589564C (zh) * | 2006-04-18 | 2010-02-10 | 华为技术有限公司 | 一种手持电视系统中的信道交织方法及系统 |
JP4878958B2 (ja) * | 2006-08-22 | 2012-02-15 | 株式会社エヌ・ティ・ティ・ドコモ | 無線通信装置及び無線通信方法 |
CN101188435B (zh) * | 2007-01-08 | 2011-03-16 | 中兴通讯股份有限公司 | 一种比特交织装置与方法 |
US8379738B2 (en) * | 2007-03-16 | 2013-02-19 | Samsung Electronics Co., Ltd. | Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks |
DK2139142T3 (da) * | 2007-09-28 | 2013-06-03 | Lg Electronics Inc | Apparat til at sende og modtage et signal og fremgangsmåde til at sende og modtage et signal |
ES2562031T3 (es) * | 2007-10-30 | 2016-03-02 | Sony Corporation | Aparato y método de procesamiento de datos |
EP2071758A1 (en) * | 2007-12-11 | 2009-06-17 | Sony Corporation | OFDM-Transmitting apparatus and method, and OFDM-receiving apparatus and method |
US9154290B2 (en) | 2007-12-12 | 2015-10-06 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
CN101431504B (zh) * | 2008-10-27 | 2012-05-30 | 宁波大学 | 高性能数字电视地面广播发射机空频调制方法 |
US9667383B2 (en) * | 2009-01-22 | 2017-05-30 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
AU2009340120B2 (en) | 2009-02-12 | 2013-10-03 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
WO2010093087A1 (en) * | 2009-02-13 | 2010-08-19 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
AU2009341664B2 (en) * | 2009-03-03 | 2014-03-20 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
KR101587281B1 (ko) * | 2009-03-12 | 2016-01-20 | 삼성전자주식회사 | 통신 시스템에서 제어 정보를 부호화하는 방법과 그 제어 정보를 송수신하는 방법 및 장치 |
US8446811B2 (en) * | 2009-04-24 | 2013-05-21 | Nec Laboratories America, Inc. | Constellation re-arrangement and bit grouping |
WO2011062424A2 (en) * | 2009-11-18 | 2011-05-26 | Samsung Electronics Co., Ltd. | Method and apparatus for transmitting and receiving data in a communication system |
CA2819405C (en) * | 2010-02-23 | 2017-06-27 | Lg Electronics Inc. | Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same |
CA2818852C (en) * | 2010-04-01 | 2016-05-24 | Lg Electronics Inc. | Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, and broadcast signal transceiving method in a broadcast signal transceiving apparatus |
CA2818298C (en) * | 2010-04-28 | 2017-03-21 | Lg Electronics Inc. | Broadcast signal transmitter, broadcast signal receiver, and method for transceiving broadcast signals in broadcast signal transceivers |
CA2818110C (en) * | 2010-05-10 | 2016-07-26 | Lg Electronics Inc. | Apparatus for transmitting a broadcast signal, apparatus for receiving a broadcast signal, and method for transmitting/receiving a broadcast signal using an apparatus for transmitting/receiving a broadcast signal |
JP5542580B2 (ja) * | 2010-08-25 | 2014-07-09 | 日本放送協会 | 送信装置及び受信装置 |
CA2824464C (en) | 2010-09-14 | 2016-07-12 | Lg Electronics Inc. | Apparatus for transmitting broadcasting signal, apparatus for receiving broadcasting signal, and method for transmitting/receiving broadcasting signal through apparatus for transmitting/receiving broadcasting signal |
CN101958774B (zh) | 2010-09-30 | 2015-10-21 | 中兴通讯股份有限公司 | 一种反馈信息发送方法和用户设备 |
KR101844229B1 (ko) * | 2010-11-23 | 2018-04-02 | 엘지전자 주식회사 | 방송 신호 송/수신기 및 방송 신호 송/수신 방법 |
EP2525498A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2536030A1 (en) * | 2011-06-16 | 2012-12-19 | Panasonic Corporation | Bit permutation patterns for BICM with LDPC codes and QAM constellations |
JP5973848B2 (ja) * | 2012-03-09 | 2016-08-23 | 日本放送協会 | 送信装置、受信装置、及びプログラム |
US9654316B2 (en) | 2012-07-27 | 2017-05-16 | Sun Patent Trust | Transmission method, transmitter, reception method, and receiver |
KR101444236B1 (ko) | 2012-12-11 | 2014-09-26 | (주)에코플럭스 | 가압합성법을 이용한 양자점의 합성방법 |
JP6144357B2 (ja) * | 2012-12-20 | 2017-06-07 | ユニバーシティー オブ サウス オーストラリアUniversity Of South Australia | デジタル通信システム |
JP6093034B2 (ja) * | 2013-01-17 | 2017-03-08 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
WO2014148785A1 (ko) * | 2013-03-17 | 2014-09-25 | 엘지전자 주식회사 | 방송신호 전송방법, 방송신호 수신방법, 방송신호 전송장치, 방송신호 수신장치 |
EP2790328A1 (en) * | 2013-04-08 | 2014-10-15 | Samsung Electronics Co., Ltd. | Bit-interleaving for DVB-T2 LDPC codes |
CN105122697B (zh) * | 2013-04-15 | 2019-01-22 | Lg电子株式会社 | 广播信号传输装置、广播信号接收方法、广播信号传输方法和广播信号接收方法 |
US9191082B2 (en) * | 2013-04-21 | 2015-11-17 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
AU2014263392B2 (en) * | 2013-05-08 | 2016-11-17 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
EP2958319B1 (en) * | 2013-05-09 | 2018-10-31 | LG Electronics Inc. | Broadcast signal transmission and reception apparatus and methods therefor |
WO2014193160A1 (ko) * | 2013-05-28 | 2014-12-04 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR101809960B1 (ko) * | 2013-06-19 | 2018-01-18 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR20150005853A (ko) | 2013-07-05 | 2015-01-15 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
US9485110B2 (en) * | 2013-07-15 | 2016-11-01 | Lg Electronics Inc. | Apparatus for alerting an emergency via broadcast signal transmission/reception and method for alerting an emergency via broadcast signal transmission/reception |
CN105556953B (zh) * | 2013-07-29 | 2019-04-19 | Lg电子株式会社 | 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法和接收广播信号的方法 |
WO2015020442A1 (en) * | 2013-08-09 | 2015-02-12 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
CN105453554B (zh) * | 2013-08-13 | 2019-04-23 | Lg 电子株式会社 | 发送、接收广播信号的装置及其方法 |
JP6437548B2 (ja) | 2013-08-14 | 2018-12-12 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
CN105580377B (zh) * | 2013-09-27 | 2018-11-30 | Lg 电子株式会社 | 发送、接收广播信号的装置及方法 |
KR101853671B1 (ko) * | 2013-11-11 | 2018-06-20 | 엘지전자 주식회사 | 방송 신호 전송 장치, 방송 신호 수신 장치, 방송 신호 전송 방법 및 방송 신호 수신 방법 |
US9210022B2 (en) * | 2013-11-25 | 2015-12-08 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast, signals, method for transmitting broadcast signals and method for receiving broadcast signals |
EP3075160B1 (en) * | 2013-11-25 | 2019-06-26 | LG Electronics Inc. | Apparatus for transmitting and receiving broadcast signals and method therefor |
KR101830744B1 (ko) * | 2013-11-25 | 2018-02-21 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
JP2016541186A (ja) * | 2013-11-29 | 2016-12-28 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
US9577678B2 (en) * | 2014-01-29 | 2017-02-21 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 7/15 and quadrature phase shift keying, and bit interleaving method using same |
US9596116B2 (en) * | 2014-02-20 | 2017-03-14 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
US9780808B2 (en) * | 2014-05-21 | 2017-10-03 | Samsung Electronics Co., Ltd. | Transmitter apparatus and bit interleaving method thereof |
US10326471B2 (en) * | 2014-05-22 | 2019-06-18 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and quadrature phase shift keying, and bit interleaving method using same |
CN111263194B (zh) * | 2014-12-08 | 2022-07-15 | Lg 电子株式会社 | 广播信号接收装置以及广播信号接收方法 |
CN111917518B (zh) * | 2015-03-02 | 2023-04-14 | 三星电子株式会社 | 发送方法 |
WO2016140515A1 (en) * | 2015-03-02 | 2016-09-09 | Samsung Electronics Co., Ltd. | Transmitter and parity permutation method thereof |
CA3214526A1 (en) * | 2015-03-02 | 2016-09-09 | Samsung Electronic Co., Ltd. | Transmitter and parity permutation method thereof |
-
2015
- 2015-08-25 CN CN202010081556.3A patent/CN111263194B/zh active Active
- 2015-08-25 JP JP2016564207A patent/JP6462001B2/ja active Active
- 2015-08-25 KR KR1020167019925A patent/KR20160102500A/ko active Search and Examination
- 2015-08-25 EP EP15866683.4A patent/EP3232672A4/en not_active Withdrawn
- 2015-08-25 WO PCT/KR2015/008877 patent/WO2016093467A1/ko active Application Filing
- 2015-08-25 CN CN201580009801.7A patent/CN106063175B/zh active Active
- 2015-08-25 CN CN201580012521.1A patent/CN106105068B/zh active Active
- 2015-08-25 EP EP15867681.7A patent/EP3249913A4/en not_active Withdrawn
- 2015-08-25 WO PCT/KR2015/008886 patent/WO2016093468A1/ko active Application Filing
- 2015-09-14 US US14/853,352 patent/US9641288B2/en active Active
- 2015-09-14 US US14/853,291 patent/US9692558B2/en active Active
-
2017
- 2017-03-29 US US15/473,108 patent/US9866420B2/en active Active
- 2017-05-19 US US15/599,873 patent/US10367673B2/en active Active
- 2017-11-27 US US15/823,132 patent/US10237108B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100110874A1 (en) * | 2008-10-20 | 2010-05-06 | Lg Electronics Inc. | Method and apparatus for transmitting signal in a wireless communication system |
US20130343468A1 (en) * | 2010-02-12 | 2013-12-26 | L G Electronics Inc. | Broadcasting signal transmitter/receiver and broadcasting signal transmission/reception method |
US20140053039A1 (en) * | 2011-07-25 | 2014-02-20 | Cortina Systems, Inc. | Time varying data permutation apparatus and methods |
US20130216001A1 (en) * | 2011-08-17 | 2013-08-22 | Mihail Petrov | Interleaving method and deinterleaving method |
Non-Patent Citations (2)
Title |
---|
KANG, IN - WOONG ET AL.: "Bit Interleaver Design of Ultra High-Order Modulations in DVB-T2 for UHDTV Broadcasting", THE JOURNAL OF KOREA INFORMATION AND COMMUNICATIONS SOCIETY, vol. 39, no. 4, April 2014 (2014-04-01), pages 195 - 205, XP055316531 * |
See also references of EP3249913A4 * |
Also Published As
Publication number | Publication date |
---|---|
US20180083821A1 (en) | 2018-03-22 |
JP6462001B2 (ja) | 2019-01-30 |
US20160164637A1 (en) | 2016-06-09 |
JP2017518676A (ja) | 2017-07-06 |
US10237108B2 (en) | 2019-03-19 |
EP3249913A4 (en) | 2018-08-22 |
CN106063175B (zh) | 2020-03-06 |
US20160164711A1 (en) | 2016-06-09 |
US9692558B2 (en) | 2017-06-27 |
CN106105068A (zh) | 2016-11-09 |
US20170257187A1 (en) | 2017-09-07 |
EP3232672A1 (en) | 2017-10-18 |
KR20160102500A (ko) | 2016-08-30 |
CN111263194B (zh) | 2022-07-15 |
US10367673B2 (en) | 2019-07-30 |
US9641288B2 (en) | 2017-05-02 |
US20170201407A1 (en) | 2017-07-13 |
CN106105068B (zh) | 2019-03-12 |
EP3232672A4 (en) | 2018-08-01 |
WO2016093468A1 (ko) | 2016-06-16 |
CN111263194A (zh) | 2020-06-09 |
US9866420B2 (en) | 2018-01-09 |
CN106063175A (zh) | 2016-10-26 |
EP3249913A1 (en) | 2017-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016093467A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2016122060A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2016163621A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2015163597A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2016125989A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2016125992A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2016144004A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2015156568A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2016060354A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2015182900A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2017010655A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2015190694A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2016153126A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2016027965A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2017014355A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2016108372A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2016122062A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2016153142A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2017003038A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2016085083A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2017003027A1 (ko) | 방송 신호 송수신 장치 및 방법 | |
WO2015186938A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2016125968A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2017043714A1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
WO2016153118A1 (ko) | 방송 신호 송수신 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15867681 Country of ref document: EP Kind code of ref document: A1 |
|
REEP | Request for entry into the european phase |
Ref document number: 2015867681 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2015867681 Country of ref document: EP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |