CN101188435B

CN101188435B - 一种比特交织装置与方法

Info

Publication number: CN101188435B
Application number: CN2007100003194A
Authority: CN
Inventors: 彭佛才; 韩翠红
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2007-01-08
Filing date: 2007-01-08
Publication date: 2011-03-16
Anticipated expiration: 2027-01-08
Also published as: EP2120346B1; AU2007344575A1; BRPI0720885A2; ES2426450T3; WO2008086669A1; HK1135805A1; US8098633B2; US20100103907A1; EP2120346A1; EP2120346A4; CN101188435A; KR20090108619A; AU2007344575B2

Abstract

一种比特交织装置与方法，用于WCDMA系统的HSPA+中HSDPA信道的比特交织处理，包括：高层控制信息读取模块、交织器个数计算模块、单个码道的比特数计算模块、数据读取模块、比特数据分配模块、比特交织写入模块、比特交织模块、比特交织读出模块和比特合并模块。先读取包含调制方式、码道数的高层控制信息，对每个码道，确定需使用的矩形交织器的个数N_Int和单个码道的比特数U；根据所述调制方式，将U个数据按行分别写入到N_Int个N_row×N_col交织器中；再对各个交织器中的数据进行比特交织；从N_Int个交织器中轮流读出单个码道的比特数据，按顺序合并成U个比特数据。本发明使HSPA+系统很好地支持64QAM等高阶调制技术并与现有系统完全兼容。

Description

一种比特交织装置与方法

技术领域

本发明涉及一种宽带码分多址(Wideband Code Division MultipleAccess)(以下简称WCDMA)移动通信系统中比特交织的处理方法，尤其涉及高速分组接入演进(High Speed Packet Access Evolution)(以下简称HSPA+)中高速下行共享信道(High Speed Downlink Share CHannel；以下简称HS-DSCH)的比特交织装置与方法。

背景技术

根据第三代移动通信合作伙伴项目(3^rdGeneration Partnership Project；以下简称3GPP)的提案RP-060846(“Proposed WID for 64QAM forHSDPA”)，HSPA+即将增加64点的正交幅度调制(以下简称64QAM)这种新的高阶调制方式。但目前3GPP尚未定义如何把64QAM加入到新的规范中去。

根据3GPP TS25.212V7.3.0的4.5.6节，基站(以下简称Node B)的物理层信道编码模块需要对物理信道分割处理之后的数据进行比特交织。但目前的比特交织模块只支持正交相移键控调制(以下简称QPSK)和16点的正交幅度调制(以下简称16QAM)。图1给出了现有技术的针对QPSK和16QAM的比特交织方法。

为使HSPA+系统能完全支持64QAM调制技术并且兼容现有的HSDPA技术，需要提出一种新的比特交织方法。该方法能使HSPA+系统很好地支持64QAM等高阶调制技术并与现有系统完全兼容。

发明内容

本发明要解决的技术问题是提供一种比特交织装置与方法，使HSPA+系统很好地支持64QAM等高阶调制技术并与现有系统完全兼容。

为了解决上述技术问题，本发明提供了一种比特交织方法，用于宽带码分多址移动通信系统的高速分组接入演进中高速下行共享信道的比特交织处理，先读取包含调制方式、码道数的高层控制信息，对每个码道的比特交织处理过程包括以下步骤：

(a)根据所述调制方式确定需使用的矩形交织器的个数N_Int；

(b)根据系统参数确定单个码道的比特数U；

(c)根据所述调制方式，将物理信道分割处理之后的U个数据按行分别写入到N_Int个N_row×N_col交织器中；

(d)对N_Int个N_row×N_col交织器中的数据进行比特交织，交织方法是块交织；

(e)从N_Int个交织器中轮流读出单个码道的比特数据，每个交织器中的数据是按列读出；

(f)将每轮从N_Int个交织器读出的数据按顺序合并成U个比特数据。

进一步地，上述方法还可具有以下特点：步骤(a)中，

所述矩形交织器的个数：

N_{Int} = \frac{BitPerSymbol}{2} = \frac{1}{2} \cdot \log_{2} (ModulationOrder)

其中，BitPerSymbol为每符号的比特数、ModulationOrder为调制阶数，当调制方式为QPSK时，调制阶数为4；当调制方式为16QAM时，调制阶数为16；当调制方式为64QAM时，调制阶数为64；当调制方式为256QAM时，调制阶数为256；当调制方式为1024QAM时，调制阶数为1024；当调制方式为4096QAM时，调制阶数为4096。

进一步地，上述方法还可具有以下特点：步骤(b)中，

单个码道的比特数：

U = \frac{ChipRate}{SF} \cdot TTI \cdot BitPerSymbol

其中：ChipRate为宽带码分多址频分双工系统的码片速率；SF为HSDPA的扩频因子；TTI为HSDPA的传输时间间隔。

进一步地，上述方法还可具有以下特点：

当调制方式为64QAM时，所述矩形交织器的个数N_Int＝3，均使用32×30的交织器，单个码道的比特数U＝2880。

进一步地，上述方法还可具有以下特点：步骤(c)中，

如调制方式为QPSK，将U个比特数据顺序写入N_Int个N_row×N_col矩形交织器中；

如调制方式为16QAM，将U个比特的第k+(m-1)·2比特数据和第k+1+(m-1)·2比特数据写入第m个交织器；

如调制方式为64QAM或更高阶QAM，使用以下四种方法之一将U个比特顺序写入N_Int个N_row×N_col矩形交织器：

1)将U个比特的第k+(m-1)·2比特数据和第k+1+(m-1)·2比特数据写入第m个交织器；

2)将U个比特的第k+(m-1)·2比特数据和第k+1+(m-1)·2比特数据写入第N_Int-m+1个交织器；

3)将U个比特的第k+m-1比特数据和第k+m-1+N_Int比特数据写入第m个交织器；

4)将U个比特的第k+m-1比特数据和第k+m-1+N_Int比特数据写入第N_Int-m+1个交织器；

其中，k的取值如下：k＝1+(n-1)·BitPerSymbol，N_row×N_col为高速下行分组接入规定的交织器的行数或列数；

n为1到

之间的正整数，即

n &Element; {1,2,3, . . . . . . \frac{N_{row} \times N_{col}}{2}}

m为交织器的编号，为从1到N_Int之间的正整数，包括1和N_Int；

并且，以上各种情况下，对每个交织器，均从第一行第一列开始逐行写入直到最后一行，每行从第一列写入直到最后一列。

进一步地，上述方法还可具有以下特点：

步骤(e)中，从N_Int个交织器中读出单个码道的比特数据时，分多轮进行，每一轮从第1个到第N_Int个交织器顺序地从每个交织器读取2个比特数据，直到所有数据读取完毕；对每个交织器的数据是从第一列开始逐列读取，每列从第一行开始读取直到最后一行；

步骤(f)中，将每轮读出的2·N_Int个比特数据按顺序合并成U个比特数据。

本发明提供的比特交织装置用于宽带码分多址移动通信系统的高速分组接入演进中高速下行共享信道的比特交织处理，包括：高层控制信息读取模块、交织器个数计算模块、单个码道的比特数计算模块、数据读取模块、比特数据分配模块、比特交织写入模块、比特交织模块、比特交织读出模块和比特合并模块，其中：

高层控制信息读取模块：用于从高层读取包含调制方式、码道数的控制信息，输出到使用这些参数的模块；

交织器个数计算模块：用于根据调制方式计算单个码道所需的矩形交织器的个数N_Int，输出到需要该参数的模块；

单个码道的比特数计算模块：用于根据系统参数计算单个码道的比特数U，输出到需要该参数的模块；

数据读取模块：用于读取物理信道分割处理之后的数据，输出到比特数据分配模块；

比特数据分配模块：用于根据调制方式，将输入的U个比特数据分配到N_Int个N_row×N_col交织器；

比特交织写入模块：用于将从数据读取模块得到的数据按行分别写入到相应的交织器；

比特交织模块：用于对写入交织器的比特数据进行块交织；

比特交织读出模块：用于从N_Int个N_row×N_col矩形交织器中轮流读出单个码道的比特数据，每个交织器中的数据是按列读出；

比特合并模块：用于将从N_Int个交织器读出的数据按顺序合并成U个比特数据；

以上模块一次完成一个码道的处理。

进一步地，上述装置还可具有以下特点：所述交织器个数计算模块按以下方式计算所述矩形交织器的个数N_Int：

N_{Int} = \frac{BitPerSymbol}{2} = \frac{1}{2} \cdot \log_{2} (ModulationOrder)

进一步地，上述装置还可具有以下特点：所述单个码道的比特数计算模块按以下方式计算单个码道的比特数U：

U = \frac{ChipRate}{SF} \cdot TTI \cdot BitPerSymbol

进一步地，上述装置还可具有以下特点：

所述交织器个数计算模块在调制方式为64QAM时，计算出的N_Int＝3；

所述单个码道的比特数计算模块在调制方式为64QAM时，计算出的U＝2880；

所述比特数据分配模块和比特交织写入模块在调制方式为64QAM时，使用3个32×30交织器进行处理。

进一步地，上述装置还可具有以下特点：所述比特数据分配模块和比特交织写入模块按以下方式完成比特数据的分配和写入：

n为1到

之间的正整数，即

n &Element; {1,2,3, . . . . . . \frac{N_{row} \times N_{col}}{2}}

m为交织器的编号，为从1到N_Int之间的正整数，包括1和N_Int；

进一步地，上述装置还可具有以下特点：

所述比特交织读出模块从N_Int个交织器中读出单个码道的比特数据时，分多轮进行，每一轮从第1个到第N_Int个交织器顺序地从每个交织器读取2个比特数据，直到所有数据读取完毕；对每个交织器的数据是从第一列开始逐列读取，每列从第一行开始读取直到最后一行；

所述比特合并模块用于将每轮读出的2·N_Int个比特数据按顺序合并成U个比特数据。

可见，本发明方法和装置能使HSPA+系统很好地支持64QAM等高阶调制技术并与现有系统完全兼容，从而使得HSPA+系统获得比高速下行分组接入(High Speed Downlink Packet Access；以下简称HSDPA)系统获得更高的系统吞吐率并可平滑地升级现有系统。Node B可以在完全兼容现有系统的基础上提供更高的系统性能。

附图说明

图1是现有技术的针对QPSK和16QAM的比特交织图；

图2是本发明实施例装置和方法在HSPA+信道编码中的位置示意图；

图3是本发明实施例装置的结构框图；

图4是本发明实施例方法的流程图；

图5是本发明针对各种调制方式，实现交织处理的一种方法的示意图。

图6是本发明针对64QAM，实现交织处理的一种方法的示意图；

图7是本发明针对64QAM，将比特依次写入3个交织器的示意图；

图8是32×30交织器实现比特交织的一种方法的示意图；

图9是本发明针对64QAM，将比特从3个交织器读出并组成2880个比特的示意图；

图10是本发明针对64QAM，按另一种方式实现交织处理的示意图；

图11是本发明针对64QAM，将比特写入3个交织器的另一种方式的示意图。

具体实施方式

下面结合附图对本发明的技术方案的优选实施例作进一步的详细说明。

基于3GPP Release7版本(及后续版本)的物理层将使用64QAM高阶调制(甚至有可能使用256QAM、1024QAM、4096QAM等)，但目前3GPP还没有确定如何去使用64QAM高阶调制技术。其物理层规范尚未最终形成。本实施例提出了一种在HSPA+系统上进行比特交织的装置和方法，如图3、图4和图5所示。本发明提出的比特交织的装置和方法位于图2的“比特交织”中。

本实施例方法中，先读取包含调制方式、码道数的高层控制信息，由于比特交织对每个码道的处理都是一样的，所以，下面只描述一个码道的比特交织处理过程，但对其他码道同样适用。

步骤110：根据读取的调制方式确定矩形交织器的个数N_Int，公式如下：

N_{Int} = \frac{BitPerSymbol}{2} = \frac{1}{2} \cdot \log_{2} (ModulationOrder)

(式1)

其中，BitPerSymbol为每符号的比特数、ModulationOrder为调制阶数，如下

表1所示。

表1每符号的比特数、调制阶数与调制方式的关系

调制方式	BitPerSymbol	ModulationOrder
			QPSK	2	4
16QAM	4	16
			64QAM	6	64
256QAM	8	256
			1024QAM	10	1024
4096QAM	12	4096

在第一应用实例中，当使用了64QAM时，则根据式(1)，N_Int＝3。

在第二应用实例中，当使用了64QAM时，则根据(1)，同样有N_Int＝3。

步骤120：确定单个码道的比特数U，公式如下：

U = \frac{ChipRate}{SF} \cdot TTI \cdot BitPerSymbol

(式2)

其中ChipRate为WCDMA频分双工(FDD)系统的码片速率(现在固定为3.84Mcps；Mcps为兆码片每秒)；SF为HSDPA的扩频因子(现在固定为16)；TTI为HSDPA的传输时间间隔(现在固定为3个时隙，即2ms)；BitPerSymbol含义同式(1)。

在第一应用实例和第二应用实例，根据式(2)可知，U＝2880。

步骤130：先判断是否QPSK数据，如果是，执行步骤140，否则，执行步骤150；

步骤140：对QPSK数据，将U个比特数据顺序写入N_Int个N_row×N_col矩形交织器中，转入步骤180；

步骤150：判断是否16QAM数据，如果是，执行步骤160，否则，执行步骤170；

步骤160：对16QAM数据，将U个比特数据顺序写入N_Int个N_row×N_col矩形交织器中，其中，将第k+(m-1)·2比特数据和第k+1+(m-1)·2比特数据写入第m个交织器，转入步骤180；

步骤170，对64QAM或更高阶调制的数据，至少可以用下列四种方法之一将U个比特顺序写入N_Int个N_row×N_col矩形交织器：

第一种方法：将U个比特的第k+(m-1)·2比特数据和第k+1+(m-1)·2比特数据写入第m个交织器。

先将这一步骤及步骤160用到的参数说明如下：

U含义同式(2)；N_Int含义同式(1)；对于HSDPA，N_row×N_col目前固定为32行30列(即，使用32×30交织器)；k的取值如下：

k＝1+(n-1)·BitPerSymbol (式3)

其中，BitPerSymbol含义同式(1)；n为1到

之间的正整数(包括

\frac{N_{row} \times N_{col}}{2}

)，即：

n &Element; {1,2,3, . . . . . . \frac{N_{row} \times N_{col}}{2}}

(式4)

m为交织器的编号，取值为1到N_Int之间的正整数，包括1和N_Int，N_Int含义同式(1)。

在第一应用实例，选择使用了第一种方法来做，则将2880个比特的第1，2，7，8，13，14，......，2863，2864，2869，2870，2875，2876比特数据按顺序写入第1个交织器，第3，4，9，10，15，16，......，2865，2866，2871，2872，2877，2878比特数据按顺序写入第2个交织器，第5，6，11，12，17，18，......，2867，2868，2873，2874，2879，2880比特数据按顺序写入第3个交织器。如图6和图7所示。

第二种方法：将U个比特的第k+(m-1)·2比特数据和第k+1+(m-1)·2比特数据写入第N_Int-m+1个交织器。

第三种方法：将U个比特的第k+m-1比特数据和第k+m-1+N_Int比特数据写入第m个交织器。

第四种方法：将U个比特的第k+m-1比特数据和第k+m-1+N_Int比特数据写入第N_Int-m+1个交织器。

以上各种方法在向交织器写入比特数据时，都是从交织器的第一行第一列开始逐行写入直到最后一行，每行从第一列写入直到最后一列。

在第二应用实例，选择使用了第四种方法来做，则将2880个比特的第3，6，9，12，15，18，......，2865，2868，2871，2874，2877，2880比特数据按顺序写入第1个交织器，第2，5，8，11，14，17，......，2864，2867，2870，2873，2876，2879比特数据按顺序写入第2个交织器，第1，4，7，10，13，16，......，2863，2866，2869，2872，2875，2878比特数据按顺序写入第3个交织器。如图10和图11所示。

步骤180：对N_Int个N_row×N_col交织器中的数据进行比特交织，交织方法是块交织；

在第一应用实例，对3个32×30交织器中的数据进行比特交织，交织方法是块交织，即，假设原有的列号为1，2，3，4，5，......，28，29，30，则交织后的列号为1，21，11，6，16，26，4，14，24，9，19，29，2，12，22，7，17，27，5，15，25，20，10，30，13，3，8，23，28，18。如附图8所示。

在第二应用实例，采用的交织方法是相同的。

步骤190：从N_Int个交织器中轮流读出单个码道的比特数据，每个交织器中的数据是按列读出；

具体地，读时分多轮进行，每一轮从第1个到第N_Int个交织器顺序地从每个交织器读取2个比特数据，直到所有数据读取完毕；对每个交织器的数据是从第一列开始逐列读取，每列从第一行开始读取直到最后一行。

在第一应用实例，从3个交织器中读出单个码道的比特数据时，从第一行第一列开始逐列地顺序从第1个交织器读出2比特数据，然后从第2个交织器读出2比特数据，再然后从第3个交织器读出2比特数据。重复上述操作480次。如图6和图9所示。

在第二应用实例，从3个交织器中读出单个码道的比特数据。读的时候从第一行第一列开始逐列地顺序从第1个交织器读出2比特数据，然后从第2个交织器读出2比特数据，再然后从第3个交织器读出2比特数据。重复上述操作480次。如图9和图10所示。

步骤200：将从N_Int个交织器每轮读出的2·N_Int个比特数据按顺序合并成U个比特数据。

在第一应用实例，从3个交织器读出的每6个比特数据按顺序合并成2880个比特数据。如图9所示。

在第二应用实例，也是从3个交织器读出的每6个比特数据按顺序合并成2880个比特数据。如图9所示。

图5是本发明针对各种调制方式，实现交织处理的示意图，可适用于QPSK-4096QAM共6种调制方式。从图中可以看出，当采用QPSK调制方式时，只需使用1个交织器。调制方式为16QAM、64QAM、256QAM、1024QAM、4096QAM，分别使用2、3、4、5、6个交织器，在写入数据时，是按步骤170中的第一种方法处理的，当然也可以按其它几种方式处理。

本实施例用于实现所述方法的装置如图3所示。包括：高层控制信息读取模块、交织器个数计算模块、单个码道的比特数计算模块、数据读取模块、比特数据分配模块、比特交织写入模块、比特交织模块、比特交织读出模块和比特合并模块。其中：

比特交织模块：用于对写入交织器的比特数据进行块交织；

比特合并模块：用于将从N_Int个交织器读出的数据按顺序合并成U个比特数据。

以上模块一次完成一个码道的处理。以上各个模块的具体计算方法或者操作方法在上述流程中已经详细描述，在此不再赘述。

通过上述装置和方法之后，Node B可以在完全兼容现有系统的基础上提供更高的系统性能。

以上详细说明了本发明的工作原理，但这只是为了便于理解而举的形象化的实例，不应被视为是对本发明范围的限制。同样，根据本发明的技术方案及其较佳实施例的描述，可以做出各种可能的等同改变或替换，而所有这些改变或替换都应属于本发明的权利要求的保护范围。

Claims

1.一种比特交织方法，用于宽带码分多址移动通信系统的高速分组接入演进中高速下行共享信道的比特交织处理，先读取包含调制方式、码道数的高层控制信息，对每个码道的比特交织处理过程包括以下步骤：

(a)根据所述调制方式确定需使用的矩形交织器的个数N_Int，

其中，BitPerSymbol为每符号的比特数、ModulationOrder为调制阶数；

(b)根据系统参数确定单个码道的比特数U，

其中：ChipRate为宽带码分多址频分双工系统的码片速率；SF为HSDPA的扩频因子；TTI为HSDPA的传输时间间隔；

2.如权利要求1所述的方法，其特征在于：

3.如权利要求1所述的方法，其特征在于：步骤(c)中，

如调制方式为16QAM，将U个比特的第k+(m-1)·2比特数据和第 k+1+(m-1)·2比特数据写入第m个交织器；

n为1到

之间的正整数，即

m为交织器的编号，为从1到N_Int之间的正整数，包括1和N_Int；

4.如权利要求1所述的方法，其特征在于：

5.一种比特交织装置，用于宽带码分多址移动通信系统的高速分组接入演进中高速下行共享信道的比特交织处理，其特征在于：所述比特交织装置包括：高层控制信息读取模块、交织器个数计算模块、单个码道的比特数计算模块、数据读取模块、比特数据分配模块、比特交织写入模块、比特交织模块、比特交织读出模块和比特合并模块，其中：

交织器个数计算模块：用于根据调制方式计算单个码道所需的矩形交织器的个数N_Int，输出到需要该参数的模块，

单个码道的比特数计算模块：用于根据系统参数计算单个码道的比特数U，输出到需要该参数的模块，

比特交织模块：用于对写入交织器的比特数据进行块交织；

以上模块一次完成一个码道的处理。

6.如权利要求5所述的装置，其特征在于：

所述交织器个数计算模块在调制方式为64QAM时，N_Int＝3；

所述单个码道的比特数计算模块在调制方式为64QAM时，U＝2880；

7.如权利要求5所述的装置，其特征在于：所述比特数据分配模块和比特交织写入模块按以下方式完成比特数据的分配和写入：

其中，k的取值如下：k＝1+(n-1)·BitPerSymbol，N_row×N_col为高速下行分组接入规定的交织器的行数或列教；

n为1到

之间的正整数，即

m为交织器的编号，为从1到N_Int之间的正整数，包括1和N_Int；

8.如权利要求5所述的装置，其特征在于：