KR20050039726A - 통신 시스템을 위해 부분적으로 채우는 블록 인터리버 - Google Patents

통신 시스템을 위해 부분적으로 채우는 블록 인터리버 Download PDF

Info

Publication number
KR20050039726A
KR20050039726A KR1020047006665A KR20047006665A KR20050039726A KR 20050039726 A KR20050039726 A KR 20050039726A KR 1020047006665 A KR1020047006665 A KR 1020047006665A KR 20047006665 A KR20047006665 A KR 20047006665A KR 20050039726 A KR20050039726 A KR 20050039726A
Authority
KR
South Korea
Prior art keywords
bits
interleaver
matrix
packet
elements
Prior art date
Application number
KR1020047006665A
Other languages
English (en)
Inventor
만니넨안티
프레데릭센프랭크
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Publication of KR20050039726A publication Critical patent/KR20050039726A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control

Abstract

변조기(11c)를 포함하는 무선 통신 시스템(11, 12)에서 무선 통신 채널을 통해 심볼들로서 전송을 위해 한 패킷의 비트들을 인터리빙하는데 사용되는 인터리버 행렬(51)을 채우는 인터리버(11b)가 개시된다. 상기 인터리버(11b)는 심볼내의 비트들의 수로 나누어질 수 없는 어떤 수의 로우(또는 컬럼, 변조기에 의해 심볼로서 부호화하기 위해 비트들이 컬럼 방향으로 끌어내어지는지 또는 로우 방향으로 끌어내어지는지에 따라)를 구비하지만, 적어도 패킷내의 비트만큼 많은 비트를 가지고, 따라서 패킷내에 있는 비트보다 더 많은 요소들을 구비한다.

Description

통신 시스템을 위해 부분적으로 채우는 블록 인터리버{Partially filling block interleaver for a communication system}
본 발명은 통신 채널, 특히 무선 통신 채널을 통해 통신하기 위해 데이터 스트림을 부호화하는 것에 관한 것으로, 보다 상세하게는 QAM과 같은 고차 변조 방식에 따라 캐리어를 변조하는 순방향 오류 정정(FEC; forward error correction) 부호화된 데이터 스트림을 위해 인터리버를 보다 유용하게 하는 인터리버의 변경에 관한 것이다.
관련 출원의 상호 참조
"순방향 오류 정정 및 고차 변조를 이용하는 시스템을 위한 부분적으로 채워지는 블록 인터리버(Partially-filled block interleaver for systems using forward error correction and higher order modulation)"라는 명칭의 2001년 11월 5일에 출원된 미국 가출원 번호 제60/337,976호를 참조하고 우선권을 주장한다.
수신된 신호가 무선 채널에서의 페이딩(fading), 잡음, 간섭에 의해 교란되는 통신 시스템에서, 오류가 때때로 발생한다. 이를 제거하기 위하여, 몇몇 시스템들은 잉여 비트(redundant bit)가 원래의 데이터 스트림에 추가되어 통신 링크를 통해 전송되는, 콘볼루션 부호화(convolutional coding) 또는 터보 부호화(Turbo coding)와 같은 순방향 오류 정정(FEC; forward error correction) 방식을 이용한다. 이러한 잉여 정보를 이용하여, 수신기는 발생한 오류를 정정할 수 있다. 오류가 수신된 데이터 스트림에 균등하게 분포하고 발생할 확률이 동일한 경우, 보통 FEC 방식의 성능은 가장 좋다. 하지만, 실제로 항상 이러한 경우만이 있는 것은 아니다. 오류는 종종 집중적으로(in burst) 발생한다. 예를 들어, 수신기가 이동하고 있는 경우 페이딩은 무선 채널의 감소에 급격한 변동을 야기하고, 수신된 전력은 30 km/h에서 10 ms만큼 작은 기간 동안 25 dB만큼 크게 변동할 수 있다. 오류 확률은 "불량한 채널 상태"(예를 들어, 수신된 전력이 -10 dB보다 작은 경우)에서 전송되는 비트들에서 매우 높지만, 다른 비트들을 수신하는 경우 오류 확률은 작다.
페이딩을 처리하기 위하여, 인터리빙이 종종 사용된다. 일시적으로 나쁜 채널 상태인 동안의 전송 확률이 FEC-부호화된 데이터 스트림에서 보다 균등하게 분포되는 그러한 방식으로 전송 전에 FEC-부호화된 비트들이 "혼합(mixed)" (인터리빙)된다. 인터리빙을 위한 공통 방식은 소위 블록 인터리버(block interleaver)를 사용하는 것이다. 데이터는 인터리버 행렬에 로우를 따라(row-by-row) 기록되고 컬럼을 따라(column-by-column) 독출된다. 블록 인터리빙은 간단한 QPSK 변조를 사용하는 경우 유용하지만, 16-QAM과 같은 고차 변조 방식을 사용하는 경우 문제를 야기한다. 고차 방식에 있어서, 변조 그 자체는 상이한 비트들 간의 오류 확률에서의 차이를 야기한다. 예를 들어, 16-QAM이 그레이 매핑(Gray mapping)과 함께 사용되는 경우, 인터리빙된 비트들은 신뢰가능한(reliable)("R") 위치 및 신뢰불가능한(unreliable)("U") 위치에 R-R-U-U-R-R- 등과 같이 매핑된다. 이것은 FEC-부호화된 데이터 스트림이 클러스터들(clusters) 또는 버스트들(bursts)과 같은 신뢰가능한 위치 및 신뢰불가능한 위치에 매핑되고, 인터리버가 실제로 문제를 악화시키는, 즉 높은 오류 확률을 갖는 비트들(또는 클러스터)을 그룹화할 수 있는 상황을 야기할 수 있다.
본 발명자들은 고차 변조 방식을 이용하는 경우 인터리빙에 의해 야기되는 클러스터링의 문제를 직접적으로 다룬 선행 기술을 알지 못한다. 하지만, 본 발명자들은 데이터 비트들(시스템 비트들(systematic bits)) 및 잉여 비트들(패리티 비트들(parity bits))을 개별적으로 인터리빙하고, 그 다음 상기 시스템 비트들 중 많은 것을 신뢰가능한 위치에 매핑하는 제안을 알고 있다. 이것은 본 발명에 의해 제안된 것과는 전혀 상이한 절차이다.
따라서, 고차 변조 방식을 사용할 때 인터리빙하는 경우에 클러스터링을 처리하기 위하여, 클러스터링을 회피하는 선행 기술 블록 인터리버를 변경하면서 상기 블록 인터리버의 유리한 특성들은 변경되지 않게 하는 것이 필요하다.
도 1은 순방향 오류 정정 및 인터리빙을 갖는 디지털 통신 시스템의 간단한 블록도이다.
도 2a는 30개의 컬럼을 갖는 선행 기술 블록 인터리버 행렬이다.
도 2b는 본 발명에 따른 HSDPA를 위한 부분적으로 채워진 블록 인터리버이다.
도 3은 16-QAM 콘스털레이션을 나타내는 도면이다.
도 4는 인터리버가 사용되지 않은 경우와 30-컬럼 블록 인터리버가 사용된 경우의 비트 위치의 함수로서 FEC-부호화된 비트들의 오류율을 나타내는 한 세트의 그래프이다.
도 5는 본 발명에 따라 채워지는 일반적인 인터리버 행렬이다.
도 6은 3GPP 릴리스 '99의 제2 인터리버를 사용한 경우(채워진 원, 실선), 본 발명에 따라 부분적으로 채워진 인터리버를 사용한 경우(채워진 삼각형, 실선), 및 마지막으로 전혀 인터리버가 사용되지 않은 경우(빈 사각형, 단선), 기하학(geometry, G)의 함수로서 AWGN 채널에서 16-QAM 변조를 갖는 HSDPA 패킷의 블록 오류율의 그래프이다.
도 7은 본 발명에 따라, 블록 인터리버가 인터리빙 행렬을 채우는 방법을 나타내는 흐름도이다.
따라서, 본 발명의 제1 태양에 있어서, 무선 통신 채널을 통해 심볼들로서 전송을 위해 한 패킷의 비트들을 인터리빙하는데 사용되는 행렬을 채우는(filling) 방법으로서, 상기 전송은 한 심볼에 대하여 어떤 수(nb/s)의 비트들이 부호화되는 변조 방식을 사용하고, 상기 행렬은 제1 차원(dimension)의 고정 수(n1)의 요소들 및 제2 차원의 가변 수(n2)의 요소들을 가지며, 상기 방법은 상기 행렬의 제1 차원의 상기 수(n1)의 요소들이 제공된, 수(np)의 패킷의 비트들을 수용하기 위하여 상기 행렬의 크기를 정하는(sizing) 단계를 포함하고, 인터리빙이 변조하기 위한 비트들을 컬럼 방향으로(column-wise) 제공하는지 또는 로우 방향으로(row-wise) 제공하는지에 의존하여 상기 제1 차원은 각각 로우 또는 컬럼인 방법에 있어서, 상기 수(n2)가 심볼당 비트들의 수(nb/s)로 나눌 수 없는 수(n2')로 조정되어, 한 패킷의 비트들에 의해 정확하게 채워질 수 없는 행렬을 제공하는 단계를 포함하는 것을 특징으로 하는 방법이 제공된다.
상기 제1 태양에 따라, 상기 수(n2)를 상기 수(n2')로 조정하는 단계에서, 상기 수(n2')가 상기 수(n2)보다 작은 경우, 제1 차원의 수(n1)는 상기 행렬이 다시 패킷의 비트들 모두를 유지하기에 충분히 크도록 증가되어, 한 패킷의 비트들에 의해 단지 부분적으로 채워질 수 있는 행렬을 제공할 수 있다.
제2 태양에 있어서, 본 발명은 무선 통신 채널을 통해 심볼들로서 전송을 위해 한 패킷의 비트들을 인터리빙하는데 사용되고 2차원으로의 확장을 생성하는 인터리버 행렬을 채우는 인터리버로서, 무선 통신 시스템에 사용하기 위한 인터리버는 변조기를 포함하고, 상기 인터리버는 인터리버 입력 비트들(x0, x1, ...)에 응답하여 인터리버 출력 비트들(y0, y1, ...)을 제공하며, 상기 변조기는 상기 인터리버 출력 비트들(y0, y1, ...)을 소정 수(nb/s)의 심볼당 비트들을 갖는 심볼들(s 0, s1, ...)에 매핑하는 소정의 변조 방식을 사용하는 인터리버에 있어서, 상기 인터리버에 의해 생성된 행렬은 하나의 차원에서 상기 행렬의 크기를 나타내는 고정 값(n1)과 다른 차원에서 상기 행렬의 크기를 나타내는 조정가능한 값(n2)을 가지며, 상기 값(n2)는 항상 심볼당 비트들의 수(nb/s)로 나누어질 수 없도록 조정되고, 상기 행렬은 패킷내의 비트들 모두를 유지하기에 충분히 큰 크기를 갖도록 생성되는 것을 특징으로 하는 인터리버를 제공한다.
제3 태양에 있어서, 패킷내의 비트들을 인터리빙하는 인터리버로서, 상기 비트들의 인터리빙은 2차원 배열을 생성하고, 상기 배열을 제1 방식으로 비트들로 채우며 상기 비트들을 다른 방식으로 추출하는 것을 포함하는 인터리버에 있어서, 상기 인터리버에 의해 사용되는 2차원 배열이 패킷내의 비트들 모두의 어떤 정수배를 정확히 유지할 수 없거나 패킷내의 비트들 모두를 정확하게 유지할 수 없도록 크기가 정해지지만, 하나의 패킷내의 비트들 모두를 유지하기에 적어도 충분히 크도록 크기가 정해지는 것을 특징으로 하는 인터리버가 제공된다.
제4 태양에 있어서, 본 발명은 송신기 요소들을 포함하는 시스템으로서, 상기 송신기 요소들은 순방향 오류 정정 부호기, 변조기, 및 패킷내의 비트들을 인터리빙하는 인터리버를 포함하고, 상기 비트들의 인터리빙은 2차원 배열을 생성하고, 상기 배열을 제1 방식으로 비트들로 채우며 상기 비트들을 다른 방식으로 추출하는 것을 포함하는 시스템에 있어서, 상기 인터리버는 상기 인터리버에 의해 사용되는 2차원 배열이 패킷내의 비트들 모두의 어떤 정수배를 정확히 유지할 수 없거나 패킷내의 비트들 모두를 정확하게 유지할 수 없도록 크기가 정해지지만, 하나의 패킷내의 비트들 모두를 유지하기에 적어도 충분히 크도록 크기가 정해지는 것을 특징으로 하는 시스템을 제공한다.
또한 제4 태양에 따라, 상기 시스템은 또한 수신기 요소들을 더 포함할 수 있고, 상기 수신기 요소들은 복조기, 순방향 오류 정정 복호기, 및 상기 복조기에 의해 제공되는 비트들에 연산을 수행하는 디-인터리버(de-interleaver)를 포함하며, 상기 연산은 상기 인터리버에 의해 수행되는 연산의 역이고, 상기 디-인터리버는 인터리빙 행렬과 같은 차원을 갖는 디-인터리빙 행렬을 사용한다. 또한, 상기 송신기 요소들 및 수신기 요소들은 복수의 무선 단말기들과 통신하는 기지국에 포함될 수 있고, 상기 기지국은 무선 액세스 네트워크의 요소로서 기능한다. 또한, 상기 송신기 요소들 및 수신기 요소들은 또한 상기 기지국과 통신하는 이동 무선 단말기에 포함될 수 있다. 추가로, 무선 액세스 네트워크의 요소로서 기능하는 기지국에 포함되는 것과 독립하여, 상기 송신기 요소들 및 수신기 요소들은 기지국과 통신하는 이동 무선 단말기에 포함될 수 있다.
본 발명의 제5 태양에 있어서, 송신기 요소들을 포함하는 시스템으로서, 상기 송신기 요소들은 순방향 오류 정정 부호기, 본 발명의 제2 태양에서와 같은 인터리버, 및 변조기를 포함하는 시스템이 제공된다.
본 발명의 제5 태양에 따라, 상기 시스템은 또한 수신기 요소들을 더 포함할 수 있고, 상기 수신기 요소들은 복조기, 순방향 오류 정정 복호기, 및 상기 복조기에 의해 제공되는 비트들에 연산을 수행하는 디-인터리버를 포함하며, 상기 연산은 상기 인터리버에 의해 수행되는 연산의 역이고, 상기 디-인터리버는 인터리빙 행렬과 같은 차원을 갖는 디-인터리빙 행렬을 사용한다. 또한, 상기 송신기 요소들 및 수신기 요소들은 복수의 무선 단말기들과 통신하는 기지국에 포함될 수 있고, 상기 기지국은 무선 액세스 네트워크의 요소로서 기능한다. 또한, 상기 송신기 요소들 및 수신기 요소들은 또한 상기 기지국과 통신하는 이동 무선 단말기에 포함될 수 있다. 추가로, 무선 액세스 네트워크의 요소로서 기능하는 기지국에 포함되는 것과 독립하여, 상기 송신기 요소들 및 수신기 요소들은 기지국과 통신하는 이동 무선 단말기에 포함될 수 있다.
본 발명은 종래의 블록 인터리버의 간단한 변경을 제공한다, 상기 변경은 고차 변조를 가지는 인터리빙의 경우에 평균 블록 오류 확률을 감소시키는 것이다. 3GPP에서 HSDPA의 경우, 본 발명에 따른 블록 인터리버는 모든 변조 방식들 및 부호율에 사용될 수 있는 그러한 방식으로 설계될 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 장점들은 첨부한 도면들과 관련하여 제시되는 이하 상세한 설명을 고려함으로써 명백하게 될 것이다.
클러스터링(clustering) 문제의 발생은 (주어진 크기를 갖는) 인터리버 행렬의 컬럼에 있는 요소들의 수에 의존한다. 예를 들어, 16-QAM 변조의 경우에, 로우(row)의 수 (또는 적어도 로우에 있는 요소들의 수)가 (하나의 심볼에 매핑되는 비트들의 수인) 4로 나누어질 수 있는 경우 클러스터링이 발생한다. 유사하게, 8-PSK 또는 64-QAM 변조의 경우, 로우의 수가 각각 3 또는 6으로 나누어질 수 있는 경우 클러스터링이 발생한다. 본 발명의 주요 사상은 클러스터링을 야기하는 어떤 수로 나누어질 수 있는 (즉, 예를 들어, 16-QAM의 경우 4로 나누어질 수 있는) 요소들의 수를 갖는 컬럼의 수가 가능한 한 적도록 인터리버 행렬 컬럼을 채움으로써 클러스터링 문제를 방지하는 것이다. 이것은 인터리버 행렬의 요소들 중 몇몇을 비어있게 함으로써 수행될 수 있고, 한 패킷에서 전송되는 심볼들의 수가 고정되는, 3GPP에서의 HSDPA와 같은 몇몇 패킷 전송 방식의 경우 특히 간단한 방식으로 수행될 수 있다.
배경으로서, 도 1은 채널 부호화 (순방향 오류 정정) 및 인터리빙을 채용하는 시스템의 간단한 블록도를 도시한다. 상기 시스템은 송신기(11) 및 수신기(12)로 구성되고, 상기 송신기(11) 및 수신기(12) 모두 통신 시스템의 이동국 및 기지국 모두에 구현된다. 원래의 데이터, 또는 시스템 비트(d0, d1, d2, ...)는 FEC 부호기(11a) (예를 들어, 터보 부호기 또는 콘볼루션 부호기)에서 부호화되고, 여기서 잉여 비트, 또는 패리티 비트가 추가된다. 예를 들어, 코드율이 1/2인 경우(즉, 비트의 수가 FEC 부호화에서 2의 인수만큼 증가한다), FEC 부호기의 출력 시퀀스(x0, x1, x2, ...)는 d0, p0, d1 , p1, ...이고, 여기서 di는 원래 데이터 비트이고 pi는 추가된 패리티 비트이다. 데이터는 전형적으로 수백 또는 수천 비트를 포함할 수 있는 블록에서 부호화된다. 부호화 이후에, 상기 데이터는 본 발명의 대상인 블록 인터리버와 같은 인터리버(11b)에 의해 인터리빙된다.
또한 배경으로서, 도 2a는 FEC 부호화된 데이터가 로우를 따라(row by row) 기록된 30개의 컬럼을 갖는 블록 인터리버 행렬(21)을 도시한다. 도 2a에 있는 수들은 입력된 비트들(xi)의 인덱스(i)에 대응한다. 데이터는 컬럼 방향으로, 종종 위에서 아래로 독출되지만, 상기 컬럼이 반드시 0, 1, 2, ... 순으로 독출되지는 않고, 컬럼의 독출 순서는 변경될 수 있다. 구체적인 예로서, 3GPP 릴리스 '99의 제2 인터리버의 인터리버 행렬에 있는 컬럼의 수가 30으로 고정되고, 상기 컬럼은 0, 20, 10, 5, 15, 25, 3, 13, 23, 8, 18, 28, 1, 11, 21, 6, 16, 26, 4, 14, 24, 19, 9, 29, 12, 2, 7, 22, 27, 17 순서로 독출된다. 이 경우에 있어서, 인터리버의 출력(도 2에서 y0, y1, y2, ...)은 FEC-부호화된 입력 비트(xi )를 사용하여 x0, x30, x60, ..., x20, x50, x80, ..., x10, x40 , x70, ...이다.
인터리빙 이후에, 비트들은 변조기(11c)에 의해 심볼들로 변조된다. 가장 간단한 변조 방식은 2진 위상 편이 방식(BPSK; binary phase shift keying)이고, 여기서 각 비트는 그 값이 0인지 1인지에 따라, +1(즉, 양 전압) 또는 -1(음 전압)에 매핑된다. 약간 더 복잡한 변조 방식은 4상 위상 편이 방식(QPSK; quaternary phase shift keying)이고, 여기서 비트들은 복소수 심볼을 나타내는 쌍에 매핑된다(실수 부분 및 허수 부분은 무선 신호의 동상(in-phase) 및 직교(quadrature) 성분에 대응한다). 이것은 예를 들어 비트 쌍(00)이 심볼 1 + j(여기서 j는 허수 단위이다), 01은 1 - j, 10은 -1 + j, 및 11은 -1 - j에 매핑되도록 수행될 수 있다. 본 발명은 8-PSK, 16-QAM(직교 진폭 변조(quadrature amplitude modulation)), 및 64-QAM과 같이 QPSK보다 고차인 변조 방식에 관한 것이다. 이러한 방식의 공통된 특징은 몇몇 비트들이 다른 비트들보다 "더 신뢰가능한 위치(more reliable positions)"에 매핑될 수 있다는 것이다. 예로서 16-QAM 변조를 고려해보자. 이 경우에 있어서, 그레이 매핑(gray mapping)이 사용되는 경우, 4개의 인터리빙된 비트들(도 2에서 yi)이 도 3에 도시된 바와 같이 하나의 기호에 매핑된다. (그레이 매핑 또는 그레이 부호화(Gray coding)는 도 3에서와 같이 심볼 콘스털레이션(constellation)에 의해 표시되는 바와 같이, 주어진 심볼 포인트와 가장 가까운 이웃 간에 가장 적은 가능한 비트들이 값을 변경하는 것을 제공하는 매핑이다. 이러한 매핑은 부호화되지 않은 비트들에 대한 비트 오류율을 최소화한다.) 예를 들어, 좌측으로부터 제1 및 제2 비트가 각각 심볼의 실수 및 허수 부분의 부호를 결정하고, 제3 및 제4 비트가 각각 실수 및 허수 부분의 크기를 결정하는 규칙을 사용하여, 전송되는 심볼의 평균 전력이 1이 되는 그러한 방식으로 스케일링(scaling)이 수행되는 경우 비트 시퀀스(1001)는 심볼(-0.3162 + 0.9487j)에 매핑될 것이다. 수신기에서 부호의 결정은 크기의 결정보다 훨씬 더 신뢰할 수 있기 때문에, 처음 2개의 비트들은 제3 및 제4 비트보다 더 "신뢰가능(reliable)"하다. 따라서, 인터리빙된 비트들(도 1에서 y0, y1, y2, ...)은 4 비트 주기를 가지고 R-R-U-U-R-R-U-U-...와 같이 신뢰가능한("R") 위치 및 신뢰불가능한("U") 위치에 매핑된다. 8-PSK의 경우에 있어서, 3개의 비트들이 하나의 심볼에 매핑되고, 신뢰가능한 위치 및 신뢰불가능한 위치로의 매핑은 3 비트 주기를 갖는다. R-R-U-R-R-U-... 유사한 방식으로, 64-QAM 변조의 경우에 있어서, 6 비트가 하나의 심볼에 매핑되기 때문에 주기는 6 비트이다. R-R-M-M-U-U-R-R-M-M-U-U-... 여기서 "M"은 "중간 신뢰가능" 위치, 즉 "U"보다 좋지만 "R"보다 나쁜 위치로의 매핑을 의미한다.
변조된 심볼들은 통신 링크, 예를 들어 무선 채널을 통해 수신기에 전송되고, 수신기에서는 상술된 동작에 대응하는 동작이 반대 순서로 수행된다. 우선, 수신된 심볼들은 전형적으로 양수는 비트 값(0)에 대응하고 음수는 비트 값(1)에 대응하는 그러한 방식으로 "소프트 비트(soft bits)"(도 1에서 y0', y1', y 2', ...)로 복조된다. 추정이 더 신뢰가능하면 할수록, 소프트 비트의 절대값은 더 커진다. 그 다음, 소프트 비트는 전송에서 사용된 것과 동일한 행렬을 사용하여 디인터리버(deinterleaver)(12b)에 의해 디-인터리빙된다. 하지만, 이제 데이터는 데이터가 전송된 것과 같은 순서로 컬럼 방향으로(columnwise)으로 기록되고, 디인터리빙된 비트들(도 1에서 x0', x1', x2', ...)은 로우를 따라(row by row) 행렬로부터 독출된다. 수신된 비트들(d0', d1', d2', ...)의 최종 값은 FEC 복호기(12a)에서 결정된다.
이제, 16 QAM의 경우에 있어서, HSDPA 패킷을 위해 3GPP 릴리스 '99의 제2 인터리버가 사용되는 경우, FEC 부호화된 데이터는 60 비트의 클러스터들에서 신뢰가능한 위치 및 신뢰불가능한 위치에 매핑된다. 각 HSDPA 패킷은 3개의 슬롯으로 구성되고, 각 슬롯은 16인 확산 인자(spreading factor)를 사용하는 160 심볼들을 포함한다. 각 16-QAM 심볼이 4개의 비트들을 포함하기 때문에, (확산 부호당) 하나의 HSDPA 패킷에서의 비트들의 수는 3x4x160 = 1920이다. 1920 비트들은 30 컬럼을 갖는 인터리버 행렬의 64개의 로우를 정확하게 채운다. 데이터(도 1에서 y0, y1, y2, ...)가 컬럼 방향으로 독출되는 경우, 상기 데이터는 상술된 바와 같이 신뢰가능한 위치 및 신뢰불가능한 위치에 R-R-U-U-R-R-U-U-...와 같이 매핑(인터리빙)된다. 각 컬럼이 4로 나누어질 수 있는 64 요소를 가지기 때문에, (FEC-부호화된 데이터 스트림(x0, x1, x2, )으로부터 처음 60개의 비트들을 포함하는) 인터리버의 2개의 최상 로우로부터의 모든 비트들은 신뢰가능한 위치에 매핑되고, (FEC-부호화된 데이터 스트림으로부터 다음 60개의 비트들을 포함하는) 다음 2개의 로우로부터의 모든 비트들은 신뢰불가능한 위치에 매핑된다. 등등. 따라서, FEC-부호화된 데이터 스트림의 비트들은 60 비트의 클러스터에서 신뢰가능한 위치 및 신뢰불가능한 위치에 매핑되고, 따라서 인터리빙은 신뢰불가능한 비트들의 버스트를 야기한다. 이것은 인터리버가 수행해야하는 것에 정반대이다. 인터리버는 버스트를 제거해야하고 야기하지 않아야 한다. 인터리버에 의해 야기된 클러스터링 문제는 도 4에 도시되고, 여기서 시뮬레이션된 비트-오류 확률은 인터리빙이 사용되지 않은 경우(그래프 41) 및 3GPP 릴리스 '99의 제2 인터리버가 사용된 경우(그래프 42), FEC-부호화된 데이터 스트림(도 1의 x0, x1, x2, ...)에서의 비트 위치의 함수(그래프 41 및 42)로서 표시된다. 전자의 경우에 있어서, R-R-U-U-... 패턴이 분명히 나타나고, 후자의 경우는 16 QAM을 갖는 조합에 사용되고 있는 블록 인터리버로 인한 60-비트 클러스터의 형성을 분명히 나타낸다.
동일한 클러스터링 문제가 16 QAM 이외에도 다른 고차 변조 방식을 갖는 HSDPA 에 존재할 것이다. 8-PSK 변조에 있어서, 각 심볼은 3 비트를 포함하고, 하나의 HSDPA 패킷에서의 비트의 수는 3x3x160 = 1440(16인 확산 인자를 사용하여)이며, 이것은 30 컬럼 인터리버 행렬의 48 로우를 정확하게 채운다. 48이 3으로 나누어질 수 있기 때문에, 그리고 8-PSK를 갖는 비트들의 신뢰도가 R-R-U-R-R-U-... 패턴을 가지기 때문에, 인터리버 행렬의 로우(2, 5, 8, ..)에 있는 모든 비트들은 신뢰불가능한 위치에 매핑된다. 따라서, FEC-부호화된 데이터 스트림의 비트들은 30 비트의 클러스터들에서 신뢰불가능한 위치에 매핑된다. 유사한 방식으로, 각 64-QAM 변조된 심볼은 6 비트를 포함하고, 각 HSDPA 패킷은 3x6x160 = 2880을 포함하고, 이것은 96 로우를 갖는 30-컬럼 인터리버 행렬을 정확하게 채운다. 96이 6으로 나누어질 수 있기 때문에, 클러스터링 문제는 64-QAM 변조에서도 존재한다.
본 발명은 로우에 있는 비트들의 수가 16-QAM 변조의 경우 4로(또는 8-PSK의 경우 3으로, 또는 64-QAM의 경우 6으로, 등) 나누어질 수 없는 그러한 방식으로 인터리버 행렬을 채움으로써 클러스터링 문제를 해결한다. HSDPA의 경우에 있어서, 이것은 매우 간단한 방식으로 수행될 수 있다. 예를 들어 도 2b에 도시된 바와 같이 30-컬럼 인터리버 행렬(22)의 한쪽 코너에 15x4 요소들을 비게함으로써 수행될 수 있다. 이것이 수행되는 경우, 모든 1920 비트들이 행렬에 맞추어져야 하기 때문에 16-QAM 변조의 경우 인터리버 행렬(22)에 있는 로우의 수가 64에서 66으로 (선행기술 인터리버 행렬(21)에 비해) 2만큼 증가된다. 따라서, 비트들의 수는 15개의 (가득찬) 컬럼에 66과 15개의 (부분적으로 비어있는) 컬럼에 62이다. 이들 수들(66 또는 62) 어느 것도 4로 나누어질 수 없지만, 그들 양자는 2로 나누어질 수 있다. 처음 독출된 컬럼의 비트들은 R-R-U-U-...U-U-R-R과 같이 신뢰가능한 위치 및 신뢰불가능한 위치에 매핑되고, 다음 컬럼의 요소들은 U-U-R-R-...R-R-U-U와 같이 매핑된다. 등등. 따라서, 각 로우에 있는 비트들의 반은 신뢰가능한 위치에 매핑되고 비트들의 반은 신뢰불가능한 위치에 매핑되어, 클러스터링 문제가 회피된다.
가장 좋은 성능을 위해, 컬럼이 "분별 있는(sensible)" 순서로, 즉 클러스터링을 야기하지 않도록 하는 순서로 독출되어야 하는 것을 확실히 해야 한다. 예를 들어, 30-컬럼 인터리버 행렬에서 컬럼간 교환 패턴이 컬럼이 0, 15, 1, 16, 2, 17, ... 순서로 독출되어지는 경우, 각 로우의 처음 15 요소들은 동일한 신뢰도("R" 또는 "U")를 갖는 위치에 매핑될 것이고, 각 로우의 마지막 15 요소들은 반대 신뢰도를 가질 것이다. 따라서, 15 비트의 클러스터가 형성될 것이다. 3GPP 릴리스 '99의 제2 인터리버의 컬럼간 교환 패턴은 이러한 클러스터링을 야기하지 않는다는 점에서 "분별 있는" 것이다. FEC-부호화된 데이터 스트림 중 많아야 4개의 연속 비트들이 16-QAM에서 동일한 신뢰도를 갖는 위치에 매핑된다.
도 2b의 인터리버 구조는 16-QAM 변조의 경우에만 제한되지 않는다. 상술된 바와 같이, 3GPP 릴리스 '99의 제2 인터리버는 8-PSK 및 64-QAM 변조의 경우에도 클러스터링 문제를 야기하는데, 왜냐하면 인터리버에서 로우의 수가 한 심볼에 포함된 비트들의 수로 나누어질 수 있기 때문이다. 도 2b의 부분적으로 채워진 구조는 클러스터링 문제를 회피한다. 도 2b의 인터리버에 있어서, 컬럼에 있는 비트들의 수가 8-PSK 또는 64-QAM 또는 어떤 다른 기본 고차 변조 방식을 갖는 HSDPA의 경우에서도 한 심볼에 포함된 비트들의 수로 나누어질 수 없기 때문이다. 이러한 변경된 인터리버 행렬을 사용하는 것은 QPSK 변조의 경우에 어떠한 이득을 제공하지는 않지만, 어떠한 성능 저하를 야기하지도 않는다. 또한 인터리버 행렬의 상위 우측 코너의 15x4 요소들의 빈 블록은 클러스터링 문제를 회피하기 위한 본 발명에 따른 많은 것들 중에서 단지 하나의 방식이라는 것을 유념한다. 예를 들어, 15x2 빈 요소들의 블록(16-QAM 변조를 갖는 HSDPA의 경우 각 컬럼의 요소들의 수가 홀수인 것을 의미하는)이 또한 사용될 수 있다.
도 2b에 도시된 간단한 형태의 부분적으로 채워진 블록 인터리버는 다음의 경우 적합하다. 인터리빙된 데이터 패킷의 비트들의 수가 로우의 수가 심볼의 비트의 수로 나누어질 수 있는 간단한 블록 인터리버 행렬을 패킷이 채우도록 하는 경우, 즉 HSDPA의 경우에서와 같이 클러스터링 문제가 매우 현저한 경우 적합하다. 행렬의 컬럼에 있는 비트의 수가 변조 심볼의 비트의 수에 의해 나누어질 수 없는 것을 보장하는 사상이 보다 일반적인 경우에 또한 사용될 수 있지만, 이때 빈 요소들의 수 및 위치는 각각의 상이한 크기의 데이터 패킷에 대해 별개로 결정되어야 한다.
일반적인 경우에 대한 하나의 가능한 구조는 도 5에 도시되고, 여기서 그늘진 부분은 채워진 요소이고 그늘지지 않은 부분은 빈 요소이다. 이 예에 있어서, 빈 요소들은 행렬의 하위 우측 코너(영역 IV)에 있고, 이것은 빈 요소들이 상위 우측 코너에 있는 도 2b와는 상이하다.
도 5를 다시 참조하면, 일반적으로 인터리버 행렬(51)의 컬럼의 수(nc)가 고정된 것으로 가정하면, 패킷의 비트의 수에 따라 로우의 수(nr)을 선택하는데, 여기서 nr은 "불량한(bad)" 값을 갖지 않는다. 즉 nr은 예를 들어 8-PSK, 16-QAM, 또는 64-QAM의 경우에 3, 4, 또는 6으로 나누어질 수 없고, 패킷의 모든 비트들이 인터리버 행렬에 적합하다. 다음으로, 도 5에서 가득 찬 로우(full row)의 수(nfr)가 선택되고, 여기서도 상기 값은 "불량한" 것이 아니다. 그 다음, 도 5의 영역들(I 및 II)에 비트들이 맞추어지도록 가득 찬 컬럼(full column)의 수(nfc)가 선택된다. 예외로, 몇 개의 "여분(extra)" 비트들이 도 5의 영역(III)에 하나의 컬럼에 맞추어져야 한다. 인터리버는 보통의 방식으로, 로우를 따라(row by row) 채워지지만, 도 5의 그늘진 영역 외부에 있는 요소들은 비어있다. 출력은 보통 컬럼 방향으로 아마도 교환된 순서로 독출된다. 이런 식으로, (아마도 영역(III)을 포함하는 것에 대한 것으로 제외하고) 컬럼의 요소들의 수가 "불량한" 값을 가지지 않고, 따라서 클러스터링 문제가 회피된다.
16-QAM 변조에 대한 부가 백색 가우스 잡음(AWGN; Additive White Gaussian Noise) 채널에서 3GPP 릴리스 '99의 제2 인터리버를 갖는, 본 발명에 따른 부분적으로 채워진 인터리버의 비교가 도 6에 제시된다. 도 6은 수신된 자신의 셀 전력 및 다른 셀 간섭간의 비로서 정의되는, 기하학(geometry)(G)에 대한 HSDPA 패킷의 오류율의 링크 시뮬레이션 결과를 나타낸다. HSDPA 패킷의 길이는 3 슬롯(2 ms)이고, 율(1/2)을 갖는 터보 부호기가 FEC 부호화를 위해 사용되었다. HSDPA 전력은 셀의 전체 전력의 80%(즉, -1 dB)이다. 참조로서, 도 6은 어떠한 인터리버도 갖지 않는 경우의 성능을 도시한다. 인터리빙이 AWGN 채널에 필요하지 않고, 시스템은 인터리버 없이 잘 작용한다는 것을 유념한다. 도 6으로부터 릴리스 '99의 제2 인터리버는 인터리버를 전혀 사용하지 않은 것에 비해 대략 0.3 dB만큼 성능을 저하시킨다. 이러한 성능 저하는 상술된 바와 같은 클러스터링 문제에 의해 야기된다. 부분적으로 채워진 인터리버는 릴리스 '99 인터리버에 비해 0.2 dB 이상의 성능 이득을 제공하고, 그 성능은 인터리빙 없이 획득된 성능에 근접한다.
다른 시뮬레이션 연구로부터, 본 발명자는 본 발명에 따른 부분적으로 채워진 인터리버의 성능 이득이 낮은 이동국 속도에서 3GPP 릴리스 '99의 "가득 찬(full)" 제2 인터리버에 비해 0.2 dB 이상일 수 있다고 판단했다. 상기 부분적으로 채워진 인터리버는 120 km/h에서조차 릴리스 '99 인터리버에 비해 다소의 이득을 가지며, 이것은 행렬을 "클리핑(clipping)"하는 것이 실제의 인터리빙 특성의 어떤 성능 저하를 야기하지 않는다는 것을 나타낸다.
비록 상기 설명에 있어서 클러스터링 문제를 회피하기 위하여 인터리버 행렬이 "부분적으로 채워진(partially filled)" 것이라 하더라도, 본 발명은 또한 상기 설명에 따른 빈 요소들을 "더미 비트(dummy bits)"를 가지고 채우는 것을 포함한다.
이제 도 7을 참조하면, 본 발명은 패킷의 비트들을 가지고 인터리버 행렬(51; 도 5)을 채우는 경우 인터리버(11b; 도 1)에 의해 사용되는 절차에 대한 흐름도에 의해 도시된다. (각 패킷에 대해서가 아니라 단 한번만 실행되는) 제1 단계(71)에 있어서, 사용중인 변조 방식에 따라 심볼당 비트들의 수(nb/s)가 결정된다. (또한 각 요소에 대해서가 아니라 단 한번만 실행되는) 다음 단계(72)에 있어서, 인터리버 행렬의 로우의 수(nr)가 nb/s에 의해 (나머지가 없이) 나누어질 수 없도록 (필요한 경우) 조정된다. 다음 단계(73)에 있어서, 패킷내의 비트들의 수(np)가 (한번) 결정된다. 그 다음, 각 패킷에 대해, 다음 단계(74)와 같이, 상기 인터리버 행렬은 다음과 같이 채움으로써 np 비트를 가지고 (도 1의 인터리버 출력(y0, y1, ...)을 제공하기 전에 인터리버에 의해) 채워진다. 즉, (nc가 인터리버 행렬의 주어진 수의 컬럼인 nc 비트를 가지고) 어떤 수(nfr)의 로우를 완전히 채우고, 어떤 수(npr = nr-nfr)의 로우를 단지 부분적으로 채우며, 여기서 nfr 도 또한 nb/s에 의해 나누어질 수 없는 수이고, nfc의 채워진 컬럼과 nfr의 채워진 로우 및 가능하게는 n r 및 nfr 사이의 수인 비트를 가지고 채워진 하나의 컬럼을 제공하는 그러한 방식으로 행렬을 채운다.
본 발명은 또한 상기와 동일한 절차를 포함하지만 인터리버 행렬(51)의 로우를 채우는 것이 컬럼을 채우는 것으로 대체되고, 인터리버 동작의 경우 상기 설명에서와 같이 컬럼을 따르는 것 대신에 로우를 따라 인터리버 행렬로부터 비트들을 끌어내는 것이 이해되어야 한다. 또한 본 발명이 (도 5의 영역(IV)에서와 같이) 빈 요소의 깨진 영역을 남기지 않도록 인터리버 행렬을 채우는 것을 포함하지만, 행렬을 채우는 것 대신에 부분적으로 채워진 컬럼이 흩어지거나 부분적으로 채워진 로우가 흩어지도록 하는 것이 이해되어야 한다. 또한, 본 발명은 우선 컬럼의 수를 증가시키고 그 다음 로우의 수를 감소시켜 nb/s로 나누어질 수 없는 수를 포함하지만, 상기 행렬은 여전히 패킷내의 비트 모두를 수용하기에 충분히 크다.
본 발명은 통신 시스템의 물리 계층 구현의 부분이고, 3GPP 기술 사양, 릴리스 '99의 제2 인터리버와 동일한 방식으로, 변조 이전의 인터리빙과 복조 이후의 디인터리빙을 처리하는 하드웨어로 구현되어야 한다.
본 발명의 범위
상술된 구성들은 본 발명의 원리의 응용의 단지 예시인 것이 이해되어야 한다. 다수의 변형 및 대안적인 구성이 본 발명의 범위를 벗어나지 않으면서 당업자에 의해 고안될 수 있고, 첨부된 청구범위는 이러한 변형 및 구성을 포함하도록 의도된다.

Claims (14)

  1. 무선 통신 채널을 통해 심볼들로서 전송을 위해 한 패킷의 비트들을 인터리빙하는데 사용되는 행렬(51)을 채우는(filling) 방법으로서, 상기 전송은 한 심볼에 대하여 어떤 수(nb/s)의 비트들이 부호화되는 변조 방식을 사용하고, 상기 행렬은 제1 차원(dimension)의 고정 수(n1)의 요소들 및 제2 차원의 가변 수(n2)의 요소들을 가지며, 상기 방법은 상기 행렬의 제1 차원의 상기 수(n1)의 요소들이 제공된, 수(np)의 패킷의 비트들을 수용하기 위하여 상기 행렬의 크기를 정하는(sizing) 단계를 포함하고, 인터리빙이 변조하기 위한 비트들을 컬럼 방향으로(column-wise) 제공하는지 또는 로우 방향으로(row-wise) 제공하는지에 의존하여 상기 제1 차원은 각각 로우 또는 컬럼인 방법에 있어서,
    상기 수(n2)가 심볼당 비트들의 수(nb/s)로 나눌 수 없는 수(n2')로 조정되어, 한 패킷의 비트들에 의해 정확하게 채워질 수 없는 행렬을 제공하는 단계(72)를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 수(n2)를 상기 수(n2')로 조정하는 단계(72)에서, 상기 수(n2')가 상기 수(n2)보다 작은 경우, 제1 차원의 수(n1)는 상기 행렬이 다시 패킷의 비트들 모두를 유지하기에 충분히 크도록 증가되어, 한 패킷의 비트들에 의해 단지 부분적으로 채워질 수 있는 행렬을 제공하는 것을 특징으로 하는 방법.
  3. 무선 통신 채널을 통해 심볼들로서 전송을 위해 한 패킷의 비트들을 인터리빙하는데 사용되고 2차원으로의 확장을 생성하는 인터리버 행렬(51)을 채우는 인터리버(11b)로서, 무선 통신 시스템(11, 12)에 사용하기 위한 인터리버(11b)는 변조기(11c)를 포함하고, 상기 인터리버는 인터리버 입력 비트들(x0, x1, ...)에 응답하여 인터리버 출력 비트들(y0, y1, ...)을 제공하며, 상기 변조기(11c)는 상기 인터리버 출력 비트들(y0, y1, ...)을 소정 수(nb/s)의 심볼당 비트들을 갖는 심볼들(s0, s1, ...)에 매핑하는 소정의 변조 방식을 사용하는 인터리버(11b)에 있어서,
    상기 인터리버(11b)에 의해 생성된 행렬(51)은 하나의 차원에서 상기 행렬(51)의 크기를 나타내는 고정 값(n1)과 다른 차원에서 상기 행렬(51)의 크기를 나타내는 조정가능한 값(n2)을 가지며, 상기 값(n2)는 항상 심볼당 비트들의 수(nb/s)로 나누어질 수 없도록 조정되고, 상기 행렬(51)은 패킷내의 비트들 모두를 유지하기에 충분히 큰 크기를 갖도록 생성되는 것을 특징으로 하는 인터리버.
  4. 패킷내의 비트들을 인터리빙하는 인터리버(11b)로서, 상기 비트들의 인터리빙은 2차원 배열(51)을 생성하고, 상기 배열(51)을 제1 방식으로 비트들로 채우며 상기 비트들을 다른 방식으로 추출하는 것을 포함하는 인터리버(11b)에 있어서,
    상기 인터리버(11b)에 의해 사용되는 2차원 배열이 패킷내의 비트들 모두의 어떤 정수배를 정확히 유지할 수 없거나 패킷내의 비트들 모두를 정확하게 유지할 수 없도록 크기가 정해지지만, 하나의 패킷내의 비트들 모두를 유지하기에 적어도 충분히 크도록 크기가 정해지는 것을 특징으로 하는 인터리버.
  5. 송신기 요소들(11)을 포함하는 시스템으로서, 상기 송신기 요소들(11)은 순방향 오류 정정 부호기(11a), 변조기(11c), 및 패킷내의 비트들을 인터리빙하는 인터리버(11b)를 포함하고, 상기 비트들의 인터리빙은 2차원 배열(51)을 생성하고, 상기 배열(51)을 제1 방식으로 비트들로 채우며 상기 비트들을 다른 방식으로 추출하는 것을 포함하는 시스템에 있어서,
    상기 인터리버(11b)는 상기 인터리버(11b)에 의해 사용되는 2차원 배열이 패킷내의 비트들 모두의 어떤 정수배를 정확히 유지할 수 없거나 패킷내의 비트들 모두를 정확하게 유지할 수 없도록 크기가 정해지지만, 하나의 패킷내의 비트들 모두를 유지하기에 적어도 충분히 크도록 크기가 정해지는 것을 특징으로 하는 시스템.
  6. 제5항에 있어서, 수신기 요소들(12)을 더 포함하고, 상기 수신기 요소들(12)은 복조기(12c), 순방향 오류 정정 복호기(12a), 및 상기 복조기(12c)에 의해 제공되는 비트들에 연산을 수행하는 디-인터리버(de-interleaver)(12b)를 포함하며, 상기 연산은 상기 인터리버(11b)에 의해 수행되는 연산의 역이고, 상기 디-인터리버는 인터리빙 행렬(51)과 같은 차원을 갖는 디-인터리빙 행렬(51)을 사용하는 것을 특징으로 하는 시스템.
  7. 제6항에 있어서, 상기 송신기 요소들(11) 및 수신기 요소들(12)은 복수의 무선 단말기들과 통신하는 기지국에 포함되고, 상기 기지국은 무선 액세스 네트워크의 요소로서 기능하는 것을 특징으로 하는 시스템.
  8. 제7항에 있어서, 상기 송신기 요소들(11) 및 수신기 요소들(12)은 또한 상기 기지국과 통신하는 이동 무선 단말기에 포함되는 것을 특징으로 하는 시스템.
  9. 제6항에 있어서, 상기 송신기 요소들(11) 및 수신기 요소들(12)은 무선 액세스 네트워크의 요소로서 기능하는 기지국과 통신하는 이동 무선 단말기에 포함되는 것을 특징으로 하는 시스템.
  10. 송신기 요소들(11)을 포함하는 시스템으로서, 상기 송신기 요소들(11)은 순방향 오류 정정 부호기(11a), 제3항에서와 같은 인터리버(11b), 및 변조기(11c)를 포함하는 시스템.
  11. 제10항에 있어서, 수신기 요소들(12)을 더 포함하고, 상기 수신기 요소들(12)은 복조기(12c), 순방향 오류 정정 복호기(12a), 및 상기 복조기(12c)에 의해 제공되는 비트들에 연산을 수행하는 디-인터리버(de-interleaver)(12b)를 포함하며, 상기 연산은 상기 인터리버(11b)에 의해 수행되는 연산의 역이고, 상기 디-인터리버는 인터리빙 행렬(51)과 같은 차원을 갖는 디-인터리빙 행렬(51)를 사용하는 것을 특징으로 하는 시스템.
  12. 제11항에 있어서, 상기 송신기 요소들(11) 및 수신기 요소들(12)은 복수의 무선 단말기들과 통신하는 기지국에 포함되고, 상기 기지국은 무선 액세스 네트워크의 요소로서 기능하는 것을 특징으로 하는 시스템.
  13. 제12항에 있어서, 상기 송신기 요소들(11) 및 수신기 요소들(12)은 또한 상기 기지국과 통신하는 이동 무선 단말기에 포함되는 것을 특징으로 하는 시스템.
  14. 제11항에 있어서, 상기 송신기 요소들(11) 및 수신기 요소들(12)은 무선 액세스 네트워크의 요소로서 기능하는 기지국과 통신하는 이동 무선 단말기에 포함되는 것을 특징으로 하는 시스템.
KR1020047006665A 2001-11-05 2002-10-25 통신 시스템을 위해 부분적으로 채우는 블록 인터리버 KR20050039726A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33797601P 2001-11-05 2001-11-05
US60/337,976 2001-11-05

Publications (1)

Publication Number Publication Date
KR20050039726A true KR20050039726A (ko) 2005-04-29

Family

ID=23322856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006665A KR20050039726A (ko) 2001-11-05 2002-10-25 통신 시스템을 위해 부분적으로 채우는 블록 인터리버

Country Status (8)

Country Link
US (1) US7028230B2 (ko)
EP (1) EP1442373A4 (ko)
JP (1) JP2005508595A (ko)
KR (1) KR20050039726A (ko)
CN (1) CN1288560C (ko)
CA (1) CA2465381A1 (ko)
RU (1) RU2004117073A (ko)
WO (1) WO2003040920A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054810B2 (en) * 2001-06-25 2011-11-08 Texas Instruments Incorporated Interleaver for transmit diversity
KR100584426B1 (ko) * 2001-12-21 2006-05-26 삼성전자주식회사 고속 패킷 이동통신시스템에서 심벌 매핑을 위한 인터리빙장치 및 방법
US7020829B2 (en) 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
US7577207B2 (en) 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
KR100683600B1 (ko) * 2002-07-03 2007-02-16 휴우즈 일렉트로닉스 코오포레이션 구조화된 패리티 검사 행렬을 사용하여 저밀도 패리티검사(ｌｄｐｃ) 코드를 인코딩하는 방법
US20040019845A1 (en) * 2002-07-26 2004-01-29 Hughes Electronics Method and system for generating low density parity check codes
US7864869B2 (en) * 2002-07-26 2011-01-04 Dtvg Licensing, Inc. Satellite communication system utilizing low density parity check codes
US7293217B2 (en) 2002-12-16 2007-11-06 Interdigital Technology Corporation Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
US20040171359A1 (en) * 2003-02-28 2004-09-02 Olav Tirkkonen Power allocation in a communication system
US7353218B2 (en) * 2003-08-14 2008-04-01 International Business Machines Corporation Methods and apparatus for clustering evolving data streams through online and offline components
KR20050020526A (ko) * 2003-08-23 2005-03-04 삼성전자주식회사 이동통신시스템에서 비트 인터리빙장치 및 방법
KR20050052184A (ko) * 2003-11-29 2005-06-02 삼성전자주식회사 저밀도 패리티 검사 부호화를 위한 인터리빙 방법
US7570695B2 (en) 2003-12-18 2009-08-04 Intel Corporation Method and adaptive bit interleaver for wideband systems using adaptive bit loading
JP4909498B2 (ja) * 2004-02-27 2012-04-04 日本電気株式会社 インターリーブパラメータ演算方法／プログラム／プログラム記録媒体／装置、携帯電話機
CN101341659B (zh) 2004-08-13 2012-12-12 Dtvg许可公司 用于多输入多输出通道的低密度奇偶校验码的码设计与实现的改进
GB2419788B (en) * 2004-11-01 2007-10-31 Toshiba Res Europ Ltd Interleaver and de-interleaver systems
US8261135B2 (en) 2006-03-24 2012-09-04 Mitsubishi Electric Corporation Interleaving method and communication device
CN101217349A (zh) * 2007-01-05 2008-07-09 中兴通讯股份有限公司 一种混合自动重传请求中比特收集的装置与方法
CN101188435B (zh) * 2007-01-08 2011-03-16 中兴通讯股份有限公司 一种比特交织装置与方法
CN101282326B (zh) * 2007-04-04 2011-07-20 朱明程 绑定终端的数字版权管理方法、系统及其终端
US8356234B2 (en) * 2007-06-15 2013-01-15 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a mobile communication system
PL2163020T3 (pl) * 2007-06-19 2011-06-30 France Telecom Sposób oparty na kodach korekcji błędów do zastosowania w strumieniach danych multimedialnych o zmiennej przepływności
KR101613893B1 (ko) * 2007-10-04 2016-04-20 삼성전자주식회사 이동통신 시스템에서 데이터 인터리빙 방법 및 장치
US9712279B2 (en) 2007-10-04 2017-07-18 Samsung Electronics Co., Ltd. Method and apparatus for interleaving data in a mobile communication system
KR101492566B1 (ko) * 2008-03-26 2015-02-12 삼성전자주식회사 광대역 무선통신 시스템에서 복합 자동 재전송 요청을지원하기 위한 장치 및 방법
CN101414895B (zh) * 2008-11-25 2012-07-25 中国电子科技集团公司第五十四研究所 无线信道中传输话音和信令的封装传输方法
JP5493459B2 (ja) 2009-05-08 2014-05-14 ソニー株式会社 通信装置及び通信方法
US9165615B2 (en) 2010-03-24 2015-10-20 Rambus Inc. Coded differential intersymbol interference reduction
EP2525498A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
CN102315909A (zh) * 2011-09-28 2012-01-11 清华大学 基于比特映射的编码调制方法及其对应解调译码方法
KR101829923B1 (ko) 2011-10-13 2018-02-22 삼성전자주식회사 데이터 통신 시스템에서 부호화 장치 및 방법
KR101558172B1 (ko) * 2014-10-14 2015-10-08 숭실대학교산학협력단 오류 분산을 위한 인터리빙 방법 및 장치, 이를 수행하기 위한 기록매체
CN109474373B (zh) * 2017-09-08 2021-01-29 华为技术有限公司 交织方法和交织装置
CN109495207B (zh) 2017-09-11 2021-08-10 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法和设备
CN109495210B (zh) * 2017-09-13 2020-07-31 上海诺基亚贝尔股份有限公司 用于在无线通信系统中交织数据的方法、设备和计算机可读存储介质
CN114978424B (zh) * 2022-05-13 2023-12-22 上海瀚讯信息技术股份有限公司 一种跳步螺旋交织方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159608A (en) * 1991-08-28 1992-10-27 Falconer David D Method and apparatus for using orthogonal coding in a communication system
US5341396A (en) * 1993-03-02 1994-08-23 The Boeing Company Multi-rate spread system
ATE271293T1 (de) * 1993-11-01 2004-07-15 Qualcomm Inc Verfahren und vorrichtung zur übertragung von digitaldaten mit variabler rate
US5822359A (en) * 1994-10-17 1998-10-13 Motorola, Inc. Coherent random access channel in a spread-spectrum communication system and method
US6205190B1 (en) * 1996-04-29 2001-03-20 Qualcomm Inc. System and method for reducing interference generated by a CDMA communications device
US5881093A (en) * 1997-02-10 1999-03-09 Motorola, Inc. Method of interleaving a convolutionally coded signal in a spread spectrum communication system
US6144651A (en) * 1998-07-17 2000-11-07 Motorola, Inc. Data transmission within a wireless communication system
US6104709A (en) * 1998-07-17 2000-08-15 Motorola, Inc. Channel assignment within a broad-band communication system
US6397368B1 (en) * 1999-12-06 2002-05-28 Intellon Corporation Forward error correction with channel adaptation
US6601209B1 (en) * 2000-03-17 2003-07-29 Verizon Laboratories Inc. System and method for reliable data transmission over fading internet communication channels

Also Published As

Publication number Publication date
US20030091098A1 (en) 2003-05-15
WO2003040920A1 (en) 2003-05-15
US7028230B2 (en) 2006-04-11
RU2004117073A (ru) 2005-03-27
CA2465381A1 (en) 2003-05-15
EP1442373A1 (en) 2004-08-04
CN1582433A (zh) 2005-02-16
JP2005508595A (ja) 2005-03-31
CN1288560C (zh) 2006-12-06
EP1442373A4 (en) 2006-08-16

Similar Documents

Publication Publication Date Title
KR20050039726A (ko) 통신 시스템을 위해 부분적으로 채우는 블록 인터리버
US7782973B2 (en) Apparatus and method for transporting/receiving data in a CDMA mobile communication system
JP3748550B2 (ja) 高速ダウンリンクパケットアクセス移動通信システムにおけるシンボルマッピングのためのインターリービング装置及び方法
US6158041A (en) System and method for I/Q trellis coded modulation
US8160170B2 (en) Signal space expansion for a 16 QAM scheme
US6476734B2 (en) Method and apparatus for prioritizing information protection in high order modulation symbol mapping
KR20030011076A (ko) 비트 인터리브 코드화 변조(ｂｉｃｍ) 매핑
US7272191B2 (en) Method and apparatus for producing and processing sequences of modulation symbols
JP2002064579A (ja) 多値変調方式の伝送装置
KR20090125188A (ko) Ｕｓｆ 코딩
EP1411695B1 (en) Mapping with unequal error protection
Schramm Multilevel coding with independent decoding on levels for efficient communication on static and interleaved fading channels
KR100834655B1 (ko) 부호분할다중접속 이동통신시스템에서 비트/심벌간신뢰도를 이용한 데이터 송/수신 장치 및 방법
AU2003259591B2 (en) Apparatus and method for transmitting/receiving data in a CDMA mobile communication system
Sonander et al. Project IEEE 802.16 Broadband Wireless Access Working Group< http://ieee802. org/16> Title Enhanced Error Coding Scheme
MXPA99011870A (en) Apparatus and method for processing aquadrature amplitude modulated (qam) signal

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid