CN114978424B - 一种跳步螺旋交织方法 - Google Patents
一种跳步螺旋交织方法 Download PDFInfo
- Publication number
- CN114978424B CN114978424B CN202210521842.6A CN202210521842A CN114978424B CN 114978424 B CN114978424 B CN 114978424B CN 202210521842 A CN202210521842 A CN 202210521842A CN 114978424 B CN114978424 B CN 114978424B
- Authority
- CN
- China
- Prior art keywords
- interleaving
- buffer matrix
- spiral
- sequence
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000009191 jumping Effects 0.000 title claims abstract description 24
- 239000011159 matrix material Substances 0.000 claims abstract description 87
- 108010076504 Protein Sorting Signals Proteins 0.000 claims abstract description 21
- 238000004364 calculation method Methods 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 101100272279 Beauveria bassiana Beas gene Proteins 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0014—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the source coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本发明涉及一种跳步螺旋交织方法,包括:根据待交织信号序列的长度确定交织缓存矩阵的行数和列数;将待交织信号序列中的每个码元逐行写入所述交织缓存矩阵中,并对交织缓存矩阵进行填充;根据填充后的交织缓存矩阵,获取跳步螺旋交织输出序列;根据解交织输入序列的长度确定解交织缓存矩阵的行数和列数;将解交织输入序列中的每个码元逐行写入解交织缓存矩阵中;根据解交织缓存矩阵,获取解交织输出序列,并根据解交织输出序列,获取最终的跳步螺旋解交织输出序列。本发明的相邻码元交织后距离更大,能够提升通信系统抵抗连续突发错误的能力;本发明满足对称交织原则,可以降低系统实现的复杂度。
Description
技术领域
本发明涉及数字信号编解码领域,更具体地涉及一种跳步螺旋交织方法。
背景技术
信号在网络中传输时,会受到噪声、干扰、信道传输特性不理想等因素的影响,使得接收端收到的信号出现错误,通常一个信号中出现错误的概率要远远大于其被接收端完全正确地接收的概率。因此,一个可靠的通信系统必须具备差错检测、差错纠正的能力。
在如图1所示的数字通信系统中,信号从信源传输到信宿,需经过信源编码与译码、差错控制编码与译码、交织与解交织、调制与解调等处理。
其中,信源编码用于提高传输的有效性,充分利用有限的传输资源。信源编码利用数据压缩技术删除原始数据的冗余码元,减少信号的码元数量、降低信号的码元速率。码元速率决定了传输过程所需的带宽,信源编码可以降低信号传输带宽需求,提高传输有效性。信源编码的另一个作用是实现模数(A/D)转换,可将模拟信源的模拟信号数字化,在数字通信系统中实现模拟信号的传输。信源译码是信源编码的逆过程,实现数据解压缩和数模(D/A)转换。
差错控制编译码用于增强数字通信系统的可靠性:信号在传输过程中,受噪声、信道特性、干扰等因素的影响,难以避免地会出现错误。差错控制编码通过在信号中附加监督或校验单元,增强相邻码元间的联系,接收端按一定的规则对接收信号进行校验译码,在译码过程中发现错误或纠正错误,提高系统的可靠性。
但在随参信道中,信号有时会经历持续时间较长的深衰落,导致接收信号中出现连续错误。差错控制编码是根据邻近码元之间的联系进行检错和纠错的,对连续错误的检测能力和纠正能力较差,因而需要进一步地设计通信系统应对连续错误的技术,交织技术就是解决此问题的一种技术。
交织技术是指:通过在发送端调整信号码元的相对顺序,将原本相邻的码元分散到信号的不同位置,并在接收端恢复码元的顺序。上述过程分别被称为发送端的交织和接收端的解交织。当交织后的信号在传输过程中出现连续错误时,接收端对接收信号进行解交织后,会将连续错误分散到信号的不同位置,连续错误被转换为离散随机错误。
在数字通信系统中,一般将交织技术与差错控制编码技术配合使用,发送端先对信号进行差错控制编码,再进行交织编码;接收端先对接收信号进行解交织,再进行差错控制校验与译码,从而使得系统具备一定的离散随机错误和连续错误的检错与纠错能力。
交织技术从本质上来说是一种最大限度地改变信息结构而不改变信息内容的技术,可以使信号在传输过程中经历的突发连续错误分散化、不规则化。目前交织技术已被广泛应用于各类数字通信系统中,常见的交织技术主要有:块交织、螺旋交织、卷积交织、伪随机交织等,不同交织技术关注于不同的性能指标,可根据实际系统需求选择或设计适配的交织技术。
其中,块交织和螺旋交织都属于分组交织技术,分组交织技术首先将待交织信号按行写入到交织器的缓存矩阵中,再以某种指定的数据(码元)读取规则依次将数据读出便可完成交织。块交织的交织规则为“按行写入、按列读出”;而螺旋交织按行写入后,以左上角到右下角的方向逐个读取码元,行索引和列索引同时递增,当到达矩阵边缘后再螺旋折返到右上角继续以左上角到右下角的顺序读取码元。块交织与螺旋交织的数据读取规则都比较简单,相邻码元交织后的距离较小,处理延迟和缓存资源需求也比较大,且对于螺旋交织,若缓存矩阵的结构和读取规则设计不合理,会导致收发两端交织器的结构不相同,增加工程实现的复杂度。
卷积交织将串行输入数据转换到多个延迟不同的并行支路中,各支路交替输出,各支路的输出并串转换得到交织输出,卷积交织降低了交织处理延迟和缓存容量,但增加了实现复杂度。
伪随机交织是一种不规则的交织技术,以伪随机序列作为信号的交织映射规则,交织处理延迟大,且需要接收端和发送端同步或预先缓存伪随机序列,工程实现复杂度较大。
发明内容
为解决上述现有技术中的问题,本发明分析了块交织和螺旋交织等分组交织技术的特点和缺陷,进而提供一种跳步螺旋交织方法,能够在不增加交织处理延迟和缓存容量需求的前提下,增大相邻码元交织后的距离,提升数字通信系统抵抗连续突发错误的能力。
本发明提供的一种跳步螺旋交织方法,包括:
步骤S1,待处理信号经信源编码、差错控制编码后,得到待交织信号序列,并根据所述待交织信号序列的长度确定交织缓存矩阵的行数和列数;
步骤S2,将所述待交织信号序列中的每个码元逐行写入所述交织缓存矩阵中,并对所述交织缓存矩阵进行填充;
步骤S3,根据填充后的交织缓存矩阵,获取跳步螺旋交织输出序列;
步骤S4,所述跳步螺旋交织输出序列调制后被传输到信道中、接收端将信号接收解调后,得到解交织输入序列,并根据所述解交织输入序列的长度确定解交织缓存矩阵的行数和列数;
步骤S5,将解交织输入序列中的每个码元逐行写入解交织缓存矩阵中;
步骤S6,根据所述解交织缓存矩阵,获取解交织输出序列,并根据所述解交织输出序列,获取最终的跳步螺旋解交织输出序列。
进一步地,所述交织缓存矩阵的行数m和列数m-1满足:
m=argmin{m×(m-1)≥N}
其中,N为待交织信号序列的长度,argmin{X(m)}表示能使约束条件X(m)成立的m的最小值。
进一步地,所述步骤S2中,对所述交织缓存矩阵进行填充的方法为:所述待交织信号序列中的所有码元都按行写入后,若所述交织缓存矩阵还有剩余空位,则用任意填充比特进行填充。
进一步地,所述步骤S3包括:
步骤S31,令r(i-1)和c(i-1)分别表示跳步螺旋交织器输出的第i个码元在缓存矩阵中的行号和列号,i∈[0,m×(m-1)-1],其中,交织器输出的第1个码元的行列号分别为r0=0和c0=0;
步骤S32,根据所述交织器输出的第i个码元在交织缓存矩阵中行号r(i-1)和列号c(i-1),计算交织器输出的第i+1个码元在交织缓存矩阵中的行号ri和列号ci;
步骤S33,令i=i+1,跳回至步骤S32,直到交织缓存矩阵中的所有码元全部输出,最终得到跳步螺旋交织输出序列。
进一步地,所述步骤S32中,按照下式计算交织器输出的第i+1个码元在交织缓存矩阵中的行号ri和列号ci:
其中,xmody表示x整除y的余数,表示对x向下取整,λ为交织器的行跳步长(1≤λ≤m,λ为正整数),m是所述交织缓存矩阵的行数,先计算列号ci,再根据ci的值计算行号ri。
进一步地,所述步骤S6包括:
步骤S61,令r’(i-1)和c’(i-1)分别表示跳步螺旋解交织器输出的第i个码元在解交织缓存矩阵中的行号和列号,i∈[0,m×(m-1)-1],其中,解交织器输出的第1个码元的行列号分别为r’0=0和c’0=0;
步骤S62,根据所述解交织器输出的第i个码元在解交织缓存矩阵中行号r’(i-1)和列号c’(i-1),计算交织器输出的第i+1个码元在解交织缓存矩阵中的行号r’i和列号c’i;
步骤S63,令i=i+1,跳回至步骤S62,直到解交织缓存矩阵中的所有码元全部输出,得到解交织输出序列;
步骤S64,根据所述步骤S2中码元在交织缓存矩阵中的放置顺序,去除所述解交织输出序列中存在的填充比特。
进一步地,所述步骤S62中,按照下式计算解交织器输出的第i+1个码元在解交织缓存矩阵中的行号r’i和列号c’i:
其中,xmody表示x整除y的余数,表示对x向下取整,λ为行跳步长(1≤λ≤m,λ为正整数),m是所述交织缓存矩阵的行数,先计算列号c’i,再根据c’i的值计算行号r’i。
进一步地,所述步骤S64中,去除所述解交织输出序列中存在的填充比特的方法为:截取所述解交织输出序列的前N位作为最终的跳步螺旋解交织输出序列,N为所述步骤S1中的所述待交织信号序列的长度。
本发明巧妙设计了缓存矩阵的结构和读取规则,可以确保收发双方实现对称交织,即发送端的跳步螺旋交织器与接收端的跳步螺旋解交织器完全相同,交织和解交织的处理过程是对称的,降低了实现复杂度。
附图说明
图1是数字通信系统的结构框图。
图2是按照本发明的跳步螺旋交织方法的流程图。
图3是按照本发明的跳步螺旋交织方法的交织与解交织示例流程图。
图4是1/3Turbo编码不同比特交织器的误码性能对比图。
具体实施方式
下面结合附图,给出本发明的较佳实施例,并予以详细描述。
本发明提供的跳步螺旋交织方法,应用于如图1所示的数字通信系统(即交织与解交织过程),包括以下步骤:
步骤S1,待处理信号经信源编码、差错控制编码后,得到待交织信号序列为a={a0,a1,a2,…,a(N-2),a(N-1)},并根据待交织信号序列a的长度N确定交织缓存矩阵的行数m和列数m-1。
交织缓存矩阵的行数和列数满足:
m=argmin{m×(m-1)≥N},argmin{X(m)}表示能使约束条件X(m)成立的m的最小值。
交织缓存矩阵的行数m和列数m-1满足上式可确保交织缓存矩阵能够容纳待交织信号序列a的所有码元,且行数比列数大1是实现对称交织的必要条件。
步骤S2,将待交织信号序列a中的每个码元逐行写入交织缓存矩阵中,并对交织缓存矩阵进行填充。
具体地,待交织信号序列a中的所有码元都写入后,若交织缓存矩阵还有剩余空位F=m×(m-1)-N,则用填充比特f(可指定为任意符号)进行填充。填充后的交织缓存矩阵如下所示:
步骤S3,根据步骤S2中填充后的交织缓存矩阵,获取跳步螺旋交织输出序列b={b0,b1,b2,…,b(N+F-2),b(N+F-1)},其长度为(N+F)。
步骤S31,令r(i-1)和c(i-1)分别表示交织器输出的第i个码元在交织缓存矩阵中的行号和列号,i∈[0,m×(m-1)-1],其中交织器输出的第1个码元的行列号分别为r0=0和c0=0;
步骤S32,根据交织器输出的第i个码元在交织缓存矩阵中的行号r(i-1)和列号c(i-1),按照下式计算交织输出的第i+1个码元在交织缓存矩阵中的行号ri和列号ci:
其中,xmody表示x整除y的余数,表示对x向下取整,λ为行跳步长(1≤λ≤m,λ为正整数),以交织缓存矩阵中处于(ri,ci)位置的码元作为交织输出的第i+1个码元。应当注意的是,需要先计算列号ci,再根据ci的值计算行号ri。
步骤S33,令i=i+1,跳回至步骤S32,直到交织缓存矩阵中的所有码元全部输出,最终得到跳步螺旋交织输出序列b={b0,b1,b2,…,b(N+F-2),b(N+F-1)}。
步骤S4,跳步螺旋交织输出序列b={b0,b1,b2,…,b(N+F-2),b(N+F-1)}经调制后,被传输到信道中。接收端从信道中接收到信号,并将其解调后,得到解交织输入序列(/>表示信号b的接收信号),根据解交织输入序列/>的长度L确定解交织缓存矩阵的行数m和列数m-1。由于解交织输入序列与跳步交织输出序列是对应的,因而序列长度为L=N+F,且L=m×(m-1)。
步骤S5,将解交织输入序列中的每个码元逐行写入解交织缓存矩阵中。此时,解交织输入序列/>中的码元正好填满解交织缓存矩阵,即:
步骤S6,根据解交织缓存矩阵,获取解交织输出序列并根据解交织输出序列获取最终的跳步螺旋解交织输出序列/>
步骤S6包括:
步骤S61,令r’(i-1)和c’(i-1)分别表示解交织器输出的第i个码元在解交织缓存矩阵中的行号和列号,i∈[0,m×(m-1)-1],其中解交织器输出的第1个码元在行列号分别为r0=0和c0=0。
步骤S62,根据解交织输出的第i个码元在解交织缓存矩阵中的行号r’(i-1)和列号c’(i-1),按照下式计算解交织输出的第i+1个码元在解交织缓存矩阵中的行号r’i和列号c’i:
其中,xmody表示x整除y的余数,表示对x向下取整,λ为行跳步长(1≤λ≤m,λ为正整数),以解交织缓存矩阵中处于(r′i,c′i)位置的码元作为解交织输出的第i+1个码元。应当注意的是,需要先计算列号c’i,再根据c’i的值计算行号r’i。
步骤S63,令i=i+1,重复步骤S62,直到解交织缓存矩阵中的所有码元全部输出,得到解交织输出序列
步骤S64,根据步骤S2中码元在交织缓存矩阵中的放置顺序,去除中可能存在的填充比特。具体为:若有填充比特,则其必然位于/>尾部,且长度为F,因而截取/>的前N位作为最终的跳步螺旋解交织输出序列/>
将作为信道译码器的输入,通过检查监督或校验单元,实现对接收信号的检错和纠错,再经信源译码恢复出原始信号序列。
本发明的跳步螺旋交织规则可归纳为“列递增、行跳步”,相比于“按列读出”的块交织和“行、列均递增”的螺旋交织,跳步螺旋交织的相邻码元交织后的距离更大。原信号序列中相邻码元在交织后的距离越大,则该交织器将连续错误转换为离散错误的能力越好。
下表对比了块交织、螺旋交织、跳步螺旋交织相邻码元交织后的最小距离,其中m和n分别表示交织缓存矩阵的行数和列数:
表1不同分组交织器相邻码元交织后的最小距离
交织器 | 相邻码元交织后的最小距离 |
块交织 | m-1 |
螺旋交织 | 1 |
跳步螺旋交织 | (m-1)λ+1 |
除了相邻码元交织后的距离,交织后的信号抵抗信道连续错误的能力也会受到原序列中邻近码元(但不相邻)交织后的距离大小的影响。为定量分析不同交织技术的邻近码元交织后的距离,本发明以在缓存矩阵的同一行但不相邻的码元交织后的最小距离,来度量邻近码元交织后的距离。显然同一行不相邻码元的最小距离越大,邻近码元交织后的距离就越大,越有利于信号抵抗连续错误。
下表给出了块交织、螺旋交织、跳步螺旋交织的在缓存矩阵同一行但不相邻码元交织后的最小间隔:
表2不同分组交织器邻近码元交织后的距离
交织器 | 同一行不相邻码元的最小距离 |
块交织 | 2m-1 |
螺旋交织 | m-1 |
跳步螺旋交织 | m/λ |
从表1和表2可以看出,在同一系统参数配置下,根据行跳步λ的取值范围(1≤λ≤m,λ为正整数),三种分组交织器中,跳步螺旋交织器的相邻码元的距离是最大的,块交织的邻近码元的距离是最大的,跳步螺旋交织器的相邻码元和邻近码元的距离都与行跳步长λ有关,λ越大,则相邻码元的距离越大,但邻近码元的距离越小;λ越小,则邻近码元的距离越大,但相邻码元的距离越小。因此,在选择跳步螺旋交织器的步长λ时,应结合实际信道衰落特性,兼顾其对相邻码元和邻近码元的影响。
图3示出了N=30的交织输入序列的跳步螺旋交织与解交织的示意过程,其中行跳步长λ=2。从图中可以看出,交织器与解交织的缓存矩阵完全相同,码元读取规则完全一致。相邻码元交织后的最小距离为11,同一行不相邻码元的最小间隔为3。
图4对比了1/3-LTE-Turbo编码后的比特交织器使用不同交织方案时,通过删除信道和高斯信道之后的误码性能。其中,短码输入长度为544,长码为5120,调制方式为16QAM,块交织、螺旋、跳步螺旋等分组交织的分组矩阵大小(短码:42*41,长码:125*124),跳步螺旋交织器的行跳步长λ=2。删除信道:短码:任意位置连续20比特置零;长码:任意位置连续100比特置零。
从仿真结果来看,无论长码还是短码,跳步螺旋交织的误码率都小于块交织、螺旋交织和二次置换多项式(Quadratic Polynomial Permutation,QPP)交织器三种交织方案,当信噪比为4.5dB时,长码的随机交织方案的误码性能最小,但在其他条件下,跳步螺旋交织的误码率均小于随机交织。因此,跳步螺旋交织具有较好的抗误码性能。
总之,本发明提出的跳步螺旋交织方法,相比于现有的分组交织技术,充分研究了码元在缓存矩阵中的分布特点,在螺旋交织的基础上设计了“行跳步、列递增”的螺旋跳步的数据读取规则,并给出了缓存矩阵的设计方案,可确保收发两端的跳步螺旋交织器与解交织器完全相同。
与目前应用广泛的分组交织技术相比,本发明具有相同的处理延迟和缓存资源需求,但相邻码元交织后距离更大,能够提升通信系统抵抗连续突发错误的能力;本发明满足对称交织原则,交织与解交织的处理过程是对称的,可以降低系统实现的复杂度。
以上所述的,仅为本发明的较佳实施例,并非用以限定本发明的范围,本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰,皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。
Claims (6)
1.一种跳步螺旋交织方法,其特征在于,包括:
步骤S1,待处理信号经信源编码、差错控制编码后,得到待交织信号序列,并根据所述待交织信号序列的长度确定交织缓存矩阵的行数和列数;
步骤S2,将所述待交织信号序列中的每个码元逐行写入所述交织缓存矩阵中,并对所述交织缓存矩阵进行填充;
步骤S3,根据填充后的交织缓存矩阵,获取跳步螺旋交织输出序列;
步骤S4,所述跳步螺旋交织输出序列调制后被传输到信道中、接收端将信号接收解调后,得到解交织输入序列,并根据所述解交织输入序列的长度确定解交织缓存矩阵的行数和列数;
步骤S5,将解交织输入序列中的每个码元逐行写入解交织缓存矩阵中;
步骤S6,根据所述解交织缓存矩阵,获取解交织输出序列,并根据所述解交织输出序列,获取最终的跳步螺旋解交织输出序列;
所述步骤S3包括:
步骤S31,令r(i-1)和c(i-1)分别表示跳步螺旋交织器输出的第i个码元在缓存矩阵中的行号和列号,i∈[0,m×(m-1)-1],其中,交织器输出的第1个码元的行列号分别为r0=0和c0=0;
步骤S32,根据所述交织器输出的第i个码元在交织缓存矩阵中行号r(i-1)和列号c(i-1),计算交织器输出的第i+1个码元在交织缓存矩阵中的行号ri和列号ci;
步骤S33,令i=i+1,跳回至步骤S32,直到交织缓存矩阵中的所有码元全部输出,最终得到跳步螺旋交织输出序列;
所述步骤S32中,按照下式计算交织器输出的第i+1个码元在交织缓存矩阵中的行号ri和列号ci:
其中,xmody表示x整除y的余数,表示对x向下取整,λ为交织器的行跳步长(1≤λ≤m,λ为正整数),m是所述交织缓存矩阵的行数;先计算列号ci,再根据ci的值计算行号ri。
2.根据权利要求1所述的跳步螺旋交织方法,其特征在于,所述交织缓存矩阵的行数m和列数m-1满足:
m=argmin{m×(m-1)≥N},
其中,N为待交织信号序列的长度,argmin{X(m)}表示能使约束条件X(m)成立的m的最小值。
3.根据权利要求1所述的跳步螺旋交织方法,其特征在于,所述步骤S2中,对所述交织缓存矩阵进行填充的方法为:所述待交织信号序列中的所有码元都按行写入后,若所述交织缓存矩阵还有剩余空位,则用任意填充比特进行填充。
4.根据权利要求1所述的跳步螺旋交织方法,其特征在于,所述步骤S6包括:
步骤S61,令r’(i-1)和c’(i-1)分别表示跳步螺旋解交织器输出的第i个码元在解交织缓存矩阵中的行号和列号,i∈[0,m×(m-1)-1],其中,解交织器输出的第1个码元的行列号分别为r’0=0和c’0=0;
步骤S62,根据所述解交织器输出的第i个码元在解交织缓存矩阵中行号r’(i-1)和列号c’(i-1),计算交织器输出的第i+1个码元在解交织缓存矩阵中的行号r’i和列号c’i;
步骤S63,令i=i+1,跳回至步骤S62,直到解交织缓存矩阵中的所有码元全部输出,得到解交织输出序列;
步骤S64,根据所述步骤S2中码元在交织缓存矩阵中的放置顺序,去除所述解交织输出序列中存在的填充比特。
5.根据权利要求4所述的跳步螺旋交织方法,其特征在于,所述步骤S62中,按照下式计算解交织器输出的第i+1个码元在解交织缓存矩阵中的行号r’i和列号c’i:
其中,xmody表示x整除y的余数,表示对x向下取整,λ为行跳步长(1≤λ≤m,λ为正整数),m是所述交织缓存矩阵的行数;先计算列号c’i,再根据c’i的值计算行号r’i。
6.根据权利要求4所述的跳步螺旋交织方法,其特征在于,所述步骤S64中,去除所述解交织输出序列中存在的填充比特的方法为:截取所述解交织输出序列的前N位作为最终的跳步螺旋解交织输出序列,N为所述步骤S1中的所述待交织信号序列的长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210521842.6A CN114978424B (zh) | 2022-05-13 | 2022-05-13 | 一种跳步螺旋交织方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210521842.6A CN114978424B (zh) | 2022-05-13 | 2022-05-13 | 一种跳步螺旋交织方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114978424A CN114978424A (zh) | 2022-08-30 |
CN114978424B true CN114978424B (zh) | 2023-12-22 |
Family
ID=82984235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210521842.6A Active CN114978424B (zh) | 2022-05-13 | 2022-05-13 | 一种跳步螺旋交织方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114978424B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4559625A (en) * | 1983-07-28 | 1985-12-17 | Cyclotomics, Inc. | Interleavers for digital communications |
CN102170325A (zh) * | 2011-03-11 | 2011-08-31 | 北京邮电大学 | 一种基于多输入多输出无线通信系统的调制方法 |
CN106936541A (zh) * | 2015-12-30 | 2017-07-07 | 上海东软载波微电子有限公司 | Rs编码加字节交织方法及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003040920A1 (en) * | 2001-11-05 | 2003-05-15 | Nokia Corporation | Partially filling block interleaver for a communication system |
CN101459432B (zh) * | 2007-12-14 | 2010-12-08 | 中兴通讯股份有限公司 | 一种rs码交织编码方法 |
-
2022
- 2022-05-13 CN CN202210521842.6A patent/CN114978424B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4559625A (en) * | 1983-07-28 | 1985-12-17 | Cyclotomics, Inc. | Interleavers for digital communications |
CN102170325A (zh) * | 2011-03-11 | 2011-08-31 | 北京邮电大学 | 一种基于多输入多输出无线通信系统的调制方法 |
CN106936541A (zh) * | 2015-12-30 | 2017-07-07 | 上海东软载波微电子有限公司 | Rs编码加字节交织方法及系统 |
Non-Patent Citations (3)
Title |
---|
3G系统中的TURBO码交织器技术研究;王丽杨;;巢湖学院学报(03);全文 * |
基于FPGA的Turbo码交织器的设计与实现;张亚宜;熊兴隆;王强;;天津工业大学学报(04);全文 * |
基于WCDMA的Turbo Codes交织器的设计与实现;万国春, 陈岚;电子技术应用(05);第1-2页 * |
Also Published As
Publication number | Publication date |
---|---|
CN114978424A (zh) | 2022-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7260768B1 (en) | Communication device and communication method | |
US7028230B2 (en) | Partially filling block interleaver for a communication system | |
US8239711B2 (en) | QPP interleaver/de-interleaver for turbo codes | |
WO1998011671A1 (en) | An improved system for coding signals | |
JP4364405B2 (ja) | 通信装置および通信方法 | |
EP1733477B1 (en) | Sub-block interleaving and de-interleaving for multidimensional product block codes | |
KR20080112088A (ko) | 인터리빙 수행 방법 | |
US6507621B2 (en) | Communication device and communication method | |
CN114978424B (zh) | 一种跳步螺旋交织方法 | |
JP4409048B2 (ja) | 通信装置および通信方法 | |
US9374109B2 (en) | QPP interleaver/DE-interleaver for turbo codes | |
JP4935790B2 (ja) | 通信システム | |
EP2285005A2 (en) | Turbo coding for a multi-carrier communication system | |
JP4342674B2 (ja) | 通信装置 | |
KR101411079B1 (ko) | 이동통신 시스템에서의 데이터 송수신 방법 및 장치 | |
KR101353094B1 (ko) | 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템 | |
JP4814388B2 (ja) | インタリーブ装置 | |
WO2013157675A1 (ko) | 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템 | |
Bessios | Correction of Viterbi output error events via a combined product code with interleaver and hard-decision decoding | |
Sun | Error control schemes for wireless ATM networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |