JP4342674B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP4342674B2 JP4342674B2 JP2000020943A JP2000020943A JP4342674B2 JP 4342674 B2 JP4342674 B2 JP 4342674B2 JP 2000020943 A JP2000020943 A JP 2000020943A JP 2000020943 A JP2000020943 A JP 2000020943A JP 4342674 B2 JP4342674 B2 JP 4342674B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- bit sequence
- information bit
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明は、マルチキャリア変復調方式を採用する通信装置に関するものであり、特に、DMT(Discrete Multi Tone)変復調方式やOFDM(Orthogonal Frequency Division Multiplex)変復調方式等により、既存の通信回線を用いたデータ通信を実現可能とする通信装置に関するものである。ただし、本発明は、DMT変復調方式によりデータ通信を行う通信装置に限らず、通常の通信回線を介して、マルチキャリア変復調方式およびシングルキャリア変復調方式により有線通信および無線通信を行うすべての通信装置に適用可能である。
【0002】
【従来の技術】
以下、従来の通信装置について説明する。たとえば、SS(Spread Spectrum)方式を用いた広帯域CDMA(W−CDMA:Code Division Multiple Access)においては、畳込み符号の性能を大きく上回る誤り訂正符号として、ターボ符号が提案されている。このターボ符号は、情報ビット系列にインタリーブを施した系列を既知の符号化系列と並列に符号化するもので、シャノン限界に近い特性が得られると言われており、現在最も注目されている誤り訂正符号の1つである。上記W−CDMAにおいては、誤り訂正符号の性能が、音声伝送やデータ伝送における伝送特性を大きく左右するため、ターボ符号の適用により伝送特性を大幅に向上させることができる。
【0003】
ここで、上記ターボ符号を用いた従来の通信装置の送信系および受信系の動作を具体的に説明する。図9は、送信系において使用されるターボ符号器の構成を示す図である。図9(a)において、101は情報ビット系列を畳込み符号化して冗長ビットを出力する第1の再帰的組織畳込み符号化器であり、102はインタリーバであり、103はインタリーバ102により入れ替え後の情報ビット系列を畳込み符号化して冗長ビットを出力する第2の再帰的組織畳込み符号化器である。図9(b)は、第1の再帰的組織畳込み符号化器101および第2の再帰的組織畳込み符号化器103の内部構成を示す図であり、2つの再帰的組織畳込み符号化器は、それぞれ冗長ビットのみを出力する符号化器である。また、上記ターボ符号器で用いられるインタリーバ102では、情報ビット系列をランダムに入れ替える処理を行う。
【0004】
上記のように構成されるターボ符号器では、同時に、情報ビット系列:x1と、第1の再帰的組織畳込み符号化器101の処理により前記情報ビット系列を符号化した冗長ビット系列:x2と、第2の再帰的組織畳込み符号化器103の処理によりインタリーブ処理後の情報ビット系列を符号化した冗長ビット系列:x3と、を出力する。
【0005】
図10は、受信系において使用されるターボ復号器の構成を示す図である。図10において、111は受信信号:y1と受信信号:y2とから対数尤度比を算出する第1の復号器であり、112および116は加算器であり、113および114はインタリーバであり、115は受信信号:y1と受信信号:y3とから対数尤度比を算出する第2の復号器であり、117はデインタリーバであり、118は第2の復号器115の出力を判定して元の情報ビット系列の推定値を出力する判定器である。なお、受信信号:y1,y2,y3は、それぞれ前記情報ビット系列:x1,冗長ビット系列:x2,x3に伝送路のノイズやフェージングの影響を与えた信号である。
【0006】
上記のように構成されるターボ復号器では、まず、第1の復号器111が、受信信号:y1kと受信信号:y2kから推定される推定情報ビット:x1k´の対数尤度比:L(x1k´)を算出する(kは時刻を表す)。このとき、対数尤度比:L(x1k´)は、以下のように表すことができる。
【数1】
【0007】
なお、Le(x1k)は外部情報を表し、La(x1k)は1つ前の外部情報である事前情報を表し、Pr(x1k=1|{Y})は、受信信号の全系列{Y}を受け取った条件で、実際に送信された情報ビット:x1kが1である確率を表し、Pr(x1k=0|{Y})は、全系列{Y}を受け取った条件で、実際に送信された情報ビット:x1kが0である確率を表す。すなわち、(1)式では、情報ビット:x1kが0である確率に対する情報ビット:x1kが1である確率を求めることとなる。
【0008】
つぎに、加算器112では、前記算出結果である対数尤度比から、第2の復号器115に対する外部情報を算出する。外部情報:Le(x1k)は、上記(1)式に基づいて、以下のように表すことができる。
Le(x1k)=L(x1k´)−y1k−La(x1k) …(2)
ただし、1回目の復号においては、事前情報が求められていないため、La(x1k)=0である。
【0009】
つぎに、インタリーバ113および114では、受信信号:y1kと外部情報:Le(x1k)を、受信信号:y3の時刻にあわせるために、信号の並べ替えを行う。そして、第2の復号器115では、第1の復号器111と同様に、受信信号:y1と受信信号:y3、および先に算出しておいた外部情報:Le(x1k)に基づいて、対数尤度比:L(x1k´)を算出する。その後、加算器116では、加算器112と同様に、(2)式を用いて、外部情報:Le(x1k)を算出する。このとき、デインタリーブ117にて並べ替えられた外部情報は、事前情報:La(x1k)として前記第1の復号器111にフィードバックされる。
【0010】
最後に、ターボ復号器では、上記処理を、所定の回数にわたって繰り返し実行することで、より精度の高い対数尤度比を算出し、そして、判定器118が、この対数尤度比に基づいて判定を行い、もとの情報ビット系列を推定する。具体的にいうと、たとえば、対数尤度比が“L(x1k´)>0”であれば、推定情報ビット:x1k´を1と判定し、“L(x1k´)≦0”であれば、推定情報ビット:x1k´を0と判定する。
【0011】
図11は、従来のターボ符号器およびターボ復号器を用いた場合のBER(ビットエラーレート)特性を示す図である。図示のとおり、SNRが高くなるにしたがってBER特性が向上する。たとえば、図11のようにBERを用いてターボ符号の性能を判断する場合、ターボ符号語の「最小ハミング重み:wmin」が、高SNRのBERに対して影響を与える。具体的にいうと、最小ハミング重みが小さいと、エラーフロア領域(BERの下落が緩やかになる領域)のBERが高くなることが一般的に知られている。
【0012】
なお、最小ハミング重みとは、たとえば、図9に示す系列(x1,x2,x3)のとりうる各パターンの、‘1’の個数の最小値のことをいう。したがって、たとえば、
x1=…00100100000…
x2=…00010100000…
x3=…00010101000…
という符号語が、‘1’の個数の最小値を示すパターンの場合、このターボ符号器の最小ハミング重みは、wmin=7となる。ただし、x1、x2は、エンコーダの入力データ系列を表し、x3はエンコーダからの出力データ系列を表す。
【0013】
このように、従来の通信装置においては、誤り訂正符号として、ターボ符号を適用することにより、変調方式の多値化に応じて信号点間距離が近くなるような場合においても、音声伝送やデータ伝送における伝送特性を大幅に向上させることが可能となり、既知の畳込み符号よりも優れた特性を得ていた。
【0014】
また、従来の通信装置においては、すべての入力情報系列に対して(複数本の情報ビット系列がある場合にはそのすべての系列に対して)ターボ符号化を実施し、さらに、受信側にて、符号化されたすべての信号をターボ復号し、その後、軟判定を行っている。具体的にいうと、たとえば、16QAMであれば4ビットのすべてのデータ(0000〜1111:4ビットコンスタレーション)に対して、256QAMであれば8ビットのすべてのデータに対して、判定を行うことになる。
【0015】
【発明が解決しようとする課題】
しかしながら、上記、ターボ符号を採用する従来の通信装置においては、たとえば、図9(b)に示す従来のターボ符号器で用いられているエンコーダに改善の余地があり、このような従来のエンコーダ(再帰的組織畳込み符号化器に相当)を用いたターボ符号化が、シャノン限界に近い最適な伝送特性、すなわち、最適なBER特性を得ているとはいえない、という問題があった。
【0016】
本発明は、上記に鑑みてなされたものであって、マルチキャリア変復調方式およびシングルキャリア変復調方式を用いたすべての通信に適用可能とし、さらに、従来技術と比較してBER特性の大幅な向上を実現可能な通信装置を得ることを目的とする。
【0017】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかる通信装置にあっては、ターボ符号器を備え、該ターボ符号器が、入力される第1の情報ビット系列および第2の情報ビット系列に基づいて第1の冗長ビット系列を出力する構成とし、該第1の冗長ビット系列を生成するための最終段の加算器に対して、前記第2の情報ビット系列を入力する第1の再帰的組織畳込み符号化手段(後述する実施の形態の第1の再帰的組織畳込み符号化器31に相当)と、前記第1の情報ビット系列を既知の方法で並べ替える第1の並べ替え手段(インタリーバ32に相当)と、前記第2の情報ビット系列を同一の方法で並べ替える第2の並べ替え手段(インタリーバ33に相当)と、入力される前記第1の並べ替え手段の出力系列および第2の並べ替え手段の出力系列に基づいて第2の冗長ビット系列を出力する構成とし、該第2の冗長ビット系列を生成するための最終段の加算器に対して、前記第1の並べ替え手段の出力系列を入力する第2の再帰的組織畳込み符号化手段(第2の再帰的組織畳込み符号器34に相当)と、を備えることを特徴とする。
【0018】
つぎの発明にかかる通信装置において、前記第1および第2の再帰的組織畳込み符号化手段は、5つの加算器(加算器65,66,67,68,69に相当)と4つの遅延器(遅延器61,62,63,64に相当)が、1段目の加算器から順に交互に接続され、さらに、最終段の加算器の出力が、1段目および4段目の加算器にフィードバックされた状態で、前記第2の情報ビット系列を、前記第1の再帰的組織畳込み符号化手段における1段目、3段目、4段目および前記最終段の加算器に入力し、前記第1の情報ビット系列を、前記第1の再帰的組織畳込み符号化手段における2段目、3段目および4段目の加算器に入力し、前記第2の並べ替え手段の出力系列を、前記第2の再帰的組織畳込み符号化手段における2段目、3段目および4段目の加算器に入力し、前記第1の並べ替え手段の出力系列を、前記第2の再帰的組織畳込み符号化手段における1段目、3段目、4段目および前記最終段の加算器に入力することを特徴とする。
【0019】
つぎの発明にかかる通信装置において、前記第1および第2の再帰的組織畳込み符号化手段は、4つの加算器(加算器75,76,77,78に相当)と4つの遅延器(遅延器71,72,73,74に相当)が、第1の遅延器から順に交互に接続され、さらに、最終段の遅延器の出力が、1段目の遅延器および3段目の加算器にフィードバックされた状態で、前記第2の情報ビット系列を、前記第1の再帰的組織畳込み符号化手段における2段目および前記最終段の加算器に入力し、前記第1の情報ビット系列を、前記第1の再帰的組織畳込み符号化手段における1段目、2段目および3段目の加算器に入力し、前記第2の並べ替え手段の出力系列を、前記第2の再帰的組織畳込み符号化手段における1段目、2段目および3段目の加算器に入力し、前記第1の並べ替え手段の出力系列を、前記第2の再帰的組織畳込み符号化手段における2段目および前記最終段の加算器に入力することを特徴とする。
【0020】
【発明の実施の形態】
以下に、本発明にかかる通信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【0021】
実施の形態1.
図1は、本発明にかかる通信装置で使用される符号器(ターボ符号器)、および復号器(ターボ復号器と硬判定器とR/S(リードソロモン符号)デコーダの組み合わせ)の構成を示す図であり、詳細には、図1(a)が本実施の形態における符号器の構成を示す図であり、図1(b)が本実施の形態における復号器の構成を示す図である。
【0022】
本実施の形態における通信装置においては、上記符号器および復号器の両方の構成を備えることとし、高精度なデータ誤り訂正能力をもつことにより、データ通信および音声通信において優れた伝送特性を得る。なお、本実施の形態においては、説明の便宜上、上記両方の構成を備えることとしたが、たとえば、2つのうちの符号器だけを備える送信機を想定することとしてもよいし、一方、復号器だけを備える受信機を想定することとしてもよい。
【0023】
また、図1(a)の符号器において、1は誤り訂正符号としてターボ符号を採用することによりシャノン限界に近い性能を得ることが可能なターボ符号器であり、たとえば、ターボ符号器1では、2ビットの情報ビットの入力に対して、2ビットの情報ビットと2ビットの冗長ビットとを出力し、さらに、ここでは、受信側において各情報ビットに対する訂正能力が均一になるように、各冗長ビットを生成する。
【0024】
一方、図1(b)の復号器において、11は受信信号:Lcy(後述の受信信号:y2,y1,yaに相当)から対数尤度比を算出する第1の復号器であり、12および16は加算器であり、13および14はインタリーバであり、15は受信信号:Lcy(後述の受信信号:y2,y1,ybに相当)から対数尤度比を算出する第2の復号器であり、17はデインタリーバであり、18は第1の復号器15の出力を判定して元の情報ビット系列の推定値を出力する第1の判定器であり、19はリードソロモン符号を復号してより精度の高い情報ビット系列を出力する第1のR/Sデコーダであり、20は第2の復号器15の出力を判定して元の情報ビット系列の推定値を出力する第2の判定器であり、21はリードソロモン符号を復号してより精度の高い情報ビット系列を出力する第2のR/Sデコーダであり、22はLcy(後述の受信信号:y3,y4…に相当)を硬判定して元の情報ビット系列の推定値を出力する第3の判定器である。
【0025】
ここで、上記符号器および復号器の動作を説明する前に、本発明にかかる通信装置の基本動作を図面に基づいて簡単に説明する。たとえば、DMT(Discrete Multi Tone)変復調方式を用いて、データ通信を行う有線系ディジタル通信方式としては、既設の電話回線を使用して数メガビット/秒の高速ディジタル通信を行うADSL(Asymmetric Digital Subscriber Line)通信方式、およびHDSL(high-bit-rate Digital Subscriber Line)通信方式等のxDSL通信方式がある。なお、この方式は、ANSIのT1.413等において標準化されている。以降、本実施の形態の説明については、たとえば、上記ADSLに適応可能な通信装置を用いることとする。
【0026】
図2は、本発明にかかる通信装置の送信系の構成を示す図である。図2において、送信系では、送信データをマルチプレックス/シンクコントロール(図示のMUX/SYNC CONTROLに相当)41にて多重化し、多重化された送信データに対してサイクリックリダンダンシィチェック(CRC:Cyclic redundancy checkに相当)42、43にて誤り検出用コードを付加し、さらに、フォワードエラーコレクション(SCRAM&FECに相当)44、45にてFEC用コードの付加およびスクランブル処理を行う。
【0027】
なお、マルチプレックス/シンクコントロール41から、トーンオーダリング49に至るまでには2つの経路があり、一つはインタリーブ(INTERLEAVE)46が含まれるインタリーブドデータバッファ(Interleaved Data Buffer)経路であり、もう一方はインタリーブを含まないファーストデータバッファ(Fast Data Buffer)経路であり、ここでは、インタリーブ処理を行うインタリーブドデータバッファ経路の方の遅延が大きくなる。
【0028】
その後、送信データは、レートコンバータ(RATE-CONVERTORに相当)47、48にてレートコンバート処理を行い、トーンオーダリング(TONE ORDERRINGに相当)49にてトーンオーダリング処理を行う。そして、トーンオーダリング処理後の送信データに基づいて、コンスタレーションエンコーダ/ゲインスケーリング(CONSTELLATION AND GAIN SCALLNGに相当)50にてコンスタレーションデータを作成し、逆高速フーリエ変換部(IFFT:Inverse Fast Fourier transformに相当)51にて逆高速フーリエ変換を行う。
【0029】
最後に、インプットパラレル/シリアルバッファ(INPUT PARALLEL/SERIAL BUFFERに相当)52にてフーリエ変換後のパラレルデータをシリアルデータに変換し、アナログプロセッシング/ディジタル−アナログコンバータ(ANALOG PROCESSING AND DACに相当)53にてディジタル波形をアナログ波形に変換し、フィルタリング処理を実行後、送信データを電話回線上に送信する。
【0030】
図3は、本発明にかかる通信装置の受信系の構成を示す図である。図3において、受信系では、受信データ(前述の送信データ)に対し、アナログプロセッシング/アナログ−ディジタルコンバータ(図示のANALOG PROCESSING AND ADCに相当)141にてフィルタリング処理を実行後、アナログ波形をディジタル波形に変換し、タイムドメインイコライザ(TEQに相当)142にて時間領域の適応等化処理を行う。
【0031】
時間領域の適応等化処理が実行されたデータについては、インプットシリアル/パラレルバッファ(INPUT SERIAL / PARALLEL BUFFERに相当)143にてシリアルデータからパラレルデータに変換され、そのパラレルデータに対して高速フーリエ変換部(FFT:Fast Fourier transformに相当)144にて高速フーリエ変換を行い、その後、周波数ドメインイコライザ(FEQに相当)145にて周波数領域の適応等化処理を行う。
【0032】
そして、周波数領域の適応等化処理が実行されたデータについては、コンスタレーションデコーダ/ゲインスケーリング(CONSTELLATION DECODER AND GAIN SCALLNGに相当)146およびトーンオーダリング(TONE ORDERRINGに相当)147にて行われる復号処理(最尤復号法)およびトーンオーダリング処理により、シリアルデータに変換される。その後、レートコンバータ(RATE-CONVERTORに相当)148,149によるレートコンバート処理、デインタリーブ(DEINTERLEAVEに相当)150によるデインタリーブ処理、フォワードエラーコレクション(DESCRAM&FECに相当)151,152によるFEC処理およびデスクランブル処理、およびサイクリックリダンダンシィチェック(cyclic redundancy checkに相当)153,154による巡回冗長検査等の処理が行われ、最終的にマルチプレックス/シンクコントロール(MUX/SYNC CONTROLに相当)155から受信データが再生される。
【0033】
上記に示すような通信装置においては、受信系と送信系においてそれぞれ2つの経路を備え、この2つの経路を使い分けることにより、またはこの2つの経路を同時に動作させることにより、低伝送遅延および高レートのデータ通信を実現可能としている。
【0034】
なお、上記のように構成される通信装置においては、図1(a)に示す符号器が、上記送信系におけるコンスタレーションエンコーダ/ゲインスケーリング50に位置付けられ、図1(b)に示す復号器が、上記受信系におけるコンスタレーションデコーダ/ゲインスケーリング146に位置付けられる。
【0035】
以下、本実施の形態における符号器(送信系)および復号器(受信系)の動作を図面にしたがって詳細に説明する。まず、図1(a)に示す符号器の動作について説明する。なお、本実施の形態では、多値直交振幅変調(QAM:Quadrature Amplitude Modulation)として、たとえば、16QAM方式を採用する。また、本実施の形態の符号器においては、すべての入力データ(4ビット)に対してターボ符号化を実行する従来技術と異なり、図1(a)に示すように、下位2ビットの入力データに対してのみターボ符号化を実施し、他の上位ビットについては入力データをそのままの状態で出力する。
【0036】
ここで、下位2ビットの入力データについてのみターボ符号化を実行する理由を説明する。図4は、各種ディジタル変調の信号点配置を示す図であり、詳細には、図4(a)が4相PSK(Phase Shift Keying)方式の信号点配置であり、(b)が16QAM方式の信号点配置であり、(c)が64QAM方式の信号点配置である。
【0037】
たとえば、上記すべての変調方式の信号点配置において、受信信号点がaまたはbの位置である場合、通常、受信側では、軟判定により情報ビット系列(送信データ)として最も確からしいデータを推定する。すなわち、受信信号点との距離が最も近い信号点を送信データとして判定することになる。しかしながら、このとき、たとえば、図4の受信信号点aおよびbに着目すると、いずれの場合(図4(a)(b)(c)に相当)においても、受信信号点に最も近い4点の下位2ビットが、(0,0)(0,1)(1,0)(1,1)であることがわかる。そこで、本実施の形態においては、特性が劣化する可能性のある4つの信号点(すなわち、信号点間距離が最も近い4点)の下位2ビットに対して、優れた誤り訂正能力をもつターボ符号化を実施し、受信側で軟判定を行う。一方、特性が劣化する可能性の低いその他の上位ビットについては、そのままの状態で出力し、受信側で硬判定を行う構成とした。
【0038】
これにより、本実施の形態においては、多値化に伴って劣化する可能性のある特性を向上させることができ、さらに、送信信号の下位2ビットに対してのみターボ符号化を実施するため、すべてのビットをターボ符号化の対象とする従来技術と比較して、演算量を大幅に削減することができる。
【0039】
続いて、入力された下位2ビットの送信データ:u1,u2に対してターボ符号化を実施する、図1(a)に示すターボ符号器1の動作について説明する。たとえば、図5は、ターボ符号器1の構成を示す図であり、詳細には、図5(a)がターボ符号器1のブロック構成を示す図であり、図5(b)が本発明にかかる再帰的組織畳込み符号器の回路構成を示す図である。
【0040】
図5(a)において、31は情報ビット系列に相当する送信データ:u1,u2を畳込み符号化して冗長データ:uaを出力する第1の再帰的組織畳込み符号化器であり、32および33はインタリーバであり、34はインタリーブ処理後のデータ:u1t,u2tを畳込み符号化して冗長データ:ubを出力する第2の再帰的組織畳込み符号化器である。ターボ符号器1では、同時に、送信データ:u1,u2と、第1の再帰的組織畳込み符号化器31の処理により前記送信データを符号化した冗長データ:uaと、第2の再帰的組織畳込み符号化器34の処理によりインタリーブ処理後のデータを符号化した(他のデータとは時刻の異なる)冗長データ:ubと、を出力する。
【0041】
また、図5(b)に示す本発明の再帰的組織畳込み符号化器において、61,62,63,64は遅延器であり、65,66,67,68,69は加算器である。この再帰的組織畳込み符号化器においては、1段目の加算器65が、入力される送信データ:u2(またはデータ:u1t)とフィードバックされた冗長データ:ua(または冗長データ:ub)とを加算出力し、2段目の加算器66が、入力される送信データ:u1(またはデータ:u2t)と遅延器61の出力とを加算出力し、3段目の加算器67が、入力される送信データ:u1(またはデータ:u2t)と送信データ:u2(またはデータ:u1t)と遅延器62の出力とを加算出力し、4段目の加算器68が、入力される送信データ:u1(またはデータ:u2t)と送信データ:u2(またはデータ:u1t)と遅延器63の出力とフィードバックされた冗長データ:ua(または冗長データ:ub)とを加算出力し、最終段の加算器69が、入力される送信データ:u2(またはデータ:u1t)と遅延器64の出力とを加算し、最終的に冗長データ:ua(冗長データ:ub)を出力する。
【0042】
そして、ターボ符号器1においては、冗長データ:ua,ubを用いた受信側での送信データ:u1とu2の推定精度が均一になるように、各冗長ビットにおける重みに偏りが発生しないようにしている。すなわち、送信データ:u1とu2の推定精度を均一化するために、たとえば、送信データ:u2を、第1の再帰的組織畳込み符号化器31における加算器65,67,68,69(図5(b)参照)に入力し、インタリーブ実施後のデータ:u2tを、第2の再帰的組織畳込み符号化器34における加算器66〜68に入力し、一方、送信データ:u1を、第1の再帰的組織畳込み符号化器31における加算器66〜68に入力し、インタリーブ実施後のデータ:u1tを、第2の再帰的組織畳込み符号化器34における加算器65,67,68,69に入力することで、送信データ:u1の系列と送信データ:u2の系列との間で、出力までに通る遅延器の数を同一にしている。
【0043】
このように、図1(a)に示す符号器を用いた場合には、インタリーブの効果として、バースト的なデータの誤りに対して誤り訂正能力を向上させることが可能となり、さらに、送信データ:u1の系列の入力と送信データ:u2の系列の入力とを、第1の再帰的組織畳込み符号化器31と第2の再帰的組織畳込み符号化器34との間で入れ替えることにより、受信側による送信データ:u1とu2の推定精度の均一化が可能となる。
【0044】
なお、図6は、図5(b)の再帰的組織畳込み符号化器と同一の符号を構成する再帰的組織畳込み符号化器の一例を示す図である。したがって、図5(b)に示す再帰的組織畳込み符号化器を、図6の回路構成に置き換えた場合においても、上記と同様の効果が得られる。
【0045】
図6に示す本発明の再帰的組織畳込み符号化器において、71,72,73,74は遅延器であり、75,76,77,78は加算器である。この再帰的組織畳込み符号化器は、1段目の加算器75が、入力される送信データ:u1(またはデータ:u2t)と遅延器71の出力とを加算出力し、2段目の加算器76が、入力される送信データ:u1(またはデータ:u2t)と送信データ:u2(またはデータ:u1t)と遅延器72の出力とを加算出力し、3段目の加算器77が、入力される送信データ:u1(またはデータ:u2t)と遅延器73の出力とフィードバックされた遅延器74の出力とを加算出力し、最終段の加算器78が、入力される送信データ:u2(またはデータ:u1t)と遅延器74の出力とを加算し、最終的に冗長データ:ua(冗長データ:ub)を出力する。
【0046】
つぎに、図1(b)に示す復号器の動作について説明する。なお、本実施の形態では、多値直交振幅変調(QAM)として、たとえば、16QAM方式を採用する場合について説明する。また、本実施の形態の復号器においては、受信データの下位2ビットに対してターボ復号を実施し、軟判定により元の送信データを推定し、他の上位ビットについては、受信データを第3の判定器22で硬判定することにより、元の送信データを推定する。ただし、受信信号Lcy:y4,y3,y2,y1,ya,ybは、それぞれ前記送信側の出力:u4,u3,u2,u1,ua,ubに伝送路のノイズやフェージングの影響を与えた信号である。
【0047】
まず、受信信号Lcy:y2,y1,ya,ybを受け取ったターボ復号器では、第1の復号器11が、受信信号Lcy:y2,y1,yaを抽出し、これらの受信信号から推定される情報ビット(元の送信データ:u1k,u2kに相当):u1k´,u2k´の対数尤度比:L(u1k´),L(u2k´)を算出する(kは時刻を表す)。なお、対数尤度比を算出する復号器としては、たとえば、既知の最大事後確率復号器(MAPアルゴリズム:Maximum A-Posteriori)が用いられることが多いが、たとえば、既知のビタビ復号器を用いることとしてもよい。
【0048】
このとき、対数尤度比:L(u1k´),L(u2k´)は、以下のように表すことができる。
【数2】
【0049】
【数3】
【0050】
なお、本実施の形態において、Le(u1k),Le(u2k)は外部情報を表し、La(u1k),La(u2k)は1つ前の外部情報である事前情報を表し、Pr(u1k=1|{Lcy})は、受信信号Lcy:y2,y1,yaを受け取った条件で、実際に送信された情報ビット:u1kが1である事後確率を表し、Pr(u1k=0|{Lcy})は、u1kが0である事後確率を表し、Pr(u2k=1|{Lcy})は、受信信号Lcy:y2,y1,yaを受け取った条件で、実際に送信された情報ビット:u2kが1である事後確率を表し、Pr(u2k=0|{Lcy})は、u2kが0である事後確率を表す。すなわち、(3)(4)式では、u2kが0である確率に対するu2kが1である確率と、u1kが0である確率に対するu1kが1である確率と、を求めることとなる。
【0051】
つぎに、加算器12では、前記算出結果である対数尤度比から、第2の復号器15に対する外部情報を算出する。外部情報:Le(u1k),Le(u2k)は、上記(3)(4)式に基づいて、以下のように表すことができる。
Le(u1k)=L(u1k´)−Lcy−La(u1k) …(5)
Le(u2k)=L(u2k´)−Lcy−La(u2k) …(6)
ただし、1回目の復号においては、事前情報が求められていないため、La(u1k)=0,La(u2k)=0である。
【0052】
つぎに、インタリーバ13および14では、受信信号Lcyと外部情報:Le(u1k),Le(u2k)に対して信号の並べ替えを行う。そして、第2の復号器15では、第1の復号器11と同様に、受信信号Lcy、および先に算出しておいた事前情報:La(u1k),La(u2k)に基づいて、(3)(4)式による対数尤度比:L(u1k´),L(u2k´)を算出する。なお、ここでは、Pr(u1k=1|{Lcy})は、受信信号Lcy:y2,y1,ybを受け取った条件で、実際に送信された情報ビット:u1kが1である事後確率を表し、Pr(u1k=0|{Lcy})は、u1kが0である事後確率を表し、Pr(u2k=1|{Lcy})は、受信信号Lcy:y2,y1,ybを受け取った条件で、実際に送信された情報ビット:u2kが1である事後確率を表し、Pr(u2k=0|{Lcy})は、u2kが0である事後確率を表す。
【0053】
その後、加算器16では、加算器12と同様に、(5)(6)式を用いて、外部情報:Le(u1k),Le(u2k)を算出する。このとき、デインタリーブ17にて並べ替えられた外部情報は、事前情報:La(u1k),La(u2k)として、前記第1の復号器11にフィードバックされる。
【0054】
そして、上記ターボ復号器では、上記処理を、所定の回数(イテレーション回数)にわたって繰り返し実行することにより、より精度の高い対数尤度比を算出し、そして、第1の判定器18および第2の判定器20が、この対数尤度比に基づいて信号の判定を行い、もとの送信データを推定する。具体的にいうと、たとえば、対数尤度比が“L(u1k´)>0”であれば、推定情報ビット:u1k´を1と判定し、“L(u1k´)≦0”であれば、推定情報ビット:u1k´を0と判定し、同様に、対数尤度比が“L(u2k´)>0”であれば、推定情報ビット:u2k´を1と判定し、“L(u2k´)≦0”であれば、推定情報ビット:u2k´を0と判定する。なお、同時に受信する受信信号Lcy:y3,y4…については、第3の判定器22を用いて硬判定される。
【0055】
最後に、第1のR/Sデコーダ19および第2のR/Sデコーダ21では、所定の方法でリードソロモン符号を用いたエラーのチェックを行い、推定精度がある特定の基準を超えたと判断された段階で上記繰り返し処理を終了させる。そして、リードソロモン符号を用いて、各判定器にて前記推定されたもとの送信データの誤り訂正を行い、より推定精度の高い送信データを出力する。
【0056】
ここで、第1のR/Sデコーダ19および第2のR/Sデコーダ21によるもとの送信データの推定方法を具体例にしたがって説明する。ここでは、具体例として、3つの方法をあげる。第1の方法としては、たとえば、第1の判定器18または第2の判定器20にてもとの送信データが推定される毎に、対応する第1のR/Sデコーダ19、または第2のR/Sデコーダ21が、交互にエラーのチェックを行い、いずれか一方のR/Sデコーダが「エラーがない」と判断した段階でターボ符号器による上記繰り返し処理を終了させ、そして、リードソロモン符号を用いて前記推定されたもとの送信データの誤り訂正を行い、より推定精度の高い送信データを出力する。
【0057】
また、第2の方法としては、第1の判定器18または第2の判定器20にてもとの送信データが推定される毎に、対応する第1のR/Sデコーダ19、または第2のR/Sデコーダ21が、交互にエラーのチェックを行い、両方のR/Sデコーダが「エラーがない」と判断した段階でターボ符号器による上記繰り返し処理を終了させ、そして、リードソロモン符号を用いて前記推定されたもとの送信データの誤り訂正を行い、より推定精度の高い送信データを出力する。
【0058】
また、第3の方法としては、上記第1および第2の方法にて誤って「エラーがない」と判断され、繰り返し処理が実施されなかった場合に誤訂正をしてしまうという問題を改善し、たとえば、予め決めておいた所定回数分の繰り返し処理を実施し、ある程度、ビット誤り率を低減しておいてから、リードソロモン符号を用いて前記推定されたもとの送信データの誤り訂正を行い、より推定精度の高い送信データを出力する。
【0059】
このように、図1(b)に示す復号器を用いた場合には、変調方式の多値化に伴ってコンスタレーションが増大する場合においても、特性劣化の可能性がある受信信号の下位2ビットに対する軟判定処理とリードソロモン符号による誤り訂正とを実施するターボ復号器と、受信信号におけるその他のビットに対して硬判定を行う判定器と、を備えることで、計算量の多い軟判定処理の削減と、良好な伝送特性と、を実現することが可能となる。
【0060】
また、第1のR/Sデコーダ19および第2のR/Sデコーダ21を用いて送信データを推定することにより、イテレーション回数を低減することができ、計算量の多い軟判定処理およびその処理時間をさらに削減することが可能となる。なお、ランダム誤りとバースト誤りが混在するような伝送路においては、シンボル単位での誤り訂正を行うR−S符号(リードソロモン)や他の既知の誤り訂正符号等との併用により優れた伝送特性が得られることが一般的に知られている。
【0061】
最後に、本発明のターボ符号器を用いて送信データを復号した場合のBER(ビットエラーレート)特性と、従来のターボ符号器を用いて送信データを復号した場合のBER特性と、を比較する。図7は、両者のBER特性を示す図である。たとえば、BERを用いてターボ符号の性能を判断する場合、ターボ符号語の「最小ハミング重み:wmin」が、高SNRのBERに対して影響を与える。すなわち、最小ハミング重みが小さいと、エラーフロア領域(BERの下落が緩やかになる領域)のBERが高くなることが一般的に知られている。
【0062】
具体的にいうと、BPSK変調を用いた白色ガウス雑音通信路において、誤り訂正符号のBER特性の理論式は、一般的に、以下の(7)式のように示されている。
【数4】
【0063】
ただし、wiは符号器への情報ビット系列のNIビットに含まれる‘1’の個数(ハミング重み)を表し、woは符号化された後の符号語系列のNoビットのハミング重みを表し、wminは符号語の最小ハミング重みを表し、Rは符号化レートを表し、Eb/Noは1情報ビットあたりの信号エネルギー対雑音電力比を表し、上記関数Q(x)は、以下の(8)式のように表す。
【数5】
【0064】
これにより、高Eb/No領域、すなわち、エラーフロア領域では、関数Q(x)の減少によって、最小ハミング重み:wminが最もBER特性に影響を与えることがわかる。このような状況に鑑み、ここでは、各符号器の性能比較の指標として、ターボ符号語の最小ハミング重みを採用した。
【0065】
また、図8は、ある特定のインタリーバを採用した場合における、本発明のターボ符号器の最小ハミング重みと従来のターボ符号器における最小ハミング重みとを示す図である。この最小ハミング重みは、入力される情報ビット系列のハミング重みが‘2’および‘3’であるものを全パターンにわたってターボ符号化し、その後、その符号化された系列のハミング重みを求め、その中の最小値を示したものである。
【0066】
図7および図8における比較結果から、最小ハミング重みが大きく、エラーフロア領域のBER特性が低い、本発明にかかるターボ符号器の性能の方が、従来技術より明らかに優れているといえる。
【0067】
以上、本実施の形態においては、ターボ符号器1で使用する再帰的組織畳込み符号化器(エンコーダ)に、たとえば、図5(b)および図6に示すような、送信データのいずれか一方の系列を最終段の加算器に入力する形を採用することで、送信データの影響を冗長データに対してより強く反映させることができるようになる。これにより、受信側における復調特性を、従来技術と比較して大幅に向上させることができるようになるため、シャノン限界に近い最適な伝送特性、すなわち、最適なBER特性を得ることが可能となる。
【0068】
【発明の効果】
以上、説明したとおり、本発明によれば、ターボ符号器で使用する再帰的組織畳込み符号化手段(エンコーダ)に、たとえば、情報ビット系列のいずれか一方を最終段の加算器に入力する形を採用することで、送信データの影響を冗長データに対してより強く反映させることができるようになる。これにより、受信側における復調特性を、従来技術と比較して大幅に向上させることができるようになるため、シャノン限界に近い最適な伝送特性、すなわち、最適なBER特性を得ることが可能な通信装置を得ることができる、という効果を奏する。
【0069】
つぎの発明によれば、第1の情報ビット系列の入力と第2の情報ビット系列の入力とを、第1の再帰的組織畳込み符号化手段と第2の再帰的組織畳込み符号化手段との間で入れ替えることにより、すなわち、第1の情報ビット系列と第2の情報ビット系列との間で、出力までに通る遅延器の数を同一にすることにより、受信側による第1および第2の情報ビット系列の推定精度を均一化することが可能な通信装置を得ることができる、という効果を奏する。
【0070】
つぎの発明によれば、第1の情報ビット系列と第2の情報ビット系列との間で、出力までに通る遅延器の数を同一にすることにより、受信側による第1および第2の情報ビット系列の推定精度を均一化することが可能な通信装置を得ることができる、という効果を奏する。
【図面の簡単な説明】
【図1】 本発明にかかる通信装置で使用される符号器および復号器の構成を示す図である。
【図2】 本発明にかかる通信装置の送信系の構成を示す図である。
【図3】 本発明にかかる通信装置の受信系の構成を示す図である。
【図4】 各種ディジタル変調の信号点配置を示す図である。
【図5】 ターボ符号器1の構成を示す図である。
【図6】 図5(b)の再帰的組織畳込み符号化器と同一の符号を構成する再帰的組織畳込み符号化器の一例を示す図である。
【図7】 本発明のターボ符号器を用いて送信データを復号した場合のBER特性、および従来のターボ符号器を用いて送信データを復号した場合のBER特性を示す図である。
【図8】 ある特定のインタリーバサイズを採用した場合における、本発明のターボ符号器の最小ハミング重みと従来のターボ符号器における最小ハミング重みとを示す図である。
【図9】 送信系において使用されるターボ符号器の構成を示す図である。
【図10】 受信系において使用されるターボ復号器の構成を示す図である。
【図11】 従来のターボ符号器およびターボ復号器を用いた場合のビットエラーレート特性を示す図である。
【符号の説明】
1 ターボ符号器、11 第1の復号器、12,16,65,66,67,68,69,75,76,77,78 加算器、13,14,32,33 インタリーバ、15 第2の復号器、17 デインタリーバ、18 第1の判定器、19 第1のR/Sデコーダ、20 第2の判定器、21 第2のR/Sデコーダ、22 第3の判定器、31 第1の再帰的組織畳込み符号化器、34 第2の再帰的組織畳込み符号化器、41 マルチプレックス/シンクコントロール、42,43 サイクリックリダンダンシィチェック(CRC)、44,45 フォワードエラーコレクション(FEC)、46 インタリーブ、47,48 レートコンバータ、49 トーンオーダリング、50 コンスタレーションエンコーダ/ゲインスケーリング、51 逆高速フーリエ変換部(IFFT)、52 インプットパラレル/シリアルバッファ、53 アナログプロセッシング/ディジタル−アナログコンバータ、61,62,63,64,71,72,73,74遅延器、141 アナログプロセッシング/アナログ−ディジタルコンバータ、142 タイムドメインイコライザ(TEC)、143 インプットシリアル/パラレルバッファ、144 高速フーリエ変換部(FFT)、145 周波数ドメインイコライザ(FEC)、146 コンスタレーションエンコーダ/ゲインスケーリング、147 トーンオーダリング、148,149 レートコンバータ、150 デインタリーブ、151,152 フォワードエラーコレクション、153,154 サイクリックリダンダンシィチェック(CRC)、155マルチプレックス/シンクコントロール。
Claims (3)
- ターボ符号器を備える通信装置において、
前記ターボ符号器は、
入力される第1の情報ビット系列および第2の情報ビット系列に基づいて第1の冗長ビット系列を出力する構成とし、該第1の冗長ビット系列を生成するための最終段の加算器に対して、前記第2の情報ビット系列を入力する第1の再帰的組織畳込み符号化手段と、
前記第1の情報ビット系列を既知の方法で並べ替える第1の並べ替え手段と、
前記第2の情報ビット系列を同一の方法で並べ替える第2の並べ替え手段と、入力される前記第1の並べ替え手段の出力系列および第2の並べ替え手段の出力系列に基づいて第2の冗長ビット系列を出力する構成とし、該第2の冗長ビット系列を生成するための最終段の加算器に対して、前記第1の並べ替え手段の出力系列を入力する第2の再帰的組織畳込み符号化手段と、
を備えることを特徴とする通信装置。 - 前記第1および第2の再帰的組織畳込み符号化手段は、5つの加算器と4つの遅延器が、1段目の加算器から順に交互に接続され、さらに、最終段の加算器の出力が、1段目および4段目の加算器にフィードバックされた状態で、
前記第2の情報ビット系列を、前記第1の再帰的組織畳込み符号化手段における1段目、3段目、4段目および前記最終段の加算器に入力し、
前記第1の情報ビット系列を、前記第1の再帰的組織畳込み符号化手段における2段目、3段目および4段目の加算器に入力し、
前記第2の並べ替え手段の出力系列を、前記第2の再帰的組織畳込み符号化手段における2段目、3段目および4段目の加算器に入力し、
前記第1の並べ替え手段の出力系列を、前記第2の再帰的組織畳込み符号化手段における1段目、3段目、4段目および前記最終段の加算器に入力することを特徴とする請求項1に記載の通信装置。 - 前記第1および第2の再帰的組織畳込み符号化手段は、4つの加算器と4つの遅延器が、第1の遅延器から順に交互に接続され、さらに、最終段の遅延器の出力が、1段目の遅延器および3段目の加算器にフィードバックされた状態で、
前記第2の情報ビット系列を、前記第1の再帰的組織畳込み符号化手段における2段目および前記最終段の加算器に入力し、
前記第1の情報ビット系列を、前記第1の再帰的組織畳込み符号化手段における1段目、2段目および3段目の加算器に入力し、
前記第2の並べ替え手段の出力系列を、前記第2の再帰的組織畳込み符号化手段における1段目、2段目および3段目の加算器に入力し、
前記第1の並べ替え手段の出力系列を、前記第2の再帰的組織畳込み符号化手段における2段目および前記最終段の加算器に入力することを特徴とする請求項1に記載の通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000020943A JP4342674B2 (ja) | 2000-01-28 | 2000-01-28 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000020943A JP4342674B2 (ja) | 2000-01-28 | 2000-01-28 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217724A JP2001217724A (ja) | 2001-08-10 |
JP4342674B2 true JP4342674B2 (ja) | 2009-10-14 |
Family
ID=18547423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000020943A Expired - Fee Related JP4342674B2 (ja) | 2000-01-28 | 2000-01-28 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4342674B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002044047A (ja) * | 2000-07-19 | 2002-02-08 | Mitsubishi Electric Corp | 通信装置および通信方法 |
JP3934651B2 (ja) | 2003-01-31 | 2007-06-20 | 富士通株式会社 | マルチキャリア通信システム及びその受信装置 |
JP3892871B2 (ja) | 2003-03-05 | 2007-03-14 | 富士通株式会社 | 通信システムにおける受信装置 |
WO2005011164A1 (ja) | 2003-07-29 | 2005-02-03 | Fujitsu Limited | 通信システムにおける受信装置 |
-
2000
- 2000-01-28 JP JP2000020943A patent/JP4342674B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001217724A (ja) | 2001-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100484462B1 (ko) | 통신 장치 및 통신 방법 | |
JP3662766B2 (ja) | 反復デマッピング | |
JP4364405B2 (ja) | 通信装置および通信方法 | |
EP1480347A1 (en) | Digital transmission method of the error-correcting coding type | |
US6507621B2 (en) | Communication device and communication method | |
US6536010B1 (en) | Digital transmission system and method | |
JP4409048B2 (ja) | 通信装置および通信方法 | |
US20020163880A1 (en) | Communication device and communication method | |
JP4342674B2 (ja) | 通信装置 | |
JP2001285077A (ja) | 通信装置および通信方法 | |
JP4814388B2 (ja) | インタリーブ装置 | |
JP2001257602A (ja) | データ誤り訂正方法及び装置 | |
JP2002158633A (ja) | 通信装置および通信方法 | |
Cai et al. | Enhancement of ADSL design through concatenated coding | |
Bahai et al. | Channel Coding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |