JP2001217724A

JP2001217724A - 通信装置

Info

Publication number: JP2001217724A
Application number: JP2000020943A
Authority: JP
Inventors: Wataru Matsumoto; 渉松本; Yoshikuni Miyata; 好邦宮田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-01-28
Filing date: 2000-01-28
Publication date: 2001-08-10
Anticipated expiration: 2020-01-28
Also published as: JP4342674B2

Abstract

(57)【要約】【課題】ＢＥＲ特性の大幅な向上を実現可能な通信装
置を得ること。【解決手段】ターボ符号器が、情報ビット系列ｕ₁お
よび情報ビット系列ｕ₂に基づいて冗長ビット系列ｕ_aを
出力する構成とし、冗長ビット系列ｕ_aを生成するため
の最終段の加算器６９に対して、情報ビット系列ｕ₂を
入力する第１の再帰的組織畳込み符号化器３１と、情報
ビット系列ｕ₁を並べ替えるインタリーバ３２と、情報
ビット系列ｕ₂を並べ替えるインタリーバ３３と、イン
タリーバ３２の出力系列ｕ_1tおよびインタリーバ３３の
出力系列ｕ_2tに基づいて冗長ビット系列ｕ_bを出力する
構成とし、冗長ビット系列ｕ_bを生成するための最終段
の加算器６９に対して、インタリーバ３２の出力系列ｕ
_1tを入力する第２の再帰的組織畳込み符号化器３４と、
を備える構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチキャリア変
復調方式を採用する通信装置に関するものであり、特
に、ＤＭＴ（Discrete Multi Tone）変復調方式やＯＦ
ＤＭ（Orthogonal Frequency Division Multiplex）変
復調方式等により、既存の通信回線を用いたデータ通信
を実現可能とする通信装置に関するものである。ただ
し、本発明は、ＤＭＴ変復調方式によりデータ通信を行
う通信装置に限らず、通常の通信回線を介して、マルチ
キャリア変復調方式およびシングルキャリア変復調方式
により有線通信および無線通信を行うすべての通信装置
に適用可能である。

【０００２】

【従来の技術】以下、従来の通信装置について説明す
る。たとえば、ＳＳ（Spread Spectrum）方式を用いた
広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ：Code Division Multip
le Access）においては、畳込み符号の性能を大きく上
回る誤り訂正符号として、ターボ符号が提案されてい
る。このターボ符号は、情報ビット系列にインタリーブ
を施した系列を既知の符号化系列と並列に符号化するも
ので、シャノン限界に近い特性が得られると言われてお
り、現在最も注目されている誤り訂正符号の１つであ
る。上記Ｗ−ＣＤＭＡにおいては、誤り訂正符号の性能
が、音声伝送やデータ伝送における伝送特性を大きく左
右するため、ターボ符号の適用により伝送特性を大幅に
向上させることができる。

【０００３】ここで、上記ターボ符号を用いた従来の通
信装置の送信系および受信系の動作を具体的に説明す
る。図９は、送信系において使用されるターボ符号器の
構成を示す図である。図９（ａ）において、１０１は情
報ビット系列を畳込み符号化して冗長ビットを出力する
第１の再帰的組織畳込み符号化器であり、１０２はイン
タリーバであり、１０３はインタリーバ１０２により入
れ替え後の情報ビット系列を畳込み符号化して冗長ビッ
トを出力する第２の再帰的組織畳込み符号化器である。
図９（ｂ）は、第１の再帰的組織畳込み符号化器１０１
および第２の再帰的組織畳込み符号化器１０３の内部構
成を示す図であり、２つの再帰的組織畳込み符号化器
は、それぞれ冗長ビットのみを出力する符号化器であ
る。また、上記ターボ符号器で用いられるインタリーバ
１０２では、情報ビット系列をランダムに入れ替える処
理を行う。

【０００４】上記のように構成されるターボ符号器で
は、同時に、情報ビット系列：ｘ₁と、第１の再帰的組
織畳込み符号化器１０１の処理により前記情報ビット系
列を符号化した冗長ビット系列：ｘ₂と、第２の再帰的
組織畳込み符号化器１０３の処理によりインタリーブ処
理後の情報ビット系列を符号化した冗長ビット系列：ｘ
₃と、を出力する。

【０００５】図１０は、受信系において使用されるター
ボ復号器の構成を示す図である。図１０において、１１
１は受信信号：ｙ₁と受信信号：ｙ₂とから対数尤度比を
算出する第１の復号器であり、１１２および１１６は加
算器であり、１１３および１１４はインタリーバであ
り、１１５は受信信号：ｙ₁と受信信号：ｙ₃とから対数
尤度比を算出する第２の復号器であり、１１７はデイン
タリーバであり、１１８は第２の復号器１１５の出力を
判定して元の情報ビット系列の推定値を出力する判定器
である。なお、受信信号：ｙ₁，ｙ₂，ｙ₃は、それぞれ
前記情報ビット系列：ｘ₁，冗長ビット系列：ｘ₂，ｘ₃
に伝送路のノイズやフェージングの影響を与えた信号で
ある。

【０００６】上記のように構成されるターボ復号器で
は、まず、第１の復号器１１１が、受信信号：ｙ_1kと受
信信号：ｙ_2kから推定される推定情報ビット：ｘ_1k´の
対数尤度比：Ｌ（ｘ_1k´）を算出する（ｋは時刻を表
す）。このとき、対数尤度比：Ｌ（ｘ_1k´）は、以下の
ように表すことができる。

【数１】

【０００７】なお、Ｌｅ（ｘ_1k）は外部情報を表し、Ｌ
ａ（ｘ_1k）は１つ前の外部情報である事前情報を表し、
Ｐ_r（ｘ_1k＝１｜｛Ｙ｝）は、受信信号の全系列｛Ｙ｝
を受け取った条件で、実際に送信された情報ビット：ｘ
_1kが１である確率を表し、Ｐ _r（ｘ_1k＝０｜｛Ｙ｝）
は、全系列｛Ｙ｝を受け取った条件で、実際に送信され
た情報ビット：ｘ_1kが０である確率を表す。すなわち、
（１）式では、情報ビット：ｘ_1kが０である確率に対す
る情報ビット：ｘ_1kが１である確率を求めることとな
る。

【０００８】つぎに、加算器１１２では、前記算出結果
である対数尤度比から、第２の復号器１１５に対する外
部情報を算出する。外部情報：Ｌｅ（ｘ_1k）は、上記
（１）式に基づいて、以下のように表すことができる。Ｌｅ（ｘ_1k）＝Ｌ（ｘ_1k´）−ｙ_1k−Ｌａ（ｘ_1k） …（２）ただし、１回目の復号においては、事前情報が求められ
ていないため、Ｌａ（ｘ_1k）＝０である。

【０００９】つぎに、インタリーバ１１３および１１４
では、受信信号：ｙ_1kと外部情報：Ｌｅ（ｘ_1k）を、受
信信号：ｙ₃の時刻にあわせるために、信号の並べ替え
を行う。そして、第２の復号器１１５では、第１の復号
器１１１と同様に、受信信号：ｙ₁と受信信号：ｙ₃、お
よび先に算出しておいた外部情報：Ｌｅ（ｘ_1k）に基づ
いて、対数尤度比：Ｌ（ｘ_1k´）を算出する。その後、
加算器１１６では、加算器１１２と同様に、（２）式を
用いて、外部情報：Ｌｅ（ｘ_1k）を算出する。このと
き、デインタリーブ１１７にて並べ替えられた外部情報
は、事前情報：Ｌａ（ｘ_1k）として前記第１の復号器１
１１にフィードバックされる。

【００１０】最後に、ターボ復号器では、上記処理を、
所定の回数にわたって繰り返し実行することで、より精
度の高い対数尤度比を算出し、そして、判定器１１８
が、この対数尤度比に基づいて判定を行い、もとの情報
ビット系列を推定する。具体的にいうと、たとえば、対
数尤度比が“Ｌ（ｘ_1k´）＞０”であれば、推定情報ビ
ット：ｘ_1k´を１と判定し、“Ｌ（ｘ_1k´）≦０”であ
れば、推定情報ビット：ｘ_1k´を０と判定する。

【００１１】図１１は、従来のターボ符号器およびター
ボ復号器を用いた場合のＢＥＲ（ビットエラーレート）
特性を示す図である。図示のとおり、ＳＮＲが高くなる
にしたがってＢＥＲ特性が向上する。たとえば、図１１
のようにＢＥＲを用いてターボ符号の性能を判断する場
合、ターボ符号語の「最小ハミング重み：ｗ_min」が、
高ＳＮＲのＢＥＲに対して影響を与える。具体的にいう
と、最小ハミング重みが小さいと、エラーフロア領域
（ＢＥＲの下落が緩やかになる領域）のＢＥＲが高くな
ることが一般的に知られている。

【００１２】なお、最小ハミング重みとは、たとえば、
図９に示す系列（ｘ₁，ｘ₂，ｘ₃）のとりうる各パター
ンの、‘１’の個数の最小値のことをいう。したがっ
て、たとえば、ｘ₁＝…００１００１０００００… ｘ₂＝…０００１０１０００００… ｘ₃＝…０００１０１０１０００… という符号語が、‘１’の個数の最小値を示すパターン
の場合、このターボ符号器の最小ハミング重みは、ｗ
_min＝７となる。ただし、ｘ₁、ｘ₂は、エンコーダの入
力データ系列を表し、ｘ₃はエンコーダからの出力デー
タ系列を表す。

【００１３】このように、従来の通信装置においては、
誤り訂正符号として、ターボ符号を適用することによ
り、変調方式の多値化に応じて信号点間距離が近くなる
ような場合においても、音声伝送やデータ伝送における
伝送特性を大幅に向上させることが可能となり、既知の
畳込み符号よりも優れた特性を得ていた。

【００１４】また、従来の通信装置においては、すべて
の入力情報系列に対して（複数本の情報ビット系列があ
る場合にはそのすべての系列に対して）ターボ符号化を
実施し、さらに、受信側にて、符号化されたすべての信
号をターボ復号し、その後、軟判定を行っている。具体
的にいうと、たとえば、１６ＱＡＭであれば４ビットの
すべてのデータ（００００〜１１１１：４ビットコンス
タレーション）に対して、２５６ＱＡＭであれば８ビッ
トのすべてのデータに対して、判定を行うことになる。

【００１５】

【発明が解決しようとする課題】しかしながら、上記、
ターボ符号を採用する従来の通信装置においては、たと
えば、図９（ｂ）に示す従来のターボ符号器で用いられ
ているエンコーダに改善の余地があり、このような従来
のエンコーダ（再帰的組織畳込み符号化器に相当）を用
いたターボ符号化が、シャノン限界に近い最適な伝送特
性、すなわち、最適なＢＥＲ特性を得ているとはいえな
い、という問題があった。

【００１６】本発明は、上記に鑑みてなされたものであ
って、マルチキャリア変復調方式およびシングルキャリ
ア変復調方式を用いたすべての通信に適用可能とし、さ
らに、従来技術と比較してＢＥＲ特性の大幅な向上を実
現可能な通信装置を得ることを目的とする。

【００１７】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明にかかる通信装置にあっ
ては、ターボ符号器を備え、該ターボ符号器が、入力さ
れる第１の情報ビット系列および第２の情報ビット系列
に基づいて第１の冗長ビット系列を出力する構成とし、
該第１の冗長ビット系列を生成するための最終段の加算
器に対して、前記第２の情報ビット系列を入力する第１
の再帰的組織畳込み符号化手段（後述する実施の形態の
第１の再帰的組織畳込み符号化器３１に相当）と、前記
第１の情報ビット系列を既知の方法で並べ替える第１の
並べ替え手段（インタリーバ３２に相当）と、前記第２
の情報ビット系列を同一の方法で並べ替える第２の並べ
替え手段（インタリーバ３３に相当）と、入力される前
記第１の並べ替え手段の出力系列および第２の並べ替え
手段の出力系列に基づいて第２の冗長ビット系列を出力
する構成とし、該第２の冗長ビット系列を生成するため
の最終段の加算器に対して、前記第１の並べ替え手段の
出力系列を入力する第２の再帰的組織畳込み符号化手段
（第２の再帰的組織畳込み符号器３４に相当）と、を備
えることを特徴とする。

【００１８】つぎの発明にかかる通信装置において、前
記第１および第２の再帰的組織畳込み符号化手段は、５
つの加算器（加算器６５，６６，６７，６８，６９に相
当）と４つの遅延器（遅延器６１，６２，６３，６４に
相当）が、１段目の加算器から順に交互に接続され、さ
らに、最終段の加算器の出力が、１段目および４段目の
加算器にフィードバックされた状態で、前記第２の情報
ビット系列を、前記第１の再帰的組織畳込み符号化手段
における１段目、３段目、４段目および前記最終段の加
算器に入力し、前記第１の情報ビット系列を、前記第１
の再帰的組織畳込み符号化手段における２段目、３段目
および４段目の加算器に入力し、前記第２の並べ替え手
段の出力系列を、前記第２の再帰的組織畳込み符号化手
段における２段目、３段目および４段目の加算器に入力
し、前記第１の並べ替え手段の出力系列を、前記第２の
再帰的組織畳込み符号化手段における１段目、３段目、
４段目および前記最終段の加算器に入力することを特徴
とする。

【００１９】つぎの発明にかかる通信装置において、前
記第１および第２の再帰的組織畳込み符号化手段は、４
つの加算器（加算器７５，７６，７７，７８に相当）と
４つの遅延器（遅延器７１，７２，７３，７４に相当）
が、第１の遅延器から順に交互に接続され、さらに、最
終段の遅延器の出力が、１段目の遅延器および３段目の
加算器にフィードバックされた状態で、前記第２の情報
ビット系列を、前記第１の再帰的組織畳込み符号化手段
における２段目および前記最終段の加算器に入力し、前
記第１の情報ビット系列を、前記第１の再帰的組織畳込
み符号化手段における１段目、２段目および３段目の加
算器に入力し、前記第２の並べ替え手段の出力系列を、
前記第２の再帰的組織畳込み符号化手段における１段
目、２段目および３段目の加算器に入力し、前記第１の
並べ替え手段の出力系列を、前記第２の再帰的組織畳込
み符号化手段における２段目および前記最終段の加算器
に入力することを特徴とする。

【００２０】

【発明の実施の形態】以下に、本発明にかかる通信装置
の実施の形態を図面に基づいて詳細に説明する。なお、
この実施の形態によりこの発明が限定されるものではな
い。

【００２１】実施の形態１．図１は、本発明にかかる通
信装置で使用される符号器（ターボ符号器）、および復
号器（ターボ復号器と硬判定器とＲ／Ｓ（リードソロモ
ン符号）デコーダの組み合わせ）の構成を示す図であ
り、詳細には、図１（ａ）が本実施の形態における符号
器の構成を示す図であり、図１（ｂ）が本実施の形態に
おける復号器の構成を示す図である。

【００２２】本実施の形態における通信装置において
は、上記符号器および復号器の両方の構成を備えること
とし、高精度なデータ誤り訂正能力をもつことにより、
データ通信および音声通信において優れた伝送特性を得
る。なお、本実施の形態においては、説明の便宜上、上
記両方の構成を備えることとしたが、たとえば、２つの
うちの符号器だけを備える送信機を想定することとして
もよいし、一方、復号器だけを備える受信機を想定する
こととしてもよい。

【００２３】また、図１（ａ）の符号器において、１は
誤り訂正符号としてターボ符号を採用することによりシ
ャノン限界に近い性能を得ることが可能なターボ符号器
であり、たとえば、ターボ符号器１では、２ビットの情
報ビットの入力に対して、２ビットの情報ビットと２ビ
ットの冗長ビットとを出力し、さらに、ここでは、受信
側において各情報ビットに対する訂正能力が均一になる
ように、各冗長ビットを生成する。

【００２４】一方、図１（ｂ）の復号器において、１１
は受信信号：Ｌｃｙ（後述の受信信号：ｙ₂，ｙ₁，ｙ_a
に相当）から対数尤度比を算出する第１の復号器であ
り、１２および１６は加算器であり、１３および１４は
インタリーバであり、１５は受信信号：Ｌｃｙ（後述の
受信信号：ｙ₂，ｙ₁，ｙ_bに相当）から対数尤度比を算
出する第２の復号器であり、１７はデインタリーバであ
り、１８は第１の復号器１５の出力を判定して元の情報
ビット系列の推定値を出力する第１の判定器であり、１
９はリードソロモン符号を復号してより精度の高い情報
ビット系列を出力する第１のＲ／Ｓデコーダであり、２
０は第２の復号器１５の出力を判定して元の情報ビット
系列の推定値を出力する第２の判定器であり、２１はリ
ードソロモン符号を復号してより精度の高い情報ビット
系列を出力する第２のＲ／Ｓデコーダであり、２２はＬ
ｃｙ（後述の受信信号：ｙ₃，ｙ₄…に相当）を硬判定し
て元の情報ビット系列の推定値を出力する第３の判定器
である。

【００２５】ここで、上記符号器および復号器の動作を
説明する前に、本発明にかかる通信装置の基本動作を図
面に基づいて簡単に説明する。たとえば、ＤＭＴ（Disc
reteMulti Tone）変復調方式を用いて、データ通信を行
う有線系ディジタル通信方式としては、既設の電話回線
を使用して数メガビット／秒の高速ディジタル通信を行
うＡＤＳＬ（Asymmetric Digital Subscriber Line）通
信方式、およびＨＤＳＬ（high-bit-rate Digital Subs
criber Line）通信方式等のｘＤＳＬ通信方式がある。
なお、この方式は、ＡＮＳＩのＴ１．４１３等において
標準化されている。以降、本実施の形態の説明について
は、たとえば、上記ＡＤＳＬに適応可能な通信装置を用
いることとする。

【００２６】図２は、本発明にかかる通信装置の送信系
の構成を示す図である。図２において、送信系では、送
信データをマルチプレックス／シンクコントロール（図
示のMUX/SYNC CONTROLに相当）４１にて多重化し、多重
化された送信データに対してサイクリックリダンダンシ
ィチェック（ＣＲＣ：Cyclic redundancy checkに相
当）４２、４３にて誤り検出用コードを付加し、さら
に、フォワードエラーコレクション（SCRAM&FECに相
当）４４、４５にてＦＥＣ用コードの付加およびスクラ
ンブル処理を行う。

【００２７】なお、マルチプレックス／シンクコントロ
ール４１から、トーンオーダリング４９に至るまでには
２つの経路があり、一つはインタリーブ（INTERLEAVE）
４６が含まれるインタリーブドデータバッファ（Interl
eaved Data Buffer）経路であり、もう一方はインタリ
ーブを含まないファーストデータバッファ（Fast Data
Buffer）経路であり、ここでは、インタリーブ処理を行
うインタリーブドデータバッファ経路の方の遅延が大き
くなる。

【００２８】その後、送信データは、レートコンバータ
（RATE-CONVERTORに相当）４７、４８にてレートコンバ
ート処理を行い、トーンオーダリング（TONE ORDERRING
に相当）４９にてトーンオーダリング処理を行う。そし
て、トーンオーダリング処理後の送信データに基づい
て、コンスタレーションエンコーダ／ゲインスケーリン
グ（CONSTELLATION AND GAIN SCALLNGに相当）５０にて
コンスタレーションデータを作成し、逆高速フーリエ変
換部（IFFT：Inverse Fast Fourier transformに相当）
５１にて逆高速フーリエ変換を行う。

【００２９】最後に、インプットパラレル／シリアルバ
ッファ（INPUT PARALLEL/SERIAL BUFFERに相当）５２に
てフーリエ変換後のパラレルデータをシリアルデータに
変換し、アナログプロセッシング／ディジタル−アナロ
グコンバータ（ANALOG PROCESSING AND DACに相当）５
３にてディジタル波形をアナログ波形に変換し、フィル
タリング処理を実行後、送信データを電話回線上に送信
する。

【００３０】図３は、本発明にかかる通信装置の受信系
の構成を示す図である。図３において、受信系では、受
信データ（前述の送信データ）に対し、アナログプロセ
ッシング／アナログ−ディジタルコンバータ（図示のAN
ALOG PROCESSING AND ADCに相当）１４１にてフィルタ
リング処理を実行後、アナログ波形をディジタル波形に
変換し、タイムドメインイコライザ（TEQに相当）１４
２にて時間領域の適応等化処理を行う。

【００３１】時間領域の適応等化処理が実行されたデー
タについては、インプットシリアル／パラレルバッファ
（INPUT SERIAL / PARALLEL BUFFERに相当）１４３にて
シリアルデータからパラレルデータに変換され、そのパ
ラレルデータに対して高速フーリエ変換部（FFT：Fast
Fourier transformに相当）１４４にて高速フーリエ変
換を行い、その後、周波数ドメインイコライザ（FEQに
相当）１４５にて周波数領域の適応等化処理を行う。

【００３２】そして、周波数領域の適応等化処理が実行
されたデータについては、コンスタレーションデコーダ
／ゲインスケーリング（CONSTELLATION DECODER AND GA
IN SCALLNGに相当）１４６およびトーンオーダリング
（TONE ORDERRINGに相当）１４７にて行われる復号処理
（最尤復号法）およびトーンオーダリング処理により、
シリアルデータに変換される。その後、レートコンバー
タ（RATE-CONVERTORに相当）１４８，１４９によるレー
トコンバート処理、デインタリーブ（DEINTERLEAVEに相
当）１５０によるデインタリーブ処理、フォワードエラ
ーコレクション（DESCRAM&FECに相当）１５１，１５２
によるＦＥＣ処理およびデスクランブル処理、およびサ
イクリックリダンダンシィチェック（cyclic redundanc
y checkに相当）１５３，１５４による巡回冗長検査等
の処理が行われ、最終的にマルチプレックス／シンクコ
ントロール(MUX/SYNC CONTROLに相当)１５５から受信デ
ータが再生される。

【００３３】上記に示すような通信装置においては、受
信系と送信系においてそれぞれ２つの経路を備え、この
２つの経路を使い分けることにより、またはこの２つの
経路を同時に動作させることにより、低伝送遅延および
高レートのデータ通信を実現可能としている。

【００３４】なお、上記のように構成される通信装置に
おいては、図１（ａ）に示す符号器が、上記送信系にお
けるコンスタレーションエンコーダ／ゲインスケーリン
グ５０に位置付けられ、図１（ｂ）に示す復号器が、上
記受信系におけるコンスタレーションデコーダ／ゲイン
スケーリング１４６に位置付けられる。

【００３５】以下、本実施の形態における符号器（送信
系）および復号器（受信系）の動作を図面にしたがって
詳細に説明する。まず、図１（ａ）に示す符号器の動作
について説明する。なお、本実施の形態では、多値直交
振幅変調（ＱＡＭ：Quadrature Amplitude Modulatio
n）として、たとえば、１６ＱＡＭ方式を採用する。ま
た、本実施の形態の符号器においては、すべての入力デ
ータ（４ビット）に対してターボ符号化を実行する従来
技術と異なり、図１（ａ）に示すように、下位２ビット
の入力データに対してのみターボ符号化を実施し、他の
上位ビットについては入力データをそのままの状態で出
力する。

【００３６】ここで、下位２ビットの入力データについ
てのみターボ符号化を実行する理由を説明する。図４
は、各種ディジタル変調の信号点配置を示す図であり、
詳細には、図４（ａ）が４相ＰＳＫ（Phase Shift Keyi
ng）方式の信号点配置であり、（ｂ）が１６ＱＡＭ方式
の信号点配置であり、（ｃ）が６４ＱＡＭ方式の信号点
配置である。

【００３７】たとえば、上記すべての変調方式の信号点
配置において、受信信号点がａまたはｂの位置である場
合、通常、受信側では、軟判定により情報ビット系列
（送信データ）として最も確からしいデータを推定す
る。すなわち、受信信号点との距離が最も近い信号点を
送信データとして判定することになる。しかしながら、
このとき、たとえば、図４の受信信号点ａおよびｂに着
目すると、いずれの場合（図４（ａ）（ｂ）（ｃ）に相
当）においても、受信信号点に最も近い４点の下位２ビ
ットが、（０，０）（０，１）（１，０）（１，１）で
あることがわかる。そこで、本実施の形態においては、
特性が劣化する可能性のある４つの信号点（すなわち、
信号点間距離が最も近い４点）の下位２ビットに対し
て、優れた誤り訂正能力をもつターボ符号化を実施し、
受信側で軟判定を行う。一方、特性が劣化する可能性の
低いその他の上位ビットについては、そのままの状態で
出力し、受信側で硬判定を行う構成とした。

【００３８】これにより、本実施の形態においては、多
値化に伴って劣化する可能性のある特性を向上させるこ
とができ、さらに、送信信号の下位２ビットに対しての
みターボ符号化を実施するため、すべてのビットをター
ボ符号化の対象とする従来技術と比較して、演算量を大
幅に削減することができる。

【００３９】続いて、入力された下位２ビットの送信デ
ータ：ｕ₁，ｕ₂に対してターボ符号化を実施する、図１
（ａ）に示すターボ符号器１の動作について説明する。
たとえば、図５は、ターボ符号器１の構成を示す図であ
り、詳細には、図５（ａ）がターボ符号器１のブロック
構成を示す図であり、図５（ｂ）が本発明にかかる再帰
的組織畳込み符号器の回路構成を示す図である。

【００４０】図５（ａ）において、３１は情報ビット系
列に相当する送信データ：ｕ₁，ｕ₂を畳込み符号化して
冗長データ：ｕ_aを出力する第１の再帰的組織畳込み符
号化器であり、３２および３３はインタリーバであり、
３４はインタリーブ処理後のデータ：ｕ_1t，ｕ_2tを畳込
み符号化して冗長データ：ｕ_bを出力する第２の再帰的
組織畳込み符号化器である。ターボ符号器１では、同時
に、送信データ：ｕ₁，ｕ₂と、第１の再帰的組織畳込み
符号化器３１の処理により前記送信データを符号化した
冗長データ：ｕ_aと、第２の再帰的組織畳込み符号化器
３４の処理によりインタリーブ処理後のデータを符号化
した（他のデータとは時刻の異なる）冗長データ：ｕ_b
と、を出力する。

【００４１】また、図５（ｂ）に示す本発明の再帰的組
織畳込み符号化器において、６１，６２，６３，６４は
遅延器であり、６５，６６，６７，６８，６９は加算器
である。この再帰的組織畳込み符号化器においては、１
段目の加算器６５が、入力される送信データ：ｕ₂（ま
たはデータ：ｕ_1t）とフィードバックされた冗長デー
タ：ｕ_a（または冗長データ：ｕ_b）とを加算出力し、２
段目の加算器６６が、入力される送信データ：ｕ₁（ま
たはデータ：ｕ_2t）と遅延器６１の出力とを加算出力
し、３段目の加算器６７が、入力される送信データ：ｕ
₁（またはデータ：ｕ_2t）と送信データ：ｕ₂（またはデ
ータ：ｕ_1t）と遅延器６２の出力とを加算出力し、４段
目の加算器６８が、入力される送信データ：ｕ₁（また
はデータ：ｕ_2t）と送信データ：ｕ₂（またはデータ：
ｕ_1t）と遅延器６３の出力とフィードバックされた冗長
データ：ｕ_a（または冗長データ：ｕ_b）とを加算出力
し、最終段の加算器６９が、入力される送信データ：ｕ
₂（またはデータ：ｕ_1t）と遅延器６４の出力とを加算
し、最終的に冗長データ：ｕ_a（冗長データ：ｕ_b）を出
力する。

【００４２】そして、ターボ符号器１においては、冗長
データ：ｕ_a，ｕ_bを用いた受信側での送信データ：ｕ₁
とｕ₂の推定精度が均一になるように、各冗長ビットに
おける重みに偏りが発生しないようにしている。すなわ
ち、送信データ：ｕ₁とｕ₂の推定精度を均一化するため
に、たとえば、送信データ：ｕ₂を、第１の再帰的組織
畳込み符号化器３１における加算器６５，６７，６８，
６９（図５（ｂ）参照）に入力し、インタリーブ実施後
のデータ：ｕ_2tを、第２の再帰的組織畳込み符号化器３
４における加算器６６〜６８に入力し、一方、送信デー
タ：ｕ₁を、第１の再帰的組織畳込み符号化器３１にお
ける加算器６６〜６８に入力し、インタリーブ実施後の
データ：ｕ_1tを、第２の再帰的組織畳込み符号化器３４
における加算器６５，６７，６８，６９に入力すること
で、送信データ：ｕ₁の系列と送信データ：ｕ₂の系列と
の間で、出力までに通る遅延器の数を同一にしている。

【００４３】このように、図１（ａ）に示す符号器を用
いた場合には、インタリーブの効果として、バースト的
なデータの誤りに対して誤り訂正能力を向上させること
が可能となり、さらに、送信データ：ｕ₁の系列の入力
と送信データ：ｕ₂の系列の入力とを、第１の再帰的組
織畳込み符号化器３１と第２の再帰的組織畳込み符号化
器３４との間で入れ替えることにより、受信側による送
信データ：ｕ₁とｕ₂の推定精度の均一化が可能となる。

【００４４】なお、図６は、図５（ｂ）の再帰的組織畳
込み符号化器と同一の符号を構成する再帰的組織畳込み
符号化器の一例を示す図である。したがって、図５
（ｂ）に示す再帰的組織畳込み符号化器を、図６の回路
構成に置き換えた場合においても、上記と同様の効果が
得られる。

【００４５】図６に示す本発明の再帰的組織畳込み符号
化器において、７１，７２，７３，７４は遅延器であ
り、７５，７６，７７，７８は加算器である。この再帰
的組織畳込み符号化器は、１段目の加算器７５が、入力
される送信データ：ｕ₁（またはデータ：ｕ_2t）と遅延
器７１の出力とを加算出力し、２段目の加算器７６が、
入力される送信データ：ｕ₁（またはデータ：ｕ_2t）と
送信データ：ｕ₂（またはデータ：ｕ_1t）と遅延器７２
の出力とを加算出力し、３段目の加算器７７が、入力さ
れる送信データ：ｕ₁（またはデータ：ｕ_2t）と遅延器
７３の出力とフィードバックされた遅延器７４の出力と
を加算出力し、最終段の加算器７８が、入力される送信
データ：ｕ₂（またはデータ：ｕ_1t）と遅延器７４の出
力とを加算し、最終的に冗長データ：ｕ_a（冗長デー
タ：ｕ_b）を出力する。

【００４６】つぎに、図１（ｂ）に示す復号器の動作に
ついて説明する。なお、本実施の形態では、多値直交振
幅変調（ＱＡＭ）として、たとえば、１６ＱＡＭ方式を
採用する場合について説明する。また、本実施の形態の
復号器においては、受信データの下位２ビットに対して
ターボ復号を実施し、軟判定により元の送信データを推
定し、他の上位ビットについては、受信データを第３の
判定器２２で硬判定することにより、元の送信データを
推定する。ただし、受信信号Ｌｃｙ：ｙ₄，ｙ₃，ｙ₂，
ｙ₁，ｙ_a，ｙ_bは、それぞれ前記送信側の出力：ｕ₄，ｕ
₃，ｕ₂，ｕ₁，ｕ _a，ｕ_bに伝送路のノイズやフェージン
グの影響を与えた信号である。

【００４７】まず、受信信号Ｌｃｙ：ｙ₂，ｙ₁，ｙ_a，
ｙ_bを受け取ったターボ復号器では、第１の復号器１１
が、受信信号Ｌｃｙ：ｙ₂，ｙ₁，ｙ_aを抽出し、これら
の受信信号から推定される情報ビット（元の送信デー
タ：ｕ_1k，ｕ_2kに相当）：ｕ_1k´，ｕ_2k´の対数尤度
比：Ｌ（ｕ_1k´），Ｌ（ｕ_2k´）を算出する（ｋは時刻
を表す）。なお、対数尤度比を算出する復号器として
は、たとえば、既知の最大事後確率復号器（ＭＡＰアル
ゴリズム：Maximum A-Posteriori）が用いられることが
多いが、たとえば、既知のビタビ復号器を用いることと
してもよい。

【００４８】このとき、対数尤度比：Ｌ（ｕ_1k´），Ｌ
（ｕ_2k´）は、以下のように表すことができる。

【数２】

【００４９】

【数３】

【００５０】なお、本実施の形態において、Ｌｅ
（ｕ_1k），Ｌｅ（ｕ_2k）は外部情報を表し、Ｌａ
（ｕ_1k），Ｌａ（ｕ_2k）は１つ前の外部情報である事前
情報を表し、Ｐ_r（ｕ_1k＝１｜｛Ｌｃｙ｝）は、受信信
号Ｌｃｙ：ｙ₂，ｙ₁，ｙ_aを受け取った条件で、実際に
送信された情報ビット：ｕ_1kが１である事後確率を表
し、Ｐ_r（ｕ₁ _k＝０｜｛Ｌｃｙ｝）は、ｕ_1kが０である
事後確率を表し、Ｐ_r（ｕ_2k＝１｜｛Ｌｃｙ｝）は、受
信信号Ｌｃｙ：ｙ₂，ｙ₁，ｙ_aを受け取った条件で、実
際に送信された情報ビット：ｕ_2kが１である事後確率を
表し、Ｐ_r（ｕ_2k＝０｜｛Ｌｃｙ｝）は、ｕ_2kが０であ
る事後確率を表す。すなわち、（３）（４）式では、ｕ
_2kが０である確率に対するｕ_2kが１である確率と、ｕ_1k
が０である確率に対するｕ _1kが１である確率と、を求め
ることとなる。

【００５１】つぎに、加算器１２では、前記算出結果で
ある対数尤度比から、第２の復号器１５に対する外部情
報を算出する。外部情報：Ｌｅ（ｕ_1k），Ｌｅ（ｕ_2k）
は、上記（３）（４）式に基づいて、以下のように表す
ことができる。Ｌｅ（ｕ_1k）＝Ｌ（ｕ_1k´）−Ｌｃｙ−Ｌａ（ｕ_1k） …（５）Ｌｅ（ｕ_2k）＝Ｌ（ｕ_2k´）−Ｌｃｙ−Ｌａ（ｕ_2k） …（６）ただし、１回目の復号においては、事前情報が求められ
ていないため、Ｌａ（ｕ_1k）＝０，Ｌａ（ｕ_2k）＝０で
ある。

【００５２】つぎに、インタリーバ１３および１４で
は、受信信号Ｌｃｙと外部情報：Ｌｅ（ｕ_1k），Ｌｅ
（ｕ_2k）に対して信号の並べ替えを行う。そして、第２
の復号器１５では、第１の復号器１１と同様に、受信信
号Ｌｃｙ、および先に算出しておいた事前情報：Ｌａ
（ｕ_1k），Ｌａ（ｕ_2k）に基づいて、（３）（４）式に
よる対数尤度比：Ｌ（ｕ_1k´），Ｌ（ｕ_2k´）を算出す
る。なお、ここでは、Ｐ_r（ｕ_1k＝１｜｛Ｌｃｙ｝）
は、受信信号Ｌｃｙ：ｙ₂，ｙ₁，ｙ_bを受け取った条件
で、実際に送信された情報ビット：ｕ_1kが１である事後
確率を表し、Ｐ_r（ｕ_1k＝０｜｛Ｌｃｙ｝）は、ｕ_1kが
０である事後確率を表し、Ｐ_r（ｕ_2k＝１｜｛Ｌｃ
ｙ｝）は、受信信号Ｌｃｙ：ｙ₂，ｙ₁，ｙ_bを受け取っ
た条件で、実際に送信された情報ビット：ｕ_2kが１であ
る事後確率を表し、Ｐ_r（ｕ_2k＝０｜｛Ｌｃｙ｝）は、
ｕ_2kが０である事後確率を表す。

【００５３】その後、加算器１６では、加算器１２と同
様に、（５）（６）式を用いて、外部情報：Ｌｅ
（ｕ_1k），Ｌｅ（ｕ_2k）を算出する。このとき、デイン
タリーブ１７にて並べ替えられた外部情報は、事前情
報：Ｌａ（ｕ_1k），Ｌａ（ｕ_2k）として、前記第１の復
号器１１にフィードバックされる。

【００５４】そして、上記ターボ復号器では、上記処理
を、所定の回数（イテレーション回数）にわたって繰り
返し実行することにより、より精度の高い対数尤度比を
算出し、そして、第１の判定器１８および第２の判定器
２０が、この対数尤度比に基づいて信号の判定を行い、
もとの送信データを推定する。具体的にいうと、たとえ
ば、対数尤度比が“Ｌ（ｕ_1k´）＞０”であれば、推定
情報ビット：ｕ_1k´を１と判定し、“Ｌ（ｕ_1k´）≦
０”であれば、推定情報ビット：ｕ_1k´を０と判定し、
同様に、対数尤度比が“Ｌ（ｕ_2k´）＞０”であれば、
推定情報ビット：ｕ_2k´を１と判定し、“Ｌ（ｕ_2k´）
≦０”であれば、推定情報ビット：ｕ_2k´を０と判定す
る。なお、同時に受信する受信信号Ｌｃｙ：ｙ₃，ｙ₄…
については、第３の判定器２２を用いて硬判定される。

【００５５】最後に、第１のＲ／Ｓデコーダ１９および
第２のＲ／Ｓデコーダ２１では、所定の方法でリードソ
ロモン符号を用いたエラーのチェックを行い、推定精度
がある特定の基準を超えたと判断された段階で上記繰り
返し処理を終了させる。そして、リードソロモン符号を
用いて、各判定器にて前記推定されたもとの送信データ
の誤り訂正を行い、より推定精度の高い送信データを出
力する。

【００５６】ここで、第１のＲ／Ｓデコーダ１９および
第２のＲ／Ｓデコーダ２１によるもとの送信データの推
定方法を具体例にしたがって説明する。ここでは、具体
例として、３つの方法をあげる。第１の方法としては、
たとえば、第１の判定器１８または第２の判定器２０に
てもとの送信データが推定される毎に、対応する第１の
Ｒ／Ｓデコーダ１９、または第２のＲ／Ｓデコーダ２１
が、交互にエラーのチェックを行い、いずれか一方のＲ
／Ｓデコーダが「エラーがない」と判断した段階でター
ボ符号器による上記繰り返し処理を終了させ、そして、
リードソロモン符号を用いて前記推定されたもとの送信
データの誤り訂正を行い、より推定精度の高い送信デー
タを出力する。

【００５７】また、第２の方法としては、第１の判定器
１８または第２の判定器２０にてもとの送信データが推
定される毎に、対応する第１のＲ／Ｓデコーダ１９、ま
たは第２のＲ／Ｓデコーダ２１が、交互にエラーのチェ
ックを行い、両方のＲ／Ｓデコーダが「エラーがない」
と判断した段階でターボ符号器による上記繰り返し処理
を終了させ、そして、リードソロモン符号を用いて前記
推定されたもとの送信データの誤り訂正を行い、より推
定精度の高い送信データを出力する。

【００５８】また、第３の方法としては、上記第１およ
び第２の方法にて誤って「エラーがない」と判断され、
繰り返し処理が実施されなかった場合に誤訂正をしてし
まうという問題を改善し、たとえば、予め決めておいた
所定回数分の繰り返し処理を実施し、ある程度、ビット
誤り率を低減しておいてから、リードソロモン符号を用
いて前記推定されたもとの送信データの誤り訂正を行
い、より推定精度の高い送信データを出力する。

【００５９】このように、図１（ｂ）に示す復号器を用
いた場合には、変調方式の多値化に伴ってコンスタレー
ションが増大する場合においても、特性劣化の可能性が
ある受信信号の下位２ビットに対する軟判定処理とリー
ドソロモン符号による誤り訂正とを実施するターボ復号
器と、受信信号におけるその他のビットに対して硬判定
を行う判定器と、を備えることで、計算量の多い軟判定
処理の削減と、良好な伝送特性と、を実現することが可
能となる。

【００６０】また、第１のＲ／Ｓデコーダ１９および第
２のＲ／Ｓデコーダ２１を用いて送信データを推定する
ことにより、イテレーション回数を低減することがで
き、計算量の多い軟判定処理およびその処理時間をさら
に削減することが可能となる。なお、ランダム誤りとバ
ースト誤りが混在するような伝送路においては、シンボ
ル単位での誤り訂正を行うＲ−Ｓ符号（リードソロモ
ン）や他の既知の誤り訂正符号等との併用により優れた
伝送特性が得られることが一般的に知られている。

【００６１】最後に、本発明のターボ符号器を用いて送
信データを復号した場合のＢＥＲ（ビットエラーレー
ト）特性と、従来のターボ符号器を用いて送信データを
復号した場合のＢＥＲ特性と、を比較する。図７は、両
者のＢＥＲ特性を示す図である。たとえば、ＢＥＲを用
いてターボ符号の性能を判断する場合、ターボ符号語の
「最小ハミング重み：ｗ_min」が、高ＳＮＲのＢＥＲに
対して影響を与える。すなわち、最小ハミング重みが小
さいと、エラーフロア領域（ＢＥＲの下落が緩やかにな
る領域）のＢＥＲが高くなることが一般的に知られてい
る。

【００６２】具体的にいうと、ＢＰＳＫ変調を用いた白
色ガウス雑音通信路において、誤り訂正符号のＢＥＲ特
性の理論式は、一般的に、以下の（７）式のように示さ
れている。

【数４】

【００６３】ただし、ｗⁱは符号器への情報ビット系列
のＮ^Iビットに含まれる‘１’の個数（ハミング重み）
を表し、ｗ^oは符号化された後の符号語系列のＮ^oビット
のハミング重みを表し、ｗ_minは符号語の最小ハミング
重みを表し、Ｒは符号化レートを表し、Ｅ_b／Ｎ_oは１情
報ビットあたりの信号エネルギー対雑音電力比を表し、
上記関数Ｑ（ｘ）は、以下の（８）式のように表す。

【数５】

【００６４】これにより、高Ｅ_b／Ｎ_o領域、すなわち、
エラーフロア領域では、関数Ｑ（ｘ）の減少によって、
最小ハミング重み：ｗ_minが最もＢＥＲ特性に影響を与
えることがわかる。このような状況に鑑み、ここでは、
各符号器の性能比較の指標として、ターボ符号語の最小
ハミング重みを採用した。

【００６５】また、図８は、ある特定のインタリーバを
採用した場合における、本発明のターボ符号器の最小ハ
ミング重みと従来のターボ符号器における最小ハミング
重みとを示す図である。この最小ハミング重みは、入力
される情報ビット系列のハミング重みが‘２’および
‘３’であるものを全パターンにわたってターボ符号化
し、その後、その符号化された系列のハミング重みを求
め、その中の最小値を示したものである。

【００６６】図７および図８における比較結果から、最
小ハミング重みが大きく、エラーフロア領域のＢＥＲ特
性が低い、本発明にかかるターボ符号器の性能の方が、
従来技術より明らかに優れているといえる。

【００６７】以上、本実施の形態においては、ターボ符
号器１で使用する再帰的組織畳込み符号化器（エンコー
ダ）に、たとえば、図５（ｂ）および図６に示すよう
な、送信データのいずれか一方の系列を最終段の加算器
に入力する形を採用することで、送信データの影響を冗
長データに対してより強く反映させることができるよう
になる。これにより、受信側における復調特性を、従来
技術と比較して大幅に向上させることができるようにな
るため、シャノン限界に近い最適な伝送特性、すなわ
ち、最適なＢＥＲ特性を得ることが可能となる。

【００６８】

【発明の効果】以上、説明したとおり、本発明によれ
ば、ターボ符号器で使用する再帰的組織畳込み符号化手
段（エンコーダ）に、たとえば、情報ビット系列のいず
れか一方を最終段の加算器に入力する形を採用すること
で、送信データの影響を冗長データに対してより強く反
映させることができるようになる。これにより、受信側
における復調特性を、従来技術と比較して大幅に向上さ
せることができるようになるため、シャノン限界に近い
最適な伝送特性、すなわち、最適なＢＥＲ特性を得るこ
とが可能な通信装置を得ることができる、という効果を
奏する。

【００６９】つぎの発明によれば、第１の情報ビット系
列の入力と第２の情報ビット系列の入力とを、第１の再
帰的組織畳込み符号化手段と第２の再帰的組織畳込み符
号化手段との間で入れ替えることにより、すなわち、第
１の情報ビット系列と第２の情報ビット系列との間で、
出力までに通る遅延器の数を同一にすることにより、受
信側による第１および第２の情報ビット系列の推定精度
を均一化することが可能な通信装置を得ることができ
る、という効果を奏する。

【００７０】つぎの発明によれば、第１の情報ビット系
列と第２の情報ビット系列との間で、出力までに通る遅
延器の数を同一にすることにより、受信側による第１お
よび第２の情報ビット系列の推定精度を均一化すること
が可能な通信装置を得ることができる、という効果を奏
する。

【図面の簡単な説明】

【図１】本発明にかかる通信装置で使用される符号器
および復号器の構成を示す図である。

【図２】本発明にかかる通信装置の送信系の構成を示
す図である。

【図３】本発明にかかる通信装置の受信系の構成を示
す図である。

【図４】各種ディジタル変調の信号点配置を示す図で
ある。

【図５】ターボ符号器１の構成を示す図である。

【図６】図５（ｂ）の再帰的組織畳込み符号化器と同
一の符号を構成する再帰的組織畳込み符号化器の一例を
示す図である。

【図７】本発明のターボ符号器を用いて送信データを
復号した場合のＢＥＲ特性、および従来のターボ符号器
を用いて送信データを復号した場合のＢＥＲ特性を示す
図である。

【図８】ある特定のインタリーバサイズを採用した場
合における、本発明のターボ符号器の最小ハミング重み
と従来のターボ符号器における最小ハミング重みとを示
す図である。

【図９】送信系において使用されるターボ符号器の構
成を示す図である。

【図１０】受信系において使用されるターボ復号器の
構成を示す図である。

【図１１】従来のターボ符号器およびターボ復号器を
用いた場合のビットエラーレート特性を示す図である。

【符号の説明】

１ターボ符号器、１１第１の復号器、１２，１６，
６５，６６，６７，６８，６９，７５，７６，７７，７
８加算器、１３，１４，３２，３３インタリーバ、
１５第２の復号器、１７デインタリーバ、１８第
１の判定器、１９第１のＲ／Ｓデコーダ、２０第２
の判定器、２１第２のＲ／Ｓデコーダ、２２第３の
判定器、３１第１の再帰的組織畳込み符号化器、３４
第２の再帰的組織畳込み符号化器、４１マルチプレ
ックス／シンクコントロール、４２，４３サイクリッ
クリダンダンシィチェック（ＣＲＣ）、４４，４５フ
ォワードエラーコレクション（ＦＥＣ）、４６インタ
リーブ、４７，４８レートコンバータ、４９トーン
オーダリング、５０コンスタレーションエンコーダ／
ゲインスケーリング、５１逆高速フーリエ変換部（Ｉ
ＦＦＴ）、５２インプットパラレル／シリアルバッフ
ァ、５３アナログプロセッシング／ディジタル−アナ
ログコンバータ、６１，６２，６３，６４，７１，７
２，７３，７４遅延器、１４１アナログプロセッシン
グ／アナログ−ディジタルコンバータ、１４２タイム
ドメインイコライザ（ＴＥＣ）、１４３インプットシ
リアル／パラレルバッファ、１４４高速フーリエ変換
部（ＦＦＴ）、１４５周波数ドメインイコライザ（Ｆ
ＥＣ）、１４６コンスタレーションエンコーダ／ゲイ
ンスケーリング、１４７トーンオーダリング、１４
８，１４９レートコンバータ、１５０デインタリー
ブ、１５１，１５２フォワードエラーコレクション、
１５３，１５４サイクリックリダンダンシィチェック
（ＣＲＣ）、１５５マルチプレックス／シンクコントロ
ール。

Claims

【特許請求の範囲】

【請求項１】ターボ符号器を備える通信装置におい
て、前記ターボ符号器は、入力される第１の情報ビット系列および第２の情報ビッ
ト系列に基づいて第１の冗長ビット系列を出力する構成
とし、該第１の冗長ビット系列を生成するための最終段
の加算器に対して、前記第２の情報ビット系列を入力す
る第１の再帰的組織畳込み符号化手段と、前記第１の情報ビット系列を既知の方法で並べ替える第
１の並べ替え手段と、前記第２の情報ビット系列を同一の方法で並べ替える第
２の並べ替え手段と、入力される前記第１の並べ替え手段の出力系列および第
２の並べ替え手段の出力系列に基づいて第２の冗長ビッ
ト系列を出力する構成とし、該第２の冗長ビット系列を
生成するための最終段の加算器に対して、前記第１の並
べ替え手段の出力系列を入力する第２の再帰的組織畳込
み符号化手段と、を備えることを特徴とする通信装置。
【請求項２】前記第１および第２の再帰的組織畳込み
符号化手段は、５つの加算器と４つの遅延器が、１段目
の加算器から順に交互に接続され、さらに、最終段の加
算器の出力が、１段目および４段目の加算器にフィード
バックされた状態で、前記第２の情報ビット系列を、前記第１の再帰的組織畳
込み符号化手段における１段目、３段目、４段目および
前記最終段の加算器に入力し、前記第１の情報ビット系列を、前記第１の再帰的組織畳
込み符号化手段における２段目、３段目および４段目の
加算器に入力し、前記第２の並べ替え手段の出力系列を、前記第２の再帰
的組織畳込み符号化手段における２段目、３段目および
４段目の加算器に入力し、前記第１の並べ替え手段の出力系列を、前記第２の再帰
的組織畳込み符号化手段における１段目、３段目、４段
目および前記最終段の加算器に入力することを特徴とす
る請求項１に記載の通信装置。
【請求項３】前記第１および第２の再帰的組織畳込み
符号化手段は、４つの加算器と４つの遅延器が、第１の
遅延器から順に交互に接続され、さらに、最終段の遅延
器の出力が、１段目の遅延器および３段目の加算器にフ
ィードバックされた状態で、前記第２の情報ビット系列を、前記第１の再帰的組織畳
込み符号化手段における２段目および前記最終段の加算
器に入力し、前記第１の情報ビット系列を、前記第１の再帰的組織畳
込み符号化手段における１段目、２段目および３段目の
加算器に入力し、前記第２の並べ替え手段の出力系列を、前記第２の再帰
的組織畳込み符号化手段における１段目、２段目および
３段目の加算器に入力し、前記第１の並べ替え手段の出力系列を、前記第２の再帰
的組織畳込み符号化手段における２段目および前記最終
段の加算器に入力することを特徴とする請求項１に記載
の通信装置。