MX2007007760A

MX2007007760A - Metodos y aparato para salto flexible en una red de comunicacion de acceso multiple.

Info

Publication number: MX2007007760A
Application number: MX2007007760A
Authority: MX
Inventors: Aamod Khandekar; Ravi Palanki
Original assignee: Qualcomm Inc
Priority date: 2004-12-22
Filing date: 2005-12-22
Publication date: 2007-08-17
Also published as: US20070160115A1; US7860149B2; IL184023A0; JP2008526123A; RU2531257C2; EP1834436A2; RU2378771C2; RU2009138981A; JP2011019219A; JP4842970B2; AU2010202822A1; WO2006069301A2; CA2725658C; CA2725658A1; CN105187185A; AU2005319085B2; CN101908908B; CN101908908A; CN105187185B; AU2005319085A1

Abstract

Se describen tecnicas para designar patrones de salto aleatorio de forma eficiente en un sistema de comunicacion. Las modalidades descritas proveen metodos y sistemas para generar patrones de salto aleatorio, actualizar los patrones frecuentemente, generar diferentes patrones para diferentes celdas/sectores, y generar patrones de sub-portadoras de frecuencia cercana para salto de bloque.

Description

MÉTODOS Y APARATO PARA SALTO FLEXIBLE EN UNA RED DE COMUNICACIÓN DE ACCESO MÚLTIPLE CAMPO DE LA INVENCIÓN La presente invención se refiere generalmente a comunicaciones, y de forma más específica, a técnicas para generar patrones de salto flexible en una red de comunicación de acceso múltiple.

ANTECEDENTES DE LA INVENCIÓN Los sistemas de comunicación son ampliamente utilizados para proveer diversos servicios de comunicación, tales como voz, datos de paquete, y así sucesivamente. Éstos pueden ser sistemas de acceso múltiple de división por tiempo, frecuencia, y/o código, capaces de soportar comunicación con múltiples usuarios de forma simultánea, al compartir los recursos de sistema disponibles. Ejemplos de dichos sistemas de acceso múltiple incluyen sistemas de Acceso Múltiple de División por Código (CDMA, por sus siglas en inglés) , de Portadora Múltiple (CDMA, por sus siglas en inglés) , CDMA de Banda Ancha (W-CDMA, por sus siglas en inglés) , de Acceso de Paquete de Enlace Descendente de Alta Velocidad (HSDPA) , sistemas de Acceso Múltiple de División por Tiempos (TDMA, por sus siglas en inglés) , sistemas de Acceso Múltiple de División por Frecuencias (FDMA, por sus siglas en inglés) , y sistemas de Acceso de División Múltiple de División por Frecuencia Ortogonal (OFDMA, por sus siglas en inglés) .

SUMARIO DE LA INVENCIÓN Se describen técnicas para designar patrones de salto aleatorio de forma eficiente en un sistema de comunicación. Las modalidades descritas proveen métodos y sistemas para generar patrones de salto aleatorio, actualizar los patrones frecuentemente, generar diferentes patrones para diferentes celdas/sectores, y generar patrones de sub-portadoras de frecuencia cercana para salto de bloque .

BREVE DESCRIPCIÓN DE LAS FIGURAS Las características y naturaleza de la presente invención serán más aparentes a partir de la descripción detallada que se establece a continuación, tomadas en conjunto con las figuras, en las cuales, como referencia, los caracteres se identifican correspondientemente a lo largo de la misma y en la cual : La figura 1 representa una red de acceso inalámbrico, de conformidad con una modalidad. La figura 2 representa un diagrama en bloques de una red de acceso inalámbrico, de conformidad con una modalidad. La figura 3 muestra una modalidad para generar Permutación de Salto. La figura 4 muestra una Red de Feistel. La figura 5 muestra una Etapa Singular en la Red de Feistel de la figura 4. La figura 6 muestra una modalidad para generar Hij SECTOR ( . ) , cuando FLIntraCellHop se encuentra apagado. La figura 7 muestra una modalidad para Árbol de Canales con conjuntos de Puerto, Nodos Restringidos y subconjuntos de puerto.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La palabra "ejemplar" se utiliza en la presente como "sirve como un ejemplo, instancia, o ilustración". Cualquier modalidad o diseño que se describe en la presente, es "ejemplar" y no debe considerarse necesariamente como preferida o ventajosa sobre otras modalidades o diseños .

La figura 1 muestra un sistema de comunicación inalámbrica 100 con estaciones base múltiples 110 y terminales múltiples 120. Una estación base es una estación que se comunica con las terminales . Una estación base también puede ser llamada, y puede contener algunas o todas las funciones de un punto de acceso, un Nodo B, y/o alguna otra entidad de red. Cada estación base 110 provee cobertura de comunicación para un área geográfica en particular 102. El término "celda" puede referirse a una estación base y/o su área de cobertura, dependiendo del contexto en el cual se utilice el término. Para mejorar la capacidad del sistema, el área de cobertura de una estación base puede ser dividida en múltiples áreas más pequeñas, por ejemplo, tres áreas más pequeñas 104a, 104b y 104c. Cada área más pequeña es servida por un subsistema transceptor de base (BTS, por sus siglas en inglés) . El término "sector" puede referirse a un BTS y/o su área de cobertura, dependiendo del contexto en el cual se utilice el término. Para una celda sectorizada, los BTSs para todos los sectores de dicha celda se encuentran típicamente colocalizados dentro de la estación base para la celda. Las técnicas de transmisión que se describen en la presente pueden ser utilizadas para un sistema con celdas sectorizadas, así como para un sistema con celdas no sectorizadas. Para simplicidad, en la siguiente descripción, el término "estación base" es utilizado generalmente para un BTS que sirve a un sector, así como a una estación base que sirve a una celda. Típicamente, las terminales 120 se encuentran dispersas a todo lo largo del sistema, y cada terminal puede ser flexible o móvil. Una terminal también puede ser llamada, y puede contener algunas o todas las funciones de una estación móvil, un equipo de usuario, y/o algún otro dispositivo. Una terminal puede ser un dispositivo inalámbrico, un teléfono celular, un asistente digital personal (PDA) , una tarjeta de módem inalámbrico, entre otros. Cada terminal puede comunicarse con cero, una o múltiples estaciones base en el enlace descendente y en el enlace ascendente en un momento dado. El enlace descendente (o enlace de avance) , se refiere al enlace de comunicación desde las estaciones base a las terminales, y el enlace ascendente (o enlace inverso) , se refiere al enlace de comunicación desde las terminales a las estaciones base. Para una arquitectura centralizada, un controlador de sistema 130 se acopla a las estaciones base 110 y provee coordinación y control para dichas estaciones base. Para un arquitectura distribuida, las estaciones base pueden comunicarse una con otra, según sea necesario. La figura 2 muestra un diagrama en bloques de una modalidad de un punto de acceso llOx y una terminal de acceso 150x, las cuales modalizan un punto de acceso y una terminal de acceso, respectivamente, en la red inalámbrica 100 de la figura 1. Un FL facilita la transmisión de datos desde un punto de acceso llOx a una terminal de acceso 150x. Un RL facilita la transmisión desde una terminal de acceso 150x a un punto de acceso llOx. Para transmisión de datos de enlace de avance, en el punto de acceso llOx, un memoria intermedia 212 recibe y almacena paquetes de datos desde aplicaciones de capas superiores. Una entidad FL TX LP 220 lleva a cabo procesamiento en los paquetes de datos en la memoria intermedia 212 y provee una secuencia de trama que contiene tramas. Un procesador MAC/PHY TX 224 lleva a cabo MAC de enlace de avance y procesamiento de capa física (por ejemplo, multiplexión, codificación, modulación, canalización, y así sucesivamente) , en la secuencia de trama desde la entidad 220 y provee una flujo de muestras de datos. Una unidad transmisora (TMTR) 226, procesa (por ejemplo, convierte a análogo, amplifica, filtra y convierte ascendentemente la frecuencia) , del flujo de datos desde el procesador 224 y genera una señal de enlace de avance, la cual es transmitida a través de la antena 228. En la terminal de acceso 150x, la señal de enlace de avance desde el punto de acceso llOx es recibida por la antena 262 y procesada (por ejemplo, filtrada, amplificada, convertida descendentemente en frecuencia, y digitalizada) , por una unidad receptora (RCVR) 264, para obtener muestras recibidas. Un procesador MAC/PHY RX 266 lleva a cabo MAC de enlace de avance y procesamiento de capa física (por ejemplo, descanalización, desmodulación, decodificación, desmultiplexión, y así sucesivamente) , en las muestras recibidas y provee una secuencia de trama recibida. Una entidad FL RX LP 270 lleva a cabo procesamiento de receptor en la secuencia de trama recibida y provee datos decodificados para un memoria intermedia de reensamble 274. La entidad FL RX LP 270 también puede generar NACKs para datos detectados como faltantes y también puede generar ACKs para datos decodificados correctamente. Los NACKs y ACKs son enviados a través del enlace inverso al punto de acceso llOx y provistos a la entidad FL TX LP 220, la cual lleva a cabo la retransmisión de los datos faltantes, si los hubiera. Un sincronizador de retransmisión 222 facilita la retransmisión de la última trama para purgar la memoria intermedia. Un sincronizador NACK 242 facilita la retransmisión de NACKs. Estos sincronizadores se describen a continuación. Para transmisión de datos de enlace inverso, en la terminal de acceso 150x, un memoria intermedia 278 recibe y almacena paquetes de datos desde aplicaciones de capa superior. Una entidad RL TX LP 280 lleva a cabo procesamiento en los paquetes de datos en la memoria intermedia 278 y provee una secuencia de trama que contiene tramas. Un procesador MAC/PHY TX 282 lleva a cabo MAC de enlace inverso 282 y procesamiento de capa física en la secuencia de trama desde la entidad 280 y provee una flujo de muestras de datos. Una unidad transmisora (TMTR) 284 procesa el flujo de muestra de datos desde el procesador 282 y genera una señal de enlace inverso, la cual es transmitida a través de la antena 262. En el punto de acceso llOx, la señal de enlace inverso desde la terminal de acceso 150x es recibida por la antena 228 y procesada por una unidad receptora (RCVR) 232, para obtener muestras recibidas. Un procesador MAC/PHY RX 234 lleva a cabo MAC de enlace inverso y procesamiento de capa física en las muestras recibidas y provee secuencia de trama recibida. Una entidad RL RX LP 240 lleva a cabo procesamiento de receptor en la secuencia de trama recibida y provee datos decodificados a un memoria intermedia de reensamble 242. La entidad FL RX LP 240 también puede generar NACKs para datos detectados como faltantes y también puede generar ACKs para datos correctamente decodificados. Los NACKs y ACKs son enviados a través del enlace de avance a la terminal de acceso 150x y provistos a la entidad RL TX LP 280, la cual lleva a cabo la retransmisión de los datos faltantes, si los hubiera. Los FL y RL se describen con más detalle a continuación. En general, la retroalimentación de ACK y/o NACK puede ser enviada a través de un protocolo de enlace (LP) , y la retroalimentación de ACK y/o NACK también puede ser enviada por la capa física. Los controladores 250 y 290 dirigen la operación en el punto de acceso llOx y la terminal de acceso 150x, respectivamente. Las unidades de memoria 252 y 292 almacenan códigos de programa y datos utilizados por los controladores 250 y 290, respectivamente, para implementar las modalidades que se describen. El punto de acceso llOx puede transmitir datos a una o más terminales de acceso de forma simultánea en el enlace de avance. La terminal de acceso 150x puede transmitir los mismos datos a uno o múltiples puntos de acceso en el enlace inverso. La siguiente descripción es para transmisión de datos de enlace de avance desde el punto de acceso llOx a la terminal de acceso 150x y para transmisiones de datos de enlace inverso desde la terminal de acceso 150x al punto de acceso llOx. La permutación de salto puede ser utilizada para mapear un conjunto de puertos de salto a un conjunto de sub-portadoras. En una modalidad, los puertos de salto, los cuales pueden ser indexados desde NFFT-NGUARD hasta NFFT-1, pueden ser mapeados a un conjunto de portadoras de protección por la permutación de salto. Los elementos individuales de este mapeo pueden no especificarse si estas portadoras no son moduladas . La secuencia de salto puede describirse como un mapeo desde el conjunto de puertos de salto, numerados de 0 a NFFT-NGUARD- 1 al conjunto de sub-portadoras utilizables, por ejemplo, todos menos el conjunto de sub-portadoras de protección. Permita que Hij (p) sea el índice de sub-portadora correspondiente al índice de puerto de salto "p" para el símbolo de modulación jth en el índice de supertrama "i". Aquí, p es un índice entre 0 y NFFT-NGUARD-1, y j es un íntegro mayor que 4. Puede no haber permutación de salto definida para los símbolos en el preámbulo de supertrama. Hij (p) es un valor entre NGUARD/2 y NFFT-NGUARD/2-1, y puede ser computado de conformidad con el siguiente procedimiento : Hij (p) = NGUARD/2 + Hij GLOBAL (Hij SECTOR (p) ) en donde Hij GLOBAL (.) y Hij SECTOR (.) son permutaciones del conjunto de {0, 1, 2, ..., NFFT-NGUARD-1} . HijGLOBAL(.) es una permutación que puede no depender de SECTOR_PN_OFFSET, mientras que Hij SECTOR (.) es una permutación que puede depender de SECTOR_PN_OFFSET.

HijGLOBAL puede ser el mismo para dos sectores con los mismos valores de FLSectorHopSpeed. Hij SECTOR puede ser diferente para diferentes sectores, a menos que se establezca la variable FLIntraCellCommonHop. Además, Hij SECTOR (.) mapea los puertos de salto dentro de un conjunto de puertos para puertos de salto dentro de dicho conjunto de puertos. El número de conjuntos de puertos y sus tamaños son determinados desde el árbol de canales, el cual puede ser determinado por el protocolo FTC MAC. Permita que existan conjuntos de puertos K numerados 0, 1, ..., K-l. Permita que el número de puertos de salto en el conjunto de puertos kth sea Nk, excluyendo los puertos de salto en la región de protección. Si sólo existe un conjunto de puertos, numerado 0, entonces NO = NFFT-NGUARD. La permutación dependiente del sector Hij SECTOR (.) puede mapear puertos de salto en el conjunto de puertos Oth, esto es, los puertos de salto numerados {0, 1, 2, ..., N0-l}, para los números en el mismo conjunto. Este mapeo se denota como POij ( . ) De esta forma, HijSECTOR(p) = POij (p) si p es en el conjunto de puertos de salto cero. De forma similar, la permutación dependiente de sector puede saltar puertos en el primer conjunto de puertos, esto es, los puertos de salto numerados {NO, NO + 1, NO + 2, ... NO + NI - 1} para los números en el mismo conjunto. Lo anterior se lleva a cabo utilizando una permutación en {?, 1, 2, ..., NI l}, lo que se denota como Plij . De esta forma, Hij SECTOR (p) = NO + Plij (p-NO), si p se encuentra en el primer conjunto de puertos. Similarmente, Hij SECTOR (p) = NO + NI + P2ij (p - NO - NI) , si p se encuentra en el segundo conjunto de puertos. De esta forma, Hij SECTOR (.) es definido por un total K de permutaciones entre conjuntos de puertos . De conformidad con una modalidad, un elemento en la generación de la secuencia de salto es una red de Feistel. Una red de Feistel de tres etapas genera permutaciones seudo-aleatorias de tamaños, los cuales son potencias de 2. Una red de Feistel que genera una permutación p (x) de {0, 1, 2, ..., 2n, -2, 2n-l}, opera de la siguiente forma: 1. - La entrada x de n bits es dividida en dos partes (L, R) , de las cuales cada parte contiene aproximadamente el mismo número de bits. Si n es par, L puede ser n/2 LSBs. Si n es impar, L puede ser (n-l)/2 MSBs de x y R puede ser (n-l)/2 LSBs de x. 2.- La salida rr 1 (x) de la primera etapa de la red de Feistel es una cantidad de n bits de la forma (R, L Df (R) ) . Aquí, f (R) = (R+Sl) mod 2|L1, donde |L| es el número de bits en L, SI es una semilla o simiente de |L| bits y D es una operación XOR bit por bit. Las semillas o simientes pueden ser generadas en base al tiempo del sistema, sector_ID, cell_ID y/o sector PN- Offset. 3. - La salida p 1 (x) es alimentada a la siguiente etapa de la red de Feistel, la cual puede ser idéntica a la primera etapa, excepto porque la semilla o simiente utilizada es S2. La salida p 2(pl(x)) de la segunda etapa es alimentada a la tercera etapa, la cual puede ser idéntica a las primeras dos etapas, excepto porque la semilla o simiente utilizada es S3. La salida p3 ( p2 ( p 1 (x) ) ) de la tercera etapa es la salida final ?(X) . La figura 4 muestra una red de Feistel de tres etapas. La figura 5 muestra una sola etapa de Feistel para el caso n=9. De conformidad con una modalidad, la permutación global HijGLOBAL(.) a utilizarse en el símbolo j th en la supertrama i puede ser generada desde una permutación inicial HijGLOBAL (.) , de conformidad con lo siguiente : 1.- HÍjGLOBAL(x) = HÍGLOBAL(j+ HÍGLOBAL (j +x) ) , en donde las dos sumas pueden ser módulo (NFFT- NGUARD) . La permutación inicial HiGLOBAL(.) puede ser generada de conformidad con el siguiente procedimiento : 2.- Encuentre el íntegro n más pequeño, de forma que NFFT < 2n. Establezca |L|=n/2 si N es par y (n-l)/2 si n es impar. 3. - Establezca las semillas o simientes de Feistel SI, S2 y S3 como se indica a continuación : 4.- Encuentre S' = [ (FLSectorHopSpeed*4096 + (i mod 4096)) *2654435761] mod 232. Establezca S para que sea el valor inverso de bits de S' en una representación de 32 bits. 5.- Establezca SI para que sea |L| LSBs de S, S2 para que sea la segunda |L| LSBs de S, y S3 para que sea la tercera |L| LSBs de S. En otras palabras, SI = S mod 2|L|, S2 = (S-S1)/2|L| mod 2|L| y S3 = (S-S1-S22 |L| ) /22 |L| mod 2|L|. 6. - Inicie dos conteos x e y a 0. 7.- Encuentre la salida p(x) de la red de Feistel sembrada con SI, S2 y S3. Si p (x) es menor que (NFFT-GUARD) , establezca HiGLOBAL(y) = p(x) e incremente y por 1. Incremente el conteo por 1. Si x < NFFT, repita los pasos 4 a 6, o de lo contrario, deténgase. La generación de Hij SECTOR puede describirse separadamente para diferentes valores de "FLIntraCellCommonHop" . Si FLIntraCellCommonHop se encuentra apagada, las permutaciones Pki ( . ) del conjunto de puertos interiores K que hacen que Hij SECTOR (.) puedan ser generadas desde las permutaciones iniciales Pki ( . ) , de conformidad con el siguiente procedimiento: Pkij (x) = Pki (aj + Pki (ßj + x) ) , en donde las dos sumas son realizadas módulo Nk. aj y ßj son números aleatorios de 9 bits generados utilizando un generador no polinómico de registro P h(D) = D18 + Dll + 1. Los números aj y ßj son generados como se indica a continuación: 1.- El SECTOR_PN_OFFSET es XORed con los 12 LSBs del índice de supertrama i para obtener un número de 12 bits [bll blO b9 b8 b7 b6 b5 b4 b3 b2 bl bO] , denotados como Boff. 2.- El registro PN es inicializado a [11 11 11 bll blO b9 b8 b7 b6 b5 b4 b3 b2 bl bO] , al inicio de la supertrama. 3.- Entonces, el registro es cronometrado 18 veces por cada símbolo. El contenido del registro antes que el símbolo j determine aj y ßj , con aj establecido a los 9 MSBs del registro y ßj establecido a los 9 LSBs del registro. (De esta forma, aO = [11 11 11 bll blO b9] y ßO = [b8 b7 b6 b5 b4 b3 b2 bl bO] ) .

Con referencia a la figura 6, las permutaciones iniciales Pki ( . ) son generadas de conformidad con el siguiente procedimiento: (1) Encuentre el íntegro n más pequeño, de forma que NFFT < 2n. Establezca |L|=n/2 si n es par y (n-l)/2 si n es impar. (2) Establezca las semillas o simientes de Feistel SI, S2 y S3 de conformidad con lo siguiente : (3) Encuentre S' = [Boff. *2654435761] mod 232. Establezca S para que sea el valor inverso de bits de S' en una representación de 32 bits . (4) Establezca SI para que sea |L| LSBs de S, S2 para que sea la segunda |L| LSBs de S, y S3 para que sea la tercera |L| LSBs de S . En otras palabras, SI = S mod 2|L|, S2 = (S- S1)/2|L| mod 2|L| y S3 = (S-S1-S22|L| mod 2 |L| . (5) Inicialice conteos K yO, yl, ..., yK-1 a cero. Inicialice otro contador x a cero. (6) Encuentre la salida p(x) de la red de Feistel sembrada con SI, S2 y S3. (7) Si p(x) corresponde a un puerto de salto en el conjunto de puertos kth (esto es, si NO + NI +... + Nk-1 < p(x) < NO + N1+... Nk-1 + Nk, entonces (8) Establezca Pki (yk) = p(x) - (NO + NI +... + Nk-1) y (9) Incremente yk por 1. (10) Incremente el conteo x por 1. Si x < NFFT, repita los pasos 4 a 6, de lo contrario, deténgase . Cuando FLIntraCellCommonHop se encuentra encendida, las permutaciones Pkij ( . ) del conjunto de puertos interiores K que hacen que Hij SECTOR (.) pueda ser generado desde las permutaciones iniciales Pki ( . ) , de conformidad con el siguiente procedimiento Pkij (x) = Pki(ßj + x) ) , en donde las dos sumas son realizadas módulo Nk. aj y ßj son números aleatorios de 9 bits generados utilizando un generador polinómico de registro PN h(D) = D18 + Dll + 1. Los números aj y ßj son generados como se indica a continuación : 1.- El SECTOR_PN_OFFSET es transferido a nivel de bits XORed con los 12 LSBs del índice de supertrama i para obtener un número de 12 bits [bll blO b9 b8 b7 b6 b5 b4 b3 b2 bl bO] , denotado como Boff. 2.- El registro PN es inicializado a [11 11 11 bll blO b9 b8 b7 b6 b5 b4 b3 b2 bl bO] , al inicio de la supertrama, en donde i7 i6 i5 son el 7°, 6° y 5o bit del índice de supertrama i. El número de 12 bits [bll blO b9 b8 i7 i6 i5 b4 b3 b2 bl bO] , se denota como Bon. 3.- Entonces, el registro es cronometrado 18 veces por cada símbolo OFDM. El contenido del registro antes que el símbolo OFDM j determine aj y ßj , con aj establecido a los 9 MSBs del registro y ßj establecido a los 9 LSBs del registro. (De esta forma, aO = [11 11 11 bll blO b9] y ßO = [b8 i7 i6 i5 b4 b3 b2 bl bO] ) . Cuando FLIntraCellCommonHop se encuentra encendida, las permutaciones iniciales Pki ( . ) para todos los conjuntos de puertos, excepto el conjunto de puertos con el índice 0, son generadas en base a Bon, mientras que la permutación inicial para el índice 0 de conjunto de puertos es generado en base a Boff. Para hacer un uso adecuado de este modo, el SECTOR_PN_OFFSET para dos sectores de la misma celda puede diferir en tres ubicaciones de bits, es decir, los bits con los índices 5, 6 y 7. Aquí, el índice de bits 0 corresponde al MSB, mientras que el índice de bits 11 corresponde al LSB. El procedimiento para generar las permutaciones iniciales para todos los conjuntos de puertos, excepto aquél con índice 0, es el siguiente: 1.- Encuentre el íntegro n más pequeño, de forma que NFFT < 2n. Establezca |L|=n/2 si n es par y (n-l)/2 si n es impar. 2.- Establezca las semillas o simientes de Feistel SI, S2 y S3 de conformidad con lo siguiente : 3.- Encuentre S' = [Bon *2654435761] mod 232. Establezca S para que sea el valor inverso de bits de S' en una representación de 32 bits. 4.- Establezca SI para que sea |L| LSBs de S, S2 para que sea la segunda |L| LSBS de S, y S3 para que sea la tercera |L| LSBS de S. En otras palabras, SI = S mod 2|L|, S2 = (S-S1)/2|L| mod 2|L| y S3 = (S-S1-S22 |L| )/22 |L| mod 2|L|. 5.- Inicialice conteos K yO, yl, ..., yK-1 a cero.

Inicialice otro contador x a cero. 6.- Encuentre la salida p(x) de la red de Feistel sembrada con SI, S2 y S3. 7.- Si p(x) corresponde a un puerto de salto en el conjunto de puertos kth (esto es, si NO + NI +... + Nk-1 < rr(x) < NO + NI +... Nk-1 + Nk) para k > 0, entonces: 8.- Establezca Pki (yk) = p(x) - (NO + NI +... + Nk- 1) e 9. - Incremente yk por 1. 10.- Incremente el conteo x por 1. Si x < NFFT, repita los pasos 4 a 6, de lo contrario, deténgase . 11.- La permutación inicial para el índice 0 del conjunto de puertos es generada como se indica a continuación: 12.- Encuentre el íntegro n más pequeño, de forma que (NFFT-NGUARD) < 2n. Establezca |L|=n/2 si n es par y (n-l)/2 si n es impar. 13. - Establezca las semillas o simientes de Feistel SI, S2 y S3 de conformidad con lo siguiente : 14.- Encuentre S' = [Boff *2654435761] mod 232.

Establezca S para que sea el valor inverso de bits de S' en una representación de 32 bits. 15.- Establezca SI para que sea |L| LSBs de S, S2 para que sea la segunda |L| LSBs de S, y S3 para que sea la tercera |L| LSBs de S. En otras palabras, SI = S mod 2|L| , S2 = (S-S1)/2|L| mod 2|L| y S3 = (S-S1-S22 |L| )/22|L| mod 2|L|. 16.- Inicialice dos conteos x e y a cero. 17.- Encuentre la salida p(x) de la red de Feistel sembrada con SI, S2 y S3. 18.- Si p(x) corresponde a un puerto de salto en el conjunto de puertos Oth (esto es, si p(x) < NO) : 19.- Establezca POi (y) = p(x); e 20.- Incremente y por 1. 21.- Incremente el conteo x por 1. Si x < NFFT, repita los pasos 4 a 6, de lo contrario, deténgase . El Canal de Piloto Común (F-CPICH) , puede ocupar un conjunto apenas espaciado de sub-portadoras en todos los símbolos de modulación de cada trama PHY. Permita que Np sea el número nominal de sub-portadoras piloto en cada símbolo OFDM. Np es dado por el campo de "Número de Pilotos" del bloque "Systemlnfo" , el cual son datos públicos del Protocolo de Mensajes de Encabezado. El espacio entre las sub-portadoras piloto vecinas puede ser igual a Dp = NFFT/Np. Por cada símbolo en una trama PHY, puede determinarse una variable Offset, tomando valores entre o y Dp-1, utilizando el siguiente procedimiento: Permita que i sea el índice de supertrama y que j sea el índice del símbolo OFDM dentro de la supertrama (comenzando con el índice 0) . La variable Offset no está definida si j <= 4, esto es, si el símbolo se encuentra en el preámbulo de supertrama. Si j es impar, Offset puede ser determinada utilizando un registro PN de 13 bits con un generador polinómico h(D) = D13 + D12 + D11+ D8 + 1. El registro de cambio puede ser inicializado al estado [1 pll plO p9 p8 p7 p6 p5 p4 p3 p2 pl pO] antes del inicio de la supertrama, donde pll, plO, p9, ..., pO son los 12 bits de SECTOR_PN_PHASE, con pll como el MSB y pO como el LSB. El registro de cambio puede ser cronometrado 13 veces cada símbolo. Puede elegirse Offsetp para ser el valor módulo del registro Dp. Aquí, el valor del registro es el valor previo al Símbolo j, esto es, el valor del registro después que ha sido cronometrado 13 veces. Si j es par, el valor de Offsetp puede ser computado sumando el valor Dp/2 al valor de Offsetp para el símbolo OFDM módulo Dp previo. Por cada símbolo en una Trama PHY, la sub-portadora con índice isc puede ser ocupado por F-CPICH, si se cumple con las siguientes dos condiciones: isc mod NFFT = Offsetp y la sub-portadora con índice isc no es una sub-portadora de protección. Cada sub-portadora ocupada por el F-CPICH puede ser modulada con el valor complejo (VP, 0), donde P es el radio de la densidad espectral de potencia de F-CPICH para la densidad espectral de potencia del segundo símbolo en el F-ACQCH. Este radio es dado por el campo "CommonPilotPower" del bloque Systemlnfo, el cual puede ser datos públicos del Protocolo de Mensajes de Encabezado. De conformidad con una modalidad, el enlace inverso puede implementar salto de bloque, esto es, el conjunto de puertos de salto es dividido en bloques de puertos de salto NBLOCK, los cuales pueden encontrarse de manera contigua. Los puertos de salto 0, 1, ..., NBLOCK- 1 forman el Bloque 0, los puertos de salto NBLOCK, NBLOCK + 1, ..., 2NBLOCK-1 forman el Bloque 1, etcétera. Los puertos de salto consecutivos en un bloque son mapeados por el patrón de salto a las sub-portadoras consecutivas, esto es, si el puerto de salto 0 es mapeado a la sub-portadora 1, entonces el puerto de salto 1 es mapeado a la sub-portadora i+1, el puerto de salto 2 es mapeado a la sub-portadora i+2, etcétera. El valor de NBLOCK puede ser 8 para el Segmento Largo de Datos y TBD para el Segmento Corto de Datos. La secuencia de salto puede describirse separadamente para los Segmentos de Datos Largo y Corto . El número de portadoras de protección en NGUARD puede ser un íntegro múltiple de NBLOCK. Tal como se mencionó anteriormente, los puertos de salto indexados desde NFFT-NGUARD a NFFT-1 pueden ser mapeados al conjunto de portadoras de protección para la permutación de salto. Los elementos individuales de este mapeo no se especifican, ya que estas portadoras no son moduladas. La secuencia de salto puede describirse como un mapeo desde el conjunto de puertos de salto numerados del 0 a NFFT-NGUARD- 1 al conjunto de sub-portadoras utilizables (esto es, todas, excepto el conjunto de sub-portadoras de protección) . El elemento básico en la generación de la secuencia de salto puede ser una red de Feistel. Una red de Feistel de tres etapas genera permutaciones seudo-aleatorias de tamaños que son potencias de 2. Una red de Feistel, la cual genera una permutación p(x) de {0,1, 2,..., 2n, -2, 2n-l}, opera de la siguiente forma: 1. - La entrada x de n bits es dividida en dos partes (L, R) , de las cuales cada parte contiene aproximadamente el mismo número de bits. Si n es par, L puede ser n/2 MSBs de x, y R puede ser n/2 LSBs. Si n es impar, L puede ser (n-l)/2 MSBs de x y R puede ser (n+l)/2 LSBs de x. 2.- La salida p 1 (x) de la primera etapa de la red de Feistel es una cantidad de n bits de la forma (R, L Df (R) ) . Aquí, f (R) = (R+Sl) mod 2|L|, donde |L| es el número de bits en L, SI es una semilla o simiente de |L| bits y D es una operación XOR bit por bit. 3.- La salida p 1 (x) es alimentada a la siguiente etapa de la red de Feistel, la cual es idéntica a la primer etapa, excepto porque la semilla o simiente utilizada es S2. La salida p 2(pl(x)) de la segunda etapa es alimentada a la tercera etapa, la cual es idéntica a las primeras dos etapas, excepto porque la semilla o simiente utilizada es S3. La salida p3 ( p2 (p 1 (x) ) ) de la tercera etapa es la salida final p(x) .

La figura 4 muestra una red de Feistel de tres etapas. La figura 5 muestra una sola etapa de Feistel para el caso n=9. El Segmento Largo de Datos soporta salto restringido. El árbol de canales puede definir un conjunto de nodos para que sean nodos restringidos, y la secuencia de salto asegura que el conjunto de todos los puertos de salto que son parte de un nodo restringido sean mapeados a un conjunto contiguo de sub-portadoras. Los puertos de salto consecutivos pueden o no ser mapeados a sub-portadoras consecutivas. Con el fin de soportar salto restringido, se colocan las siguientes restricciones en el árbol de canales : (1) Los nodos restringidos pueden cumplir los siguientes requisitos: a.- Puede haber por lo menos dos nodos restringidos . b.- La sub-gráfica que comprende los nodos restringidos y sus antecesores puede ser un árbol binario. (2) Cualquier nodo de base puede tener uno y sólo un nodo restringido como antecesor. (3) Todos los nodos en un conjunto de puertos pueden tener un antecesor común, y el conjunto de puertos puede ser el conjunto de todos los descendientes de su antecesor. Un conjunto de puertos que puede tener más de un nodo restringido como descendiente, puede ser dividido en subconjuntos de puertos, de los cuales cada nodo restringido define el subconjunto de puertos. Los subconjuntos de puertos pueden ser numerados {0, 1, ..., K-l}, en orden ascendente, esto es, el subconjunto de puertos 0 puede contener los puertos de salto numerados más bajos y el subconjunto de puertos -1 puede contener los puertos de salto numerados más altos . Con referencia a la figura 7, se representa un árbol de canales con conjuntos de puertos, nodos restringidos y subconjunto de puertos. Permita que Hij' (p' ) denote la frecuencia asignada para el puerto de salto p' en el símbolo de modulación numerado j' en la supertrama I, donde j ' es restringido a radicar en un Segmento Largo de Datos. Aquí, p' es un índice entre 0 y NFFT-NGUARD/2-1, y puede ser computado de conformidad con la siguiente ecuación: Hij ' (p' ) = NGUARD/2 + NBLOCK * (hijGLOBAL (k) + HijkSECTOR(p) ) + (p' mod NBLOCK) . Aquí, p = [p ' /NBLOc?] denota el bloque de puertos de salto que contiene el puerto de salto p' , k denota el subconjunto de puertos que contiene el puerto de salto p' , y j denota el índice de intervalo de salto dentro de la supertrama que corresponde al símbolo j ' . El índice de intervalo de salto es contado de forma secuencial dentro de una supertrama, mientras que se ignora el Segmento de Control, esto es, los intervalos de salto 0 y 1 pertenecen a la primer trama en la supertrama, los intervalos de salto 2 y 3 pertenecen a la segunda trama en la supertrama, etcétera. HijkSECTOR ( . ) es una función dependiente de sector que permuta bloques de puerto de salto dentro del subconjunto de puertos kth. HijGLOBAL(k) es una función que permuta los subconjuntos de puertos alrededor de la frecuencia (ya sea sector por sector o independiente de sector) . La generación de Hij SECTOR puede describirse separadamente para diferentes valores de RLIntraCellCommonHop. Primero, cuando RLIntraCellCommonHop se encuentra apagado. En este caso, permita que K sea el número total de subconjuntos d puertos y que Nk sea el número de bloques de puertos de salto (excluyendo los bloques de puertos de salto en la región de protección) , en el subconjunto de puertos kth. El número de puertos de salto es el número de puertos de salto dividido entre NBLOCK. El SECTOR_PN_OFFSET del sector de interés es transferido a nivel de bits XORed con 12 LSBs del índice de supertrama i para obtener un número de 12 bits [bll blO b9 b8 b7 b6 b5 b4 b3 b2 bl bO] , el cual se denota como Boff.

Lo anterior puede utilizarse para generar las permutaciones HijkSECTOR( . ) , de conformidad con el siguiente procedimiento : (1) Encuentre el íntegro n más pequeño, de forma que NFFT < 2n. Establezca |L|=n/2 si n es par y (n-l)/2 si n es impar. (2) Establezca las semillas o simientes de Feistel SI, S2 y S3 de conformidad con lo siguiente: (3) Encuentre S' = [(Boff. * 32 + j) * 2654435761] mod 232. Establezca S para que sea el valor inverso de bits de S' en una representación de 32 bits. Establezca SI para que sea |L| LSBs de S, S2 para que sea la segunda |L| LSBS de S, y S3 para que sea la tercera |L| LSBS de S . En otras palabras, SI = S mod 2|L|, S2 = (S-S1)/2|L| mod 2 | L | y S3 = (S-S1-S22 |L| ) /22 |L| mod 2|L|. Inicialice un conteo x a 0. Inicialice conteos K yO, yl, ..., yK-1 a 0, NO, NO + NI, NO + NI + N2 , ..., NO + NI + ... + NK-2, respectivamente. (Estos valores iniciales corresponden a los bloques de puerto de salto numerados más bajos en dicho subconjunto de puertos) . Encuentre la salida p(x) de la red de Feistel sembrada con SI, S2 y S3.

Si p(x) corresponde a un bloque de puerto de salto en el subconjunto de puertos kth, esto es, si NO + NI +... + Nk-1 < p(x) < NO + N1+... Nk, Establezca HijkSECTOR(yk) = p(x), e Incremente yk por 1. Incremente el conteo x por 1. Si x < NFFT, repita los pasos 4 a 6, de lo contrario, deténgase. RLIntraCellCommonHop se encuentra encendido. Permita que K sea el número total de subconjuntos de puertos y que Nk sea el número de bloques de puertos de salto en el subconjunto de puertos kth, excluyendo los bloques de puertos de salto en la región de protección. El número de bloques de puertos de salto es el número de puertos de salto dividido entre NBLOCK. El PN-offset de sector es transferido a nivel de bits XORed con los 12 LSBs del índice de supertrama i para obtener un número de 12 bits [bll blO b9 b8 b7 b6 b5 b4 b3 b2 bl bO] , el cual se denota como Boff. El número de 12 bits [bll blO b9 b8 i7 i6 i5 b4 b3 b2 bl bO] , donde i7 i6 i5 son el 7o, 6o y 5° bits del índice de supertrama i, se denota como Bon. Cuando RLIntraCellCommonHop está encendido, Bon puede utilizarse para generar permutación HijkSECTOR( . ) de subconjuntos de puertos que no son parte del conjunto de puertos 0, mientras que Boff puede ser utilizado para generar las permutaciones Hij SECTOR ( . ) de los subconjuntos de puertos que son parte del conjunto de puertos 0. El SECTOR_PN_OFFSET para dos sectores de la misma celda puede diferir en tres ubicaciones de bits, es decir, los bits con los índices 5, 6 y 7. Aquí, el índice de bits 0 corresponde a MSB, mientras que el índice de bits 11 corresponde a LSB. Para los subconjuntos de puertos que no son parte del conjunto de puertos 0, HijkSECTOR( . ) puede ser generado de conformidad con el siguiente procedimiento: Encuentre el íntegro n más pequeño, de forma que NFFT = 2n. Establezca |L|=n/2 si n es par y (n-l)/2 si n es impar . Establezca las semillas o simientes de Feistel SI, S2 y S3 de conformidad con lo siguiente: Encuentre S' = [(Bon * 32 + j) * 2654435761] mod 232. Establezca S para que sea el valor inverso de bits de S' en una representación de 32 bits. Establezca SI para que sea |L| LSBs de S, S2 para que sea la segunda |L| LSBs de S, y S3 para que sea la tercera |L| LSBs de S . En otras palabras, SI = S mod 2|L|, S2 = (S-S1)/2|L| mod 2|L| y S3 = (S-S1-S22 | L | ) /22 | L | mod 2 |L| . Inicialice un conteo x a 0. Inicialice conteos K yO, yl, y2, ..., yK-1 a 0, NO, NO + NI, NO + NI + N2 , ..., NO + NI + ... + NK-2, respectivamente. Estos valores iniciales corresponden a los bloques de puerto de salto numerados más bajos en dicho subconjunto de puertos) . Encuentre la salida p(x) de la red de Feistel sembrada con SI, S2 y S3. Si p(x) corresponde a un bloque de puertos de salto en el subconjunto de puertos kth (esto es, si NO + NI +... + Nk-1 < p(x) < NO + N1+... Nk) , y el subconjunto de puertos kth es parte de un conjunto de puertos 0, Establezca Hij kSECTOR (yk) = p(x), e Incremente yk por 1. Incremente el conteo x por 1. Si x < NFFT, repita los pasos 4 a 6, de lo contrario, deténgase. Para los subconjuntos de puertos que son parte del conjunto de puertos 0, HijkSECTOR( . ) puede ser generado de conformidad con el siguiente procedimiento: Encuentre el íntegro n más pequeño, de forma que NFFT = 2n. Establezca |L|=n/2 si n es par y (n-l)/2 si n es impar . Establezca las semillas o simientes de Feistel SI, S2 y S3 de conformidad con lo siguiente: Encuentre S' = [(Bon * 32 + j) * 2654435761] mod 232. Establezca S para que sea el valor inverso de bits de S' en una representación de 32 bits. Establezca SI para que sea |L| LSBs de S, S2 para que sea la segunda |L| LSBs de S, y S3 para que sea la tercera |L| LSBs de S . En otras palabras, SI = S mod 2|L|, S2 = (S-S1)/2|L| mod 2|L| y S3 = (S-S1-S22 | L | ) /22 | L | mod 2|L| . Inicialice un conteo x a 0. Inicialice conteos K yO, yl, y2, ..., yK-1 a 0, NO, NO + NI, NO + NI + N2 , ..., NO + NI + ... + NK-2, respectivamente. (Estos valores iniciales corresponden a los bloques de puerto de salto numerados más bajos en dicho subconjunto de puertos) . Encuentre la salida p(x) de la red de Feistel sembrada con SI, S2 y S3. Si p(x) corresponde a un bloque de puertos de salto en el subconjunto de puertos kth (esto es, si NO + NI +... + Nk-1 < p(x) < NO + N1+... Nk) , y el subconjunto de puertos kth es parte de un conjunto de puertos 111. Establezca Hij kSECTOR (yk) = p(x), e Incremente yk por 1. Incremente el conteo x por 1. Si x < NFFT, repita los pasos 4 a 6, de lo contrario, deténgase. Generación de HijGLOBAL(.) Hij GLOBAL puede permutar los subconjuntos de puertos K de forma que incremente la diversidad de frecuencia con poca o nada de pérdida en diversidad de interferencia. Lo anterior puede llevarse a cabo de conformidad con el siguiente procedimiento: Genere una semilla o simiente S acorde con la siguiente regla: Si existe más de un conjunto de puertos, entonces S' = [ (RLSectorHopSpeed * 4096 * 32 + (i mod 4096) * 32 + j) * 2654435761] mod 32. Si sólo existe un conjunto de puertos, entonces S' = [(Boff * 32 + j) * 2654435761] mod 232. S es el valor inverso de bits de S' en una representación de 32 bits. Los dos nodos depth-1 (esto es, las ramificaciones del nodo raíz) , pueden ser etiquetados como A y B, y KA puede ser el número de subconjuntos de puertos que son descendientes de A, y KB puede ser el número de subconjuntos de puertos que son descendientes de B. (KA + KB = K) . Las permutaciones en {?, 1, ..., KA-l} pueden enlistarse en orden alfabético y numerarse de 0 a (KA! -1) , donde k! denota el producto k (k - 1) (k - 2) ... 2 para cualquier íntegro positivo k. Por ejemplo, si KA = 3, entonces el orden es 012, 021, 102, 120, 201, 210, con la numeración de 0 a 5. La permutación numerada [S/2] odKA l puede ser elegida para ser la permutación PA de los subconjuntos de puertos que son descendientes de A. De forma similar, las permutaciones en {KA, KA + 1, ..., KA + KB - 1} pueden enlistarse en orden alfabético y numerarse de O a (KB! - 1) . Por ejemplo, si KA = 3 y KA = 2, entonces las permutaciones son 34 y 43, numeradas 0 yl, respectivamente. La permutación numerada [S/2] odKB l puede ser elegida para ser la permutación PB de los subconjuntos de puertos que son descendientes de B. Una permutación en el conjunto {A, B} se determina como sigue: Si j es par, la permutación puede ser AB si S mod 2 = 0 y BA si S mod 2 = 1. Si j es impar, la permutación puede ser el contrario de la permutación elegida en el intervalo de salto j-1. En consecuencia, la permutación total en los subconjuntos de puertos puede ser PAPB o PBPA. Por ejemplo, si P = 021 y PB = 43, y se eligió AB, entonces la permutación total puede ser 02143. Si se eligió BA, tendría que haber sido 43021. Una vez que finaliza la permutación de los subconjuntos de puertos, la función HijGLOBAL(k) puede ser computada restando la ubicación para el bloque de puertos de salto numerado más bajo en el subconjunto de puertos, previo a la permutación desde la ubicación del mismo bloque de conjunto de puertos después de la permutación. Por ejemplo, si la permutación del subconjunto de puertos es 02143, entonces HÍjGLOBAL(O) = (0) - (0). HíjGLOBAL(l) = (NO + N2) - (NO). Hij GLOBAL (2) = (NO) - (NO + NI) . HÍjGL0BAL(3) = (NO + N2 + NI + N4) - (NO + NI + N2 : HÍjGL0BAL(4) = (NO + N2 + NI) - (NO + NI + N2 + N3' Donde Nk es el número de bloques de puertos de salto en el subconjunto de puertos kth. En una modalidad, un sistema y método para generar patrones de salto aleatorios incluye determinar un primer número de sub-portadoras y un segundo número de puertos de salto. El número de puertos de salto puede ser menor que el número de sub-portadoras, debido a las bandas de protección, las cuales consumen algunas sub-portadoras. El proceso puede incluir también determinar un tercer número de semillas o simientes, tal como se describe anteriormente . El proceso genera por lo menos un patrón de salto en base al primer número de sub-portadoras, el segundo número de puertos de salto, y el tercer número de semillas o simientes; por ejemplo, utilizando la red de Feistel, según lo descrito anteriormente. Las semillas o simientes pueden ser determinadas en base a un tiempo de sistema, una ID de sector, ID de celda, o una combinación de las mismas .

En una modalidad, el patrón de salto generado puede ser actualizado o cambiado frecuentemente para asegurar diversidad de frecuencia. La actualización puede estar basada en un factor de tiempo de sistema. La actualización también puede incluir cambiar la frecuencia de la sub-portadora de una entidad de puerto de salto por una cantidad predeterminada cada periodo de tiempo predeterminado . En una modalidad, los puertos de salto pueden ser agrupados en grupos más pequeños de puertos de salto, y cada grupo alimentado en una porción/unidad de la red de Feistel, generando por lo tanto, al menos un patrón de salto para cada grupo más pequeño de puertos de salto. En este caso, cada grupo de sub-portadoras puede corresponder a diferentes sectores en las mismas o distintas celdas, y puede experimentar interferencia inferior. En una modalidad, un bloque (por ejemplo, contiguo) , de los puertos de salto puede ser asignado a un usuario. Con el fin de facilitar el cálculo de canal, por ejemplo, el patrón de salto generado para el bloque de puertos de salto puede comprender sub-portadoras de frecuencia cercana y/o sub-portadoras de frecuencia contigua. En una modalidad, puede asignarse una pluralidad de bloques de los puertos de salto a un usuario. Los patrones de salto correspondientes para los bloques de puertos de salto pueden colocarse en una proximidad deseada. Para asegurar diversidad de frecuencia e interferencia inferior, por ejemplo, los patrones de salto para los bloques de puertos de salto pueden ser apartados el uno del otro. Sin embargo, si los patrones de salto para los bloques de los puertos de salto se encuentran muy alejados uno de otro, puede aumentar la emisión espectral fuera de banda. En una modalidad, un método para generar patrones de salto aleatorios para una pluralidad de puertos de salto incluye ordenar las entidades de puertos de salto (puerto de salto y/o bloques de puertos de salto) , en secuencia en la primera capa (hojas) de un árbol, e intercambiar cada par de entidades de puerto de salto en una capa inferior, si por lo menos se cumple la primera condición, generando por lo tanto, una capa superior de entidades de puerto de salto. El proceso repite esta acción e intercambia cada par de entidades de puerto de salto en la capa superior, si por lo menos se cumple la segunda condición. El proceso se repite hasta que una alcanza la parte superior del árbol y se genera un patrón de salto aleatorio. Las entidades de puerto de salto pueden comprender por lo menos un bloque de puertos de salto contiguos, los cuales pueden corresponder a un bloque contiguo de frecuencias de sub-portadora.

Por ejemplo, considere un conjunto de entidades de puerto de salto, numeradas 0, 1, 2 y 3. En la capa inferior, los pares de puerto de salto 0-1 y 2-3 están presentes. Si se cumple una primera condición, por ejemplo, lanzar una moneda al aire y pedir cara, para un par, dicho par es intercambiado. Por ejemplo, el par 0-1 puede no ser intercambiado, pero el par 2-3 puede serlo, lo que resulta en entidades de puerto de salto de capa superior 0-1 y 3-2. Ahora, repitiendo el proceso, el par de capa superior (0-1 y 3-2) , es intercambiado si se cumple una segunda condición o la misma condición. Por ejemplo, el par de capa superior puede ser intercambiado, lo que resulta en el patrón de salto 3, 2, 0 y 1. Nótese que cualquier número de entidades de puertos de salto que tenga cualquier número de puertos de salto puede ser incluido en este proceso. Las modalidades descritas pueden ser aplicadas a cualquiera o cualesquiera combinaciones de las siguientes tecnologías: sistemas de Acceso Múltiple de División por Código (CDMA, por sus siglas en inglés) , CDMA de Portadora Múltiple (MC-CDMA, por sus siglas en inglés) , CDMA de Banda Ancha (W-CDMA, por sus siglas en inglés) , de Acceso de Paquete de Enlace Descendente de Alta Velocidad (HSDPA) , sistemas de Acceso Múltiple de División por Tiempos (TDMA, por sus siglas en inglés) , sistemas de Acceso Múltiple de División por Frecuencia (FDMA, por sus siglas en inglés) , y sistemas de Acceso de División Múltiple de División por Frecuencia Ortogonal (OFDMA, por sus siglas en inglés) . Las técnicas de transmisión de señal que se describen en la presente pueden ser implementadas por varios medios. Por ejemplo, estas técnicas pueden ser implementadas en hardware, software o en una combinación de los mismos. Para una implementación de hardware, las unidades de procesamiento utilizadas para procesar (por ejemplo, comprimir y codificar) , la señal, pueden ser implementadas dentro de uno o más circuitos integrados de aplicación específica (ASICs, por sus siglas en inglés), procesadores de señal digital (DSPs, por sus siglas en inglés) , dispositivos de procesamiento de señal digital (DSPDs, por sus siglas en inglés) , dispositivos lógicos programables (PLDs, por sus siglas en inglés) , disposiciones de compuerta programables en campo (FPGAs, por sus siglas en inglés) , procesadores, controladores microcontroladores, microprocesadores, otras unidades electrónicas diseñadas para llevar a cabo las funciones que se describen en la presente, o una combinación de los anteriores. Las unidades de procesamiento utilizadas para decodificar o descomprimir la señal también pueden ser implementadas con uno o más ASICs, DSPs y así sucesivamente .

Para la implementación de software, las técnicas de transmisión de señal pueden ser implementadas con módulos (por ejemplo, procedimientos, funciones, y así sucesivamente) , que lleven a cabo las funciones que se describen en la presente. Los códigos de software pueden ser almacenados en una unidad de memoria (por ejemplo, unidad de memoria 252 o 292 de la figura 2) , y ejecutados por medio de un procesador (por ejemplo, controlador 250 o 290) . La unidad de memoria puede ser implementada dentro del procesador o externo al mismo. La descripción anterior de las modalidades descritas se provee para habilitar a cualquier experto en la técnica, para que lleve a cabo o utilice la presente invención. Diversas modificaciones a estas modalidades serán aparentes para aquellos expertos en la técnica, y los principios definidos en la presente pueden ser aplicados a otras modalidades sin apartarse del espíritu y alcance de la presente invención. De esta forma, la presente invención no debe ser limitada a las modalidades que se muestran en el presente, sino acorde al más amplio alcance consistente con los principios y características novedosas que se describen en la presente.

Claims

NOVEDAD DE LA INVENCIÓN Habiendo descrito el presente invento, se considera como una novedad y, por lo tanto, se reclama como prioridad lo contenido en las siguientes: REIVINDICACIONES 1. - Un método para generar patrones de salto aleatorio, que comprende: determinar un primer número de sub-portadoras ; determinar un segundo número de puertos de salto; determinar un tercer número de semillas o simientes; generar por lo menos un patrón de salto en base al primer número de sub-portadoras, al segundo número de puertos de salto y al tercer número de semillas o simientes . 2. - El método de conformidad con la reivindicación 1, caracterizado porque por lo menos uno de los tres números de semillas o simientes está determinado en base al tiempo del sistema. 3. - El método de conformidad con la reivindicación 1, caracterizado porque por lo menos uno de los tres números de semillas o simientes está determinado en base a una ID de sector. 4. - El método de conformidad con la reivindicación 1, caracterizado porque por lo menos uno de los tres números de semillas o simientes está determinado en base a una ID de celda. 5. - El método de conformidad con la reivindicación 1, caracterizado porque el primer y segundo número son diferentes. 6. - El método de conformidad con la reivindicación 1, que además comprende cambiar el patrón de salto frecuentemente. 7. - El método de conformidad con la reivindicación 1, que además comprende: agrupar el segundo número de puertos de salto en grupos más pequeños de puertos de salto; y generar por lo menos un patrón de salto para cada grupo más pequeño de puertos de salto, de forma que el patrón de salto para los grupos más pequeños sea discontinuo. 8. - El método de conformidad con la reivindicación 1, que además comprende: asignar un bloque del segundo número de puertos de salto a un usuario; y generar por lo menos un patrón de salto para el bloque de puertos de salto, de forma que el patrón de salto para el bloque de puertos de salto comprenda sub-portadoras de frecuencia cercana. 9. - El método de conformidad con la reivindicación 8, caracterizado porque el patrón de salto para el bloque de puertos de salto comprende sub-portadoras de frecuencia contigua. 10.- El método de conformidad con la reivindicación 1, que además comprende: asignar una pluralidad de bloques del segundo número de puertos de salto a un usuario; y generar por lo menos un patrón de salto para cada bloque de puertos de salto, de forma que los patrones de salto comprenden sub-portadoras de frecuencia cercana. 11.- El método de conformidad con la reivindicación 10, caracterizado porque el patrón de salto para por lo menos un bloque de puertos de salto comprende sub-portadoras de frecuencia contiguos. 12. - Un método para generar patrones de salto aleatorios para una pluralidad de puertos de salto, que comprende : intercambiar cada par de entidades de puerto de salto en una capa inferior si por lo menos se cumple una condición, generando por lo tanto, una capa superior de entidades de puerto de salto; intercambiar cada par de entidades de puerto de salto en la capa superior si por lo menos se cumple una segunda condición. 13.- El método de conformidad con la reivindicación 12, caracterizado porque las entidades de puerto de salto comprenden por lo menos un bloque de puertos de salto contiguos . 14.- Por lo menos, un procesador programado para ejecutar un método para generar patrones de salto aleatorio; el método comprende: determinar un primer número de sub-portadoras ; determinar un segundo número de puertos de salto; determinar un tercer número de semillas o simientes; y generar por lo menos un patrón de salto en base al primer número de sub-portadoras, al segundo número de puertos de salto y al tercer número de semillas o simientes. 15.- El procesador de conformidad con la reivindicación 14, caracterizado porque por lo menos uno del tercer número de semillas o simientes está determinado en base al tiempo del sistema. 16.- El procesador de conformidad con la reivindicación 14, caracterizado porque por lo menos uno del tercer número de semillas o simientes está determinado en base a una ID de sector. 17. - El procesador de conformidad con la reivindicación 14, caracterizado porque por lo menos uno del tercer número de semillas o simientes está determinado en base a una ID de celda. 18. - El procesador de conformidad con la reivindicación 14, caracterizado porque el primer y segundo número son diferentes. 19.- El procesador de conformidad con la reivindicación 14, el método además comprende cambiar el patrón de salto frecuentemente. 20.- El procesador de conformidad con la reivindicación 14, que además comprende: agrupar el segundo número de puertos de salto en grupos más pequeños de puertos de salto; y generar por lo menos un patrón de salto para cada grupo más pequeño de puertos de salto, de forma que el patrón de salto para los grupos más pequeños sea discontinuo. 21.- El procesador de conformidad con la reivindicación 14, que además comprende: asignar un bloque del segundo número de puertos de salto a un usuario; y generar por lo menos un patrón de salto para el bloque de puertos de salto, de forma que el patrón de salto para el bloque de puertos de salto comprenda sub-portadoras de frecuencia cercana. 22.- El procesador de conformidad con la reivindicación 19, caracterizado porque el patrón de salto para el bloque de puertos de salto comprende sub-portadoras de frecuencia contiguos. 23. - El procesador de conformidad con la reivindicación 14, el método además comprende: asignar una pluralidad de bloques del segundo número de puertos de salto a un usuario; y generar por lo menos un patrón de salto para cada bloque de puertos de salto, de forma que los patrones de salto comprenden sub-portadoras de frecuencia cercana. 24. - El procesador de conformidad con la reivindicación 23, caracterizado porque el patrón de salto para por lo menos un bloque de puertos de salto comprende sub-portadoras de frecuencia contiguos. 25.- Por lo menos un procesador programado para implementar un método para generar patrones de salto aleatorios para una pluralidad de puertos de salto; el método comprende : intercambiar cada par de entidades de puerto de salto en una capa inferior si por lo menos se cumple una condición, generando por lo tanto, una capa superior de entidades de puerto de salto; intercambiar cada par de entidades de puerto de salto en la capa superior si por lo menos se cumple una segunda condición; y repetir las acciones previas, generando por lo tanto, un patrón de salto aleatorio. 26.- El procesador de conformidad con la reivindicación 25, caracterizado porque las entidades de puerto de salto comprenden por lo menos un bloque de puertos de salto contiguos. 27.- Un aparato para generar patrones de salto aleatorio, que comprende: determinar un primer número de sub-portadoras; determinar un segundo número de puertos de salto; determinar un tercer número de semillas o simientes; y generar por lo menos un patrón de salto en base al primer número de sub-portadoras, al segundo número de puertos de salto y al tercer número de semillas o simientes . 28.- El aparato de conformidad con la reivindicación 27, que además comprende medios para determinar por lo menos uno del tercer número de semillas o simientes en base al tiempo del sistema. 29.- El aparato de conformidad con la reivindicación 27, que además comprende medios para determinar por lo menos uno del tercer número de semillas o simientes en base a una ID de sector. 30.- El aparato de conformidad con la reivindicación 27, que además comprende medios para determinar por lo menos uno del tercer número de semillas o simientes en base a una ID de celda. 31.- El aparato de conformidad con la reivindicación 27, caracterizado porque el primer y segundo número son diferentes . 32.- El aparato de conformidad con la reivindicación 27, el método además comprende cambiar el patrón de salto frecuentemente. 33.- El aparato de conformidad con la reivindicación 27, que además comprende: medios para agrupar el segundo número de puertos de salto en grupos más pequeños de puertos de salto; y medios para generar por lo menos un patrón de salto para cada grupo más pequeño de puertos de salto, de forma que el patrón de salto para los grupos más pequeños sea discontinuo. 34. - El aparato de conformidad con la reivindicación 27, que además comprende: medios para asignar un bloque del segundo número de puertos de salto a un usuario; y medios para generar por lo menos un patrón de salto para el bloque de puertos de salto, de forma que el patrón de salto para el bloque de puertos de salto comprenda sub-portadoras de frecuencia cercana. 35.- El aparato de conformidad con la reivindicación 34, caracterizado porque el patrón de salto para el bloque de puertos de salto comprende sub-portadoras de frecuencia contigua. 36.- El aparato de conformidad con la reivindicación 27, que además comprende: medios para asignar una pluralidad de bloques del segundo número de puertos de salto a un usuario; y medios para generar por lo menos un patrón de salto para cada bloque de puertos de salto, de forma que los patrones de salto comprenden sub-portadoras de frecuencia cercana. 37.- El aparato de conformidad con la reivindicación 36, caracterizado porque el patrón de salto para por lo menos un bloque de puertos de salto comprende sub-portadoras de frecuencia contigua. 38.- Un aparato para generar patrones de salto aleatorios para una pluralidad de puertos de salto, el aparato comprende : medios para intercambiar cada par de entidades de puerto de salto en una capa inferior si por lo menos se cumple una condición, generando por lo tanto, una capa superior de entidades de puerto de salto; medios para intercambiar cada par de entidades de puerto de salto en la capa superior si por lo menos se cumple una segunda condición; y medios para repetir las acciones previas, generando por lo tanto, un patrón de salto aleatorio. 39.- El aparato de conformidad con la reivindicación 38, caracterizado porque las entidades de puerto de salto comprenden por lo menos un bloque de puertos de salto contiguo. 40.- Un medio legible por computadora que modaliza medios para implementar un método para generar patrones de salto aleatorio, el método comprende: determinar un primer número de sub-portadoras; determinar un segundo número de puertos de salto; determinar un tercer número de semillas o simientes; y generar por lo menos un patrón de salto en base al primer número de sub-portadoras, al segundo número de puertos de salto y al tercer número de semillas o simientes . 41.- Un medio legible por computadora que modaliza medios para implementar un método para generar patrones de salto aleatorios para una pluralidad de puertos de salto, el método comprende: intercambiar cada par de entidades de puerto de salto en una capa inferior si por lo menos se cumple una condición, generando por lo tanto, una capa superior de entidades de puerto de salto; intercambiar cada par de entidades de puerto de salto en la capa superior si por lo menos se cumple una segunda condición; y repetir las acciones previas, generando por lo tanto, un patrón de salto aleatorio.