KR101830744B1 - 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 - Google Patents
방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 Download PDFInfo
- Publication number
- KR101830744B1 KR101830744B1 KR1020167013728A KR20167013728A KR101830744B1 KR 101830744 B1 KR101830744 B1 KR 101830744B1 KR 1020167013728 A KR1020167013728 A KR 1020167013728A KR 20167013728 A KR20167013728 A KR 20167013728A KR 101830744 B1 KR101830744 B1 KR 101830744B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- frame
- preamble
- block
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/261—Details of reference signals
- H04L27/2613—Structure of the reference signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/261—Details of reference signals
- H04L27/2613—Structure of the reference signals
- H04L27/26134—Pilot insertion in the transmitter chain, e.g. pilot overlapping with data, insertion in time or frequency domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/261—Details of reference signals
- H04L27/2613—Structure of the reference signals
- H04L27/26136—Pilot sequence conveying additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
- H04L27/2628—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0003—Two-dimensional division
- H04L5/0005—Time-frequency
- H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
- H04W4/06—Selective distribution of broadcast services, e.g. multimedia broadcast multicast service [MBMS]; Services to user groups; One-way selective calling services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0014—Three-dimensional division
- H04L5/0023—Time-frequency-space
Abstract
본 발명은 방송 신호들을 전송하는 방법을 제공한다. 방송 신호 전송 방법은인풋 스트림들을 복수의 피지컬 레이어 파이프들 (Physical Layer Pipes, PLPs)로 디멀티플렉싱하는 단계; 각 PLP의 데이터를 각 피지컬 레이어 프로파일들에 따라 인코딩하는 단계, 여기서 상기 피지컬 레이어 프로파일들은 수신 환경에 기초한 설정이고, 각 피지컬 레이어 프로파일들은, 상기 PLP의 데이터를 LDPC (Low Density Parity Check) 코드로 인코딩하는 단계 및 상기 LDPC 인코딩된 PLP의 데이터를 비트 인터리빙하는 단계를 포함함; 상기 각 PLP의 인코딩된 데이터를 매핑하여 복수의 신호 프레임들을 빌딩하는 단계, 여기서 각 신호 프레임은 상기 피지컬 레이어 프로파일 중 하나에 속하고, 수퍼 프레임은 적어도 두 개의 신호 프레임들을 포함함; 및 상기 빌딩된 복수의 신호 프레임들 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 모듈레이팅하고, 상기 모듈레이팅된 데이터를 갖는 상기 방송 신호들을 전송하는 단계를 포함할 수 있다.
Description
본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호를 송수신하는 방법에 관한 것이다.
아날로그 방송 신호 송신이 끝남에 따라, 디지털 방송 신호를 송수신하는 다양한 기술이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호보다 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/오디오 데이터에 더하여 다양한 타입의 추가 데이터를 더 포함할 수 있다.
즉, 디지털 방송 시스템은 고화질(HD; high definition) 영상, 멀티 채널 오디오 및 다양한 추가 서비스를 제공할 수 있다. 그러나, 디지털 방송을 위해, 많은 양의 데이터의 송신을 위한 데이터 송신 효율, 송수신 네트워크의 강건함(robustness) 및 모바일 수신 장비를 고려한 네트워크 유연성이 개선될 필요가 있다.
본 발명의 목적은 방송 신호를 송신하여 시간 도메인에서 2개 이상의 상이한 방송 서비스를 제공하는 방송 송수신 시스템의 데이터를 멀티플렉싱하고 동일한 RF 신호 대역폭을 통해 멀티플렉싱된 데이터를 송신하는 장치 및 방법 및 그에 대응하는 방송 신호를 수신하는 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 방송 신호를 송신하는 장치, 방송 신호를 수신하는 장치 및 방송 신호를 송수신하여 컴포넌트에 의해 서비스에 대응하는 데이터를 분류하고 각 컴포넌트에 대응하는 데이터를 데이터 파이프로서 송신하고 데이터를 수신 및 처리하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 방송 신호를 송신하는 장치, 방송 신호를 수신하는 장치 및 방송 신호를 송수신하여 방송 신호를 제공하는데 필요한 시그널링 정보를 시그널링하는 방법을 제공하는 것이다.
본 발명의 목적 및 다른 이점을 달성하기 위하여, 본 발명은 방송 신호 송신 방법을 제공한다. 방송 신호들을 전송하는 방법은 인풋 스트림들을 복수의 피지컬 레이어 파이프들 (Physical Layer Pipes, PLPs)로 디멀티플렉싱하는 단계; 각 PLP의 데이터를 각 피지컬 레이어 프로파일들에 따라 인코딩하는 단계, 여기서 상기 피지컬 레이어 프로파일들은 수신 환경에 기초한 설정이고, 각 피지컬레이어 프로파일들은, 상기 PLP의 데이터를 LDPC (Low Density Parity Check) 코드로 인코딩하는 단계 및 상기 LDPC 인코딩된 PLP의 데이터를 비트 인터리빙하는 단계를 포함함;상기 각 PLP의 인코딩된 데이터를 매핑하여 복수의 신호 프레임들을 빌딩하는 단계; 및 상기 빌딩된 복수의 신호 프레임들 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 모듈레이팅하고, 상기 모듈레이팅된 데이터를 갖는 상기 방송 신호들을 전송하는 단계를 포함하고, 여기서 상기 신호 프레임의 프리앰블은 상기 신호 프레임의 타입을 인디케이팅하는 제1 시그널 필드를 포함할 수 있다.
바람직하게는 상기 프리앰블은 현재 수퍼 프레임에 픽스드(fixed) 수신을 위해 인코딩된 데이터가 포함되어 있는지 여부를 인디케이팅하는 제2 시그널 필드를 더 포함할 수 있다.
바람직하게는 상기 프리앰블은 수퍼 프레임 내의 시그널 프레임들의 피지컬 레이어 프로파일들의 설정을 지시하는 제2 시그널 필드를 더 포함할 수 있다.
바람직하게는 제2 시그널 필드의 값은 제1 시그널 필드의 값과 컴비네이션되어, 수퍼 프레임 내에 특정 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지를 지시할 수 있다.
바람직하게는 피지컬 레이어 프로파일들은 제1 피지컬 레이어 프로파일, 제2 피지컬 레이어 프로파일 및 제3 피지컬 레이어 프로파일을 포함할 수 있다. 제1 시그널 필드가 현재 시그널 프레임이 제1 피지컬 레이어 프로파일의 시그널 프레임인지 여부를 나타낼 때, 제2 시그널 필드의 제1 비트는 수퍼 프레임 내에 제2 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다.
바람직하게는 제2 시그널 필드의 제2 비트는 수퍼 프레임 내에 제3 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 또한 제2 시그널 필드의 제3 비트는 수퍼 프레임 내에 FEF (Future Extension Frame)이 존재하는지 여부를 나타낼 수 있다.
바람직하게는 피지컬 레이어 프로파일 중 하나는 비트 인터리빙된 PLP의 데이터를 컨스텔레이션에 매핑하는 단계, 매핑된 데이터를 MIMO 인코딩하는 단계, 및/또는 MIMO 인코딩된 데이터를 인터리빙하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호들을 수신하는 방법은 복수의 신호 프레임들을 갖는 상기 방송 신호들을 수신하고, 상기 복수의 신호 프레임들 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 디모듈레이팅하는 단계; 복수의 피지컬 레이어 파이프들 (Physical Layer Pipes, PLPs)의 데이터를 디매핑하여 상기 복수의 신호 프레임들을 파싱하는 단계, 여기서 각 신호 프레임은 피지컬 레이어 프로파일들 중 하나에 속하고, 상기 피지컬 레이어 프로파일들은 수신 환경에 기초한 설정이고, 수퍼 프레임은 적어도 두개의 신호 프레임들을 포함함; 상기 PLP들의 데이터를 상기 각각의 피지컬 레이어 프로파일에 따라 디코딩하는 단계, 여기서 상기 피지컬 레이어 프로파일들은, 상기 PLP의 데이터를 비트 디인터리빙하는 단계, 및 상기 비트 디인터리빙된 데이터를 LDPC (Low Density Parity Check) 디코딩하는 단계를 포함함; 및 상기 디코딩된 PLP들을 아웃풋 스트림들로 멀티플렉싱하는 단계를 포함하고, 여기서 상기 신호 프레임의 프리앰블은 상기 신호 프레임의 타입을 인디케이팅하는 제1 시그널 필드를 포함할 수 있다.
바람직하게는 상기 프리앰블은 현재 수퍼 프레임에 픽스드(fixed) 수신을 위해 인코딩된 데이터가 포함되어 있는지 여부를 인디케이팅하는 제2 시그널 필드를 더 포함할 수 있다.
바람직하게는 상기 프리앰블은 수퍼 프레임 내의 시그널 프레임들의 피지컬 레이어 프로파일들의 설정을 지시하는 제2 시그널 필드를 더 포함할 수 있다.
바람직하게는 제2 시그널 필드의 값은 제1 시그널 필드의 값과 컴비네이션되어, 수퍼 프레임 내에 특정 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지를 지시할 수 있다.
바람직하게는 피지컬 레이어 프로파일들은 제1 피지컬 레이어 프로파일, 제2 피지컬 레이어 프로파일 및 제3 피지컬 레이어 프로파일을 포함할 수 있다. 제1 시그널 필드가 현재 시그널 프레임이 제1 피지컬 레이어 프로파일의 시그널 프레임인지 여부를 나타낼 때, 제2 시그널 필드의 제1 비트는 수퍼 프레임 내에 제2 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다.
바람직하게는 제2 시그널 필드의 제2 비트는 수퍼 프레임 내에 제3 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 또한 제2 시그널 필드의 제3 비트는 수퍼 프레임 내에 FEF (Future Extension Frame)이 존재하는지 여부를 나타낼 수 있다.
바람직하게는 피지컬 레이어 프로파일 중 하나는 비트 인터리빙된 PLP의 데이터를 컨스텔레이션에 매핑하는 단계, 매핑된 데이터를 MIMO 인코딩하는 단계, 및/또는 MIMO 인코딩된 데이터를 인터리빙하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호들을 전송하는 장치는 인풋 스트림들을 복수의 피지컬 레이어 파이프들 (Physical Layer Pipes, PLPs)로 디멀티플렉싱하는 디멀티플렉싱 모듈; 각 PLP의 데이터를 각 피지컬 레이어 프로파일들에 따라 인코딩하는 인코딩 모듈, 여기서 상기 피지컬 레이어 프로파일들은 수신 환경에 기초한 설정이고, 각 피지컬레이어 프로파일들은, 상기 PLP의 데이터를 LDPC (Low Density Parity Check) 코드로 인코딩하는 LDPC 인코딩 모듈 및 상기 LDPC 인코딩된 PLP의 데이터를 비트 인터리빙하는 비트 인터리빙 모듈을 포함함; 상기 각 PLP의 인코딩된 데이터를 매핑하여 복수의 신호 프레임들을 빌딩하는 프레임 빌딩 모듈; 및 상기 빌딩된 복수의 신호 프레임들 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 모듈레이팅하고, 상기 모듈레이팅된 데이터를 갖는 상기 방송 신호들을 전송하는 OFDM 모듈을 포함하고, 여기서 상기 신호 프레임의 프리앰블은 상기 신호 프레임의 타입을 인디케이팅하는 제1 시그널 필드를 포함할 수 있다.
바람직하게는 상기 프리앰블은 현재 수퍼 프레임에 픽스드(fixed) 수신을 위해 인코딩된 데이터가 포함되어 있는지 여부를 인디케이팅하는 제2 시그널 필드를 더 포함할 수 있다.
바람직하게는 상기 프리앰블은 수퍼 프레임 내의 시그널 프레임들의 피지컬 레이어 프로파일들의 설정을 지시하는 제2 시그널 필드를 더 포함할 수 있다.
바람직하게는 제2 시그널 필드의 값은 제1 시그널 필드의 값과 컴비네이션되어, 수퍼 프레임 내에 특정 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지를 지시할 수 있다.
바람직하게는 피지컬 레이어 프로파일들은 제1 피지컬 레이어 프로파일, 제2 피지컬 레이어 프로파일 및 제3 피지컬 레이어 프로파일을 포함할 수 있다. 제1 시그널 필드가 현재 시그널 프레임이 제1 피지컬 레이어 프로파일의 시그널 프레임인지 여부를 나타낼 때, 제2 시그널 필드의 제1 비트는 수퍼 프레임 내에 제2 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다.
바람직하게는 제2 시그널 필드의 제2 비트는 수퍼 프레임 내에 제3 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 또한 제2 시그널 필드의 제3 비트는 수퍼 프레임 내에 FEF (Future Extension Frame)이 존재하는지 여부를 나타낼 수 있다.
바람직하게는 피지컬 레이어 프로파일 중 하나는 비트 인터리빙된 PLP의 데이터를 컨스텔레이션에 매핑하는 단계, 매핑된 데이터를 MIMO 인코딩하는 단계, 및/또는 MIMO 인코딩된 데이터를 인터리빙하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호들을 수신하는 장치는 복수의 신호 프레임들을 갖는 상기 방송 신호들을 수신하고, 상기 복수의 신호 프레임들 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 디모듈레이팅하는 리시빙 모듈; 복수의 피지컬 레이어 파이프들 (Physical Layer Pipes, PLPs)의 데이터를 디매핑하여 상기 복수의 신호 프레임들을 파싱하는 파싱 모듈, 여기서 각 신호 프레임은 피지컬 레이어 프로파일들 중 하나에 속하고, 상기 피지컬 레이어 프로파일들은 수신 환경에 기초한 설정이고, 수퍼 프레임은 적어도 두개의 신호 프레임들을 포함함; 상기 PLP들의 데이터를 상기 각각의 피지컬 레이어 프로파일에 따라 디코딩하는 디코딩 모듈, 여기서 상기 피지컬 레이어 프로파일들은, 상기 PLP의 데이터를 비트 디인터리빙하는 비트 디인터리빙 모듈, 및 상기 비트 디인터리빙된 데이터를 LDPC (Low Density Parity Check) 디코딩하는 LDPC 디코딩 모듈을 포함함; 및 상기 디코딩된 PLP들을 아웃풋 스트림들로 멀티플렉싱하는 멀티플렉싱 모듈을 포함하고, 여기서 상기 신호 프레임의 프리앰블은 상기 신호 프레임의 타입을 인디케이팅하는 제1 시그널 필드를 포함할 수 있다.
바람직하게는 상기 프리앰블은 현재 수퍼 프레임에 픽스드(fixed) 수신을 위해 인코딩된 데이터가 포함되어 있는지 여부를 인디케이팅하는 제2 시그널 필드를 더 포함할 수 있다.
바람직하게는 상기 프리앰블은 수퍼 프레임 내의 시그널 프레임들의 피지컬 레이어 프로파일들의 설정을 지시하는 제2 시그널 필드를 더 포함할 수 있다.
바람직하게는 제2 시그널 필드의 값은 제1 시그널 필드의 값과 컴비네이션되어, 수퍼 프레임 내에 특정 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지를 지시할 수 있다.
바람직하게는 피지컬 레이어 프로파일들은 제1 피지컬 레이어 프로파일, 제2 피지컬 레이어 프로파일 및 제3 피지컬 레이어 프로파일을 포함할 수 있다. 제1 시그널 필드가 현재 시그널 프레임이 제1 피지컬 레이어 프로파일의 시그널 프레임인지 여부를 나타낼 때, 제2 시그널 필드의 제1 비트는 수퍼 프레임 내에 제2 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다.
바람직하게는 제2 시그널 필드의 제2 비트는 수퍼 프레임 내에 제3 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 또한 제2 시그널 필드의 제3 비트는 수퍼 프레임 내에 FEF (Future Extension Frame)이 존재하는지 여부를 나타낼 수 있다.
바람직하게는 피지컬 레이어 프로파일 중 하나는 비트 인터리빙된 PLP의 데이터를 컨스텔레이션에 매핑하는 단계, 매핑된 데이터를 MIMO 인코딩하는 단계, 및/또는 MIMO 인코딩된 데이터를 인터리빙하는 단계를 포함할 수 있다.
본 발명은 각 서비스 또는 서비스 컴포넌트에 대한 QoS(Quality of Services)를 제어하는 서비스 특성에 따라 데이터를 처리하여 다양한 방송 서비스를 제공할 수 있다.
본 발명은 동일한 RF 신호 대역폭을 통해 다양한 방송 서비스를 송신함으로써 송신 유연성을 달성할 수 있다.
본 발명은 데이터 송신 효율을 개선하고 MIMO 시스템을 이용하여 방송 신호의 송수신의 강건함을 증가시킬 수 있다.
본 발명에 따르면, 모바일 수신 장비로 또는 실내 환경에서도 에러없이 디지털 방송 신호를 수신할 수 있는 방송 신호 송신 및 수신 방법 및 장치를 제공할 수 있다.
본 발명의 추가의 이해를 제공하기 위하여 포함되고 본 출원의 일부에 포함되거나 그 일부를 구성하는 첨부된 도면은 본 발명의 실시예(들)을 나타내고 설명과 함께 본 발명의 원리를 설명한다.
도 1은 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 송신하는 장치의 구조를 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 입력 포맷팅 블록을 나타내는 도면.
도 3은 본 발명의 다른 실시예에 따른 입력 포맷팅 블록을 나타내는 도면.
도 4는 본 발명의 다른 실시예에 따른 입력 포맷팅 블록을 나타내는 도면.
도 5는 본 발명의 실시예에 따른 BICM 블록을 나타내는 도면.
도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타내는 도면.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록을 나타내는 도면.
도 8은 본 발명의 실시예에 따른 OFMD 생성 블록을 나타내는 도면.
도 9는 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 수신하는 장치의 구조를 나타내는 도면.
도 10은 본 발명의 실시예에 따른 프레임 구조를 나타내는 도면.
도 11은 본 발명의 실시예에 따른 프레임의 시그널링 계층 구조를 나타내는 도면.
도 12는 본 발명의 실시예에 따른 프리엠블 시그널링 데이터를 나타내는 도면.
도 13은 본 발명의 실시예에 따른 PLS1 데이터를 나타내는 도면.
도 14는 본 발명의 실시예에 따른 PLS2 데이터를 나타내는 도면.
도 15는 본 발명의 다른 실시예에 따른 PLS2 데이터를 나타내는 도면.
도 16은 본 발명의 실시예에 따른 프레임의 논리 구조를 나타내는 도면.
도 17은 본 발명의 실시예에 따른 PLS 맵핑을 나타내는 도면.
도 18은 본 발명의 실시예에 따른 EAC 맵핑을 나타내는 도면.
도 19는 본 발명의 실시예에 따른 FIC 맵핑을 나타내는 도면.
도 20은 본 발명의 실시예에 따른 DP의 타입을 나타내는 도면.
도 21은 본 발명의 실시예에 따른 DP 맵핑을 나타내는 도면.
도 22는 본 발명의 실시예에 따른 FEC 구조를 나타내는 도면.
도 23은 본 발명의 실시예에 따른 비트 인터리빙을 나타내는 도면.
도 24는 본 발명의 실시예에 따른 셀-워드 디멀티플렉싱을 나타내는 도면.
도 25는 본 발명의 실시예에 따른 시간 인터리빙을 나타내는 도면.
도 26는 본 발명의 실시예에 따른 트위스트 행-열 블록 인터리버의 기본 동작을 나타내는 도면.
도 27은 본 발명의 다른 실시예에 따른 트위스트 행-열 블록 인터리버의 기본 동작을 나타내는 도면.
도 28은 본 발명의 실시예에 따른 트위스트 행-열 블록 인터리버의 대각선 방향 판독 패턴을 나타내는 도면.
도 29는 본 발명의 실시예에 따른 각 인터리빙 어레이로부터의 인터리빙된 XFEC블록을 나타내는 도면.
도 30은 본 발명의 일 실시예에 따른 방송 시스템의 프레임의 구조를 도시한 도면
도 31은 본 발명의 일 실시예에 따른 프리앰블 인서션 (preamble insertion) 블록을 나타낸 도면
도 32는 본 발명의 일 실시예에 따른 DQPSK/DBPSK 매퍼(17040)의 입력 정보 및 출력 정보의 관계 또는 매핑 규칙을 나타낸 수학식 도면
도 33은 본 발명의 일 실시예에 따른 프리앰블의 구조를 나타낸 도면
도 34는 본 발명의 일 실시예에 따른 프리앰블 인서션 블록 나타낸 도면
도 35는 본 발명의 일 실시예에 따른 프리앰블 인서션 블록 나타낸 도면
도 36은 본 발명의 일 실시예에 따른 스크램블링 시퀀스를 나타낸 그래프를 도시한 도면
도 37은 본 발명의 일 실시예에 따른 Binary Chirp-like sequence를 다양하게 변형한 스크램블링 시퀀스들의 예시를 나타낸 도면
도 38은 본 발명의 일 실시예에 따른 프리앰블 내 시그널링 정보의 구조를 나타낸 도면
도 39는 프리앰블을 통해 전송되는 시그널링 데이터의 처리과정의 일 실시예를 도시한 도면
도 40은 프리앰블을 통해 전송되는 시그널링 데이터의 처리과정의 일 실시예를 도시한 도면
도 41은 본 발명의 일 실시예에 따른 프리앰블 인서션 (preamble insertion) 모듈이 수행할 수 있는 디퍼런셜 인코딩 동작을 나타낸 도면
도 42는 본 발명의 또 다른 실시예에 따른 프리앰블 인서션 모듈이 수행할 수 있는 differential encoding 동작을 나타낸 도면
도 43은 본 발명의 일 실시예에 따른 프리앰블 디텍터 내의 코릴레이션 디텍터 (correlation detector)의 상세 블록도의 일 실시예를 도시한 도면
도 44는 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더 (signaling decoder)를 나타낸 도면
도 45는 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더를 나타낸 도면
도 46은 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더를 나타낸 도면
도 47은 본 발명의 다른 실시예에 따른 OFDM 제너레이션 블록을 도시한 도면
도 48은 본 발명의 일 실시예에 따른 싱크로나이제이션 & 디모듈레이션 모듈을 나타낸 도면
도 49는 종래기술에 따른 신호 프레임 및 그 프리앰블의 구조를 도시한 도면
도 50은 종래기술에 따른 채널 스캐닝 과정을 도시한 도면
도 51은 종래기술에 따른 채널 스캐닝 과정의 문제점을 도시한 도면
도 52는 본 발명의 일 실시예에 따른 신호 프레임 및 그 프리앰블의 구조를 도시한 도면
도 53은 본 발명의 일 실시예에 따른 프리앰블의, FRU_CONFIGURE 의 시그널링 포맷을 도시한 도면
도 54는 본 발명의 일 실시예에 따른 프리앰블 시그날링을 이용한, 채널 스캐닝 과정을 도시한 도면
도 55는 본 발명의 일 실시예에 따른 프리앰블 시그널링을 도시한 도면
도 56은 본 발명의 일 실시예에 따른 방송 신호를 전송하는 방법을 나타낸 도면
도 57은 본 발명의 일 실시예에 따른 방송 신호를 수신하는 방법을 나타낸 도면
도 1은 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 송신하는 장치의 구조를 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 입력 포맷팅 블록을 나타내는 도면.
도 3은 본 발명의 다른 실시예에 따른 입력 포맷팅 블록을 나타내는 도면.
도 4는 본 발명의 다른 실시예에 따른 입력 포맷팅 블록을 나타내는 도면.
도 5는 본 발명의 실시예에 따른 BICM 블록을 나타내는 도면.
도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타내는 도면.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록을 나타내는 도면.
도 8은 본 발명의 실시예에 따른 OFMD 생성 블록을 나타내는 도면.
도 9는 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 수신하는 장치의 구조를 나타내는 도면.
도 10은 본 발명의 실시예에 따른 프레임 구조를 나타내는 도면.
도 11은 본 발명의 실시예에 따른 프레임의 시그널링 계층 구조를 나타내는 도면.
도 12는 본 발명의 실시예에 따른 프리엠블 시그널링 데이터를 나타내는 도면.
도 13은 본 발명의 실시예에 따른 PLS1 데이터를 나타내는 도면.
도 14는 본 발명의 실시예에 따른 PLS2 데이터를 나타내는 도면.
도 15는 본 발명의 다른 실시예에 따른 PLS2 데이터를 나타내는 도면.
도 16은 본 발명의 실시예에 따른 프레임의 논리 구조를 나타내는 도면.
도 17은 본 발명의 실시예에 따른 PLS 맵핑을 나타내는 도면.
도 18은 본 발명의 실시예에 따른 EAC 맵핑을 나타내는 도면.
도 19는 본 발명의 실시예에 따른 FIC 맵핑을 나타내는 도면.
도 20은 본 발명의 실시예에 따른 DP의 타입을 나타내는 도면.
도 21은 본 발명의 실시예에 따른 DP 맵핑을 나타내는 도면.
도 22는 본 발명의 실시예에 따른 FEC 구조를 나타내는 도면.
도 23은 본 발명의 실시예에 따른 비트 인터리빙을 나타내는 도면.
도 24는 본 발명의 실시예에 따른 셀-워드 디멀티플렉싱을 나타내는 도면.
도 25는 본 발명의 실시예에 따른 시간 인터리빙을 나타내는 도면.
도 26는 본 발명의 실시예에 따른 트위스트 행-열 블록 인터리버의 기본 동작을 나타내는 도면.
도 27은 본 발명의 다른 실시예에 따른 트위스트 행-열 블록 인터리버의 기본 동작을 나타내는 도면.
도 28은 본 발명의 실시예에 따른 트위스트 행-열 블록 인터리버의 대각선 방향 판독 패턴을 나타내는 도면.
도 29는 본 발명의 실시예에 따른 각 인터리빙 어레이로부터의 인터리빙된 XFEC블록을 나타내는 도면.
도 30은 본 발명의 일 실시예에 따른 방송 시스템의 프레임의 구조를 도시한 도면
도 31은 본 발명의 일 실시예에 따른 프리앰블 인서션 (preamble insertion) 블록을 나타낸 도면
도 32는 본 발명의 일 실시예에 따른 DQPSK/DBPSK 매퍼(17040)의 입력 정보 및 출력 정보의 관계 또는 매핑 규칙을 나타낸 수학식 도면
도 33은 본 발명의 일 실시예에 따른 프리앰블의 구조를 나타낸 도면
도 34는 본 발명의 일 실시예에 따른 프리앰블 인서션 블록 나타낸 도면
도 35는 본 발명의 일 실시예에 따른 프리앰블 인서션 블록 나타낸 도면
도 36은 본 발명의 일 실시예에 따른 스크램블링 시퀀스를 나타낸 그래프를 도시한 도면
도 37은 본 발명의 일 실시예에 따른 Binary Chirp-like sequence를 다양하게 변형한 스크램블링 시퀀스들의 예시를 나타낸 도면
도 38은 본 발명의 일 실시예에 따른 프리앰블 내 시그널링 정보의 구조를 나타낸 도면
도 39는 프리앰블을 통해 전송되는 시그널링 데이터의 처리과정의 일 실시예를 도시한 도면
도 40은 프리앰블을 통해 전송되는 시그널링 데이터의 처리과정의 일 실시예를 도시한 도면
도 41은 본 발명의 일 실시예에 따른 프리앰블 인서션 (preamble insertion) 모듈이 수행할 수 있는 디퍼런셜 인코딩 동작을 나타낸 도면
도 42는 본 발명의 또 다른 실시예에 따른 프리앰블 인서션 모듈이 수행할 수 있는 differential encoding 동작을 나타낸 도면
도 43은 본 발명의 일 실시예에 따른 프리앰블 디텍터 내의 코릴레이션 디텍터 (correlation detector)의 상세 블록도의 일 실시예를 도시한 도면
도 44는 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더 (signaling decoder)를 나타낸 도면
도 45는 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더를 나타낸 도면
도 46은 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더를 나타낸 도면
도 47은 본 발명의 다른 실시예에 따른 OFDM 제너레이션 블록을 도시한 도면
도 48은 본 발명의 일 실시예에 따른 싱크로나이제이션 & 디모듈레이션 모듈을 나타낸 도면
도 49는 종래기술에 따른 신호 프레임 및 그 프리앰블의 구조를 도시한 도면
도 50은 종래기술에 따른 채널 스캐닝 과정을 도시한 도면
도 51은 종래기술에 따른 채널 스캐닝 과정의 문제점을 도시한 도면
도 52는 본 발명의 일 실시예에 따른 신호 프레임 및 그 프리앰블의 구조를 도시한 도면
도 53은 본 발명의 일 실시예에 따른 프리앰블의, FRU_CONFIGURE 의 시그널링 포맷을 도시한 도면
도 54는 본 발명의 일 실시예에 따른 프리앰블 시그날링을 이용한, 채널 스캐닝 과정을 도시한 도면
도 55는 본 발명의 일 실시예에 따른 프리앰블 시그널링을 도시한 도면
도 56은 본 발명의 일 실시예에 따른 방송 신호를 전송하는 방법을 나타낸 도면
도 57은 본 발명의 일 실시예에 따른 방송 신호를 수신하는 방법을 나타낸 도면
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. 첨부된 도면을 참조하여 이하에서 설명하는 상세한 설명은 본 발명에 따라 구현될 수 있는 실시예만을 나타내기 보다는 본 발명의 예시적인 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명의 완벽한 이해를 제공하기 위하여 특정한 세부사항을 포함한다. 그러나, 본 발명은 이러한 특정한 세부사항없이 실행될 수 있음은 당업자에게 자명하다.
본 발명에서 사용되는 대부분의 용어들은 본 기술에서 널리 사용되는 것으로부터 선택되었지만, 일부 용어는 출원인에 의해 임의로 선택된 것이며, 그 의미는 필요에 따라 다음의 설명에서 상세히 설명한다. 따라서, 본 발명은 단순한 이름 또는 의미보다는 용어의 의도된 의미에 기초하여 이해되어야 한다.
본 발명은 미래의 방송 서비스를 위한 방송 신호를 송수신하는 장치 및 방법을 제공한다. 본 발명의 실시예에 따른 미래의 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다.
본 발명의 실시예에 따른 송신 장치 및 방법은 지상파 방송 서비스를 위한 베이스 프로파일, 모바일 방송 서비스를 위한 핸드헬드 프로파일 및 UHDTV 서비스를 위한 어드밴스드 프로파일로 분류될 수 있다. 이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스를 위한 프로파일로서 사용될 수 있다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하는데 사용될 수 있다. 이것은 설계자의 의도에 따라 변경될 수 있다.
본 발명은 일 실시예에 따라 넌-MIMO(multiple input multiple output) 또는 MIMO를 통해 미래의 방송 서비스를 위한 방송 신호를 처리할 수 있다. 본 발명의 실시예에 따른 넌-MIMO 방식은 MISO(multiple input single output) 방식, SISO(single input single output) 방식 등을 포함할 수 있다.
MISO 또는 MIMO가 설명의 편의를 위해 다음에서 2개의 안테나를 사용하지만, 본 발명은 2개 이상의 안테나를 이용하는 시스템에 적용될 수 있다.
본 발명은 특정한 사용 케이스를 위해 요구되는 성능을 획득하면서 수신기 복잡도를 최소화하기에 각각 최적화된 3개의 물리층(PL) 프로파일(베이스, 핸드헬드 및 어드밴스드 프로파일)을 정의할 수 있다. 물리층(PHY) 프로파일은 해당 수신기가 구현해야 하는 모든 구성의 서브세트이다.
3개의 PHY 프로파일은 기능 블록의 대부분을 공유하지만 특정 블록 및/또는 파라미터에 있어서 약간 다르다. 추가의 PHY 프로파일이 미래에 정의될 수 있다. 시스템 진화를 위해, 미래의 프로파일은 또한 FEF(future extension frame)을 통해 단일 RF 채널 내의 기존 프로파일과 멀티플렉싱될 수 있다. 각각의 PHY 프로파일의 세부사항은 이하에서 설명한다.
1. 베이스 프로파일
베이스 프로파일은 루프톱(roof-top) 안테나에 통상 접속되는 고정 수신 장치에 대한 주요 사용 케이스를 나타낸다. 베이스 프로파일은 또한 어느 장소로 운반될 수 있지만 비교적 정지된 수신 카테고리에 속하는 포터블 장치를 포함한다. 베이스 프로파일의 사용은 임의의 개선된 구현예에 의해 핸드헬드 장치 또는 심지어 차량 장치로 확장될 수 있지만, 이들 사용 케이스는 베이스 프로파일 수신기 동작에 대해서는 기대되지 않는다.
수신의 타겟 SNR 범위는 대략 10 내지 20 dB이고, 이는 기존 방송 시스템(예를 들어, ATSC A/53)의 15dB SNR 수신 능력을 포함한다. 수신기 복잡도 및 소비 파워는 핸드헬드 프로파일을 사용하는 배터리 동작 핸드헬드 장치에서처럼 중요하지 않다. 베이스 프로파일에 대한 중요한 시스템 파라미터는 이하의 표 1에 열거된다.
| LDPC 코드워드 길이 | 16K, 64K 비트 |
| 성상(constellation) 사이즈 | 4-10 bpcu (채널 용도별 비트) |
| 시간 디인터리빙 메모리 사이즈 | ≤219 데이터 셀 |
| 파일럿 패턴 | 고정 수신을 위한 파일럿 패턴 |
| FFT 사이즈 | 16K, 32K 포인트 |
2. 핸드헬드 프로파일
핸드헬드 프로파일은 배터리 파워로 동작하는 핸드헬드 및 차량 장치에 사용되도록 설계되었다. 장치는 보행자 또는 차량 속도로 이동할 수 있다. 수신기 복잡도 뿐만 아니라 소비 파워는 핸드헬드 프로파일의 장치의 구현에 매우 중요하다. 핸드헬드 프로파일의 타겟 SNR 범위는 대략 0 내지 10dB이지만, 더 깊은 실내 수신을 대상으로 할 때 0dB 미만에 도달하도록 구성될 수 있다.
낮은 SNR 능력에 더하여, 수신기 이동도에 의해 유발된 도플러 효과에 대한 탄력성은 핸드헬드 프로파일의 가장 중요한 성능 속성이다. 핸드헬드 프로파일에 대한 중요한 파라미터는 이하의 표 2에 열거된다.
| LDPC 코드워드 길이 | 16K 비트 |
| 성상(constellation) 사이즈 | 2-8 bpcu |
| 시간 디인터리빙 메모리 사이즈 | ≤218 데이터 셀 |
| 파일럿 패턴 | 모바일 및 실내 수신을 위한 파일럿 패턴 |
| FFT 사이즈 | 8K, 16K 포인트 |
3. 어드밴스드 프로파일
어드밴스드 프로파일은 더 많은 구현 복잡도를 희생하고 가장 높은 채널 용량을 제공한다. 이 프로파일은 MIMO 송신 및 수신의 이용을 요구하고 UHDTV 서비스는 이 프로파일이 특별히 설계된 타겟 사용 케이스이다. 증가된 용량은 또한 주어진 대역폭 내에서 증가된 수의 서비스, 예를 들어, SDTV 또는 HDTV 서비스를 허용하도록 사용될 수 있다.
어드밴스드 프로파일의 타겟 SNR 범위는 대략 20 내지 30dB이다. MIMO 송신은 초기에 기존의 타원 편파(elliptically-polarized) 송신 장치를 이용할 수 있지만, 미래에 풀 파워 교차 편파 송신(full-power cross-polarized transmission)으로 확장된다. 어드밴스드 프로파일에 대한 중요한 시스템 파라미터는 이하의 표 3에 열거된다.
| LDPC 코드워드 길이 | 16K, 64K 비트 |
| 성상(constellation) 사이즈 | 8-12 bpcu |
| 시간 디인터리빙 메모리 사이즈 | ≤219 데이터 셀 |
| 파일럿 패턴 | 고정 수신을 위한 파일럿 패턴 |
| FFT 사이즈 | 16K, 32K 포인트 |
이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스 모두를 위한 프로파일로서 사용될 수 있다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하는데 사용될 수 있다. 또한, 어드밴스드 프로파일은 MIMO를 갖는 베이스 프로파일을 위한 어드밴스드 프로파일 및 MIMO를 갖는 핸드헬드 프로파일을 위한 어드밴스드 프로파일로 분리될 수 있다. 또한, 3개의 프로파일은 설계자의 의도에 따라 변경될 수 있다.
다음의 용어 및 정의가 본 발명에 적용될 수 있다. 다음의 용어 및 정의는 설계에 따라 변경될 수 있다.
보조 스트림: 아직 정의되지 않은 변조 및 코딩의 데이터를 전달하는 셀의 시퀀스로서, 미래 확장을 위해 또는 브로드캐스터 또는 네트워크 오퍼레이터에 의한 요구대로 사용될 수 있다.
베이스 데이터 파이프: 서비스 시그널링 데이터를 전달하는 데이터 파이프
베이스밴드 프레임(또는 BBFRAME): 하나의 FEC 인코딩 프로세스(BCH 및 LDPC 인코딩)으로의 입력을 형성하는 Kbch 비트의 세트
셀: OFDM 송신의 하나의 캐리어에 의해 전달되는 변조 값
코딩 블록: PLS1 데이터의 LDPC 인코딩 블록 또는 PLS2 데이터의 LDPC 인코딩 블록 중의 하나
데이터 파이프: 서비스 데이터 또는 관련 메타데이터를 전달하는 물리층 내의 논리 채널로서, 하나 또는 다수의 서비스(들) 또는 서비스 컴포넌트(들)를 전달할 수 있다.
데이터 파이프 단위: 프레임 내의 DP로 데이터 셀을 할당하는 기본 단위
데이터 심볼: 프리앰블 심볼이 아닌 프레임 내의 OFDM 심볼 (프레임 시그널링 심볼 및 프레임 에지 심볼은 데이터 심볼에 포함된다.)
DP_ID: 이 8 비트 필드는 SYSTEM_ID에 의해 식별된 시스템 내의 DP 를 고유하게 식별한다.
더미 셀: PLS 시그널링, DP 또는 보조 스트림에 사용되지 않는 나머지 용량을 채우는데 사용되는 의사 랜덤 값을 전달하는 셀
비상 경계 채널(emergency alert channel; EAS): EAS 정보 데이터를 전달하는 프레임의 일부
프레임: 프리앰블로 시작하고 프레임 에지 심볼로 종료하는 물리층 시간 슬롯
프레임 수신 eksdnl: FET를 포함하는 동일 또는 상이한 물리층 프로파일에 속하는 프레임 세트로서, 수퍼 프레임 내에서 8회 반복된다.
고속 정보 채널: 서비스 및 대응 베이스 DP 사이의 맵핑 정보를 전달하는 프레임 내의 논리 채널
FECBLOCK: DP 데이터의 LDPC 인코딩 비트의 세트
FFT 사이즈: 특정 모드에 사용되는 공칭 FFT 사이즈로, 기본 기간((elementary period)(T)의 주기로 표현되는 액티브 심볼 기간(Ts)과 동일하다.
프레임 시그널링 심볼: FFT 사이즈, 보호 구간(guard interval) 및 분산형 파일럿 패턴의 소정의 조합으로 프레임의 시작시에 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼로, PLS 데이터의 일부를 전달한다.
프레임 에지 심볼: FFT 사이즈, 보호 구간(guard interval) 및 분산형 파일럿 패턴의 소정의 조합으로 프레임의 종료시에 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 그룹: 수퍼 프레임 내의 동일한 PHY 프로파일 타입을 갖는 모든 프레임의 세트
미래 확장 프레임: 미래 확장을 위해 사용될 수 있는 수퍼 프레임 내의 물리층 시간 슬롯으로서, 프리앰블로 시작한다.
퓨처캐스트(futurecast) UTB 시스템: 입력이 하나 이상의 MPEG2-TS 또는 IP 또는 일반 스트림(들)이고 출력이 RF 신호인 제안된 물리층 방송 시스템
입력 스트림: 시스템에 의해 엔드 사용자에게 전달되는 서비스의 앙상블을 위한 데이터의 스트림
정상 데이터 심볼: 프레임 시그널링 심볼 및 프레임 에지 심볼을 제외한 데이터 심볼
PHY 프로파일: 해당 수신기가 구현해야 하는 모든 구성의 서브세트
PLS: PSL1 및 PLS2로 구성된 물리층 시그널링 데이터
PLS1: 고정 사이즈, 코딩 및 변조를 갖는 FSS 심볼에서 전달되는 PLS 데이터의 제1 세트로서, PLS2를 디코딩하는데 필요한 파라미터 뿐만 아니라 시스템에 관한 기본 정보를 전달한다.
주(note): 프레임 그룹의 듀레이션을 위해 PLS1 데이터는 일정하게 유지된다.
PLS2: FSS 심볼에서 송신되는 PLS 데이터의 제2 세트로서, 시스템 및 DP에 대한 더 세부적인 PLS 데이터를 전달한다.
PLS2 동적 데이터: 프레임별로 동적으로 변할 수 있는 PLS2 데이터
PLS2 정적 데이터: 프레임 그룹의 듀레이션 동안 정적으로 유지되는 PLS2 데이터
프리앰블 시그널링 데이터: 프리앰블 심볼에 의해 전달되고 시스템의 기본 모드를 식별하는데 사용되는 시그널링 데이터
프리앰블 심볼: 기본 PLS 데이터를 전달하고 프레임의 초기에 위치하는 고정 길이 파일럿 심볼
주: 프리앰블 심볼은 주로 고속 초기 밴드 스캔을 위해 사용되어 시스템 신호, 그 타이밍, 주파수 오프셋 및 FFT 사이즈를 검출한다.
미래 사용을 위해 예약: 현재 문서에서는 정의되지 않지만 미래에 정의될 수 있다.
수퍼 프레임: 8개의 프레임 반복 단위의 세트
시간 인터리빙 블록(TI 블록): 시간 인터리버 메모리의 하나의 용도에 대응하는 시간 인터리빙이 수행되는 셀의 세트
TI 그룹: 특정 DP을 위한 동적 용량 할당이 수행되는 단위로서, 정수, 즉, 동적으로 변하는 수의 XFECBLOCK으로 구성된다.
주: TI 그룹은 하나의 프레임에 직접 맵핑되거나 다수의 프레임에 맵핑될 수 있다. 이것은 하나 이상의 TI 블록을 포함할 수 있다.
타입 1 DP: 모든 DP가 TDM 방식으로 맵핑되는 프레임의 DP
타입 2 DP: 모든 DP가 FDM 방식으로 맵핑되는 프레임의 DP
XFECBLOCK: 하나의 LDPC FECBLOCK의 모든 비트를 전달하는 Ncells 셀의 세트
도 1은 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 송신하는 장치의 구조를 나타내는 도면이다.
본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 송신하는 장치는 입력 포맷팅 블록(1000), BICM(bit interleaved coding & modulation) 블록(1010), 프레임 구조 블록(1020), OFDM(orthogonal frequency division multiplexing) 생성 블록(1030), 시그널링 생성 블록(1040)을 포함할 수 있다. 방송 신호를 송신하는 장치의 각 모듈의 동작을 이하에서 설명한다.
IP 스트림/패킷 및 MPEG2-TS는 메인 입력 포맷이고, 다른 스트림 타입은 일반 스트림으로서 처리된다. 이들 데이터 입력에 더하여, 관리 정보가 입력되어 각 입력 스트림에 대한 해당 대역폭의 스케줄링 및 할당을 제어한다. 하나 또는 다수의 TS 스트림(들), IP 스트림(들) 및/또는 일반 스트림(들) 입력이 동시에 허용된다.
입력 포맷팅 블록(1000)은 각 입력 스트림을 하나 또는 다수의 데이터 파이프(들)로 디멀티플렉스하고, 독립 코딩 및 변조가 데이터 파이프에 적용된다. 데이터 파이프(DP)는 강건함 제어를 위한 기본 단위로, QoS에 영향을 준다. 하나 또는 다수의 서비스(들) 또는 서비스 컴포넌트(들)는 단일 DP에 의해 전달될 수 있다. 입력 포맷팅 블록(1000)의 동작의 세부사항은 후술한다.
데이터 파이프는 서비스 데이터 또는 관련 메타데이터를 전달하는 물리층 내의 논리 채널로, 하나 또는 다수의 서비스(들) 또는 서비스 컴포넌트(들)를 전달할 수 있다.
또한, 데이터 파이프 단위는 프레임 내의 DP에 데이터 셀을 할당하는 기본 유닛이다.
BICM 블록(1010)에서, 패리티 데이터가 에러 정정을 위해 추가되고, 인코딩된 비트 스트림은 복소수값 성상 심볼에 맵핑된다. 심볼은 해당 DP에 사용되는 특정 인터리빙 깊이를 가로질러 인터리빙된다. 어드밴스드 프로파일에 대하여, MIMO 인코딩이 BICM 블록(1010)에서 수행되고 추가의 데이터 경로는 MIMO 송신을 위한 출력에서 더해진다. BICM 블록(1010)의 세부사항은 후술한다.
프레임 빌딩 블록(1020)은 입력 DP의 데이터 셀을 프레임 내의 OFDM 심볼로 맵핑할 수 있다. 맵핑 후, 주파수 인터리빙은 주파수 도메인 다이버시티에 사용되어 특히 주파수 선택 페이딩 채널을 방지한다. 프레임 빌딩 블록(1020)의 동작의 세부사항은 후술한다.
각 프레임의 초기에 프리앰블을 삽입한 후에, OFDM 생성 블록(1030)은 보호 구간으로서 순환 전치(cyclic prefix)를 갖는 종래의 OFDM 변조를 적용할 수 있다. 안테나 공간 다이버시트리를 위하여, 분산형 MISO 방식이 송신기에 적용된다. 또한, PAPR(peak-to-average power reduction) 방식이 시간 도메인에서 수행된다. 유연한 네트워크 계획을 위해, 이 제안은 다양한 FFT 사이즈, 보호 구간 길이 및 해당 파일럿 패턴의 세트를 제공한다.
시그널링 생성 블록(1040)은 각 기능 블록의 동작에 사용되는 물리층 시그널링 정보를 생성할 수 있다. 이 시그널링 정보는 또한 관심있는 서비스가 수신측에서 적절히 회복되도록 송신된다. 시그널링 생성 블록(1040)의 동작의 세부사항은 후술한다.
도 2, 3 및 4는 본 발명의 실시예에 따른 입력 포맷팅 블록(1000)을 나타낸다. 각 도면에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 입력 포맷팅 블록을 나타내는 도면이다. 도 2는 입력 신호가 단일 입력 스트림일 때의 입력 포맷팅 블록을 나타낸다.
도 2에 도시된 입력 포맷팅 블록은 도 1을 참조하여 설명한 입력 포맷팅 블록(1000)의 실시예에 해당한다.
물리층으로의 입력은 하나 또는 다수의 데이터 스트림으로 구성될 수 있다. 각 데이터 스트림은 하나의 DP에 의해 전달된다. 모드 적응 모듈은 들어오는 데이터 스트림을 베이스밴드 프레임(BBF)의 데이터 필드로 슬라이스한다. 시스템은 3가지 타입의 입력 데이터 스트림, 즉, MPEG2-TS, 인터넷 프로토콜(IP) 및 GS(generic stream)를 지원한다. MPEG2-TS는 고정 길이(188 바이트) 패킷으로 특성화되고, 제1 바이트는 싱크(sync) 바이트(0x47)이다. IP 스트림은 IP 패킷 헤더 내에서 시그널링되는 가변 길이 IP 데이터그램 패킷으로 구성된다. 시스템은 IP 스트림을 위한 IPv4 및 IPv6를 지원한다. GS는 캡슐화 패킷 헤더 내에서 시그널링되는 가변 길이 패킷 또는 고정 길이 패킷으로 구성될 수 있다.
(a) 는 신호 DP를 위한 모드 적응 블록(2000) 및 스트림 적응 블록(2010)을 나타내고, (b)는 PLS 신호를 생성하고 처리하는 PLS 생성 블록(2020) 및 PLS 스크램블러(2030)를 나타낸다. 각 블록의 동작을 설명한다.
입력 스트림 스플리터는 입력 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오, 등) 스트림으로 분리한다. 모드 적응 모듈(2010)은 CRC 인코더, BB(baseband) 프레임 슬라이서 및 BB 프레임 헤더 삽입 블록으로 구성된다.
CRC 인코더는 사용자 패킷(UP) 레벨, 즉, CRC-8, CRC-16 및 CRC-32에서 에러 정정을 위한 3가지 타입의 CRC 인코딩을 제공한다. 계산된 CRC 바이트는 UP 후에 첨부된다. CRC-8는 TS 스트림에 사용되고 CRC-32는 IP 스트림에 사용된다. GS 스트림이 CRC 인코딩을 제공하지 않으면, 제안된 CRC 인코딩이 적용되어야 한다.
BB 프레임 슬라이서는 입력을 내부 논리 비트 포맷으로 맵핑한다. 처음 수신된 비트는 MBS인 것으로 정의된다. BB 프레임 슬라이서는 이용가능한 데이터 필드 용량과 동일한 다수의 입력 비트를 할당한다. BBF 페이로드와 동일한 다수의 입력 비트를 할당하기 위하여, UP 패킷 스트림은 BBF의 데이터 필드에 맞도록 슬라이스된다.
BB 프레임 헤더 삽입 블록은 2바이트의 고정 길이 BBF 헤더를 BB 프레임의 앞에 삽입할 수 있다. BBF 헤더는 STUFFI (1 비트), SYNCD(13 비트) 및 RFU(2 비트)로 구성된다. 고정 2바이트 BBF 헤더에 더하여, BBF는 2바이트 BBF 헤더의 끝에 확장 필드(1 또는 3 바이트)를 가질 수 있다.
스트림 적응 블록(2010)은 스터핑(stuffing) 삽입 블록 및 BB 스크램블러로 구성된다.
스터핑 삽입 블록은 스터핑 필드를 BB 프레임의 페이로드에 삽입할 수 있다. 스트림 적응으로의 입력 데이터가 BB 프레임을 채우기에 충분하면, STUFFI는 "0"으로 설정되고 BBF는 스터핑 필드를 갖지 않는다. 그렇지 않으면, STUFFI가 "1"로 설정되고 스터핑 필드가 BBF 헤더 직후에 삽입된다. 스터핑 필드는 2 바이트의 스터핑 필드 헤더 및 가변 사이즈의 스터핑 데이터를 포함한다.
BB 스크램블러는 에너지 분산(energy dispersal)을 위해 완전한 BBF를 스크램블링한다. 스크램블링 시퀀스는 BBF와 동시 발생한다. 스크램블링 시퀀스는 피드백된 시프트 레지스터에 의해 생성된다.
PLS 생성 블록(2020)은 물리층 시그널링(PLS) 데이터를 생성할 수 있다. PLS는 수신기에 물리층 DP를 액세스하는 수단을 제공한다. PLS 데이터는 PLS1 데이터 및 PLS2 데이터로 구성된다.
PLS1 데이터는 고정 사이즈, 코딩 및 변조를 갖는 프레임 내의 FSS 심볼에서 전달되는 PLS 데이터의 제1 세트로서, PLS2 데이터를 디코딩하는데 필요한 파라미터 뿐만 아니라 시스템에 관한 기본 정보를 전달한다. PLS1 데이터는 PLS2 데이터의 수신 및 디코딩을 가능하게 하는데 요구되는 파라미터를 포함하는 기본 송신 파라미터를 제공한다. 또한, PLS1 데이터는 프레임 그룹의 듀레이션 동안 일정하게 유지된다.
PLS2 데이터는 FSS 심볼에서 전송되는 PLS 데이터의 제2 세트로서, 시스템 및 DP에 대한 더 상세한 PLS 데이터를 전달한다. PLS2는 수신기에게 충분한 데이터를 제공하여 원하는 DP를 디코딩하는 파라미터를 포함한다. PLS2 시그널링은 또한 2가지 타입의 파라미터, 즉, PLS2 정적 데이터(PLS2-STAT 데이터) 및 PLS2 동적 데이터(PLS2-DYN 데이터)로 구성된다. PLS2 정적 데이터는 프레임 그룹의 듀레이션 동안 정적으로 남아 있는 PLS2 데이터이고, PLS2 동적 데이터는 프레임별로 동적으로 변할 수 있는 PLS2 데이터이다.
PLS 데이터의 세부사항은 후술한다.
PLS 스크램블러(2030)는 에너지 분산을 위해 생성된 PLS 데이터를 스크램블링할 수 있다.
상술한 블록은 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 입력 포맷팅 블록을 나타내는 도면이다.
도 3에 도시된 입력 포맷팅 블록은 도 1을 참조하여 설명한 입력 포맷팅 블록(1000)의 실시예에 해당한다.
도 3은 입력 신호가 다수의 입력 스트림에 대응할 때 입력 포맷팅 블록의 모드 적응 블록을 나타낸다.
다수의 입력 스트림을 처리하는 입력 포맷팅 블록의 모드 적응 블록은 독립적으로 다수의 입력 스트림을 처리할 수 있다.
도 3을 참조하면, 다수의 입력 스트림을 각각 처리하는 모드 적응 블록은 입력 스트림 스플리터(3000), 입력 스트림 동기화기(3010), 보상 지연 블록(3020), 널(null) 패킷 삭제 블록(3030), 헤드 압축 블록(3040), CRC 인코더(3050), BB 프레임 슬라이서(3060) 및 BB 헤더 삽입 블록(3070)을 포함할 수 있다. 모드 적응 블록의 각 블록을 이하에서 설명한다.
CRC 인코더(3050), BB 프레임 슬라이서(3060) 및 BB 헤더 삽입 블록(3070)의 동작은 도 2를 참조하여 설명한 CRC 인코더, BB 프레임 슬라이서 및 BB 헤더 삽입 블록에 대응하므로 그 설명은 생략한다.
입력 스트림 스플리터(3000)는 입력 TS, IP GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오, 등) 스트림으로 분리할 수 있다.
입력 스트림 동기화기(3010)는 ISSY라 할 수 있다. ISSY는 임의의 입력 데이터 포맷에 대한 일정한 엔드-투-엔드 송신 지연 및 CBR(constant bit rate)을 보장하는 적절한 수단을 제공할 수 있다. ISSY는 항상 TS를 전달하는 다수의 DP의 경우에 사용되고, 선택적으로, GS 스트림을 전달하는 DP에 사용된다.
보상 지연 블록(3020)은 ISSY 정보의 삽입 후에 분리된 TS 패킷 스트림을 지연하여 수신기 내의 추가의 메모리를 요구하지 않고 TS 패킷 재결합 메커니즘을 허용할 수 있다.
널 패킷 삭제 블록(3030)은 TS 입력 스트림 케이스에만 사용된다. 임의의 TS 입력 스트림 또는 분리된 TS 스트림은 CBR TS 스트림에 VBR(variable bit-rate) 서비스를 수용하기 위하여 존재하는 다수의 널 패킷을 가질 수 있다. 이 경우, 불필요한 송신 오버헤드를 피하기 위하여, 널 패킷이 식별되고 송신되지 않는다. 수신기에서, 제거된 널 패킷은 송신시에 삽입된 DNP(deleted null-packet) 카운터를 참조하여 본래에 있던 정확한 장소에 재삽입되어, 일정한 비트 레이트를 보장하고 타임스탬프(PCR) 업데이트에 대한 필요성을 피할 수 있다.
헤드 압축 블록(3040)은 패킷 헤더 압축을 제공하여 TS 또는 IP 입력 스트림에 대한 송신 효율을 증가시킬 수 있다. 수신기가 헤더의 소정 부분에 대한 선험적 정보(a priori information)를 가질 수 있으므로, 이 기지의 정보는 송신기에서 삭제될 수 있다.
전송 스트림에 대하여, 수신기는 싱크-바이트 구성(0x47) 및 패킷 길이(188 바이트)에 관한 선험적 정보를 갖는다. 입력 TS 스트림이 단 하나의 PID를 갖는 콘텐츠를 전달하면, 즉, 하나의 서비스 컴포넌트(비디오, 오디오 등) 또는 서비스 서브 컴포넌트(SVC 베이스층, SVC 인핸스먼트층, MVC 베이스 뷰 또는 MVC 종속 뷰)에 대해서만, TS 패킷 헤더 압축이 (선택적으로) 전송 스트림에 적용될 수 있다. 입력 스트림이 IP 스트림이면, IP 패킷 헤더 압축이 선택적으로 사용된다.
상술한 블록은 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체딜 수 있다.
도 4는 본 발명의 다른 실시예에 따른 입력 포맷팅 블록을 나타내는 도면이다.
도 4에 도시된 입력 포맷팅 블록은 도 1을 참조하여 설명한 입력 포맷팅 블록(1000)의 실시예에 해당한다.
도 4는 입력 신호가 다수의 입력 스트림에 대응할 때 입력 포맷팅 모듈의 스트림 적응 블록을 나타낸다.
도 4를 참조하면, 다수의 입력 스트림을 각각 처리하는 모드 적응 블록은 스케줄러(4000), 1프레임 지연 블록(4010), 스터핑 삽입 블록(4020), 인밴드(in-band) 시그널링(4030), BB 프레임 스크램블러(4040), PLS 생성 블록(4050) 및 PLS 스크램블러(4060)를 포함할 수 있다. 스트림 적응 블록의 각각의 블록을 이하에서 설명한다.
스터핑 삽입 블록(4020), BB 프레임 스크램블러(4040), PLS 생성 블록(4050) 및 PLS 스크램블러(4060)의 동작은 도 2를 참조하여 설명한 스터핑 삽입 블록, BB 스크램블러, PLS 생성 블록 및 PLS 스크램블러에 대응하므로 그 설명은 생략한다.
스케줄러(4000)는 각각의 DP 의 FECBLOCK의 양으로부터 전체 프레임에 걸친 전체 셀 할당을 결정할 수 있다. PLS, EAC 및 FIC에 대한 할당을 포함하여, 스케줄러는 PLS2-DYN 데이터의 값을 생성하고, 이는 프레임의 FSS 내의 인밴드 시그널링 또는 PLS 셀로서 송신된다. FECBLOCK, EAC 및 FIC의 세부사항은 후술한다.
1프레임 지연 블록(4010)은 입력 데이터를 1 송신 프레임만큼 지연시켜 다음 프레임에 관한 스케줄링 정보가 DP로 삽입될 인밴드 시그널링 정보에 대한 현재 프레임을 통해 송신되도록 할 수 있다.
인밴드 시그널링(4030)은 PLS2 데이터의 지연되지 않은 부분을 프레임의 DP로 삽입할 수 있다.
상술한 블록은 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 5는 본 발명의 실시예에 따른 BICM 블록을 나타내는 도면이다.
도 5에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 실시예에 해당한다.
상술한 바와 같이, 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 송신하는 장치는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 제공할 수 있다.
QoS는 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 송신하는 장치에 의해 제공되는 서비스의 특성에 의존하므로, 각 서비스에 대응하는 데이터는 상이한 방식을 통해 처리될 필요가 있다. 따라서, 본 발명의 실시예에 따른 BICM 블록은 SISO, MISO 및 MIMO 방식을 데이터 경로에 각각 대응하는 데이터 파이프에 독립적으로 적용함으로써 그에 입력된 DP 를 독립적으로 처리할 수 있다. 결과적으로, 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 송신하는 장치는 각각의 DP 를 통해 송신되는 각각의 서비스 또는 서비스 컴포넌트에 대한 QoS를 제어할 수 있다.
(a) 는 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유된 BICM 블록을 나타내고, (b)는 어드밴스드 프로파일의 BICM 블록을 나타낸다.
베이스 프로파일 및 핸드헬드 프로파일에 의해 공유된 BICM 블록 및 어드밴스드 프로파일에 의해 공유된 BICM 블록은 각 DP 를 처리하는 복수의 처리 블록을 포함할 수 있다.
베이스 프로파일 및 핸드헬드 프로파일을 위한 BICM 블록 및 어드밴스드 프로파일을 위한 BICM 블록의 각각의 처리 블록을 이하에서 설명한다.
베이스 프로파일 및 핸드헬드 프로파일을 위한 BICM 블록의 처리 블록(5000)은 데이터 FEC 인코더(5010), 비트 인터리버(5020), 성상 맵퍼(5030), SSD(signal space diversity) 인코딩 블록(5040) 및 시간 인터리버(5050)를 포함할 수 있다.
데이터 FEC 인코더(5010)는 입력 BBF에 대하여 FEC 인코딩을 수행하여 아우터 코딩(BCH) 및 이너 코딩(LDPC)를 이용하여 FECBLOCK 절차를 생성할 수 있다. 아우터 코딩(BCH)는 선택적인 코딩 방법이다. 데이터 FEC 인코더(5010)의 동작의 세부사항은 후술한다.
비트 인터리버(5020)는 데이터 FECT 인코더(5010)의 출력을 인터리빙하여 효율적으로 구현가능한 구조를 제공하면서 LDPC 코드 및 변조 방식의 조합으로 최적화된 성능을 달성할 수 있다. 비트 인터리버(5020)의 동작의 세부사항은 후술한다.
성상 맵퍼(5030)는 QPSK, QAM-16, 불균일 QAM(NUQ-64, NUQ-256, NUQ-1024) 또는 불균일 성상(NUC-16, NUC-64, NUC-256, NUC-1024)을 이용하여 베이스 및 핸드헬드 프로파일 내의 비트 인터리버(5020)로부터의 각 셀 워드 및 어드밴스드 프로파일 내의 셀-워드 디멀티플렉서(5010-1)로부터의 셀 워드를 변조하여 파워 정규화 성상 포인트를 제공할 수 있다. 이 성상 맵핑은 DP 에 대해서만 적용된다. QAM-16 및 NUQ가 방형(square shaped)이지만 NUC는 임의의 형상을 갖는다. 각각의 성상이 90도의 임의의 배수로 회전하면, 회전된 성상은 정확히 본래의 성상과 중첩한다. 이 "회전-감각(rotation-sense) 대칭 특성은 실수 성분 및 허수 성분의 평균 파워 및 용량이 서로 같아지게 한다. NUQ 및 NUC는 각 코드 레이트에 대하여 특별히 정의되고 사용되는 특정한 하나가 PLS2 데이터에서 제출된 파라미터(DP_MOD)에 의해 시그널링된다.
SSD 인코딩 블록(5040)은 2(2D), 3(3D) 및 4(4D) 차원으로 셀을 프리코딩하여 상이한 페이딩 조건 하에서 수신 강건함을 증가시킬 수 있다.
시간 인터리버(5050)는 DP 레벨에서 동작할 수 있다. 시간 인터리빙(TI)의 파라미터는 각 DP 에 대하여 상이하게 설정될 수 있다. 시간 인터리버(5050)의 동작의 세부사항은 후술한다.
어드밴스드 프로파일을 위한 BICM 블록의 처리 블록(5000-1)은 데이터 FEC 인코더, 비트 인터리버, 성상 맵퍼 및 시간 인터리버를 포함할 수 있다. 그러나, 처리 블록(5000-1)은 처리 블록(5000)와 구별되며, 셀-워드 디멀티플렉서(5010-1) 및 MIMO 인코딩 블록(5020-1)을 더 포함한다.
또한, 처리 블록(5000-1)의 데이터 FEC 인코더, 비트 인터리버, 성상 맵퍼 및 시간 인터리버의 동작은 상술한 데이터 FEC 인코더(5010), 비트 인터리버(5020), 성상 맵퍼(5030) 및 시간 인터리버(5050)에 대응하므로 그 설명은 생략한다.
셀-워드 디멀티플렉서(5010-1)는 어드밴스드 프로파일의 DP에 사용되어 단일 셀-워드 스트림을 MIMO 처리를 위한 듀얼 셀-워드 스트림으로 분리한다. 셀-워드 디멀티플렉서(5010-1)의 동작의 세부사항은 후술한다.
MIMO 인코딩 블록(5020-1)은 MIMO 인코딩 방식을 이용하여 셀-워드 디멀티플렉서(5010-1)의 출력을 처리할 수 있다. MIMO 인코딩 방식은 방송 신호 송신을 위해 최적화되었다. MIMO 기술은 MIMO 기술은 용량을 증가시키는 우수한 방식이지만 채널 특성에 의존한다. 특히, 브로드캐스팅에 대하여, 상이한 신호 전파 특성에 의해 유발된 2개의 안테나 사이의 수신된 신호 파워의 차 또는 채널의 강한 LOS 성분은 MIMO로부터 용량 이득을 얻기 어렵게 만들 수 있다. 제안된 MIMO 인코딩 방식은 MIMO 출력 신호 중의 하나의 회전 기반 프리코딩 및 위상 랜덤화를 이용하여 이 문제를 극복한다.
MIMO 인코딩은 송신기 및 수신기에서 적어도 2개의 안테나를 필요로 하는 2X2 MIMO 시스템을 목적으로 할 수 있다. 이 제안에서 2개의 MIMO 인코딩 모드, 즉, FR-SM(full-rate spatial multiplexing) 및 FRFD-SM(full-rate full-diversity spatial multiplexing)가 정의된다. FR-SM 인코딩은 수신기측에서 비교적 작은 복잡도 증가와 함께 용량 증가를 제공하지만, FRFD-SM 인코딩은 수신기측에서 큰 복잡도 증가와 함께 용량 증가 및 추가의 다이버시티 이득을 제공한다. 제안된 MIMO 인코딩 방식은 안테나 극성 구성에 대한 제한을 갖지 않는다.
MIMO 처리는 어드밴스드 프로파일 프레임을 위해 요구될 수 있고, 이는 어드밴스드 프로파일 프레임 내의 모든 DP가 MIMO 인코더에 의해 처리되는 것을 의미한다. MIMO 처리는 DP 레벨에서 적용될 수 있다. 성상 맵퍼 출력(constellation mapper output)(NUQ)의 쌍(e1,i 및 e2,i)은 MIMO 인코더의 입력으로 공급될 수 있다. MIMO 인코더 출력의 쌍(g1,i 및 g2,i)은 각각의 TX 안테나의 OFDM 심볼(l) 및 동일 캐리어(k)에 의해 송신될 수 있다.
상술한 블록은 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타내는 도면이다.
도 6에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 실시예에 해당한다.
도 6은 물리층 시그널링(PLS), 비상 경계 채널(EAC) 및 고속 정보 채널(FIC)의 보호를 위한 BICM 블록을 나타낸다. EAC는 EAS 정보를 전달하는 프레임의 일부이고 FIC는 서비스 및 해당 베이스 DP 사이의 맵핑 정보를 전달하는 프레임 내의 논리 채널이다. EAC 및 FIC의 세부사항은 후술한다.
도 6을 참조하면, PLS, EAC 및 FIC의 보호를 위한 BICM 블록은 PLS FEC 인코더(6000), 비트 인터리버(6010), 성상 맵퍼(6020) 및 타임 인터리버(6030)를 포함할 수 있다.
또한, PLS FEC 인코더(6000)는 스크램블러, BCH 인코딩/제로 삽입 블록, LDPC 인코딩 블록 및 LDPC 패리터 펑쳐링 블록을 포함할 수 있다. BICM 블록의 각 블록을 이하에서 설명한다.
PLS FEC 인코더(6000)는 스크램블링된 PLS 1/2 데이터, EAC 및 FIC 섹션을 인코딩할 수 있다.
스크램블러는 BCH 인코딩 및 단축 및 펑쳐링된 LDPC 인코딩 전에 PLS1 데이터 및 PLS2 데이터를 스크램블링할 수 있다.
BCH 인코딩/제로 삽입 블록은 PLS 보호를 위해 단축된 BCH 코드를 이용하여 스크램블링된 PLS 1/2 데이터에 대하여 아우터 인코딩을 수행하고 BCH 인코딩 후 제로 비트를 삽입할 수 있다. PLS1 데이터에 대해서만, LDPC 인코딩 전에 제로 삽입의 출력 비트가 퍼뮤팅(permute)될 수 있다.
LDPC 인코딩 블록은 LDPC 코드를 이용하여 BCH 인코딩/제로 삽입 블록의 출력을 인코딩할 수 있다. 완전한 코딩 블록(Cldpc)을 생성하기 위하여, 패리티 비트(Pldpc)가 각각의 제로 삽입 PLS 정보 블록(Ildpc)로부터 조직적으로 인코딩되고 그 후 첨부된다.
PLS1 및 PLS2에 대한 LDPC 코드 파라미터는 다음의 표 4와 같다.
LDPC 패리티 펑쳐링 블록은 PLS1 데이터 및 PLS2 데이터에 대하여 펑쳐링을 수행할 수 있다.
PLS1 데이터 보호에 단축이 적용되면, 임의의 LDPC 패리티 비트는 LDPC 인코딩 후에 펑쳐링된다. 또한, PLS2 데이터 보호를 위해, PLS2의 LDPC 패리티 비트는 LDPC 인코딩 후에 펑쳐링된다. 이들 펑쳐링된 비트는 송신되지 않는다.
비트 인터리버(6010)는 각각 단축 및 평쳐링된 PLS1 데이터 및 PLS2 데이터를 인터리빙한다.
성상 맵퍼(6020)는 비트 인터리빙된 PLS1 데이터 및 PLS2 데이터를 성상에 맵핑할 수 있다.
시간 인터리버(6030)는 맵핑된 PLS1 데이터 및 PLS2 데이터를 인터리빙할 수 있다.
상술한 블록은 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록을 나타내는 도면이다.
도 7에 도시된 프레임 빌딩 블록은 도 1을 참조하여 설명한 프레임 빌딩 블록(1020)의 실시예에 해당한다.
도 7을 참조하면, 프레임 빌딩 블록은 지연 보상 블록(7000), 셀 맵퍼(7010) 및 주파수 인터리버(7020)를 포함할 수 있다. 프레임 빌딩 블록의 각각의 블록을 이하에서 설명한다.
지연 보상 블록(7000)은 데이터 파이프 및 대응 PLS 데이터 간의 타이밍을 조절하여 송신단에서 시간이 함께 맞추어지도록 보장할 수 있다. PLS 데이터는 입력 포맷팅 블록 및 BICM 블록에 의해 유발된 데이터 파이프의 지연을 처리함으로써 데이터 파이프와 동일한 양만큼 지연된다. BICM 블록의 지연은 주로 시간 인터리버(5050)에 의한다. 인밴드 시그널링 데이터가 다음의 TI 그룹의 정보를 전달하여 시그널링될 DP 보다 하나의 프레임만큼 빠르게 전달된다. 따라서, 지연 보상 블록은 인밴드 시그널링 데이터를 지연한다.
셀 맵퍼(7010)는 PLS, EAC, FIC, DP, 보조 스트림 및 더미 셀을 프레임 내의 OFDM 심볼의 액티브 캐리어로 맵핑할 수 있다. 셀 맵퍼(7010)의 기본 기능은, 만약에 있다면, DP, PLS 셀 및 EAC/FIC 셀의 각각에 대하여 TI에 의해 생성된 데이터 셀을 프레임 내의 OFDM 심볼의 각각에 대응하는 액티브 OFDM 셀의 어레이로 맵핑하는 것이다. 서비스 시그널링 데이터(PSI(program specific information)/SI))는 데이터 파이프에 의해 개별적으로 모아 전송될 수 있다. 셀 맵퍼는 스케줄러에 의해 생성된 동적 정보 및 프레임 구조의 구성에 따라 동작한다. 프레임의 세부사항은 후술한다.
주파수 인터리버(7020)는 셀 맵퍼(7010)로부터 수신된 데이터 셀을 랜덤하게 인터리빙하여 주파수 다이버시티를 제공할 수 있다. 또한, 주파수 인터리버(7020)는 상이한 인터리빙 시드(interleaving-seed) 순서를 이용하여 2개의 순차적인 OFDM 심볼로 구성되는 OFDM 심볼 쌍에 대하여 동작하여 단일 프레임 내의 최대 인터리빙 이득을 얻을 수 있다. 주파수 인터리버(7020)의 동작의 세부사항은 후술한다.
상술한 블록은 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 8은 본 발명의 실시예에 따른 OFDM 생성 블록을 나타내는 도면이다.
도 8에 도시된 OFDM 생성 블록은 도 1을 참조하여 설명한 OFDM 생성 블록(1030)의 실시예에 해당한다.
OFDM 생성 블록은 프레임 빌딩 블록에 의해 생성된 셀에 의해 OFDM 캐리어를 변조하고, 파일럿을 삽입하고, 송신될 시간 도메인 신호를 생성한다. 또한, 이 블록은 순차적으로 보호 구간을 삽입하고 PAPR(peak-to-average power ratio) 감소 처리를 적용하여 최종 RF 신호를 생성한다.
도 8을 참조하면, 프레임 빌딩 블록은 파일럿 및 예약 톤 삽입 블록(8000), 2D-eSFN 인코딩 블록(8010), IFFT(inverse fast Fourier transform) 블록(8020), PAPR 감소 블록(8030), 보호 구간 삽입 블록(8040), 프리앰블 삽입 블록(8050), 다른 시스템 삽입 블록(8060) 및 DAC 블록(8070)을 포함할 수 있다. 프레임 빌딩 블록의 각각의 블록을 이하에서 설명한다.
파일럿 및 예약 톤 삽입 블록(8000)은 파일럿 및 예약 톤을 삽입할 수 있다.
OFDM 심볼 내의 다양한 셀은 파일럿으로 알려진 기준 정보로 변조되고, 파일럿은 수신기에서 선험적으로 알려진 송신 값을 갖는다. 파일럿 셀의 정보는 분산된 파일럿, 반복 파일럿(continual pilot), 에지 파일럿, FSS(frame signaling symbol) 파일럿 및 FES(frame edge symbol) 파일럿으로 구성된다. 각각의 파일럿은 파일럿 타입 및 파일럿 패턴에 따라 특정 부스팅 파워 레벨에서 송신된다. 파일럿 정보의 값은 임의의 주어진 심볼 상의 각각의 송신된 캐리어에 대하여 일련의 값인 기준 시퀀스로부터 도출된다. 파일럿은 프레임 동기화, 주파수 동기화, 시간 동기화, 채널 추정 및 송신 모드 식별에 사용될 수 있고, 또한 위상 잡음을 팔로윙(following)하는데 사용될 수 있다.
기준 시퀀스로부터 취해진 기준 정보는 프레임의 프리앰블, FSS 및 FES를 제외한 모든 심볼에서 분산된 파일럿 셀에서 송신된다. 반복 파일럿은 프레임의 모든 심볼에 삽입된다. 반복 파일럿의 수와 위치는 FFT 사이즈 및 분산된 파일럿 패턴에 의존한다. 에지 캐리어는 프리앰블 심볼을 제외한 모든 심볼 내의 에지 파일럿이다. 이들은 스펙트럼의 에지까지 주파수 보간을 허용하기 위하여 삽입된다. FSS 파일럿은 FSS(들)에 삽입되고 FES 파일럿은 FES에 삽입된다. 이들은 프레임의 에지까지 시간 보간을 허용하기 위하여 삽입된다.
본 발명의 실시예에 따른 시스템은 SFN 네트워크를 지원하고, 분산형 MISO 방식은 선택적으로 매우 강건한 송신 모드를 지원하는데 사용된다. 2D-eSFN은 다수의 TX 안테나를 이용하는 분산형 MISO 방식이고, 각각의 TX 안테나는 SFN 네트워크 내의 상이한 송신측에 배치된다.
2D-eSFN 인코딩 블록(8010)은, SFN 구성에서 시간 및 주파수 다이버시티를 생성하기 위하여, 2D-eSFN 처리를 수행하여 다수의 송신기로부터 송신된 신호의 위상을 왜곡할 수 있다. 그러므로, 오랜 시간 동안의 낮은 플랫 페이딩 또는 깊은 페이딩에 의한 버스트 에러가 완화될 수 있다.
IFFT 블록(8020)은 OFDM 변조 방식을 이용하여 2D-eSFN 인코딩 블록(8010)으로부터의 출력을 변조할 수 있다. 파일럿으로서 (또는 예약 톤으로서) 지정되지 않은 데이터 심볼 내의 임의의 셀은 주파수 인터리버로부터의 데이터 셀 중의 하나를 전달한다. 셀은 OFDM 캐리어에 맵핑된다.
PAPR 감소 블록(8030)은 시간 도메인 내의 다양한 PAPR 감소 알고리즘을 이용하여 입력 신호에 대한 PAPR 감소를 수행할 수 있다.
보호 구간 삽입 블록(8040)은 보호 구간을 삽입할 수 있고, 프리앰블 삽입 블록(8050)은 신호의 앞에 프리앰블을 삽입할 수 있다. 프리앰블의 구조의 세부사항은 후술한다. 다른 시스템 삽입 블록(8060)은 시간 도메인에서 복수의 방송 송수신 시스템의 신호를 멀티플렉싱하여 방송 서비스를 제공하는 2개 이상의 상이한 방송 송신/수신 시스템의 데이터가 동일한 RF 신호 대역폭에서 동시에 송신될 수 있다. 이 경우, 2개 이상의 상이한 방송 송수신 시스템은 상이한 방송 서비스를 제공하는 시스템을 지칭한다. 상이한 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 지칭한다. 각각의 방송 서비스와 관련된 데이터는 상이한 프레임을 통해 송신될 수 있다.
DAC 블록(8070)은 입력 디지털 신호를 아날로그 신호르 변환하고 아날로그 신호를 출력할 수 있다. DAC 블록(8070)으로부터 출력된 신호는 물리층 프로파일에 따라 다수의 출력 안테나를 통해 송신될 수 있다. 본 발명의 실시예에 따른 TX 안테나는 수직 또는 수평 극성(polarity)을 가질 수 있다.
상술한 블록은 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 9는 본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 수신하는 장치의 구조를 나타내는 도면이다.
본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 수신하는 장치는 도 1을 참조하여 설명한 미래의 방송 서비스를 위해 방송 신호를 송신하는 장치에 대응할 수 있다.
본 발명의 실시예에 따라 미래의 방송 서비스를 위한 방송 신호를 수신하는 장치는 동기화 및 복조 모듈(9000), 프레임 파싱 모듈(9010), 디맵핑 및 디코딩 모듈(9020), 출력 프로세서(9030) 및 시그널링 디코딩 모듈(9040)을 포함할 수 있다. 방송 신호를 수신하는 장치의 각 모듈의 동작을 이하에서 설명한다.
동기화 및 복조 모듈(9000)은 m개의 Rx 안테나를 통해 입력 신호를 수신하고 방송 신호를 수신하는 장치에 대응하는 시스템에 대하여 신호 검출 및 동기화를 수행하고 방송 신호를 송신하는 장치에 의해 수행되는 절차의 역 절차에 대응하는 복조를 수행할 수 있다.
프레임 파싱 모듈(9100)은 입력 신호 프레임을 파싱하고 사용자에 의해 선택된 서비스가 송신되는 데이터를 추출할 수 있다. 방송 신호를 송신하는 장치가 인터리빙을 수행하면, 프레임 파싱 모듈(9100)은 인터리빙의 역 절차에 대응하는 디인터리빙을 수행할 수 있다. 이 경우, 추출될 필요가 있는 신호 및 데이터의 위치는 시그널링 디코딩 모듈(9400)로부터 출력된 데이터를 디코딩하여 방송 신호를 송신하는 장치에 의해 생성된 시그널링 정보를 회복함으로써 얻어질 수 있다.
디맵핑 및 디코딩 모듈(9200)은 입력 신호를 비트 도메인 데이터로 변환한 후 필요에 따라 디인터리빙할 수 있다. 디맵핑 및 디코딩 모듈(9200)은 송신 효율을 위해 적용된 맵핑에 대하여 디맵핑을 수행하고 디코딩을 통해 송신 채널에 대하여 생성된 에러를 정정할 수 있다. 이 경우, 디맵핑 및 디코딩 모듈(9200)은 시그널링 디코딩 모듈(9400)로부터 출력된 데이터를 디코딩함으로써 디맵핑 및 디코딩에 필요한 송신 파라미터를 얻을 수 있다.
출력 프로세서(9300)는 방송 신호를 송신하여 송신 효율을 개선하는 장치에 의해 적용되는 다양한 압축/신호 처리 절차의 역 절차를 수행할 수 있다. 이 경우, 출력 프로세서(9300)는 시그널링 디코딩 모듈(9400)로부터 출력된 데이터로부터 필요한 제어 정보를 얻을 수 있다. 출력 프로세서(8300)의 출력은 방송 신호를 송신하는 장치로 입력되는 신호에 대응하고 MPEG-TS, IP 스트림(v4 또는 v6) 및 일반 스트림일 수 있다.
시그널링 디코딩 모듈(9400)은 동기화 및 복조 모듈(9000)에 의해 복조된 신호로부터 PLS 정보를 얻을 수 있다. 상술한 바와 같이, 프레임 파싱 모듈(9100), 디맵핑 및 디코딩 모듈(9200) 및 출력 프로세서(9300)는 시그널링 디코딩 모듈(9400)로부터 출력된 데이터를 이용하여 그 기능을 실행할 수 있다.
도 10은 본 발명의 실시예에 따른 프레임 구조를 나타내는 도면이다.
도 10은 수퍼프레임 내의 프레임 타입 및 FRU의 예시적인 구성을 나타낸다. (a) 본 발명의 실시예에 따른 수퍼 프레임을 나타내고, (b)는 본 발명의 실시예에 따른 FRU(frame repetition unit)를 나타내고, (c)는 FRU 내의 가변 PHY 프로파일의 프레임을 나타내고, (d)는 프레임의 구조를 나타낸다.
수퍼 프레임은 8개의 FRU로 구성될 수 있다. FRU는 프레임의 TDM을 위한 기본 멀티플렉싱 단위이고 수퍼프레임 내에서 8번 반복된다.
FRU 내의 각 프레임은 PHY 프로파일(베이스, 핸드헬드, 어드밴스드) 또는 FET 중의 하나에 속한다. FRU 내의 프레임의 최대 허용수는 4이고 주어진 PHY 프로파일은 FRU(예를 들어, 베이스, 베이스, 핸드헬드, 어드밴스드)에서 0배 내지 4배까지의 임의의 횟수만큼 나타날 수 있다. PHY 프로파일 정의는 필요하다면 프리앰블 내의 PHY_PROFILE의 예약 값을 이용하여 확장될 수 있다.
FET 부분은 포함된다면 FRU의 끝에 삽입된다. FET가 FRU에 포함되면, 수퍼 프레임에서 FET의 최소수는 8이다. FET 부분이 서로 인접하는 것은 추천되지 않는다.
하나의 프레임은 또한 다수의 OFDM 심볼 및 프리앰블로 분리된다. (d)에 도시된 바와 같이, 프레임은 프리앰블, 하나 이상의 프레임 시그널링 심볼(FSS), 정상 데이터 심볼 및 프레임 에지 심볼(FES)을 포함한다.
프리앰블은, 고속 퓨어캐스트 UTB 시스템 신호 검출이 가능하고 신호위 효율적인 송수신을 위한 기본 송신 파라미터의 세트를 제공하는 특수 심볼이다. 프리앰블의 세부 설명은 후술한다.
FSS(들)의 주요 목적은 PLS 데이터를 전달하는 것이다. 고속 동기화 및 채널 추정 및 PLS 데이터의 고속 디코딩을 위해, FSS는 정상 데이터 심볼보다 더 밀집한 파일럿 패턴을 갖는다. FES는 정확히 FSS와 동일한 파일럿을 갖고, 이는 FES 직전의 심볼에 대하여 외삽하지 않고 FES 내의 주파수 전용 보간 및 시간 보간을 가능하게 한다.
도 11은 본 발명의 실시예에 따른 프레임의 시그널링 계층 구조를 나타내는 도면이다.
도 11은 3개의 주요 부분, 즉, 프리앰블 시그널링 데이터(11000), PLS1 데이터(11010) 및 PLS2 데이터(11020)로 분리된 시그널링 계층 구조를 나타낸다. 모든 프레임에서 프리앰블 심볼에 의해 전달되는 프리앰블의 목적은 그 프레임의 송신 타입 및 기본 송신 파라미터를 지시하는 것이다. PLS1은 수신기가 PLS2 데이터를 액세스 및 디코딩하도록 하고, 이는 관심있는 DP를 액세스하는 파라미터를 포함한다. PLS2는 모든 프레임에서 전달되고 2개의 주요 부분, 즉, PLS2-STAT 데이터 및 PLS2-DYN 데이터로 분리된다. PLS2 데이터의 정적 및 동적 부분은 필요하면 패딩이 뒤따른다.
도 12는 본 발명의 실시예에 따른 프리엠블 시그널링 데이터를 나타내는 도면이다.
프리앰블 시그널링 데이터는 프레임 구조 내에서 수신기가 PLS 데이터를 액세스하고 DP를 트레이싱하도록 하는데 필요한 정보의 21 비트를 전달한다. 프리앰블 시그널링의 세부사항은 다음과 같다.
PHY_PROFILE: 이 3 비트 필드는 현재 프레임의 PHY 프로파일 타입을 나타낸다. 상이한 PHY 프로파일 타입의 맵핑은 이하 표 5에 주어진다.
| 값 | PHY 프로파일 |
| 000 | 베이스 프로파일 |
| 001 | 핸드헬드 프로파일 |
| 010 | 어드밴스드 프로파일 |
| 011-110 | 예약 |
| 111 | FET |
FFT_SIZE: 이 2 비트 필드는 이하의 표 6에 기재된 바와 같이 프레임 그룹 내의 현재 프레임의 FFT 사이즈를 나타낸다.
| 값 | FFT 사이즈 |
| 00 | 8K FFT |
| 01 | 16K FFT |
| 10 | 32K FFT |
| 11 | 예약 |
GI_FRACTION: 이 3 비트 필드는 이하의 표 7에 기재된 바와 같이 현재의 수퍼 프레임 내의 보호 구간 분수(fraction) 값을 나타낸다.
| 값 | GI_FRACTION |
| 000 | 1/5 |
| 001 | 1/10 |
| 010 | 1/20 |
| 011 | 1/40 |
| 100 | 1/80 |
| 101 | 1/160 |
| 110-111 | 예약 |
EAC_FLAG: 이 1 비트 필드는 EAC가 현재의 프레임에 제공되는지를 나타낸다. 이 필드가 "1"로 설정되면, EAS(emergency alert service)가 현재의 프레임에서 제공된다. 이 필드가 "0"으로 설정되면, EAS가 현재의 프레임에서 전달되지 않는다. 이 필드는 수퍼 프레임 내에서 동적으로 스위칭될 수 있다.
PILOT_MODE: 이 1 비트 필드는 프로파일 모드가 현재의 프레임 그룹 내의 현재의 프레임에 대하여 모바일 모드인지 고정 모드인지를 지시한다. 이 필드가 "0"로 설정되면, 모바일 파일럿 모드가 사용된다. 필드가 "1"로 설정되면, 고정 파일럿 모드가 사용된다.
PAPR_FLAG: 이 1 비트 필드는 PAPR 감소가 현재의 프레임 그룹 내의 현재의 프레임에 사용되는지를 지시한다. 이 필드가 "1"로 설정되면, PAPR 감소에 톤 예약(tone reservation)이 사용된다. 이 필드가 "0"으로 설정되면, PAPR 감소가 사용되지 않는다.
FRU_CONFIGURE: 이 3 비트 필드는 현재의 수퍼 프레임 내에 존재하는 FRU(frame repetition unit)의 PHY 프로파일 타입 구성을 나타낸다. 현재의 수퍼 프레임에서 전달되는 모든 프로파일 타입은 현재의 수퍼 프레임 내의 모든 프레임 내의 이 필드에서 식별된다. 3 비트 필드는 이하의 표 8에 도시된 바와 같이 각 프로파일에 대한 상이한 정의를 갖는다.
| 현재의 PHY_PROFILE="000" (베이스) | 현재의 PHY_PROFILE="001" (핸드헬드) | 현재의 PHY_PROFILE="010" (어드밴스드) | 현재의 PHY_PROFILE="111" (FET) | |
| FRU_CONFIGURE=000 | 베이스 프로파일만 존재 | 핸드헬드 프로파일만 존재 | 어드밴스드 프로파일만이 존재 | FET만이 존재 |
| FRU_CONFIGURE=1XX | 핸드헬드 프로파일이 존재 | 베이스 프로파일이 존재 | 베이스 프로파일이 존재 | 베이스 프로파일이 존재 |
| FRU_CONFIGURE=X1X | 어드밴스드 프로파일이 존재 | 어드밴스드 프로파일이 존재 | 핸드헬드 프로파일이 존재 | 핸드헬드 프로파일이 존재 |
| FRU_CONFIGURE=XX1 | FET가 존재 | FET가 존재 | FET가 존재 | 어드밴스드 프로파일이 존재 |
RESERVED: 이 7 비트 필드가 미래의 사용을 위해 예약된다.
도 13은 본 발명의 실시예에 따른 PLS1 데이터를 나타내는 도면이다.
PLS1 데이터는 PLS2의 수신 및 디코딩을 가능하게 하는데 필요한 파라미터를 포함하는 기본 송신 파라미터를 제공한다. 상술한 바와 같이, PLS1 데이터는 하나의 프레임 그룹의 전체 듀레이션 동안 변경되지 않는다. PLS1 데이터의 시그널링 필드의 상세한 정의는 다음과 같다.
PREAMBLE_DATA: 이 20 비트 필드는 EAC_FLAG를 제외한 프리앰블 시그널링 데이터의 사본이다.
NUM_FRAME_FRU: 이 2 비트 필드는 FRU당 프레임의 수를 나타낸다.
PAYLOAD_TYPE: 이 3 비트 필드는 프레임 그룹에서 전달되는 페이로드 데이터의 포맷을 지시한다. PAYLOAD_TYPE은 표 9에 도시된 바와 같이 시그널링된다.
| 값 | 페이로드 타입 |
| 1XX | TS 스트림이 송신됨 |
| X1X | IP 스트림이 송신됨 |
| XX1 | GS 스트림이 송신됨 |
NUM_FSS: 이 2 비트 필드는 현재의 프레임 내의 FSS 심볼의 수를 나타낸다.
SYSTEM_VERSION: 이 8 비트 필드는 송신된 신호 포맷의 버전을 나타낸다. SYSTEM_VERSION은 2개의 4 비트 필드, 즉 메이저 버전 및 마이너 버전으로 분리된다.
메이저 버전: SYSTEM_VERSION 필드의 MSB 4 비트는 메이저 버전 정보를 나타낸다. 메이저 버전 필드의 변화는 비-하위-호환(non-backward-compatible) 변화를 나타낸다. 디폴트 값은 "0000"이다. 이 표준에 기재된 버전에서, 값은 "0000"으로 설정된다.
마이너 버전: SYSTEM_VERSION의 LSB 4 비트는 마이너 버전 정보를 나타낸다. 마이너 버전 필드의 변화는 하위 호환성이다.
CELL_ID: 이것은 ATSC 네트워크에서 지리적인 셀을 고유하게 식별하는 16 비트 필드이다. ATSC 셀 커버리지 영역은 퓨어캐스트 UTB 시스템에 사용되는 주파수의 수에 의존하여 하나 이상의 주파수로 구성될 수 있다. CELL_ID의 값이 알려져 있지 않거나 특정되지 않으면, 이 필드는 "0"으로 설정된다.
NETWORK_ID: 이것은 현재의 ATSC 네트워크를 고유하게 식별하는 16 비트 필드이다.
SYSTEM_ID: 이 16 비트 필드는 ATSC 네트워크 내의 퓨어캐스트 UTB 시스템을 고유하게 식별한다. 퓨어캐스트 UTB 시스템은 입력이 하나 이상의 입력 스트림(TS, IP, GS)이고 출력이 RF 신호인 지상파 방송 시스템이다. 퓨어캐스트 UTB 시스템은 만약 있다면 하나 이상의 PHY 프로파일 및 FET를 전달한다. 동일한 퓨어캐스트 UTB 시스템은 상이한 입력 스트림을 전달할 수 있고 상이한 지리적 영역에서 상이한 RF 주파수를 사용하여 로컬 서비스 삽입을 허용한다. 프레임 구조 및 스케줄링은 하나의 장소에서 제어되고 퓨어캐스트 UTB 시스템 내에서 모든 송신에 대하여 동일하다. 하나 이상의 퓨어캐스트 UTB 시스템은 모두 동일한 물리층 구조 및 구성을 갖는다는 것을 의미하는 동일한 SYSTEM_ID를 가질 수 있다.
다음의 루프는 각 프레임 타입의 FRU 구성 및 길이를 지시하는데 사용되는 FRU_PHY_PROFILE, FRU_FRAME_LENGTH, FRU_GI_FRACTION 및 RESERVED로 구성된다. 루프 사이즈는 고정되어 4개의 PHY 프로파일(FET를 포함)이 FRU 내에서 시그널링된다. NUM_FRAME_FRU가 4보다 작으면, 사용되지 않은 필드는 제로로 채워진다.
FRU_PHY_PROFILE: 이 3 비트 필드는 연관된 FRU의 (i+1)번째 (i는 루프 인덱스이다) 프레임의 PHY 프로파일 타입을 나타낸다. 이 필드는 표 8에 도시된 바와 같이 동일한 시그널링 포맷을 사용한다.
FRU_FRAME_LENGTH: 이 2 비트 필드는 연관된 FRU의 (i+1)번째 프레임의 길이를 나타낸다. FRU_GI_FRACTION과 함께 FRU_FRAME_LENGTH를 이용하여, 프레임 듀레이션의 정확한 값이 얻어질 수 있다.
FRU_GI_FRACTION: 이 3 비트 필드는 연관된 FRU의 (i+1)번째 프레임의 보호 구간 분수 값을 나타낸다. FRU_GI_FRACTION은 표 7에 따라 시그널링된다.
RESERVED: 이 4 비트 필드가 미래의 사용을 위해 예약된다.
다음의 필드는 PLS2 데이터를 디코딩하는 파라미터를 제공한다.
PLS2_FEC_TYPE: 이 2 비트 필드는 PLS2 보호에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링된다. LDPC 코드의 세부사항은 후술한다.
| 콘텐츠 | PLS2 FEC 타입 |
| 00 | 4K-1/4 및 7K-3/10 LDPC 코드 |
| 01-11 | 예약 |
PLS2_MOD: 이 3 비트 필드는 PLS2에 의해 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링된다.
| 값 | PLS2_MODE |
| 000 | BPSK |
| 001 | QPSK |
| 010 | QAM-16 |
| 011 | NUQ-64 |
| 100-111 | 예약 |
PLS2_SIZE_CELL: 이 15 비트 필드는 현재의 프레임 그룹에서 전달되는 PLS2에 대한 풀 코딩 블록(full coded blocks)의 모음(collection)의 사이즈(QAM 셀의 수로서 특정됨)(Ctotal_partial_block)를 나타낸다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_STAT_SIZE_BIT: 이 14 비트 필드는 현재의 프레임 그룹에 대한 PLS2-STAT의 비트 사이즈를 나타낸다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_DYN_SIZE_BIT: 이 14 비트 필드는 현재의 프레임 그룹에 대한 PLS2-DYN의 비트 사이즈를 나타낸다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_REP_FLAG: 이 1 비트 플래그는 현재의 프레임 그룹에서 PLS2 반복 모드가 사용되는지를 나타낸다. 이 필드가 값 "1"로 설정되면, PLS2 반복 모드가 활성화된다. 이 필드가 값 "0"으로 설정되면, PLS2 반복 모드가 비활성화된다.
PLS2_REP_SIZE_CELL: 이 15 비트 필드는 PLS2 반복이 사용될 때 현재의 프레임 그룹의 모든 프레임에서 전달되는 PLS2에 대한 부분 코딩 블록(partial coded blocks)의 모음(collection)의 사이즈(QAM 셀의 수로서 특정됨)(Ctotal _partial_block)를 나타낸다. 반복이 사용되지 않으면, 이 필드의 값은 0과 동일하다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_FEC_TYPE: 이 2 비트 필드는 다음의 프레임 그룹의 모든 프레임에서 전달되는 PLS2에 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링된다.
PLS2_NEXT_MOD: 이 3 비트 필드는 다음의 프레임 그룹의 모든 프레임에서 전달되는 PLS2에 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링된다.
PLS2_NEXT_REP_FLAG: 이 1 비트 필드는 다음의 프레임 그룹에서 PLS2 반복 모드가 사용되는지를 나타낸다. 이 필드가 값 "1"로 설정되면, PLS2 반복 모드가 활성화된다. 이 필드가 값 "0"으로 설정되면, PLS2 반복 모드가 비활성화된다.
PLS2_NEXT_REP_SIZE_CELL: 이 15 비트 필드는 PLS2 반복이 사용될 때 다음의 프레임 그룹의 모든 프레임에서 전달되는 PLS2에 대한 풀 코딩 블록(full coded blocks)의 모음(collection)의 사이즈(QAM 셀의 수로서 특정됨)(Ctotal _partial_block)를 나타낸다. 다음의 프레임 그룹에서 반복이 사용되지 않으면, 이 필드의 값은 0과 동일하다. 이 값은 현재의 프레임 그룹에서 일정하다.
PLS2_NEXT_REP_STAT_SIZE_BIT: 이 14 비트 필드는 다음의 프레임 그룹에 대한 PLS2-STAT의 비트 사이즈를 나타낸다. 이 값은 현재의 프레임 그룹에서 일정하다.
PLS2_NEXT_REP_DYN_SIZE_BIT: 이 14 비트 필드는 다음의 프레임 그룹에 대한 PLS2-DYN의 비트 사이즈를 나타낸다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_AP_MODE: 이 2 비트 필드는 현재의 프레임 그룹 내의 PLS2에 추가의 패리티가 제공되는지를 나타낸다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다. 하기의 표 12는 이 필드의 값을 나타낸다. 이 필드가 "00"으로 설정되면, 현재의 프레임에서 PLS2에 대하여 추가의 패리티가 사용되지 않는다.
| 값 | PLS2-AP 모드 |
| 00 | AP는 제공되지 않음 |
| 01 | AP1 모드 |
| 10-11 | 예약 |
PLS2_AP_SIZE_CELL: 이 15 비트 필드는 PLS2의 추가의 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_AP_MODE: 이 2 비트 필드는 다음의 프레임 그룹에서 PLS2에 추가의 패리티가 제공되는지를 나타낸다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다. 표 12는 이 필드의 값을 정의한다.
PLS2_NEXT_AP_SIZE_CELL: 이 15 비트 필드는 다음의 프레임 그룹의 모든 프레임에서 PLS2의 추가의 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
RESERVED: 이 32 비트 필드가 미래의 사용을 위해 예약된다.
CRC_32: 전체 PLS1 시그널링에 적용되는 32 비트 에러 검출 코드
도 14는 본 발명의 실시예에 따른 PLS2 데이터를 나타내는 도면이다.
도 14는 PLS2 데이터의 PLS2-STAT 데이터를 나타낸다. PLS2-STAT 데이터는 프레임 그룹 내에서 동일하지만, PLS2-DYN 데이터는 현재의 프레임에 특정된 정보를 제공한다.
PLS2-STAT 데이터의 필드의 세부사항은 다음과 같다.
FIC_FLAG: 이 1 비트 필드는 FIC가 현재의 프레임 그룹에 사용되는지를 나타낸다. 이 필드가 "1"로 설정되면, FIC가 현재의 프레임에서 제공된다. 이 필드가 "0"으로 설정되면, FIC가 현재의 프레임에서 전달되지 않는다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
AUX_FLAG: 이 1 비트 필드는 현재의 프레임 그룹에서 보조 스트림(들)이 사용되는지를 나타낸다. 이 필드가 "1"로 설정되면, 보조 스트림에 현재의 프레임에서 제공된다. 이 필드가 "0"으로 설정되면, 보조 스트림이 현재의 프레임에서 전달되지 않는다. 이 값은 현재의 프레임 그룹의 전체 듀레이션 동안 일정하다.
NUM_DP: 이 6 비트 필드는 현재의 프레임에서 전달되는 DP의 수를 나타낸다. 이 필드의 값은 1 내지 64의 범위 내에 있고 DP의 수는 NUM_DP+1이다.
DP_ID: 이 6 비트 필드는 PHY 프로파일 내에서 DP를 고유하게 식별한다.
DP_TYPE: 이 3 비트 필드는 DP의 타입을 나타낸다. 이것은 이하의 표 13에 따라 시그널링된다.
| 값 | DP 타입 |
| 000 | DP 타입 1 |
| 001 | DP 타입 2 |
| 010-111 | 예약 |
DP_GROUP_ID: 이 8 비트 필드는 현재의 DP가 연관된 DP 그룹을 식별한다. 이것은 수신기가 특정 서비스와 연관된 서비스 컴포넌트의 DP를 액세스하는데 사용될 수 있고, 이들 DP는 동일한 DP_GROUP_ID를 갖는다.
BASE_DP_ID: 이 6 비트 필드는 관리층에서 사용되는 서비스 시그널링 데이터(PSI/SI)를 전달하는 DP를 나타낸다. BASE_DP_ID로 지시된 DP는 서비스 시그널링 데이터만을 전달하는 전용 DP 또는 서비스 데이터와 함께 서비스 시그널링 데이터를 전달하는 정상 DP일 수 있다.
DP_FEC_TYPE: 이 2비트 필드는 연관된 DP에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 이하의 표 14에 따라 시그널링된다.
| 값 | FEC_TYPE |
| 00 | 16K LDPC |
| 01 | 64K LDPC |
| 10-11 | 예약 |
DP_COD: 이 4 비트 필드는 연관된 DP에 의해 사용되는 코드 레이트를 나타낸다. 코드 레이트는 이하의 표 15에 따라 시그널링된다.
| 값 | 코드 레이트 |
| 0000 | 5/15 |
| 0001 | 6/15 |
| 0010 | 7/15 |
| 0011 | 8/15 |
| 0100 | 9/15 |
| 0101 | 10/15 |
| 0110 | 11/15 |
| 0111 | 12/15 |
| 1000 | 13/15 |
| 1001-111 | 예약 |
DP_MOD: 이 4비트 필드는 연관된 DP에 의해 사용되는 변조를 나타낸다. 변조는 이하의 표 16에 따라 시그널링된다.
| 값 | 변조 |
| 0000 | QPSK |
| 0001 | QAM-16 |
| 0010 | NUQ-64 |
| 0011 | NUQ-256 |
| 0100 | NUQ-1024 |
| 0101 | NUC-16 |
| 0110 | NUC-64 |
| 0111 | NUC-256 |
| 1000 | NUC-1024 |
| 1001-111 | 예약 |
DP_SSD_FLAG: 이 1 비트 필드는 SSD 모드가 연관된 DP 에서 사용되는지를 나타낸다. 이 필드가 값 "1"로 설정되면, SSD가 사용된다. 이 필드가 값 "0"으로 설정되면, SSD가 사용되지 않는다.
PHY_PROFILE이 어드밴스드 프로파일을 나타내는 "010"과 동일한 경우에만 다음의 필드가 나타난다.
DP_MIMO: 이 3 비트 필드는 연관된 DP에 어떤 타입의 MIMO 인코딩 프로세스가 적용되는지를 나타낸다. MIMO 인코딩 프로세스의 타입은 표 17에 따라 시그널링된다.
| 값 | MIMO 인코딩 |
| 000 | FR-SM |
| 001 | FRFD-SM |
| 010-111 | 예약 |
DP_TI_TYPE: 이 1 비트 필드는 시간 인터리빙의 타입을 나타낸다. "0"의 값은 하나의 TI 그룹이 하나의 프레임에 대응하고 하나 이상의 TI 블록을 포함하는 것을 나타낸다. "1"의 값은 하나의 TI 그룹이 1보다 많은 프레임에서 전달되고 단 하나의 TI 블록만을 포함하는 것을 나타낸다.
DP_TI_LENGTH: 2 비트 필드의 사용(허용되는 값이 단지 1, 2, 4, 8임)은 다음과 같이 DP_TI_TYPE 필드 내에 설정된 값에 의해 결정된다.
DP_TI_LENGTH가 값 "1"로 설정되면, 이 필드는 PI, 즉, 각 TI 그룹이 맵핑되는 프레임의 수를 나타내고, TI 그룹당 하나의 TI 블록이 있다(NTI=1). 2 비트 필드를 갖는 허용된 PI 값은 이하의 표 18에서 정의된다.
DP_TI_TYPE이 "0"으로 설정되면, 이 필드는 TI 그룹당 TI 블록의 수(NTI)를 나타내고 프레임당 하나의 TI 그룹이 있다(PI=1). 2 비트 필드를 갖는 허용된 PI 값은 이하의 표 18에서 정의된다.
| 2 비트 필드 | PI | NTI |
| 00 | 1 | 1 |
| 01 | 2 | 2 |
| 10 | 4 | 3 |
| 11 | 8 | 4 |
DP_FRAME_INTERVAL: 이 2 비트 필드는 연관된 DP에 대한 프레임 그룹 내의 프레인 구간(IJUMP)를 나타내고, 허용되는 값은 1, 2, 4, 8이다(대응하는 2 비트 필드는 각각 "00", "01", "10", "11"이다). 프레임 그룹의 모든 프레임에서 나타나지 않는 DP에 대하여, 이 필드의 값은 연속적인 프레임 간의 간격과 동일하다. 예를 들어, DP가 프레임 1, 5, 9, 13 등에서 나타나면, 이 필드는 "4"로 설정된다. 모든 프레임에서 나타나는 DP에 대하여, 이 필드는 "1"로 설정된다.
DP_TI_BYPASS: 이 1 비트 필드는 시간 인터리버(5050)의 이용가능성을 결정한다. DP에 대하여 시간 인터리빙이 사용되지 않으면, 이는 "1"로 설정된다. 시간 인터리빙이 사용되면, 이는 "0"으로 설정된다.
DP_FIRST_FRAME_IDX: 이 5 비트 필드는 현재 DP 가 발생하는 수퍼 프레임의 제1 프레임의 인덱스를 나타낸다. DP_FIRST_FRAME_IDX의 값은 0 내지 31의 범위 내에 있다.
DP_NUM_BLOCK_MAX: 이 10 비트 필드는 이 DP 에 대하여 DP_NUM_BLOCKS의 최대 값을 나타낸다. 이 필드의 값은 DP_NUM_BLOCKS와 동일한 범위를 갖는다.
DP_PAYLOAD_TYPE: 이 2 비트 필드는 주어진 DP 에 의해 전달되는 페이로드 데이터의 타입을 나타낸다. DP_PAYLOAD_TYPE은 이하의 표 19에 따라 시그널링된다.
| 값 | 페이로드 타입 |
| 00 | TS |
| 01 | IP |
| 10 | GS |
| 11 | 예약 |
DP_INBAND_MODE: 이 2 비트 필드는 현재의 DP 가 인밴드 시그널링 정보를 전달하는지를 나타낸다. 인밴드 시그널링 타입은 이하의 표 20에 따라 시그널링된다.
| 값 | 인밴드 모드 |
| 00 | 인밴드 시그널링이 전달되지 않음 |
| 01 | INBAND-PLS만이 전달됨 |
| 10 | INBAND-ISSY만이 전달됨 |
| 11 | INBAND-PLS 및 INBAND-ISSY이 전달됨 |
DP_PROTOCOL_TYPE: 이 2 비트 필드는 주어진 DP에 의해 전달되는 페이로드의 프로토콜 타입을 나타낸다. 입력 페이로드 타입이 선택되면, 이하의 표 21에 따라 시그널링된다.
| 값 | DP_PAYLOAD_TYPE이 TS인 경우 | DP_PAYLOAD_TYPE이 IP인 경우 | DP_PAYLOAD_TYPE이 GS인 경우 |
| 00 | MPEG2-TS | IPv4 | (주) |
| 01 | 예약 | IPv6 | 예약 |
| 10 | 예약 | 예약 | 예약 |
| 11 | 예약 | 예약 | 예약 |
DP_CRC_MODE: 이 2 비트 필드는 입력 포맷팅 블록에서 CRC 인코딩이 사용되는지를 나타낸다. CRC 모드는 이하의 표 22에 따라 시그널링된다.
| 값 | CRC 모드 |
| 00 | 사용되지 않음 |
| 01 | CRC-8 |
| 10 | CRC-16 |
| 11 | CRC-32 |
DNP_MODE: 이 2 비트 필드는 DP_PAYLOAD_TYPE이 TS("00")으로 설정될 때 연관된 DP에 의해 사용되는 널-패킷 삭제 모드를 나타낸다. DNP_MODE는 이하의 표 23에 따라 시그널링된다. DP_PAYLOAD_TYPE이 TS("00")가 아니면, DNP_MODE는 값 "00"으로 설정된다.
| 값 | 널-패킷 삭제 모드 |
| 00 | 사용되지 않음 |
| 01 | DNP-NORMAL |
| 10 | DNP-OFFSET |
| 11 | 예약 |
ISSY_MODE: 이 2 비트 필드는 DP_PAYLOAD_TYPE이 TS("00")으로 설정될 때 연관된 DP에 의해 사용되는 ISSY 모드를 나타낸다. ISSY_MODE는 이하의 표 24에 따라 시그널링된다. DP_PAYLOAD_TYPE이 TS("00")가 아니면, ISSY_MODE는 값 "00"으로 설정된다.
| 값 | ISSY 모드 |
| 00 | 사용되지 않음 |
| 01 | ISSY-UP |
| 10 | ISSY-BBF |
| 11 | 예약 |
HC_MODE_TS: 이 2 비트 필드는 DP_PAYLOAD_TYPE이 TS("00")으로 설정될 때 연관된 DP에 의해 사용되는 TS 헤더 압축 모드를 나타낸다. HC_MOD_TS는 이하의 표 25에 따라 시그널링된다.
| 값 | 헤더 압축 모드 |
| 00 | HC_MODE_TS 1 |
| 01 | HC_MODE_TS 2 |
| 10 | HC_MODE_TS 3 |
| 11 | HC_MODE_TS 4 |
HC_MODE_IP: 이 2 비트 필드는 DP_PAYLOAD_TYPE이 IP ("01")으로 설정될 때의 IP 헤더 압축 모드를 나타낸다. HC_MOD_IP는 이하의 표 26에 따라 시그널링된다.
| 값 | 헤더 압축 모드 |
| 00 | 압축하지 않음 |
| 01 | HC_MODE_IP 1 |
| 10-11 | 예약 |
PID: 이 13 비트 필드는 DP_PAYLOAD_TYPE이 TS("00")으로 설정되고 HC_MODE_TS가 "01" 또는 "10"으로 설정될 때의 TS 헤더 압축을 위한 PID 번호를 나타낸다.
RESERVED: 이 8 비트 필드는 미래의 사용을 위해 예약된다.
FIC_FLAG가 "1"과 동일한 경우에만 다음의 필드가 나타난다.
FIC_VERSION: 이 8 비트 필드는 FIC의 버전 번호를 나타낸다.
FIC_LENGTH_BYTE: 이 13 비트 필드는 FIC의 바이트 길이를 나타낸다.
RESERVED: 이 8 비트 필드는 미래의 사용을 위해 예약된다.
AUX_FLAG가 "1"과 동일한 경우에만 다음의 필드가 나타난다.
NUM_AUX: 이 4 비트 필드는 보조 스트림의 수를 나타낸다. 제로는 보조 스트림이 사용되지 않는 것을 의미한다.
AUX_CONFIG_RFU: 이 8 비트 필드는 미래의 사용을 위해 예약된다.
AUX_STREAM_TYPE: 이 4 비트 필드는 현재의 보조 스트림의 타입을 나타내기 위한 미래의 사용을 위해 예약된다.
UX_PRIVATE_CONFIG: 이 28 비트 필드는 보조 스트림을 시그널링 하기 위한 미래의 사용을 위해 예약된다.
도 15는 본 발명의 다른 실시예에 따른 PLS2 데이터를 나타내는 도면이다.
도 15는 PLS2 데이터의 PLS2-DYN 데이터를 나타낸다. PLS2-DYN 데이터의 값은 하나의 프레임 그룹의 듀레이션 동안 변할 수 있고, 필드의 사이즈는 일정하게 유지된다.
PLS2-DYN 데이터의 필드의 세부사항은 다음과 같다.
FRAME_INDEX: 이 5 비트 필드는 수퍼 프레임 내의 현재의 프레임의 프레임 인덱스를 나타낸다. 수퍼 프레임의 제1 프레임의 인덱스는 "0"으로 설정된다.
PLS_CHANGE_COUNTER: 이 4 비트 필드는 구성이 변경되기 전의 수퍼 프레임의 수를 나타낸다. 구성에 있어서 변경된 다음의 수퍼 프레임은 이 필드 내에서 시그널링되는 값에 의해 지시된다. 이 필드가 값 "0000"으로 설정되면, 스케줄링된 변화가 예상되지 않은 것을 의미하고, 값 "1"은 다음 수퍼 프레임에서 변화가 있다는 것을 의미한다.
FIC_CHANGE_COUNTER: 이 4 비트 필드는 구성(즉, FIC의 내용)이 변경되기 전의 수퍼 프레임의 수를 나타낸다. 구성에 있어서 변경된 다음의 수퍼 프레임은 이 필드 내에서 시그널링되는 값에 의해 지시된다. 이 필드가 값 "0000"으로 설정되면, 스케줄링된 변화가 예상되지 않은 것을 의미하고, 값 "0001"은 다음 수퍼 프레임에서 변화가 있다는 것을 의미한다.
RESERVED: 이 16 비트 필드는 미래의 사용을 위해 예약된다.
NUM_DP를 통해 루프에서 다음의 필드가 나타나고, 이는 현재의 프레임에서 전달되는 DP와 연관된 파라미터를 나타낸다.
DP_ID: 이 6 비트 필드는 PHY 프로파일 내의 DP를 고유하게 지시한다.
DP_START: 이 15 비트 (또는 13 비트) 필드는 DPU 어드레싱 방식을 이용하여 제1 DP의 시작 위치를 나타낸다. DP_START 필드는 이하의 표 27에 도시된 바와 같이 PHY 프로파일 및 FFT 사이즈에 따라 다른 길이를 갖는다.
| PHY 프로파일 | DP_START 필드 사이즈 | |
| 64K | 16K | |
| 베이스 | 13 비트 | 15 비트 |
| 핸드헬드 | - | 13 비트 |
| 어드밴스드 | 13 비트 | 15 비트 |
DP_NUM_BLOCK: 이 10 비트 필드는 현재의 DP에 대한 현재의 TI 그룹 내의 FEC 블록의 수를 나타낸다. DP_NUM_BLOCK의 값은 0 내지 1023 범위 내에 있다.
RESERVED: 이 8 비트 필드는 미래의 사용을 위해 예약된다.
다음의 필드는 EAC와 연관된 FIC 파라미터를 나타낸다.
EAC_FLAG: 이 1 비트 필드는 현재의 프레임 내의 EAC의 존대를 나타낸다. 이 비트는 프리앰블 내의 EAC_FLAG와 동일한 값이다.
EAS_WAKE_UP_VERSION_NUM: 이 8 비트 필드는 웨이크업 지시의 버전 번호를 나타낸다.
EAC_FLAG 필드가 "1"과 동일하면, 다음의 12 비트는 EAC_LENGTH_BYTE 필드에 대하여 할당된다. EAC_FLAG 필드가 "0"과 동일하면, 다음의 12 비트는 EAC_COUNTER에 할당된다.
EAC_LENGTH_BYTE: 이 12 비트 필드는 EAC의 바이트 길이를 나타낸다.
EAC_COUNTER: 이 12 비트 필드는 EAC가 도달하는 프레임 전의 프레임의 수를 나타낸다.
AUX_FLAG 필드가 "1"과 동일한 경우에만 다음의 필드가 나타난다.
AUX_PRIVATE_DYN: 이 48 비트 필드는 보조 스트림을 시그널링하기 위한 미래 사용을 위해 예약된다. 이 필드의 의미는 구성가능한 PLS2-STAT 내의 AUX_STREAM_TYPE의 값에 의존한다.
CRC_32: 전체 PLS2에 적용되는 32 비트 에러 검출 코드.
도 16은 본 발명의 실시예에 따른 프레임의 논리 구조를 나타내는 도면이다.
상술한 바와 같이, PLS, EAC, FIC, DP, 보조 스트림 및 더미 셀은 프레임 내의 OFDM 심볼의 액티브 캐리어에 맵핑된다. PLS1 및 PLS2는 먼저 하나 이상의 FSS(들)에 맵핑된다. 그 후, 있다면, EAC 셀이 PLS 필드 직후에 맵핑되고, 그 후, 있다면, FIC 셀이 맵핑된다. 있다면, DP는 PLS 또는 EAC, FIC 후에 맵핑된다. 타입 1 DP가 먼저 뒤따르고 그 후 타입 2 DP가 뒤따른다. DP의 타입의 세부사항은 후술한다. 임의의 경우, DP는 EAS를 위한 임의의 특수 데이터 또는 서비스 시그널링 데이터를 전달할 수 있다. 있다면, 보조 스트림 또는 스트림들이 DP를 뒤따르고, 그 후, 더미 셀이 뒤따른다. 이들 모두를 상술한 순서, 즉, PLS, EAC, FIC, DP, 보조 스트림 및 더미 데이터 셀의 순서로 맵핑하는 것은 프레임 내의 셀 용량을 정확히 채운다.
도 17은 본 발명의 실시예에 따른 PLS 맵핑을 나타내는 도면이다.
PLS 셀은 FSS(들)의 액티브 캐리어에 맵핑된다. PLS에 의해 점유된 셀의 수에 의존하여, 하나 이상의 심볼이 FSS(들)로서 지정되고, FSS(들)의 수(NFSS)는 PLS1 내의 NUM_FSS에 의해 시그널링된다. FSS는 PLS 셀을 전달하는 특수 심볼이다. 강건함 및 레이턴시(latency)는 PLS의 중요한 문제이므로, FSS(들)는 FSS 내의 주파수 전용 보간 및 고속 동기화를 허용하는 더 높은 밀도의 파일럿을 갖는다.
PLS 셀은 도 17의 예에 도시된 바와 같이 탑-다운(top-down) 방식으로 NFSS 개의 FSS(들)의 액티브 캐리어에 맵핑된다. PLS1 셀은 셀 인덱스의 증가 순서로 제1 FSS의 제1 셀로부터 먼저 맵핑된다. PLS2 셀은 PLS1의 마지막 셀 직후에 맵핑되고 제1 FSS의 마지막 셀 인덱스까지 맵핑이 하향으로 계속된다. 요구되는 PLS 셀의 총 수가 하나의 FSS의 액티브 캐리어의 수를 초과하면, 맵핑은 다음의 FSS로 진행하고 제1 FSS와 정확히 동일한 방식으로 계속된다.
PLS 맵핑이 완료된 후, DP가 다음에 전달된다. EAC, FIC 또는 EAC 및 FIC가 현재의 프레임에 존재하면, 이들은 PLS 및 "정상" DP 사이에 배치된다.
도 18은 본 발명의 실시예에 따른 EAC 맵핑을 나타내는 도면이다.
EAC는 EAS 메시지를 전달하는 전용 채널이며 EAS에 대한 DP에 링크된다. EAS 지원은 제공되지만, EAC 자체는 모든 프레임에 존재할 수도 있고 존재하지 않을 수도 있다. 있다면, EAC는 PLS2 셀 직후에 맵핑된다. EAC가 PLS 셀 이외에 FIC, DP, 보조 스트림 또는 더미 셀 중의 어느 것의 후에 오지 않는다. EAC 셀을 맵핑하는 절차는 PLS와 정확히 동일하다.
EAC 셀은 도 18에 도시된 바와 같이 셀 인덱스의 증가 순서로 PLS2의 다음 셀로부터 맵핑된다. EAS 메시지 사이즈에 따라, EAC 셀은 도 18에 도시된 바와 같이 몇 개의 심볼을 점유한다.
EAC 셀은 PLS2의 마지막 셀 직후에 맵핑되고, 맵핑은 마지막 FSS의 마지막 셀 인덱스까지 하향으로 계속된다. 요구되는 EAC의 총수가 마지막 FSS의 나머지 액티브 캐리어의 수를 초과하면, 맵핑은 다음의 심볼로 진행하고 FSS(들)와 정확히 동일한 방식으로 계속된다. 이 경우의 맵핑을 위한 다음 심볼은 정상 데이터 심볼이고, 이는 FSS보다 더 많은 액티브 캐리어를 갖는다.
EAC 맵핑이 완료된 후, 존재한다면, FIC가 다음에 전달된다. (PLS2 필드에서 시그널링됨에 따라) FIC가 송신되지 않으면, DP는 EAC의 마지막 셀 직후에 맵핑된다.
도 19는 본 발명의 실시예에 따른 FIC 맵핑을 나타내는 도면이다.
(a) 는 EAC가 없는 FIC의 예시적인 맵핑을 나타내고 (b)는 EAC가 있는 FIC의 예시적인 맵핑을 나타낸다.
FIC는 고속 서비스 획득 및 채널 스캐닝을 가능하게 하는 계층간(cross-layer) 정보에 대한 전용 채널이다. 이 정보는 주로 각 브로드캐스터의 DP 및 서비스 간의 정보를 결합하는 채널을 포함한다. 고속 스캔을 위하여, 수신기는 FIC를 디코딩하여 브로드캐스터 ID, 서비스의 수 및 BASE_DP_ID 등의 정보를 얻을 수 있다. 고속 서비스 획득을 위해, FIC에 더하여, 베이스 DP가 BASE_DP_ID를 이용하여 디코딩될 수 있다. 전달되는 내용 이외에, 베이스 DP는 정상 DP와 정확히 동일한 방식으로 인코딩되고 프레임에 맵핑된다. 그러므로, 베이스 DP에 대하여 추가의 설명이 요구되지 않는다. FIC 데이터가 생성되어 관리층에서 소비된다. FIC 데이터의 내용은 관리 층 설명서에 기재된 것과 같다.
FIC 데이터는 선택적이고 FIC의 사용은 PLS2의 정적 부분 내의 FIC_FLAG 파라미터에 의해 시그널링된다. FIC가 사용되면, FIC_FLAG가 "1"로 설정되고 FIC를 위한 시그널링 필드는 PLS2의 정적 부분에 정의된다. 이 필드에서는 FIC_VERSION 및 FIC_LENGTH_BYTE가 시그널링된다. FIC는 PLS2와 동일한 변조, 코딩 및 시간 인터리빙 파라미터를 이용한다. FIC는 PLS2_MODE 및 PLS2_FEC 등의 동일한 시그널링 파라미터를 공유한다. 있다면, FIC 데이터는 PLS2 또는 있다면 EAC 직후에 맵핑된다. FIC는 임의의 정상 DP, 보조 스트림 또는 더미 셀 후에 맵핑되지 않는다. FIC 셀을 맵핑하는 방법은 EAC와 정확하게 동일하고, 이는 PLS와 동일하다.
PLS 후에 EAC가 없으면, FIC 셀은 (a)의 예에 도시된 바와 같이 셀 인덱스의 증가 순서로 PLS2의 다음 셀로부터 맵핑된다. FIC 데이터 사이즈에 따라, FIC 셀은 (b)에 도시된 바와 같이 몇 개의 심볼에 걸쳐 맵핑될 수 있다.
FIC 셀은 PLS2의 마지막 셀 직후에 맵핑되고 맵핑은 마지막 FSS의 마지막 셀 인덱스까지 하향으로 계속된다. 요구되는 FIC 셀의 총수가 마지막 FSS의 나머지 액티브 캐리어의 수를 초과하면, 맵핑은 다음 심볼로 진행하고 FSS(들)와 정확히 동일한 방식으로 계속된다. 이 경우의 맵핑을 위한 다음의 심볼은 FSS보다 더 많은 액티브 캐리어를 갖는 정상 데이터 심볼이다.
EAS 메시지가 현재의 프레임에서 송신되면, EAC는 FIC를 앞서고, FIC 셀은 (b) 에 도시된 바와 같이 셀 인덱스의 증가 순서로 EAC의 다음 셀로부터 맵핑된다.
FIC 맵핑이 완료된 후, 하나 이상의 DP가 맵핑되고, 그 후, 있다면, 보조 스트림 및 더미 셀이 맵핑된다.
도 20은 본 발명의 실시예에 따른 DP의 타입을 나타내는 도면이다.
도 20의 (a)는 타입 1 DP를 나타내고 (b)는 타입 2 DP를 나타낸다.
선행 채널, 즉, PLS, EAC 및 FIC가 맵핑된 후, DP의 셀이 맵핑된다. DP는 맵핑 방법에 따라 2개의 타입 중의 하나로 분류된다:
타입 1 DP: DP는 TDM에 의해 맵핑됨
타입 2 DP: DP는 FDM에 의해 맵핑됨
DP의 타입은 PLS2의 정적 부분에서 DP_TYPE 필드에 의해 지시된다. 도 20은 타입 1 DP 및 타입 2 DP의 맵핑 순서를 나타낸다. 타입 1 DP는 먼저 셀 인덱스의 증가 순서로 맵핑되고, 마지막 셀 인덱스에 도달 한 후, 심볼 인덱스가 1씩 증가한다. 다음 실볼 내에서, DP는 p=0로부터 셀 인덱스의 증간 순서로 계속 맵핑된다. 하나의 프레임에서 함께 맵핑된 다수의 DP로, 타입 1 DP의 각각은 DP의 TDM 멀티플렉싱과 유사하게 시간에서 그룹화된다.
타입 2 DP는 먼저 심볼 인덱스의 증가 순서로 맵핑되고, 프레임의 마지막 OFDM 심볼에 도달한 후에, 셀 인덱스는 1씩 증가하고, 심볼 인덱스는 제1 이용가능한 심볼로 밀려나고 그 심볼 인덱스부터 증가한다. 하나의 프레임에서 다수의 DP를 함께 맵핑한 후, 타입 2 DP의 각각은 DP의 FDM 멀티플렉싱과 유사하게 주파수에서 그룹화된다.
하나의 제한이 필요하면, 즉, 타입 1 DP가 항상 타입 2 DP를 앞서면, 타입 1 DP 및 타입 2 DP는 프레임 내에서 공존할 수 있다. 타입 1 및 타입 2 DP를 전달하는 OFDM 셀의 총수는 DP의 송신을 위해 이용가능한 OFDM 셀의 총수를 초과할 수 없다.
여기서, DDP1는 타입 1 DP에 의해 점유되는 OFDM 셀의 수이고, DDP2는 타입 2 DP에 의해 점유되는 OFDM 셀의 수이다. PLS, EAC, FIC는 모두 타입 1 DP와 동일한 방식으로 맵핑되므로, 이들은 모두 "타입 1 맵핑 룰"을 따른다. 그러므로, 타입 1 맵핑은 항상 타입 2 맵핑보다 앞선다.
도 21은 본 발명의 실시예에 따른 DP 맵핑을 나타내는 도면이다.
(a) 는 타입 1 DP를 맵핑하기 위한 OFDM 셀의 어드레싱을 나타내고 (b)는 타입 2 DP를 맵핑하기 위한 OFDM 셀의 어드레싱을 나타낸다.
타입 1 DP(0, DDP1-1)를 맵핑하기 위한 OFDM 셀의 어드레싱은 타입 1 DP의 액티브 데이터 셀을 위해 정의된다. 어드레싱 방식은 타입 1 DP의 각각에 대한 TI로부터의 셀이 액티브 데이터 셀에 할당되는 순서를 정의한다. 이는 또한 PLS2의 동적 부분 내의 DP의 위치를 시그널링하는데 사용된다.
EAC 및 FIC 없이, 어드레스 0는 마지막 FSS 내의 PLS를 전달하는 마지막 셀의 직후의 셀을 지칭한다. EAC가 송신되고 FIC가 그 해당 프레임에서 없으면, 어드레스 0는 EAC를 전달하는 마지막 셀 직후의 셀을 지칭한다. FIC가 해당 프레임에서 송신되면, 어드레스 0는 FIC를 전달하는 마지막 셀 직후의 셀을 지칭한다. 타입 1 DP에 대한 어드레스 0는 (a)에 도시된 바와 같이 2개의 상이한 케이스를 고려하여 산출될 수 있다. (a)에 도시된 예에서, PLS, EAC 및 FIC는 모두 송신되는 것으로 가정한다. EAC 및 FIC 중의 하나 또는 둘다가 생략되는 경우로의 확장은 쉽다. (a)의 좌측에 도시된 바와 같이 FIC까지의 모든 셀을 맵핑한 후에 FSS 내에 나머지 셀이 남아 있다.
타입 2 DP(0, …, DDP2-1)를 맵핑하는 OFDM 셀의 어드레싱은 타입 2 DP의 액티브 데이터 셀을 위해 정의된다. 어드레싱 방식은 타입 2 DP의 각각에 대한 TI로부터의 셀이 액티브 데이터 셀로 할당되는 순서를 정의한다. 이는 또한 PLS2의 동적 부분 내의 DP의 위치를 시그널링하는데 사용된다.
(b)에 도시된 바와 같이 3개의 약간 다른 케이스가 가능하다. (b)의 좌측 상에 도시된 제1 케이스에서는, 마지막 FSS 내의 셀은 타입 2 DP 맵핑에 이용된다. 중간에 도시된 제2 케이스에서는, FIC가 정상 심볼의 셀을 차지하지만, 그 심볼 상의 FIC 셀의 수는 CFSS보다 작다. (b)의 우측에 도시된 제3의 케이스는 그 심볼 상에 맵핑된 FIC 셀의 수가 CFSS를 초과한다는 것을 제외하고 제2 케이스와 동일하다.
PLS, EAC 및 FIC는 타입 1 DP(들)와 동일한 "타입 1 맵핑 규칙"을 따르기 때문에, 타입 1 DP(들)이 타입 2 DP(들)를 앞서는 경우로의 확장은 간단하다.
데이터 파이프 단위(DPU)는 데이터 셀을 프레임 내의 DP로 할당하는 기본 단위이다.
DPU는 프레임 내에 DP를 위치시키는 시그널링 단위로서 정의된다. 셀 맵퍼(7010)는 DP의 각각에 대한 TI에 의해 생성된 셀을 맵핑할 수 있다. 시간 인터리버(5050)는 일련의 TI 블록을 출력하고, 각각의 TI 블록은 셀의 세트로 구성되는 가변 수(variable number)의 XFECBLOCK를 포함한다. XFECBLOCK 내의 셀의 수(Ncells)는 FECBLOCK 사이즈(Nldpc) 및 성상 심볼당 송신 비트수에 의존한다. DPU는 주어진 PHY 프로파일에서 지원되는 XFECBLOCK 내의 셀의 수의 모든 가능한 값의 가장 큰 공통 제수(divisor) (Ncells)로서 정의된다. 셀 내의 DPU의 길이는 LDPU로 정의된다. 각 PHY 프로파일이 FECBLOCK 사이즈 및 성상 심볼 당 상이한 수의 상이한 조합을 지원하기 때문에, LDPU는 PHY 프로파일에 기초하여 정의된다.
도 22는 본 발명의 실시예에 따른 FEC 구조를 나타내는 도면이다.
도 22는 비트 인터리빙 전의 본 발명의 실시예에 따른 FEC 구조를 나타낸다. 상술한 바와 같이, 데이터 FEC 인코더는 입력 BBF에 대하여 FEC 인코딩을 수행하여 아우터 코딩(BCH) 및 이너 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성할 수 있다. 도시된 FEC 구조는 FECBLOCK에 대응한다. 또한, FECBLOCK 및 FEC 구조는 LDPC 코드워드의 길이에 대응하는 동일한 값을 갖는다.
도 22에 도시된 바와 같이 BCH 인코딩은 각각의 BBF(Kbch 비트)에 적용되고, LDPC 인코딩은 BCH 인코딩 BBF(Kldpc 비트 = Nbch 비트)에 적용된다.
Nldpc의 값은 64800 비트(긴 FECBLOCK) 또는 16200 비트(짧은 FECBLOCK)이다.
이하의 표 28 및 29는 각각 긴 FECBLOCK 및 짧은 FECBLOCK에 대한 FEC 인코딩 파라미터를 나타낸다.
| LDPC 레이트 | Nldpc | Kldpc | Kbch | BCH 에러 정정 능력 | Nbch-Kbch |
| 5/15 | 64800 | 21600 | 21408 | 12 | 192 |
| 6/15 | 25920 | 25728 | |||
| 7/15 | 30240 | 30048 | |||
| 8/15 | 34560 | 34368 | |||
| 9/15 | 38880 | 38688 | |||
| 10/15 | 43200 | 43008 | |||
| 11/15 | 47520 | 47328 | |||
| 12/15 | 51840 | 51648 | |||
| 13/15 | 56160 | 55968 |
| LDPC 레이트 | Nldpc | Kldpc | Kbch | BCH 에러 정정 능력 | Nbch-Kbch |
| 5/15 | 16200 | 5400 | 5232 | 12 | 168 |
| 6/15 | 6480 | 6312 | |||
| 7/15 | 7560 | 7392 | |||
| 8/15 | 8640 | 8472 | |||
| 9/15 | 9720 | 9552 | |||
| 10/15 | 10800 | 10632 | |||
| 11/15 | 11880 | 11712 | |||
| 12/15 | 12960 | 12792 | |||
| 13/15 | 14040 | 13872 |
BCH 인코딩 및 LDPC 인코딩의 동작의 세부사항은 다음과 같다.
12 에러 정정 BCH 코드는 BBF의 아우터 인코딩에 사용된다. 짧은 FECBLOCK 및 긴 FECBLOCK에 대한 BCH 생성기 다항식은 모든 다항식을 함께 곱함으로써 얻어진다.
LDPC 코드는 아우터 BCH 인코딩의 출력을 인코딩하는데 사용된다. 완성된 Bldpc(FECBLOCK)를 생성하기 위하여, Pldpc(패리티 비트)는 각 Ildpc (BCH 인코딩 BBF)로부터 체계적으로 인코딩되고 Ildpc에 첨부된다. 완성된 Bldpc(FECBLOCK)는 다음의 수학식으로 표현된다.
긴 FECBLOCK 및 짧은 FECBLOCK에 대한 파라미터는 각각 상기 표 28 및 29에 주어진다.
긴 FECBLOCK에 대한 Nldpc-Kldpc를 산출하는 세부 절차는 다음과 같다.
1) 패리티 비트 초기화
2) 패리티 체크 매트릭스의 어드레스의 제1 행에 특정된 패리티 비트 어드레스에서 제1 정보 비트(i0)를 누산한다. 패리티 체크 매트릭스의 어드레스의 세부사항은 후술한다. 예를 들어, 레이트 13/15에 대하여,
3) 다음의 359개의 정보 비트(is) (s=1, 2, …, 359)가 다음의 수학식을 이용하여 패리티 비트에서 누산된다.
여기서, x는 제1 비트(i0)에 대응하는 패리티 비트 누산기의 어드레스를 나타내고, Qldpc는 패리티 체크 매트릭스의 어드레스에서 특정된 코드 레이트 종속 상수이다. 계속 예를 들어, 레이트 13/15에 대하여, Qldpc = 24이고, 따라서, 정보 비트(i1)에 대하여, 다음의 동작이 수행된다.
4) 361번째 정보 비트(i360)에 대하여, 패리티 비트 누산기의 어드레스는 패리티 체크 매트릭스의 어드레스의 제2 행에 주어진다. 유사한 방식으로, 다음의 358개의 정보 비트(is) (s=361, 362, …, 719)에 대한 패리티 비트 누산기의 어드레스는 수학식 6을 이용하여 얻어지고, 여기서, x는 정보 비트(i360)에 대응하는 패리티 비트 누산기의 어드레스, 패리티 체크 매트릭스의 어드레스의 제2 행 내의 엔트리를 나타낸다.
5) 유사한 방식으로, 360개의 새로운 정보 비트의 모든 그룹에 대하여, 패리티 체크 매트릭스의 어드레스로부터의 새로운 행이 패리티 비트 누산기의 어드레스를 찾는데 사용된다.
정보 비트의 전부가 소진된 후, 최종 패리티가 다음과 같이 얻어진다.
6) i=1로 시작하는 다음의 동작을 순차적으로 수행한다.
여기서, pi(i=0, 1, …, Ndpc-Kldpc-1)의 최종 내용은 패리티 비트(pi)와 동일하다.
| 코드 레이트 | Qldpc |
| 5/15 | 120 |
| 6/15 | 108 |
| 7/15 | 96 |
| 8/15 | 84 |
| 9/15 | 72 |
| 10/15 | 60 |
| 11/15 | 48 |
| 12/15 | 36 |
| 13/15 | 24 |
짧은 FECBLOCK에 대한 이 LDPC 인코딩 절차는 표 30 및 31을 대체하고 긴 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스를 짧은 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스로 대체하는 것을 제외하고 긴 FECBLOCK에 대한 t LDPC 인코딩 절차를 따른다.
| 코드 레이트 | Qldpc |
| 5/15 | 30 |
| 6/15 | 27 |
| 7/15 | 24 |
| 8/15 | 21 |
| 9/15 | 18 |
| 10/15 | 15 |
| 11/15 | 12 |
| 12/15 | 9 |
| 13/15 | 6 |
도 23은 본 발명의 실시예에 따른 비트 인터리빙을 나타내는 도면이다.
LDPC 인코더의 출력은 비트 인터리빙되고, 이는 패리티 인터리빙 및 그 후의 QCB(quasi-cyclic block) 인터리빙 및 내부 그룹 인터리빙으로 구성된다.
(a) 는 QCB 인터리빙을 나타내고 (b)는 내부 그룹 인터리빙을 나타낸다.
FECBLOCK는 패리티 인터리빙될 수 있다. 패리티 인터리빙의 출력에서, LDPC 코드워드는 긴 FECBLOCK 내의 180개의 인접한 QC 블록 및 짧은 FECBLOCK 내의 180개의 인접한 QC 블록으로 구성된다. 긴 또는 짧은 FECBLOCK 내의 각각의 QC 블록은 360 비트로 구성된다. 패리티 인터리빙된 LDPC 코드워드는 QCB 인터리빙에 의해 인터리빙된다. QCB 인터리빙의 단위는 QC 블록이다. 패리티 인터리빙의 출력에서의 QC 블록은 도 23에 도시된 바와 같이 QCB 인터리빙에 의해 퍼뮤테이션(permutation)되고, 여기서, FECBLOCK 길이에 따라 Ncells=64800/μmod 또는 16200/μmod이다. QCB 인터리빙 패턴은 변조 타입 및 LDPC 코드 레이트의 각 조합에 고유하다.
QCB 인터리빙 후, 내부 그룹 인터리빙은 이하의 표 32에 정의된 변조 타입 및 순서(μmod)에 따라 수행된다. 하나의 내부 그룹에 대한 QC 블록의 수(NQCB _IG)가 또한 정의된다.
| 변조 타입 | μmod | NQCB _IG |
| QAM-16 | 4 | 2 |
| NUC-16 | 4 | 4 |
| NUQ-64 | 6 | 3 |
| NUC-64 | 6 | 6 |
| NUQ-256 | 8 | 4 |
| NUC-256 | 8 | 8 |
| NUQ-1024 | 10 | 5 |
| NUC-1024 | 10 | 10 |
내부 그룹 인터리빙 프로세스는 QCB 인터리빙 출력의 NQCB -IG 개의 QC 블록으로 수행된다. 내부 그룹 인터리빙은 360개의 열과 NQCB_IG개의 행을 이용하여 내부 그룹의 비트를 기입 및 판독하는 프로세스를 갖는다. 기입 동작에서, QCB 인터리빙 출력으로부터의 비트가 행방향으로 기입된다. 판독 동작은 열 방향으로 수행되어 각 행으로부터 m개의 비트를 판독하고, 여기서, m은 NUC에 대하여 1과 같고 NCQ에 대하여 2와 동일하다.
도 24는 본 발명의 실시예에 따른 셀-워드 디멀티플렉싱을 나타내는 도면이다.
(a)는 8 및 12 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타내고 (b)는 10 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타낸다.
(a)에 도시된 바와 같이 비트 인터리빙 출력의 각 셀 워드
은 
및 
로 디멀티플렉싱되고, 이는 하나의 XFECBLOCK에 대한 셀-워드 디멀티플렉싱 프로세스를 나타낸다.
MIMO 인코딩을 위한 상이한 타입의 NUQ를 이용한 10bpcu MIMO 케이스에 대하여, NUQ-1024에 대한 비트 인터리버가 재사용된다. (b)에 도시된 바와 같이 비트 인터리버 출력의 각 셀 워드
는 
및 
으로 디멀티플렉싱된다.
도 25는 본 발명의 실시예에 따른 시간 인터리빙을 나타내는 도면이다.
(a) 내지 (c)는 TI 모드의 예를 나타낸다.
시간 인터리버는 DP 레벨에서 동작한다. 시간 인터리빙(TI)의 파라미터는 각 DP에 대하여 상이하게 설정될 수 있다.
PlS2-STAT 데이터의 일부에서 나타나는 다음의 파라미터는 TI를 구성한다:
DP_TI_TYPE(허용치: 0 또는 1): TI 모드를 나타냄; "0"은 TI 그룹당 다수의 TI 블록(1보다 많은 TI 블록)을 갖는 모드를 나타낸다. 이 경우, 하나의 TI 그룹은 하나의 프레임에 직접 맵핑된다(인터프레임 인터리빙이 아님). "1"은 TI 그룹당 단 하나의 TI 블록을 갖는 모드를 나타낸다. 이 경우, TI 블록은 1보다 많은 프레임에 확산될 수 있다(인터프레임 인터리빙).
DP_TI_LENGTH: DI_TI_TYPE="0"이면, 이 파라미터는 TI 그룹당 TI 블록의 수(NTI)이다. DP_TI_TYPE="1"에 대하여, 이 파라미터는 하나의 TI 그룹으로부터 확산된 프레임의 수(PI)이다.
DP_NUM_BLOCK_MAX(허용치: 0 내지 1023): TI 그룹당 XFECBLOCK의 최대 수를 나타냄.
DP_FRAME_INTERVAL(허용치: 1, 2, 4, 8): 주어진 PHY 프로파일의 동일 DP를 전달하는 2개의 연속적인 프레임 간의 프레임의 수(IJUMP)를 나타냄.
DP_TI_BYPASS(허용치: 0 또는 1): 시간 인터리빙이 DP에 사용되지 않으면, 이 파라미터는 "1"로 설정된다. 시간 인터리빙이 사용되면, "0"으로 설정된다.
추가적으로, PLS2-DYN 데이터로부터의 파라미터(DP_NUM_BLOCK)는 DP의 하나의 TI 그룹에 의해 전달된 XFECBLOCK의 수를 나타내는데 사용된다.
시간 인터리빙이 DP에 사용되지 않으면, 다음의 TI 그룹, 시간 인터리빙 동작 및 TI 모드는 고려되지 않는다. 그러나, 스케줄러로부터의 동적 구성 정보에 대한 보상 블록은 여전히 필요하다. 각 DP에서, SSD/MIMO 인코딩으로부터 수신된 XFECBLOCK은 TI 그룹으로 그룹핑된다. 즉, 각각의 TI 그룹은 정수의(an integer number of) XFECBLOCK의 세트이고 동적으로 가변하는 수의 XFECBLOCK를 포함한다. 인덱스의 TI 그룹 내의 XFECBLOCK의 수(n)는 NxBLOCK _Group_(n)으로 표시되고 PLS2-DYN 데이터의 DP_NUM_BLOCK로서 시그널링된다. NxBLOCK _Group_(n)는 0의 최소값으로부터 가장 큰값이 1023인 최대 값(NxBLOCK _Group_MAX)(DP_NUM_BLOCK_MAX에 대응)까지 변할 수 있다.
각 TI 그룹은 하나의 프레임에 직접 맵핑되거나 PI 프레임에 걸쳐 확산된다. 각각의 TI 그룹은 또한 1보다 많은 TI 블록(NTI)으로 분리되고, 각각의 TI 블록은 시간 인터리버 메모리의 하나의 용도에 대응한다. TI 그룹 내의 TI 블록은 약간 상이한 수의 XFECBLOCK를 포함할 수 있다. TI 그룹이 다수의 TI 블록으로 분리되면, 단 하나의 프레임에만 직접 맵핑된다. 이하의 표 33에 도시된 바와 같이 (시간 인터리빙을 스킵하는 추가의 옵션을 제외하고) 시간 인터리빙을 위한 3개의 옵션이 존재한다.
| 모드 | 설명 |
| 옵션 1 | 각각의 TI 그룹은 하나의 TI 블록을 포함하고 (a)에 도시된 바와 같이 하나의 프레임에 직접 맵핑된다. 이 옵션은 DP_TI_TYPE="0" 및 DP_TI_LENGTH="1"(NTI=1)에 의해 PLS2-STAT에서 시그널링된다. |
| 옵션 2 | 각각의 TI 그룹은 하나의 TI 블록을 포함하고 1보다 많은 프레임에 맵핑된다. (b)는 하나의 TI 그룹이 2개의 프레임, 즉, DP_TI_LENGTH="2"(PI=2) 및 DP_frame_INTERVAL (IJUMP=2)에 맵핑되는 예를 나타낸다. 이것은 낮은 데이터 레이트 서비스에 더 높은 시간 다이버시티를 제공한다. 이 옵션은 DP_TI_TYPE="1"에 의해 PLS2-STAT에서 시그널링된다. |
| 옵션 3 | 각각의 TI 그룹은 다수의 TI 블록으로 분리되고 (c)에 도시된 바와 같이 하나의 프레임에 직접 맵핑된다. 각각의 TI 블록은 전체 TI 메모리를 사용하여 DP에 최대 비트 레이트를 제공한다. 이 옵션은 PI=1 동안 DP_TI_TYPE="0" 및 DP_TI_LENGTH=NTI에 의해 PLS2-STAT에서 시그널링된다. |
각 DP에서, TI 메모리는 입력 XFECBLOCK(SSD/MIMO 인코딩 블록으로부터의 출력 XFECBLOCK)를 저장한다. 입력 XFECBLOCK은
여기서, dn,s,r,q는 n번째 TI 그룹의 s번째 TI 블록 내의 r번째 XFECBLOCK의 q번째 셀이고 다음과 같이 SSD 및 MIMO 인코딩의 출력을 나타낸다.
또한, 시간 인터리버로부터의 출력 XFECBLOCK는 다음과 같이 정의되는 것으로 가정한다.
여기서, hn,s,i는 n번째 TI 그룹의 s번째 TI 블록 내의 i번째 출력 셀(
)이다.
일반적으로, 시간 인터리버는 프레임 빌딩 프로세스 전에 DP 데이터를 위한 버퍼로서 동작한다. 이것은 각각의 DP에 대한 2개의 메모리 뱅크에 의해 달성된다. 제1 TI 블록은 제1 뱅크에 기입된다. 제1 뱅크가 판독되는 동안 제2 TI 블록이 제2 뱅크에 기입된다.
TI는 트위스트 행-열 블록 인터리버이다. n번째 TI 그룹의 s번째 TI 블록에 대하여, TI 메모리의 행(Nr)의 수는 셀의 수(Ncell)와 동일하다, 즉, Nr=Ncell이지만, 열의 수(Nc)는 수(NxBLOCK _ TI(n,s))와 동일하다.
도 26는 본 발명의 실시예에 따른 트위스트 행-열 블록 인터리버의 기본 동작을 나타내는 도면이다.
(a) 는 시간 인터리버에서의 기입 동작을 나타내고 (b)는 시간 인터리버에서의 판독 동작을 나타낸다. (a)에 도시된 바와 같이 제1 XFECBLOCK는 TI 메모리의 제1 열에 열방향으로 기입되고 제2 XFECBLOCK는 다음 열에 기입된다. 그 후, 인터리빙 어레이에서, 셀은 대각선 방향으로 판독된다. 제1 행(최좌측 열에서 시작하여 행을 따라 오른쪽으로) 마지막행까지 대각선 방향의 판독 동안, (b)에 도시된 바와 같이 셀이 판독된다. 구체적으로, 순차적으로 판독될 TI 메모리 셀 위치로서 Zn,s,i(i=0,,,,,,N,N)를 상정하여, 이러한 인터리빙 어레이에서의 판독 프로세스는 다음의 수학식에서처럼 행 인덱스(Rn,s,i), 열 인덱스(Cn,s,i) 및 연관된 트위스트 파라미터(Tn,s,i)를 산출함으로써 수행된다.
여기서, Sshift는 NxBLOCK _ TI(n,s)와 관계없이 대각선 방향 판독 프로세스에 대한 공통 시프트 값이고, 다음의 수학식에서처럼 PLS-STAT에 주어진 NxBLOCK _ TI _MAX에 의해 결정된다.
결과적으로, 판독될 셀 위치는 Zn,s,i=NrCn,s,i+Rn,s,i로서 좌표에 의해 산출된다.
도 27은 본 발명의 다른 실시예에 따른 트위스트 행-열 블록 인터리버의 기본 동작을 나타내는 도면이다.
특히, 도 27은 NxBLOCK _ TI(0,0)=3, NxBLOCK _ TI(1,0)=6, NxBLOCK _ TI(2,0)=5일 때 가상 XFECBLOCK를 포함하여 각 TI 그룹에 대한 TI 메모리 내의 인터리빙 어레이를 나타낸다.
가변수(NxBLOCK_TI(n,s)=Nr)는 NxBLOCK _ TI _MAX보다 작거나 같다. 따라서, 수신측에서 단일 메모리 디인터리빙을 달성하기 위하여, NxBLOCK _ TI(n,s)과 관계없이, 트위스트 행-열 블록 인터리버에 사용되는 인터리빙 어레이는 가상 XFECBLOCK를 TI 메모리에 삽입함으로써 Nr X Nc=Ncells X NxBLOCK _ TI _MAX의 사이즈로 설정되고, 판독 프로세스는 다음의 수학식으로 달성된다.
TI 그룹의 수는 3으로 설정된다. 시간 인터리버의 옵션은 DP_TI_TYPE="0", DP_FRAME_INTERVAL="1" 및 DP_TI_LENGTH="1", 즉, NTI=1, IJUMP=1 및 P1=1에 의해 PLS2-STAT 데이터에서 시그널링된다. TI 그룹당 각각이 Ncells=30를 갖는 XFECBLOCK의 수는 각각 NxBLOCK _ TI(0,0)=3, NxBLOCK _ TI(1,0)=6, NxBLOCK _ TI(2,0)=5에 의해 PLS2-DYN 데이터에서 시그널링된다. XFECBLOCK의 최대수는 NxBLOCK _Group_MAX에 의해 PLS2-STAT 데이터에서 시그널링되고, 이는 다음을 유도한다.
도 28은 본 발명의 실시예에 따른 트위스트 행-열 블록 인터리버의 대각선 방향 판독 패턴을 나타내는 도면이다.
특히, 도 28은 NxBLOCK _ TI _MAX =7 및 Sshift=(7-1)/2=3의 파라미터를 갖는 각 인터리빙 어레이로부터의 대각선 방향 판독 패턴을 나타낸다. 상기 의사 코드로서 도시된 판독 프로세스에서, Vi≥NcellsNxBLOCK _ TI(n,s)이면, Vi의 값은 스킵되고 Vi의 다음 산출 값이 사용된다.
도 29은 본 발명의 실시예에 따른 각 인터리빙 어레이로부터의 인터리빙된 XFECBLOCK을 나타내는 도면이다.
도 29은 NxBLOCK _ TI _MAX =7 및 Sshift=3의 파라미터를 갖는 각각의 인터리빙 어레이로부터 인터리빙된 XFECBLOCK를 나타낸다.
도 30은 본 발명의 일 실시예에 따른 방송 시스템의 프레임의 구조를 도시한 도면이다.
상술한 프레임 스트럭쳐 모듈에 포함된 셀 맵퍼는 입력된 SISO 또는 MISO 또는 MIMO 처리된 DP 데이터를 전송하는 셀들, 커먼 DP를 전송하는 셀들 및 PLS 데이터를 전송하는 셀들을 스케쥴링 정보에 따라 신호 프레임에 배치할 수 있다. 이후 생성된 신호 프레임들은 연속적으로 전송될 수 있다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치 및 송신 방법은 동일한 RF 채널(RF channel) 내에서 서로 다른 방송 송수신 시스템의 신호를 멀티플렉싱하여 전송할 수 있으며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 및 수신 방법은 이에 대응하여 신호들을 처리할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송수신 시스템은 플렉서블(flexible)한 방송 송수신 시스템을 제공할 수 있다.
따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 방송 서비스와 관련된 데이터를 운반하는 복수의 수퍼 프레임들을 연속적으로 전송할 수 있다.
도 30의 (a)는 본 발명의 일 실시예에 따른 수퍼 프레임을 나타내며, 수퍼 프레임의 길이는 Tsuper_frame로 표현될 수 있다. 도 30의 (b)에 도시된 바와 같이 수퍼 프레임은 복수개의 Frame Type Set과 NCF(Non-Compatible Frame)를 포함할 수 있다. 본 발명의 일 실시예에 따른 신호 프레임은 상술한 프레임 스트럭쳐 모듈에서 생성된 피지컬 레이어 단의 TDM (Time Division Multiplexing) 신호 프레임이며, NCF는 향후 새로운 방송 서비스 시스템을 위해 사용될 수 있는 프레임이다.
본 발명의 일 실시예에 따른 수퍼 프레임은 8개의 프레임 타입 셋을 포함할 수 있다. 프레임 타입 셋은 FRU(Frame Repetition Unit)로 호칭될 수 있다. FRU는 신호 프레임의 TDM(Time Division Multiplexing)을 위한 기본 멀티플렉싱 단위이다.
도 30의 (c)는 본 발명의 일 실시예에 따른 프레임 타입 세트의 구성을 나타낸다. 각 프레임 타입 세트는 복수의 프레임을 포함할 수 있다.
본 발명은 일 실시예에 따른 각 신호 프레임은 서로 다른 서비스를 전송할 수 있다. 본 발명의 각 신호 프레임은 UD(Ultra high Definition), Mobile, HD(High Definition) 서비스 중 어느 하나를 전송하는 것을 일 실시예로 한다. 각 신호 프레임은 전송하는 서비스에 따라 프레임의 길이(도면에서 각각 Tframe1, Tframe2, Tframe3으로 표시)가 달라 질 수 있다. 도면에 도시된 바와 같이, UD 서비스를 전송하는 신호 프레임은 프레임 타입 1(frame type 1)로 호칭될 수 있으며, frame type 1의 길이는 250msec일 수 있다. Mobile 서비스를 전송하는 신호 프레임은 frame type 2로 호칭될 수 있으며, frame type 2의 길이는 125msec일 수 있다. HD 서비스를 전송하는 신호 프레임은 frame type 3로 호칭될 수 있으며, frame type 3의 길이는 250msec일 수 있다.
본 발명에서 제시하는 각 신호 프레임의 명칭 및 전송하는 서비스의 종류, 프레임의 길이는 일 실시예에 불과하며, 설계자의 의도에 따라 변경될 수 있는 사항이다.
본 발명의 일 실시예에 따른 신호 프레임은 베이스 프로파일(Base Profile), 핸드헬드 프로파일(Handheld Profile), 및 어드밴스드 프로파일(Advanced Profile) 중에서 어느 하나를 위한 데이터를 전송할 수 있다. 즉, 각 프로파일에 해당하는 데이터는 신호 프레임 단위로 전송될 수 있으며, 방송 신호 수신 장치는 수신한 신호 프레임에 따라 각 프로파일을 식별하고, 해당 방송 신호 수신 장치에 적합한 방송 서비스를 획득할 수 있다. 또한, 하나의 프레임 타입 셋은 동일한 유형의 프로파일에 대응하는 복수개의 신호 프레임을 포함할 수도 있다. 이는 설계자 의도에 따라 변경 가능한 사항이다.
도 30의 (d)는 각 신호 프레임의 구성을 나타낸 도면이다. 각 신호 프레임은 프리앰블, Edge Pilot, Signaling Field 및 복수개의 데이터 심볼들을 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
프리앰블은 신호 프레임의 가장 앞에 위치하며, 방송 시스템과 각 신호 프레임의 타입을 식별하기 위한 기본 전송 파라미터, 시간 영역 및 주파수 영역의 동기화를 위한 정보 및 EAS(Emergency Alert System) 메시지(또는 EAC 메시지로 호칭할 수 있다.)와 관련된 정보 등을 전송할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블을 디텍팅하여 프레임의 시작 시점을 획득할 수 있으므로, 프레임의 동기를 수행할 수 있다.
본 발명의 일 실시예에 따른 프리앰블은 기본 전송 파라미터로서 신호 프레임이 전송하는 프로파일 종류, FFT 사이즈 (size), 가드 인터벌 길이 (Guard interval length), 파일럿 패턴 (pilot pattern) 등을 포함할 수 있다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 신호 프레임의 프리앰블을 가장 먼저 디텍팅하여, 해당 방송 시스템 및 프레임 타입을 식별하고, 수신기의 타입에 대응하는 방송 신호를 선택적으로 수신하여 디코딩을 할 수 있다.
즉, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 하나의 RF를 통해 UHD, 모바일(Mobile), MISO/MIMSO 등의 다양한 방송 서비스(또는 서비스)들을 포함하는 프레임들이 멀티플렉싱된 방송 신호를 수신한 경우에도, 프리앰블을 디코딩하여 해당 프레임의 정보를 획득할 수 있다.
엣지 심볼들은 각 신호 프레임의 프리앰블 뒤 또는 신호 프레임의 가장 끝에 위치할 수 있다. 엣지 심볼의 명칭, 위치 또는 개수는 설계자의 의도에 따라 변경 가능하다. 엣지 심볼들은 프리앰블 설계의 자유도 및 서로 다른 프레임 타입의 신호 프레임들의 멀티플렉싱을 지원하기 위해 각 신호 프레임에 삽입될 수 있다. 엣지 심볼은 주파수 보간 (frequency-only interpolation) 및 데이터 심볼들간의 시간 보간(time interpolation)이 가능하도록 하기 위하여 데이터 심볼보다 많은 파일럿들을 포함할 수 있다. 따라서 엣지 심볼의 파일럿 패턴은 데이터 심볼의 파일럿 패턴보다 밀집도가 높다.
Signaling Field는 상술한 PLS 데이터를 전송하기 위한 field으로서, 추가적인 시스템 정보 (network topology/configuration, PAPR use 등)와 프레임 타입 ID/컨피규레이션 정보, 각 DP를 추출하고 디코딩하기 위해 필요한 정보들을 포함할 수 있다.
데이터 심볼은 DP 데이터를 전송하기 위한 것으로, 상술한 셀 맵퍼는 복수의 DP들을 데이터 심볼에 배치할 수 있다.
이하, 본 발명에서는 시간 영역과 주파수 영역에서의 프리앰블의 구조로서, 노멀 프리앰블 (normal preamble)과 로버스트 프리앰블 (robust preamble)을 제안하고, 프리앰블에 EAS 관련 신호를 시그널링하는 방법을 제안한다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치는 제공하고자 하는 서비스의 목표 SNR에 따라 프리앰블의 구조를 달리하여 신호 프레임에 삽입할 수 있다. 후술할 본 발명의 일 실시예에 따른 로버스트 프리앰블은 낮은 SNR 환경에서도 검출 성능이 뛰어나지만, FFT size와 가드 인터벌의 크기가 증가하여 수신기에서 불필요한 오버헤드가 발생할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상대적으로 높은 SNR 환경에서 전송되는 신호 프레임에는 노멀 프리앰블을, 상대적으로 낮은 SNR 환경에서 전송되는 신호 프레임에는 로버스트 프리앰블을 삽입할 수 있다.
상술한 각 세가지 프로파일들은 서로 다른 수신 환경에 해당하는 서비스를 제공하기 위한 방송 신호 송수신 시나리오로 정의될 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 신호 프레임이 전송하는 프로파일에 따라 노멀 프리앰블 (normal preamble) 또는 로버스트 프리앰블 (robust preamble)을 삽입할 수 있다.
이하, 본 발명의 일 실시예에 따른 normal preamble 및 robust preamble의 생성 과정, 구조, 시그널링 정보 등을 설명한다.
도 31은 본 발명의 일 실시예에 따른 프리앰블 인서션 (preamble insertion) 블록을 나타낸 도면이다.
도 31은 도 7 에서 설명한 프리앰블 인서션 블록(7500)의 다른 실시예를 나타낸다. 도 31에 도시된 바와 같이 본 발명의 일 실시예에 따른 프리앰블 인서션 블록은 리드 뮬러 인코더 (리드 뮬러 인코더, 17000), 데이터 포매터 (데이터 포매터, 17010), 사이클릭 딜레이 (사이클릭 딜레이) 블록(17020), 인터리버 (인터리버, 17030), DQPSK(Differential Quadrature Phase Shift Keying)/DBPSK(Differential Binary Phase Shift Keying) 매퍼 (매퍼, 17040), 스크램블러 (scrambler, 17050), 캐리어 얼로케이션 블록 (캐리어 얼로케이션 블록, 17060), 캐리어 얼로케이션 블록 (캐리어 얼로케이션 블록, 17070), IFFT 블록(17080), 스크램블드 가드 인서션 블록 (scrambled guard insertion 블록, 17090) 및 멀티플렉싱 블록(17100)을 포함할 수 있다. 각 블록은 설계자의 의도에 따라 변경되거나 프리앰블 인서션 블록 포함되지 않을 수 있다. 이하 각 블록의 동작을 중심으로 설명한다.
리드 뮬러 인코더(17000)는 프리앰블을 통해 전송될 시그널링 정보를 입력 받고, 입력된 시그널링 정보에 대해 리드 뮬러 인코딩을 수행할 수 있다. 리드 뮬러 인코딩을 수행하는 경우, 기존의 orthogonal sequence를 이용한 시그널링 보다 성능이 향상될 수 있다.
데이터 포매터(17010)는 리드 뮬러 인코딩이 수행된 시그널링 정보의 비트들을 입력 받고, 입력된 비트들을 반복 및 배치하기 위한 포매팅을 수행할 수 있다.
이후, DQPSK/DBPSK 매퍼(17040)는 포매팅된 시그널링 정보의 비트들을 DBPSK나 DQPSK로 매핑하여 매핑된 시그널링 정보를 출력할 수 있다.
DQPSK/DBPSK 매퍼(17040)가 포매팅된 시그널링 정보의 비트들을 DBPSK로 매핑하는 경우, 사이클릭 딜레이 블록(17020)의 동작은 생략될 수 있다. 또한 인터리버(17030)는 포매팅된 시그널링 정보의 비트들을 입력 받고, 입력된 포매팅된 시그널링 정보의 비트들에 대해 프리퀀시 인터리빙을 수행하여 인터리빙된 데이터들을 출력할 수 있다. 이 경우, 설계자의 의도에 따라 인터리버(17030)의 동작은 생략될 수 있다.
DQPSK/DBPSK 매퍼(17040)가 포매팅된 시그널링 정보의 비트들을 DQPSK로 매핑할 경우 데이터 포매터(17010)는 도 31에 도시된 I 경로를 통해 포매팅된 시그널링 정보의 비트들을 인터리버(17030)로 출력할 수 있다. 또한, 사이클릭 딜레이 블록(17020)은 데이터 포매터(17010)에서 출력된 포매팅된 시그널링 정보의 비트들에 대해 사이클릭 딜레이를 수행한 뒤, 도 31에 도시된 Q 경로를 통해 인터리버(17030)로 출력할 수 있다. cyclic Q-delay를 수행하는 경우, 주파수 선택적 페이딩 채널 (주파수 선택적 페이딩 채널)에서의 성능이 향상된다는 장점이 있다.
인터리버(17030)는 I 경로 및 Q 경로를 통해 입력 받은 시그널링 정보 및 cyclic Q-delay된 시그널링 정보들에 대해프리퀀시 인터리빙을 수행하여 인터리빙된 정보를 출력할 수 있다. 이 경우, 설계자의 의도에 따라 인터리버(17030)의 동작은 생략될 수 있다.
스크램블러(17050)는 DQPSK/DBPSK 매퍼(17040)에서 출력된 매핑된 시그널링 정보를 입력 받고, 입력된 시그널링 정보를 스크램블링 시퀀스와 곱하여 출력할 수 있다.
캐리어 얼로케이션 블록(17060)은 캐리어 얼로케이션 테이블 블록(17070)에서 출력된 위치 정보를 이용하여 스크램블러(17050)에서 처리된 시그널링 정보를 정해진 carrier 위치에 배치할 수 있다.
IFFT 블록(17080)은 캐리어 얼로케이션 블록(17060)에서 출력된 캐리어들을 시간 도메인의 OFDM 신호로 변환할 수 있다.
스크램블드 가드 인서션 블록(17090)은 스크램블드 가드 인터벌을 삽입하여 프리앰블을 생성할 수 있다. 본 발명의 일 실시예에 따른 스크램블드 가드 인서션 블록(17090)은 스크램블드 가드 인터벌을 cyclic prefix 형태의 가드 인터벌에 스크램블링 시퀀스를 곱해 생성할 수 있다. 스크램블드 가드 인터벌의 구체적인 내용은 후술한다. 본 발명에서 스크램블드 가드 인터벌은 scrambled GI로 호칭할 수 있다.
스크램블드 가드 인서션 블록(17090)은 EAS 메시지 삽입 여부에 따라 스크램블링 시퀀스를 선택할 수 있다. 스크램블드 가드 인서션 블록(17090)은 EAS 메시지 삽입 여부를 EAS 메시지가 프리앰블에 존재하는지 여부를 지시하는 EAS flag 정보를 이용하여 결정할 수 있다.
멀티플렉싱 블록(17100)은 스크램블드 가드 인서션 블록(17090)의 출력과 도 7에서 설명한 가드 시퀀스 인서션 블록(7400)에서 출력된 신호 c(t)를 멀티플렉싱하여 아웃풋 신호 p(t)를 출력할 수 있다. 아웃풋 신호 p(t)는 도 7에서 설명한 웨이브폼 프로세싱 블록(7600)에 입력될 수 있다.
본 발명의 일 실시예에 따른 프리앰블 인서션 블록구조는 리드 뮬러 인코딩을 수행하여, 기존의 orthogonal sequence를 이용한 시그널링보다 성능이 향상될 수 있고, cyclic Q-delay를 수행하여, 주파수 선택적 페이딩 채널에서의 성능이 향상된다는 장점이 있다.
도 32는 본 발명의 일 실시예에 따른 DQPSK/DBPSK 매퍼(17040)의 입력 정보 및 출력 정보의 관계 또는 매핑 규칙을 나타낸 수학식이다.
도 32의 (a)는 본 발명의 일 실시예에 따른 DQPSK/DBPSK 매퍼(17040)가 입력된 시그널링 정보를 DBPSK로 매핑하는 경우의 입력 정보 및 출력 정보의 관계 또는 매핑 규칙를 나타낸 수학식이다.
도 32의 (b)는 본 발명의 일 실시예에 따른 DQPSK/DBPSK 매퍼(17040)가 입력된 시그널링 정보를 DQPSK로 매핑하는 경우의 입력 정보 및 출력 정보의 관계 또는 매핑 규칙를 나타낸 수학식이다.
도 31에 도시된 바와 같이 설명의 편의를 위하여 본 발명에서는 DQPSK/DBPSK 매퍼(17040)의 입력 정보는 si[n] 및 sq[n]로 표현될 수 있으며, DQPSK/DBPSK 매퍼(17040)의 출력 정보를 mi[n] 및 mq[n]로 표현할 수 있다.
도 33은 본 발명의 일 실시예에 따른 프리앰블의 구조를 나타낸 도면이다.
도 33의 (a)는 Normal Preamble의 구조를, 도 33의 (b)는 Robust Preamble의 구조를 나타낸 도면이다.
본 발명의 일 실시예에 따른 robust preamble의 구조는 normal 프리앰블을 반복하는 구조이다. 구체적으로 본 발명의 일 실시예에 따른 robust preamble의 구조는 normal 프리앰블을 두 번 반복하는 구조일 수 있다. 본 발명의 일 실시예에 따른 로버스트 프리앰블은 모바일 수신과 같이 열악한 채널 상황 하에서의 디텍팅 및 디코딩을 위해 디자인되었다.
도 33의 (a)에 도시된 Normal 프리앰블은 도 31에서 설명한 프리앰블 인서션 블록 의해 생성될 수 있다. 도 33의 (b)에 도시된 Robust 프리앰블은 후술할 도 34 또는 도 35의 본 발명의 일 실시예에 따른 프리앰블 인서션 블록 의해 생성될 수 있다.
(a) 본 발명의 일 실시예에 따른 Normal Preamble은 scrambled GI 영역 및 OFDM data 영역을 포함할 수 있다. 본 발명의 일 실시예에 따른 프리앰블의 scrambled GI 영역은 scrambled cyclic postfix 또는 scrambled cyclic postfix일 수 있다. scrambled cyclic postfix 영역은 scrambled prefix와 달리, OFDM symbol 뒤에 위치할 수 있으며, 후술할 scrambled cyclic prefix와 동일한 과정을 통해 생성될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
도 33에 도시된 scrambled GI 영역은 OFDM symbol의 일부 혹은 전체를 scrambling하여 생성될 수 있으며 가드 인터벌로 사용될 수 있다. 본 발명의 일 실시예에 따른 normal preamble의 scrambled GI와 OFDM data의 길이는 동일할 수 있다. 본 도면에서는 scrambled GI와 OFDM data의 길이가 각각 N이고, normal preamble의 길이는 2N인 것을 일 실시예로 한다. 본 발명의 일 실시예에 따른 프리앰블의 길이와 관련된 크기 N은 FFT 사이즈를 의미할 수 있다.
본 발명의 일 실시예에 따른 프리앰블은 S1, S2 및 S3의 3개의 시그널링 필드들을 포함할 수 있다. 각 시그널링 필드는 7 시그널링 비트들을 포함할 수 있으며, 총 21 비트의 시그널링 비트들이 프리앰블에 의해 전달될 수 있다. 각 시그널링 필드는 퍼스트 오더 리드 뮬러 (64,7) 코드에 의해 인코딩될 수 있다.
본 발명의 일 실시예에 따른 시그널링 필드는 상술한 시그널링 정보를 포함할 수 있다. 시그널링 필드에 대한 구체적인 내용은 후술한다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 주파수 동기화를 수행할 수 없는 경우에도, cyclic prefix 형태의 가드 인터벌을 이용하여 가드 인터벌 코릴레이션을 통해 프리앰블을 디텍팅 할 수 있다.
또한 본 발명의 일 실시예에 따른 스크램블드 사이클릭 프리픽스 (scrambled cyclic prefix) 형태의 가드 인터벌은 OFDM symbol에 스크램블링 시퀀스(또는 sequence)를 곱해서 (또는 결합해서) 생성될 수 있다. 또한 본 발명의 일 실시예에 따른 scrambled cyclic prefix 형태의 가드 인터벌은 OFDM symbol과 스크램블링 시퀀스(또는 sequence)를 스크램블링하여 생성될 수 있다. 본 발명의 일 실시예에 따른 스크램블링 시퀀스는 어떤 형태의 신호도 될 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.
본 발명의 일 실시예에 따른 scrambled cyclic prefix 형태의 가드 인터벌의 생성 방법은 다음과 같은 장점을 가질 수 있다.
첫째로, Normal OFDM Symbol과의 구분을 통한 용이한 프리앰블 검출이 가능하다는 점이다. 상술한 바와 같이, scrambled cyclic prefix 형태의 가드 인터벌의 경우, 일반적인 Normal OFDM symbol과 달리 스크램블링 시퀀스에 의해 스크램블 되어 생성된다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 가드 인터벌 코릴레이션을 수행하는 경우, normal OFDM symbol에 의한 코릴레이션 피크이 발생하지 않고 preamble에 의한 코릴레이션 피크만 발생하기 때문에 용이하게 프리앰블을 검출할 수 있다.
두 번째로, 본 발명의 일 실시예에 따른 scrambled cyclic prefix 형태의 가드 인터벌을 사용하는 경우, 심각한 딜레이 (dangerous delay) 문제를 예방할 수 있다. 예를 들어, OFDM symbol의 주기 Tu 만큼 시간이 지연된 다중 경로 간섭이 존재하는 경우에는 방송 신호 수신 장치가 가드 인터벌 코릴레이션을 수행하는 경우, 항상 다중 경로에 의한 코릴레이션 값이 존재하므로 프리앰블 검출 성능이 떨어질 수 있다. 하지만, 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 가드 인터벌 코릴레이션을 수행하는 경우, 상술한 바와 같이 스크램블된 cyclic prefix에 의한 peak만 발생하기 때문에, 다중 경로에 의한 코릴레이션 값에 영향을 받지 않고 프리앰블을 검출할 수 있다.
마지막으로, Continuous Wave(CW) Interference의 영향을 방지 할 수 있다는 점이다. 수신된 신호에 CW Interference가 포함되어 있는 경우, 방송 신호 수신 장치가 가드 인터벌 코릴레이션을 수행할 때, CW에 의한 DC 성분이 항상 존재하기 때문에 방송 신호 수신 장치의 신호 검출 성능 및 동기 성능이 저하될 수 있다. 하지만, 본 발명의 일 실시예에 따른 scrambled cyclic prefix 형태의 가드 인터벌을 사용하는 경우, CW에 의한 DC 성분이 스크램블링 시퀀스에 의해 average out되기 때문에 CW에 의한 영향을 받지 않을 수 있다.
(b) 본 발명의 일 실시예에 따른 robust preamble은 도면에 도시된 바와 같이, 상술한normal preamble이 반복되는 구조이다. 따라서, robust preamble은 scrambled GI 영역 및 OFDM data 영역을 포함할 수 있다.
로버스트 프리앰블은 노멀 프리앰블의 리피티션의 한 종류이다. 로버스트 프리앰블은 노멀 프리앰블과 동일한 시그널링 필드인 S1, S2 및 S3을 전달하지만, 다른 시그널링 스크램블러 시퀀스 (signaling scrambler sequence, SSS)가 적용될 수 있다.
도 33 (b)의 로버스트 프리앰블을 두 부분으로 구별할 때, 첫번째 부분은 노멀 프리앰블과 정확히 동일할 수 있다. 두번째 부분은 노멀 프리앰블의 심플 배리에이션 (simple variation)일 수 있으며, 주파수 도메인에서 적용된 시퀀스 (SSS)에 의해 차이점이 발생할 수 있다. 따라서, 로버스트 프리앰블의 두번째 부분은 노멀 프리앰블 (normal preamble)과 동일한 정보를 포함하지만, 주파수 영역에서의 데이터는 다를 수 있다. 또한, OFDM data B는 OFDM data A와 시그널링 데이터(signaling data)는 동일하지만 시간 영역의 출력 파형이 다를 수 있다. 즉, 로버스트 프리앰블의 첫번째 부분과 두번째 부분 각각을 생성하기 위한 리드 뮬러 인코더(17000)의 입력은 동일하지만, IFFT 블록(17080)의 출력 파형이 다를 수 있다. 본 발명의 일 실시예에 따른 두 배의 길이를 갖는 로버스트 프리앰블은 타임 도메인에서의 디텍션 성능을 향상시킬 수 있다. 또하 시그널링 필드들의 리피티션은 프리앰블 시그널링 데이터에 대한 디코딩 퍼포먼스를 향상시킬 수 있다. 로버스트 프리앰블 심볼의 생성 프로세스는 도 33에 도시된 바와 같다. 이를 위한 상세 단계는 아래에서 기술하기로 한다.
시그널링 필드에 대한 구체적인 내용은 도 38 내지 도 40에서, robust preamble의 구체적인 생성 과정은 도 34 내지 도 35에서 설명한다.
본 발명의 일 실시예에 따른 robust preamble은, normal preamble 구조를 포함하고 있기 때문에 SNR(Signal to Noise Ratio)이 높은 환경에선 일반 수신 장치에 의해서도 검출될 수 있으며, SNR이 낮은 환경에서는, 반복되는 구조를 이용하여 검출될 수 있다. 본 도면 (b)에서 robust preamble의 길이는 4N인 것을 일 실시예로 한다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 robust 프리앰블을 포함하는 신호 프레임을 수신한 경우, low SNR 상황에서도 안정적으로 프리앰블을 검출하여 시그널링 정보의 디코딩을 수행할 수 있다.
이하, 도 34 내지 도 35에서는 본 발명의 일 실시예에 따른 robust 프리앰블을 생성하는 두 가지 방법을 제시한다. 본 발명의 일 실시예에 따른 robust preamble은 방송 신호 수신기의 preamble 검출 성능을 향상시키기 위한 구조이다. robust preamble은 normal preamble의 구조를 포함하고, normal preamble이 포함하는 시그널링 데이터를 반복하여 추가적으로 포함할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 robust preamble이 추가적으로 포함하는 반복된 시그널링 데이터의 시간 영역상 데이터 파형을 normal preamble이 포함하는 동일한 시그널링 데이터의 시간 영역상 데이터 파형과 다르게 설계할 수 있다. 도 34에서 제안하는 robust 프리앰블 인서션 블록 scrambler에서 프리앰블의 시그널링 정보를 서로 다른 복수의 스크램블링 시퀀스를 각각 곱하여 복수의 스크램블링된 시그널링 정보를 출력할 수 있다. 이후, 스크램블링 시퀀스와 곱해진 각각의 프리앰블의 시그널링 정보를 동일한 캐리어 얼로케이션 table을 기반으로 OFDM symbol 캐리어에 프리앰블의 시그널링 정보를 할당하는 방식으로 robust 프리앰블을 생성할 수 있다.
반면, 도 35에서 제안하는 robust 프리앰블 인서션 블록 프리앰블의 시그널링 정보에 동일한 스크램블링 시퀀스를 곱한 후, 스크램블링 시퀀스와 곱해진 프리앰블의 시그널링 정보를 서로 다른 캐리어 얼로케이션 table을 기반으로 OFDM symbol 캐리어에 프리앰블의 시그널링 정보를 할당하는 방식으로 robust 프리앰블을 생성할 수 있다.
이하, 각 구체적인 실시예를 도면을 참고하여 설명한다.
도 34는 본 발명의 일 실시예에 따른 프리앰블 인서션 블록 나타낸 도면이다.
구체적으로 도 34은 도 7에서 설명한 프리앰블 인서션 블록7500)의 다른 실시예를 나타낸다. 본 도면의 프리앰블 인서션 블록 robust 프리앰블을 생성할 수 있다. 도 34에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프리앰블 인서션 블록은 리드 뮬러 인코더(17000), 데이터 포매터(17010), 사이클릭 딜레이 블록(17020), 인터리버(17030), DQPSK(Differential Quadrature Phase Shift Keying)/DBPSK(Differential Binary Phase Shift Keying) 매퍼(17040), 스크램블러(17050), 캐리어 얼로케이션 블록(17060), 캐리어 얼로케이션 테이블 블록(17070), IFFT 블록(17080), 스크램블드 가드 인서션 블록(17090) 및 멀티플렉싱 블록(17100)을 포함할 수 있다. 각 블록은 설계자의 의도에 따라 변경되거나 프리앰블 인서션 블록 포함되지 않을 수 있다. 각 블록의 개별적인 동작은 도 31에서 상술한 동일한 명칭의 블록들과 동일할 수 있다. 이하, normal preamble 생성 과정과의 차이점을 중심으로 설명한다.
상술한 바와 같이, robust preamble은 로버스트 프리앰블의 첫번째 부분과 두번째 부분으로 구성되어 있으며, 각 부분은 로버스트 프리앰블의 절반에 해당하는 길이를 가질 수 있다. 로버스트 프리앰블의 첫번째 부분은 노멀 프리앰블과 동일할 수 있다.
로버스트 프리앰블을 생성하는 방법은 노멀 프리앰블의 생성 방법에 비해 주파수 도메인에서 시퀀스 SSS 가 적용된다는 점에서 차이가 있다. 결과적으로 리드 뮬러 인코더(17000), 데이터 포매터(17010) 및 DQPSK/DBPSK 매퍼(17040)는 노멀 프리앰블 생성 방법과 공통적으로 사용될 수 있다.
t로버스트 프리앰블의 첫번째 부분은 상술한 nomal preamble 생성과 동일한 과정으로 생성 될 수 있다. 본 도면에서 로버스트 프리앰블의 첫번째 부분의 OFDM data A는 리드 뮬러 인코더(17000)으로 입력된 시그널링 데이터를 스크램블러 A 블록(17050-1), 캐리어 얼로케이션 블록(17060-1), IFFT 모듈에서 각각 스크램블링하고 스크램블링된 데이터를 active 캐리어에 할당하며, 캐리어 얼로케이션 블록(17060-1)에서 출력된 캐리어들을 시간 도메인의 OFDM 신호로 변환하여 생성될 수 있다.
로버스트 프리앰블의 두번째 부분의의 OFDM data B는 리드 뮬러 인코더(17000)으로 입력된 시그널링 데이터를 스크램블러 B 블록(17050-2), 캐리어 얼로케이션 블록(17060-2), IFFT 모듈에서 각각 스크램블링하고 스크램블링된 데이터를 active 캐리어에 할당하며, 캐리어 얼로케이션 블록(17060-2)에서 출력된 캐리어들을 시간 도메인의 OFDM 신호로 변환하여 생성될 수 있다.
본 발명의 일 실시예에 따른 캐리어 얼로케이션 블록(17060-1, 17060-2)은 동일한 얼로케이션 테이블을 기반으로 robust preamble의 첫번째 부분과 두번째 부분 (the first half and the second half)의 시그널링 데이터를 캐리어 얼로케이션 할 수 있다.
이후, 스크램블드 가드 인서션 모듈은 각 IFFT 모듈에서 처리된 OFDM data A와 OFDM data B를 각각 스크램블링 하여 scrambled GI A, scrambled GI B를 생성하고, 상술한 robust preamble의 첫번째 부분과 두번째 부분을 생성할 수 있다.
도 35는 본 발명의 일 실시예에 따른 프리앰블 인서션 블록 나타낸 도면이다.
구체적으로 도 34은 도 7에서 설명한 프리앰블 인서션 블록7500)의 다른 실시예를 나타낸다. 본 도면의 프리앰블 인서션 블록 robust 프리앰블을 생성할 수 있다. 도 35에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프리앰블 인서션 블록은 리드 뮬러 인코더(17000), 데이터 포매터(17010), 사이클릭 딜레이 블록(17020), 인터리버(17030), DQPSK(Differential Quadrature Phase Shift Keying)/DBPSK(Differential Binary Phase Shift Keying) 매퍼(17040), 스크램블러(17050), 캐리어 얼로케이션 블록(17060), 캐리어 얼로케이션 테이블 블록(17070), IFFT 블록(17080), 스크램블드 가드 인서션 블록(17090) 및 멀티플렉싱 블록(17100)을 포함할 수 있다. 각 블록은 설계자의 의도에 따라 변경되거나 프리앰블 인서션 블록 포함되지 않을 수 있다. 각 블록의 개별적인 동작은 도 31 및 도 34에서 상술한 동일한 명칭의 블록들과 동일할 수 있다.
이하, 도 34에서 상술한 robust preamble 생성 과정과의 차이점을 중심으로 설명한다.
본 발명의 일 실시예에 따른 robust preamble의 시그널링 데이터가 리드 뮬러 인코더, 데이터 포매터, 사이클릭 딜레이, 인터리버, DQPSK/DBPSK 매퍼, 스크램블러 모듈에 의해 처리되는 과정은 상술한 normal preamble의 시그널링 데이터가 각 모듈에 의해 처리되는 과정과 동일할 수 있다.
스크램블러 모듈에 의해 스크램블링된 시그널링 데이터는 캐리어 얼로케이션 A 모듈 및 캐리어 얼로케이션 B 모듈로 입력될 수 있다. 이 때, 캐리어 얼로케이션 A 모듈 및 캐리어 얼로케이션 B 모듈로 입력되는 시그널링 정보는 p[n](n은 0이상의 정수)으로 나타낼 수 있다. p[n]은 OFDM symbol 캐리어에 배치되는 순서대로 p[0] 내지 p[N-1](N: 전체 시그널링 정보가 할당(또는 배치)되는 carrier의 개수)로 나타낼 수 있다. allocation A 모듈과 캐리어 얼로케이션 B 모듈은 서로 다른 캐리어 얼로케이션 table을 기반으로 캐리어에 시그널링 정보 p[n]을 할당(또는 배치)할 수 있다.
예를 들어, 캐리어 얼로케이션 A 모듈은 첫 번째 캐리어에 p[0]을 배치하고, 두 번째 캐리어에 p[1]을 배치하고, 이후 N 번째 캐리어에 p[N-1]를 배치할 수 있다. 캐리어 얼로케이션 B 모듈은 첫 번째 캐리어에 p[N-1]을 배치하고, 두 번째 캐리어에 p[N-2]를 배치하고, 세 번째 캐리어에 p[N-3]을 배치하고, 이후 N 번째 캐리어에 p[0]를 배치할 수 있다.
도 34 내지 도 35에서 설명한 프리앰블 인서션 블록 robust preamble 생성 시, 스크램블링 시퀀스를 달리하거나, 또는 스크램블링 시퀀스는 동일하지만, 캐리어 얼로케이션을 달리하는 방식으로 각각 robust preamble의 첫번째 부분과 두번째 부분을 생성할 수 있다. 본 발명의 실시예에 따라 생성된 robust preamble의 첫번째 부분과 두번째 부분의 신호 파형은 시간 영역에서 서로 다른 형태를 띌 수 있다. 따라서 동일한 시그널링 정보를 시간 영역에서 반복하여 전송하더라도 다중 경로 채널의해 데이터가 상쇄되는 현상은 발생하지 않는다.
도 36은 본 발명의 일 실시예에 따른 스크램블링 시퀀스를 나타낸 그래프를 도시한 도면이다.
본 도면은 Binary Chirp-like sequence 의 웨이브폼을 나타낸 그래프를 도시한 도면이다. Binary Chirp-like sequence 는, 본 발명의 스크램블링 시퀀스 로 사용될 수 있는 신호의 또 다른 실시예이다. Binary Chirp-like sequence 는 각 신호 값의 실수부와 허수부가 각각 ‘1’과 ‘-1’의 두 개의 값만 갖도록 퀀타이제이션 (quantization)이 수행된 시퀀스 이다. 본 도면이 도시하는 Binary Chirp-like 시퀀스는 주기가 서로 다른 복수의 구형파들으로 구성되어 있으며, 시퀀스의 주기는 1024인 것을 일 실시예로 한다.
Binary Chirp-like sequence 는 다음과 같은 장점이 있을 수 있다. 첫째, Binary Chirp-like sequence는 주기가 서로 다른 신호들로 구성되어 심각한 딜레이 문제가 발생하지 않는다. 둘째, Correlation 특성이 가드 인터벌 코릴레이션과 유사하여 기존 방송 시스템과 대비하여 보다 정확한 symbol timing 정보를 제공하는 동시에, m-sequence 등의 delta-like correlation 특성을 나타내는 시퀀스에 비해 다중 경로 채널에서 잡음에 대한 내성이 강하다. 셋째, Binary Chirp-like 시퀀스로 스크램블링을 할 경우, 원 신호 대비 대역폭의 증가가 적다. 넷째, Binary Chirp-like sequence 는 binary level의 시퀀스이므로 복잡도가 낮은 수신 장치를 설계할 수 있다는 장점이 있다.
Binary Chirp-like sequence 의 웨이브폼을 나타낸 그래프를 도시한 도면에서, 실선으로 도시된 그래프는 실수부에 해당하는 파형을 의미하며, 점선으로 도시된 그래프는 허수부에 해당하는 파형을 의미한다. Binary Chirp-like sequence 의 실수부와 허수부의 웨이브폼은 모두 구형파(square wave)의 형태를 가진다.
도 37은 본 발명의 일 실시예에 따른 Binary Chirp-like sequence를 다양하게 변형한 스크램블링 시퀀스들의 예시를 나타낸 도면이다.
(a)는 도 36의 Binary Chirp-like sequence를 시간 영역에서 역순으로 배치한 Reversed Binary Chirp-like Sequence를 나타낸 도면이다.
(b)는 도 36의 Binary Chirp-like sequence를 complex conjugate한 Conjugated Binary Chirp-like Sequence를 나타낸 도면이다. 즉, Conjugated Binary Chirp-like Sequence의 실수부는 도 36의 Binary Chirp-like sequence의 실수부와 동일하고, Conjugated Binary Chirp-like Sequence의 허수부는 도 36의 Binary Chirp-like sequence의 허수부와 절대값은 같고, 부호는 반대이다.
(c)는 도 36의 Binary Chirp-like sequence를 반주기, 즉 512만큼 cyclic syift한 Cyclically-shifted Binary Chirp-like Sequence를 나타낸 도면이다.
(d)는 도 36의 Binary Chirp-like sequence의 전반부 반주기, 즉 0~512와는 동일하고, Binary Chirp-like sequence의 후반부 반주기, 즉 513~1024와는 실수부, 허수부 모두 절대값은 같고, 부호가 반대인 Half-negated Sequence를 나타낸 도면이다.
상술한 스크램블링 시퀀스의 평균값은 0이다. 이는, 신호에 continuous wave inteference가 발생하여 방송 신호 수신 장치의 differential decoder의 출력에 complex DC가 존재하더라도, differential decoder의 출력 중 complex DC값은 평균값이 0인 스크램블링 시퀀스을 곱하면 0이 되어 신호 검출 성능에 영향을 주지 않는 장점이 있다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치는 상술한 도 36 및 도 37의 스크램블링 시퀀스를 프리앰블에 EAS 메시지를 포함시킬지 여부에 따라 달리 사용할 수 있다. 예를 들어, 방송 신호 송신 장치가 프리앰블에 EAS 메시지를 포함시키지 않는 경우, 도 36의 스크램블링 시퀀스를 이용하여 프리앰블의 가드 인터벌을 scrambling할 수 있다. 반면 방송 신호 송신 장치가 프리앰블에 EAS 메시지를 포함시키는 경우, 도 37의 스크램블링 시퀀스들 중 하나를 이용하여 프리앰블의 가드 인터벌을 scrambling할 수 있다.
도면에 도시된 스크램블링 시퀀스들을 실시예에 불과하며, 설계자는 상술된 내용에 제한받지 않고 스크램블링 시퀀스를 변형하여 실시할 수 있다.
도 38은 본 발명의 일 실시예에 따른 프리앰블 내 시그널링 정보의 구조를 나타낸 도면이다.
구체적으로, 도 38는 본 발명의 일 실시예에 따른 프리앰블에 의해 전송되는 시그널링 정보의 구조를 주파수 도메인에서 나타낸 도면이다.
도 38의 (a) 및 도 30의 (b)는 상술한 설명한 데이터 포매터(17010)에서 리드 뮬러 인코더(17000)에서 수행한 리드 뮬러 인코딩의 코드 블록의 길이에 따라 데이터를 반복 또는 배치한 실시예를 나타낸 도면이다. 본 발명의 리드 뮬러 인코딩의 코드 블록은 Reed Muller FEC 블록로 호칭될 수 있다.
데이터 포매터(17010)는 리드 뮬러 인코더(17000)에서 출력된 시그널링 정보를 code 블록의 길이에 따라 active carrier의 개수에 맞도록 반복하거나 그대로 배치할 수 있다. 도 38의 (a) 및 도 38의 (b)는 active carrier의 개수가 384개인 경우의 실시예에 해당한다.
따라서 도 38의 (a)에 도시된 바와 같이, 리드 뮬러 인코더(17000)가 64비트 블록의 리드 뮬러 인코딩을 수행한 경우, 데이터 포매터(17010)는 동일한 데이터를 6번 반복할 수 있다. 이 경우, 리드 뮬러 인코더(17000)는 1차 리드 뮬러 코드 (1st order reed muller code)를 이용할 수 있고, 각 리드 뮬러 코드의 시그널링 정보는 7비트 일 수 있다.
또한 도 38의 (b)에 도시된 바와 같이, 리드 뮬러 인코더(17000)가 256비트 블록의 중 전반부의 128비트 혹은 후반부의 128비트을 반복하거나 짝수의 128 비트 혹은 홀수의 128비트을 반복하여 데이터를 384비트에 배치할 수 있다. 이 경우, 리드 뮬러 인코더(17000)는 1st order reed muller code를 이용할 수 있고, 각 reed muller code의 시그널링 정보는 9비트 일 수 있다.
도 43에서 상술한 바와 같이, 데이터 포매터(17010)에서 포매팅된 시그널링정보는 사이클릭 딜레이 블록(17020) 및 인터리버(17030)에서 처리되거나 혹은 처리되지 않고 DQPSK/DBPSK 매퍼(17040)에서 매핑된 후, 스크램블러(17050)에서 스크램블링 되어 캐리어 얼로케이션 블록(17060)로 입력될 수 있다.
도 38의 (c)는 캐리어 얼로케이션 블록(17060)에서 시그널링 정보를 active 캐리어들에 할당하는 방법의 일 실시예를 나타낸 도면이다. b(n)(n은 0이상의 정수)은 데이터가 할당되기 위한 캐리어들로서, 본 발명은 캐리어들의 개수가 384개인 것을 일 실시예로 할 수 있다. 또한 도 38의 (c)에 도시된 캐리어들 중 색 처리된 캐리어들은 active 캐리어들을 의미하며, 색처리 되지 않은 캐리어들은 null 캐리어들을 의미한다. 도 38의 (c)에 도시된 active 캐리어들의 위치는 설계자의 의도에 따라 변경 가능하다.
도 39는 프리앰블을 통해 전송되는 시그널링 데이터의 처리과정의 일 실시예를 도시한 도면이다.
프리앰블을 통해 전송되는 시그널링 데이터는 복수개의 시그널링 시퀀스를 포함할 수 있다. 각각의 시그널링 시퀀스는 7 비트 일 수 있다. 시그널링 시퀀스의 개수 및 크기는 설계자의 의도에 따라 변경될 수 있다.
본 도면의 (a)는, 프리앰블을 통해 전송되는 시그널링 데이터가 총 14비트 인 경우의 시그널링 데이터의 처리과정의 일 실시예를 나타낸다. 이 경우, 프리앰블을 통해 전송되는 시그널링 데이터는 두 개의 시그널링 시퀀스를 포함할 수 있다. 각각의 시그널링 시퀀스를 시그널링 1, 시그널링 2 라 호칭할 수 있다. 시그널링 1 및 시그널링 2 는 전술한 S1, S2 와 동일한 시그널링 시퀀스 일 수 있다.
본 도면에서 (b)는, 프리앰블을 통해 전송되는 시그널링 데이터가 총 21 비트 인 경우의 시그널링 데이터의 처리과정의 일 실시예를 나타낸다. 이 경우, 프리앰블을 통해 전송되는 시그널링 데이터는 3 개의 시그널링 시퀀스를 포함할 수 있다. 각각의 시그널링 시퀀스를 시그널링 1, 시그널링 2 및 시그널링 3 이라 호칭할 수 있다. 시그널링 1, 시그널링 2 및 시그널링 3 는 전술한 S1, S2, S3 와 동일한 시그널링 시퀀스 일 수 있다.
도 39에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인터리빙 블록(17030)은 S1과 S2들을 주파수 영역에서 active 캐리어들에 순차적으로 번갈아가며 배치할 수 있다.
본 발명의 carrier는 384개이며, 0부터 시작하는 순차적인 숫자 값으로 표현되는 것을 일 실시예로 할 수 있다. 따라서 본 발명의 일 실시예에 따른 첫번째 carrier는 도 39에 도시된 바와 같이, b(0)으로 표현될 수 있다. 또한 도 39에 도시된 색처리 되지 않은 active 캐리어들은 384개의 active 캐리어들 중 S1, S2 또는 S3가 배치(또는 할당)되지 않는 null 캐리어들이다.
이하, 각 시그널링 필드들과 active 캐리어에 각 시그널링 정보를 배치하는 구체적인 내용을 설명한다.
(a) 본 발명의 일 실시예에 따른 S1의 비트 시퀀스들과 S2의 비트 시퀀스들은 프리앰블에 포함된 각각 독립적인 시그널링 정보 (또는 signaling field)를 전송하기 위해 active 캐리어들에 할당될 수 있는 시그널링 시퀀스들이다.
구체적으로, S1은 3 비트의 시그널링 정보를 전송할 수 있으며, 동일한 64 bit sequence가 두 번 반복되는 구조로 구성될 수 있다. 또한, S1은 S2의 앞과 뒤에 배치될 수 있다. S2는 256 비트의 단일 sequence로서 4 비트의 시그널링 정보를 전송할 수 있다. 본 발명의 S1 및 S2의 bit sequence들은 0부터 시작하는 순차적인 숫자 값으로 표현되는 것을 일 실시예로 할 수 있다. 따라서 S1의 첫번째 bit sequence는 S1(0)으로 표현될 수 있으며, S2의 첫번째 bit sequence는 S2(0)으로 표현될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
S1은 도 30에서 설명한 수퍼 프레임 내에 포함된 각 신호 프레임을 식별하기 위한 정보, 예를 들면 SISO 처리된 신호 프레임, MISO 처리된 신호 프레임 또는 FEF 임을 나타내는 정보 등을 전송할 수 있다. 또한 S2는 현재 신호 프레임의 FFT size에 관한 정보 또는 하나의 수퍼 프레임 내에 멀티플렉싱된 프레임들이 동일한 타입인지 여부를 나타내는 정보 등을 전송할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
시그널링 1 및 시그널링 2 는 전술한 리드 뮬러 인코더 에 의해, 각각 64 비트 의 리드 뮬러 코드로 인코딩될 수 있다. 본 도면의 (a) 는 리드 뮬러 인코딩 된 시그널링 시퀀스 블록을 도시하고 있다.
encoding 된 시그널링 1 및 시그널링 2 의 시그널링 시퀀스 블록은 전술한 데이터 포매터 에 의해 각각 3번씩 반복될 수 있다. 본 도면의 (a)는 반복된 시그널링 1 의 시그널링 시퀀스 블록 및 반복된 시그널링 2 의 시그널링 시퀀스 블록을 도시하고 있다. 리드 뮬러 인코딩 된 시그널링 시퀀스 블록은 64 비트 이므로, 3번 반복된 시그널링 1 및 시그널링 2 의 시그널링 시퀀스 블록은 각각 192비트 이다.
총 6개의 블락으로 구성된 시그널링 1과 시그널링 2의 데이터들은 번갈아 가며 재배치된 이후, 사이클릭 딜레이 블록(17020)과 인터리버(17030)에 순차적으로 입력되어 처리되거나, 혹은 사이클릭 딜레이 블록(17020)과 인터리버(17030)의 처리를 거치지 않고 DBPSK/DQPSK 매퍼(17040)에서 매핑된 후, 전술한 캐리어 얼로케이션 블록에 의해 384 개의 carrier 들에 할당될 수 있다. 본 도면의 (a) 에서, b(0) 은 첫번째 carrier 이고, b(1), b(2) 등이 각각 carrier 일 수 있다. 본 발명은 b(0) 에서 b(383)까지 총 384 개의 carrier 를 가지는 것을 일 실시예로 할 수 있다. 또한, 도시된 캐리어들 중 색 처리된 캐리어들은 active 캐리어들을 의미하며, 색처리 되지 않은 캐리어들은 null 캐리어들을 의미한다. active carrier 는 시그널링 데이터가 allocated된 carrier 를 의미하고, null carrier는 시그널링 데이터가 allocated 되지 않은 carrier를 의미할 수 있다. 상술한 바와 같이, 시그널링 1 과 시그널링 2 의 data 들은 캐리어에 서로 번갈아 가며 배치될 수 있다. 예를 들어, b(0) 에 시그널링 1 의 data 가 배치되고, b(3) 에 시그널링 2 의 data 가 배치되고, b(7) 에 다시 시그널링 1 의 data 가 배치될 수 있다. 도시된 active carrier 및 null carrier 들의 위치는 설계자의 의도에 따라 변경 가능하다.
(b) 본 발명의 일 실시예에 따른 프리앰블을 통해 전송되는 시그널링 정보가 S1의 비트 시퀀스들, S2의 비트 시퀀스들 및 S3의 비트 시퀀스들을 통해 전송될 수 있다.
본 발명의 일 실시예에 따른 S1, S2 및 S3는 프리앰블에 포함된 각각 독립적인 시그널링 정보 (또는 signaling field)를 전송하기 위해 active 캐리어들에 할당될 수 있는 시그널링 시퀀스들이다.
구체적으로, S1, S2 및 S3는 각각 3비트의 시그널링 정보를 전송할 수 있으며, 각각 동일한 64 bit sequence가 두 번 반복되는 구조로 구성될 수 있다. 따라서 도 39의 (b)의 실시예에 비해 2비트의 시그널링 정보를 더 전송할 수 있다.
또한, S1 및 S2는 도 39에서 설명한 시그널링 정보를 각각 전송할 수 있으며, S3는 guard interval length (또는 guard length)에 관한 시그널링 정보를 전송할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
총 6개의 블락으로 구성된 시그널링 1, 시그널링 2 및 시그널링 3의 데이터들은 번갈아 가며 재배치된 이후, 사이클릭 딜레이 블록(17020)과 인터리버(17030)에 순차적으로 입력되어 처리되거나, 혹은 사이클릭 딜레이 블록(17020)과 인터리버(17030)의 처리를 거치지 않고 DBPSK/DQPSK 매퍼(17040)에서 maping된 후, 전술한 캐리어 얼로케이션 블록에 의해 384 개의 carrier 들에 할당될 수 있다.
S1, S2 및 S3의 bit sequence들은 0부터 시작하는 순차적인 숫자 값, 즉, S1(0)..등으로 표현될 수 있다. 또한, 도 39의 (b)에 도시된 바와 같이, 본 발명의 carrier는 384개이며, 0부터 시작하는 순차적인 숫자 값, 즉, b(0) 등으로 표현되는 것을 일 실시예로 할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
도 40에 도시된 바와 같이, S1, S2 및 S3는 주파수 영역에서 정해진 위치의 active 캐리어에 서로 번갈아 가며 순차적으로 배치될 수 있다.
구체적으로 b(0)부터 b(383)의 active 캐리어들 중 null 캐리어들을 제외한 active 캐리어들에는 S1, S2 및 S3의 비트 시퀀스들이 순차적으로 배치될 수 있다.
시그널링 1, 시그널링 2 및 시그널링 3 은 전술한 리드 뮬러 인코더 에 의해, 각각 64 비트 의 리드 뮬러 코드로 인코딩될 수 있다. 본 도면의 (b) 는 리드 뮬러 인코딩 된 시그널링 시퀀스 블록을 도시하고 있다.
encoding 된 시그널링 1, 시그널링 2 및 시그널링 3 의 시그널링 시퀀스 블록은 전술한 데이터 포매터 에 의해 각각 2번씩 반복될 수 있다. 본 도면의 (b)는 반복된 시그널링 1 의 시그널링 시퀀스 블록, 반복된 시그널링 2 의 시그널링 시퀀스 블록 및 반복된 시그널링 3 의 시그널링 시퀀스 블록을 도시하고 있다. 리드 뮬러 인코딩 된 시그널링 시퀀스 블록은 64 비트 이므로, 2번 반복된 시그널링 1, 시그널링 2 및 시그널링 3 의 시그널링 시퀀스 블록은 각각 128 비트 이다.
총 6개의 블락으로 구성된 시그널링 1, 시그널링 2 및 시그널링 3 은, 전술한 캐리어 얼로케이션 블록에 의해 384 개의 carrier 들에 할당될 수 있다. 본 도면의 (b) 에서, b(0) 은 첫번째 carrier 이고, b(1), b(2) 등이 각각 carrier 일 수 있다. 본 발명은 b(0) 에서 b(383) 까지 총 384 개의 carrier 를 가지는 것을 일 실시예로 할 수 있다. 또한, 도시된 캐리어들 중 색 처리된 캐리어들은 active 캐리어들을 의미하며, 색처리 되지 않은 캐리어들은 null 캐리어들을 의미한다. active carrier 는 시그널링 데이터가 allocated 된 carrier 를 의미하고, null carrier 는 시그널링 데이터가 allocated 되지 않은 carrier를 의미할 수 있다. 시그널링 1, 시그널링 2 및 시그널링 3 의 data 들은 carrier 에 서로 번갈아 가며 배치될 수 있다. 예를 들어, b(0) 에 시그널링 1 의 data 가 배치되고, b(1) 에 시그널링 2 의 data 가 배치되고, b(3) 에 시그널링 3 의 data 가 배치되고, 다시 b(7) 에 시그널링 1 의 data 가 배치될 수 있다. 도시된 active carrier 및 null carrier 들의 위치는 설계자의 의도에 따라 변경 가능하다.
도 40은 프리앰블을 통해 전송되는 시그널링 데이터의 처리과정의 일 실시예를 도시한 도면이다.
본 도면에서 (c)는, 프리앰블을 통해 전송되는 시그널링 데이터가 총 24 비트 인 경우의 시그널링 데이터의 처리과정의 일 실시예를 나타낸다. 이 경우, 프리앰블을 통해 전송되는 시그널링 데이터는 3 개의 시그널링 시퀀스를 포함할 수 있다. 각각의 시그널링 시퀀스를 시그널링 1, 시그널링 2 및 시그널링 3 이라 호칭할 수 있다. 시그널링 1, 시그널링 2 및 시그널링 3 는 전술한 S1, S2, S3 와 동일한 시그널링 시퀀스 일 수 있다. 시그널링 데이터의 처리과정은 도 39의 (b)에서 상술한 바와 동일하다.
도 39와 도 40에서 상술한 바와 같이, FEC 인코딩된 시그널링 데이터 블록(signaling data block)의 길이를 조절함으로써, 시그널링 데이터 커패시티 (signaling data capacity)와 시그너링 데이터 프로텍션 레벨 (signaling data protection level) 간의 trade off가 가능할 수 있다. 즉, 시그널링 데이터 블록의 길이가 늘어나면 시그널링 데이터 커패시티가 늘어나지만, 반대로 데이터 포매터에서 반복횟수가 줄어들게 되고 시그너링 데이터 프로텍션 레벨이 낮아지게 된다. 이에 따라 본 발명의 실시자는 다양한 시그널링 커패시티 (signaling capacity)를 선택할 수 있다.
또한, 본 발명의 일 실시예에 따른 인터리버(17030)은 주파수 영역에서 각 시그널링 필드의 데이터들을 균일하게 섞을 수 있다. 따라서 프리앰블의 주파수 다이버시티 (frequency diversity) 특성을 극대화할 수 있고, 주파수 선택적 페이딩 (fading)에 대한 강건성도 향상시킬 수 있다.
도 41은 본 발명의 일 실시예에 따른 프리앰블 인서션 (preamble insertion) 모듈이 수행할 수 있는 디퍼런셜 인코딩 동작을 나타낸 도면이다.
본 발명의 일 실시예에 따른 프리앰블 인서션 모듈은 시그널링 정보(S1, S2, S3, 도면에서 시그널링 1, 시그널링 2, 시그널링 3로 표기)를 두 번 반복할 수 있다. 이후, 프리앰블 인서션 모듈은 반복된 S1, S2, S3의 비트를 순차적으로 번갈아가면서 배치할 수 있다. 또는 상술한 바와 같이, 본 발명의 일 실시예에 따른 데이터 포매터가 시그널링 정보를 반복하고, 배치할 수 있다. 이후, 프리앰블 인서션 모듈은 인접한 비트들 간 디퍼런셜 인코딩을 수행할 수 있다.(도면에서 곡선 화살표로 표시) 또는 상술한 바와 같이, 본 발명의 일 실시예에 따른 데이터 포매터 또는 DQPSK/DBPSK 매퍼가 인접한 비트들 간 디퍼런셜 인코딩을 수행할 수 있다. 이후, 프리앰블 인서션 모듈은 디퍼런셜 인코디드 시그널링 비트를 스크램블링하여, S1, S2, S3의 비트를 순차적으로 번갈아가면서 해당 캐리어에 할당(또는 배치)할 수 있다. 또는 상술한 바와 같이, 본 발명의 일 실시예에 따른 캐리어 얼로케이션 모듈이 디퍼런셜 인코디드 시그널링 비트를 스크램블링하여, S1, S2, S3의 비트를 순차적으로 번갈아가면서 해당 캐리어에 할당(또는 배치)할 수 있다.
도 42는 본 발명의 또 다른 실시예에 따른 프리앰블 인서션 모듈이 수행할 수 있는 differential encoding 동작을 나타낸 도면이다.
도 42의 일 실시예에 따른 프리앰블 인서션 모듈의 각 동작은 상술한 도 41의 일 실시예에 따른 프리앰블 인서션 모듈의 각 동작과 대응할 수 있다. 또한 도 42의 일 실시예에 따른 프리앰블 인서션 모듈이 포함할 수 있는 데이터 포매터, DQPSK/DBPSK 매퍼 및 캐리어 얼로케이션 모듈의 각 동작은 상술한 도 41의 일 실시예에 따른 프리앰블 인서션 모듈이 포함할 수 있는 동명의 모듈의 동작과 동일할 수 있다.
다만, 상술한 바와 같이 각 동작의 순서는 달라질 수 있다. 구체적으로 본 도면이 나타내는 일 실시예에 따른 프리앰블 인서션 모듈은 도 41에서 상술한 프리앰블 인서션 모듈의 동작과 달리와 달리, 디퍼런셜 인코딩을 수행한 이후, 시그널링 정보를 반복할 수 있다. 즉, 프리앰블 인서션 모듈은 먼저 반복되지 않은 S1, S2, S3의 비트를 순차적으로 번갈아가면서 배치할 수 있다. 이후, 프리앰블 인서션 모듈은 배치된 인접한 비트들 간 디퍼런셜 인코딩을 수행할 수 있다.(도면에서 곡선 화살표로 표시) 이후, 프리앰블 인서션 모듈은 디퍼런셜 인코디드 시그널링 비트를 반복하고, 반복된 비트들을 순차적으로 번갈아가면서 해당 캐리어에 할당(또는 배치)할 수 있다.
도 41내지 도 42에서 설명한 프리앰블 인서션 모듈이 시그널링 데이터에 대해 differential encoding과 data를 반복하는 순서에 따라 후술할 프리앰블 디텍터 (Preamble detector)의 시그널링 디코더의 동작이 달라질 수 있다. 구체적인 siglaing decoder의 동작은 후술한다.
도 43은 본 발명의 일 실시예에 따른 프리앰블 디텍터 내의 코릴레이션 디텍터 (correlation detector)의 상세 블록도의 일 실시예를 도시한 도면이다.
구체적으로, 본 도면은 전술한 프리앰블 디텍터 (9300) 의 구조의 일 실시예를 나타낸 도면으로서, 전술한 robust 프리앰블을 디텍팅하기 위한 프리앰블 코릴레이션 디텍터의 구조를 나타낸다.
본 발명의 일 실시예에 따른 프리앰블 코릴레이션 디텍터 (preamble correlation detector)는 노멀 프리앰블 코릴레이션 디텍터 (normal preamble correlation detector, 도면에서 normal preamble detector로 표시)와 로버스트 프리앰블 코릴레이션 디텍터 (robust preamble correlation detector, 도면에서 robust preamble detector로 표시)를 포함할 수 있다.
본 발명의 일 실시예에 따른 robust preamble은 상술한 바와 같이 Scrambled Guard Interval 과 data 영역이 서로 번갈아가며 나타나는 구조일 수 있다. 노멀 프리앰블 코릴레이션 디텍터는 로버스트 프리앰블의 첫번째 부분의 correlation을 구할 수 있다. 로버스트 프리앰블 코릴레이션 디텍터는 로버스트 프리앰블의 두번째 부분의 correlation을 구할 수 있다.
이하, 노멀 프리앰블 코릴레이션 디텍터가 수신한 프리앰블이 EAS 메시지와 관련된 정보를 포함하고, 방송 신호 송신 장치에서 EAS 메시지와 관련된 정보를 프리앰블에 시그널링하기 위해, 전술한 도 36의 Binary Chirp-like Sequence와 도 37의 (d)의 Half-negated Sequence를 이용한 경우를 예시로 노멀 프리앰블 코릴레이션 디텍터의 동작을 설명한다.
노멀 프리앰블 코릴레이션 디텍터는 수신된 신호 (i) r(t) 와 (ii) r(t)를 FFT의 사이즈 N만큼 지연시킨 신호를 conjugate한 신호, 즉 (i)과 (ii)를 곱할 수 있다.
normal preamble correlation detector는 (ii) 신호를 생성할 때, r(t)를 conjugate한 후, FFT의 사이즈 N만큼 지연시켜 생성할 수 있다. 본 도면에서 conj 블록과 ND(N Delay)블록이 (ii) 신호를 생성할수 있다.
이후, Complex N/2 correlater는 (i)와 (ii)를 곱한 신호와 스크램블링 시퀀스간의 correlation을 출력할 수 있다. 상술한 바와 같이 Half-negated Sequence의 전반부 반주기(N/2)는 Binary Chirp-like Sequence와 전반부 반주기(N/2)가 동일하고, Half-negated Sequence의 후반부 반주기(N/2)는 Binary Chirp-like Sequence의 후반부 반주기(N/2)와 부호가 반대이다. 따라서, 본 도면에서 두 개의 Complex N/2 correlater의 각 출력을 합한 출력은 Binary Chirp-like Sequence의 correlation, 두 개의 Complex N/2 correlater의 각 출력의 차는 Half-negated Sequence에 대한 correlation일 수 있다.
로버스트 프리앰블 코릴레이션 디텍터는 노멀 프리앰블 디텍터에서 검출된 두 개의 sequence correlation을 기반으로 correlation을 검출할 수 있다. 로버스트 프리앰블 코릴레이션 디텍터는 (i)normal preamble dector에서 검출된 correlation과 (ii) normal preamble dector에서 검출된 sequence를 2N만큼 지연시킨 correlation을 합하여 Binary Chirp-like Sequence의 correlation을 검출할 수 있다.
로버스트 프리앰블 코릴레이션 디텍터는 robust preamble이 OFDM data와 Scrambled GI를 두 번 반복하는 구조이기 때문에 반복된 OFDM data와 Scrambled GI의 길이인 2N만큼 normal preamble dector에서 검출된 sequence를 지연하여 correlation을 검출할 수 있다.
이후, 노멀 프리앰블 코릴레이션 디텍터와 로버스트 프리앰블 코릴레이션 디텍터의 Complex Magnitude 블록은 각 코릴레이터가 검출한 correlation의 complex magnitude 값을 출력할 수 있다. Peack detector 블록은 입력된 correlation의 complex magnitude값들의 peak를 검출할 수 있다. peak detector는 검출된 peak로부터 preamble의 위치를 검출하고, OFDM symbol timing sync와 fractional frequency offset sync를 맞추는 동작을 수행하여 프레임의 시작 정보를 출력 할 수 있다. 또한 peak detector는 검출된 peak로부터 프리앰블의 구조, 즉 normal preamble 또는 robust preamble인지, 프리앰블이 EAS 메시지를 포함하는지 여부에 관한 정보(EAS flag)를 출력할 수 있다.
도 44는 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더 (signaling decoder)를 나타낸 도면이다.
구체적으로 프리앰블 디텍터 (9300)의 일 실시예를 나타내며, 도 31에서 설명한 프리앰블 인서션 블록 대응하는 역동작을 수행할 수 있다.
본 발명의 일 실시예에 따른 프리앰블 디텍터는 correlation detector, FFT 블록, ICFO estimator, 캐리어 얼로케이션 테이블 블록, data extractor 및 시그널링 디코더를 포함할 수 있다. 각 블록은 설계자의 의도에 따라 변경되거나, 프리앰블 디텍터에 포함되지 않을 수 있다.
이하에서는 시그널링 디코더의 구체적인 구성 모듈과 동작을 중심으로 설명한다.
시그널링 디코더는 디스크램블러(30000), 애버리지(30010), 디퍼런셜 디코더(30020), 디인터리버(30030), 사이클릭 딜레이 블록(30040), I/Q 컴바이너(30050), 데이터 디포매터(30060) 및 리드 뮬러 디코더(30070)을 포함할 수 있다.
디스크램블러(30010)는 수신된 시그널링 데이터를 디스크램블링할 수 있다.
만일 도 41에서 상술한 바와 같이 방송 신호 송신 장치가 시그널링 정보를 repetition한 후, 디퍼런셜 인코딩했다면, 애버리지 블록(30010)은 생략할 수 있다. 이후, 디퍼런셜 디코더(30020)는 디스크램블링 신호를 입력 받고, descrambling 신호에 대해 DBPSK 또는 DQPSK demapping을 수행할 수 있다.
또는 도 42에서 상술한 바와 같이 방송 신호 송신 장치가 시그널링 정보를 디퍼런셜 인코딩한 후, repetition했다면, 애버리지 블록(30010)이 descrambled 시그널링 데이터의 해당 심볼들을 average한 이후, 디퍼런셜 디코더(30020)는 average된 신호에 대해 DBPSK 또는 DQPSK demapping을 수행할 수 있다. 본 발명에서 애버리지 블록은 시그널링 정보가 반복된 횟수를 기반으로 데이터의 평균값을 산출할 수 있다.
이하, 디퍼런셜 디코더(30020)의 구체적인 동작을 설명한다.
송신단에서 DQPSK mapping 처리된 신호를 수신한 경우, 디퍼런셜 디코더(30020)는 differential decoding한 신호에 대해 π/4만큼 phase rotation 처리를 수행할 수 있다. 따라서 differential decoding 신호는 In-phase와 Quadrature 성분으로 분리될 수 있다.
또한 디인터리버(30030)는 송신단에서 interleaving이 수행되었다면 그에 대한 역과정으로서 디퍼런셜 디코더(30020)에서 출력된 신호에 대해 deinterleaving을 수행할 수 있다.
사이클릭 딜레이 블록(30040)은 송신단에서 사이클릭 딜레이가 수행되었다면 그에 대한 역과정을 수행할 수 있다.
이후, I/Q 컴바이너(30050)는 deinterleaving된 신호 또는 delay된 신호의 I 성분과 Q 성분을 combining 할 수 있다.
만약, 송신단에서 DBPSK mapping 처리된 신호를 수신한 경우에는, I/Q 컴바이너(30050)는 deinterleaving된 신호의 I 성분만을 출력할 수 있다.
이후, 데이터 디포매터(30060)는 I/Q 컴바이너(30050)에서 출력된 신호들의 비트들을 각시그널링 필드 별로 combining하여 시그널링 정보를 출력할 수 있다. 방송 신호 송신 장치가 시그널링 정보를 repetition한 후, 디퍼런셜 인코딩한 경우, 데이터 디포매터(30060)는 해당 비트들을 average할 수 있다.
이후, 리드 뮬러 디코더(30070)는 데이터 디포매터(30060)에서 출력된 시그널링 정보를 디코딩할 수 있다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 과정을 통해 프리앰블을 통해 전송되는 시그널링 정보를 획득할 수 있다.
도 45는 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더를 나타낸 도면이다.
구체적으로 전술한 프리앰블 디텍터(9300)의 일 실시예를 나타내며, 도 34에서 설명한 프리앰블 인서션 블록 대응하는 역동작, 즉 robust pramble을 검출을 수행할 수 있다.
본 발명의 일 실시예에 따른 preamble detector는 상술한 바와 같이 코릴레이션 디텍터 (correlation detector), FFT 블록, ICFO estimator, 캐리어 얼로케이션 테이블 블록, 데이터 익스트랙터 (data extractor) 및 시그널링 디코더 (signaling decoder)를 포함할 수 있다. 각 블록은 설계자의 의도에 따라 변경되거나, 프리앰블 디텍터 (preamble detector)에 포함되지 않을 수 있다.
이하에서는 시그널링 디코더의 구체적인 구성 모듈과 동작을 중심으로 설명한다.
시그널링 디코더는 디스크램블러 A, 디스크램블러 B, 애버리지 블록, 디퍼런셜 디코더 (differential decoder), 디인터리버, 사이클릭 딜레이 블록, I/Q 컴바이너 (combiner), 데이터 포매터 (data deformatter) 및 리드 뮬러 디코더 (Reed Muller decoder)를 포함할 수 있다.
디스크램블러 A 및 디스크램블러 B 각각의 동작은 전술한 디스크램블러(30000)의 동작과 동일할 수 있다.
그외 각 모듈들의 동작 역시 도 44에서 상술한 모듈들의 동작과 동일할 수 있다.
본 발명의 일 실시예에 따른 디스크램블러 A 및 디스크램블러 B는 각각 OFDM data A와 OFDM data B에 스크램블링 시퀀스를 곱하여 디스크램블링 할 수 있다. 이후, 시그널링 디코더는 디스크램블러 A 및 디스크램블러 B로부터 출력된 각 디스크램블드 데이터는 합할 수 있다. 이후, 시그널링 디코더의 동작은 도 44에서 상술한 시그널링 디코더의 동작과 동일할 수 있다.
도 46은 본 발명의 일 실시예에 따른 프리앰블 디텍터의 시그널링 디코더를 나타낸 도면이다.
구체적으로 전술한 프리앰블 디텍터(9300)의 일 실시예를 나타내며, 도 35에서 설명한 프리앰블 인서션 블록 대응하는 역동작, 즉 robust pramble을 검출을 수행할 수 있다. 본 발명의 일 실시예에 따른 preamble detector는 상술한 바와 같이 correlation detector, FFT 블록, ICFO estimator, 캐리어 얼로케이션 테이블 블록, data extractor 및 시그널링 디코더를 포함할 수 있다. 각 블록은 설계자의 의도에 따라 변경되거나, 프리앰블 디텍터에 포함되지 않을 수 있다.
이하에서는 시그널링 디코더의 구체적인 구성 모듈과 동작을 중심으로 설명한다.
시그널링 디코더는 디스크램블러, 애버리지 블록, 디퍼런셜 디코더, 디인터리버, 사이클릭 딜레이 블록, I/Q combiner, 데이터 디포매터 A, 데이터 디포매터 B 및 리드 뮬러 디코더를 포함할 수 있다.
데이터 디포매터 A 및 데이터 디포매터 B 각각의 동작은 전술한 데이터 디포매터(30060)과 동일할 수 있다. 디스크램블러, 애버리지 블록, 디퍼런셜 디코더, 디인터리버, 사이클릭 딜레이 블록, I/Q combiner 모듈들의 구체적인 동작 역시 도 44에서 설명한 모듈들과 동일할 수 있다.
구체적으로 데이터 디포매터 A 및 데이터 디포매터 B는 I/Q combiner에서 출력된 신호들의 비트들 중 OFDM data A 또는 OFDM data B에 해당하는 시그널링 정보 각각에 대해 시그널링 필드 별로 combining하여 시그널링 정보를 출력할 수 있다. 이후, 데이터 디포매터 A 및 데이터 디포매터 B로부터 출력된 OFDM data 별, 시그널링 필드별로 combined 된 시그널링 정보는 합해진 뒤, 리드 뮬러 디코더 모듈에 입력된다. 이후, 리드 뮬러 디코더 모듈은 입력된 시그널링 정보를 디코딩할 수 있다.
도 47 은 본 발명의 다른 실시예에 따른 OFDM 제너레이션 블록을 도시한 도면이다.
본 발명은 빠른 스캔을 위한 프리앰블 시그널링에 관한 것일 수 있다. 본 발명은 FRU_CONFIGURE 라는 필드를 프리앰블에 담아 전송하는 방법을 제안한다. FRU_CONFIGURE 에 의하여 채널 스캔이 빠르게 수행될 수 있다. 본 발명은 종래기술에서 사용되던 혼합 플래그(mixed flag)의 단점을 해결하여, 신호가 어떠한 컨피규레이션을 가지는 경우에도 빠른 스캔을 가능하게 할 수 있다.
다른 실시예에 따른 OFDM 제너레이션 블록은 전술한 OFDM 제너레이션 블록과 유사한 동작을 할 수 있다. 다른 실시예에 따른 OFDM 제너레이션 블록은 전술한 프레임 스트럭쳐 모듈에서 출력된 신호 프레임들을 입력받고, 출력하기 위한 안테나의 개수만큼 신호 프레임들을 변조하여 전송할 수 있다.
다른 실시예에 따른 OFDM 제너레이션 블록은 m 개의 패쓰(path)를 가질 수 있다. 각 패쓰를 거친 데이터는 m 개의 안테나를 통해 전송될 수 있다.
다른 실시예에 따른 OFDM 제너레이션 블록은 레퍼런스 시그널 삽입 & PAPR 리덕션 블록, 역웨이브폼 트랜스폼 블록, PAPR 리덕션 인 타임 블록, 가드 시퀀스 삽입 블록, 프리앰블 삽입 블록, 웨이브폼 프로세싱 블록, 타 시스템 삽입 블록(Other system insertion block) 및/또는 DAC(Digital Analog Conversion) 블록을 포함할 수 있다.
레퍼런스 시그널 삽입 & PAPR 리덕션 블록은 각 신호 블록마다 정해진 위치에 레퍼런스 신호들을 삽입할 수 있다. 또한, 이 블록은 타임 도메인에서의 PAPR 값을 낮추기 위해서 PAPR 리덕션 스킴(reduction scheme)을 적용할 수 있다. OFDM 시스템의 경우, 레퍼런스 시그널 삽입 & PAPR 리덕션 블록은 액티브 서브 케리어들의 일부를 사용하지 않고 보존(reserve)할 수 있다. 또한, 실시예에 따라 PAPR 리덕션 동작은 생략될 수도 있다.
역웨이브폼 트랜스폼 블록은 입력신호를 트랜스폼하여 출력할 수 있다. 이 때, 트랜스폼은 전송채널의 특성을 고려하여 수행될 수 있다. 이 과정을 통해 전송효율을 높일 수 있다. OFDM 시스템의 경우, 역웨이브폼 트랜스폼 블록은 IFFT (Inverse Fast Fourier Transform) 을 수행할 수 있다. 이 경우, 주파수 영역의 신호는 시간 영역의 신호로 바뀔 수 있다. 실시예에 따라, 특히 싱글 캐리어 시스템의 경우, 역웨이브폼 트랜스폼 블록은 생략될 수 있다.
PAPR 리덕션 인 타임 블록은 전술한 PAPR 리덕션 블록과 동일한 동작을 수행할 수 있다. 즉, PAPR 리덕션 블록은 시간영역에서 입력신호의 PAPR를 낮출 수 있다. OFDM 시스템의 경우, PAPR 리덕션 과정은 신호의 피크를 클리핑하는 과정일 수 있다.
가드 시퀀스 삽입 블록은 전송채널의 딜레이 스프레드(delay spread)에 의한 영향을 최소화하기 위해서 인접한 신호 블록간에 가드 인터벌을 두고, 필요한 경우 특정 시퀀스를 삽입할 수 있다. 따라서 수신 장치는 동기화나 채널추정을 용이하게 수행할 수 있다. OFDM 시스템의 경우, 가드 시퀀스 삽입 블록은 OFDM 심볼의 가드 인터벌 구간에 사이클릭 프레픽스(cyclic prefix)를 삽입할 수도 있다.
프리앰블 삽입 블록은 전술한 프리앰블 삽입 블록과 유사한 동작을 수행할 수 있다. 즉, 프리앰블 삽입 블록은 신호의 빠른 디텍팅을 위해 프리앰블을 각 신호에 삽입할 수 있다. 단, 본 실시예에서는 프리앰블 삽입 블록이 빠른 스캔을 위한 프리앰블 시그널링을 수행할 수 있다.
웨이브폼 프로세싱 블록은 채널의 전송특성에 맞도록 웨이브폼 프로세싱 을 수행할 수 있다. 웨이브폼 프로세싱 블록은 일 실시예로서 전송신호의 아웃 오브 밴드 에미션(out-of-band emission)의 기준을 얻기 위해 SRRC 필터링(square-root-raised cosine filtering)을 수행하는 방식을 사용할 수도 있다. 멀티 캐리어 시스템의 경우, 웨이브폼 프로세싱 블록은 생략될 수 있다.
타 시스템 삽입 블록은 전술한 타 시스템 삽입 블록과 동일할 수 있다. 즉, 타 시스템 삽입 블록은 복수의 방송 송수신 시스템의 신호들을 시간 영역에서 멀티플렉싱할 수 있다.
DAC 블록은 전술한 DAC 블록과 동일할 수 있다. 즉, DAC 블록은 입력 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다.
전술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
전술하였던, 본 발명의 빠른 스캔을 위한 프리앰블 시그널링에 관한 동작은 프리앰블 삽입 블록에서 수행될 수 있다. 이는 일 실시예일 뿐이며, 설계자의 의도에 따라 다른 블록에서 본 발명이 수행될 수도 있으며, 복수개의 블록에 걸쳐 본 발명이 수행될 수도 있다.
도 48 은 본 발명의 일 실시예에 따른 싱크로나이제이션 & 디모듈레이션 모듈을 나타낸 도면이다.
본 발명에서 제시하는 빠른 스캔을 위한 프리앰블 시그널링은, 수신측에서 채널의 빠른 스캔을 위해 활용될 수 있다. 이를 위해, 수신측은 본 발명에 따른 프리앰블을 디텍팅하여 파싱된 정보를 활용할 수 있다.
본 발명의 일 실시예에 따른 싱크로나이제이션 & 디모듈레이션 모듈은 전술한 본 발명의 다른 실시예에 따른 OFDM 제너레이션 블록에 대응되는 수신측 모듈일 수 있다. 본 발명의 일 실시예에 따른 싱크로나이제이션 & 디모듈레이션 모듈은 신호를 수신하여 역변조(demodulating)하는 동작을 수행할 수 있다. 즉, 본 발명의 일 실시예에 따른 싱크로나이제이션 & 디모듈레이션 모듈은 전술한 본 발명의 다른 실시예에 따른 OFDM 제너레이션 블록의 역동작을 수행할 수 있다.
본 발명의 일 실시예에 따른 싱크로나이제이션 & 디모듈레이션 모듈은 튜너 블록, ADC 블록, 프리앰블 디텍터 블록, 가드 시퀀스 디텍터 블록, 웨이브폼 트랜스폼 블록, 시간/주파수 싱크 블록, 레퍼런스 시그널 디텍터 블록, 채널 이퀄라이저 블록 및/또는 역웨이브폼 트랜스폼 블록을 포함할 수 있다.
튜너 블록은 일반적인 튜너의 동작을 수행할 수 있다. 즉, 튜너 블록은 안테나로부터 받은 신호를 시스템에 전달할 수 있다. ADC (Analog to Digital Conversion) 블록은 입력받은 아날로그 신호를 디지털 신호로 변형할 수 있다.
프리앰블 디텍터 블록은 전술한 프리앰블 삽입 블록에 대응될 수 있다. 프리앰블 디텍터 블록은 프리앰블을 검출해내어 그 프리앰블 시그널링 정보를 얻을 수 있다. 본 발명에서 제시하는 빠른 스캔을 위해 시그널링된 프리앰블은 이 프리앰블 디텍터 블록에서 검출될 수 있다.
가드 시퀀스 디텍터 블록은 송신단에서 삽입된 가드 시퀀스를 검출해 낼 수 있다. 가드 시퀀스 디텍터 블록이 얻은 정보는 채널 이퀄라이저 블록에서 채널 이퀄라이징을 위해 사용될 수 있다. 웨이브폼 트랜스폼 블록은 입력신호를 변형하는 역할을 수행할 수 있다. 이는 송신단의 웨이브폼 프로세싱 블록에 대응되어, 그 역과정을 수행할 수 있다. 시간/주파수 싱크 블록은 수신한 신호의 시간 영역, 주파수 영역에서의 동기화를 수행하는 블록일 수 있다.
레퍼런스 시그널 디텍터는 송신단에서 삽입된 레퍼런스 시그널을 검출할 수 있다. 레퍼런스 시그널 디텍터 블록은 주파수 영역에 대한 레퍼런스 신호를 검출할 수 있다. 전술한 바와 같이 송신시, 각 신호에는 레퍼런스 시그널이 삽입될 수 있다. 이 레퍼런스 신호가 삽입되는 데이터 심볼은 설계자에 의해 특정될 수 있다. 이 레퍼런스 신호들이 수신단에서 검출되어, 전송 채널과 동기 오프셋을 추정하여 왜곡을 보상할 수 있다. 채널 이퀄라이저 블록은, 전송 채널을 거친 신호들을 등화시키는 역할을 수행할 수 있다. 역웨이브폼 트랜스폼 블록은 송신단의 역웨이브폼 트랜스폼 블록에 대응되어, 그 역과정을 수행할 수 있다.
전술하였던, 본 발명의 빠른 스캔을 위한 프리앰블 시그널링에 관한 동작은, 음영처리된 프리앰블 디텍터 블록과 연관있을 수 있다. 본 발명에 따라 시그널링된 프리앰블은 프리앰블 디텍터 블록에서 검출될 수 있다. 검출된 프리앰블의 시그널링 정보를 활용하여, 채널의 빠른 스캔을 수행할 수 있다.
도 49 는 종래기술에 따른 신호 프레임 및 그 프리앰블의 구조를 도시한 도면이다.
종래기술에 따른 신호 프레임은 P1 심볼, L1-pre, L1-post, 페이로드를 포함할 수 있다. 이 중, 프리앰블에 해당하는 P1 심볼은 S1, S2 필드1, S2 필드 2 를 포함할 수 있다. L1-pre 은 L1-post 를 디코딩하기 위한 정보를 포함할 수 있다. L1-post 는 페이로드의 PLP 를 디코딩하기 위한 정보를 포함할 수 있다. L1-post 를 통해 원하는 데이터가 포함된 PLP 를 찾을 수 있다. 페이로드 영역에는 전송 하고자하는 실제 데이터들이 포함될 수 있다.
수신기는 프리앰블을 디텍팅하여 해당 신호 프레임이 어떠한 타입인지 파악할 수 있다. 여기서, 해당 신호 프레임이 어떤 타입인지를 시그널링 하는 것에 그치지 않고, 현재 전송에 있어서 다른 신호 프레임의 타입이 어떠한지 역시 시그널링 될 수 있다. 다시 말하면 현재 전송에 있어서 다른 신호 프레임의 프리앰블의 타입이 어떠한지 역시 프리앰블에 의해 시그널링 될 수 있다.
7 비트의 프리앰블 중 마지막 비트 하나가 S2 필드 2 로 할당될 수 있다. S2 필드 2 는 혼합 플래그(mixed flag) 로서 기능할 수 있다. S2 필드 2 는 현재 전송에 있어 모든 프리앰블들이 현재의 프리앰블 타입과 동일한지, 아니면 다른 형태의 프리앰블 역시 전송되었는지를 지시할 수 있다.
S2 필드 2 가 0 일 경우, 현재 전송의 모든 프리앰블들은 해당 신호 프레임의 프리앰블과 모두 같은 타입일 수 있다. S2 필드 2 가 1 일 경우, 현재 전송의 프리앰블들 중 적어도 하나는 해당 신호 프레임의 프리앰블과 다른 타입을 가질 수 있다.
종래기술에서는 이러한 혼합 플래그의 시그널링을 통하여, 수신기가 채널의 스캔을 빨리 수행할 수 있도록 도움을 준다.
도 50 은 종래기술에 따른 채널 스캐닝 과정을 도시한 도면이다.
종래기술에 따른 채널 스캐닝 과정을 설명하기 위하여, T2-lite 프레임을 디코딩하기 위한 수신기가 채널을 스캔하는 상황을 가정한다. T2-lite 프레임은 T2 프레임들과 섞여서 전송되고 있을 수 있다.
여기서, T2 프레임은 T2 기술에 기반한 신호 프레임이다. T2 는 DVB (Digital Video Broadcasting) 의 두번째 지상파 (terrestorial) 표준에 따른 기술을 의미할 수 있다. 여기서, T2-lite 는 T2-lite 기술에 기반한 신호 프레임이다. T2-lite 는 T2 의 서브셋으로서, T2 를 모바일 수신을 위해 개선한 기술을 의미할 수 있다.
수신기는 채널 1 에서부터 차례대로 채널 n 까지 시스템을 스캔할 수 있다. 수신기는 채널 스캔을 통하여 수신기가 수신할 수 있는 신호 프레임을 찾을 수 있다.
채널 1 은 T2 프레임 만으로 구성되어 있다. 모두 동일한 프레임으로만 구성되어 있으므로, 첫번째 T2 프레임의 혼합 플래그는 0 으로 설정되어 있다. 따라서, 수신기는 첫번째 T2 프레임만을 디코딩하여 전체 채널에 원하는 T2-lite 프레임이 없음을 알 수 있다. 따라서, 채널 2 를 스캔하기 시작할 수 있다.
채널 2 는 T2 프레임과 T2-lite 프레임이 혼합되어 있다. 따라서, 채널 2 를 구성하는 각 프레임의 프리앰블들은 모두 혼합 플래그가 1 로 설정되어 있을 수 있다. 수신기는 첫번째 T2 프레임의 프리앰블을 파싱하였을 때, 혼합 플래그 값이 1 이므로 T2-lite 프레임이 채널 내에 존재할 수도 있다는 사실을 알 수 있다. 따라서 수신기는 자신이 수신할 수 없는 시스템인지 알지만 계속해서 다음 프레임을 디코딩할 수 있다. 수신기가 T2-lite 프레임을 확인하게 되면 다음 채널을 스캔하기 시작할 수 있다.
채널 n 은 T2-lite 프레임으로만 채널이 구성되어 있다. 따라서, 수신기는 첫번재 T2-lite 프레임을 파싱하여, 수신가능한 채널임을 알 수 있다. 이 경우 채널 n 의 모든 프리앰블의 혼합 플래그는 0 으로 설정될 수 있다.
이와 같이 혼합 플래그를 사용할 경우, 다른 시스템이 존재하는 채널에서 스캔을 중지 하고 다음 채널의 스캔 과정으로 넘어 갈 수 있게 된다.
도 51 은 종래기술에 따른 채널 스캐닝 과정의 문제점을 도시한 도면이다.
전술한 T2-lite 수신기가 채널 3 과 같은 채널을 스캔하는 경우에 문제가 발생할 수 있다. 채널 3 은 T2 프레임과 NGH 프레임이 함께 존재하는 채널이다.
여기서, NGH 프레임은 NGH 기술에 기반한 신호 프레임일 수 있다. NGH 는 DVB 의 표준으로서, 차세대 핸드헬드를 위한 방송표준을 의미할 수 있다.
채널 3 의 프레임들의 프리앰블은 1 로 설정된 혼합 플래그를 가질 수 있다. T2 프레임과 NGH 프레임이 함께 전송되기 때문이다.
이 경우, T2-lite 수신기는 처음으로 T2 프레임의 프리앰블을 디코딩할 수 있다. T2-lite 는 자신과 같은 시스템이 아니지만 혼합 플래그가 1 로 설정되어 있으므로, T2-lite 프레임이 있을 수 있다고 생각하여 다음 프레임을 계속 디코딩하게 된다.
3번째 프레임 또한 NGH 프레임으로 타 시스템이지만, NGH 프레임의 혼합 플래그가 1 로 설정되어 있으므로 계속 디코딩이 수행될 수 있다.
이와 같이 혼합 플래그를 사용한 종래기술의 경우, 채널의 구성에 따라 수신기가 무한히 시스템을 스캔할 수 있다. 이는 스캔 시간을 늘리게 하는 단점으로 작용한다. 이 때문에, 임의의 시간 동안만 스캔을 하거나, 슈퍼 프레임 길이 만큼만 디코딩하도록 설정해야만 할 수 있다.
도 52 는 본 발명의 일 실시예에 따른 신호 프레임 및 그 프리앰블의 구조를 도시한 도면이다.
본 발명의 일 실시예에 따른 신호 프레임은 프리앰블, PLS1, PLS2 및/또는 페이로드를 포함할 수 있다. PLS1, PLS2, 페이로드는 전술한 바와 같다.
본 발명은 전술한 종래기술의 단점을 보완하기 위한 프리앰블 시그날링을 제시한다.
본 발명에 따른 프리앰블은 FRU_CONFIGURE 필드를 포함할 수 있다. FRU_CONFIGURE 는 3 비트의 값을 가질 수 있다. FRU_CONFIGURE 를 이용하면, 빠른 채널 스캔이 가능해지며, 전술한 문제점이 해결될 수 있다.
프리앰블에는 FRU_CONFIGURE 이외에도 FFT_SIZE, GI_FRACTION, EAC_FLAG, PILOT_MODE, PAPR_FLAG 등의 필드를 포함할 수 있다. 각각의 필드들은 FFT 사이즈 정보, 가드 인터벌 관련 정보 또는 긴급상황과 관련된 플래그 정보등을 의미할 수 있다. 이 필드들은 이미 전술하였다.
도 53 은 본 발명의 일 실시예에 따른 프리앰블의, FRU_CONFIGURE 의 시그널링 포맷을 도시한 도면이다.
전술한 바와 같이, FRU_CONFIGURE 를 통해 채널에 존재하는 프레임의 컨피규레이션을 알 수 있다. 여기서, FRU_CONFIGURE 가 나타낼 수 있는 범위는 채널 전부일 수도 있고, 실시예에 따라 슈퍼프레임일 수도 있다. 전술한 바와 같이, 슈퍼프레임이 FRU (Frame Repetition Unit) 의 반복으로 이루어진 경우, 슈퍼프레임 내에 같은 구성의 FRU 가 반복될 수 있으므로, FRU_CONFIGURE 를 통해 FRU 의 프레임 구성을 파악할 수도 있다.
여기서, PHY_PROFILE 은 전술한 바와 같이, 해당 프리앰블을 가지는 프레임의 타입을 알려준다. 즉, 000 일 경우 해당 프레임은 베이스 프로파일에 따른 프레임이고, 001 일 경우 핸드헬드 프로파일에 따른 프레임일 수 있다. 010 일 경우 해당 프레임은 어드밴스드 프로파일에 따른 프레임이고, 111 일 경우 해당 프레임은 FEF (Future Extension Frame) 으로서 향후 사용될 다른 시스템을 위한 프레임일 수 있다.
FRU_CONFIGURE 필드는 실시예에 따라 3 비트를 가질 수 있다. 각각의 비트는 해당 슈퍼프레임에 특정 프로파일에 따른 프레임이 존재하는지 여부를 지시할 수 있다.
FRU_CONFIGURE 필드는 적은 수의 비트로 슈퍼 프레임의 컨피규레이션을 모두 표현하기 위하여, 현재 프레임의 타입과의 관계에서, 슈퍼프레임에 특정 프로파일에 따른 프레임이 존재하는지 여부를 지시한다. 즉, FRU_CONFIGURE 와 PHY_PROFILE 의 조합에 의하여, 슈퍼 프레임의 컨피규레이션이 파악될 수 있다.
FRU_CONFIGURE 가 000 의 값을 가지는 경우, 해당 채널 내지 슈퍼프레임은 프레임이 섞이지 않고 하나의 타입의 프레임으로만 되어 있을 수 있다. 즉, 현재 프레임의 프로파일이 베이스 프로파일이고(PHY_PROFILE=000), FRU_CONFIGURE 의 값이 000 일 경우, 그 슈퍼프레임에는 베이스 프로파일에 따른 프레임만이 존재할 수 있다.
현재 프레임의 프로파일이 베이스 프로파일인 경우(PHY_PROFILE=000), FRU_CONFIGURE 의 첫번째 비트가 1 이면 해당 슈퍼프레임에는 핸드헬드 프로파일에 따른 프레임이 존재할 수 있다. FRU_CONFIGURE 의 두번?? 비트가 1 이면 해당 슈퍼프레임에는 어드밴스드 프로파일에 따른 프레임이 존재할 수 있다. FRU_CONFIGURE 의 세번?? 비트가 1 이면 해당 슈퍼프레임에는 FEF 가 존재할 수 있다.
현재 프레임의 프로파일이 베이스 프로파일이 아닐 경우, FRU_CONFIGURE 의 각 비트가 의미하는 바는 달라지게 된다. 예를 들어, 현재 프레임의 프로파일이 핸드헬드 프로파일인 경우(PHY_PROFILE=001), FRU_CONFIGURE 의 첫번째 비트가 1 이면 해당 슈퍼프레임에는 베이스 프로파일에 따른 프레임이 존재할 수 있다. FRU_CONFIGURE 의 두번?? 비트가 1 이면 해당 슈퍼프레임에는 어드밴스드 프로파일에 따른 프레임이 존재할 수 있다. FRU_CONFIGURE 의 세번?? 비트가 1 이면 해당 슈퍼프레임에는 FEF 가 존재할 수 있다.
예를 들어, 현재 프레임의 프로파일이 어드밴스드이고(PHY_PROFILE=010), FRU_CONFIGURE 의 값이 011 인 경우, 해당 슈퍼 프레임에는 베이스 프로파일에 따른 프레임은 존재하지 않고, 핸드헬드 프로파일에 따른 프레임과 FEF 는 존재하게 된다.
이러한 방법으로, 슈퍼 프레임이 가지는 컨피규레이션의 모든 경우의 수가 표현될 수 있다. 본 발명은, 일반적으로 존재하는 “현재 프레임의 타입을 지시하는 필드(PHY_PROFILE)” 를 활용하여, 그 조합을 통하여 더 적은 수의 비트로도, 많은 수의 슈퍼프레임 컨피규레이션을 표현할 수 있다. 즉, 본 발명은 비트 수가 제한되어 있는 프리앰블에 있어서 효율적으로 시그널링 하면서도, 수신기가 빠르게 채널 스캔을 할 수 있도록 해주는 최소한의 정보를 제공한다.
도 54 는 본 발명의 일 실시예에 따른 프리앰블 시그날링을 이용한, 채널 스캐닝 과정을 도시한 도면이다.
설명을 위해, 핸드헬드 프로파일의 프레임을 수신할 수 있는 수신기를 가정한다. 이 수신기는 각 채널을 채널 1 부터 순서대로 스캔하게 된다.
채널 1 은 베이스 프로파일의 프레임 및 FEF 만 존재하는 경우이다. 수신기는 프레임의 프리앰블을 파싱한다. 수신기는 PHY_PROFILE 을 통해 현재 프레임이 베이스 프로파일의 프레임임을 알 수 있다. 또한, 수신기는 FRU_CONFIGURE 를 통해 본 채널에는 FEF 가 존재하고, 핸드헬드와 어드밴스드의 프레임은 존재하지 않는다는 사실을 알 수 있다. 따라서, 수신기는 디코딩을 중지하고 다음 채널의 스캔을 시작할 수 있다.
채널 2 는 베이스 프로파일, 핸드헬드 프로파일의 프레임 및 FEF 가 존재하는 경우이다. 수신기는 PHY_PROFILE 을 통해 현재 프레임이 베이스 프로파일의 프레임임을 알 수 있다. 또한, 수신기는 FRU_CONFIGURE 를 통해 본 채널에는 핸드헬드 프로파일의 프레임 및 FEF 가 존재하고, 어드밴스드 프로파일의 프레임은 존재하지 않는다는 사실을 알 수 있다. 따라서, 수신기는 계속해서 디코딩을 수행할 수 있다.
채널 3 은 베이스 프로파일, 어드밴스드 프로파일의 프레임 및 FEF 가 존재하는 경우이다. 채널 3 은 종래 기술에서 문제가 되었던 채널 구성이다. 수신기는 PHY_PROFILE 을 통해 현재 프레임이 베이스 프로파일의 프레임임을 알 수 있다. 또한, 수신기는 FRU_CONFIGURE 를 통해 본 채널에는 핸드헬드 프로파일의 프레임이 존재하지 않음을 알 수 있다. 따라서, 종래와 같은 계속된 디코딩 없이, 다음 채널의 스캔 과정으로 넘어갈 수 있다.
이와 같이, 본 발명에 따른 프리앰블 시그널링을 통해, 효율적인 시그널링이 가능하며 동시에 채널 스캐닝의 시간을 단축할 수 있다.
도 55 는 본 발명의 일 실시예에 따른 프리앰블 시그널링을 도시한 도면이다.
본 발명의 프리앰블은 전술한 바와 같이 21 비트의 정보를 전송할 수 있다. 프리앰블은 S1, S2, S3 의 세 시그널링 필드를 포함할 수 있다. 각각의 시그널링 필드는 7 비트씩의 크기를 가질 수 있다.
S1 필드에는, 3 비트의 PHY_PROFILE 필드(m10, m11, m12), 3 비트의 FRU_CONFIGURE 필드(m13, m14, m15), 1 비트의 EAC_FLAG(m16) 필드가 올 수 있다.
S2 필드에는 2 비트의 FFT_SIZE 필드(m20, m21), 3 비트의 GI_FRACTION 필드(m22, m23, m24), 1 비트의 PILOT_MODE 필드(m25), 1 비트의 PAPR_FLAG 필드(m26) 가 올 수 있다.
S3 필드는 보존(reserved) 되어 있을 수 있다.
이는 일 실시예일 뿐이며, 데이터들이 전혀 다른 방법으로 프리앰블의 각 비트에 매핑될 수도 있다.
각각의 시그널링 필드들은 리드 뮬러 코드워드 Ci (i = 1, 2, 3) 으로 인코딩될 수 있다. 하기는 그 인코딩 과정을 수식으로 나타낸 것이다.
각각의 시그널링 필드들은 제너레이터 매트릭스 G 와 곱해져, 64 비트의 리드 뮬러 코드워드로 인코딩 될 수 있다.
도 56은 본 발명의 일 실시예에 따른 방송 신호를 전송하는 방법을 나타낸다.
방송 신호 전송 방법은 인풋 스트림들을 디멀티플렉싱하는 단계, PLP들의 데이터를 인코딩하는 단계, 복수의 시그널 프레임들을 빌딩하는 단계, 및/또는 OFDM 방식으로 데이터를 모듈레이팅하고 방송 신호들을 전송하는 단계를 포함할 수 있다.
인풋 스트림들을 디멀티플렉싱하는 단계에서, 전술한 인풋 포매팅 모듈은 인풋 스트림들을 프로세싱할 수 있다. 인풋 포매팅 모듈은 인풋 스트림들을 PLP들의 BB (base band) 프레임들로 디멀티플렉싱할 수 있다. 인풋 포매팅 모듈은 인풋 스트림들을 PLP들로 디멀티플렉싱할 수 있다.
PLP 데이터를 인코딩하는 단계에서, 전술한 코딩 앤 모듈레이션 모듈은 PLP들의 데이터를 인코딩할 수 있다. PLP는 DP로도 칭할 수 있다. 이 단계는 LDPC 인코딩 및/또는 비트 인터리빙을 포함할 수 있다. 각 DP 내의 데이터는 코드 레이트에 기초하여 인코딩될 수 있다. 각 PLP 들은 피지컬 레이어 프로파일들 중 하나에 따라 인코딩될 수 있다. 피지컬 레이어 프로파일들은 베이스 프로파일, 핸드헬드 프로파일, 및/또는 어드밴스드 프로파일에 대응될 수 있다. 각 피지컬 레이어 프로파일은 수신 환경에 기초하여 설정될 수 있다. 각 피지컬 레이어 프로파일은 PLP 데이터에 대한 LDPC 인코딩 및/또는 비트 인터리빙을 포함할 수 있다. LDPC 코드를 이용한 인코딩응 LDPC 인코더에 의한 LDPC 인코딩에 대응될 수 있다. LDPC 인코더는 PLP들 내의 BB 프레임들을 LDPC 코드들로 인코딩할 수 있다. 비트 인터리빙은 비트 인터리버에 의한 비트 인터리빙에 대응될 수 있다.
복수의 시그널 프레임들을 빌딩하는 단계에서 전술한 프레임 스트럭처 모듈은 PLP들의 인코딩된 데이터를 매핑하여 시그널 프레임들을 빌딩할 수 있다. 수퍼 프레임은 적어도 두 개의 빌딩된 신호 프레임들을 포함할 수 있다. 수퍼 프레임은 전술한 수퍼 프레임에 대응될 수 있다.
OFDM 방식에 의해 데이터를 모듈레이팅하고 방송 신호를 전송하는 단계에서, 전술한 웨이브폼 제너레이션 모듈은 OFDM 방식으로 데이터를 모듈레이팅하고 방송 신호들을 전송할 수 있다.
이 실시예에서, 시그널 프레임의 프리앰블은 현재 시그널 프레임의 타임을 지시하는 제1 시그널 필드를 포함할 수 있다. 제1 시그널 필드는 전술한 PHY_PROFILE에 대응할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호 전송 방법에 있어서, 프리앰블은 수퍼 프레임 내의 시그널 프레임의 피지컬 레이어 프로파일들의 설정을 지시하는 제2 시그널 필드를 포함할 수 있다. 제2 시그널 필드는 FRU_CONFIGURE 필드에 대응할 수 있다. 전술한 바와 같이 FRU_CONFIGURE 필드느 현재 수퍼 프레임 내에 존재하는 FRU의 PHY 프로파일 타입 설정을 지시할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호 전송 방법에 있어서, 제2 시그널 필드의 밸류는 제1 시그널 필드의 밸류와 컴비네이션되어 수퍼 프레임 내에 특정 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 제2 시그널 필드는 FRU_CONFIGURE 필드에 대응할 수 있다. 제1 시그널 필드는 PHY_PROFILE필드에 대응할 수 있다. FRU_CONFIGURE 필드의 각 비트는 PHY_PROFILE 필드의 밸류에 기초하여 각기 다른 의미를 가질 수 있다. 즉, FRU_CONFIGURE 필드는 PHY_PROFILE 필드의 밸류와 컴비네이션되어 특정 PHY 프로파일의 시그널 프레임의 존재 여부를 나타낼 수 있다.
본 발명의 다른 실시예에 따른 방송 신호 전송 방법에 있어서, 피지컬 레이어 프로파일들은 제1 피지컬 레이어 프로파일, 제2 피지컬 레이어 프로파일 및 제3 피지컬 레이어 프로파일을 포함할 수 있다. 제1 시그널 필드가 현재 시그널 프레임이 제1 피지컬 레이어 프로파일의 시그널 프레임인지 여부를 나타낼 때, 제2 시그널 필드의 제1 비트는 수퍼 프레임 내에 제2 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 또한 제2 시그널 필드의 제2 비트는 수퍼 프레임 내에 제3 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 또한 제2 시그널 필드의 제3 비트는 수퍼 프레임 내에 FEF (Future Extension Frame)이 존재하는지 여부를 나타낼 수 있다. 여기서, 제1 피지컬 레이어 프로파일은 베이스 프로파일에 대응할 수 있다. 제2 피지컬 레이어 프로파일은 핸드헬드 프로파일에 대응할 수 있다. 제3 피지컬 레이어 프로파일은 어드밴스드 프로파일에 대응할 수 있다. 이는 전술한 표 8의 두번째 컬럼에 대응할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호 전송 방법에 있어서, 피지컬 레이어 프로파일 중 하나는 복수의 프로세스들을 포함할 수 있다. 프로세스들은 PLP의 데이터를 컨스텔레이션에 매핑하는 단계, 매핑된 데이터를 MIMO 인코딩하는 단계, 및/또는 MIMO 인코딩된 데이터를 인터리빙하는 단계를 포함할 수 있다. 여기서, 피지컬 레이어 프로파일 중 하나는 전술한 어드밴스드 프로파일에 대응될 수 있다. 어드밴스드 프로프일은 MIMO 인코딩 프로세스를 포함할 수 있다. 어드밴스드 프로파일에 따라 인코딩된 PLP는 MIMO 스킴에 의해 인코딩될 수 있다.
매핑 프로세스는 컨스텔레이션 매퍼에 의해 수행되는 컨스텔레이션 매핑에 대응될 수 있다. MIMO 인코딩은 전술한 MIMO 인코더에 의해 수행되는 MIMO 인코딩으로 칭할 수 있다. 타임 인터리빙은 타임 인터리버에 의한 타임 인터리빙에 대응할 수 있다.
전술한 스텝들은 디자인에 따라 동일하거나 유사한 기능을 수행하는 스텝들에 의해 대체되거나 생략될 수 있다.
도 57은 본 발명의 일 실시예에 따른 방송 신호를 수신하는 방법을 나타낸다.
방송 신호 수신 방법은 방송 신호들을 수신하고 OFDM 방법으로 데이터를 디모듈레이팅하는 단계, 복수의 신호 프레임들을 파싱하는 단계, PLP들의 데이터를 디코딩하는 단계, 및/또는 디코딩된 복수의 PLP들을 아웃풋 스트림들로 멀티플렉싱하는 단계를 포함할 수 있다.
방송 신호들을 수신하고 OFDM 방법으로 데이터를 디모듈레이팅하는 단계에서 전술한 싱크로나이제이션 & 디모듈레이션 모듈은 방송 신호를 수신하고, OFDM 방법에 의해 데이터를 디모듈레이트할 수 있다.
복수의 신호 프레임들을 파싱하는 단계에서, 전술한 프레임 파싱 모듈은 복수의 PLP들의 데이터를 디매핑하여 시그널 프레임을 파싱할 수 있다. 수퍼 프레임은 적어도 두개의 빌딩된 시그널 프레임들을 포함할 수 있다. 수퍼 프레임은 전술한 수퍼 프레임에 대응할 수 있다.
PLP 데이터를 디코딩하는 단계에서, 전술한 디매핑 앤 디코딩 모듈은 PLP들의 데이터를 디코딩할 수 있다. PLP 데이터 디코딩 단계는 LDPC 디코딩 및/또는 비트 디인터리빙을 포함할 수 있다. 각 PLP 들은 피지컬 레이어 프로파일들 중 하나에 따라 디코딩될 수 있다. 피지컬 레이어 프로파일들은 베이스 프로파일, 핸드헬드 프로파일, 및/또는 어드밴스드 프로파일에 대응될 수 있다. 각 피지컬 레이어 프로파일은 수신 환경에 기초하여 설정될 수 있다. 각 피지컬 레이어 프로파일은 PLP 데이터에 대한 비트 디인터리빙 및/또는 LDPC 디코딩 을 포함할 수 있다. 비트 디인터리빙 단계에서 전술한 비트 디인터리버는 의한 비트 디인터리빙을 수행할 수 있다. LDPC 디코딩 단계에서 전술한 LDPC 디코더는 LDPC 코드에 따라 PLP 데이터를 디코딩하고 BB 프레임들을 출력할 수 있다.
디코딩된 복수의 PLP들을 멀티플렉싱하는 단계에서, 상기 아웃풋 프로세서는 PLP들의 BB 프레임들에 대해 아웃풋 프로세싱을 수행할 수 있다. 아웃풋 프로세서는 아웃풋 스트림들을 출력할 수 있다.
이 실시예에서, 시그널 프레임의 프리앰블은 현재 시그널 프레임의 타임을 지시하는 제1 시그널 필드를 포함할 수 있다. 제1 시그널 필드는 전술한 PHY_PROFILE에 대응할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호 수신 방법에 있어서, 프리앰블은 수퍼 프레임 내의 시그널 프레임의 피지컬 레이어 프로파일들의 설정을 지시하는 제2 시그널 필드를 포함할 수 있다. 제2 시그널 필드는 FRU_CONFIGURE 필드에 대응할 수 있다. 전술한 바와 같이 FRU_CONFIGURE 필드느 현재 수퍼 프레임 내에 존재하는 FRU의 PHY 프로파일 타입 설정을 지시할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호 수신 방법에 있어서, 제2 시그널 필드의 밸류는 제1 시그널 필드의 밸류와 컴비네이션되어 수퍼 프레임 내에 특정 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 제2 시그널 필드는 FRU_CONFIGURE 필드에 대응할 수 있다. 제1 시그널 필드는 PHY_PROFILE필드에 대응할 수 있다. FRU_CONFIGURE 필드의 각 비트는 PHY_PROFILE 필드의 밸류에 기초하여 각기 다른 의미를 가질 수 있다. 즉, FRU_CONFIGURE 필드는 PHY_PROFILE 필드의 밸류와 컴비네이션되어 특정 PHY 프로파일의 시그널 프레임의 존재 여부를 나타낼 수 있다.
본 발명의 다른 실시예에 따른 방송 신호 수신 방법에 있어서, 피지컬 레이어 프로파일들은 제1 피지컬 레이어 프로파일, 제2 피지컬 레이어 프로파일 및 제3 피지컬 레이어 프로파일을 포함할 수 있다. 제1 시그널 필드가 현재 시그널 프레임이 제1 피지컬 레이어 프로파일의 시그널 프레임인지 여부를 나타낼 때, 제2 시그널 필드의 제1 비트는 수퍼 프레임 내에 제2 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 또한 제2 시그널 필드의 제2 비트는 수퍼 프레임 내에 제3 피지컬 레이어 프로파일의 시그널 프레임이 존재하는지 여부를 나타낼 수 있다. 또한 제2 시그널 필드의 제3 비트는 수퍼 프레임 내에 FEF (Future Extension Frame)이 존재하는지 여부를 나타낼 수 있다. 여기서, 제1 피지컬 레이어 프로파일은 베이스 프로파일에 대응할 수 있다. 제2 피지컬 레이어 프로파일은 핸드헬드 프로파일에 대응할 수 있다. 제3 피지컬 레이어 프로파일은 어드밴스드 프로파일에 대응할 수 있다. 이는 전술한 표 8의 두번째 컬럼에 대응할 수 있다.
본 발명의 다른 실시예에 따른 방송 신호 수신 방법에 있어서, 피지컬 레이어 프로파일 중 하나는 복수의 프로세스들을 포함할 수 있다. 프로세스들은 타임 디인터리빙, MIMO 디코딩, 및/또는 컨스텔레이션으로부터 데이터를 디매핑하는 단계를 포함할 수 있다. 여기서, 피지컬 레이어 프로파일 중 하나는 전술한 어드밴스드 프로파일에 대응될 수 있다. 이들 프로세스는 PLP에 적용될 수 있으며, 어드밴스드 프로프일에 따라 디코딩될 수 있다.
타임 디인터리빙은 전술한 타임 디인터리버에 의한 타임 디인터리빙에 대응할 수 있다. MIMO 디코딩에서 전술한 MIMO 디코더는 MIMO 디코딩을 수행할 수 있다. MIMO 디코딩은 MIMO 코이피션트를 포함하는 MIMO 매트릭스를 사용하여 수행될 수 있다. MIMO 코이피션트는 파워 임밸런스를 조절하기 위해 사용될 수 있다. 컨스틀레이션으로부터의 디매핑 프로세스에서 전술한 컨스텔레이션 디매퍼는 디매핑을 수행할 수 있다. elaovd은 PLP 데이터에 대해 수행될 수 있다. 전술한 스텝들은 디자인에 따라 동일하거나 유사한 기능을 수행하는 스텝들에 의해 대체되거나 생략될 수 있다.
본 발명의 설명은 명료화를 위해 첨부된 도면의 각각을 참조하여 설명하지만, 첨부된 도면에 도시된 실시예를 서로 병합함으로써 새로운 실시예(들)를 설계할 수 있다. 상기 설명에서 언급된 실시예를 실행하는 프로그램이 기록된 컴퓨터 판독가능 기록 매체가 당업자의 필요에 따라 설계되면, 이는 첨부된 청구 범위 및 그 동등물의 범위에 속할 수 있다.
본 발명에 따른 장치 및 방법은 상기 설명에서 언급된 실시예들의 구성들 및 방법들에 의해 제한되지 않는다. 상기 설명에서 언급된 실시예는 전체적으로 또는 부분적으로 서로 선택적으로 결합되는 방식으로 구성되어 다양한 변형이 가능하다.
또한, 본 발명에 따른 방법은 네트워크 장치에 제공되는 프로세서 판독가능 기록 매체에서 프로세서 판독가능 코드로 구현될 수 있다. 프로세서 판독가능 매체는 프로세서에 의해 판독가능한 데이터를 저장할 수 있는 모든 종류의 기록 장치를 포함할 수 있다. 프로세서 판독가능 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한, 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한, 프로세서 판독가능 기록 매체는 네트워크를 통해 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서 판독가능 코드가 저장되고 실행될 수 있다.
당업자는 본 발명의 사상 및 범위를 벗어나지 않고 본 발명의 다양한 변형 및 변경이 가능함을 인식할 것이다. 따라서, 본 발명은 첨부된 청구범위 및 그 동등물의 범위 내에서 제공되는 본 발명의 변형 및 변경을 커버한다.
장치 및 방법 발명이 본 명세서에 언급되었으며, 이들 장치 및 방법 발명의 설명은 서로 상호보완적으로 적용될 수 있다.
다양한 실시예가 본 발명을 수행하는 최상의 모드로 기재되었다.
본 발명은 방송 신호 제공 필드에서 유용하다.
본 발명의 사상 또는 범위를 벗어나지 않고 본 발명의 다양한 변형과 변경이 가능하다는 것은 당업자에게 자명하다. 따라서, 본 발명은 첨부된 청구범위 및 그 동등물의 범위 내에서 제공되는 본 발명의 모든 변형과 변경을 커버하는 것으로 의도된다.
Claims (8)
- 데이터를 LDPC (Low Density Parity Check) 인코딩하는 단계;
상기 LDPC 인코딩된 데이터를 비트 인터리빙하는 단계;
상기 비트 인터리빙된 데이터를 포함하는 적어도 하나의 신호 프레임을 빌딩하는 단계; 및
상기 빌딩된 적어도 하나의 신호 프레임 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 모듈레이팅하는 단계;
상기 적어도 하나의 신호 프레임 각각의 시작 부분에 프리앰블을 인서팅하는 단계;
상기 프리앰블이 인서팅된 적어도 하나의 신호 프레임을 포함하는 방송 신호들을 전송하는 단계를 포함하고,
상기 프리앰블은 두 개의 OFDM 심볼들을 포함하고,
상기 프리앰블에 포함된 두 개의 OFDM 심볼 각각은 EAS (Emergency Alert System) 정보를 포함하는,
방송 신호 송신 방법. - 제 1 항에 있어서,
상기 프리앰블에 포함된 상기 두 개의 OFDM 심볼 각각은 프리퀀시 도메인에서 다른 데이터를 포함하고 있는,
방송 신호 송신 방법. - 방송 신호들을 수신하는 단계;
상기 수신된 방송 신호들 내에 포함된 적어도 하나의 신호 프레임 각각의 시작 부분에 프리앰블을 디텍팅하는 단계;
상기 수신된 방송 신호들 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 디모듈레이팅하는 단계;
상기 디모듈레이팅된 데이터로부터 적어도 하나의 신호 프레임을 파싱하는 단계,
상기 파싱된 적어도 하나의 신호 프레임 내의 데이터를 비트 디인터리빙하는 단계;
상기 비트 디인터리빙된 데이터를 LDPC (Low Density Parity Check) 디코딩하는 단계;
상기 프리앰블은 두 개의 OFDM 심볼들을 포함하고,
상기 프리앰블에 포함된 두 개의 OFDM 심볼 각각은 EAS (Emergency Alert System) 정보를 포함하는,
방송 신호 수신 방법. - 제 3 항에 있어서,
상기 프리앰블에 포함된 상기 두 개의 OFDM 심볼 각각은 프리퀀시 도메인에서 다른 데이터를 포함하고 있는,
방송 신호 수신 방법. - 데이터를 LDPC (Low Density Parity Check) 인코딩하는 인코더;
상기 LDP 인코딩된 데이터를 비트 인터리빙하는 비트 인터리버;
상기 비트 인터리빙된 데이터를 포함하는 적어도 하나의 신호 프레임을 빌딩하는 프레임 빌더; 및
상기 빌딩된 적어도 하나의 신호 프레임 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 모듈레이팅 하는 모듈레이터;
상기 적어도 하나의 신호 프레임 각각의 시작 부분에 프리앰블을 인서팅하는 인서터;
상기 프리앰블이 인서팅된 적어도 하나의 신호 프레임을 포함하는 방송 신호들을 전송하는 트랜스미터를 포함하고,
상기 프리앰블은 두 개의 OFDM 심볼들을 포함하고,
상기 프리앰블에 포함된 두 개의 OFDM 심볼 각각은 EAS (Emergency Alert System) 정보를 포함하는,
방송 신호 송신 장치. - 제 5 항에 있어서,
상기 프리앰블에 포함된 상기 두 개의 OFDM 심볼 각각은 프리퀀시 도메인에서 다른 데이터를 포함하고 있는,
방송 신호 송신 장치. - 방송 신호들을 수신 하는 수신기;
상기 수신된 방송 신호들 내에 포함된 적어도 하나의 신호 프레임 각각의 시작 부분에 프리앰블을 디텍팅하는 디텍터;
상기 수신된 방송 신호들 내의 데이터를 OFDM (Orthogonal Frequency Division Multiplexing) 방법을 이용하여 디모듈레이팅하는 디모듈레이터;
상기 디모듈레이팅된 데이터로부터 적어도 하나의 신호 프레임을 파싱하는 프레임 파서;
상기 파싱된 적어도 하나의 신호 프레임 내의 데이터를 비트 디인터리빙하는 비트 디인터리버;
상기 비트 디인터리빙된 데이터를 LDPC (Low Density Parity Check) 디코딩하는 디코더;
상기 프리앰블은 두 개의 OFDM 심볼들을 포함하고,
상기 프리앰블에 포함된 두 개의 OFDM 심볼 각각은 EAS (Emergency Alert System) 정보를 포함하는,
방송 신호 수신 장치. - 제 7 항에 있어서,
상기 프리앰블에 포함된 상기 두 개의 OFDM 심볼 각각은 프리퀀시 도메인에서 다른 데이터를 포함하고 있는,
방송 신호 수신 장치.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361908693P | 2013-11-25 | 2013-11-25 | |
| US201361908722P | 2013-11-25 | 2013-11-25 | |
| US61/908,722 | 2013-11-25 | ||
| US61/908,693 | 2013-11-25 | ||
| PCT/KR2014/010625 WO2015076514A1 (en) | 2013-11-25 | 2014-11-06 | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160077129A KR20160077129A (ko) | 2016-07-01 |
| KR101830744B1 true KR101830744B1 (ko) | 2018-02-21 |
Family
ID=53179741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167013728A KR101830744B1 (ko) | 2013-11-25 | 2014-11-06 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US9571240B2 (ko) |
| EP (1) | EP3075161A4 (ko) |
| KR (1) | KR101830744B1 (ko) |
| CN (1) | CN105765982B (ko) |
| WO (1) | WO2015076514A1 (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9769635B2 (en) * | 2010-11-23 | 2017-09-19 | Lg Electronics Inc. | Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, and broadcast signal transceiving method in broadcasting signal transmitting and receiving apparatuses |
| WO2012070859A2 (ko) | 2010-11-23 | 2012-05-31 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법 |
| EP3028453A4 (en) | 2013-08-01 | 2017-04-12 | LG Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
| WO2015023107A1 (ko) * | 2013-08-13 | 2015-02-19 | 엘지전자 주식회사 | 방송신호 송신방법, 방송신호 수신방법, 방송신호 송신장치, 방송신호 수신장치 |
| WO2015076629A1 (en) * | 2013-11-25 | 2015-05-28 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
| KR101830744B1 (ko) * | 2013-11-25 | 2018-02-21 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
| CN109560892B (zh) | 2013-12-27 | 2021-04-30 | 松下电器（美国）知识产权公司 | 发送方法、接收方法及发送装置、接收装置 |
| EP3092760A4 (en) | 2014-01-08 | 2017-10-18 | LG Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
| US9838169B2 (en) * | 2014-10-29 | 2017-12-05 | Samsung Electronics Co., Ltd. | Methods and apparatus using interleaved guard OFDM in wireless communication systems |
| JP6462001B2 (ja) * | 2014-12-08 | 2019-01-30 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
| EP3242427A4 (en) * | 2014-12-29 | 2018-08-01 | LG Electronics Inc. -1- | Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method |
| KR102553322B1 (ko) * | 2015-04-20 | 2023-07-10 | 한국전자통신연구원 | 레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 |
| KR102597582B1 (ko) | 2015-06-09 | 2023-11-03 | 삼성전자주식회사 | 예약 톤 설계 방법 및 톤 예약 방식을 이용하여 papr 저감을 수행하는 송신기 |
| WO2016199595A1 (ja) * | 2015-06-10 | 2016-12-15 | ソニー株式会社 | データ処理装置、データ処理方法、およびプログラム |
| JP2017011682A (ja) * | 2015-06-17 | 2017-01-12 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ | 送信方法、受信方法、送信装置、及び受信装置 |
| WO2016203723A1 (ja) * | 2015-06-17 | 2016-12-22 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 送信方法、受信方法、送信装置、及び受信装置 |
| EP3328011A4 (en) * | 2015-07-17 | 2019-03-27 | LG Electronics Inc. | DEVICE AND METHOD FOR TRANSMITTING / RECEIVING BROADCAST SIGNAL |
| CN107852409A (zh) * | 2015-07-21 | 2018-03-27 | Lg 电子株式会社 | 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法 |
| WO2017018607A1 (ko) | 2015-07-27 | 2017-02-02 | 엘지전자(주) | 방송 신호 송수신 장치 및 방법 |
| WO2018077656A1 (en) * | 2016-10-24 | 2018-05-03 | Panasonic Intellectual Property Corporation Of America | Transmitter, receiver, transmitting method, and receiving method |
| EP3621370A4 (en) * | 2017-05-02 | 2020-12-02 | Ntt Docomo, Inc. | BASE STATION DEVICE, USER DEVICE AND COMMUNICATION METHOD |
| JP6877659B2 (ja) * | 2018-12-28 | 2021-05-26 | 三菱電機株式会社 | 無線送信装置、無線受信装置、遠隔通信監視システム、無線通信システム、無線通信方法、制御回路およびプログラム |
| US20220174134A1 (en) * | 2020-12-02 | 2022-06-02 | Semiconductor Components Industries, Llc | Abbreviated header communication |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0622454D0 (en) * | 2006-11-13 | 2006-12-20 | Siemens Ag | Emergency alert |
| US20080232270A1 (en) * | 2007-03-22 | 2008-09-25 | Kristoffer Fleming | Systems and arrangements for power conservation in network devices |
| ATE528942T1 (de) * | 2007-05-02 | 2011-10-15 | Alcatel Lucent | Verfahren zur etablierung eines parametrisierten kanals zur drahtlosen kommunikation |
| CN101816137B (zh) * | 2007-09-05 | 2013-02-13 | 诺基亚公司 | 用于支持在dvb系统中同时接收多个服务的方法和系统 |
| ES2379625T3 (es) * | 2007-09-28 | 2012-04-30 | Lg Electronics Inc. | Aparato y método para transmitir y recibir una señal |
| US7974254B2 (en) * | 2007-10-22 | 2011-07-05 | Nokia Corporation | Digital broadcast signaling metadata |
| EP2071758A1 (en) * | 2007-12-11 | 2009-06-17 | Sony Corporation | OFDM-Transmitting apparatus and method, and OFDM-receiving apparatus and method |
| KR100937430B1 (ko) * | 2008-01-25 | 2010-01-18 | 엘지전자 주식회사 | 신호 송수신 방법 및 신호 송수신 장치 |
| KR100937429B1 (ko) * | 2008-02-04 | 2010-01-18 | 엘지전자 주식회사 | 신호 송수신 방법 및 신호 송수신 장치 |
| WO2009104931A2 (en) * | 2008-02-21 | 2009-08-27 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
| US8644406B2 (en) * | 2009-01-09 | 2014-02-04 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
| WO2010090374A1 (en) * | 2009-02-06 | 2010-08-12 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
| US8503551B2 (en) * | 2009-02-13 | 2013-08-06 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
| US20100262708A1 (en) * | 2009-04-08 | 2010-10-14 | Nokia Corporation | Method and apparatus for delivery of scalable media data |
| EP2357745B1 (en) * | 2010-01-07 | 2015-06-03 | Samsung Electronics Co., Ltd. | Apparatus and method for broadcasting services in digital video broadcasting system |
| EP2362653A1 (en) * | 2010-02-26 | 2011-08-31 | Panasonic Corporation | Transport stream packet header compression |
| PT2629444E (pt) * | 2012-02-20 | 2015-02-10 | Lg Electronics Inc | Método e aparelho para transmitir e receber sinais de radiodifusão |
| EP3028448A4 (en) * | 2013-08-01 | 2017-05-03 | LG Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
| KR101830744B1 (ko) * | 2013-11-25 | 2018-02-21 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
-
2014
- 2014-11-06 KR KR1020167013728A patent/KR101830744B1/ko active IP Right Grant
- 2014-11-06 CN CN201480064333.9A patent/CN105765982B/zh active Active
- 2014-11-06 WO PCT/KR2014/010625 patent/WO2015076514A1/en active Application Filing
- 2014-11-06 EP EP14864641.7A patent/EP3075161A4/en not_active Withdrawn
- 2014-11-20 US US14/549,126 patent/US9571240B2/en active Active
-
2017
- 2017-01-04 US US15/398,123 patent/US9882755B2/en active Active
- 2017-12-15 US US15/844,148 patent/US10498577B2/en active Active
-
2019
- 2019-11-07 US US16/677,242 patent/US10999112B2/en active Active
Non-Patent Citations (1)
| Title |
|---|
| 'Next generation broadcasting system to handheld, physical layer specification’, DVB Document A160* |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105765982A (zh) | 2016-07-13 |
| US20150146608A1 (en) | 2015-05-28 |
| US20200076658A1 (en) | 2020-03-05 |
| EP3075161A4 (en) | 2017-07-19 |
| EP3075161A1 (en) | 2016-10-05 |
| US9882755B2 (en) | 2018-01-30 |
| US10999112B2 (en) | 2021-05-04 |
| WO2015076514A1 (en) | 2015-05-28 |
| US9571240B2 (en) | 2017-02-14 |
| CN105765982B (zh) | 2019-08-20 |
| US20180109407A1 (en) | 2018-04-19 |
| US20170149592A1 (en) | 2017-05-25 |
| KR20160077129A (ko) | 2016-07-01 |
| US10498577B2 (en) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101830744B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| CN107113451B (zh) | 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法 | |
| US11678346B2 (en) | Method for transmitting broadcast signals, apparatus for transmitting broadcast signals, method for receiving broadcast signals and apparatus for receiving broadcast signals | |
| CN106464635B (zh) | 广播信号发送设备、广播信号接收设备、广播信号发送方法以及广播信号接收方法 | |
| CN107210846B (zh) | 收发广播信号的装置和方法 | |
| KR101801588B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| CN112217547B (zh) | 发送和接收广播信号的方法及设备 | |
| CN105794215B (zh) | 发送和接收广播信号的装置和方法 | |
| KR101867833B1 (ko) | 방송 신호 전송 장치, 방송 신호 수신 장치, 방송 신호 전송 방법 및 방송 신호 수신 방법 | |
| KR101733502B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| KR101853672B1 (ko) | 방송 신호 전송 장치, 방송 신호 수신 장치, 방송 신호 전송 방법 및 방송 신호 수신 방법 | |
| CN111600726B (zh) | 发送广播信号的装置和方法及接收广播信号的装置和方法 | |
| EP3331208B1 (en) | Method and device for transmitting and receiving broadcast signal | |
| KR101737853B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| CN112217760A (zh) | 收发广播信号的装置和方法 | |
| KR101801585B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| KR101889798B1 (ko) | 방송 신호 송수신 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |