WO2016199595A1 - データ処理装置、データ処理方法、およびプログラム - Google Patents

データ処理装置、データ処理方法、およびプログラム Download PDF

Info

Publication number
WO2016199595A1
WO2016199595A1 PCT/JP2016/065679 JP2016065679W WO2016199595A1 WO 2016199595 A1 WO2016199595 A1 WO 2016199595A1 JP 2016065679 W JP2016065679 W JP 2016065679W WO 2016199595 A1 WO2016199595 A1 WO 2016199595A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit string
symbol
bits
unit
data processing
Prior art date
Application number
PCT/JP2016/065679
Other languages
English (en)
French (fr)
Inventor
山本　真紀子
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201680029713.8A priority Critical patent/CN107615667B/zh
Priority to JP2017523576A priority patent/JP6747437B2/ja
Priority to DE112016002602.1T priority patent/DE112016002602T5/de
Priority to US15/577,486 priority patent/US10389386B2/en
Publication of WO2016199595A1 publication Critical patent/WO2016199595A1/ja
Priority to US16/510,059 priority patent/US11005500B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3494—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems using non - square modulating pulses, e.g. using raised cosine pulses; Partial response QAM, i.e. with partial response pulse shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Definitions

  • the present disclosure relates to a data processing device, a data processing method, and a program, and in particular, a data processing device and data configured to execute bit interleaving suitable for a wireless transmission modulation scheme of NUC (non-uniform constellation)
  • the present invention relates to a processing method and a program.
  • IEEE802.11 of the wireless LAN standard stipulates that bit-interleave is performed on a bit string obtained by mapping to a complex plane according to convolutional coding and modulation schemes in order to increase error resistance. It has been.
  • Bit interleaving includes inter-symbol interleaving for spreading burst errors during Viterbi decoding on the receiving side and intra-symbol interleaving for spreading robustness within one symbol.
  • FIG. 1 shows an overview of inter-symbol interleaving.
  • inter-symbol interleaving a bit string is written in a memory storage area in a vertical direction by a predetermined number of bits (16 bits in the figure), and the written bit string is written in a horizontal direction by a predetermined number of bits (N in the case of the figure).
  • N a predetermined number of bits
  • Intra-symbol interleaving is a process of shifting a bit string within a symbol so that the position of robustness of each bit is distributed for each symbol in a bit string read from a memory in the horizontal direction. Intra symbol interleaving will be specifically described.
  • FIG. 2 shows a signal space diagram of the 64QAM modulation method (hereinafter simply referred to as 64QAM) adopted in IEEE802.11ac.
  • 64QAM is a uniform constellation in which 64 signal points are arranged so that the distances between the signal points in the complex plane are uniform, and one symbol representing the position of the signal point is composed of 6 bits.
  • Fig. 3 shows the robustness of each of 6 bits constituting one symbol of 64QAM.
  • the robustness of each bit is divided into three stages. Specifically, the 0th (MSB) and 3rd from the left of the 6 bits are the strongest, the 1st and 4th from the left of the 6 bits are the next strongest, and the 2nd from the left of the 6 bits
  • the fifth (LSB) has the weakest characteristic.
  • FIG. 4 shows an overview of intra symbol interleaving corresponding to 64QAM.
  • the bit string of S bits is shifted in accordance with the read memory row for every S bits (3 bits in the case of 64QAM), which is half the number of bits constituting one symbol.
  • bit string for one symbol read from the 0th row is shifted to the left by 0 digits every 3 bits (that is, not shifted).
  • the bit string for one symbol read from the first row is shifted one digit to the left every 3 bits.
  • the bit string for one symbol read from the second row is shifted to the left by 2 digits every 3 bits.
  • the bit string for one symbol read from the third row is shifted to the left by 3 digits every 3 bits (that is, not shifted as in the 0th row).
  • the bit string for one symbol read from the fourth row is shifted to the left by 4 digits every 3 bits (ie, shifted to the left by every 3 bits as in the first row). In this way, in intra-symbol interleaving corresponding to 64QAM, one symbol is divided into 3 bits and shifted by a period of 3 rows.
  • the intra-symbol interleaving described above is based on the assumption that the modulation scheme employed is uniform constellation, such as 64QAM.
  • the present disclosure has been made in view of such a situation, and is intended to improve communication performance by performing bit interleaving suitable for a modulation method that is non-uniform constellation.
  • a data processing device includes a mapping unit that generates a second bit string by mapping a first bit string to any symbol on a complex plane corresponding to the NUC modulation scheme;
  • An inter-symbol interleaving unit that generates a third bit string by performing inter-symbol interleaving with respect to the bit string, and for each M bits of the third bit string equal to the number M of bits representing the symbol,
  • An intra-symbol interleaving unit that generates a fourth bit sequence by performing intra-symbol interleaving for shifting the entire M bits, and a modulation unit that wirelessly transmits the fourth bit sequence according to the NUC modulation scheme.
  • the inter-symbol interleaving unit can generate the third bit string by vertically writing the second bit string in a memory and laterally reading from the memory, and the intra-symbol interleaving part can generate the third bit string.
  • the entire M bits can be shifted by the number corresponding to the row horizontally read from the memory for every M bits of the same number of bits M representing the symbol in the three bit strings.
  • the intra-symbol interleaving unit shifts the entire 6 bits by every 6 bits by a digit corresponding to a row horizontally read from the memory. be able to.
  • the data processing device may further include a conversion unit that converts a signal to be transmitted into the first bit string.
  • a data processing method is the data processing method of the data processing device, wherein the data processing device maps the first bit string to any symbol on a complex plane corresponding to the NUC modulation scheme.
  • a program includes a mapping unit that generates a second bit sequence by mapping a first bit sequence to any symbol on a complex plane corresponding to the NUC modulation scheme, An inter-symbol interleaving unit that generates a third bit string by performing inter-symbol interleaving on two bit strings, and for each M bits of the third bit string, the same number of bits M representing the symbol, An intra-symbol interleaving unit that generates a fourth bit string by performing intra-symbol interleaving for shifting the entire M bits, and a modulation unit that wirelessly transmits the fourth bit string in accordance with the NUC modulation scheme.
  • a second bit string is generated by mapping the first bit string to any symbol on a complex plane corresponding to the NUC modulation scheme, and the second bit string is interleaved with the second bit string. Symbol interleaving is performed to generate a third bit string, and intra-symbol interleaving for shifting the entire M bits for every M bits of the third bit string equal to the number of bits M representing the symbol is performed.
  • a fourth bit string is generated, and the fourth bit string is wirelessly transmitted according to the NUC modulation scheme.
  • communication performance can be improved by performing bit interleaving suitable for the NUC modulation scheme.
  • FIG. 25 is a block diagram illustrating a configuration example of a data processing device to which the present disclosure is applied.
  • FIG. 11 is a block diagram illustrating a configuration example of a general-purpose computer.
  • FIG. 5 shows a signal space diagram corresponding to 64 NUC.
  • 64NUC is non-uniform constellation in which 64 signal points are arranged at positions where signal point distances in the complex plane are not uniform, and one symbol representing the position of the signal point is composed of 6 bits.
  • FIG. 6 shows the robustness of each bit constituting one symbol of 64 NUC.
  • the robustness of each bit is divided into 6 levels. Specifically, of the 6 bits, the 0th (MSB) from the left is the strongest and gradually weakens toward the 5th (LSB), and the LSB has the weakest characteristic.
  • FIG. 7 shows an outline of intra symbol interleaving corresponding to 64 NUC.
  • NUC In the case of NUC, it is read every bit number m (in this case, 6 bits in the case of 64 NUC) of one symbol of the bit string read out from the memory in the horizontal direction by the previous inter symbol interleaving. Shifted according to memory row.
  • bit string for one symbol read from the 0th row is shifted to the left by 0 digits (that is, not shifted).
  • the bit string for one symbol read from the first row is shifted to the left by one digit.
  • the bit string for one symbol read from the second row is shifted to the left by two digits.
  • the bit string for one symbol read from the third to fifth rows is shifted to the left by 3 to 5 digits, respectively.
  • the bit string for one symbol read from the sixth row is shifted to the left by six (that is, not shifted as in the zeroth row).
  • the bit string for one symbol read from the seventh row is shifted to the left by seven digits (that is, shifted to the left by one digit as in the first row).
  • FIG. 8 illustrates a configuration example of the data processing apparatus according to the embodiment of the present disclosure.
  • the data processing apparatus 10 performs wireless communication according to 64 NUC, and includes a signal input unit 11, a convolutional encoding unit 12, a mapping unit 13, a writing unit 14, a memory 15, a reading unit 16, a shift unit 17, and a modulation unit. 18 is comprised.
  • the signal input unit 11 acquires the transmission target signal and outputs it to the subsequent stage.
  • the convolutional encoding unit 12 performs encoding that convolves the input signal.
  • the mapping unit 13 applies the encoded data obtained as a result of the convolutional encoding to any signal point on the complex plane corresponding to the modulation scheme (in this case, 64 NUC) employed in the modulation unit 18 in the subsequent stage. Map.
  • the writing unit 14 writes a bit string representing a signal point (symbol) mapped to a point in the vertical direction by a predetermined number of bits (16 bits in this case) in the storage area of the memory 15.
  • the reading unit 16 performs inter-symbol interleaving by reading the bit string written in the storage area of the memory 15 in the vertical direction by a predetermined number of bits (in this case, N CBPS / 16 bits).
  • the shift unit 17 converts the read inter-symbol interleaved bit string into symbols in accordance with the read row of the memory 15 for every 6 bits of one symbol as shown in FIG. Intra-symbol interleaving is performed by shifting the bit string.
  • the modulator 18 wirelessly transmits the bit interleaved bit string according to 64 NUC.
  • FIG. 9 is a flowchart for explaining transmission processing by the data processing apparatus 10 having the above-described configuration.
  • step S1 the signal input unit 11 acquires a signal to be transmitted and outputs the acquired signal to the convolutional encoding unit 12 at the subsequent stage.
  • the convolutional encoding unit 12 performs encoding that convolves the input signal, and outputs encoded data obtained as a result to the mapping unit 13.
  • the mapping unit 13 maps the input encoded data to signal points on the complex plane corresponding to the modulation method employed by the subsequent modulation unit 18, and the signal points (symbols) obtained as a result are mapped.
  • the representing bit string is output to the writing unit 14.
  • steps S2 and S3 inter symbol interleaving is performed. That is, the writing unit 14 writes a bit string representing a signal point on the complex plane in the storage area of the memory 15 in the vertical direction, and the reading unit 16 reads the written bit string in the horizontal direction and outputs it to the shift unit 17.
  • step S4 intra symbol interleaving is performed. That is, the shift unit 17 shifts the bit sequence within the symbol in accordance with the read row of the memory 15 for every 6 bits for one symbol, and outputs the bit sequence to the modulation unit 18.
  • step S5 the modulator 18 wirelessly transmits the bit interleaved bit string according to 64NUC.
  • description of the transmission process by the data processing apparatus 10 is complete
  • FIG. 10 shows a case where a bit sequence having been subjected to bit interleaving including intra symbol interleaving shown in FIG. 4 is wirelessly transmitted by 64QAM, and a bit sequence having been bit interleaved including intra symbol interleaving shown in FIG. Shows the bit error rate simulation results when wireless transmission is performed with 64 NUC.
  • the horizontal axis represents the required C / N, and the vertical axis represents the error rate.
  • 64NUC always has a lower bit error rate than 64QAM, that is, more efficient wireless communication is possible.
  • the data processing apparatus 10 employs 64 NUC as a modulation scheme.
  • the present disclosure employs another NUC modulation in which the arrangement of signal points in the complex plane is non-uniform constellation. It is also applicable to.
  • a series of processes of the data processing apparatus 10 described above can be executed by hardware or can be executed by software.
  • a program constituting the software is installed in the computer.
  • the computer includes, for example, a general-purpose personal computer capable of executing various functions by installing a computer incorporated in dedicated hardware and various programs.
  • FIG. 11 is a block diagram showing an example of a hardware configuration of a computer that executes the above-described series of processing by a program.
  • a CPU Central Processing Unit
  • ROM Read Only Memory
  • RAM Random Access Memory
  • An input / output interface 105 is further connected to the bus 104.
  • An input unit 106, an output unit 107, a storage unit 108, a communication unit 109, and a drive 110 are connected to the input / output interface 105.
  • the input unit 106 includes a keyboard, a mouse, a microphone, and the like.
  • the output unit 107 includes a display, a speaker, and the like.
  • the storage unit 108 includes a hard disk, a nonvolatile memory, and the like.
  • the communication unit 109 includes a network interface or the like.
  • the drive 110 drives a removable medium 111 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory.
  • the CPU 101 loads the program stored in the storage unit 108 to the RAM 103 via the input / output interface 105 and the bus 104 and executes the program. A series of processing is performed.
  • the program executed by the computer 100 may be a program that is processed in time series in the order described in this specification, or a necessary timing such as when a call is made in parallel. It may be a program in which processing is performed.
  • a mapping unit that generates the second bit string by mapping the first bit string to any symbol on a complex plane corresponding to the NUC modulation scheme;
  • An inter-symbol interleaving unit that generates a third bit string by performing inter-symbol interleaving on the second bit string;
  • An intra-symbol interleaving unit that generates a fourth bit string by performing intra-symbol interleaving for shifting the entire M bits for every M bits of the same number of bits M representing the symbol of the third bit string;
  • a data processing apparatus comprising: a modulation unit that wirelessly transmits the fourth bit string in accordance with the NUC modulation method.
  • the inter symbol interleaving unit generates the third bit string by vertically writing the second bit string in a memory and laterally reading from the memory,
  • the intra-symbol interleaving unit shifts the entire M bits by the number corresponding to the row horizontally read from the memory for every M bits of the third bit string, which is the same as the number of bits M representing the symbol.
  • the data processing device according to (1) (3) When the NUC modulation scheme is 64 NUC, the intra-symbol interleaving unit shifts the entire 6 bits by every 6 bits by a digit corresponding to a row horizontally read from the memory.
  • the data processing device according to (2) When the NUC modulation scheme is 64 NUC, the intra-symbol interleaving unit shifts the entire 6 bits by every 6 bits by a digit corresponding to a row horizontally read from the memory.
  • a mapping unit that generates the second bit string by mapping the first bit string to any symbol on a complex plane corresponding to the NUC modulation scheme;
  • An inter-symbol interleaving unit that generates a third bit string by performing inter-symbol interleaving on the second bit string;
  • An intra-symbol interleaving unit that generates a fourth bit string by performing intra-symbol interleaving for shifting the entire M bits for every M bits of the same number of bits M representing the symbol of the third bit string;
  • a program that causes the fourth bit string to function as a modulation unit that wirelessly transmits in accordance with the NUC modulation method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本開示は、non-uniform constellationである変調方式に適したビットインターリーブを行うことにより、通信性能を向上させることができるようにするデータ処理装置、データ処理方法、およびプログラムに関する。 本開示の一側面であるデータ処理装置は、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部とを備える。

Description

データ処理装置、データ処理方法、およびプログラム
　本開示は、データ処理装置、データ処理方法、およびプログラムに関し、特に、無線送信の変調方式がNUC(non-uniform constellation)である場合に適したビットインターリーブを実行するようにしたデータ処理装置、データ処理方法、およびプログラムに関する。
　例えば、無線LAN規格のIEEE802.11では、畳み込み符号化と変調方式に応じた複素平面に対するマッピングによって得られたビット列に対して、エラー耐性を増すためにビットインターリーブ(Bit interleave)を行うことが定められている。
　ビットインターリーブは、受信側におけるビタビ復号時のバーストエラーを拡散させるためのインターシンボルインターリービングと、１シンボル内でのロバストネス(robustness)を拡散させるためのイントラシンボルインターリービングとから成る。
　図１は、インターシンボルインターリービングの概要を示している。インターシンボルインターリービングでは、ビット列をメモリの記憶領域に縦方向に所定のビット数（同図の場合、１６ビット）ずつ書き込み、書き込んだビット列を横方向に所定のビット数（同図の場合、ＮCBPS／１６ビット。ＮCBPSは１シンボル当たりの符号化ビットの数）ずつ読み出す処理である。
　イントラシンボルインターリービングでは、メモリから横方向に読み出したビット列を１シンボル分毎に、各ビットのロバストネスの強弱の位置が分散するように、シンボル内でビット列をシフトさせる処理である。イントラシンボルインターリービングについて具体的に説明する。
　図２は、IEEE802.11acに採用された64QAM変調方式（以下、単に64QAMと略称する）の信号空間ダイアグラムを示している。
　64QAMは、複素平面における各信号点間の距離が均等となるように64個の信号点が配置されたuniform constellationであり、信号点の位置を表す１シンボルは６ビットで構成される。
　図３は、64QAMの１シンボルを成す６ビットそれぞれのロバストネスを表している。64QAMの場合、各ビットのロバストネスは３段階に分かれることになる。具体的には、６ビットのうちの左から０番目（MSB）と３番目が最も強く、６ビットのうちの左から１番目と４番目が次に強く、６ビットのうちの左から２番目と５番目(LSB)が最も弱い特性がある。
　図４は、64QAMに対応するイントラシンボルインターリービングの概要を示している。QAMの場合、１シンボルを成すビット数の半分のＳビット（64QAMの場合、３ビット）毎に、読み出されたメモリの行に応じてＳビットのビット列がシフトされる。
　具体的には、０行目から読み出された１シンボル分のビット列は、３ビット毎に左に０桁シフトされる（すなわち、シフトされない）。１行目から読み出された１シンボル分のビット列は、３ビット毎に左に１桁シフトされる。２行目から読み出された１シンボル分のビット列は、３ビット毎に左に２桁シフトされる。３行目から読み出された１シンボル分のビット列は、３ビット毎に左に３桁シフトされる（すなわち、０行目と同様にシフトされない）。４行目から読み出された１シンボル分のビット列は、３ビット毎に左に４桁シフトされる（すなわち、１行目と同様に３ビット毎に左に１桁シフトされる）。このように、64QAMに対応するイントラシンボルインターリービングは、１シンボルが３ビットずつに分けられて、３行周期でシフトされる。
　上述したイントラシンボルインターリービングは、採用されている変調方式が64QAMなどのようにuniform constellationであることを前提としている。
　ところで、昨今、より効率的な無線通信を行うために、複素平面における信号点間の距離が均等にはならない位置に信号点が配置されている64NUC(non-uniform constellation)などの変調方式が提案されている（例えば、特許文献１参照）。
ＷＯ／２０１４／１７７５６５
　現在、変調方式が64NUCなどのようにnon-uniform constellationである場合に適したイントラシンボルインターリービングは提案されていない。
　本開示はこのような状況に鑑みてなされたものであり、non-uniform constellationである変調方式に適したビットインターリーブを行うことによって通信性能を向上させるようにするものである。
　本開示の一側面であるデータ処理装置は、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部とを備える。
　前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成することができ、前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせることができる。
　前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせることができる。
　本開示の一側面であるデータ処理装置は、送信対象の信号を前記第１のビット列に変換する変換部をさらに備えることができる。
　本開示の一側面であるデータ処理方法は、データ処理装置のデータ処理方法において、前記データ処理装置による、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップとを含む。
　本開示の一側面であるプログラムは、コンピュータを、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部として機能させる。
　本開示の一側面においては、第１のビット列がNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングされることによって第２のビット列が生成され、前記第２のビット列に対してインターシンボルインターリービングが行われることによって第３のビット列が生成され、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングが行われるとによって第４のビット列が生成され、前記第４のビット列が前記NUC変調方式に従って無線送信される。
　本開示の一側面によれば、NUC変調方式に適したビットインターリーブを行うことにより、通信性能を向上させることができる。
インターシンボルインターリービングの概要を説明するための図である。 64QAMの信号空間ダイアグラムを示す図である。 64QAMの１シンボルを成す各ビットのロバストネスを示す図である。 64QAMに対応するインターシンボルインターリービングの概要を説明するための図である。 64NUCの信号空間ダイアグラムを示す図である。 64NUCの１シンボルを成す各ビットのロバストネスを示す図である。 64NUCに対応するインターシンボルインターリービングの概要を説明するための図である。 本開示を適用したデータ処理装置の構成例を示すブロック図である。 図８のデータ処理装置による送信処理を説明するフローチャートである。 64QAMと64NUCのビットエラーレートのシミュレーション結果を示す図である。 汎用のコンピュータの構成例を示すブロック図である。
　以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
　＜64NUCについて＞
　始めに、本開示の実施の形態であるデータ処理装置が無線通信に採用する64NUCについて説明する。
　図５は、64NUCに対応する信号空間ダイアグラムを示している。64NUCでは、複素平面における信号点距離が均等とはならない位置に64個の信号点が配置されたnon-uniform constellationであり、信号点の位置を表す１シンボルは６ビットで構成される。
　図６は、64NUCの１シンボルを成す各ビットのロバストネスを表している。64NUCの場合、各ビットのロバストネスは６段階に分かれることになる。具体的には、６ビットのうちの左から０番目（MSB）が最も強く、５番目(LSB)に向かって徐々に弱くなり、LSBが最も弱い特性がある。
　図７は、64NUCに対応するイントラシンボルインターリービングの概要を示している。
　NUCの場合、直前のインターシンボルインターリービングでメモリから横方向に読み出されたビット列の、１シンボル分を成すビット数ｍ（いまの場合、64NUCの場合、６ビット）毎に、読み出されたメモリの行に応じてシフトされる。
　具体的には、０行目から読み出された１シンボル分のビット列は左に０桁シフトされる（すなわち、シフトされない）。１行目から読み出された１シンボル分のビット列は左に１桁シフトされる。２行目から読み出された１シンボル分のビット列は左に２桁シフトされる。同様に、３乃至５行目から読み出された１シンボル分のビット列は、それぞれ、左に３乃至５桁シフトされる。６行目から読み出された１シンボル分のビット列は左に６シフトされる（すなわち、０行目と同様にシフトされない）。７行目から読み出された１シンボル分のビット列は、左に７桁シフトされる（すなわち、１行目と同様に左に１桁シフトされる）。このように、64NUCに対応するイントラシンボルインターリービングは、１シンボルが６行周期でシフトされる。
　＜本開示の実施の形態であるデータ処理装置の構成例＞
　次に、図８は、本開示の実施の形態であるデータ処理装置の構成例を示している。
　このデータ処理装置１０は、64NUCに従って無線通信を行うものであり、信号入力部１１、畳み込み符号化部１２、マッピング部１３、書き込み部１４、メモリ１５、読み出し部１６、シフト部１７、および変調部１８から構成される。
　信号入力部１１は、送信対象の信号を取得して後段に出力する。畳み込み符号化部１２は、入力された信号に畳み込む符号化を行う。マッピング部１３は、畳み込む符号化の結果得られる符号化データを、後段の変調部１８にて採用されている変調方式（いまの場合、64NUC）に対応する複素平面上のいずれかの信号点にマッピングする。
　書き込み部１４は、点にマッピングされた信号点（シンボル）を表すビット列を、メモリ１５の記憶領域に所定のビット数（いまの場合、１６ビット）ずつ縦方向に書き込む。読み出し部１６は、メモリ１５の記憶領域に縦方向に書き込まれたビット列を横方向に所定のビット数（いまの場合、ＮCBPS／１６ビット）ずつ読み出すことによってインターシンボルインターリービングを行う。
　シフト部１７は、読み出されたインターシンボルインターリービング済みのビット列を、図７に示されたように、１シンボル分の６ビット毎に、読み出されたメモリ１５の行に応じて、シンボル内でビット列をシフトさせることによってイントラシンボルインターリービングを行う。変調部１８は、ビットインターリーブ済みのビット列を64NUCに従って無線送信する。
　＜データ処理装置１０による送信処理＞
　次に、図９は、上述した構成を有するデータ処理装置１０による送信処理を説明するフローチャートである。
　ステップＳ１においては、信号入力部１１は、送信対象の信号を取得して後段の畳み込み符号化部１２に出力する。畳み込み符号化部１２は、入力された信号に畳み込む符号化を行い、その結果得られる符号化データをマッピング部１３に出力する。マッピング部１３は、入力された符号化データを、後段の変調部１８にて採用されている変調方に対応する複素平面上の信号点にマッピングし、その結果得られた信号点（シンボル）を表すビット列を書き込み部１４に出力する。
　ステップＳ２およびＳ３において、インターシンボルインターリービングが行われる。すなわち、書き込み部１４が、複素平面における信号点を表すビット列を、メモリ１５の記憶領域に縦方向に書き込み、読み出し部１６が、書き込まれたビット列を横方向に読み出してシフト部１７に出力する。
　ステップＳ４において、イントラシンボルインターリービングが行われる。すなわち、シフト部１７が、入力されたビット列を、１シンボル分の６ビット毎に、読み出されたメモリ１５の行に応じて、シンボル内でビット列をシフトさせて変調部１８に出力する。
　ステップＳ５において、変調部１８は、ビットインターリーブ済みのビット列を64NUCに従って無線送信する。以上で、データ処理装置１０による送信処理の説明を終了する。
　＜64QAMと64NUCの比較＞
　次に、図１０は、図４に示されたイントラシンボルインターリービングを含むビットインターリーブ済みのビット列を64QAMで無線送信した場合と、図７に示されたイントラシンボルインターリービングを含むビットインターリーブ済みのビット列を64NUCで無線送信した場合とのビットエラーレートのシミュレーション結果を示している。なお、横軸は所要Ｃ／Ｎ、縦軸はエラーレートを示している。
　同図から明らかなように、64NUCは、64QAMに比較して常に低いビットエラーレートである、すなわち、より効率的に無線通信が可能であることがわかる。
　なお、本実施の形態では、データ処理装置１０は変調方式として64NUCを採用しているが、本開示は、複素平面における信号点の配置がnon-uniform constellationである他のNUC変調を採用した場合にも適用可能である。
　ところで、上述したデータ処理装置１０の一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウェアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。
　図１１は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
　コンピュータ１００において、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３は、バス１０４により相互に接続されている。
　バス１０４には、さらに、入出力インタフェース１０５が接続されている。入出力インタフェース１０５には、入力部１０６、出力部１０７、記憶部１０８、通信部１０９、およびドライブ１１０が接続されている。
　入力部１０６は、キーボード、マウス、マイクロフォンなどよりなる。出力部１０７は、ディスプレイ、スピーカなどよりなる。記憶部１０８は、ハードディスクや不揮発性のメモリなどよりなる。通信部１０９は、ネットワークインタフェースなどよりなる。ドライブ１１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブルメディア１１１を駆動する。
　以上のように構成されるコンピュータ１００では、CPU１０１が、例えば、記憶部１０８に記憶されているプログラムを、入出力インタフェース１０５およびバス１０４を介して、RAM１０３にロードして実行することにより、上述した一連の処理が行われる。
　なお、コンピュータ１００が実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであってもよいし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであってもよい。
　なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　本開示は以下のような構成も取ることができる。
（１）
　第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
　前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
　前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
　前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
　を備えるデータ処理装置。
（２）
　前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成し、
　前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせる
　前記（１）に記載のデータ処理装置。
（３）
　前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせる
　前記（２）に記載のデータ処理装置。
（４）
　送信対象の信号を前記第１のビット列に変換する変換部を
　さらに備える前記（１）から（３）のいずれかに記載のデータ処理装置。
（５）
　データ処理装置のデータ処理方法において、
　前記データ処理装置による、
　　第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、
　　前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、
　　前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、
　　前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップと
　を含むデータ処理方法。
（６）
　コンピュータを、
　第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
　前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
　前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
　前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
　して機能させるプログラム。
　１０　データ処理装置，　１１　信号入力部，　１２　畳み込み符号化部，　１３　マッピング部，　１４　書き込み部，　１５　メモリ，　１６　読み出し部，　１７　シフト部，　１８　変調部，　１００　コンピュータ，　１０１　CPU

Claims (6)

  1. 　第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
    　前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
    　前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
    　前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
    　を備えるデータ処理装置。
  2. 　前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成し、
    　前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせる
    　請求項１に記載のデータ処理装置。
  3. 　前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせる
    　請求項２に記載のデータ処理装置。
  4. 　送信対象の信号を前記第１のビット列に変換する変換部を
    　さらに備える請求項１に記載のデータ処理装置。
  5. 　データ処理装置のデータ処理方法において、
    　前記データ処理装置による、
    　　第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、
    　　前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、
    　　前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、
    　　前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップと
    　を含むデータ処理方法。
  6. 　コンピュータを、
    　第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
    　前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
    　前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
    　前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
    　して機能させるプログラム。
PCT/JP2016/065679 2015-06-10 2016-05-27 データ処理装置、データ処理方法、およびプログラム WO2016199595A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201680029713.8A CN107615667B (zh) 2015-06-10 2016-05-27 数据处理装置、数据处理方法以及程序
JP2017523576A JP6747437B2 (ja) 2015-06-10 2016-05-27 データ処理装置、データ処理方法、およびプログラム
DE112016002602.1T DE112016002602T5 (de) 2015-06-10 2016-05-27 Datenverarbeitungsvorrichtung, Datenverarbeitungsverfahren und Programm
US15/577,486 US10389386B2 (en) 2015-06-10 2016-05-27 Data processing apparatus, data processing method, and program
US16/510,059 US11005500B2 (en) 2015-06-10 2019-07-12 Data processing apparatus, data processing method, and program with bit interleaving for non-uniform constellation wireless transmission

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-117626 2015-06-10
JP2015117626 2015-06-10

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/577,486 A-371-Of-International US10389386B2 (en) 2015-06-10 2016-05-27 Data processing apparatus, data processing method, and program
US16/510,059 Continuation US11005500B2 (en) 2015-06-10 2019-07-12 Data processing apparatus, data processing method, and program with bit interleaving for non-uniform constellation wireless transmission

Publications (1)

Publication Number Publication Date
WO2016199595A1 true WO2016199595A1 (ja) 2016-12-15

Family

ID=57503575

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065679 WO2016199595A1 (ja) 2015-06-10 2016-05-27 データ処理装置、データ処理方法、およびプログラム

Country Status (5)

Country Link
US (2) US10389386B2 (ja)
JP (1) JP6747437B2 (ja)
CN (1) CN107615667B (ja)
DE (1) DE112016002602T5 (ja)
WO (1) WO2016199595A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013005124A (ja) * 2011-06-15 2013-01-07 Sony Corp データ処理装置、及び、データ処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336330C (zh) * 2003-01-27 2007-09-05 西南交通大学 基于均匀与非均匀调制星座图的混合自动重传请求方法
WO2006048061A1 (en) * 2004-11-03 2006-05-11 Matsushita Electric Industrial Co., Ltd. Method and transmitter structure removing phase ambiguity by repetition rearrangement
KR102024796B1 (ko) * 2012-04-13 2019-11-04 한국전자통신연구원 계층변조 신호의 전송 장치 및 방법
US20150163085A1 (en) * 2012-07-09 2015-06-11 Sony Corporation Coding and modulation apparatus using non-uniform constellation
JP6277525B2 (ja) * 2013-01-11 2018-02-14 サン パテント トラスト データ処理方法、プリコーディング方法、通信装置
US9680684B2 (en) 2013-04-30 2017-06-13 Sony Corporation Coding and modulation apparatus using non-uniform constellation
WO2014178300A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
US10305632B2 (en) * 2013-09-17 2019-05-28 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US10396822B2 (en) * 2013-09-26 2019-08-27 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9871621B2 (en) * 2013-10-30 2018-01-16 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
CN103580807B (zh) * 2013-11-05 2017-01-18 上海数字电视国家工程研究中心有限公司 针对特定度分布ldpc码字的bicm传输方法及系统
CN105765982B (zh) * 2013-11-25 2019-08-20 Lg电子株式会社 发送广播信号的装置及其方法
CA3043836C (en) * 2014-02-13 2020-10-20 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate
JP6428649B2 (ja) * 2014-05-21 2018-11-28 ソニー株式会社 データ処理装置、及び、データ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013005124A (ja) * 2011-06-15 2013-01-07 Sony Corp データ処理装置、及び、データ処理方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J. ZOELLNER ET AL.: "Optimization of High-order Non-uniform QAM Constellations", IEEE INTERNATIONAL SYMPOSIUM ON BROADBAND MULTIMEDIA SYSTEMS AND BROADCASTING 2013, XP032495752 *
JAVIER MORGADE ET AL.: "Improving the DVB-T2 BICM Performance by Newly Optimized Two- Dimensional Non-Uniform Constellations", IEEE FOURTH INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS BERLIN (ICCE- BERLIN, 2014, pages 96 - 100, XP055335471 *
TAKUYA SHITOMI ET AL.: "Technology for the Next Generation of Digital Terrestrial Broadcasting : Improvement of Transmission Performance in Ultra Multi-level Signals Using Non-Uniform Mapping", ITE TECHNICAL REPORT, vol. 38, no. 5, 22 January 2014 (2014-01-22), pages 117 - 120 *

Also Published As

Publication number Publication date
JP6747437B2 (ja) 2020-08-26
US10389386B2 (en) 2019-08-20
US20190334554A1 (en) 2019-10-31
CN107615667A (zh) 2018-01-19
US20180145704A1 (en) 2018-05-24
US11005500B2 (en) 2021-05-11
DE112016002602T5 (de) 2018-03-01
CN107615667B (zh) 2021-04-20
JPWO2016199595A1 (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
CA3036759C (en) Method and apparatus for encoding data using a polar code
CN110226289B (zh) 接收器和用于解码的方法
JP4700107B2 (ja) 変調シンボルを生成する方法および送信装置、ならびに変調シンボルを生成させる命令を格納するコンピュータ可読媒体
JP4253332B2 (ja) 復号装置、方法およびプログラム
CN111147183B (zh) Ldpc码字的交织映射方法及解交织解映射方法
JP2006262002A (ja) 符号化方法、復号化方法および符号化システム
JP2010016658A (ja) 符号化方法および符号化装置ならびに復号方法および復号装置
WO2016199595A1 (ja) データ処理装置、データ処理方法、およびプログラム
JP5113897B2 (ja) データワードから１６ｑａｍコンスタレーションの変調シンボルへのマッピングを生成する方法および装置、ならびにこれを実行させる命令を格納するコンピュータ可読媒体
KR20150134505A (ko) 송신 장치 및 그의 신호 처리 방법
JP6276038B2 (ja) 空間結合ｌｄｐｃ符号を用いた変調装置及び復調装置
JP6628945B1 (ja) 無線通信システム、無線通信装置、受信装置、制御回路、およびプログラム
JP6075446B2 (ja) 復調装置、復調方法およびプログラム
CN111181572B (zh) Ldpc码字的交织映射方法及解交织解映射方法
JP5451647B2 (ja) 無線通信装置
CN111628849B (zh) Ldpc码字的交织映射方法及解交织解映射方法
JP5611893B2 (ja) 無線通信システム
JP2013236236A (ja) 量子化装置
JP2016149703A (ja) 符号化装置、復号化装置、符号化方法、及び復号化方法
JP2004289353A (ja) 誤り訂正伝送装置
JP2019193185A (ja) インターリーブ方法及び通信システム
US20170010583A1 (en) Data encoding method, computer readable recording medium, and data encoding device
CN105376030A (zh) Ldpc码字的交织和映射方法及解交织解映射方法
JP2002246918A (ja) 誤訂正装置
CN105376027A (zh) Ldpc码字的交织和映射方法及解交织解映射方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16807302

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017523576

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15577486

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016002602

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16807302

Country of ref document: EP

Kind code of ref document: A1