JPWO2016199595A1 - データ処理装置、データ処理方法、およびプログラム - Google Patents

データ処理装置、データ処理方法、およびプログラム Download PDF

Info

Publication number
JPWO2016199595A1
JPWO2016199595A1 JP2017523576A JP2017523576A JPWO2016199595A1 JP WO2016199595 A1 JPWO2016199595 A1 JP WO2016199595A1 JP 2017523576 A JP2017523576 A JP 2017523576A JP 2017523576 A JP2017523576 A JP 2017523576A JP WO2016199595 A1 JPWO2016199595 A1 JP WO2016199595A1
Authority
JP
Japan
Prior art keywords
bit string
symbol
bits
unit
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017523576A
Other languages
English (en)
Other versions
JP6747437B2 (ja
Inventor
山本　真紀子
真紀子 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016199595A1 publication Critical patent/JPWO2016199595A1/ja
Application granted granted Critical
Publication of JP6747437B2 publication Critical patent/JP6747437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3494—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems using non - square modulating pulses, e.g. using raised cosine pulses; Partial response QAM, i.e. with partial response pulse shaping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本開示は、non-uniform constellationである変調方式に適したビットインターリーブを行うことにより、通信性能を向上させることができるようにするデータ処理装置、データ処理方法、およびプログラムに関する。本開示の一側面であるデータ処理装置は、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部とを備える。

Description

本開示は、データ処理装置、データ処理方法、およびプログラムに関し、特に、無線送信の変調方式がNUC(non-uniform constellation)である場合に適したビットインターリーブを実行するようにしたデータ処理装置、データ処理方法、およびプログラムに関する。
例えば、無線LAN規格のIEEE802.11では、畳み込み符号化と変調方式に応じた複素平面に対するマッピングによって得られたビット列に対して、エラー耐性を増すためにビットインターリーブ(Bit interleave)を行うことが定められている。
ビットインターリーブは、受信側におけるビタビ復号時のバーストエラーを拡散させるためのインターシンボルインターリービングと、１シンボル内でのロバストネス(robustness)を拡散させるためのイントラシンボルインターリービングとから成る。
図１は、インターシンボルインターリービングの概要を示している。インターシンボルインターリービングでは、ビット列をメモリの記憶領域に縦方向に所定のビット数（同図の場合、１６ビット）ずつ書き込み、書き込んだビット列を横方向に所定のビット数（同図の場合、ＮCBPS／１６ビット。ＮCBPSは１シンボル当たりの符号化ビットの数）ずつ読み出す処理である。
イントラシンボルインターリービングでは、メモリから横方向に読み出したビット列を１シンボル分毎に、各ビットのロバストネスの強弱の位置が分散するように、シンボル内でビット列をシフトさせる処理である。イントラシンボルインターリービングについて具体的に説明する。
図２は、IEEE802.11acに採用された64QAM変調方式（以下、単に64QAMと略称する）の信号空間ダイアグラムを示している。
64QAMは、複素平面における各信号点間の距離が均等となるように64個の信号点が配置されたuniform constellationであり、信号点の位置を表す１シンボルは６ビットで構成される。
図３は、64QAMの１シンボルを成す６ビットそれぞれのロバストネスを表している。64QAMの場合、各ビットのロバストネスは３段階に分かれることになる。具体的には、６ビットのうちの左から０番目（MSB）と３番目が最も強く、６ビットのうちの左から１番目と４番目が次に強く、６ビットのうちの左から２番目と５番目(LSB)が最も弱い特性がある。
図４は、64QAMに対応するイントラシンボルインターリービングの概要を示している。QAMの場合、１シンボルを成すビット数の半分のＳビット（64QAMの場合、３ビット）毎に、読み出されたメモリの行に応じてＳビットのビット列がシフトされる。
具体的には、０行目から読み出された１シンボル分のビット列は、３ビット毎に左に０桁シフトされる（すなわち、シフトされない）。１行目から読み出された１シンボル分のビット列は、３ビット毎に左に１桁シフトされる。２行目から読み出された１シンボル分のビット列は、３ビット毎に左に２桁シフトされる。３行目から読み出された１シンボル分のビット列は、３ビット毎に左に３桁シフトされる（すなわち、０行目と同様にシフトされない）。４行目から読み出された１シンボル分のビット列は、３ビット毎に左に４桁シフトされる（すなわち、１行目と同様に３ビット毎に左に１桁シフトされる）。このように、64QAMに対応するイントラシンボルインターリービングは、１シンボルが３ビットずつに分けられて、３行周期でシフトされる。
上述したイントラシンボルインターリービングは、採用されている変調方式が64QAMなどのようにuniform constellationであることを前提としている。
ところで、昨今、より効率的な無線通信を行うために、複素平面における信号点間の距離が均等にはならない位置に信号点が配置されている64NUC(non-uniform constellation)などの変調方式が提案されている（例えば、特許文献１参照）。
ＷＯ／２０１４／１７７５６５
現在、変調方式が64NUCなどのようにnon-uniform constellationである場合に適したイントラシンボルインターリービングは提案されていない。
本開示はこのような状況に鑑みてなされたものであり、non-uniform constellationである変調方式に適したビットインターリーブを行うことによって通信性能を向上させるようにするものである。
本開示の一側面であるデータ処理装置は、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部とを備える。
前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成することができ、前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせることができる。
前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせることができる。
本開示の一側面であるデータ処理装置は、送信対象の信号を前記第１のビット列に変換する変換部をさらに備えることができる。
本開示の一側面であるデータ処理方法は、データ処理装置のデータ処理方法において、前記データ処理装置による、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップとを含む。
本開示の一側面であるプログラムは、コンピュータを、第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、前記第４のビット列を前記NUC変調方式に従って無線送信する変調部として機能させる。
本開示の一側面においては、第１のビット列がNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングされることによって第２のビット列が生成され、前記第２のビット列に対してインターシンボルインターリービングが行われることによって第３のビット列が生成され、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングが行われるとによって第４のビット列が生成され、前記第４のビット列が前記NUC変調方式に従って無線送信される。
本開示の一側面によれば、NUC変調方式に適したビットインターリーブを行うことにより、通信性能を向上させることができる。
インターシンボルインターリービングの概要を説明するための図である。 64QAMの信号空間ダイアグラムを示す図である。 64QAMの１シンボルを成す各ビットのロバストネスを示す図である。 64QAMに対応するインターシンボルインターリービングの概要を説明するための図である。 64NUCの信号空間ダイアグラムを示す図である。 64NUCの１シンボルを成す各ビットのロバストネスを示す図である。 64NUCに対応するインターシンボルインターリービングの概要を説明するための図である。 本開示を適用したデータ処理装置の構成例を示すブロック図である。 図８のデータ処理装置による送信処理を説明するフローチャートである。 64QAMと64NUCのビットエラーレートのシミュレーション結果を示す図である。 汎用のコンピュータの構成例を示すブロック図である。
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜64NUCについて＞
始めに、本開示の実施の形態であるデータ処理装置が無線通信に採用する64NUCについて説明する。
図５は、64NUCに対応する信号空間ダイアグラムを示している。64NUCでは、複素平面における信号点距離が均等とはならない位置に64個の信号点が配置されたnon-uniform constellationであり、信号点の位置を表す１シンボルは６ビットで構成される。
図６は、64NUCの１シンボルを成す各ビットのロバストネスを表している。64NUCの場合、各ビットのロバストネスは６段階に分かれることになる。具体的には、６ビットのうちの左から０番目（MSB）が最も強く、５番目(LSB)に向かって徐々に弱くなり、LSBが最も弱い特性がある。
図７は、64NUCに対応するイントラシンボルインターリービングの概要を示している。
NUCの場合、直前のインターシンボルインターリービングでメモリから横方向に読み出されたビット列の、１シンボル分を成すビット数ｍ（いまの場合、64NUCの場合、６ビット）毎に、読み出されたメモリの行に応じてシフトされる。
具体的には、０行目から読み出された１シンボル分のビット列は左に０桁シフトされる（すなわち、シフトされない）。１行目から読み出された１シンボル分のビット列は左に１桁シフトされる。２行目から読み出された１シンボル分のビット列は左に２桁シフトされる。同様に、３乃至５行目から読み出された１シンボル分のビット列は、それぞれ、左に３乃至５桁シフトされる。６行目から読み出された１シンボル分のビット列は左に６シフトされる（すなわち、０行目と同様にシフトされない）。７行目から読み出された１シンボル分のビット列は、左に７桁シフトされる（すなわち、１行目と同様に左に１桁シフトされる）。このように、64NUCに対応するイントラシンボルインターリービングは、１シンボルが６行周期でシフトされる。
＜本開示の実施の形態であるデータ処理装置の構成例＞
次に、図８は、本開示の実施の形態であるデータ処理装置の構成例を示している。
このデータ処理装置１０は、64NUCに従って無線通信を行うものであり、信号入力部１１、畳み込み符号化部１２、マッピング部１３、書き込み部１４、メモリ１５、読み出し部１６、シフト部１７、および変調部１８から構成される。
信号入力部１１は、送信対象の信号を取得して後段に出力する。畳み込み符号化部１２は、入力された信号に畳み込む符号化を行う。マッピング部１３は、畳み込む符号化の結果得られる符号化データを、後段の変調部１８にて採用されている変調方式（いまの場合、64NUC）に対応する複素平面上のいずれかの信号点にマッピングする。
書き込み部１４は、点にマッピングされた信号点（シンボル）を表すビット列を、メモリ１５の記憶領域に所定のビット数（いまの場合、１６ビット）ずつ縦方向に書き込む。読み出し部１６は、メモリ１５の記憶領域に縦方向に書き込まれたビット列を横方向に所定のビット数（いまの場合、ＮCBPS／１６ビット）ずつ読み出すことによってインターシンボルインターリービングを行う。
シフト部１７は、読み出されたインターシンボルインターリービング済みのビット列を、図７に示されたように、１シンボル分の６ビット毎に、読み出されたメモリ１５の行に応じて、シンボル内でビット列をシフトさせることによってイントラシンボルインターリービングを行う。変調部１８は、ビットインターリーブ済みのビット列を64NUCに従って無線送信する。
＜データ処理装置１０による送信処理＞
次に、図９は、上述した構成を有するデータ処理装置１０による送信処理を説明するフローチャートである。
ステップＳ１においては、信号入力部１１は、送信対象の信号を取得して後段の畳み込み符号化部１２に出力する。畳み込み符号化部１２は、入力された信号に畳み込む符号化を行い、その結果得られる符号化データをマッピング部１３に出力する。マッピング部１３は、入力された符号化データを、後段の変調部１８にて採用されている変調方に対応する複素平面上の信号点にマッピングし、その結果得られた信号点（シンボル）を表すビット列を書き込み部１４に出力する。
ステップＳ２およびＳ３において、インターシンボルインターリービングが行われる。すなわち、書き込み部１４が、複素平面における信号点を表すビット列を、メモリ１５の記憶領域に縦方向に書き込み、読み出し部１６が、書き込まれたビット列を横方向に読み出してシフト部１７に出力する。
ステップＳ４において、イントラシンボルインターリービングが行われる。すなわち、シフト部１７が、入力されたビット列を、１シンボル分の６ビット毎に、読み出されたメモリ１５の行に応じて、シンボル内でビット列をシフトさせて変調部１８に出力する。
ステップＳ５において、変調部１８は、ビットインターリーブ済みのビット列を64NUCに従って無線送信する。以上で、データ処理装置１０による送信処理の説明を終了する。
＜64QAMと64NUCの比較＞
次に、図１０は、図４に示されたイントラシンボルインターリービングを含むビットインターリーブ済みのビット列を64QAMで無線送信した場合と、図７に示されたイントラシンボルインターリービングを含むビットインターリーブ済みのビット列を64NUCで無線送信した場合とのビットエラーレートのシミュレーション結果を示している。なお、横軸は所要Ｃ／Ｎ、縦軸はエラーレートを示している。
同図から明らかなように、64NUCは、64QAMに比較して常に低いビットエラーレートである、すなわち、より効率的に無線通信が可能であることがわかる。
なお、本実施の形態では、データ処理装置１０は変調方式として64NUCを採用しているが、本開示は、複素平面における信号点の配置がnon-uniform constellationである他のNUC変調を採用した場合にも適用可能である。
ところで、上述したデータ処理装置１０の一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウェアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。
図１１は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
コンピュータ１００において、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３は、バス１０４により相互に接続されている。
バス１０４には、さらに、入出力インタフェース１０５が接続されている。入出力インタフェース１０５には、入力部１０６、出力部１０７、記憶部１０８、通信部１０９、およびドライブ１１０が接続されている。
入力部１０６は、キーボード、マウス、マイクロフォンなどよりなる。出力部１０７は、ディスプレイ、スピーカなどよりなる。記憶部１０８は、ハードディスクや不揮発性のメモリなどよりなる。通信部１０９は、ネットワークインタフェースなどよりなる。ドライブ１１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブルメディア１１１を駆動する。
以上のように構成されるコンピュータ１００では、CPU１０１が、例えば、記憶部１０８に記憶されているプログラムを、入出力インタフェース１０５およびバス１０４を介して、RAM１０３にロードして実行することにより、上述した一連の処理が行われる。
なお、コンピュータ１００が実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであってもよいし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであってもよい。
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
本開示は以下のような構成も取ることができる。
（１）
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
を備えるデータ処理装置。
（２）
前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成し、
前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせる
前記（１）に記載のデータ処理装置。
（３）
前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせる
前記（２）に記載のデータ処理装置。
（４）
送信対象の信号を前記第１のビット列に変換する変換部を
さらに備える前記（１）から（３）のいずれかに記載のデータ処理装置。
（５）
データ処理装置のデータ処理方法において、
前記データ処理装置による、
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップと
を含むデータ処理方法。
（６）
コンピュータを、
第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
して機能させるプログラム。
１０ データ処理装置， １１ 信号入力部， １２ 畳み込み符号化部， １３ マッピング部， １４ 書き込み部， １５ メモリ， １６ 読み出し部， １７ シフト部， １８ 変調部， １００ コンピュータ， １０１ CPU

Claims (6)

  1. 第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
    前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
    前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
    前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
    を備えるデータ処理装置。
  2. 前記インターシンボルインターリービング部は、前記第２のビット列をメモリに縦書きし、前記メモリから横読みすることによって前記第３のビット列を生成し、
    前記イントラシンボルインターリービング部は、前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記Ｍビット全体をシフトさせる
    請求項１に記載のデータ処理装置。
  3. 前記イントラシンボルインターリービング部は、前記NUC変調方式が64NUCである場合、前記第３のビット列を６ビット毎に、前記メモリから横読みされた行に応じた桁だけ、前記６ビット全体をシフトさせる
    請求項２に記載のデータ処理装置。
  4. 送信対象の信号を前記第１のビット列に変換する変換部を
    さらに備える請求項１に記載のデータ処理装置。
  5. データ処理装置のデータ処理方法において、
    前記データ処理装置による、
    第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピングステップと、
    前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービングステップと、
    前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービングステップと、
    前記第４のビット列を前記NUC変調方式に従って無線送信する変調ステップと
    を含むデータ処理方法。
  6. コンピュータを、
    第１のビット列をNUC変調方式に対応する複素平面上のいずれかのシンボルにマッピングすることによって第２のビット列を生成するマッピング部と、
    前記第２のビット列に対してインターシンボルインターリービングを行うことによって第３のビット列を生成するインターシンボルインターリービング部と、
    前記第３のビット列の、前記シンボルを表すビット数Ｍと同数のＭビット毎に、前記Ｍビット全体をシフトさせるイントラシンボルインターリービングを行うことによって第４のビット列を生成するイントラシンボルインターリービング部と、
    前記第４のビット列を前記NUC変調方式に従って無線送信する変調部と
    して機能させるプログラム。
JP2017523576A 2015-06-10 2016-05-27 データ処理装置、データ処理方法、およびプログラム Active JP6747437B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015117626 2015-06-10
JP2015117626 2015-06-10
PCT/JP2016/065679 WO2016199595A1 (ja) 2015-06-10 2016-05-27 データ処理装置、データ処理方法、およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2016199595A1 true JPWO2016199595A1 (ja) 2018-03-29
JP6747437B2 JP6747437B2 (ja) 2020-08-26

Family

ID=57503575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017523576A Active JP6747437B2 (ja) 2015-06-10 2016-05-27 データ処理装置、データ処理方法、およびプログラム

Country Status (5)

Country Link
US (2) US10389386B2 (ja)
JP (1) JP6747437B2 (ja)
CN (1) CN107615667B (ja)
DE (1) DE112016002602T5 (ja)
WO (1) WO2016199595A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013005124A (ja) * 2011-06-15 2013-01-07 Sony Corp データ処理装置、及び、データ処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336330C (zh) * 2003-01-27 2007-09-05 西南交通大学 基于均匀与非均匀调制星座图的混合自动重传请求方法
WO2006048061A1 (en) * 2004-11-03 2006-05-11 Matsushita Electric Industrial Co., Ltd. Method and transmitter structure removing phase ambiguity by repetition rearrangement
KR102024796B1 (ko) * 2012-04-13 2019-11-04 한국전자통신연구원 계층변조 신호의 전송 장치 및 방법
US20150163085A1 (en) * 2012-07-09 2015-06-11 Sony Corporation Coding and modulation apparatus using non-uniform constellation
JP6277525B2 (ja) * 2013-01-11 2018-02-14 サン パテント トラスト データ処理方法、プリコーディング方法、通信装置
US9680684B2 (en) 2013-04-30 2017-06-13 Sony Corporation Coding and modulation apparatus using non-uniform constellation
WO2014178300A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
US10305632B2 (en) * 2013-09-17 2019-05-28 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US10396822B2 (en) * 2013-09-26 2019-08-27 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9871621B2 (en) * 2013-10-30 2018-01-16 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
CN103580807B (zh) * 2013-11-05 2017-01-18 上海数字电视国家工程研究中心有限公司 针对特定度分布ldpc码字的bicm传输方法及系统
CN105765982B (zh) * 2013-11-25 2019-08-20 Lg电子株式会社 发送广播信号的装置及其方法
CA3043836C (en) * 2014-02-13 2020-10-20 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate
JP6428649B2 (ja) * 2014-05-21 2018-11-28 ソニー株式会社 データ処理装置、及び、データ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013005124A (ja) * 2011-06-15 2013-01-07 Sony Corp データ処理装置、及び、データ処理方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J. ZOELLNER ET AL.: "Optimization of high-order non-uniform QAM constellations[online]", 2013 IEEE INTERNATIONAL SYMPOSIUM ON BROADBAND MULTIMEDIA SYSTEMS AND BROADCASTING (BMSB), JPN6020011411, 7 June 2013 (2013-06-07), ISSN: 0004240563 *
JAVIER MORGADE ET AL.: "Improving the DVB-T2 BICM performance by newly optimized Two-Dimensional Non-Uniform Constellations[", 2014 IEEE FOURTH INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS BERLIN (ICCE-BERLIN), JPN6020011410, 10 September 2014 (2014-09-10), pages 96 - 100, XP055335471, ISSN: 0004240562, DOI: 10.1109/ICCE-Berlin.2014.7034316 *
蔀 拓也 他: "次世代地上放送に向けた伝送技術 −Ｎｏｎ−Ｕｎｉｆｏｒｍ Ｍａｐｐｉｎｇによる超多値信号の伝送特性改", 映像情報メディア学会技術報告, vol. 第３８巻／第５号, JPN6020011409, 22 January 2014 (2014-01-22), JP, pages 117 - 120, ISSN: 0004240561 *

Also Published As

Publication number Publication date
WO2016199595A1 (ja) 2016-12-15
JP6747437B2 (ja) 2020-08-26
US10389386B2 (en) 2019-08-20
US20190334554A1 (en) 2019-10-31
CN107615667A (zh) 2018-01-19
US20180145704A1 (en) 2018-05-24
US11005500B2 (en) 2021-05-11
DE112016002602T5 (de) 2018-03-01
CN107615667B (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
CA3036759C (en) Method and apparatus for encoding data using a polar code
CN110226289B (zh) 接收器和用于解码的方法
JP4700107B2 (ja) 変調シンボルを生成する方法および送信装置、ならびに変調シンボルを生成させる命令を格納するコンピュータ可読媒体
CN111147183B (zh) Ldpc码字的交织映射方法及解交织解映射方法
WO2018202097A1 (zh) 一种编码方法及装置
JP2008016959A (ja) 復号装置、方法およびプログラム
JP2006262002A (ja) 符号化方法、復号化方法および符号化システム
WO2016199595A1 (ja) データ処理装置、データ処理方法、およびプログラム
JP5113897B2 (ja) データワードから１６ｑａｍコンスタレーションの変調シンボルへのマッピングを生成する方法および装置、ならびにこれを実行させる命令を格納するコンピュータ可読媒体
JP6276038B2 (ja) 空間結合ｌｄｐｃ符号を用いた変調装置及び復調装置
CN105450333A (zh) Ldpc码字的交织映射方法及解交织解映射方法
CN111181572B (zh) Ldpc码字的交织映射方法及解交织解映射方法
JP6628945B1 (ja) 無線通信システム、無線通信装置、受信装置、制御回路、およびプログラム
JP6206885B2 (ja) 通信システム、送信装置、受信装置、通信方法およびプログラム
CN111628849B (zh) Ldpc码字的交织映射方法及解交织解映射方法
WO2019029238A1 (zh) 一种对数据进行交织的方法和交织器
JP2016149703A (ja) 符号化装置、復号化装置、符号化方法、及び復号化方法
CN105376027A (zh) Ldpc码字的交织和映射方法及解交织解映射方法
CN105376030A (zh) Ldpc码字的交织和映射方法及解交织解映射方法
CN105376014A (zh) Ldpc码字的交织和映射方法及解交织解映射方法
CN105376020A (zh) Ldpc码字的交织和映射方法及解交织解映射方法
CN105376028A (zh) Ldpc码字的交织和映射方法及解交织解映射方法
CN105376022A (zh) Ldpc码字的交织和映射方法及解交织解映射方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R151 Written notification of patent or utility model registration

Ref document number: 6747437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151